JP2004165661A - 非対称に被覆された導体を有するｍｒａｍ - Google Patents

Abstract

【課題】磁気メモリセルのデータ層の切替え特性に悪影響を及ぼすことなく、切替え磁界を高めること。
【解決手段】磁界に反応するメモリセル(10)の非対称に被覆された導体構造が開示される。メモリセル(10)を横切る導体(11、15)の一方又は双方は、非対称なクラッディング(13、17)を含み、そのクラッディングは導体(11、15)の上面(11t、15t)と、対向する側面(11s、15s)の一部分のみを覆い、そのため対向する側面(11s、15s)のクラッディング(13、17)は、対向する側面(11s、15s)に沿ってメモリセル(10)のデータ層(2)から離れる方向に後退している。クラッディング(13、17)は、オフセット距離(D1、D2又はT1、T2)だけ後退している。非対称なクラッディング(13、17)は、閉磁路の磁気抵抗(Ｒ_ｇ)を増加させ、結果としてデータ層(2)との磁気結合を低減する。
【選択図】図１８

Description

本発明は概して、導体のうちの少なくとも１つが非対称なクラッディングを含む磁気メモリデバイスに関する。より具体的には、本発明は、導体のうちの少なくとも１つが、磁気メモリセルのデータ層の切替え磁界を高めながら、切替え特性に対して望ましくない作用を最小限に抑えるように後退した非対称なクラッディングを含む磁気メモリデバイスに関する。

磁気ランダムアクセスメモリ（ＭＲＡＭ）は、従来のデータ記憶またはメモリ技術に代替案を提供することができる新しい技術である。ＭＲＡＭは、ＤＲＡＭのような高速のアクセス時間およびハードディスクドライブのような不揮発性のデータ保存などの望ましい特性を有する。ＭＲＡＭは、データ層、記憶層、自由層またはデータ薄膜と呼ばれるパターニングされた薄膜磁性素子に、変更可能な磁化の向きとして１ビットのデータ（すなわち情報）を格納する。データ層は、バイナリ「１」およびバイナリ「０」を定義する２つの安定した別個の磁気状態を有するように設計される。データビットはデータ層に格納されるが、完全な磁気メモリ素子を形成するために、注意深く制御された磁性および誘電性薄膜材料からなる多数の層が必要とされる。磁気メモリ素子の１つの有名な形態はスピントンネルデバイスである。スピントンネル現象の物理的現象は複雑であり、これを対象にした優れた文献がある。

図１ａでは、従来のＭＲＡＭメモリ素子１０１が、薄い障壁層１０６によって分離されたデータ層１０２と基準層１０４とを含む。一般に、障壁層１０６は、約２．０ｎｍ未満の厚みを有する。メモリ素子１０１は幅Ｗと、長さＬとを有し、幅Ｗと長さＬの比はアスペクト比を定義する（すなわち、アスペクト比＝Ｗ／Ｌ）。トンネル磁気抵抗メモリ（ＴＭＲ）では、障壁層１０６は、たとえば、酸化アルミニウム（Ａｌ_２Ｏ_３）のような非導電性の誘電体材料である。それに対して、巨大磁気抵抗メモリ（ＧＭＲ）では、障壁層１０６は、たとえば銅（Ｃｕ）のような導電性材料の薄い層である。基準層１０４はピン留めされた磁化の向き１０８を有し、すなわちピン留めされた磁化の向き１０８は、所定の方向に固定され、外部磁界に応答して回転しない。対照的に、データ層１０２は、外部磁界に応答して２つの向きの間で回転することができる変更可能な磁化の向き１０３を有する。変更可能な磁化の向き１０３は一般に、データ層１０２の磁化容易軸Ｅに揃えられる。

図１ｂでは、ピン留めされた磁化の向き１０８および変更可能な磁化の向き１０３が同じ方向を指す（すなわち、それらが互いに平行である）とき、データ層１０２はバイナリ「１」を格納する。一方、ピン留めされた磁化の向き１０８および変更可能な磁化の向き１０３が反対の方向を指す（すなわち、それらが互いに反平行である）とき、データ層１０２はバイナリ「０」を格納する。

図２ａでは、従来のメモリ素子１０１は一般に２つの直交する導体１０５および１０７の交点に配置される。たとえば、導体１０５はワード線にすることができ、導体１０７はビット線にすることができる。導体（１０５、１０７）はまとめて書込み線と呼ぶことができる。導体１０７および１０５にそれぞれ流れる電流Ｉ_ＹおよびＩ_Ｘによって２つの磁界Ｈ_ＸおよびＨ_Ｙを生成することにより、１ビットのデータがメモリ素子１０１に書き込まれる。磁界Ｈ_ＸおよびＨ_Ｙはデータ層１０２と協働して、変更可能な磁化の向き１０３を、現在の向きから新たな向きに回転させる。それゆえ、現在の向きが平行（すなわち、ｘ軸Ｘ上の正のＸ方向）であり、データ層１０２にバイナリ「１」が格納されるようにピン留めされた磁化の向き１０８を有する場合には、磁界Ｈ_ＸおよびＨ_Ｙが変更可能な磁化の向き１０３を反平行な向き（すなわち、ｘ軸Ｘ上の負のＸ方向）に回転させ、データ層１０２にバイナリ「０」が格納されるようになる。

図２ａでは、変更可能な磁化の向き１０３は、正のＸ方向から負のＸ方向に回転するプロセスにおいて例示される。これらの向きはいずれも磁化容易軸Ｅに揃えられる。しかしながら、回転中に、変更可能な磁化の向き１０３は、ｙ軸Ｙの正のＹ方向および負のＹ方向に揃えられた磁化困難軸Ｈに一時的に揃えられるであろう。

図２ｂでは、従来のメモリ素子１０１が、行および列に配列された複数の導体１０７および１０５の交点に同様に配置された類似のメモリ素子１０１のアレイ２０１内に配置される。例示するために、図２ｂでは、導体１０７はビット線であり、導体１０５はワード線である。ワード線およびビット線に電流Ｉ_ＹおよびＩ_Ｘを流すことにより、ワード線およびビット線の交点に配置されたメモリ素子１０１のうちの選択されたメモリ素子に１ビットのデータが書き込まれる。標準的な書込み動作中、合成された磁界Ｈ_ＸおよびＨ_Ｙがメモリ素子１０１の変更可能な磁化の向きを切り替える（すなわち回転させる）のに十分な大きさを有する場合にのみ、選択されたメモリ素子１０１に書込みが行われる。

図３ａでは、変更可能な磁化の向き１０３が磁化容易軸Ｅに揃えられるとき、従来のデータ層１０２は、プラス符号＋およびマイナス符号−として示される磁荷を有し、それらの磁荷（＋、−）は減磁界Ｈ_ＤＥを生成する。減磁界Ｈ_ＤＥは、変更可能な磁化の向き１０３を回転させるために必要とされる合成磁界（Ｈ_Ｘ、Ｈ_Ｙ）の大きさを低減することにより、データ層１０２の切替えを容易にする。本質的に、変更可能な磁化の向き１０３を回転させるのに必要なエネルギーの量が低減される。

同様に図３ｂでは、変更可能な磁化の向き１０３が磁化困難軸Ｈに平行な、部分的に回転した位置にあるとき、磁荷（＋、−）によって別の減磁界Ｈ_Ｄｈが生成される。これらの磁荷は、変更可能な磁化の向き１０３をさらに回転させることを妨げる。

データ層１０２の切替え特性は、減磁界（Ｈ_ＤＥ、Ｈ_Ｄｈ）の大きさによって部分的に決定される。減磁界Ｈ_ＤＥの大きさは、変更可能な磁化の向き１０３の初期の回転に必要なエネルギーの量を低減するのに十分な大きさであり、減磁界Ｈ_Ｄｈの大きさは、変更可能な磁化の向き１０３がさらに回転するのをわずかに妨げ、変更可能な磁化の向き１０３が磁化困難軸Ｈを通過する際に、データ層１０２が即時に切り替わらない（すなわち、論理「１」から論理「０」に）ようにするだけの十分な大きさであることが好ましい。

従来のＭＲＡＭ設計の短所の１つは、合成磁界（Ｈ_Ｘ、Ｈ_Ｙ）を生成するために必要とされる電流（Ｉ_Ｙ、Ｉ_Ｘ）が大きすぎることである。いくつかの理由のために大きい電流は望ましくない。第１に、大きい電流は消費電力を増加し、それはポータブル電子装置または電池駆動式の電子装置では望ましくない。第２に、電流が大きい結果として廃熱の生成が増加し、その廃熱を有効に散逸させるためにファンまたは他の冷却装置が必要になる可能性がある。それらの冷却装置は電池駆動式の装置のコストを上昇させ、重量を増加し、消費電力を増加する。第３に、それらの大きい電流を供給するために、より大きな駆動回路が必要とされ、そのより大きな駆動回路によって、メモリデバイス内のメモリまたは他の重要な回路のために利用することができるダイ面積の量が削減される。最後に、電流を伝える導体が、導体の高い電流密度によって引き起こされるエレクトロマイグレーションに起因して機能しなくなる可能性がある。

電流（Ｉ_Ｙ、Ｉ_Ｘ）を低減するための従来の方法は、図４に示されるように、導体（１０５、１０７）を軟磁性材料で被覆することを含む。クラッディング１１２は導体１２０の３つの側面を完全に覆い、導体１２０の表面と同一平面に配置され、データ層１０２に隣接する極ｐを含む。クラッディング１１２は利用可能な磁界を高め、ｘ軸Ｘに沿った方向に閉じた磁路（以降、閉磁路と称す）１１０を生成する。その閉磁路は、磁界（Ｈ_Ｘ、Ｈ_Ｙ）の磁束を閉じ込めることができ、これらの磁界をデータ層１０２と効率的に結合する。

さらに、閉磁路１１０はデータ層１０２の実効的な長さを増加し、それによりデータ層１０２の形状異方性を高める。形状異方性が大きくなると、データ層１０２の磁気的安定性が増す。一般に、形状異方性によって所望の磁気的安定性を達成するために、メモリセル１０１がその長さＬ寸法よりも幅Ｗ寸法において長くなるように、データ層１０２は磁化容易軸Ｅの方向において長くされる。実効的な長さを増加することにより、データ層１０２の磁気的安定性はさらに高くなるが、データ層１０２を切り替えるのがより難しくなるという短所もある。結果として、データ層１０２の切替えを達成するために、より多くの電流が必要とされる。データ層１０２は磁化容易軸Ｅの方向において既に物理的に長くされているので、閉磁路１１０によって生成される実効的な長さの追加によって、その物理的な長さがさらに長くされる。結果として、たとえクラッディング１１２がデータ層１０２において利用可能な磁界を集束する効果を有しても、クラッディング１１２を用いることにより切替え電流要件が悪化する。

さらに、望ましい形状異方性の増加は、メモリセルのサイズが増加することを犠牲にしている。なぜなら、データ層１０２の物理的な長さを増加させることにより、メモリセル１０１によって占有される面積も増加するからである。結果として、約２．０〜約３．０またはそれより大きな範囲のアスペクト比が普通である。したがって、メモリセル１０１がより大きな面積を占有するので、面密度が減少する。理想的には、アスペクト比は、面密度を増加することができるように、できる限り１．０に近くなるようにしなければならない。

図５ｃでは、アレイ２０３が、一対の被覆された導体（１０５ｃ、１０７ｃ）間の交点に配置された従来のメモリ素子１０１を含む。図５ａでは、図５ｃのｘ軸Ｘに沿った断面図によって、導体１０７ｃがクラッディング１０９を有することが示される。クラッディング１０９は、導体１０７ｃの３つの側面を完全に覆い、導体１０７ｃの表面と同一平面に配置されてデータ層１０２に隣接して配置された極１０９ｐを含む。

図６ａでは、図５ａの構造の１つの短所は、極１０９ｐがデータ層１０２によって生成される磁荷と反対の極性の磁荷（＋、−）を生成することである。極１０９ｐによって生成される磁荷（＋、−）は減磁界Ｈ’_ＤＥを著しく減少させるか、または相殺し、変更可能な磁化の向き１０３を回転させるためにさらに大きなエネルギー（すなわち、さらに強い磁界Ｈ_Ｘ）が必要とされるようになる。結果として、より大きな磁界Ｈ_Ｘを生成するために、より多くの電流Ｉ_Ｙが供給されなければならない。それゆえ、クラッディング１０９は、データ層１０２の切替え特性の１つの成分に悪影響を及ぼす。さらに、クラッディング１０９は前述したように、データ層１０２の実効的な長さを増加させる。したがって、データ層１０２の切替えを達成するために、電流Ｉ_Ｙをさらに増加しなければならない。クラッディング１０９によって生成される閉磁路は、データ層１０２を通る低い磁気抵抗の経路を形成し、結果として磁界とデータ層１０２との強い結合をもたらすので、上述の減磁界Ｈ’_ＤＥおよびデータ層１０２の実効長の増加の影響がその強い結合によって悪化する。

図５ｂでは、図５ｃのｙ軸Ｙに沿った断面図によって、導体１０５ｃがクラッディング１１１を有することが示される。クラッディング１１１は、導体１０５ｃの３つの側面を完全に覆い、導体１０５ｃの表面と同一表面に配置されてデータ層１０２に隣接して配置された極１１１ｐを含む。

図６ｂでは、図５ｂの構造の１つの短所は、極１１１ｐがデータ層１０２によって生成される磁荷と反対の極性の磁荷（＋、−）を生成することである。それらの磁荷はデータ層１０２の保磁力を低下させ、減磁界Ｈ’_Ｄｈが減少するか、または相殺される結果となる。結果として、変更可能な磁化の向き１０３が磁化困難軸Ｈを通過する際に、その回転に対する抗力がほとんど、または全くなくなる。それゆえ、クラッディング１１１はデータ層１０２の切替え特性の別の成分に悪影響を及ぼす。クラッディング１１１に起因して磁界とデータ層１０２との結合が強くなることにより、減磁界Ｈ’_Ｄｈの影響も悪化する。

したがって、磁気メモリセルのデータ層の切替え特性に悪影響を及ぼすことなく、切替え磁界を高めることができる、磁気メモリセルの１つまたは複数の導体のためのクラッディング構造が必要とされている。また、磁気結合が低減されるように磁路の磁気抵抗を増加させるクラッディング構造が必要とされている。さらに、面密度が増加するように磁気メモリセルのアスペクト比の低減を可能にするクラッディング構造が必要とされている。

本発明は、磁気メモリセルを横切る１つまたは複数の導体を非対称に被覆することによって、従来の被覆された導体によって生み出される上述の問題に対処する。磁気メモリデバイスは、磁界に反応するメモリセルと、長さ方向においてメモリセルを横切る第１の導体と、幅方向においてメモリセルを横切る第２の導体とを含む。第１の導体は、その上側表面と、２つの側面の一部とを覆う第１のクラッディングを含む。そのクラッディングは、２つの側面に隣接して配置され、第１のオフセット距離だけ２つの側面に沿って後退する第１の一対の極を含む。

一実施形態では、第２の導体も、その上側表面と、２つの側面の一部とを覆う第２のクラッディングを含む。第２のクラッディングは、２つの側面に隣接して配置され、第２のオフセット距離だけ２つの側面に沿って後退する第２の一対の極を含む。第１および第２のオフセット距離は互いに等しくなる必要はなく、そのため第１および第２の極は、メモリセルのデータ層に対して、またはメモリセル上のいくつかの他の基準点に対して、互いから異なる距離に間隔をおいて配置される。

第１および第２の導体のうちのいずれか一方または両方を、その導体がメモリセルの中央に対称に配置されないように、その個々の交差する方向に対して横方向にずらすことができる。その横方向の変位を用いて、切替えの核形成が生じるデータ層内の点を変化させ、結果としてメモリセルの切替え特性を変化させることができる。

磁路の磁気抵抗が増加するので、被覆された導体によって生成される磁界とデータ層との間の強い磁気結合によって引き起こされる上述の問題は、後退した極によって低減される。増加した磁気抵抗は、磁界とデータ層との結合を低減するように作用するので、磁化容易軸に沿ったデータ層の増加した実効長も極を後退させることにより低減される。

後退した極は、データ層の磁化容易軸および磁化困難軸に沿った減磁界が低減または排除されるようなその極によって生成される磁荷の相殺作用を低減し、第１および第２の導体に流れる電流によって生成される切替え磁界を高めながら、データ層の望ましい切替え特性が得られる。

第１および第２の導体の一方または両方を非対称に被覆することにより、被覆された導体を有する従来のメモリセルよりも、メモリセルのアスペクト比を低減することができる。

本発明の他の態様および利点は、本発明の原理を一例として例示する、添付図面に関連してなされる、以下の詳細な説明から明らかになるであろう。

本発明によれば、磁気メモリセルのデータ層の切替え特性に悪影響を及ぼすことなく、切替え磁界を高めることができる、磁気メモリセルの１つまたは複数の導体のためのクラッディング構造が提供される。また、磁気結合が低減されるように磁路の磁気抵抗を増加させるクラッディング構造が提供される。さらに、本発明によるクラッディング構造によって、面密度が増加するように磁気メモリセルのアスペクト比を低減することが可能になる。

以下の詳細な説明および図面のうちのいくつかの図において、同じ要素は同じ参照番号で特定される。

例示のための図面に示されるように、本発明は、磁界に反応するメモリセル（以降、メモリセルと称する）を含む磁気メモリデバイスのための非対称なクラッディング構造において具現化される。

図７ａ〜図８ｂにおいて、磁気メモリセル１０は、以下に限定しないが、基準層４、データ層２、およびデータ層２と基準層４との中間に配置された障壁層６を含む複数の層からなる。ＭＲＡＭ技術においてよく理解されているように、データ層２は両方向の矢印Ｍによって示されるような変更可能な磁化の向きを含み、基準層４は、外部の磁界に応答してその向きを回転することのないピン留めされた磁化の向きＰを含む。一般に、ピン留めされた磁化の向きＰはメモリセル１０の製造工程の一部として決定され、永久に設定される。変更可能な磁化の向きＭは、ピン留めされた磁化の向きＰと平行か、または反平行になることができる向きを有することができ、その向きは十分な大きさの磁界を外部から供給することにより変更され得る。

また、ＭＲＡＭ技術において、障壁層６は、ＴＭＲデバイスの場合には酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮｘ）、酸化マグネシウム（ＭｇＯ）または酸化タンタル（ＴａＯｘ）のような非導電性の材料（すなわち誘電体材料）からなる薄い層であることがよく知られている。逆に、ＧＭＲデバイスの場合、障壁層６は銅（Ｃｕ）、金（Ａｕ）または銀（Ａｇ）のような導電性で、非磁性の材料である。磁界に反応するメモリデバイスは薄膜材料からなるいくつかの層を含むことができる。しかしながら、例示を簡単にするために、磁気メモリセル１０は、基準層４と、データ層２と、障壁層６とを含むものとして示されるが、それらの層のみに限定されるものと解釈されるべきではない。

第１の導体１１は、メモリセル１０の長さ方向Ｌ_Ｄにおいてメモリセル１０を横切り、上面１１ｔと、２つの側面１１ｓと、底面１１ｂとを含む（図８ａを参照）。図７ｂでは、第１の導体１１は、以下に説明されるように、第１の非対称のクラッディング１３によって覆われる。底面１１ｂは、メモリセルに面するように配置される（すなわち、底面１１ｂはデータ層２に面する）。底面１１ｂはデータ層２に直に接触する必要はなく、ＭＲＡＭスタックの薄膜材料からなる１つまたは複数の層が底面１１ｂとデータ層２との間に配置され得る。

図８ａでは、第１の非対称なクラッディング１３が、第１の導体１１の上面１１ｔと、２つの側面１１ｓの一部とに接続される。すなわち、第１の非対称のクラッディング１３は、２つの側面１１ｓの全体を覆わない。第１の非対称のクラッディング１３は、２つの側面１１ｓに沿って後退する（すなわち、データ層２から離れる方向に）第１の一対の極１３ｐを含み、第１の距離Ｄ１だけメモリセル１０からオフセットされる。第１の非対称のクラッディング１３の非対称性は、第１の一対の極１３ｐが底面１１ｂと同一平面にないように、クラッディングが対向する２つの側面１１ｓの一部のみを覆うことによる。

図８ｂでは、第２の導体１５が幅方向Ｗ_Ｄにおいてメモリセル１０を横切り、上面１５ｔと、２つの側面１５ｓと、メモリセル１０にも面するように配置された底面１５ｂ（すなわち、底面１５ｂはデータ層２に面する）とを含む。底面１１ｂに関して前述したように、第２の導体１５の底面１５ｂはデータ層２と直に接触する必要はない。メモリセル１０への書込み動作中に、第１の導体１１および第２の導体１５を流れる電流（図示せず）によって上述の外部磁界が生成され、その外部磁界は互いに合成されて、データ層２と相互作用し、変更可能な磁化の向きＭを回転させる。

第１の導体１１および第２の導体１５は、まとめて書込み線と呼ぶことができる。メモリデバイスのアーキテクチャによっては、第１の導体１１はワード線にすることができ、第２の導体１５はビット線にすることができ、またはその逆も可能である。たとえば、ワード線およびビット線はアレイに配列されることができ、その場合、ビット線がアレイの行を横切り、ワード線がアレイの列を横切るか、またはビット線がアレイの列を横切り、ワード線がアレイの行を横切る。図１８では、ＭＲＡＭアレイ５０は複数のメモリセル１０を含み、アレイ５０の行に非対称に被覆された導体１１と、アレイ５０の列に非対称に被覆された導体１５とを含む（後で説明されるであろう）。メモリセル１０は、行導体と列導体との交点に配置される。

図１５では、第１の導体１１に流れる電流Ｉ_Ｘが、第１の非対称なクラッディング１３によって生成される閉磁路を通じてデータ層２と磁気的に相互作用する磁界Ｈ_Ｙを生成する（データ層２で磁束を閉じ込めることを示す、Ｈ_Ｙの破線を参照されたい）。第１の一対の極１３ｐは第１の距離Ｄ１だけ後退されているので、第１の一対の極１３ｐにおける閉磁路の磁気抵抗Ｒ_Ｇは、第１の非対称なクラッディング１３の磁気抵抗Ｒ_Ｃおよびデータ層２の磁気抵抗Ｒ_Ｄよりも高い。本質的に、第１の距離Ｄ１は、Ｈ_Ｙのための閉磁路の全磁気抵抗を増加させる隙間を介在させる。結果として、磁界Ｈ_Ｙとデータ層２との磁気結合が低減され、その結果、磁化困難軸ｈと揃えられ、かつ第１の一対の極１３ｐとデータ層２とが近いことにより生じるデータ層２の磁荷（＋、−）によって生成される減磁界Ｈ_Ｄｈの大きさが減少する。

減磁界Ｈ_Ｄｈの強さが減少する１つの利点は、磁化困難軸ｈと揃えられるときに、変更可能な磁化の向きＭがさらに回転するのを阻む傾向が低減されることである。後退した第１の一対の極１３ｐは、第１の非対称なクラッディング１３の磁性材料をデータ層２から離して配置し、第１の非対称なクラッディング１３とデータ層２との間の磁気的な干渉が小さくなるようにする。

被覆された導体を有する従来のメモリセルでは、クラッディングはデータ層における磁界を高め、結果として、データ層の保磁力を低減し、減磁界Ｈ’_Ｄｈを増加させる。減磁界Ｈ’_Ｄｈは、変更可能な磁化の向きＭのための安定した低いエネルギー状態を生み出す。したがって、変更可能な磁化の向きＭはその安定した状態から回転しないように抵抗する。それゆえ、十分な大きさの磁界のみが、従来のメモリセルの変更可能な磁化の向きＭをその安定した状態から回転させるように付勢することができる。不都合なことに、その磁界を生成するためにより大きな電流が必要とされ、前述したように大きな電流は望ましくない。

したがって、本発明の第１の非対称なクラッディング１３は、磁気結合、および減磁界Ｈ’_Ｄｈの大きさを低減することにより、データ層２の切替え特性を改善し、かつ磁化困難軸ｈを通って変更可能な磁化の向きＭを回転させるために必要な電流Ｉ_Ｘの大きさを低減することを可能にする、変更可能な磁化の向きＭのための制御されたエネルギー状態を提供する。

図１２ａでは、第１のオフセット距離Ｄ１は、第１の導体１１の第１の組の極１３ｐと底面１１ｂとの間で測定される距離、または第１の組の極１３ｐとメモリセル１０上の所定の点との間で測定される距離にすることができる。メモリセル１０上の所定の点はデータ層２とすることができる。図１２ａでは、メモリセル１０上の所定の点に関して１つの可能な選択肢として障壁層６も示される。メモリセル１０上の所定の点に関する選択は、応用形態によるか、または単なる好みの問題である。

データ層２、障壁層６、基準層４、およびメモリセル１０を構成する任意の他の層は、一般に、数ナノメートル（ｎｍ）またはそれ未満の厚みを有する薄膜層であるので、第１の導体１１の底面１１ｂは、メモリセル１０の所定の点に関する必然的な選択肢である。一方、非対称なクラッディング（１３、１７）の作用は、データ層２に影響を及ぼすように設計されるので、データ層２もメモリセル１０の所定の点に関する必然的な選択肢である。

図９ａおよび図９ｂに示されるように、本発明の一実施形態では、第２の導体１５が、上面１５ｔと接続されるだけでなく、２つの側面１５ｓの全体とも接続され、底面１５ｂと実質的に同一平面にある一対の極１６ｐを含む第２の対称なクラッディング１６を含む（すなわち、第２の対称なクラッディング１６は２つの側面１５ｓに沿って後退していない）。第２の対称なクラッディング１６は、第２の導体１５を流れる電流（図示せず）によって生成される磁界を高め、かつその磁界とデータ層２との結合を強める。

例示のためだけの図７ａでは、メモリセル１０がデカルト座標系を基準として示されており、長さ方向Ｌ_Ｄがｘ軸Ｘと揃えられ（図７ｂも参照）、幅方向Ｗ_Ｄがｙ軸Ｙと揃えられる（図７ｃも参照）。長さ方向Ｌ_Ｄはメモリセルの長さＬ_１と概ね直交し、幅方向Ｗ_Ｄはメモリセル１０の幅Ｗ_１と概ね直交する。長さＬ_１に対する幅Ｗ_１の比は、メモリセル１０のアスペクト比Ａ_Ｒ（すなわち、Ａ_Ｒ＝Ｗ_１÷Ｌ_１）を定義する。

さらに、図７ａ〜図７ｃでは、データ層２の磁化容易軸ｅがｘ軸Ｘと概ね揃えられ、データ層２の磁化困難軸ｈがｙ軸Ｙと概ね揃えられる。一般に、磁化容易軸ｅおよび変更可能な磁化の向きＭは、データ層２の磁気的な安定性を高める形状異方性を利用するために、データ層２の最も長い側と揃えられる。

従来のメモリセルでは、形状異方性の磁気的安定性の利点によって、データ層が１．０よりはるかに大きなアスペクト比を有し、そのためデータ層の幅寸法が長さ寸法よりも著しく大きくなるという犠牲をはらっていた。たとえば、従来のメモリセルでは、アスペクト比は約２．０〜約３．０またはそれより大きくなる可能性がある。従来のメモリセルの磁化容易軸に直交する導体が被覆されるとき、そのクラッディングは磁化容易軸に沿ったデータ層の実効長を増加させ、それによりデータ層の磁気的安定性がさらに増す。しかしながら、実効長が長くなると、データ層の切替えがさらに困難になり、データ層の切替えを達成するために、さらに多くの電流が必要とされる。

第１の導体１１上の第１の非対称なクラッディング１３は、必要な切替え磁界を高め、電流Ｉ_Ｘによって生成される利用可能な磁界とデータ層２とを効率的に結合すると同時に、データ層２の切替え特性を改善し、かつクラッディング１３とデータ層２との間の望ましくない磁気的相互作用を低減する、データ層２の制御されたエネルギー状態も提供する。結果として、データ層２の磁気的安定性が高められ、幅Ｗ_１が低減され、それに応じて、アスペクト比Ａ_Ｒを低減し、面密度を増加させることができる。アスペクト比Ａ_Ｒは約１．０〜約１．６までの範囲にすることができる。好適には、アスペクト比Ａ_Ｒはできる限り１．０に近く、そのためメモリセル１０の幅Ｗ_１および長さＬ_１が互いに概ね等しく（すなわちＷ_１＝Ｌ_１）、データ層２が概ね正方形である（図１１を参照）。

図１０ａおよび図１０ｂに示されるような、本発明の別の実施形態では、非対称なクラッディング構造はさらに、第２の導体１５の上面１５ｔと、２つの側面１５ｓの一部分のみとに接続された第２の非対称なクラッディング１７を含む。すなわち、第２の非対称なクラッディング１７は、２つの側面１５ｓの全体を覆わない。第２の非対称なクラッディング１７は、２つの側面１５ｓに沿って（すなわち、データ層２から離れる方向に）後退し、第２の距離Ｄ２だけメモリセル１０からオフセットされた第２の一対の極１７ｐを含む。第２の非対称なクラッディング１７の非対称性も、クラッディングが対向する側面１５ｓの一部分のみを覆い、第２の一対の極１７ｐが底面１５ｂと同一平面にないことによる。

図１２ｂでは、第２のオフセット距離Ｄ２は、第２の組の極１７ｐと第２の導体１５の底面１５ｂとの間で測定される距離に、または第２の組の極１７ｐとメモリセル１０上の所定の点との間で測定される距離にすることができる。たとえば、メモリセル１０上の所定の点は、データ層２または障壁層６とすることができる。

図１３では、第１および第２の一対の極（１３ｐ、１７ｐ）がデータ層２上の所定の点に対して非対称に間隔をおいて配置され、第１の一対の極１３ｐとデータ層２上の所定の点との間の第１の距離Ｔ１が、第２の一対の極１７ｐとデータ層２上の所定の点との間の第２の距離Ｔ２と等しくないようになっている（すなわちＴ１≠Ｔ２）。非対称な間隔は、メモリセル１０を構成する種々の材料層の厚みの差、および／または第１および第２のオフセット距離（Ｄ１、Ｄ２）に起因する可能性がある。Ｔ１がＴ２より短いものとして示されるが、Ｔ１をＴ２よりも長くすることもできる。第１のオフセット距離Ｄ１を第２のオフセット距離（Ｄ２）よりも長くすることができるか（すなわちＤ１＞Ｄ２）、または第２のオフセット距離Ｄ２を第１のオフセット距離Ｄ１よりも長くすることができる（すなわちＤ２＞Ｄ１）。データ層２の切替え特性は、第１および第２のオフセット距離（Ｄ１、Ｄ２）、および／または第１および第２の距離（Ｔ１、Ｔ２）を調整することにより調節され得る。たとえば、データ層２を通る磁路の磁気抵抗は、（Ｄ１、Ｄ２）または（Ｔ１、Ｔ２）の増加と共に高くなる。

図１６では、第２の導体１５に流れる電流Ｉ_Ｙが、第２の非対称なクラッディング１７によって生成される閉磁路（データ層２で磁束を閉じ込めることを示す、Ｈ_Ｘのための破線を参照）を通ってデータ層２と磁気的に相互作用する磁界Ｈ_Ｘを生成する。第２の一対の極１７ｐは第２の距離Ｄ２だけ後退しているので、第２の一対の極１７ｐにおける閉磁路の磁気抵抗Ｒ_Ｇは、第２の非対称なクラッディング１７の磁気抵抗Ｒ_Ｃおよびデータ層２の磁気抵抗Ｒ_Ｄよりも高い。第２の距離Ｄ２は、Ｈ_Ｘの閉磁路の全磁気抵抗を増加させる隙間を介在させる。結果として、磁界Ｈ_Ｘとデータ層２との磁気結合が減少し、磁化容易軸ｅに沿って揃えられ、かつ第２の一対の極１７ｐがデータ層２に近いことにより生じるデータ層２の磁荷（＋、−）によって生成される減磁界Ｈ_Ｄｅの大きさが減少する。

被覆された導体を有する従来のメモリセルの大きなアスペクト比とは著しく対照的に、本発明の別の利点は、第２の非対称なクラッディング１７によって、データ層２の幅Ｗ_１を縮小してアスペクト比Ａ_Ｒを低減し、それにより面密度を高めることができることである。アスペクト比Ａ_Ｒを低減することから得られる他の利点は、データ層２の切替え磁界特性の改善、およびデータ層２を切り替えるために必要な電流の低減を含む。

さらに、第２の非対称なクラッディング１７は磁化容易軸ｅに沿ったデータ層２の実効長を増加させるので、幅Ｗ_１を低減することによる形状異方性の低減に起因するデータ層２の磁気的な安定性の低下が補償される。それゆえ、アスペクト比Ａ_Ｒは、データ層２の形状異方性の利点を完全になくすことなく低減される。アスペクト比Ａ_Ｒは、約１．０〜約１．６の範囲まで低減され得る。好適には、アスペクト比Ａ_Ｒはできる限り１．０に近く、そのためメモリセル１０の幅Ｗ_１および長さＬ_１が互いに概ね等しく（すなわちＷ_１＝Ｌ_１）、データ層２が概ね正方形である（図１１を参照）。アスペクト比Ａ_Ｒの低減は、本明細書に示されるような長方形または正方形のメモリセル１０に限定されない。たとえば、メモリセル１０は、以下に限定されないが、卵形または楕円形を含む形状を有することができる。

図１４ａおよび図１４ｂでは、第１の導体１１および／または第２の導体１５がメモリセル１０の中央に対称に配置されないように、導体（１１、１５）を横方向にずらすことにより、データ層２の切替え特性を調節することもできる。たとえば、図１４ａでは、第１の導体１１は、第１の導体１１が中心点Ｃを中心に対称に配置されないように、ｙ軸Ｙに沿って正の方向の横方向に変位される（すなわち、データ層２の中心点Ｃから＋、−にシフトされる）。結果として、切替えの核形成が行われるデータ層２の点ｎが中心点Ｃから離れるようにシフトされ、それによりデータ層２の切替え特性が変更される。同様に、図１４ｂでは、第２の導体１５がｘ軸Ｘに沿って負の方向の横方向にずらされ、そのため中心点Ｃを中心に対称的でなくなり、切替えの核形成が行われるデータ層２の点ｎが、中心点Ｃから離れるようにシフトされる。第１の導体１１、第２の導体１５、または第１の導体１１および第２の導体１５の両方を横方向にずらして、データ層２の切替え特性の所望の変更を達成することができる。

本発明の非対称に被覆された導体の構造に関する別の利点は、第１および第２の導体（１１、１５）の一方または両方を非対称に被覆することにより、図１８に示されるようなメモリセル１０のアレイ５０の半選択マージンが改善されることである。半選択マージンの改善は、非対称なクラッディングによってアスペクト比Ａ_Ｒを実効的に増加させることにより得られる。なぜなら、データ層２の実効長が非対称なクラッディングによって増加するためである。

たとえば、データ層２の物理的な寸法が、

であり、データ層２のアスペクト比Ａ_Ｒが約１．０である場合には、第２の導体１５の非対称なクラッディング１７はデータ層２の実効幅を増加させることができ、そのためＷ_１がわずかに増加し、Ｗ_１÷Ｌ_１が１．０より大きくなる。一例として、Ｗ_１およびＬ_１の物理的な寸法が１．０μｍであり、非対称なクラッディング１７がＷ_１を１．３μｍに増加させる効果を有する場合には、データ層２の物理的なアスペクト比Ａ_Ｒは１．０（すなわち１．０μｍ÷１．０μｍ）であるが、実効的なアスペクト比Ａ_Ｒは１．３（すなわち１．３μｍ÷１．０μｍ）であり、そのアスペクト比Ａ_Ｒの実効的な増加が、アレイ５０におけるメモリセル１０の中の半選択マージンを改善する。

図１７ａおよび図１７ｂでは、第１および第２の非対称なクラッディング（１３、１７）の一例がそれぞれ、２つの側面（１１ｓ、１５ｓ）に沿った第１の厚みｔ_１と、上面（１１ｔ、１５ｔ）に沿った第２の厚みｔ_２とを含み、第１の厚みｔ_１は第２の厚みｔ_２とは異なる（すなわちｔ_１≠ｔ_２）。ｔ_１とｔ_２の厚みが異なることは、非対称のクラッディング（１３、１７）を形成する際に用いられる製造工程のアーティファクトとして生じる場合があるか、または側面（１１ｓ、１５ｓ）上に成長させた薄膜と上面（１１ｔ、１５ｔ）上に成長させた薄膜との間の磁気的な特性の差を相殺するように意図的に導入される場合がある。たとえば、第１の厚みｔ_１を第２の厚みｔ_２よりも厚くすることができる（すなわちｔ_１＞ｔ_２）。別の例として、ｔ_１をｔ_２の約１．２倍から約２．０倍まで厚くすることができる。

第１および第２の導体（１１、１５）に適した導電性材料は、以下に限定されないが、銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム銅（ＡｌＣｕ）、タンタル（Ｔａ）、金（Ａｕ）、銀（Ａｇ）およびそれらの材料の合金を含む。第１および第２の非対称のクラッディング（１３、１７）に適した強磁性材料は、以下に限定されないが、ニッケル鉄（ＮｉＦｅ）、ニッケル鉄コバルト（ＮｉＦｅＣｏ）、コバルト鉄（ＣｏＦｅ）、パーマロイ（登録商標）およびそれらの材料の合金を含む。

第１および第２の非対称なクラッディング（１３、１７）を形成するために用いられる工程によっては、第１の一対の極１３ｐに対する第１の距離Ｄ１および第２の一対の極１７ｐに対する第２の距離Ｄ２は、厳密に等しくない場合もある。すなわち、第２の導体１５の一方の側のＤ２が、第２の導体１５の他方の側のＤ２に厳密に等しくない場合もある。たとえば、第１の導体１１の一方の側面１１ｓの第１の距離Ｄ１は、他方の側面１１ｓの第１の距離Ｄ１に厳密に等しくなくてもよく、そのため一方の極１３ｐが他方の極１３ｐよりもメモリセル１０上の所定の点に近いか、または所定の点から離れている。それらの差は、たとえば、非対称のクラッディング（１３、１７）を形成するために用いられる工程における堆積またはスパッタリングの速度のわずかな差に起因する可能性がある。

本発明のいくつかの実施形態が開示および例示されてきたが、本発明はそのように説明および図示された特定の形態または部品の構成に限定されない。本発明は特許請求の範囲によってのみ限定される。

従来の磁気メモリ素子の断面図である。 図１ａの従来の磁気メモリ素子のデータ記憶を示す概略図である。 ２つの導体によって横切られる従来のメモリ素子を示す概略図である。 従来のＭＲＡＭアレイを示す概略図である。 従来のメモリ素子の磁化容易軸に沿った減磁界を示す平面図である。 従来のメモリ素子の磁化困難軸に沿った減磁界を示す平面図である。 従来の被覆された導体を示す断面図である。 一対の被覆された導体を有する従来のメモリ素子を示す断面図である。 一対の被覆された導体を有する従来のメモリ素子を示す断面図である。 被覆された導体によって横切られる従来のメモリセルを有する従来のＭＲＡＭアレイを示す概略図である。 図５ａの従来の被覆された導体によって生成される従来のメモリ素子の切替え特性への悪影響を示す図である。 図５ｂの従来の被覆された導体によって生成される従来のメモリ素子の切替え特性への悪影響を示す図である。 本発明による磁界に反応するメモリセルを示す側面図である。 本発明による磁界に反応するメモリセルを横切る第１の導体の第１の非対称なクラッディングの平面図である。 本発明による磁界に反応するメモリセルを横切る第２の導体の第２の対称なクラッディングの底面図である。 本発明による、メモリセルを横切る第１の導体および第２の導体と、第１の導体が第１の非対称なクラッディングを含むこととを示す断面図である。 本発明による、メモリセルを横切る第１の導体および第２の導体と、第１の導体が第１の非対称なクラッディングを含むこととを示す断面図である。 本発明による、第２の対称なクラッディングが接続される、図８ａの第２の導体の断面図である。 本発明による、第２の対称なクラッディングが接続される、図８ｂの第２の導体の断面図である。 本発明による、第１および第２の導体にそれぞれ接続された第１および第２の非対称なクラッディングを含む第１および第２の導体の断面図である。 本発明による、第１および第２の導体にそれぞれ接続された第１および第２の非対称なクラッディングを含む第１および第２の導体の断面図である。 本発明による、互いに概ね等しい幅および長さを有する、磁界に反応するメモリセルを示す平面図である。 本発明による、所定の点に対する、第１の非対称なクラッディングの後退した極のための第１のオフセット距離を示す断面図である。 本発明による、所定の点に対する、第２の非対称なクラッディングの後退した極のための第２のオフセット距離を示す断面図である。 本発明による、第１および第２の一対の極とデータ層との間の非対称な間隔を示す概略図である。 本発明による、横方向にずらされた第１の導体を示す断面図である。 本発明による、横方向にずらされた第２の導体を示す断面図である。 本発明による、第１の非対称なクラッディングを含む第１の導体に流れる電流によって生成される減磁界を示す概略図である。 本発明による、第２の非対称なクラッディングを含む第２の導体に流れる電流によって生成される減磁界を示す概略図である。 本発明による、非対称なクラッディング厚の違いを示す概略図である。 本発明による、非対称なクラッディング厚の違いを示す概略図である。 本発明による、非対称に被覆された導体を有する磁気メモリデバイスのアレイの断面図である。

符号の説明

２ データ層
４ 基準層
６ 障壁層
10 磁気メモリセル
11、15 導体
13、16 非対称のクラッディング

Claims (24)

1. 磁界に反応するメモリセル（１０）を含む磁気メモリデバイスのための非対称なクラッディング構造であって、
   長さ方向（Ｌ_Ｄ）において前記メモリセル（１０）を横切り、上面（１１ｔ）と、２つの側面（１１ｓ）と、前記メモリセル（１０）に面するように配置された底面（１１ｂ）とを含む第１の導体（１１）と、
   前記上面（１１ｔ）と、前記２つの側面（１１ｓ）の一部分のみとに接続され、前記２つの側面（１１ｓ）に沿って後退し、かつ第１の距離（Ｄ１）だけ前記メモリセル（１０）からオフセットされた第１の一対の極（１３ｐ）を含む第１の非対称なクラッディング（１３）と、および
   幅方向（Ｗ_Ｄ）において前記メモリセル（１０）を横切り、上面（１５ｔ）と、２つの側面（１５ｓ）と、前記メモリセル（１０）に面するように配置された底面（１５ｂ）とを含む第２の導体（１５）とを含む、非対称なクラッディング構造。
2. 前記長さ方向（Ｌ_Ｄ）が前記メモリセル（１０）の長さ（Ｌ_１）と実質的に直交し、前記幅方向（Ｗ_Ｄ）が前記メモリセル（１０）の幅（Ｗ_１）と実質的に直交し、前記幅（Ｗ_１）と前記長さ（Ｌ_１）の比がアスペクト比（Ａ_Ｒ）を定義する、請求項１に記載の非対称なクラッディング構造。
3. 前記アスペクト比（Ａ_Ｒ）が約１．０〜約１．６の範囲内にある、請求項２に記載の非対称なクラッディング構造。
4. 前記第１のオフセット距離（Ｄ１）が、前記第１の一対の極（１３ｐ）と前記第１の導体（１１）の前記底面（１１ｂ）との間の距離と、前記第１の一対の極（１３ｐ）と前記メモリセル（１０）上の所定の点との間の距離（Ｔ１）とからなるグループから選択された距離である、請求項１に記載の非対称なクラッディング構造。
5. 前記メモリセル（１０）上の前記所定の点が、前記メモリセル（１０）のデータ層（２）を含む、請求項４に記載の非対称なクラッディング構造。
6. 前記長さ方向（Ｌ_Ｄ）が前記メモリセル（１０）の磁化容易軸（ｅ）と実質的に一致し、前記幅方向（Ｗ_Ｄ）が前記メモリセル（１０）の磁化困難軸（ｈ）と実質的に一致する、請求項１に記載の非対称なクラッディング構造。
7. 前記第２の導体（１５）が、前記上面（１５ｔ）と、前記２つの側面（１５ｓ）の全体とに接続され、前記底面（１５ｂ）と実質的に同一平面にある一対の極（１６ｐ）を含む第２の対称なクラッディング（１６）をさらに含む、請求項１に記載の非対称なクラッディング構造。
8. 前記第１の導体（１１）が前記メモリセル（１０）の中心（Ｃ）に対称的に配置されないように、前記第１の導体（１１）が横方向（±Ｙ）にずらされる、請求項１に記載の非対称なクラッディング構造。
9. 前記第１の非対称なクラッディング（１３）が、前記２つの側面（１１ｓ）に沿った第１の厚み（ｔ_１）と、前記上面（１１ｔ）に沿った第２の厚み（ｔ_２）とをさらに含み、その第１の厚み（ｔ_１）が、前記第２の厚み（ｔ_２）に等しくないか、または前記第２の厚み（ｔ_２）より厚いかのいずれかから選択される、請求項１に記載の非対称なクラッディング構造。
10. 前記第１の厚み（ｔ_１）が、前記第２の厚み（ｔ_２）の約１．２倍〜約２．０倍の範囲内にある、請求項９に記載の非対称なクラッディング構造。
11. 前記第２の導体（１５）の前記上面（１５ｔ）と、前記２つの側面（１５ｓ）の一部分のみとに接続され、前記第２の導体（１５）の前記２つの側面（１５ｓ）に沿って後退し、かつ第２の距離（Ｄ２）だけ前記メモリセル（１０）からオフセットされた第２の一対の極（１７ｐ）を含む第２の非対称なクラッディング（１７）をさらに含む、請求項１に記載の非対称なクラッディング構造。
12. 前記第２のオフセット距離（Ｄ２）が、前記第２の一対の極（１７ｐ）と前記第２の導体（１５）の前記底面（１５ｂ）との間の距離と、前記第２の一対の極（１７ｐ）と前記メモリセル（１０）上の所定の点との間の距離（Ｔ２）とからなるグループから選択された距離である、請求項１１に記載の非対称なクラッディング構造。
13. 前記メモリセル（１０）上の前記所定の点が、前記メモリセル（１０）のデータ層（２）を含む、請求項１２に記載の非対称なクラッディング構造。
14. 前記第１の一対の極（１３ｐ）および前記第２の一対の極（１７ｐ）が、前記データ層（２）上の前記所定の点に対して非対称に間隔をおいて配置される、請求項１３に記載の非対称なクラッディング構造。
15. 前記第２のオフセット距離（Ｄ２）が、前記第１のオフセット距離（Ｄ１）よりも長い、請求項１１に記載の非対称なクラッディング構造。
16. 前記第１のオフセット距離（Ｄ１）が、前記第２のオフセット距離（Ｄ２）よりも長い、請求項１１に記載の非対称なクラッディング構造。
17. 前記長さ方向（Ｌ_Ｄ）が前記メモリセル（１０）の長さ（Ｌ_１）と実質的に直交し、前記幅方向（Ｗ_Ｄ）が前記メモリセル（１０）の幅（Ｗ_１）と実質的に直交し、前記幅（Ｗ_１）と前記長さ（Ｌ_１）の比がアスペクト比（Ａ_Ｒ）を定義する、請求項１１に記載の非対称なクラッディング構造。
18. 前記アスペクト比（Ａ_Ｒ）が約１．０〜約１．６の範囲内にある、請求項１７に記載の非対称なクラッディング構造。
19. 前記第１の導体（１１）が前記メモリセル（１０）の中心（Ｃ）に対称的に配置されないように、前記第１の導体（１１）が横方向（±Ｙ）にずらされる、請求項１１に記載の非対称なクラッディング構造。
20. 前記第２の導体（１５）が前記メモリセル（１０）の中心（Ｃ）に対称的に配置されないように、前記第２の導体（１５）が横方向（±Ｘ）にずらされる、請求項１１に記載の非対称なクラッディング構造。
21. 前記第１の導体（１１）が前記メモリセル（１０）の中心（Ｃ）に対称的に配置されないように、前記第１の導体（１１）が横方向（±Ｙ）にずらされ、前記第２の導体（１５）が前記メモリセル（１０）の中心（Ｃ）に対称的に配置されないように、前記第２の導体（１５）が横方向（±Ｘ）にずらされる、請求項１１に記載の非対称なクラッディング構造。
22. 前記長さ方向（Ｌ_Ｄ）が前記メモリセル（１０）の磁化容易軸（ｅ）と実質的に一致し、前記幅方向（Ｗ_Ｄ）が前記メモリセル（１０）の磁化困難軸（ｈ）と実質的に一致する、請求項１１に記載の非対称なクラッディング構造。
23. 前記第１の非対称なクラッディング（１３）および前記第２の非対称なクラッディング（１７）のうちの選択された一方または両方が、前記２つの側面（１１ｓ、１５ｓ）に沿った第１の厚み（ｔ_１）と、前記上面（１１ｔ、１５ｔ）に沿った第２の厚み（ｔ_２）とをさらに含み、その第１の厚み（ｔ_１）が、前記第２の厚み（ｔ_２）に等しくないか、または前記第２の厚み（ｔ_２）より厚いかのいずれかから選択される、請求項１１に記載の非対称なクラッディング構造。
24. 前記第１の厚み（ｔ_１）が、前記第２の厚み（ｔ_２）の約１．２倍〜約２．０倍の範囲内にある、請求項２３に記載の非対称なクラッディング構造。
    

Images