JP2005101605A - Ｍｒａｍのための熱支援型切換えアレイ構成 - Google Patents

Abstract

【課題】磁気メモリ記憶デバイスのメモリセルの密度を大きくすること。
【解決手段】本発明は、熱支援型切換え磁気メモリ(50)記憶デバイスを提供する。導電性の行(102)と列(104)からなるクロスポイントアレイが、オフセットされた磁気トンネル接合メモリセル(100)に設けられる。ループ書込み導体(140)が、各メモリセル(100)に近接して電気接触せずに設けられる。その導体(140)は各メモリセル(100)の上側と下側を横切ってループする。各セル(100)は、温度が上昇すると保磁力が減少する材料によって特徴付けられた磁気データ層(106)、中間層(108)、及び基準層(110)を提供する。書込み動作中にループ書込み導体(140)により提供される磁界(306,308)は、加熱されないデータ層(106)の磁気的な向きを変更するには不十分であるが、メモリセル(100)を介したトンネル効果のバイアス電流により加熱されたメモリセル(100)のデータ層を変更することができる。
【選択図】図３

Description

本発明は概して磁気メモリデバイスに関し、とりわけ超高密度で、熱的に支援される磁気ランダムアクセスメモリアレイ（一般に「ＭＲＡＭ」と呼ばれる）に関する。

今日のコンピュータシステムは益々高性能になっており、ユーザが益々多くの様々なコンピューティングタスクをさらに高速に実行することを可能にする。メモリのサイズ、およびメモリがアクセスされ得る速さは、コンピュータシステム全体の速さに大きく影響する。

コンピュータシステムのためのメモリは技術的には、電子記憶、磁気記憶または光記憶のうちの任意の形態をとる。しかしながら、それは、一般的に速さおよび機能に部分的に基づいて、異なるカテゴリに分けられる。コンピュータメモリの２つの一般的なカテゴリは、主記憶装置および大容量記憶装置である。主記憶装置は一般的に、メモリバスによってプロセッサに直に接続される高速で、高価な揮発性ランダムアクセスメモリから構成される。主記憶装置における速度の１つの要素は、一般に構成要素を物理的に動かすことなく、ある特定のメモリセルへのアクセスが処理されることである。

一般に、磁気媒体におけるデータ記憶（主記憶装置または大容量記憶装置）の基礎をなす原理は、記憶データビットの磁化の相対的な向き（すなわち、「０」または「１」の論理状態）を変更および／または反転させる能力である。材料の保磁力は、磁性粒子の磁化を減少および／または反転させるために、その磁性粒子に加えられなければならない減磁力のレベルである。一般的に言うと、磁性粒子が小さいほど、その保磁力は高くなる。

従来技術の磁気メモリセルは、トンネル磁気抵抗メモリセル（ＴＭＲ）、巨大磁気抵抗メモリセル（ＧＭＲ）、または超巨大磁気抵抗メモリセル（ＣＭＲ）とすることができる。各磁気メモリセルは一般に、データ層（記憶層またはビット層とも呼ばれる）と、基準層と、データ層と基準層との間にある中間層とを含む。データ層、基準層、および中間層は１つまたは複数の材料層から形成され得る。

データ層は通常、外部から１つまたは複数の磁界が加えられるのに応答して変更され得る磁化の向きとして１ビットのデータを格納する磁性材料の層である。より具体的には、論理状態を表すデータ層の磁化の向きは、「０」の論理状態を表す第１の向きから、「１」の論理状態を表す第２の向きに、および／またはその逆に回転する（切り換えられる）ことができる。

基準層は通常、磁化の向きが所定の方向に固定されるように「ピン留め」される磁性材料の層である。多くの場合に、いくつかの磁性材料層が必要とされ、安定してピン留めされる基準層を実現するためのものとして機能する。所定の方向は決められており、磁気メモリセルの製造時に用いられるマイクロエレクトロニクス処理ステップによって確立される。

一般に、磁気メモリセルの論理状態（「０」または「１」）は、データ層および基準層の磁化の相対的な向きに依存する。たとえば、ＴＭＲのデータ層および基準層にわたって電位バイアスがかけられるとき、電子が、中間層を介してデータ層と基準層との間を移動する。中間層は通常、一般的にトンネル障壁層と呼ばれる薄い誘電体層である。障壁層を介した電子の移動を生じる現象は、量子力学トンネル効果またはスピントンネル効果と呼ばれる場合もある。

その論理状態はメモリセルの抵抗を測定することにより判定され得る。たとえば、データ記憶層の磁化の全体的な向きが基準層の磁化のピン留めされた向きに対して平行である場合には、その磁気メモリセルは低抵抗の状態になる。データ記憶層の磁化の全体的な向きが基準層の磁化のピン留めされた向きに対して反平行（逆向き）である場合には、その磁気メモリセルは高抵抗の状態になる。

ある理想的な設定では、データ層の変更可能な磁界の向きは、基準層の磁界に対して平行か、または反平行かのいずれかになる。一般に、データ層および基準層はいずれも強磁性材料から作成され、互いに対して永続的に非常に接近して配置されるので、一般的に、より強い基準層がデータ層の向きに影響を及ぼすかもしれない。より具体的には、基準層の磁化が、基準層からデータ層の中へと延びる減磁界を生成する可能性がある。

この基準層からの減磁界の結果として、強制的な切換え磁界がオフセットされる。このオフセットの結果として、ビットの切換え特性が非対称になる可能性がある。すなわち、ビットを平行状態から反平行状態に切り換えるために必要とされる切換え磁界の大きさが、ビットを反平行状態から平行状態に切り換えるために必要とされる切換え磁界の大きさとは異なる可能性がある。確実な切換え特性を有し、読出し／書込み回路を簡単にするためには、このオフセットをできる限り０付近まで減らすことが望ましい。

磁気抵抗ΔＲ／Ｒは、信号対雑音比Ｓ／Ｎと同様に説明され得る。Ｓ／Ｎがより高い結果として、データ層のビットの状態を判定するために検出され得る信号がより強くなる。したがって、データ層に非常に接近し、かつそれに近接して固定されるピン留めされた基準層を有するトンネル接合メモリセルの少なくとも１つの欠点は、角度変位から生じる磁気抵抗ΔＲ／Ｒの潜在的な減少である。

製造中に基準層をピン留めするために、基準層は、アニーリングステップにおいて高温まで加熱されなければならない。アニーリングステップは一般に時間を要し、おそらく１時間またはそれ以上かかる。ところが、基準層は製造されているメモリの一部であるので、メモリ全体が、一定および集束された磁界の影響下で、約２００〜３００℃の範囲の温度に晒されなければならない。そのような製造時の応力によって、メモリが後に高温に晒される場合には、基準層がピン留めされなくなり、その設定された向きを失わせる可能性がある。さらに、データ層の特性が、いくつかの製造工程中の熱によって、知らず知らずに影響を受ける可能性がある。

ピン留めされた基準層を確立するのを容易にするために、基準層が多数の材料層を含むことは珍しいことではない。多数の層を用いることにより、基準層がピン留めされた状態を維持することを確実にするのを助けることができるが、磁気メモリ内に存在するそれぞれの全てのメモリセルを製造することも複雑にする。

ＭＲＡＭのようなメインメモリデバイスは多くの場合に、導電性の行および列の横切る交点に配置されるトンネル接合磁気メモリセルを利用する。そのような構成はクロスポイントメモリアレイとして知られている。

一般的なクロスポイントメモリアレイでは、任意の所与の行（行Ａ、Ｂ、Ｃ．．．）は全ての列（列１、２、３．．．）を、および任意の所与の列が全ての行を横切ることができるが、列および行アレイの従来の原理では、任意の所与の行が任意の所与の列を一度だけ横切るものとされる。したがって、特定の行（Ｂ）および特定の列（３）にアクセスすることにより、それらの交点（Ｂ、３）に配置されるいずれか１つのメモリセルが、アレイ内の任意の他のメモリセルから分離され得る。そのような個別的な索引付けは、複雑でないというわけではない。

記憶ビットに実行され得る２つの基本的な動作（「書込み」または「読出し」）の間では、一般的には書込み動作のほうが複雑である。多くの動作において、書込み動作は読出し動作よりも発生の頻度が小さく、ある特定の状況では、その発生の頻度は数桁小さい場合が多い。

従来のクロスポイントメモリアレイに関して、所望のセルのデータ層の磁界は変更され得るが、隣接するセルのデータ層に悪影響を及ぼさないように、またはそれを変更しないようにすることが望ましい。したがって、設計および製造の問題は一般に、書込み動作によってもたらされる要件に向けられる。書込み動作は一般に、より大きな電流および磁界を必要とするので、電源、行および列の導体においてより頑強な特性と、適切なバッファリング空間とを必要とする。

磁気メモリの構成要素に関して、サイズが減少するのに応じて、保磁力が大きくなることがよく知られている。保磁力が大きいことは、より大きな磁界が切り換えられる必要があり、それにより、より大きな電源を必要とし、場合によってはより大きな切換えトランジスタを必要とするので、一般に望ましくない。大きな電源および大きな切換えトランジスタを設けることは一般に、構成要素の必要なサイズを小さくするためのナノテクノロジーの主眼と相反する。さらに、隣接するメモリセルを偶発的に切り換える可能性を減らすために、ナノメートルスケールのメモリセルは一般に、ナノメートルのサイズでないメモリセルよりも、それらのサイズ全体に対して広い間隔をおいて配置される。さらに、磁気メモリのサイズが小さくなると、個々のメモリセル間の未使用の空間が増加する傾向がある。

したがって、一般的なＭＲＡＭアレイでは、空間全体のうちのかなりの量が、セル間の物理的なバッファを単に設けるために使用される。このバッファリング空間が存在しない場合、または存在してもその割合が小さい場合、同じ物理的な空間において、より大きな記憶容量を得ることができる。

したがって、上記に明らかにされた欠点のうちの１つまたは複数を克服する超高密度の熱的に支援されるメモリアレイが必要とされている。本発明はこれらの必要性のうちの１つまたは複数を満たす。

本発明は、熱支援型切換え磁気メモリアレイを提供する。

特に、単なる例示のために、本発明の実施形態によれば、本発明は熱支援型磁気メモリ記憶デバイスを提供する。その熱支援型磁気メモリ記憶デバイスは、磁気トンネル接合メモリセルのクロスポイントアレイであって、そのメモリセルは、温度が上昇すると保磁力が減少する材料により特徴付けられている、磁気トンネル接合メモリセルのクロスポイントアレイと、各磁気トンネル接合メモリセルの周りの非常に接近した範囲内に配置される複数の別個のループ書込み導体とを含む。

さらに、本発明の実施形態によれば、本発明は熱支援型磁気メモリ記憶デバイスを提供することができる。その熱支援型磁気メモリ記憶デバイスは、複数の平行な導電性の行と、それらの行を横切る複数の平行な導電性の列であって、それにより列および行が複数の交点を有するクロスポイントアレイを形成する、複数の平行な導電性の列と、複数のオフセットされた磁気トンネル接合メモリセルであって、各メモリセルが、１つの行と１つの列との間の交点に近接し、かつそれらと電気接触して配置され、そのメモリセルが変更可能な磁化の向きを有する材料によって特徴付けられ、その変更可能な材料の保磁力は、温度が上昇すると減少する、複数のオフセットされた磁気トンネル接合メモリセルと、各磁気トンネル接合メモリセルの周りの非常に接近した範囲内に配置される複数の別個のループ書込み導体とを含む。

さらに別の実施形態では、本発明は、熱支援型磁気メモリ記憶デバイスを提供することができる。その熱支援型磁気メモリ記憶デバイスは、複数の平行な導電性の行と、それらの行を横切る複数の平行な導電性の列であって、それにより列および行が複数の交点を有するクロスポイントアレイを形成する、複数の平行な導電性の列と、複数のオフセットされた磁気トンネル接合メモリセルであって、各メモリセルが、１つの行と１つの列との間の交点に近接し、かつそれらと電気接触して配置される、複数のオフセットされた磁気トンネル接合メモリセルとを含み、各メモリセルは、行に結合され、その行から、メモリセルの少なくとも幅の長さにわたって実質的に横方向に延びる上側オフセット電気導体と、変更可能な磁化の向きによって特徴付けられる少なくとも１つの強磁性データ層であって、その強磁性データ層は温度が上昇すると保磁力が減少する材料により特徴付けられる、少なくとも１つの強磁性データ層と、データ層と接触する中間層と、データ層の反対側で中間層と接触する強磁性基準層と、上側オフセット導体に平行であり、かつ上側オフセット導体と概ね同じ長さの下側オフセット電気導体であって、その下側オフセット導体が列に結合され、上側オフセット導体および下側オフセット導体が、行および列の交点からメモリセルの下側および上側を横にオフセットし、下側オフセット導体がさらにメモリセルを列から垂直にオフセットする、下側オフセット導体と、各メモリセルの上側および下側オフセット導体に非常に接近した範囲内に配置される複数の別個のループ書込み導体であって、ループ書込み導体が横にオフセットされた磁気トンネル接合メモリセルと実質的に揃えられる、ループ書込み導体とを含む。

さらに別の実施形態では、本発明は、メインボードと、そのメインボードに結合される少なくとも１つの中央処理装置（ＣＰＵ）と、メインボードによってＣＰＵに結合される少なくとも１つの熱支援型磁気メモリ記憶装置とを含むコンピュータシステムを提供することができ、熱支援型磁気メモリは、複数の平行な導電性の行と、行を横切る複数の平行な導電性の列であって、それにより列および行が複数の交点を有するクロスポイントアレイを形成する、複数の平行な導電性の列と、複数のオフセットされた磁気トンネル接合メモリセルであって、各メモリセルが、１つの行と１つの列との間の交点に近接し、かつそれらと電気接触して配置され、それらのメモリセルが変更可能な磁化の向きを有する材料により特徴付けられ、その変更可能な材料の保磁力は温度が上昇すると減少する、複数のオフセットされた磁気トンネル接合メモリセルと、各磁気トンネル接合メモリセルの周りの非常に接近した範囲内に配置される複数の別個のループ書込み導体とを含む。

好適な方法および装置のこれらの、および他の目的、特徴、ならびに利点は、本発明の原理を一例として示す添付図面に関連してなされる以下の詳細な説明から明らかになるであろう。

本発明によれば、メモリセルビット間のピッチ（各セルの中心点間の距離）を短くすることが可能になり、そのため所与の空間においてメモリセルの密度を大きくすることができるので、記憶容量を大きくすることが可能になる。さらに、行導体および列導体の相対的なサイズは、それらの行導体および列導体が書込み動作のために必要とされる磁界を供給する必要がないので小さくされることが可能になる。

詳細な説明を始める前に、本発明がある特定のタイプの磁気メモリでの用途または応用形態に限定されないことは理解されたい。したがって、本発明は、説明の便宜上、一般に典型的な実施形態に関して図示および説明されるが、本発明が他のタイプの磁気メモリに適用され得ることは理解されよう。

ここで図面を、特に図１Ａと、図１Ｂの斜視図とを参照すると、本発明の一実施形態による、少なくとも１つの磁気メモリセル１００と、メモリセル１００に近接して配置される少なくとも１つの別個のループ書込み導体１４０とを有する、熱支援型切換え磁気メモリ５０の一部が示される。少なくとも１つの実施形態では、磁気メモリセル１００は、磁気メモリトンネル接合メモリセルとすることができる。特に、メモリ５０は、複数の平行な導電性の行と、それらの行を横切る複数の平行な導電性の列とを提供する。メモリセル１００は、１つの行１０２と１つの列１０４との交点に近接するオフセットされた位置に配置され、行１０２および列１０４と電気接触している。

磁気メモリセル１００自体は、強磁性データ層１０６と、中間層１０８と、磁化Ｍ１の向きを有する強磁性基準層１１０とを有することができる。強磁性データ層１０６によって、磁化Ｍ２の変更可能な向きとして１ビットのデータを格納することを可能にし、強磁性データ層１０６は、温度が上昇すると保磁力が減少する材料からなる。中間層１０８は、対向する面を有し、一方の面に接触しているデータ層１０６が、中間層１０８の第２の面に接触している基準層１１０と直に位置合わせされ、かつその基準層１１０から実質的に均等な間隔をおいて配置されるようになっている。

少なくとも１つの実施形態では、行１０２および列１０４が交差する交点に対する磁気メモリセル１００のオフセットされた配置は、オフセット用導体を用いることにより達成される。具体的には、磁気メモリセル１００は、薄い上側オフセット導体１１２によって導電性の行１０２に結合されることができ、薄い下側オフセット導体１１４によって導電性の列１０４に結合されることができる。上側オフセット導体１１２は、磁気メモリセル１００の少なくとも幅にすることができる長さにわたって行から実質的に横方向に延びるように、行１０２に結合され得る。下側オフセット導体１１４も上側オフセット導体１１２に平行であり、概ね同じ長さからなる。列導体１０４とオフセット磁気メモリセル１００の下側との間に空間を設けるために、下側オフセット導体１１４は垂直なオフセットも提供することができる。この垂直なオフセットは、下側オフセット導体１１４の一端を厚くすることにより、または横方向構成要素１１８およびベース構成要素１２０から下側オフセット導体１１４を製作することにより、または適切であるような他のプロセスによって達成され得る。

図示されるように、上側および下側オフセット導体（１１２および１１４）は、クロスポイント軸１１６から磁気メモリセル１００を横に変位させる。磁気メモリセル１００を横に変位させることにより、磁気メモリセル１００が実質的にループ書込み導体１４０の間に配置される。ループ書込み導体１４０が磁気メモリセル１００、または導電性の行１０２、または導電性の列１０４と電気接触していないことは、図１Ａにおいてさらに理解され得る。さらに、ループ書込み導体１４０は、磁気メモリセル１００と物理的に接触していなくてもよい。

図２は、複数の磁気メモリセル１００、１００’、２１０、２１２、２１４および２１６有するクロスポイントアレイ２００のより大きな部分を概念的に示す。より具体的には、平行な行１０２および２０２が、平行な列１０４、２０６および２０８の上に、かつそれらを横切るように配置される。各磁気メモリセル（１００、１００’、２１０、２１２、２１４および２１６）は所与の行（１０２または２０２）および所与の列（１０４、２０６または２０８）の交点からオフセットされる。ループ書込み導体１４０および１４０’のループの特徴は、ループの上側１４２および下側１４４部分が垂直な渡り２４６で実現されていることを示す図２を参照すると、さらに十分に理解され得る。上側１４２および下側１４４部分は対向していて、平行であるので、上側１４２部分において第１の方向に流れる電流は、下側１４４部分では逆の方向に流れると考えられることは理解されるであろう。右手の法則によれば、上側１４２および下側１４４部分によって生成される各磁界は、重なる領域、特にデータ層１０６に概ね近接する領域において結合する。

さらに、磁気メモリセル１００の周りにループ書込み導体１４０を通すことにより、同じ供給電流振幅で２倍だけ磁界強度が改善される。これは、イベントを書き込むために必要とされる電流要件を低減し、それゆえ、より小さな電源および／またはトランジスタが使用されることを可能にする点で有利である。さらに、少なくとも１つの実施形態では、ループ書込み導体１４０は、強磁性クラッディング１４８をさらに含むことができる。磁界生成導体１５０の側面および外側部分に付着されるとき、クラッディングは一般的に、生成される磁界を閉じ込める際に補助する働きをし、それにより他の選択されないメモリセルが意図せずに磁界に晒されるのを低減することができる。図３に示されるように、ループ書込み導体１４０および１４０’は、行１０２および２０２に対して概ね平行である。代替の実施形態では、上側および下側オフセット導体（１１２および１１４）の構成は、ループ書込み導体１４０が列に概ね平行になるように選択され得る。

基準層１１０は、ピン留めされた基準層または軟らかい基準層とすることができる。少なくとも１つの実施形態では、基準層１１０は軟らかい基準層であり、磁化Ｍ１の向きの方向が既知の方向に動的に設定され得るのでそのように呼ばれる。そのような動的な設定は、メモリセル１００に近接するループ書込み導体１４０に流れる外部から供給される電流によって与えられる磁界によって達成され得る。この場合、軟らかい基準層の磁化Ｍ１を既知の方向に設定するためにループ書込み導体１４０に加えられる電流の大きさは比較的小さい。この電流は、ループ書込み導体１４０に沿ったデータ層１０６または他の選択されないメモリセルの磁化状態Ｍ２を変更しない。一般に、このイベントは、基準層１１０の磁化Ｍ１が既知の方向に設定され、次いでデータ層１０６のＭ２の方向と比較されて、メモリビットセルの「０」または「１」状態を判定する際の読出しサイクル中に生じている。その基準層は一般に磁気的に軟らかい材料からなり、従来のピン留めされた基準層により多く用いられる通常の硬くピン留めされた材料から形成されないので、「軟らかい」と呼ばれる。軟らかい基準層を用いるとき、一般的には、Ｍ１が向けられることになる方向に関して１つの規定が採用される。

軟らかい基準層を用いることは、メモリセル１００においていくつかの有利な利点を有することができる。軟らかい基準層は向きが実質的に固定されないので、固定された基準層を確立するために多くの場合に必要とされるように、製造中に高温にメモリセル１００を晒す必要がない。さらに、基準層に十分かつ一定の磁界が存在しないことにより、基準層からの減磁界がデータ層に作用する可能性が小さくなり、かくして強制的な切換え磁界のオフセットが小さくなる。

強磁性データ層１０６、およびループ書込み導体１４０のクラッディング１４８は、以下に限定はしないが、ニッケル鉄（ＮｉＦｅ）、ニッケル鉄コバルト（ＮｉＦｅＣｏ）、コバルト鉄（ＣｏＦｅ）およびそのような金属からなる合金を含む材料から作成され得る。製造の選択のような適切な状況のもとでは、メモリセル１００はさらに、データ層１０６と上側オフセット導体１１２との間に、また同様に、基準層１１０と下側オフセット導体１１４との間に配置された付加的な電気導体を含むことができる。さらに、基準層１１０およびデータ層１０６の双方は、多数の材料層から形成され得る。しかしながら、概念的に簡単にし、かつ説明を容易にするために、本明細書では、各層の構成要素は単一の層として説明される。

磁気トンネル接合メモリセル１００に抵抗を生じさせる現象は、磁気メモリの技術分野ではよく理解されており、ＴＭＲメモリセルについてよく理解されている。ＧＭＲおよびＣＭＲメモリセルは類似の磁気的な挙動を有するが、電気伝導のメカニズムが異なるので、それらの磁気抵抗は異なる物理的な効果から生じる。たとえば、ＴＭＲを用いたメモリセルでは、その現象は量子力学トンネル効果またはスピン依存トンネル効果と呼ばれる。ＴＭＲメモリセルでは、中間層１０８は、データ層１０６と基準層１１０との間で電子が量子力学的に突き抜ける、誘電体材料からなる薄い障壁である。

ＧＭＲメモリセルでは、中間層１０８は、非磁性であるが、伝導性の材料からなる薄いスペーサ層である。ここで、伝導は、中間層１０８を介したデータ層１０６と基準層１１０との間における電子のスピン依存散乱の通過である。どちらにしても、データ層１０６と基準層１１０との間の抵抗は、磁界Ｍ１およびＭ２の相対的な向きに応じて増減する。データ層１０６が「０」の論理状態を格納しているか、または「１」の論理状態を格納しているかを判定するために、その抵抗の差が検出される。

少なくとも１つの実施形態では、中間層１０８は、データ層１０６を基準層１１０から離隔し、電気的に分離する絶縁性材料（誘電体）から作成されるトンネル層である。誘電体中間層１０８に適した誘電体材料は、以下に限定はしないが、酸化ケイ素（ＳｉＯ_２）、酸化マグネシウム（ＭｇＯ）、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮｘ）、および酸化タンタル（ＴａＯｘ）を含むことができる。

少なくとも１つの他の実施形態では、中間層１０８は、元素の周期表に記載される３ｄ、４ｄ、または５ｄ遷移金属のような非磁性の材料から作成されるトンネル層である。非磁性の中間層１０８に適した非磁性材料は、以下に限定はしないが、銅（Ｃｕ）、金（Ａｕ）および銀（Ａｇ）を含むことができる。中間層１０８の実際の厚みは、中間層１０８を形成するために選択される材料、および所望のトンネルメモリセルのタイプに依存するが、一般に、中間層１０８は約０．５ｎｍ〜約５．０ｎｍの厚みを有することができる。

多くの応用形態において、読出し動作は、書込み動作より何倍も数が多い。データ層１０６に格納されたデータのビットは、磁気メモリセル１００に実行される読出し動作中、所与の行導体および所与の列導体に読出し電流Ｉ_Ｒを流して、データ層１０６と基準層１１０との間の抵抗を測定することにより読み出され得る。「１」または「０」としてのビットの論理状態は、抵抗の大きさをセンシング（検出）することにより判定され得る。

一般的に、磁気ビットのサイズが減少すると、ビットの保磁力が増加することが、磁気メモリの技術分野において理解されている。たとえば、０．２５×０．７５マイクロメートルのビットは約４０Ｏｅ［１Ｏｅ＝１０００／（４＊ｐｉ）Ａ／ｍ］の保磁力を有することができるのに対して、０．１５×０．４５マイクロメートルのビットは約７５Ｏｅ［１Ｏｅ＝１０００／（４＊ｐｉ）Ａ／ｍ］の保磁力を有することができる。一般に、ある材料の保磁力は、温度が上昇すると減少する。たとえば、１００℃の温度上昇は、約５０％だけ保磁力を低下させることができる。元の状態まで温度が減少すると、一般的には元の保磁力に戻る。

上述したように、ループ書込み導体１４０のループの特徴により、上側１４２部分と下側１４４部分との間の磁界強度を実質的に２倍に集中させることができる。選択されないメモリセル１００’のデータ層１０６’を偶発的に切り換えるのをさらに減らすために、合成された磁界の強さは、加熱されないメモリセル１００’の保磁力よりも小さい。より具体的には、合成された磁界の強さは、加熱されたメモリセル１００の保磁力に打ち勝つには十分であるが、加熱されないセルの保磁力に打ち勝つには十分ではない。書込み磁界を選択的に受けやすくする際のこの相対的な差は、半選択マージンエラー、即ちある量または全ての書込み磁界を受けるメモリセルが偶発的に切り換えられる状態を有利に低減する。

少なくとも１つの実施形態では、選択されたセルが書き込まれるようにするために必要とされる不可欠な熱は、所与の磁気メモリセル１００にバイアス電流を流すことにより達成され得る。具体的には、約１〜３Ｖの加熱パルスが、選択された磁気メモリセル１００を介して印加され得る。電流のトンネル作用において生じる抵抗によって、所与の磁気メモリセル１００内の温度が著しく、かつ局部的に上昇する。一般的には、この温度上昇は、隣接するが選択されない磁気メモリセル１００’には大きな影響を及ぼさない。さらに、メモリセル１００のオフセットの特徴により、一般に行１０２および列１０４から離れた結果としての加熱が局所化される。結果として過剰な加熱が生じる場合でも、係る過剰な熱が行１０２または列１０４に損傷を与える可能性はない。

メモリ５０がデータを格納するこの能力が、図３に例示される。電源（図示せず）によって与えられる外部から供給されるバイアス電流Ｉ_Ｂが、行３００および列３０２を選択的に組ませることにより、所与の磁気メモリセル１００に導かれる。トンネル効果により磁気メモリセル１００にＩ_Ｂが流れることによって、所与の磁気メモリセル１００に局所化された熱３０４が生成される。電源（図示せず）によって与えられる磁界誘導電流Ｉ_ＭＦが、ループ書込み導体１４０に送られる。結果として生じる磁界は、曲線の矢印３０６および３０８によって表される。磁界３０６および３０８の合成されたベクトルは左を向くので、Ｍ２は左を指すように整列する。さらに、基準層の向きは適切な状況のもとでは、オンザフライでピン留めされ得るが、基準層１１０（軟らかいか、または固定される）を構成する強磁性材料は、基準層１１０が加熱される場合であっても、３０６および３０８の合成された磁界よりも大きい。

少なくとも１つの実施形態では、Ｉ_ＭＦは、所与の磁気メモリセル１００内で達成される加熱と概ね同時にループ書込み導体１４０に送られる。適切な状況のもとでは、所与の磁気メモリセル１００における抵抗のセンシングは、バイアス電流パルスを加えた後に実行され得る。そのような抵抗のセンシングを用いて、データ層１０６の書込み動作を確認することができる。

さらなる例において、電流Ｉ_ＭＦの方向がループ書込み導体１４０において逆にされる場合には、結果として生じる磁界は、反時計回りの方向のベクトルを有する。データ層１０６の温度を十分に上昇させ、それにより保磁力を低減するのに十分な熱３０４が存在するとき、磁界の反時計回りのベクトルは、右を指すようにＭ２を整列させる。データ層１０６の磁界Ｍ２が既に磁界３０６および３０８に揃っている場合には、データ層の保磁力が十分に低減されている場合であっても、磁界Ｍ２はその向きを逆にしないことに留意されたい。言い換えると、磁界Ｍ２が既に磁界３０６および３０８に揃っている場合には、その状態のままである。

さらに、ループ書込み導体１４０の合成された磁界３０６および３０８は、加熱されたデータ層１０６の保磁力に打ち勝つには十分である。合成された書込み磁界３０６および３０８がデータ層１０６の保磁力に打ち勝つことができる場合、磁化Ｍ２の向きは、ある方向から別の方向に変更され得る。少なくとも１つの実施形態では、加熱されたデータ層１０６で実行される向きの変更は、加熱されていないメモリセル２１０の隣接する加熱されていないデータ層の向きには影響を及ぼさない。

この結果、少なくとも１つの実施形態では、メモリセル１００のビット間のピッチ（各セルの中心点間の距離）は短くされ得る。そのようにビット間のピッチを短くすることは、所与の空間においてメモリセルの密度を大きくでき、それゆえ記憶容量を大きくできるので有利である。さらに、行および列の相対的なサイズは、それらの行および列が書込み動作のために必要とされる磁界を供給する必要がないので小さくされることができ、有利な条件によれば、サイズの縮小をさらに大きくすることができる。

別の実施形態は、熱支援型切換え磁気メモリ５０を組み込むコンピュータシステムであると理解され得る。前述されたように、熱支援型切換え磁気メモリ５０の物理的サイズは極めて小さく、それにより同じ物理空間において、現在のメモリデバイスよりも記憶容量を大きくすることができる。メインボード、ＣＰＵ、および上述の熱支援型切換え磁気メモリ５０の一実施形態から構成される少なくとも１つのメモリ記憶装置とを備えるコンピュータは、高速である点で有利である。

本発明は、好適な実施形態に関連して説明されてきたが、本発明の範囲から逸脱することなく、種々の修正、変形および改良がなされることができ、その構成要素およびそのステップの代わりに等価なものを用いることができることは当業者には理解されよう。さらに、その本質的な範囲から逸脱することなく、本発明の教示に対する多くの変更が、ある特定の状況または材料に適合させるように行うことができる。係る修正、変形、変更および改善は、上記に明確に説明されていないが、それでも本発明の範囲および思想の範囲内にあることが意図され、暗示されている。したがって、本発明は、本発明を実施するために考えられる最良の形態として開示される特定の実施形態には限定されず、本発明は添付の特許請求の範囲内に入る全ての実施形態を含むことが意図されている。

本発明を具現化する例示的な、熱支援型磁気メモリの一部を示す図である。 図１に示されるようなメモリの斜視図である。 図１に示されるようなメモリのアレイの斜視図である。 図１に示されるメモリの書込み動作を示す斜視図である。

符号の説明

50 磁気メモリ
100 磁気メモリセル
102 行
104 列
106 データ層
110 基準層
112 上側オフセット導体
114 下側オフセット導体
140 ループ書込み導体

Claims (12)

1. 熱支援型磁気メモリ（５０）記憶デバイスであって、
   磁気トンネル接合メモリセル（１００）のクロスポイントアレイであって、前記メモリセル（１００）は、温度が上昇すると保磁力が減少する材料を含む、磁気トンネル接合メモリセル（１００）のクロスポイントアレイと、
   各磁気トンネル接合メモリセル（１００）の周りの非常に接近した範囲内に配置される複数の別個のループ書込み導体（１４０）とを備える、熱支援型磁気メモリ（５０）記憶デバイス。
2. 前記ループ書込み導体（１４０）が前記メモリセル（１００）と電気接触しない、請求項１に記載の熱支援型磁気メモリ（５０）記憶デバイス。
3. 前記磁気トンネル接合メモリセル（１００）がオフセットされる、請求項１に記載の熱支援型磁気メモリ（５０）記憶デバイス。
4. 複数の平行な導電性の行（１０２）と、
   前記行（１０２）を横切る複数の平行な導電性の列（１０４）であって、それにより前記列（１０４）および前記行（１０２）が複数の交点を有するクロスポイントアレイを形成する、複数の平行な導電性の列と、
   複数のオフセットされた磁気トンネル接合メモリセル（１００）であって、各メモリセル（１００）が、１つの行と１つの列との間の交点に近接し、かつそれらと電気接触して配置され、メモリセル（１００）が変更可能な磁化の向きを有する材料を含み、その変更可能な材料の保磁力は、温度が上昇すると減少する、複数のオフセットされた磁気トンネル接合メモリセルと、および
   各磁気トンネル接合メモリセル（１００）の周りの非常に接近した範囲内に配置される複数の別個のループ書込み導体（１４０）とを備える、熱支援型磁気メモリ（５０）記憶デバイス。
5. 前記ループ書込み導体（１４０）が前記メモリセル（１００）と電気接触しない、請求項４に記載の熱支援型磁気メモリ（５０）記憶デバイス。
6. 書込み動作中に、
   所与の導電性の行（１０２）および所与の導電性の列（１０４）によって所与の磁気トンネル接合メモリセル（１００）にバイアス電流が加えられ、そのバイアス電流が前記所与の磁気トンネル接合メモリセル（１００）を加熱し、
   前記書込み導体（１４０）に流れる電流によって書込み磁界が生成され、前記所与の磁気トンネル接合メモリセル（１００）の周りでの前記導体のループの特徴により、前記所与の磁気トンネル接合メモリセル（１００）を飽和させる書込み磁界（３０６、３０８）が２倍になり、
   前記材料の磁化の向きが変更されることができ、前記書込み導体（１４０）によって与えられる磁界が前記加熱された材料の保磁力よりも大きい、請求項４に記載の熱支援型磁気メモリ（５０）記憶デバイス。
7. 前記オフセットされた磁気トンネル接合メモリセル（１００）が、薄い上側導体（１１２）によって前記導電性の行に結合され、かつ薄い下側導体（１１４）によって前記導電性の列に結合され、前記上側導体（１１２）および前記下側導体（１１４）が前記磁気トンネル接合メモリセル（１００）をクロスポイント軸から横に変位させる、請求項４に記載の熱支援型磁気メモリ（５０）記憶デバイス。
8. 前記メモリセル（１００）の横変位により、前記メモリセル（１００）の上側および下側が前記書込み導体（１４０）のループ間に概ね配置される、請求項７に記載の熱支援型磁気メモリ（５０）記憶デバイス。
9. 前記複数のループ書込み導体（１４０）が、前記導電性の行（１０２）に対して平行に延びる、請求項４に記載の熱支援型磁気メモリ（５０）記憶デバイス。
10. 前記複数のループ書込み導体（１４０）が、前記導電性の列（１０４）に対して平行に延びる、請求項４に記載の熱支援型磁気メモリ（５０）記憶デバイス。
11. 各メモリセル（１００）が、ピン留めされた磁化の向きによって特徴付けられる基準層（１１０）をさらに含む、請求項４に記載の熱支援型磁気メモリ（５０）記憶デバイス。
12. 前記各メモリセル（１００）が軟らかい強磁性基準層（１１０）をさらに含み、その軟らかい基準層（１１０）がピン留めされない磁化の向きを有する、請求項４に記載の熱支援型磁気メモリ（５０）記憶デバイス。
    

Images