JP2005203791A - 軟基準4導体の磁気メモリ記憶デバイス - Google Patents
軟基準4導体の磁気メモリ記憶デバイス Download PDFInfo
- Publication number
- JP2005203791A JP2005203791A JP2005007050A JP2005007050A JP2005203791A JP 2005203791 A JP2005203791 A JP 2005203791A JP 2005007050 A JP2005007050 A JP 2005007050A JP 2005007050 A JP2005007050 A JP 2005007050A JP 2005203791 A JP2005203791 A JP 2005203791A
- Authority
- JP
- Japan
- Prior art keywords
- sense
- conductor
- write
- layer
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】本発明は、軟基準4導体の磁気メモリ記憶デバイス(200)を提供する。特に実施形態において、複数の平行な導電性の第1のセンス導体(218)と、複数の平行な導電性の第2のセンス導体(220)とが存在する。第1及び第2のセンス導体(218,220)はクロスポイントアレイ又は直列に接続されたアレイを提供する。軟基準磁気メモリセル(202)は各交差点と電気的に接触し、かつ各交差点に配置される。更に、第1のセンス導体(218)に実質的に近接し、かつ第1のセンス導体から絶縁される複数の平行な導電性の書込み行(222)も存在する。複数の平行な導電性の書込み列(224)は、書込み行と交差し、第2のセンス導体(220)に実質的に近接し、かつ第2のセンス導体から絶縁され、複数の交差点を有する書込みクロスポイントアレイを形成する。
【選択図】図2A
Description
202、300、302、304、340、342、344 磁気メモリセル
212、512、712 データ層
214、514、714 中間層
216、516、716 軟基準層
218、220、306、308、310、332、334、336、518、520 センス導体
222、314、316、318、346、348、350、722 書込み行導体
224、724 書込み列導体
226 クラッディング
Claims (15)
- 軟基準4導体の磁気メモリ記憶デバイス(200)であって、
複数の平行な導電性の第1のセンス導体(218)と、
前記第1のセンス導体(218)と交差して、複数の交差点を有するセンスクロスポイントアレイを形成する、複数の平行な導電性の第2のセンス導体(220)と、
複数の軟基準磁気トンネル接合メモリセル(202)であって、各セル(202)が第1のセンス導体(218)と第2のセンス導体(220)と電気的に接触し、かつ第1のセンス導体(218)と第2のセンス導体(220)の交差点に配置され、前記メモリセル(202)が変更可能な磁化の向きを有する材料からなる、複数の軟基準磁気トンネル接合メモリセル(202)と、
前記第1のセンス導体(218)に実質的に近接し、かつ前記第1のセンス導体から絶縁される複数の平行な導電性の書込み行(222)と、及び
前記書込み行(222)と交差し、前記第2のセンス導体(220)に実質的に近接し、かつ前記第2のセンス導体から絶縁され、複数の交差点を有する書込みクロスポイントアレイを形成する、複数の平行な導電性の書込み列(224)とを含む、軟基準4導体の磁気メモリ記憶デバイス。 - 各メモリセル(202)が、
変更可能な磁化の向きによって特徴付けられる少なくとも1つの強磁性データ層(212)と、
前記データ層(212)と接触している中間層(214)と、及び
前記データ層(212)と向かい合って前記中間層(214)と接触しており、ピン留めされない磁化の向きを有し、前記データ層(212)よりも低い飽和保磁力を有する、少なくとも1つの強磁性軟基準層(216)とを含む、請求項1に記載の磁気メモリデバイス。 - 読出し動作中に、前記強磁性軟基準層(216)が、少なくとも1つのセンス導体(218、220)に流れる少なくとも1つのセンス電流によって生成されるセンス磁界(550)によって所望の向きにオンザフライでピン留めされ、その磁界が前記データ層(212)の向きに影響を及ぼすには不十分であり、及び
書込み動作中に、前記書込み列(224)及び行(222)の導体に流れる書込み電流によって、合成された書込み磁界が生成され、その合成された書込み磁界が前記データ層(212)の向きを設定するのに十分な大きさを有する、請求項2に記載の磁気メモリデバイス。 - 前記センス電流が少なくとも1つのセンス導体に流れている、請求項3に記載の磁気メモリデバイス。
- 前記第1のセンス導体(218)が、前記第1のセンス導体(218)を完全に包囲する強磁性クラッディング(226)を有する、請求項2に記載の磁気メモリデバイス。
- 軟基準4導体の磁気メモリ記憶デバイスであって、
複数の第1のセンス導体(218)及び複数の第2のセンス導体(220)によって直列に接続され、変更可能な磁化の向きを有する材料からなる、複数の軟基準磁気トンネル接合メモリセル(202)と、
前記第1のセンス導体(218)に実質的に近接し、かつ前記第1のセンス導体から絶縁される複数の平行な導電性の書込み行(222)と、及び
前記書込み行(222)を横切り、前記第2のセンス導体(220)に実質的に近接し、かつ前記第2のセンス導体から絶縁され、複数の交差点を有する書込みクロスポイントアレイを形成する、複数の平行な導電性の書込み列(224)とを含む、軟基準4導体の磁気メモリ記憶デバイス。 - 各メモリセル(202)が、
変更可能な磁化の向きによって特徴付けられる少なくとも1つの強磁性データ層(212)と、
前記データ層(212)と接触している中間層(214)と、及び
前記データ層(212)と向かい合って前記中間層(214)と接触しており、ピン留めされない磁化の向きを有し、前記データ層(212)よりも低い飽和保磁力を有する、少なくとも1つの強磁性軟基準層(216)とを含む、請求項6に記載の磁気メモリデバイス。 - 読出し動作中に、前記強磁性軟基準層(216)が、少なくとも1つの書込み導体(222、224)に流れる少なくとも1つのセンス電流によって生成されるセンス磁界によって所望の向きにオンザフライでピン留めされ、その磁界が前記データ層(212)の向きに影響を及ぼすには不十分であり、及び
書込み動作中に、前記書込み列(224)及び行(222)の導体に流れる書込み電流によって、合成された書込み磁界が生成され、その合成された書込み磁界が前記データ層(212)の向きを設定するのに十分な大きさを有する、請求項7に記載の磁気メモリデバイス。 - 複数の軟基準4導体の磁気メモリセル(202)を有する磁気メモリ記憶デバイス内のデータ値を非破壊的に判定する方法であって、各セル(202)が軟基準層(216)と、前記セル(202)と電気的に接触している1組のセンス導体(218、220)と、前記セルから絶縁された1組の書込み導体(222、224)とを含んでおり、その方法が、
所与の磁気メモリセル(202)を選択するステップ(800)と、
少なくとも1つのセンス導体に初期センス電流を与えるステップ(802)と、
前記所与のメモリセルに近接する初期センス磁界を生成するステップ(802)と、
前記軟基準層を前記初期センス磁界の向きにオンザフライでピン留めするステップ(804)と、
前記所与のセル(202)の初期抵抗値を測定するステップ(806)と、
前記初期抵抗値を格納するステップ(808)と、
前記所与のメモリセル(202)に近接して第2の既知のセンス磁界を生成し、前記軟基準層を第2の既知の向きに配向するステップ(810)と、
前記軟基準層が前記第2の既知の向きにある場合に前記所与のセル(202)の第2の抵抗値を測定するステップ(812)と、
前記第2の抵抗値を基準抵抗として格納するステップ(814)と、
前記初期抵抗値と前記基準抵抗値とを比較するステップ(816)と、及び
前記比較された状態に関連する論理レベルをもたらすステップ(818、820)とを含む、方法。 - 前記センス磁界(550、552)が、少なくとも1つのセンス導体(518、520)に流れる電流によって生成される、請求項9に記載の方法。
- 前記センス磁界(750、752)が、少なくとも1つの書込み導体(722、724)に流れる電流によって生成される、請求項9に記載の方法。
- 前記センス磁界が、前記データ層(212)の向きに影響を及ぼさない、請求項9に記載の方法。
- 前記第2の既知の向きの前記センス電流が、前記初期センス電流とは逆向きである、請求項9に記載の方法。
- 前記方法が2回以上繰り返される、請求項9に記載の方法。
- 前記初期センス電流の大きさが、実質的に約0である、請求項9に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/758,658 US6980466B2 (en) | 2004-01-15 | 2004-01-15 | Soft-reference four conductor magnetic memory storage device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203791A true JP2005203791A (ja) | 2005-07-28 |
Family
ID=34749547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005007050A Pending JP2005203791A (ja) | 2004-01-15 | 2005-01-14 | 軟基準4導体の磁気メモリ記憶デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US6980466B2 (ja) |
JP (1) | JP2005203791A (ja) |
DE (1) | DE102004060645A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8471263B2 (en) | 2003-06-24 | 2013-06-25 | Sang-Yun Lee | Information storage system which includes a bonded semiconductor structure |
US7366009B2 (en) * | 2004-01-10 | 2008-04-29 | Honeywell International Inc. | Separate write and read access architecture for a magnetic tunnel junction |
FR2867300B1 (fr) * | 2004-03-05 | 2006-04-28 | Commissariat Energie Atomique | Memoire vive magnetoresistive a haute densite de courant |
US7391641B2 (en) * | 2005-11-23 | 2008-06-24 | Samsung Electronics Co., Ltd. | Multi-layered magnetic memory structures |
US7457153B1 (en) | 2005-11-23 | 2008-11-25 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers |
US8289662B2 (en) * | 2008-05-20 | 2012-10-16 | International Business Machines Corporation | Tunnel junction resistor for high resistance devices and systems using the same |
US7615439B1 (en) * | 2008-09-29 | 2009-11-10 | Sandisk Corporation | Damascene process for carbon memory element with MIIM diode |
US7969011B2 (en) * | 2008-09-29 | 2011-06-28 | Sandisk 3D Llc | MIIM diodes having stacked structure |
US20100078758A1 (en) * | 2008-09-29 | 2010-04-01 | Sekar Deepak C | Miim diodes |
US7897453B2 (en) * | 2008-12-16 | 2011-03-01 | Sandisk 3D Llc | Dual insulating layer diode with asymmetric interface state and method of fabrication |
US8625336B2 (en) | 2011-02-08 | 2014-01-07 | Crocus Technology Inc. | Memory devices with series-interconnected magnetic random access memory cells |
EP3115994B1 (en) | 2015-07-07 | 2022-06-08 | Crocus Technology S.A. | Magnetic memory device that is protected against reading using an external magnetic field and method for operating such magnetic memory device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5039656A (en) * | 1988-02-29 | 1991-08-13 | Yasuharu Hidaka | Superconductor magnetic memory using magnetic films |
US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
US6682551B1 (en) * | 1999-03-11 | 2004-01-27 | Alsius Corporation | Method and system for treating cardiac arrest using hypothermia |
US6217552B1 (en) * | 1999-03-01 | 2001-04-17 | Coaxia, Inc. | Medical device for selective intrathecal spinal cooling in aortic surgery and spinal trauma |
US6331944B1 (en) * | 2000-04-13 | 2001-12-18 | International Business Machines Corporation | Magnetic random access memory using a series tunnel element select mechanism |
KR100366625B1 (ko) * | 2000-07-25 | 2003-01-09 | 삼성전자 주식회사 | 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법 |
JP4020573B2 (ja) * | 2000-07-27 | 2007-12-12 | 富士通株式会社 | 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法 |
US6404647B1 (en) * | 2000-08-24 | 2002-06-11 | Hewlett-Packard Co. | Solid-state mass memory storage device |
US6385082B1 (en) * | 2000-11-08 | 2002-05-07 | International Business Machines Corp. | Thermally-assisted magnetic random access memory (MRAM) |
US6538920B2 (en) * | 2001-04-02 | 2003-03-25 | Manish Sharma | Cladded read conductor for a pinned-on-the-fly soft reference layer |
US6538917B1 (en) * | 2001-09-25 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Read methods for magneto-resistive device having soft reference layer |
-
2004
- 2004-01-15 US US10/758,658 patent/US6980466B2/en not_active Expired - Lifetime
- 2004-12-16 DE DE102004060645A patent/DE102004060645A1/de not_active Ceased
-
2005
- 2005-01-14 JP JP2005007050A patent/JP2005203791A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6980466B2 (en) | 2005-12-27 |
DE102004060645A1 (de) | 2005-08-11 |
US20050157540A1 (en) | 2005-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7190611B2 (en) | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization | |
JP2005203791A (ja) | 軟基準4導体の磁気メモリ記憶デバイス | |
US8228715B2 (en) | Structures and methods for a field-reset spin-torque MRAM | |
US8514615B2 (en) | Structures and methods for a field-reset spin-torque MRAM | |
KR100457159B1 (ko) | 마그네틱 램 | |
JP4400037B2 (ja) | 磁気ランダムアクセスメモリ,及びその製造方法 | |
US6885582B2 (en) | Magnetic memory storage device | |
US20080151614A1 (en) | Spin transfer MRAM device with magnetic biasing | |
JP6861996B2 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP2010522978A (ja) | 磁気トンネル接合を備えた磁気メモリ | |
US8355272B2 (en) | Memory array having local source lines | |
JP2001084757A (ja) | Mram装置およびmram装置への書き込み方法 | |
JP2005277416A (ja) | 軟基準3導体の磁気メモリ記憶デバイス | |
US6754097B2 (en) | Read operations on multi-bit memory cells in resistive cross point arrays | |
US6865105B1 (en) | Thermal-assisted switching array configuration for MRAM | |
EP1398789B1 (en) | Magnetic random access memory with soft magnetic reference layers | |
US6921954B2 (en) | Asymmetric patterned magnetic memory | |
US6819587B1 (en) | Thermal-assisted nanotip magnetic memory storage device | |
JP2003188359A (ja) | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 | |
JP2005513795A (ja) | サブミクロンメモリとして使用するのに適した高磁気安定性デバイス | |
JP4957054B2 (ja) | 磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090721 |