JP2001084757A - Ｍｒａｍ装置およびｍｒａｍ装置への書き込み方法 - Google Patents

Abstract

(57)【要約】 【課題】ＭＲＡＭ装置のメモリセルのスイッチングの再
現性または信頼性をスイッチング電流を増加させること
なく改善することのできる方法および装置を提供する。 【解決手段】本発明の一実施例によれば、書き込み動作
中、磁界バイアスがＭＲＡＭ装置のメモリセルに印加さ
れる。磁界バイアスは永久磁石または電磁石によって印
加することができ、磁界バイアスにより、メモリセルの
スイッチングの再現性を改善することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ記憶のため
のランダムアクセスメモリに関する。より具体的には、
本発明は、メモリセルアレイを含む磁気ランダムアクセ
スメモリ装置に関する。

【０００２】

【従来の技術】磁気ランダムアクセスメモリ（「ＭＲＡ
Ｍ」）は、長期間にわたるデータ記憶のために検討され
ている不揮発性メモリである。ＭＲＡＭ装置に対する読
み出しおよび書き込み動作は、ハードドライブのような
従来の長期間記憶装置に対する読み出しおよび書き込み
動作よりも高速に実行される。加えて、ＭＲＡＭ装置
は、ハードドライブやその他の従来の長期間記憶装置よ
りもコンパクトであり、また消費電力が少ない。

【０００３】典型的なＭＲＡＭ装置は、メモリセルのア
レイを含む。ワード線がこれらのメモリセルの行に沿っ
て延び、ビット線がメモリセルの列に沿って延びてい
る。各メモリセルは、１本のワード線と１本のビット線
との交点に位置している。一つのメモリセルは、１ビッ
トの情報を磁化の方向として記憶する。各メモリセルの
磁化方向は、任意の時点で、２つの安定方向の一方をと
る。これらの２つの安定方向、すなわち平行または逆平
行は、論理値「１」および「０」をそれぞれ示す。選択
されたメモリセルの磁化方向は、その選択されたメモリ
セルを横切るワード線およびビット線に電流を供給する
ことによって、変えることができる。この電流が２方向
の直交磁界を形成し、これらが合成されて、選択された
メモリセルの磁化方向を平行から逆平行またはその反対
向きにスイッチングする。

【０００４】しかし、このようなメモリセルのスイッチ
ングは、常に信頼性があるものではない。ときには、合
成磁界がメモリセルを、平行から逆平行へまたはその反
対向きに信頼性よくスイッチングさせないことがある。
この問題は、典型的には、メモリセルの結晶異方性、飽
和保磁力、またはアスペクト比を増やすことで解決され
る。

【０００５】しかし、結晶異方性、飽和保磁力、または
アスペクト比の増加は、メモリセルをスイッチングさせ
るための電流量の増加という新たな問題を生じさせる。
この電流量の増加によって、ＭＲＡＭ装置によって消費
される電力量が増加する。電流量の増加はさらに、より
大きな電流を扱うために、より大きなビット線およびワ
ード線並びに書き込み回路も必要とする。これらの結
果、より大きく、かつより高価なＭＲＡＭ装置となる。
したがって、スイッチング電流を増加させることなく、
ＭＲＡＭ装置のスイッチングの再現性または信頼性を改
善させる必要が存在している。

【０００６】

【発明が解決しようとする課題】本発明の課題は、ＭＲ
ＡＭ装置のメモリセルのスイッチングの再現性または信
頼性を改善することのできる方法および装置を提供する
ことにある。本発明の別の課題は、ＭＲＡＭ装置のメモ
リセルのスイッチングの再現性または信頼性をスイッチ
ング電流を増加させることなく改善することのできる方
法および装置を提供することにある。

【０００７】

【課題を解決するための手段】この必要性は、本発明に
よるＭＲＡＭ装置によって満足される。本発明の一態様
によれば、第１の磁界が選択されたメモリセルに印加さ
れ、その選択されたメモリセルを横切る第１および第２
のトレースに電流が供給される。この電流が、第２およ
び第３の直交磁界を生成する。第１の磁界は、第２の磁
界と同じ極性および同じ方向を有している。第１、第
２、および第３の磁界の合成により、選択されたメモリ
セルがスイッチングされる。第１の磁界の印加により、
選択されたメモリセルのスイッチングの再現性が改善さ
れる。第１の磁界の印加はまた、スイッチング電流の減
少ももたらす。

【０００８】本発明のその他の態様および効果は、本発
明の原理を例によって示す以下の詳細な説明を添付の図
面と共に参照することによって、明らかになるであろ
う。

【０００９】

【発明の実施の形態】図示の目的で図面に描かれている
ように、本発明は、磁気ランダムアクセスメモリ装置と
して具体化されている。磁界バイアスが、書き込み動作
中にメモリセルに印加される。磁界バイアスの印加によ
り、メモリセルのスイッチングの再現性が改善する。磁
界バイアスの印加は、メモリセルをスイッチングするた
めのパワーの必要量の減少ももたらす。

【００１０】次に図１を参照すると、図１には、メモリ
セル１２のアレイ１０を含むＭＲＡＭ装置８が描かれて
いる。メモリセル１２は行および列に配列されており、
行がｘ方向に、および列がｙ方向に延びている。本発明
の説明を簡単にするために、比較的少数のメモリセル１
２のみが描かれている。実際には、１０２４×１０２４
個またはそれより大きいメモリセルのアレイが使用され
ることがある。

【００１１】ワード線１４として機能するトレースは、
メモリセルアレイ１０の片側で一平面内をｘ方向に延び
ている。ビット線１６として機能するトレースは、メモ
リセルアレイ１０の反対側で一平面内をｙ方向に延びて
いる。メモリセルアレイ１０の各行ごとに１本のワード
線１４を設け、アレイ１０の各列ごとに１本のビット線
１６を設けることができる。各メモリセル１２は、対応
するワード線１４とビット線１６との交点に位置してい
る。

【００１２】ＭＲＡＭ装置８はさらに、書き込み動作中
にワード線１４およびビット線１６に電流ＩｘおよびＩ
ｙを供給する書き込み回路１８を含む。書き込み回路１
８は、ワード線電流源２０と、各ワード線１４に対する
第１および第２の行選択トランジスタ２２および２４と
を含む。各々の第１の行選択トランジスタ２２は、対応
するワード線１４とワード線電流源２０との間に結合さ
れている。各々の第２の行選択トランジスタ２４は、対
応するワード線１４と基準電位（たとえば接地電位）２
６との間に結合されている。

【００１３】書き込み回路１８はさらに、ビット線電流
源２８と、各ビット線に対する第１および第２の列選択
トランジスタ３０および３２とを含む。各々の第１の列
選択トランジスタ３０は、対応するビット線１６とビッ
ト線電流源２８との間に結合されている。各々の第２の
列選択トランジスタ３２は、対応するビット線１６と基
準電位２６との間に結合されている。

【００１４】データは、ｍビットのワードとして書き込
むことができる。データがｍビットのワードとして書き
込まれると、デコード回路３４がアドレスＡｘをデコー
ドし、適切な行選択トランジスタおよび列選択トランジ
スタ２２、２４、３０、および３２をオンさせる（デコ
ード回路３４から選択トランジスタ２２、２４、３０、
および３２のゲートまでのトレースは図示されていな
い）。

【００１５】ＭＲＡＭ装置８はまた、各々の選択された
メモリセル１２の抵抗を検出する読み出し回路も含む。
この読み出し回路は、本発明の説明を簡単にするために
図示されていない。加えて、書き込み回路１８は、本発
明の説明を簡単にするために簡略化されている。全ての
ワード線１４に対して単一のワード線電流源２０しか描
かれていないが、書き込み回路１８は複数のワード線電
流源２０を含むことができる。全てのビット線１６に対
して単一のビット線電流源２８しか描かれていないが、
書き込み回路１８は複数のビット線電流源２８を含むこ
とができる。スイッチおよび電流源とワード線１４およ
びビット線１６との接続に関しては、多くの異なる方法
が使用可能である。

【００１６】メモリセル１２は、特定のタイプの装置に
限られるものではない。たとえば、メモリセル１２は、
スピン依存型トンネル（「ＳＤＴ」）デバイスであって
もよい。典型的なＳＤＴデバイスは、「ピン留め（pinn
ed）」層と「フリー（free）」層とを含む。ピン留め層
は面内方向の磁化を有しているが、その磁化は固定され
ており、対象とする範囲の印加磁界の存在下で回転しな
い。フリー層の磁化方向はピン留めされていない。むし
ろ、その磁化は、ある平面内に位置する軸（「容易」
軸）に沿った２方向の何れかを向くことができる。フリ
ー層３６およびピン留め層３８の磁化が（図２Ａに矢印
によって示されているように）同じ方向であれば、その
方向は「平行」であるといわれる。フリー層３６および
ピン留め層３８の磁化が（図２Ｂに矢印によって示され
ているように）逆方向であれば、その方向は「逆平行」
であるといわれる。

【００１７】フリー層３６およびピン留め層３８は、絶
縁性トンネルバリアによって分離されている。この絶縁
性トンネルバリアは、フリー層とピン留め層との間で量
子力学的なトンネリングを生じさせる。このトンネリン
グ現象は電子スピンに依存しており、ＳＤＴデバイスの
抵抗を、フリー層３６およびピン留め層３８の磁化の相
対方向の関数としている。

【００１８】たとえば、フリー層３６およびピン留め層
３８の磁化方向が平行であれば（図２Ａ参照）、メモリ
セル１２の抵抗は第１の値Ｒである。磁化方向が平行か
ら逆平行に変化すると（図２Ｂ参照）、メモリセル１２
の抵抗は第２の値Ｒ＋ΔＲに増加する。

【００１９】データは、磁化をフリー層３６の容易軸に
沿った向きにすることによって、メモリセル１２に記憶
される。フリー層３６の磁化を磁化方向が平行になるよ
うな向きに向けることによってメモリセル１２に論理値
「０」を記憶し、フリー層３６の磁化を磁化方向が逆平
行になるような向きに向けることによって論理値「１」
を記憶することができる。

【００２０】選択されたメモリセル１２に記憶された論
理値は、選択されたメモリセル１２の抵抗を検出するこ
とによって読み出すことができる。たとえば、選択され
たメモリセル１２を横切るワード線１４とビット線１６
との間に電圧を印加して、これにより電流を発生させる
ことができる。この電流を測定することで、そのメモリ
セルが、一方の論理値に対応する抵抗値Ｒを有している
か、あるいは他方の論理値に対応する値Ｒ＋ΔＲを有し
ているかを決定することができる。

【００２１】各メモリセル１２は、外部パワーが存在し
なくても、その磁化方向を保持する。したがって、メモ
リセル１２は不揮発性である。

【００２２】ここでさらに図３を参照すると、図３には
書き込み動作中の選択されたメモリセル１２が描かれて
いる。メモリセル１２が選択されると、電流Ｉｘおよび
Ｉｙが、そのメモリセル１２を横切るワード線１４およ
びビット線１６に供給される。電流Ｉｘのワード線１４
への供給により、磁界Ｈｙがワード線１４の周囲に形成
される。電流Ｉｙのビット線１６への供給により、磁界
Ｈｘがビット線１６の周囲に形成される。

【００２３】次に図４を参照すると、図４には、メモリ
セル１２に対するスイッチング曲線４０が示されてい
る。スイッチング曲線４０の右側に位置する点が、メモ
リセル１２をスイッチングさせる。第１および第２の破
線４２および４４は、等しい大きさの電流（すなわちＩ
ｘ＝Ｉｙ）をワード線１４およびビット線１６に供給す
ることによって生成される磁界を示している。メモリセ
ル１２のスイッチングは、第１の破線４２に沿った第１
の点４６にて発生し得る。

【００２４】しかし、メモリセル１２は、第１の点４６
でスイッチングしないことがある。これは、スイッチン
グ曲線４０が不確定性領域（クロスハッチングにより示
されている領域）を有しているからである。電流Ｉｘお
よびＩｙがワード線１４に加えられると、その結果とし
て生じる磁界Ｈは、２つの経路（図５参照）の一方に沿
って回転することができる。磁界Ｈが、象限の一つにお
いて、その経路に沿って回転すると、スイッチングが発
生する。しかし、磁界Ｈが、他の象限において、ある経
路に沿って回転しても、スイッチングが発生しないこと
がある。これが不確定性である。不確定性領域は裾が広
がっており、スイッチング曲線４０の底部に向かって広
くなっている。第１のスイッチング点４６のように、こ
の不確定性領域の中または近傍に位置する点は、メモリ
セル１２のスイッチングを信頼性よく生じさせないこと
がある。

【００２５】スイッチング電流ＩｘおよびＩｙを増加さ
せて、スイッチングの信頼性を改善させることができ
る。しかし、スイッチング電流ＩｘおよびＩｙの増加
は、ＭＲＡＭ装置の電力消費を増加させる。また、より
大きい電流を取り扱うために、より大きいビット線およ
びワード線並びに書き込み回路も必要とする。これらの
結果、より大きく且つより高価なＭＲＡＭ装置となる。

【００２６】代りに、磁界バイアスＨｂをメモリセル１
２に印加することができる。この磁界バイアスＨｂは、
それ単独ではメモリセル１２をスイッチングさせること
はない。しかし、磁界バイアスＨｂは、磁界Ｈを常に同
じ象限内で単一の経路に沿って回転させる。これによ
り、磁界バイアスＨｂの印加により、スイッチングの再
現性が増加する。

【００２７】磁界バイアスＨｂはまた、メモリセル１２
をスイッチングするために必要とされる電流量Ｉｘおよ
びＩｙを減少させる。第１のスイッチング点４６を、磁
界バイアスＨｂが印加されるときに使用され得る第２の
スイッチング点４８と比較する。第２のスイッチング点
４８は、第１のスイッチング点４６よりも低いワード線
電流Ｉｘにて発生する。加えて、第２のスイッチング点
４８は、第１のスイッチング点４６よりも低いビット線
電流Ｉｙにて発生する。さらに、第２のスイッチング点
４８は、スイッチング曲線４０に沿ってより高くより信
頼性のある位置にあり、ここでは、不確定性領域がそれ
ほど大きくない。これにより、磁界バイアスＨｂの印加
は、メモリセル１２のスイッチングの再現性を改善する
と共に、電力消費を低減させる。

【００２８】磁界バイアスＨｂは、スイッチング磁界Ｈ
ｙより小さくすることができる。たとえば、磁界バイア
スＨｂは、ワード線１４の周囲のスイッチング磁界Ｈｙ
の約０．２５であってもよい。加えて、スイッチング電
流ＩｘおよびＩｙは等しくなくてもよい。しかし、スイ
ッチング電流ＩｘおよびＩｙ、並びに実際にＭＲＡＭ装
置に印加される磁界ＨｙおよびＨｂは、装置に依存する
（デバイス・ディペンデントである）。

【００２９】磁界バイアスＨｂのメモリセル１２への印
加方法には、様々な方法がある。図３は、磁界バイアス
Ｈｂをメモリセル１２に印加する独立した磁性膜１３を
示している。膜１３の磁化は、ワード線１４の周囲のス
イッチング磁界Ｈｙと同じ方向である。フリー層３６の
近傍での合成磁界Ｈｘ＋Ｈｙ＋Ｈｂが、第２のスイッチ
ング点４８にてメモリセル１２のスイッチングを生じさ
せる。

【００３０】磁性膜１３は、硬磁性膜であっても軟磁性
膜であってもよい。磁性膜１３が軟磁性膜であるときに
は、電流Ｉｘをワード線１４に印加して、膜１３を磁化
すると共に磁界バイアスＨｂを生成することができる。

【００３１】磁性膜１３は、様々な磁性材料で形成する
ことができる。たとえば、磁性膜１３は、コバルト・ク
ロム合金でできていてもよく、この合金は、フリー膜３
６の厚さに匹敵する厚さを有している。ＭＲＡＭ装置の
製造中に、磁性膜１３を堆積してワード線１４と共にパ
ターニングすることができる。あるいは、磁性膜１３を
メモリセル１２に一体化して形成することができる。

【００３２】図６は、磁界バイアスＨｂをメモリセル１
２に印加する他の方法を示している。固定層３８の磁化
４８は、フリー層３６の磁化５０に対して角度Ａだけ角
度方向に回転することができる。その結果として、ｙ方
向の磁化成分と磁界バイアスＨｂとが装置に印加される
ことになる。固定層３８のフリー層３６に対するこの回
転は、固定層３８を角度Ａの磁界中でアニーリングする
ことによって実現することができる。

【００３３】図７は、磁界バイアスＨｂをメモリセル１
２に印加するさらに他の方法を示している。磁界バイア
スＨｂは、大半または全てのＭＲＡＭ装置１００の上方
に位置する電磁石１０２によって印加することができ
る。この電磁石１０２は、膜１０４とこの膜１０４の周
囲に巻かれたコイル１０６とを含む。膜１０４は、パー
マロイ（たとえばＮｉＦｅ）のような材料から形成する
ことができる。コイル１０６は、銅のような材料から形
成することができる。コイル１０６は、書き込みヘッド
の製造で使用されている技術に類似した技術を使用して
巻くことができる。コイル１０６の巻数の増加により、
ＭＲＡＭ装置１００のメモリセル１２に印加される磁界
バイアスＨｂが増える。

【００３４】次に図８を参照すると、ＭＲＡＭ装置１１
０は、メモリセルのアレイ１１２、ワード線デコーダ１
１４、ビット線デコーダ１１６、書き込み動作中にアド
レスＡｘに応答してワード線電流Ｉｘを供給する電源１
１８、および、書き込み動作中にアドレスＡｘに応答し
てビット線電流Ｉｙを供給する電源１２０を含む。

【００３５】ワード線デコーダ１１４は、書き込み動作
中にコイル１０６への電流Ｉｃも供給する。この電流Ｉ
ｃはコイル１０６を励磁して、磁界バイアスＨｂを生成
させる。これにより、書き込み動作中に、アレイ１１２
の中の全てのメモリセルが磁界バイアスＨｂを感じるこ
とになる。

【００３６】次に図９を参照すると、図９は、多層ＭＲ
ＡＭチップ２００を描いている。このＭＲＡＭチップ２
００はＮ個のメモリセルレベル２０２を含んでおり、こ
れらは基板２０４の上にｚ方向に積層されている。数Ｎ
は正の整数であって、Ｎ≧１である。メモリセルレベル
２０２は、二酸化シリコンのような絶縁性材料（図示せ
ず）によって絶縁することができる。読み出しおよび書
き込み回路は基板２０４上に形成することができる。こ
の読み出しおよび書き込み回路は、読み出しや書き込み
の対象となるレベルを選択するための付加的なマルチプ
レクサを含むことができる。

【００３７】電磁石１０２（破線で示されている）を、
磁界バイアスＨｂを印加するために使用する場合、電磁
石１０２は、チップ２００の上方に配置することができ
る。チップ２００の全レベルが磁界バイアスを感じる。
電磁石１０２は、軟鉄またはフェライト片１０４の周囲
にワイヤ１０６を巻いて形成することができ、ＭＲＡＭ
チップのプラスチックケースの頂部に搭載することがで
きる。

【００３８】このように、開示されたＭＲＡＭ装置で
は、磁界バイアスが、フリー層の中で磁化の回転を単一
の経路に制限する。これにより、磁界バイアスは、低ア
スペクト比を有するメモリセル（たとえば、正方形状の
メモリセル）、および結晶異方性が低く且つ飽和保持力
が低い材料（たとえば、ＮｉＦｅ）でできたフリー層を
有するメモリセルのスイッチング信頼性を増加させる。

【００３９】メモリセルのアスペクト比を低くすれば、
これによってメモリセルの面積が小さくなる。これによ
り、正方形状のメモリセルを最小限のリソグラフ形状サ
イズにて製造することが可能になる。この結果として、
メモリ密度をより高くすると共に、装置コストをより低
くすることができる。

【００４０】磁界バイアスにより、より少ない電流を使
用してメモリセルをスイッチングさせることも可能にな
る。この結果として、電力消費が低減され得る。加え
て、電流の減少により、より小さなワード線、ビット
線、および書き込み回路を使用することができる。これ
により、メモリ密度および装置コストをさらに削減する
ことができる。

【００４１】あるいは、磁界バイアスにより、電力消費
を増加することなく、より安定したメモリセルを使用す
ることもできる。装置は、より高いアスペクト比を有す
るメモリセル（たとえば、長方形状のメモリセル）、並
びに結晶異方性および飽和保持力が高いメモリセルを含
むことができる。そのようなメモリセルは、単一のドメ
インを有する傾向が強くなる。この結果として、電力消
費を増やすこと無く、メモリセルの信頼性が増加し得
る。

【００４２】本発明にしたがったＭＲＡＭ装置は、広範
囲なアプリケーションで使用することができる。図１０
は、一つまたはそれ以上のＭＲＡＭチップ２００に対す
る例示的で一般的なアプリケーションを示している。こ
の一般的なアプリケーションは、ＭＲＡＭ記憶モジュー
ル３０２、インターフェースモジュール３０４、および
プロセッサ３０６を含むマシン３００により具体化され
ている。ＭＲＡＭ記憶モジュール３０２は、長期間記憶
のために一つまたはそれ以上のＭＲＡＭチップ２００を
含んでいる。インターフェースモジュール３０４は、プ
ロセッサ３０６とＭＲＡＭ記憶モジュール３０２との間
のインターフェースを提供する。このマシン３００は、
短期間記憶のために高速の揮発性メモリ（たとえばＳＲ
ＡＭ）も含むことができる。

【００４３】ノートブックコンピュータまたはパーソナ
ルコンピュータのようなマシン３００に対しては、ＭＲ
ＡＭ記憶モジュール３０２は数多くのＭＲＡＭチップ２
００を含むことができ、インターフェースモジュール３
０４はＥＩＤＥまたはＳＣＳＩインターフェースを含む
ことができる。サーバのようなマシン３００に対して
は、ＭＲＡＭ記憶モジュール３０２はさらに多くのＭＲ
ＡＭチップ２００を含むことができ、インターフェース
モジュール３０４はファイバチャネルまたはＳＣＳＩイ
ンターフェースを含むことができる。そのようなＭＲＡ
Ｍ記憶モジュール３０２は、ハードドライブのような従
来の長期間記憶装置を置換したり補完したりすることが
できる。

【００４４】デジタルカメラのようなマシン３００に対
しては、ＭＲＡＭ記憶モジュール３０２はより少数のＭ
ＲＡＭチップ２００を含むことができ、インターフェー
スモジュール３０４はカメラインターフェースを含むこ
とができる。そのようなＭＲＡＭ記憶モジュール３０２
は、デジタルカメラに搭載されて（オン・ボードで）、
デジタル画像の長期間記憶を可能にする。

【００４５】本発明にしたがったＭＲＡＭ装置は、ハー
ドドライブのような従来の長期間データ記憶装置に対し
て、多くの効果を提供する。ＭＲＡＭ装置からのデータ
のアクセスは、ハードドライブのような従来の長期間デ
ータ記憶装置からのデータアクセスよりも高速である。
加えて、ＭＲＡＭ装置は、ハードドライブよりもコンパ
クトである。

【００４６】本発明は、上記で説明され且つ描かれた特
定の実施形態に限られるものではない。たとえば、本発
明は、スピン依存型トンネルデバイスの使用に限られる
ものではない。使用可能な他のタイプの装置には巨大磁
気抵抗（「ＧＭＲ」）装置が含まれるが、これに限られ
るものではない。

【００４７】行が容易軸に沿った向きを向いている場合
について本発明を説明してきたが、行および列は入れ替
え可能であり、その場合には列が容易軸に沿った向きを
向き、磁界バイアスはワード線の周囲に生成される。

【００４８】したがって、本発明は、上記で説明され且
つ描かれた特定の実施形態に限られるものではない。そ
の代わりに、本発明は、特許請求の範囲にしたがって解
釈される。

【００４９】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００５０】[実施態様１]ＭＲＡＭ装置において、第１
および第２のトレースが交差する位置にある選択された
メモリセルへの書き込み方法であって、前記選択された
メモリセルに第１の磁界を印加するステップと、前記第
１および第２のトレースに電流を供給して第２および第
３の直交磁界を生成するステップと、を備えて成り、前
記第１、第２、および第３の磁界は合成されて、前記選
択されたメモリセルをスイッチングさせ、前記第１の磁
界は、前記第２の磁界と同じ極性および同じ向きを有し
ており、これにより、前記第１の磁界の印加が、前記選
択されたメモリセルのスイッチングの再現性を改善する
ことを特徴とする方法。

【００５１】[実施態様２]永久磁気バイアスを前記メモ
リセルに印加することによって、前記第１の磁界が印加
されることを特徴とする、実施態様１に記載の方法。

【００５２】[実施態様３]前記永久磁気バイアスが、独
立した磁性膜を前記メモリセルに追加することによって
印加されることを特徴とする、実施態様２に記載の方
法。

【００５３】[実施態様４]前記メモリセルがフリー層と
ピン留め層とを有し、前記永久磁気バイアスが、前記フ
リー層の磁化に対する前記ピン留め層の磁化の角度方向
の回転によって印加されることを特徴とする、実施態様
２に記載の方法。

【００５４】[実施態様５]スイッチング中に、前記第１
の磁界が前記メモリセルに選択的に印加されることを特
徴とする、実施態様１に記載の方法。

【００５５】[実施態様６]スイッチング中に、前記第１
の磁界が前記メモリセルに電磁的に印加されることを特
徴とする、実施態様１に記載の方法。

【００５６】[実施態様７]前記第１の磁界が、前記第２
の磁界の約１／４の強度を有していることを特徴とす
る、実施態様１に記載の方法。

【００５７】[実施態様８]メモリセルのアレイと、前記
メモリセルを横切る第１のトレースの行と、前記メモリ
セルを横切り、前記第１のトレースにほぼ直交する第２
のトレースの列と、選択されたメモリセルに第１の磁界
を印加する手段と、前記選択された第１および第２のト
レースに電流を供給して第２および第３の直交磁界を生
成する手段と、を備えて成り、前記第１、第２、および
第３の磁界は合成されて、前記選択されたトレースが横
切るメモリセルをスイッチングさせ、前記第１の磁界
は、前記第２の磁界と同じ極性および同じ向きを有して
おり、これにより、前記第１の磁界の印加が、前記選択
されたメモリセルのスイッチングの再現性を改善するこ
とを特徴とするＭＲＡＭ装置。

【００５８】[実施態様９]前記第１の磁界を印加する手
段が、各メモリセルに連続磁界バイアスを印加する手段
を備えていることを特徴とする、実施態様８に記載の装
置。

【００５９】[実施態様１０]前記第１の磁界を印加する
手段が、前記メモリセルのアレイ全体に前記第１の磁界
を印加する電磁石を備えていることを特徴とする、実施
態様８に記載の装置。

【００６０】[実施態様１１]メモリセルのアレイと、ｘ
方向に延び、各々がメモリセルの行を横切っている複数
のワード線と、前記ｘ方向とほぼ直交しているｙ方向に
延び、各々がメモリセルの列を横切っている複数のビッ
ト線と、を備えて成り、各メモリセルが、前記ｙ方向の
周囲に固定磁界バイアスを提供することを特徴とするＭ
ＲＡＭ装置。

【００６１】[実施態様１２]各メモリセルが、前記磁界
バイアスを提供する独立した磁性膜を備えていることを
特徴とする、実施態様１１に記載の装置。

【００６２】[実施態様１３]各メモリセルの前記独立し
た磁性膜が、横切っているワード線の上に堆積されてい
ることを特徴とする、実施態様１２に記載の装置。

【００６３】[実施態様１４]各メモリセルがピン留め層
とフリー層とを有し、前記ピン留め層の磁化が、前記フ
リー層の磁化に対して角度方向に回転されて、前記磁界
バイアスを印加することを特徴とする、実施態様１１に
記載の装置。

【００６４】[実施態様１５]メモリセルのアレイと、第
１の方向に延び、各々が対応するメモリセルを横切って
いる複数の第１のトレースと、前記第１の方向とほぼ直
交している第２の方向に延び、各々が対応するメモリセ
ルを横切っている複数の第２のトレースと、前記アレイ
に近接した電磁石と、前記電磁石と前記第１および第２
のトレースとに結合されて、書き込み動作中、選択され
たメモリセルを横切るトレースに第１および第２の電流
を供給し、且つ前記書き込み動作中、前記電磁石に第３
の電流を供給する、書き込み回路と、を備えて成り、前
記電流が第１、第２、および第３の磁界を生成し、これ
らの磁界が、合成されると、前記選択されたメモリセル
をスイッチングさせることを特徴とするＭＲＡＭ装置。

【００６５】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、ＭＲＡＭ装置のメモリセルのスイッチングの
再現性または信頼性をスイッチング電流を増加させるこ
となく改善することができる。これにより、ＭＲＡＭ装
置による消費電力が抑えられ、より大きなビット線およ
びワード線並びに書き込み回路を必要とすることもな
い。さらに、コンパクトで廉価なＭＲＡＭ装置を提供す
ることができる。

【図面の簡単な説明】

【図１】メモリセルのアレイを含むＭＲＡＭ装置の図で
ある。

【図２Ａ】メモリセルの平行な磁化の図である。

【図２Ｂ】メモリセルの逆平行な磁化の図である。

【図３】書き込み動作の間に選択された、磁界バイアス
を印加するための磁性膜を含むＭＲＡＭメモリセルの図
である。

【図４】ＭＲＡＭメモリセルに対するスイッチング曲線
の図である。

【図５】メモリセル内の複数のスイッチングドメインの
図である。

【図６】磁化が磁界バイアスを提供する方向に向けられ
ている、他のＭＲＡＭメモリセルの図である。

【図７】磁界バイアスを印加するための電磁石を含むＭ
ＲＡＭ装置の図である。

【図８】図７のＭＲＡＭ装置のためのメモリセルのアレ
イおよび書き込み回路の図である。

【図９】複数のレベルを含むＭＲＡＭチップの図であ
る。

【図１０】一つまたはそれ以上のＭＲＡＭチップを含む
マシンの図である。

【符号の説明】

１２：メモリセル １３：磁性膜 １４：ワード線 １６：ビット線

Claims (1)

【特許請求の範囲】
1. 【請求項１】ＭＲＡＭ装置において、第１および第２の
   トレースが交差する位置にある選択されたメモリセルへ
   の書き込み方法であって、 前記選択されたメモリセルに第１の磁界を印加するステ
   ップと、 前記第１および第２のトレースに電流を供給して第２お
   よび第３の直交磁界を生成するステップと、 を備えて成り、 前記第１、第２、および第３の磁界は合成されて、前記
   選択されたメモリセルをスイッチングさせ、 前記第１の磁界は、前記第２の磁界と同じ極性および同
   じ向きを有しており、これにより、前記第１の磁界の印
   加が、前記選択されたメモリセルのスイッチングの再現
   性を改善することを特徴とする方法。