JP2017537457A - 磁気装置に書き込むための方法 - Google Patents

Abstract

単一のプログラミング電流を使用して、複数の磁気論理装置ＭＬＵセル１と１つのプログラミング線４とから構成される磁気装置１００をプログラミングするための方法において、それぞれのＭＬＵセル１が、低閾値温度ＴＬでピン止めされ、高閾値温度ＴＨで自由に配向可能である１つの記憶磁化方向２３１を有する１つの強磁性記憶層２３と、１つのセンス磁化方向２１１を有する１つの強磁性センス層２１と、前記記憶層２３と前記センス層２１との間の１つのトンネル障壁層２２とから構成される１つの磁気トンネル接合２を有し、電流が、前記プログラミング線４から前記磁気トンネル接合２に直接に通電し得ないように、且つ前記複数のＭＬＵセル１から成る１つのサブセット１１１をプログラミングするためのプログラミング電流パルス４１を通電するために構成されるように、前記プログラミング線４が、１つの非導電層７１によって当該それぞれのＭＬＵセル１から物理的に分離されていて、前記サブセット１１１が、１つよりも多いＭＬＵセル１から成り、当該方法は、前記サブセット１１１内のそれぞれのＭＬＵセル１の強磁性記憶磁化方向２３１をピン止め解除するように、前記複数のＭＬＵセル１の磁気トンネル接合２を前記高閾値温度で加熱するための前記プログラミング線４にプログラミング電流４１を通電することを有し、前記プログラミング電流４１は、前記サブセット１１１内のそれぞれのＭＬＵセル１の記憶磁化方向２３１をプログラムされた方向に切り替えるために適合されたプログラミング磁場を生成するようにさらに適合される当該方法。

Description

本発明は、複数のマグネティック・ロジック・ユニット（ＭＬＵ）セルを有する磁気装置をプログラミングするための方法に関する。

従来のＭＬＵセルは、基準層と強磁性記憶層とを有する磁気トンネル接合を備える。これらの２つの層の磁化方向が整合されているときに、当該スタックの抵抗は低く、これは、「０」（又は恣意的に「１」）になり得る。これらの層が逆整合にあるときに、当該抵抗は高く、これは、「１」（又はその反対）になり得る。

サーマル・アシスティッド・スイッチング（ＴＡＳ）ＭＬＵでは、記憶層が、通常動作温度で優れた安定性を達成するために反強磁性層によってブロックされる。当該セルの温度が、プログラミングサイクル中に瞬間的に局所的に当該反強磁性層のブロッキング温度（高閾値温度）の上に上昇され、磁気トンネル接合の抵抗加熱によって、ＴＡＳ−ＭＬＵセルの磁気抵抗が変更されることを可能にする。したがって、通常動作温度では、ＴＡＳ−ＭＬＵ内に記憶された情報（すなわち、磁性配向）が、外部の磁場及び雑音によって影響を及ぼされない。

自己参照型ＭＬＵセルは、ＴＡＳ ＭＬＵセルに基づき得る。自己参照型ＭＬＵセルは、一般に、反強磁性層によってピン止めされないものの、自由に変更される基準層を有する。このようなピン止めされない基準層は、多くの場合に「センス層」と呼ばれる。電流が、当該ＭＬＵセルに隣接したフィールド線に印加されるときに、磁場が、読み取り動作中に当該センス層の磁化方向を変更するために生成される。磁場が駆動されるときに、当該セルの値と比較される瞬間的な基準値を作成するため、二相式の読み取り動作は、選択された１つのメモリセルに対する駆動されない１つのフィールド線の影響の自然傾向を利用する。したがって、この磁場が印加されることによって、当該記憶された情報が読み取られる。

複数のフィールド線が、論理動作中に磁気トンネル接合の固有抵抗を変調する制御ゲートとして作用する。ＭＬＵセルが、通常の論理機能を実行可能な三端子装置として作動する。当該フィールド線中に循環している電流の方向及び強度が変調され得る。

ＭＬＵ増幅器が、幾つか（場合によっては数万個）のＭＬＵセルから成るアレイに電気結合することによって提供され得る。当該構成された増幅器の利得が、大幅に増大された装置である一方で、その結合静電容量は非常に小さいままである。磁気トンネル結合の磁気抵抗が、それぞれのＭＬＵセルごとに、一致されるべき１つの入力ビットによって設定される１つのフィールド線に通電するフィールド電流の方向によって変調される。その出力部の高い又は低い磁気抵抗は、その入力ビットがそれぞれ、記憶されたビットに一致するか否かを示す。

したがって、作動しているＭＬＵ増幅器が、それぞれのＭＬＵセルの磁気トンネル接合を加熱するための加熱電流と、磁場を生成するためのフィールド電流とを印加することを要求する。当該加熱電流及び当該フィールド電流は、正確に同期される必要がある。

さらに、複数のＭＬＵセルから成るＭＬＵアレイ内では、加熱電融が、１つの行又は列内に直列に接続された複数のＭＬＵセルの磁気トンネル接合に通電する。当該ＭＬＵアレイ内に構成されるＭＬＵセルの数に応じて、当該アレイ内の複数の磁気トンネル接合を加熱するために要求される加熱電流の大きさが、数百ｍＡに達し得る。したがって、対応する電圧が、数十ボルトに達し得る。その結果、（数百ＭＶ／ｍに相当する）非常に高い電圧差が、磁気トンネル接合内や特にトンネル障壁層内又は２つの金属面間の任意の誘電体層のような、これらのＭＬＵセルの或る程度の領域内で発生する。このような高い電圧差は、当該ＭＬＵセルを修復できないほどに劣化させ、破壊させえもし得る。

米国特許第２０１３２４１５３６号明細書

本開示は、複数のＭＬＵセルから構成される磁気装置をプログラミングするための方法に関する。それぞれのＭＬＵが、低閾値温度でピン止めされ、高閾値温度で自由に配向可能である１つの記憶磁化方向を有する１つの記憶磁気層と、当該それぞれのＭＬＵセルから物理的に分離されていて、前記複数のＭＬＵセルのうちの任意の１つのＭＬＵセルをプログラミングするためのプログラミング電流パルスを通電するように構成された１つのプログラミング線とを備える。

当該方法は、第２磁化方向をピン止め解除するように、当該それぞれのＭＬＵセルの磁気トンネル接合を前記高閾値温度で加熱するためのフィールド線にプログラミング電流を通電することを有する。

この場合、前記プログラミング電流は、当該それぞれのＭＬＵセルの磁化方向をプログラムされた方向に切り替えるために適合されたプログラミング磁場を生成するようにさらに適合される。

特に、本開示は、単一のプログラミング電流を使用して、複数のＭＬＵセルと１つのプログラミング線とから構成される磁気装置をプログラミングするための方法に関する。

それぞれのＭＬＵセルが、低閾値温度でピン止めされ、高閾値温度で自由に配向可能である１つの記憶磁化方向を有する１つの強磁性記憶層と、１つのセンス磁化方向を有する１つの強磁性センス層と、前記記憶層と前記センス層との間の１つのトンネル障壁層とから構成される１つの磁気トンネル接合を有する。

電流が、前記プログラミング線から前記磁気トンネル接合に直接に通電し得ないように、且つ前記複数のＭＬＵセルから成る１つのサブセットをプログラミングするためのプログラミング電流パルスを通電するために構成されるように、前記プログラミング線が、１つの非導電層によって当該それぞれのＭＬＵセルから物理的に分離されている。前記サブセットが、１つよりも多いＭＬＵセルから成る。

当該方法は、前記サブセット内のそれぞれのＭＬＵセルの強磁性記憶磁化方向をピン止め解除するように、前記複数のＭＬＵセルの磁気トンネル接合を前記高閾値温度で加熱するための前記プログラミング線にプログラミング電流を通電することを有する。

この場合、前記プログラミング電流は、前記サブセット内のそれぞれのＭＬＵセルの記憶磁化方向をプログラムされた方向に切り替えるために適合されたプログラミング磁場を生成するようにさらに適合される。

ここに開示された方法では、単一のプログラミング電流が、前記磁気トンネル接合を加熱することと、前記プログラミング磁場を誘導すること、すなわち複数のセルから成る前記サブセットをプログラミングすることとの双方のために使用される。

当該方法は、あらゆる追加の電流も２つの電流間の同期も必要としない。さらに、加熱電流が、前記磁気トンネル接合に通電しないので、前記ＭＬＵセルを劣化させること又は破壊することが著しく低減され、前記ＭＬＵセルと複数のＭＬＵセルから構成されるＭＬＵアレイとがさらに丈夫である。

本発明の課題は、請求項１に記載の方法によって解決される。

本発明は、例示され且つ図示された１つの実施の形態を説明することによってより良好に理解される。

１つの実施の形態によるＭＬＵセル１の詳細図である。 １つの実施の形態によるプログラミング動作の時間経過図である。 １つの実施の形態によるプログラミング動作の時間経過図である。 １つの実施の形態によるプログラミング動作の時間経過図である。 別の実施の形態によるプログラミング動作の時間経過図である。 別の実施の形態によるプログラミング動作の時間経過図である。 別の実施の形態によるプログラミング動作の時間経過図である。 １つの実施の形態による複数のＭＬＵセルから構成されている磁気装置の上面図である。 １つの実施の形態による図４の磁気装置の側面図である。 別の実施の形態による磁気装置の一部の上面図である。 別の実施の形態による磁気装置の一部の側面図である。 さらに別の実施の形態による磁気装置の一部の側面図である。 さらに別の実施の形態による複数のＭＬＵセルから構成されている磁気装置の側面図である。 さらに別の実施の形態による複数のＭＬＵセルから構成されている磁気装置の上面図である。

図４及び５は、１つの実施の形態による磁気装置１００の上面図（図４）及び側面図（図５）である。この磁気装置１００は、行と列とから成る配列で配置された複数のＭＬＵセルから構成されている。それぞれの行が、ビット線３と導電性ストラップとを介して直列に接続されている。プログラミング線４が、複数のＭＬＵセル１のうちの任意の１つのＭＬＵセルをプログラミングするためのプログラミング電流パルス４１を通電するために構成されている。それぞれのＭＬＵセル１の第２磁化方向２３１のピン止め解除するため、プログラミング線４に通電するプログラミング電流パルス４１が、プログラミング動作中に磁気トンネル接合２を高閾値温度Ｔ_Ｈで加熱するために適合されている。さらに、プログラミング電流パルス４１は、それぞれのＭＬＵセル１の記憶磁化方向２３１をプログラムされた１つの方向に切り替えるために適合されたプログラミング磁場４２を生成するために適合されている。以下に記されているように、プログラミング線４が、非導電性層７１によって当該それぞれのＭＬＵセル１から物理的に分離されていて、電流が、プログラミング線４から磁気トンネル接合２へ直接に通電され得ない。

図１は、１つの実施の形態による複数のＭＬＵセル１のうちの１つのＭＬＵセル１の細部を示す。ここでは、表現であるＭＬＵセルは、磁気ランダムアクセスメモリ（ＭＲＡＭ）セルも意味する。ＭＬＵセル１は、第１磁気層２３と、第２磁気層２１と、この第１磁気層２３とこの第２磁気層２１との間に配置されているトンネル障壁層２２とを有する。この第１磁気層は、記憶磁化方向２３１を有する記憶層２３でもよく、この第２磁気層は、センス磁化方向２１１を有するセンス層２１でもよい。センス層２１と記憶層２３とはそれぞれ、磁気材料、特に強磁性型の磁気材料を含むか、又は当該磁気材料から形成されている。強磁性材料が、固有の保持力を有するほぼ平面な磁化方向によって特徴付けられ得る。当該保持力は、当該磁化方向が１つの方向に飽和された後に当該磁化方向を反転させるための磁場の大きさを示すことができる。一般に、センス層２１と記憶層２３とは、同じ強磁性材料又は異なる強磁性材料を含み得る。図１に示されたように、センス層２１は、軟強磁性材料、すなわち比較的低い保持力を有する強磁性材料でもよい一方で、記憶層２３は、硬強磁性材料、すなわち比較的高い保持力を有する強磁性材料でもよい。こうして、センス層２１の磁化方向が、低い強度の磁場の下で容易に変更され得る。適切な強磁性材料は、典型元素を有するか又は有しない遷移金属、希土類元素、及びこれらの合金を含む。例えば、適切な強磁性材料は、鉄（「鉄」）、コバルト（「Ｃｏ」）、ニッケル（「Ｎｉ」）、並びにパーマロイ（又はＮｉ８０Ｆｅ２０）；Ｎｉ，Ｆｅ及びホウ素（「Ｂ」）に基づく合金；Ｃｏ９０Ｆｅ１０；Ｃｏ，Ｆｅ及びＢに基づく合金のようなこれらの合金を含む。或る例では、Ｎｉ及びＦｅ（及びオプションでＢ）に基づく合金は、Ｃｏ及びＦｅ（及びオプションでＢ）に基づく合金よりも小さい保持力を有し得る。センス層２１と記憶層２３とのそれぞれの厚さは、約１ｎｍ〜約２０ｎｍ又は約１ｎｍ〜約１０ｎｍのようなｎｍの範囲内でもよい。センス層２１と記憶層２３とのその他の実装も考えられる。例えば、センス層２１若しくは記憶層２３又はセンス層２１及び記憶層２３が、いわゆる合成反強磁性層の複数の副層と同様な複数の副層を有してもよい。

トンネル障壁層２２が、絶縁材料を含んでもよく、又は絶縁材料から形成されてもよい。適切な絶縁材料は、酸化アルミニウム（例えば、Ａｌ_３Ｏ_３）及び酸化マグネシウム（例えば、ＭｇＯ）のような酸化物を含む。当該トンネル障壁層２２の厚さは、約１ｎｍ〜約１０ｎｍの範囲内でもよい。

ＭＬＵセル１のその他の実装も考えられる。例えば、センス層２１と記憶層２３との相対位置が、記憶層２３の上に配置されたセンス層２１によって置き換えられてもよい。

図１を参照すると、磁気トンネル接合２が、記憶反強磁性層２４も有する。この記憶反強磁性層２４は、記憶層２３に隣接して配置されていて、この記憶反強磁性層２４内の又はその近くの温度が低閾値温度Ｔ_Ｌにあるときに、すなわちこの記憶反強磁性層２４のネール温度若しくは別の閾値温度のようなブロッキング温度の下にあるときに、交換バイアスによって記憶磁化方向２３１を特定の方向に沿ってピン止めする。当該温度が、高閾値温度Ｔ_Ｈ、すなわち当該ブロッキング温度の上にあるときに、この記憶反強磁性層２４が、記憶磁化方向２３１をピン止め解除又は解放する。その結果、当該記憶磁化方向２３１が、別の方向に切り替え可能になる。

記憶反強磁性層２４は、反強磁性型の磁気材料を含むか又は当該磁気材料から形成されている。適切な反強磁性材料は、遷移金属及びそれらの合金を含む。例えば、適切な反強磁性材料は、イリジウム（「Ｉｒ」）とＭｎ（例えば、ＩｒＭｎ）とに基づく合金のようなマンガン（「Ｍｎ」）に基づく合金、ＦｅとＭｎとに基づく合金（例えば、ＦｅＭｎ）、白金（「Ｐｔ」）とＭｎとに基づく合金（例えば、ＰｔＭｎ）、及びＮｉとＭｎとに基づく合金（例えば、ＮｉＭｎ）を含む。例えば、記憶反強磁性層２４は、約１２０℃〜約２２０℃又は約１５０℃〜約２００℃の範囲内の高閾値温度Ｔ_Ｈを有するＩｒとＭｎとに基づく（又はＦｅとＭｎとに基づく）合金を有し得る。センス磁化方向２１１が、ピン止めされていないので、さもなければ動作温度窓の上限値を設定するであろう閾値温度なしに又は当該閾値温度を考慮することなしに、当該高閾値温度Ｔ_Ｈは、高温用途のような希望する用途に適応するように選択され得る。当該センス磁化方向２１１は、低閾値温度Ｔ_Ｌと高閾値温度Ｔ_Ｈとで自由に調整可能である。当該自由に調整可能なセンス磁化方向２１１を有するセンス層２１を備えるこの種類のＭＬＵセル１は、自己参照型ＭＬＵセルとして知られている。

ＭＬＵセル１は、プログラミング電流パルス４１を通電するために適合されたプログラミング線４をさらに有する。プログラミング線４と磁気トンネル接合２とは、図１の誘電体又は酸化物層７１によって示された非導電層によって互いに物理的に分離されている。したがって、当該プログラミング線４は、磁気トンネル接合２に磁気結合され得るが、この磁気トンネル接合２に電気接触していない。

磁気装置１００のプログラミング動作中に、プログラミング電流パルス４１が、それぞれのＭＬＵセル１の記憶磁化方向２３１を切り替えるためにプログラミング線４に通電される。

図２ａは、１つの実施の形態によるプログラミング電流パルス４１の時間経過図である。この場合、プログラミング電流パルス４１を通電することは、第１時間周期４２１中にプログラミング電流パルス４１の第１パルス部分４１１を通電することを含む。磁気トンネル接合２が、高閾値温度Ｔ_Ｈで加熱され得るように、当該第１パルス部分４１１が、第１強度を有する。当該第１パルス部分４１１の第１強度は、磁気トンネル接合２が高閾値温度Ｔ_Ｈにあるときに、記憶磁化方向２３１を切り替えし得るプログラミング磁場４２を誘導するためにさらに適合されている。第１パルス部分４１１を通電することによるプログラミング線４にわたるジュール効果によって生成された熱が、誘電体／酸化物層７１にわたる熱伝導によって磁気トンネル接合２に伝達される。

プログラミング電流パルス４１を通電することは、プログラミング電流パルス４１を第２時間周期４２２中に第２パルス部分４１２を通電することをさらに含む。磁気トンネル接合２が、高閾値温度Ｔ_Ｈでさらに加熱されず、低閾値温度Ｔ_Ｌに冷却されるように、当該プログラミング電流パルス４１が、第１パルス部分４１１の第１強度よりも低い第２強度を有する。しかしながら、当該第２パルス部分４１２の第２強度は、磁気トンネル接合２が低閾値温度Ｔ_Ｌに到達する前に、記憶磁化方向２３１を切り替えし得るプログラミング磁場４２を誘導するために適合されている。低閾値温度Ｔ_Ｌに到達した後に、当該記憶磁化方向が、その切り替えられた又はプログラムされた方向へピン止めされる。

図２ａを参照すると、第１電流パルス部分４１１が、立ち上がり時間時間ＲＴを有する。この立ち上り時間ＲＴは、磁気トンネル接合２を高閾値温度Ｔ_Ｈに急速に加熱するように十分に短い。例えば、当該立ち上がり時間ＲＴは、約５μｓ未満でもよいが、好ましくは１００ｎｓ未満にし得る。第１パルス部分４１１の第１時間周期４２１は、一般に約数マイクロ秒〜数秒でる（例えば、約１μｓ〜約１０ｓ）。当該立ち上がり時間ＲＴは、ＭＬＵセル１とプログラミング線４との構成に応じて５μｓよりも長くてもよい。

図２ｂは、プログラミング電流パルス４１の第１パルス部分４１１と第２パルス部分４１２とがプログラミング動作中にプログラミング線４に通電されているときの、磁気トンネル接合２の温度の時間に対する変化を示す。図２ｂでは、水平な一点鎖線が、閾値温度を示す。この閾値温度の上では、磁気トンネル接合２が高閾値温度Ｔ_Ｈにあり、記憶磁化方向２３１がピン止めされていない（図２ｃ参照）。この閾値温度の下では、磁気トンネル接合２が低閾値温度Ｔ_Ｌにあり、記憶磁化方向２３１がピン止めされている。

図３ａ〜３ｃに示された別の実施の形態では、プログラミング電流パルス４１の第２パルス部分４１２が、第２時間周期４２２又は立ち下がり時間周期ＦＴ（図３ａ）に第１強度から単調に減少する第２強度を有する。磁気トンネル接合２が、第１時間周期中に高閾値温度Ｔ_Ｈで加熱され、記憶磁化方向２３１が、この第１時間周期４２１中に第１パルス部分４１１を通電することによってプログラムされた方向に切り替えられる。第２パルス部分４１２の強度が、第２時間周期４２２中に減少すると、磁気トンネル接合２が、低閾値温度Ｔ_Ｌに冷却される。図３ｂは、プログラミング電流パルス４１の第１パルス部分４１１と第２パルス部分４１２とがプログラミング動作中にプログラミング線４に通電されているときの、磁気トンネル接合２の温度の時間に対する変化を示す。この第２パルス部分４１２の減少している第２強度が、この磁気トンネル接合２を低閾値温度Ｔ_Ｌ（水平な一点鎖線）で冷却する。磁気トンネル接合２が低閾値温度Ｔ_Ｌに到達する時間は、第２パルス部分４１２の第２強度の減少率に依存する。磁気トンネル接合２が、高閾値温度Ｔ_Ｈにあるときに、第２パルス部分４１２によって誘導される書き込み磁場が、記憶磁化方向２３１を切り替えし得るように、当該第２パルス部分４１２の減少している第２強度がさらに提供される。第２パルス部分４１２の第２強度の減少率は、電流源と磁気トンネル接合の加熱時間とに依存する。特定の例では、第１パルス部分４１１が、約２×１０^６ｍＡ／ｓまで（又は約１．７×１０^４Ａ／μｍ^２／ｓ）の率で減少し得る。

別の実施の形態では、第２パルス部分４１２の第２強度が、ステップ状に減少する。この第２パルス部分４１２のそれぞれのステップが、数ナノ秒から数時間まで（例えば、約１ｎｓ〜１ｈ）の期間を有し得る。第２パルス部分４１２の第２強度が、零に到達するまでに、好ましくは、第２パルス部分４１２のそれぞれのステップが、１μｓ〜１ｍｓの期間を有する。第２パルス部分４１２の期間及び第２時間周期４２２は、ＭＲＡＭセル１とプログラミング線４と高閾値温度Ｔ_Ｈとの特定の編成に依存する。磁気トンネル接合２の加熱時間は、一般に１ミリ秒未満であるので、当該第２強度のより速い減少率が可能である。

磁気トンネル接合２を高閾値温度Ｔ_Ｈで加熱することを可能にする第１パルス部分４１１の第１強度は、磁気装置１００とプログラミング線４と誘電体又は酸化物層７１の厚さとの設計に依存する。１つの例では、誘電体又は酸化物層７１が、約５５μｍの厚さを有してもよく、プログラミング線４が、約０．４μｍの厚さと約０．３２μｍの幅とを有してもよい。第１部分４１１の強度が、２５ｍＡ〜３０ｍＡの場合、１２５℃より上の温度が、ＦｅＭｎに基づく合金を含む記憶反強磁性層２４で達成され得る。第１パルス部分４１１のこのような強度は、約２００Ｏｅの書き込み磁場４２を誘導し得る。特に、約３０ｍＡの強度を有する第１パルス部分４１１に対しては、２００℃よりも高い温度が、プログラミング線４に対して測定された。ここでは、当該温度は、銅プログラミング線４用の）プログラミング線４の抵抗と銅から成る当該抵抗の温度係数（ＴＣＲ）とから測定され得る。

磁気トンネル接合２のエレクトロマイグレーションの発生を回避するため、一般に、第１パルス部分４１１の強度は、約５０ｍＡ（約１×１０^−３Ａ／μｍ^２）よりも小さい。しかしながら、約１００ｍＡよりも大きい第１パルス部分４１１と数十マイクロ秒の第１時間周期４２１とを有する非常に速い動的電流パルスが、エレクトロマイグレーションによる当該線の損傷なしに入力され得る。例えば、第１パルス部分４１１は、最大で約１１５ｍＡ（約１Ａ／μｍ^２）に達し得るか又は最大で１０Ａ／μｍ^２に達し得り、第１時間周期４２１は、最短で１８０μｓにし得る。

１つの実施の形態では、プログラミング線４が、銅で製作され得、ダマシンプロセスを使用することによってシリコン基板内にパターン形成され得る。プログラミング線４は、高温に耐え得、エレクトロマイグレーションに敏感になりすぎない銅以外のその他の金属でもよい。このような材料には、アルミニウム又は好ましくはＣｕを多く含有するＡｌ／Ｃｕ合金が含まれる。

１つの実施の形態では、プログラミング線４の寸法（横断面）は、それぞれのＭＬＵセル１の寸法とほぼ同じ大きさである。その結果、熱シミュレーションと磁気シミュレーションとによって確認されたように、プログラミング線４によって生成された加熱とプログラミング磁場４２との強度分布が、磁気トンネル接合２の平面に沿ってほぼ均一である。このような構成では、磁気トンネル接合２の磁気層２１，２３，２４のうちの任意の１つの磁気層、特に反強磁性層２４が、これらの磁気層に沿った均一な加熱とプログラミング磁場４２とに曝される。その結果、複数のＭＬＵセル１の一部のプログラミングが回避され得る。

プログラミング線４の電気抵抗が非常に高く、プログラミング電流パルス４１を通電するために要求される電圧も、非常に高く、例えばエレクトロマイグレーションに起因して、プログラミング線４の品質を場合によっては低下させるおそれがあり、加熱とプログラミング磁場４２とにおける利得が依然として小さくなり得るので、プログラミング線４の寸法（横断面）は小さすぎてはいけない。他方では、プログラミング電流４１が通電されるときに、プログラミング線４１内の電子が、当該プログラミング線の体積内で均一に配置されるので、プログラミング線４の寸法（横断面）は大きすぎてもいけない。例えば、電子が、磁気トンネル接合２からより遠ざかるほど、生成されるプログラミング磁場４２に寄与しなくなる。このことは、実験的に且つ数値解析モデルを使用して高精度に実証された。

好適な１つの実施の形態では、プログラミング線４の厚さは、１００ｎｍ〜５００ｎｍ、好ましくは２００ｎｍ〜４００ｎｍ、さらに好ましくは３００ｎｍ〜４００ｎｍである。特定の実施の形態では、プログラミング線４の厚さは、約３８０ｎｍである。

１つの実施の形態では、プログラミング線４は、１００ｎｍ〜１μｍ又は好ましくは２００ｎｍ〜５００ｎｍ又はさらに好ましくは３００ｎｍ〜４００ｎｍの幅を有する。磁気トンネル接合２は、１００ｎｍ〜５００ｎｍ又は好ましくは２００ｎｍ〜４００ｎｍ又はさらに好ましくは２００ｎｍ〜３００ｎｍの直径を有する。特定の実施の形態では、プログラミング線４が、約３２０ｎｍの幅を有し、磁気トンネル接合２が、約２３０ｎｍの直径を有する。

上記のプログラミング線４の幅の寸法及び厚さが、加熱及びプログラミング磁場４２の効率とプログラミング電流パルス４１の大きさとプログラミング線４のロバスト性との間の良好な妥協点であることを、シミュレーションはさらに示した。

誘電体／酸化物層７１による磁気トンネル接合２の効率的な加熱を達成し、プログラミング線４によって生成されたプログラミング磁場４２が記憶磁化方向２３１を切り替えできるように、プログラミング線４と磁気トンネル接合２との間の距離は、十分に小さくなくてはならない。プログラミング線４と磁気トンネル接合２との間の距離は、１０ｎｍ〜５００ｎｍでなければならない。プログラミング線４と磁気トンネル接合２との間の距離は、５０ｎｍ〜３００ｎｍ、好ましくは６０ｎｍ〜２００ｎｍである。特定の実施の形態では、プログラミング線４と磁気トンネル接合２内の反強磁性層２４との間の距離は、約１００ｎｍである。別の実施の形態では、プログラミング線４は、磁気トンネル接合２の下にあり、プログラミング線４と反強磁性層２４との間の距離は、約１００ｎｍである。

図２ａを再び参照すると、第１電流パルス部分４１１が、（０．３２μｍの幅と０．３８μｍの厚さとを有し、電流密度がそれぞれ８．２×１０^６Ａ／ｃｍ^２及び４．１×１０^７Ａ／ｃｍ^２であるプログラミング線４に対して）１０ｍＡ〜５０ｍＡの大きさを有し、約３２０ｎｍの幅と約３８０ｎｍの高さとを有するプログラミング線４に対して１０ｎｓ〜１０ｓの第１時間周期４２１を有する。１つの実施の形態では、第１電流パルス部分４１１は、約５０ｍＡの大きさを有し、第１時間周期４２１は、約２００μｓである。

記憶磁化方向２３１が、プログラミング磁場４２にしたがって方向付けされるので、この記憶磁化方向２３１は、プログラミング符号化スキームにしたがって複数の方向間で切り換えられ得る。１つの「０」が、一対の方向の１つの方向に割り当てられ、１つの「１」が、当該一対の方向のもう１つの方向に割り当てられるように、可能な１つの符号化方式は、約１８０°だけ変位される当該一対の方向によって実行される。

ＭＬＵセル１の自己参照型の感知動作では、第１入力電流４３（又は入力信号）が、ＭＬＵセル１の抵抗を変調するためにＭＬＵセル１に印加されてもよい。例えば、第１入力電流４３は、プログラミング線４に通電するフィールド電流４３でもよい。この場合、フィールド電流４３は、フィールド電流４３の極性にしたがってＭＬＵセル１の抵抗を変調する入力磁場４４を生成する。例えば、センスフィールド電流４３が、交番極性を有し得る。当該フィールド電流４３は、センス磁化方向２１１を、記憶磁化方向２３１に対してほぼ平行な方向と記憶磁化方向２３１に対してほぼ逆平行な方向との間で交替させる入力磁場４４を生成する。センス磁化方向２１１の方向が、平行又は逆平行な方向に完全に切り替えられることなしに交替されるように、当該交替するフィールド電流４３が通電されてもよい。このとき、外部磁場の内面成分が、磁気トンネル接合２の抵抗Ｒ（又は電圧）をフィールド電流４３の関数として測定することによって感知される。このような感知動作は、本出願人による特許出願の米国特許第２０１３２４１５３６号明細書により詳しく記載されている。

ＭＬＵセル１は、地磁界（図１参照）のような外部磁場６０を感知するために使用されてもよい。ここでは、外部磁場６０の方向と、この外部磁場６０に対するＭＬＵセル１の方向とのそれぞれにしたがって、センス磁化方向２１１が、外部磁場６０に整合されている。自己参照型のＭＬＵセルを使用する外部磁場の感知は、本出願人による米国特許出願の米国特許第２０１３２４１５３６号明細書及び欧州特許出願の欧州特許第１３２９０２４３号明細書に記載されている。

入力電流４３は、磁気トンネル接合２を記憶反強磁性層２４の高閾値温度Ｔ_Ｈの近くで加熱することを回避するために十分に小さくなくてはならない。例えば、入力電流４３は、記憶磁化方向２３１が感知動作中に切り替わることを回避するために約２０μＡよりも低く設定され得る。これと比較して、第１パルス部分４１１は、一般に３桁大きい。

図４及び５に示された例に戻ると、プログラミング線４は、複数のＭＬＵセル１の１つの行又は１つよりも多い行から構成される第１サブセット１１１をプログラミングするために配置された第１支線４′を有する。このプログラミング線４は、第２サブセット１１２をプログラミングするために配置された第２支線４″をさらに有する。図５に示された例では、それぞれの第１サブセット１１１と第２サブセット１１２とが、複数のＭＬＵセル１から成る隣接した２つの行から構成されている。第１サブセット１１１のそれぞれの行が、第１支線４′によってアドレス付けれ、第２サブセット１１２のそれぞれの行が、第２支線４″によってアドレス付けされる。磁気装置１００のプログラミング動作中に、プログラミング電流パルス４１をプログラミング線４に通電することは、第１電流部分４１′を第１支線４′に通電することと、第２電流部分４１″を第２支線４″に通電することとから成るように、当該第１支線４′は、当該第２支線４″に直列に電気接触されている。「Ｕ」字形又は蛇行状に形成するように第２支線４″の１つの端部に電気接続された第１支線４′の形状に起因して、第１電流部分４１′は、第２支線４″に通電する第２電流部分４１″の方向に対して反対の方向に第１支線４′に通電する。したがって、第１サブセット１１１内のＭＬＵセル１の記憶磁化方向２３１は、第１プログラム方向にプログラミングされる一方で、第２サブセット１１２内のＭＬＵセル１の記憶磁化方向２３１は、当該第１プログラム方向に対して反対の第２プログラム方向にプログラミングされる。

図４及び５の例では、プログラミング線４が、磁気装置１００内に構成された複数のＭＬＵセル１から成るサブセット１１１をアドレス付けする。換言すれば、サブセット１１１内のそれぞれのＭＬＵセル１の状態が、プログラミング電流パルス４１をフィールド線４に通電することによってプログラミング（書き込み）され得る。１つのサブセット１１１，１１２が、２つ又は２つよりも多い任意の数のＭＬＵセル１から構成され得る。アドレス付けされたサブセット内に構成された全てのＭＬＵセル１が、プログラミング線４に通電する単一のプログラミング電流４１によってプログラミングされるように、当該単一のプログラミング線４が、当該サブセットをアドレス付けし得る限り、ＭＬＵセル１は、任意に可能な構成で配置され得る。

ここで開示されたプログラミング方法は、単一のプログラミング線４と単一のプログラミング電流（４１）とを使用して、複数のＭＬＵセル１を同時に書き込むこと又はプログラミングすることを可能にする。サブセット１１は、アレイの行又は列に沿った１つよりも多いＭＬＵセル１、一般に数個のセルから構成されている。したがって、サブセット１１１内に構成されたそれぞれのＭＬＵセル１が、単一のプログラミング電流４１と単一のプログラミング線４とを使用することによってプログラミングされ得る。従来のメモリ装置及びプログラミング方法とは違って、本発明の方法は、複数のＭＬＵセル１から構成されるサブセット１１１をプログラミングするための追加の任意の電流又は線の使用を要求しない。２つ又は２つよりも多いプログラミング電流を同期させる必要もない。

第１サブセット１１１をプログラミングするための単一の第１支線４′が、２つの第１支線４′の代わりに使用される構成、及び、第２サブセット１１２をプログラミングするための単一の第２支線４″が、２つの第２支線４″の代わりに使用される構成も考えられる。この後者の構成では、当該単一の第１支線４′と当該第２支線４″との幅が、好ましくは、１つの列内の、隣接した複数のＭＬＵセル１の下（又は上）に延在しなければならない（図６）。

複数の支線４′及び４″から構成されるプログラミング線４は、「Ｕ」字形又は曲がった形又は蛇行状の形を成す単一のプログラミング線４とみなされ得る。したがって、第１サブセット１１１は、プログラミング線４の一部によって第１プログラム方向にプログラミングされる複数のＭＬＵセル１に相当し、第２サブセット１１２は、プログラミング線４の別の一部によって当該第１プログラム方向に対して反対の第２プログラム方向にプログラミングされる複数のＭＬＵセル１に相当する。

図６及び図７は、別の実施の形態による磁気装置１００の一部の上面図及び側面図である。特に、複数のＭＬＵセル１から成る１つの列（又は行）が、１つのプログラミング線４と２つの余フィールド線４ａとによってアドレス付けされる。それぞれの余フィールド線４ａは、余フィールド電流パルス４１ａを通電するために構成されている。図４及び５の磁気装置１００に関して説明したように、ＭＬＵセル１は、行に沿って電流線３とストラップ７とを経由して直列に電気接触されている。当該行内のＭＬＵセル１を高閾値温度Ｔ_Ｈで加熱し、プログラミング磁場４２を、ＭＬＵセル１内の記憶磁化方向２３１をそのプログラム方向に切り替えるために誘導するように、プログラミング電流パルス４１が、プログラミング動作中にプログラミング線４に通電される。ＭＬＵセル１が、高閾値温度Ｔ_Ｈにあるときに、当該ＭＬＵセル１内の記憶磁化方向２３１を当該プログラム方向に切り替え可能である余磁場４２ａを誘導するために、余フィールド電流パルス４１ａが適合されている。しかしながら、余フィールド線４ａとＭＬＵセル１との間の距離に起因して、電流パルス４１ａは、ＭＬＵセル１の加熱に著しく寄与し得ない。しかしながら、余磁場４２ａは、記憶磁化方向２３１の切り替えに寄与し得る。余フィールド線４ａが、プログラミング線４と同じ寸法を有すると、その他の線４及び接合２との統合が、製造中により容易になる。しかしながら、余フィールド線４ａは、プログラミング線４と同じ寸法を有する必要がない。実際に、これらの余分な線４ａの役割は、余分の磁場を供給することであり、これらの線４ａの寸法は、最も効率的な余磁場４２ａを提供するように選択され得る。

記憶磁化方向２３１を切り替えるための余磁場４２ａの寄与は、プログラミング電流パルス４１の第２パルス部分４１２を第２時間周期４２２中に通電するときに特に有益であり得る。実際に、第２パルス部分４１２の第２強度は、記憶磁化方向２３１をそのプログラム方向に維持可能なプログラミング磁場４２を誘導するには十分でない。その結果、ＭＬＵセル１が、その低閾値温度Ｔ_Ｌに冷却される前に、当該記憶磁化方向２３１が、そのプログラム方向から外れ得る。

余フィールド線４ａの構成は、図６及び７に示された構成に限定されない。図８に示されたように、余フィールド線４ａは、電流線３とストラップ７とに対して平行に配置され得る。図６及び７には、余フィールド線４ａが、ＭＬＵセル１の下で且つプログラミング線４のそれぞれの側方に配置されるように示されているが、余フィールド線４ａは、ＭＬＵセル１の上又はプログラミング線４の下に配置されてもよい（図８参照）。図８は、余フィールド線４ａがＭＬＵセル１の下と上とにも配置され得ることも示している。磁気装置１００は、１つ又は１つよりも多い余フィールド線４ａを有し得る。

磁気装置１００は、図４及び５の例でのように外部磁場を測定するためのセンサ装置として使用され得る。実際に、プログラミング動作の完了後に、第１サブセット１１１内の複数のＭＬＵセル１の記憶磁化方向２３１が、第２サブセット１１２内の複数のＭＬＵセル１の記憶磁化方向２３１のうちの１つの磁化方向に対して反対の方向に配向されている。したがって、第１サブセット１１１は、第２サブセット１１２からの応答とは反対の当該外部磁場に対する応答を示す。

感知動作中には、磁気装置１００は、分割ブリッジとして使用される。換言すれば、電圧が、２つのサブセット１１１，１１２上に、すなわち複数のＭＬＵセル１を１つの列に沿って直列に電気接続する１つの電流線３上の点Ａと点Ｂとの間（図４参照）に印加され得、中間電圧が、点Ａで測定される。この代わりに、センス電流３２が、電流線３（点Ａと点Ｂとの間）に通電され、抵抗又はインピーダンスが、点Ａと点Ｂとの間で測定されてもよい。磁気装置１００が、外部磁場に曝される場合、サブセット１１１，１１２のうちの１つのサブセットの抵抗が増大する一方で、その他のサブセット１１２，１１１の抵抗が減少する。したがって、点Ａの中間抵抗が、容易に測定可能であり、外部磁場に比例する。図４及び５の配置では、第１サブセット１１１内の複数のＭＬＵセル１と第２サブセット１１２内の複数のＭＬＵセル１とが、第１サブセット１１１と第２サブセット１１２とに対する抵抗を別々に測定するために電流線３によって別々に電気接続されている。

図９及び１０は、別の実施の形態による磁気装置１００を示す。この場合、第１サブセット１１１内のＭＬＵセル１が、１つの列に沿って第２サブセット１１２内のＭＬＵセル１に電気接続されているように、電流線３が、１つの列に沿って全てのＭＬＵセル１に直列に電気接続されている。このような磁気装置１００の構成は、低雑音増幅器として使用され得る（米国特許第２０１３２４１５３６号明細書参照）。

１ ＭＬＵセル
１００ 磁気装置
１１１ 第１サブセット
１１２ 第２サブセット
２ 磁気トンネル接合
２１ 基準層
２１１ センス磁化方向
２２ トンネル障壁層
２３ 記憶層
２３１ 記憶磁化方向
２４ 記憶反強磁性層
３ ビット線
３２ センス電流
４ プログラミング線
４′ 第１支線
４″ 第２支線
４ａ 余フィールド線
４１ プログラミング電流パルス
４１′ 第１電流部分
４１″ 第２電流部分
４１ａ 余フィールド電流パルス
４１１ 第１パルス部分
４１２ 第２パルス部分
４２ プログラミング磁場
４２ａ 余磁場
４２１ 第１時間周期
４２２ 第２時間周期
４３ 入力電流、フィールド電流
４４ 入力磁場
６０ 外部磁場
７ ストラップ
７１ 誘電体／酸化物層
ＦＴ 立ち下がり時間、減少周期
Ｒ 接合抵抗
ＲＴ 立ち上がり時間
Ｔ_Ｈ 高閾値温度
Ｔ_Ｌ 低閾値温度

Claims (15)

1. 単一のプログラミング電流を使用して、複数の磁気論理装置（ＭＬＵ）セル（１）と１つのプログラミング線（４）とから構成される磁気装置（１００）をプログラミングするための方法において、
   それぞれのＭＬＵセル（１）が、低閾値温度（Ｔ_Ｌ）でピン止めされ、高閾値温度（Ｔ_Ｈ）で自由に配向可能である１つの記憶磁化方向（２３１）を有する１つの強磁性記憶層（２３）と、１つのセンス磁化方向（２１１）を有する１つの強磁性センス層（２１）と、前記記憶層（２３）と前記センス層（２１）との間の１つのトンネル障壁層（２２）とから構成される１つの磁気トンネル接合（２）を有し、
   電流が、前記プログラミング線（４）から前記磁気トンネル接合（２）に直接に通電し得ないように、且つ前記複数のＭＬＵセル（１）から成る１つのサブセット（１１１）をプログラミングするためのプログラミング電流パルス（４１）を通電するために構成されるように、前記プログラミング線（４）が、１つの非導電層（７１）によって当該それぞれのＭＬＵセル（１）から物理的に分離されていて、前記サブセット（１１１）が、１つよりも多いＭＬＵセル（１）から成り、
   当該方法は、前記サブセット（１１１）内のそれぞれのＭＬＵセル（１）の強磁性記憶磁化方向（２３１）をピン止め解除するように、前記複数のＭＬＵセル（１）の磁気トンネル接合（２）を前記高閾値温度で加熱するための前記プログラミング線（４）にプログラミング電流（４１）を通電することを有し、
   前記プログラミング電流（４１）は、前記サブセット（１１１）内のそれぞれのＭＬＵセル（１）の記憶磁化方向（２３１）をプログラムされた方向に切り替えるために適合されたプログラミング磁場を生成するようにさらに適合される当該方法。
2. 前記プログラミング電流（４１）を通電することは、
   前記記憶磁化方向（２３１）を切り替え可能な書き込み磁場（４２）を誘導するために適合された第１強度を有する第１パルス部分（４１１）を第１時間周期（４２１）中に通電し、前記磁気トンネル接合（２）を前記高閾値温度（Ｔ_Ｈ）で加熱し、
   前記記憶磁化方向（２３１）を切り替え可能な前記書き込み磁場（４２）を誘導し、前記磁気トンネル接合（２）を前記低閾値温度（Ｔ_Ｌ）で冷却するように、前記第１強度よりも低い第２強度を有する第２パルス部分（４１２）を第２時間周期（４２２）中に通電することを有する請求項１に記載の方法。
3. 前記第２パルス部分（４１２）の前記第２強度は、前記第２時間周期（４２２）中に単調に減少する請求項２に記載の方法。
4. 前記磁気トンネル接合（２）が、前記低閾値温度（Ｔ_Ｌ）に到達するまで、前記第２パルス部分（４１２）によって誘導された前記プログラミング磁場（４２）が、前記記憶磁化方向（２３１）を切り替え可能であるような減少率で、前記第２パルス部分（４１２）の前記第２強度が減少する請求項３に記載の方法。
5. 前記第２パルス部分（４１２）の前記第２強度は、ステップ状に減少する請求項３又は４に記載の方法。
6. 前記第２パルス部分（４１２）は、約１ｎｓ〜１ｈ、好ましくは１μｓ〜１ｍｓの期間を有する請求項５に記載の方法。
7. 前記第１パルス部分（４１１）は、約５μｓ未満、好ましくは約１００ｎｓ未満の立ち上がり時間（ＲＴ）を有する請求項２〜６のいずれか１項に記載の方法。
8. 前記第１時間周期（４２１）は、約数マイクロ秒から数秒である請求項２〜７のいずれか１項に記載の方法。
9. 前記第２強度の前記減少率は、約１．７×１０^４Ａ／μｍ^２／ｓである請求項４〜８のいずれか１項に記載の方法。
10. 前記第１パルス部分（４１１）は、約１×１０^−３Ａ／μｍ^２〜約１０Ａ／μｍ^２である請求項１〜９のいずれか１項に記載の方法。
11. 前記磁気装置（１００）は、予フィールド電流パルス（４１ａ）を通電するために構成された少なくとも１つの余フィールド線（４ａ）をさらに有し、
    前記ＭＬＵセル（１）が、前記高閾値温度（Ｔ_Ｈ）にあるときに、前記複数のＭＬＵセル（１）のうちの任意の１つのＭＬＵセル（１）内の前記記憶磁化方向（２３１）を前記プログラミング方向に切り替えるために適合された予磁場（４２ａ）を誘導するように、前記方法は、前記余フィールド電流パルス（４１ａ）を前記少なくとも１つの余フィールド線（４ａ）に通電することをさらに有する請求項１〜１０のいずれか１項に記載の方法。
12. 前記少なくとも１つの余フィールド線（４ａ）は、少なくとも２つの余フィールド線（４ａ）から成り、前記余フィールド電流パルス（４１ａ）が、前記少なくとも２つの余フィールド線（４ａ）のそれぞれの余フィールド線（４ａ）に通電される請求項１１に記載の方法。
13. 複数の前記余フィールド線（４ａ）が、前記ＭＬＵセル（１）の下に配置されていて、前記余フィールド電流パルス（４１ａ）が、これらの余フィールド線（４ａ）のそれぞれの余フィールド線（４ａ）に同じ極性で通電される請求項１２に記載の方法。
14. 前記複数の余フィールド線（４ａ）は、前記ＭＬＵセル（１）の下と上とに配置されていて、前記ＭＬＵセル（１）の下に配置された前記余フィールド線（４ａ）に通電される前記余フィールド電流パルス（４１ａ）が、前記ＭＬＵセル（１）の上に配置された前記余フィールド線（４ａ）に通電される前記余フィールド電流パルス（４１ａ）のうちの１つの余フィールド電流パルス（４１ａ）に対して反対の極性を有する請求項１２に記載の方法。
15. 前記プログラミング線（４）は、当該複数のＭＬＵセル（１）の１つの行又は１つよりも多い行から構成される第１サブセット（１１１）をプログラミングするために配置された第１支線（４′）と、前記第１サブセットの当該複数のＭＬＵセル（１）の前記１つの行又は１つよりも多い行に隣接した当該複数のＭＬＵセル（１）の１つの行又は１つよりも多い行から構成される第２サブセット（１１２）をプログラミングするために配置された第２支線（４″）とを有し、
    前記方法は、
    前記第１サブセット（１１１）内の前記複数のＭＬＵセル（１）の前記記憶磁化方向（２３１）を第１プログラム方向にプログラミングするように、前記プログラミング電流パルス（４１）の第１電流部分（４１′）を前記第１支線（４′）に通電することと、
    前記第２サブセット（１１２）内の前記複数のＭＬＵセル（１）の前記記憶磁化方向（２３１）を前記第１プログラム方向に対して反対の第２プログラム方向にプログラミングするように、前記プログラミング電流パルス（４１）の第２電流部分（４１″）を前記第２支線（４″）に通電することとを有する当該方法。

Images