JP5879198B2 - 合成記憶層を有するマルチビットセル - Google Patents

合成記憶層を有するマルチビットセル Download PDF

Info

Publication number
JP5879198B2
JP5879198B2 JP2012116154A JP2012116154A JP5879198B2 JP 5879198 B2 JP5879198 B2 JP 5879198B2 JP 2012116154 A JP2012116154 A JP 2012116154A JP 2012116154 A JP2012116154 A JP 2012116154A JP 5879198 B2 JP5879198 B2 JP 5879198B2
Authority
JP
Japan
Prior art keywords
magnetization direction
storage
layer
read
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012116154A
Other languages
English (en)
Other versions
JP2012248835A (ja
Inventor
リュスィアン・ロンバール
ヨアン・リュスィアン・プルジブアニュ
Original Assignee
クロッカス・テクノロジー・ソシエテ・アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロッカス・テクノロジー・ソシエテ・アノニム filed Critical クロッカス・テクノロジー・ソシエテ・アノニム
Publication of JP2012248835A publication Critical patent/JP2012248835A/ja
Application granted granted Critical
Publication of JP5879198B2 publication Critical patent/JP5879198B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、磁気ランダムアクセスメモリ(MRAM)セル内の複数のデータビットに書き込むための方法に関する。
可変抵抗材料を採用する記憶装置には、抵抗変化型メモリ(RRAM)、相変化強誘電体メモリ(PRAM)、強誘電体メモリ(FRAM)、磁気ランダムアクセスメモリ(MRAM)等がある。上で挙げた不揮発性の記憶装置は、可変抵抗材料の抵抗の変化(RRAM)、アモルファス状態及び結晶状態を呈する相変化材料(PRAM)、異なる偏向状態を呈する強磁性材料(FRAM)並びに/又は異なる磁化状態を呈する強磁性材料の磁気トンネル接合薄膜(MRAM)に基づいてデータを記憶する。
磁気トンネル接合が、室温で強い磁気抵抗を示すので、磁気ランダムアクセスメモリに基づく装置が、新たな関心を得ている。磁気ランダムアクセスメモリには、(数ナノ秒未満の)高い書き込み及び読み出し速度、不揮発性及びイオン化放射に対する鈍感性のような多くの利点がある。いわゆる「磁気抵抗効果」又は巨大磁気抵抗効果を呈する磁気ランダムアクセスメモリが最初に提唱された。このような磁気ランダムアクセスメモリは、交互に磁性と非磁性とである幾つかの金属層をスタックすることによって製造される。巨大磁気抵抗効果は、印加されるべき大きい磁場を不利に必要とし、したがって情報を書き込んで読み出すための大きい電流を必要とする。
磁気トンネル接合を有する磁気ランダムアクセスメモリセルの発展が、これらの磁気ランダムアクセスメモリのパフォーマンス及び操作モードにおける著しい向上を可能にした。このような磁気ランダムアクセスメモリセルは、米国特許第5,640,343号明細書中に記されている。このような磁気ランダムアクセスメモリセルは、一般に第1強磁性層と第2強磁性層との間にトンネル障壁層を有する磁気トンネル接合から構成される。当該磁気トンネル接合は、その一方の端部が第1電流線に電気接続されていて、その他方の端部が相補性金属酸化膜半導体(CMOS)の選択トランジスタに接続されている。磁気ランダムアクセスメモリセルは、第1電流線に対して垂直に配置された第2電流線をさらに有する。
当該第1強磁性層及び第2強磁性層は、これらの強磁性層を非晶質化し且つ当該界面を平坦化するために異なる保持力を有し、好ましくはFe、Co、Niのような3d金属や場合によってはホウ素を含むこれらの元素の合金から製造される。トンネル障壁層は、一般にアルミニウム(Al)又はMgOの薄い絶縁層である。各強磁性層は、反強磁性層(図示せず)に接合され得る。この反強磁性層の機能は、この反強磁性層に接合する強磁性層をトラップすることである。その結果、当該接合された強磁性層の磁化方向が、ピン止めされて自由に回転できない。
従来の磁気ランダムアクセスメモリセルの書き込み操作中では、電流が、磁気トンネル接合に通電しないように、選択トランジスタが、遮断モードにセットされている。第1界磁電流が、第1磁場を発生させる第1電流線に通電する。第2界磁電流が、第2磁場を発生させる第2電流線に通電する。当該第1磁場及び第2磁場は、第2磁化層の磁化方向を切り替えるように、したがって磁気ランダムアクセスメモリセルに書き込むように適合されている。複数の磁気ランダムアクセスメモリセルから構成されているアレイでは、第1電流線と第2電流線との交差点に設置されている1つの磁気ランダムアクセスメモリセルだけが、第1磁場と第2磁場との結合の効果の下で書き込まれるか又はアドレス付けされる。このとき、当該書き込み操作は選択的である。
読み出し操作中では、磁気トンネル接合の接合抵抗を測定するために、書き込みセル1の選択トランジスタを飽和モードにセットすることによって、読み出し電流が、この書き込みセルの当該磁気トンネル接合に選択的に通電される。磁気ランダムアクセスメモリセル1の当該磁気抵抗が、測定された接合抵抗を1つの基準磁気ランダムアクセスメモリセルに対して測定された1つの基準抵抗と比較することによって決定され得る。低く測定された接合抵抗(又はレベル状態「0」)が、第1強磁性層の磁化方向に対して平行に指向される第2強磁性層の磁化方向に対応する一方で、高く測定された接合抵抗(又はレベル状態「1」)が、第1強磁性層の磁化方向に対して反平行に指向される第2強磁性層の磁化方向に対応する。高い接合抵抗又はトンネル磁気抵抗の値と低い接合抵抗又はトンネル磁気抵抗の値との差が、複数の強磁性層から構成される材料に依存し、且つ場合によってはこれらの強磁性層に対して実施される熱処理に依存する。トンネル磁気抵抗のうちの70%を超える部分が、材料及び/又は熱処理の適切な選択によって達成され得る。
上述したように、多重レベルの書き込み操作による磁気ランダムアクセスメモリセルが、2つのレベル状態「0」及び「1」より多い書き込みを可能にする。多重レベル状態の書き込み操作によるこのような磁気ランダムアクセスメモリセルが、米国特許第6,950,335号明細書中に記されている。ここでは、第2強磁性層又は記憶層の磁化方向が、第1強磁性層又は基準層に対して平行な方向と反平行な方向との間の任意の中間方向に指向され得る。記憶層の磁化を当該中間方向に指向させることは、適切な相対強度を有する磁場を第1電流線と第2電流線との垂直方向に沿って発生させることによって達成され得る。
米国特許出願公開第2009073748号明細書は、磁気ランダムアクセスメモリセルを有する集積回路を界磁する。この磁気ランダムアクセスメモリセルは、第1方向に偏向される基準層構造体を有する。自由層構造体が、少なくとも2つの反平行結合強磁性層を有し且つ当該第1方向に対して平行な軸方向に異方性を呈する。少なくとも2つの反平行結合強磁性層のうちの少なくとも1つの反平行結合強磁性が、温度に依存する飽和磁化モーメントを呈する材料から製造される。そして、非磁気トンネル接合層構造体が、基準層構造体と自由層構造体との間に配置されている。
米国特許第5,640,343号明細書 米国特許第6,950,335号明細書 米国特許出願公開第2009073748号明細書 欧州特許第2276034号明細書
本出願の明細書は、2データビットより多いデータビットを磁気ランダムアクセスメモリ(MRAM)セルに対して書き込み読み出すための方法を記す。この磁気ランダムアクセスメモリセルは、読み出し磁化方向を呈する読み出し層と、トンネル障壁層と、高温閾値で自由に指向され得る記憶層とから形成された磁気トンネル接合を有し得る。前記記憶層は、第1記憶磁化方向を呈する第1記憶強磁性層と、第2記憶磁化方向を呈する第2記憶強磁性層と、この第1記憶磁化方向とこの第2記憶磁化方向とを磁気的に結合させる記憶反平行結合層とから構成されている。
該発明の方法は:
前記磁気トンネル接合を高温閾値で加熱するステップと、
前記第1記憶磁化方向と前記第2磁化方向とを指向させるステップと、
前記第1記憶磁化方向を固定するため、前記磁気トンネル接合を低温閾値に冷却するステップとから成る。
前記第1記憶磁化方向と前記第2記憶磁化方向とを前記読み出し磁化方向に対して指向させることによって決定される前記磁気トンネル接合の所定の抵抗状態レベルに到達するように、前記第1記憶磁化方向と前記第2記憶磁化方向とを指向させるステップは、前記第1記憶磁化を前記第2記憶磁化方向に対して所定の角度に成し、
前記磁気トンネル接合を冷却するステップは、前記第2記憶磁化方向を前記所定の角度に固定させる。
一実施の形態では、第1記憶磁化方向と第2記憶磁化方向とを指向させるステップが、界磁電流を電流線に通電させることによって外部磁場を印加し、所定の角度が、この外部磁場の大きさ及び方向に応じて決定される。
別の実施の形態では、外部磁場が、第1記憶磁場方向と第2記憶磁場方向との異方向軸に対してほぼ平行に印加され得る。
さらに別の実施の形態では、外部磁場の大きさが、スピンフロップ値未満にでき又はスピンフロップ値に等しくでき又はスピンフロップ値より大きくできる。
さらに別の実施の形態では、外部磁場が、第1記憶磁場方向と第2記憶磁場方向とに対してほぼ垂直に印加され得る。
さらに別の実施の形態では、外部磁場の大きさが、第1記憶磁化方向と第2記憶磁化方向との飽和磁場値から下に変更され得る。
さらに別の実施の形態では、磁気トンネル接合が、第1記憶磁化方向と第2記憶磁化方向とを低温閾値でピン止めするために適合された反強磁性記憶層をさらに有し得る。
さらに別の実施の形態では、読み出し層の読み出し磁化方向が、記憶磁化方向に対して固定され得、磁気トンネル接合の接合抵抗を測定するために読み出し電流をこの磁気トンネル接合に通電させ得る。
さらに別の実施の形態では、磁気トンネル接合が、読み出し磁化方向をピン止めする反強磁性読み出し層を有し得る。
さらに別の実施の形態では、読み出し層の読み出し磁化方向が、自由に変更され得る方向を有し得る。当該方法は、磁気トンネル接合の第1接合抵抗を測定するために、読み出し磁化方向を整合された第1記憶磁化方向に整合させるステップと、磁気トンネル接合の第2接合抵抗を測定するために、読み出し磁化方向を整合された第2磁化方向に整合させるステップと、前記第1接合抵抗と前記第2接合抵抗との差を決定するステップとをさらに有し得る。
さらに別の実施の形態では、読み出し磁化方向を整合された第1記憶磁化方向に整合させるステップが、第1極性を呈する第1読み出し電流を電流線に通電でき、読み出し磁化方向を整合された第2記憶磁化方向に整合させるステップが、第2極性を呈する第2読み出し電流を電流線に通電できる。
さらに別の実施の形態では、第1記憶強磁性層と第2記憶強磁性層とが、CoFe、CoFeB又はNiFeの合金から製造され得、記憶反平行結合層が、ルテニウム、クロム、レニウム、イリジウム、ロジウム、銀、銅及びイットリウムから成るグループから選択された材料を有する非磁性の層から製造され得る。
別の実施の形態では、第1記憶強磁性層と第2記憶強磁性層とが、約1.5nm〜約4nmから成る厚さを有し得る。
さらに別の実施の形態では、記憶反平行結合層が、ルテニウムから製造され得且つ約0.6nm〜2nm、好ましくは約0.6nm〜約0.9nm又は約1.6nm〜約2nmから成る厚さを有し得る。
さらに別の実施の形態では、第1記憶磁化方向と第2記憶磁化方向との飽和磁場値が、記憶反平行結合層の厚さを変更することによって又は第1記憶強磁性層と第2記憶強磁性層との厚さを変更することによって変更され得る。
ここで開示された方法は、少なくとも4つの異なる状態レベルを磁気ランダムアクセスメモリセル内に記憶することを可能にする。書き込み操作が、単一磁場を発生させるための1つの電流線だけを有する磁気ランダムアクセスメモリセルによって実行され得る。殆どの従来の磁気ランダムアクセスメモリのように、当該電流線に対して垂直に一般的に配置された別の電流線が必要でない。
実施の形態による、読み出し磁気層、トンネル障壁層及び記憶層から形成された磁気トンネル結合から構成されている磁気ランダムアクセスメモリ(MRAM)セルを示す。 実施の形態による、横から見た記憶層の概略的な断面を示す。 実施の形態による、上から見た記憶層の概略的な断面を示す。 実施の形態による、外部磁場の存在中で且つ磁気トンネル接合の加熱時の第1記憶層及び第2記憶層の配列を示す。 実施の形態による、外部磁場の不存在中で且つ磁気トンネル接合の冷却後の第1記憶磁化及び第2記憶磁化の配列を示す。 本発明による、記憶層の磁化曲線を示す。 実施の形態による、横から見た記憶層の概略的な断面を示す。 実施の形態による、上から見た記憶層の概略的な断面を示す。 別の実施の形態による、外部磁場の存在中で且つ磁気トンネル接合の加熱時の第1記憶層及び第2記憶層の配列を示す。 別の実施の形態による、外部磁場の不存在中で且つ磁気トンネル接合の冷却後の第1記憶磁化及び第2記憶磁化の配列を示す。 別の実施の形態による、記憶層の磁化曲線を示す。 さらに別の実施の形態による、外部磁場の存在中で且つ磁気トンネル接合の加熱時の第1記憶層及び第2記憶層の配列を示す。 さらに別の実施の形態による、外部磁場の不存在中で且つ磁気トンネル接合の冷却後の第1記憶磁化及び第2記憶磁化の配列を示す。 さらに別の実施の形態による、記憶層の磁化曲線を示す。
図1は、読み出し磁化方向210を呈する読み出し層21、トンネル障壁層22、及び記憶磁化方向233,234を呈する記憶層23から形成された磁気トンネル接合2から構成されている磁気ランダムアクセスメモリ(MRAM)セルを示す。磁気トンネル接合2に通電する第1電流線が、磁気トンネル接合2の一方の端部に配置されていて且つ加熱電流31を磁気トンネル接合2に供給するために配置されている。磁気ランダムアクセスメモリセル1は、磁場42を発生させるための磁界電流41を通電するために適合された第2電流線5をさらに有してもよい。図1の例では、第2電流線5が、第1電流線4のように磁気トンネル接合2の当該同じ一方の端部に配置されているものの、その向かい側の端部に配置されてもよい。この代わりに、第1電流線4が、加熱電流31を通電させる機能と磁界電流41を通電させる機能との双方を満たしてもよい。
図1の実施の形態では、記憶層23が、第1記憶磁化方向233を呈する第1記憶強磁性層230と第2記憶磁化方向234を呈する第2記憶強磁性層231とから構成されている合成記憶層によって示されている。これらの2つの記憶強磁性層233,234の磁化が、記憶反平行結合層232の存在のために反平行の方向で結合されている。2つの記憶強磁性層230,231とこの記憶反平行結合層232とから構成されている記憶層23は、合成反強磁性記憶層又は「SAF」記憶層23と記される。2つの意億強磁性層23,231は、CoFeの合金、CoFeBの合金又はNiFeの合金から製造され得て且つ一般に約1.5nm〜約4nmから成る厚さを有する。記憶反平行結合層232は、ルテニウム、クロム、レニウム、イリジウム、ロジウム、銀、銅及びイットリウムから成るグループから選択された材料を有する非磁性の分離層を使用して実現され得る。好ましくは、記憶反平行結合層232は、ルテニウムから製造され且つ一般に約0.6nm〜約2nm、好ましくは約0.6nm〜約0.9nm又は約1.6nm〜約2nmの厚さを有する。
一実施の形態では、読み出し層21の読み出し磁化方向210が、第1磁化方向233と第2磁化方向234とに対して固定されている。このような読み出し層は、コールドリファレンス層とも記される。図1中に示されなかったものの、読み出し層21は、第1読み出し強磁性層と第2読み出し強磁性層とから構成されていて、これらの2つの基準強磁性層が読み出し反平行結合層によって反平行の方向で結合されている合成反強磁性読み出し層でもよい。この構造では、トンネル障壁層22に接触している第1読み出し強磁性層が、CoFeBの合金から製造され得る一方で、第2読み出し強磁性層はCoFeの合金から製造され得る。この第2読み出し強磁性層は、一般に約1nm〜約4nmから成る厚さを有し得る。当該読み出し反平行結合層は、Ruから製造され得て且つ一般に約0.6nm〜約2nm、好ましくは約0.6nm〜約0.9nm又は約1.6nm〜約2nmから成る厚さを有する。
一実施の形態では、読み出し層21の読み出し磁化方向210が、第1記憶磁化方向233と第2記憶磁化方向234とに対して固定されるように、磁気トンネル接合2が、読み出し磁化方向210をピン止めする反強磁性読み出し層25を有する。この反強磁性読み出し層25は、好ましくはトンネル障壁層22に対して反対側の読み出し層21の側面に隣接して配置されている。当該反強磁性読み出し層25は好ましくは、例えばPtMn,NiMn,IrMn及びFeMnのうちの1つの合金から成るMnを母材とした合金から形成され、読み出し磁化方向210をピン止めするように配置される。
例えば、トンネル障壁層22は、特に酸化アルミニウムAl及び酸化マグネシウムMgOを有するグループ内で選択された酸化物から製造された絶縁層でもよい。
一実施の形態によれば、合成反強磁性記憶層23では、その磁化方向233,234が、書き込み操作中に可逆に調整可能である。界磁電流41の大きさ及び極性に応じて、記憶磁化方向233,234を整合させるために適合された外部磁場42を発生させるように、当該書き込み操作は、界磁電流41を第2電流線5(又は第1電流線4)中に通電させるステップを有する。図1の例では、界磁電流41は、当該頁の中を指し示すように示されていて、外部磁場42は、左側を指し示している矢印によって示されている。
一実施の形態では、当該書き込み操作は、例えば第1電流線4を通じて磁気トンネル接合2に加熱電流31を通電させることによって磁気トンネル接合2を加熱するステップも有する。選択トランジスタが飽和モードにある時に、加熱電流31が通電されるように、磁気ランダムアクセスメモリセル1は、(図示しなかった)この選択トランジスタをさらに有し得る。当該書き込み操作中では、磁気トンネル接合2が、所定の高温閾値に到達すると、第2記憶磁化方向234が、外部磁場42に整合される。第1記憶磁化方向233が、この第1記憶磁化方向233と第2記憶磁化方向234との、記憶反平行結合層232を通じた結合にしたがって指向される。次いで、当該磁気トンネル接合2が、低温閾値に冷却される。この低温閾値では、第2記憶磁化方向234が、その書き込み状態で固定される。このことは、界磁電流が磁気トンネル接合2に通電しないように、当該選択トランジスタが遮断モードにある時に実行され得る。このような熱アシストされたスイッチング書き込み操作は、米国特許第6,950,335号明細書中により詳しく記されている。
図1の例では、磁気トンネル接合2が、トンネル障壁層22に対して反対側の合成反強磁性記憶層23の側面に隣接された反強磁性記憶層24をさらに有する。第2記憶磁化方向234を低温閾値の温度でピン止め又は固定するように、当該反強磁性記憶層24が、合成反強磁性記憶層23を交換/結合するために適合されている。高温閾値では、第2記憶磁化方向234が、反強磁性記憶層24によってもはやピン止めされずに、外部磁場42の下で自由に調整され得る。この反強磁性記憶層24は、Ir又はFeMnのようなマンガンを母材とした合金又はその他の任意の適した材料から製造され得る。当該高温閾値は、一般に約150℃以上である。
図2及び3は、一実施の形態による、第1記憶強磁性層230と第2記憶強磁性層231とを有する合成反強磁性記憶層23の、横から見た概略的な横断面(図2)及び上から見た概略的な横断面(図3)を示す。さらに特に、記憶反平行結合層232を通じた2つの記憶磁化方向233,234の磁気結合のために、第1記憶磁化方向233が、第2記憶磁化方向234に対して反平行に指向されて示されている。図2及び3の例では、第1記憶磁化方向233と第2記憶磁化方向234とが、第1記憶強磁性層230と第2記憶強磁性層231との磁化容易軸に対応する異方性軸60に対してほぼ平行に整合されている。
図6は、外部磁場42が異方性軸60に沿って印加されている場合の、第1記憶強磁性層230と第2記憶強磁性層231とから構成されている合成反強磁性記憶層23の磁化曲線を示す。記号Bは、外部磁場42の大きさを表し、記号Mは、第1記憶磁化方向233と第2記憶磁化方向234との磁化の値を表す。当該磁化曲線は、外部磁場42のスピンフロップ値BSFによって区切られたヒステリシスループを示す。外部磁場42の大きさが、スピンフロップ値BSFに対応する値の上に上昇する時に、第1記憶磁化方向233が、第2記憶磁化方向に対してもはや反平行でないものの、第2記憶磁化方向に対して所定の角度αを成す(図4a及び4b)。当該外部磁場がさらに増大すると、第1記憶磁化方向233が、第2記憶磁化方向234に対してほぼ平行に指向されるようになる。第1記憶磁化方向233を第2記憶磁場方向234に対してほぼ平行に指向させるために要求される外部磁場42の大きさは、飽和磁場BSATと呼ばれる。
図4a〜dは、外部磁場42が異方性軸60に沿って印加され且つ磁気トンネル接合2が所定の高温閾値に加熱される時の、第1記憶磁化方向233と第2記憶磁化方向234との配列を示す。読み出し層21も、対応する読み出し磁化方向210を示すオフセット円によって図4a〜d中に示されている。第2記憶磁化方向234は、より大きい大きさを有し、したがって外部磁場42と一緒に指向される一方で、第1記憶磁化方向233は、記憶反平行結合層232の結合効果に起因して指向されることが想定される。図5a〜5dは、磁気トンネル接合2を低温閾値に冷却した後で且つ外部磁場42の無印加中の、第1記憶磁化方向233と第2記憶磁化方向234との配列を示す。図4b及びcでは、外部磁場42が、図6の磁化曲線のそれぞれの部分b及びcによって示された第1記憶磁化方向233と第2記憶磁化方向234とのスピンフロップ値BSFの下にある大きさで印加される。さらに特に、図4bでは、外部磁場42が、読み出し磁化方向210のうちの1つの磁化方向と同じ方向に印加され且つ第2記憶磁化方向234をこの読み出し磁化方向210に対してほぼ平行に指向させる。第1記憶磁化方向233は、記憶反平行結合層232の結合効果に起因して読み出し磁化方向210に対してほぼ反平行の指向されるようになる。磁気トンネル接合2の冷却後で且つ外部磁場42の無印加中では、第1記憶磁化方向233と第2記憶磁化方向234との配列が変化していない(図5b)。この配列は、磁気トンネル結合2の高い磁気抵抗に相当し、所定の状態レベル、例えば図5b中の数字11によって示された第1状態レベルに相当する。図4cでは、第1記憶磁化方法233が、読み出し磁化方向210に対してほぼ平行に指向されるようになるように、外部磁場42が、図4bの例のうちの1つの例と反対の方向に指向されている。図4cは、磁気トンネル接合2の低い磁気抵抗に対応し、図5c中の数字「00」によって示された第2状態レベルに相当する。
図4a及びdでは、外部磁場42が、図6の磁化曲線のそれぞれの部分a及びbによって示されたスピンフロップ値BSFに等しいか又はスピンフロップ値BSFを超える大きさで印加される。ここでは、第2記憶磁化方向234が、外部磁場42と一緒に指向され、記憶反平行結合層232を通じた第1記憶磁化方向233に対して所定の角度αを成す。この所定の角度αは、外部磁場42がスピンフロップ値BSFに一致する時に最大であり、外部磁場42の大きさがスピンフロップ値BSFを超えた時に減少する。外部磁場42が、飽和磁場値BSATで印加される時に、第1記憶磁化方向233と第2記憶磁化方向234とがほぼ平行になる。
さらに特に、図4aの例では、第2記憶磁化方向234が、スピンフロップ値BSFの上で且つ飽和磁場値BSATの下にある大きさを有する外部磁場42と一緒に指向され、読み出し磁化方向210のうちの1つの読み出し磁化方向と反対の方向(図6の磁化曲線の部分a)に指向される。ここでは、外部磁場42が、第1記憶磁化方向233と第2記憶磁化方向234とを読み出し磁化方向210に対して約180°−α/2の角度で指向させる。磁気トンネル接合2を低温度閾値に冷却した後で且つ外部磁場42の無印加中では、第2記憶磁化方向234の方向が変化していない一方で、第1記憶磁化方向233が、第2記憶磁化方向233に対して反平行に指向されるようになる結果、読み出し磁化方向210に対して角度α/2を成す(図5a)。この配列は、磁気トンネル接合2の磁気抵抗の第1中間値に対応し、図5a中の数字「01」によって示された第3状態レベルに対応する。
図4dの例では、第2記憶磁化方向234が、スピンフロップ値BSFの上で且つ飽和磁場値BSATの下にある大きさを有する外部磁場42と一緒に同様に指向されるものの、読み出し磁化方向210のうちの1つの読み出し磁化方向と同じ方向(図6の磁化曲線の部分d)に指向される。この場合、外部磁場42が、第1記憶磁化方向233と第2記憶磁化方向234とを読み出し磁化方向210に対して約α/2の角度で指向させる。磁気トンネル接合2を低温度閾値に冷却した後で且つ外部磁場42の無印加中では、第1記憶磁化方向233の方向が、第2記憶磁化方向234に対して反平行に指向されるようになる結果、読み出し磁化方向210に対して角度180°−α/2を成す(図5d)。この配列は、磁気トンネル接合2の磁気抵抗の第2中間値に対応し、図5d中の数字「10」によって示された第4状態レベルに対応する。
ここで開示された方法は、第1記憶磁化方向233と第2記憶磁化方向234との、スピンフロップ値BSF未満の大きさとスピンフロップ値BSF以上との当該2つの反対方向にある外部磁場42を印加することによって、少なくとも4つの異なる状態レベルを記憶することを可能にする。
上述したような書き込み操作を実行する時に磁気トンネル接合2を加熱するステップは、外部磁場を発生させる第2電流線5だけを使用することによって、当該異なる状態レベルを書き込むことを可能にする。したがって、従来の多くの磁気ランダムアクセスメモリセルのように、第2電流線5に対して垂直に一般的に配置されたもう1つの電流線が必要とされない。さらに、第1電流線4が、加熱電流31を通電させる機能と磁界電流41を通電させる機能との双方を満たしている場合は、第1電流線4だけが、当該異なる状態レベルを磁気ランダムアクセスメモリセル1に書き込むために要求される。
従来の技術で知られているように、合成反強磁性記憶層23内の磁気結合の強さは、非磁性の記憶反平行結合層232の厚さに依存する。その結果、外部磁場42が、スピンフロップ値BSF以上で印加される時に、より大きい角度αが、当該記憶反平行結合層232の厚さを調整することによって得られる。
次いで、読み出し操作が、当該書き込まれた状態レベルを読み出すことによって実行され得る。当該読み出し操作中では、磁気トンネル接合2の接合抵抗(RMTJ)を測定するため、読み出し電流32が、例えば選択トランジスタを飽和モードにセットすることによって第1電流線4を通じて磁気トンネル接合2に選択的に通電される。当該抵抗状態が、測定された接合抵抗(RMTJ)を基準の磁気ランダムアクセスメモリセル(図示せず)に対して測定された基準抵抗と比較することによって決定され得る。
図7〜11中に示された実施の形態では、外部磁場42が、合成反強磁性記憶層23の異方性軸60に対してほぼ垂直に印加される一方で、磁気トンネル接合2が、所定の高温閾値で加熱される。さらに特に、図7及び8は、当該実施の形態による、第1記憶強磁性層230と第2記憶強磁性層231とを有する合成反強磁性記憶層23の横から見た概略的な断面(図7)と上から見た概略的な断面(図8)を示す。記憶反平行結合層232を通じた2つの記憶磁化方向233,234の結合に起因して、第1記憶磁化方向233が、第2記憶磁化方向234に対して反平行に示されている。この第1記憶磁化方向233とこの第2記憶磁化方向234とは、異方性軸60に対してほぼ平行に整合されている。
外部磁場42が、異方性軸60に対してほぼ垂直に印加される場合、図11中の対応する磁化曲線が、図6の磁気曲線のようなヒステリシスループの開口部分と磁化量Mの急上昇とを示さない。その代わりに、印加された外部磁場42が、飽和磁場HSATに到達するまで、当該磁化Mは、印加された外部磁場42の大きさBと共に線形に変化する。
外部磁場42を印加している時の第1記憶磁化方向233と第2記憶磁化方向234との配列が、図9a〜9d中に示されている。図10a〜10dは、磁気トンネル接合2を低温閾値に冷却した後で且つ外部磁場42の無印加中の、第1記憶磁化方向233と第2記憶磁化方向234との配列を示す。
さらに特に、図9a及び9bでは、外部磁場42が、読み出し磁化方向210のうちの1つの読み出し磁化方向に対して反対の方向に(図9の左側に向かって)印加される。第2記憶磁化方向234が、外部磁場42の作用化で第2異方性軸60に沿ってその最初の上向きの位置から下向きに移動される。第1記憶磁化方向233が、第2記憶磁化方向234に対して角度αを成すように、第1記憶磁化方向233が、その最初の下向きの位置から上向きに移動される。
印加された外部磁場42が増大すると、角度αの値が減少する。図9aでは、外部磁場42の大きさが、図9b中の外部磁場42より大きく、また第1記憶磁化方向233と第2記憶磁化方向234との成す生じする角度αがより小さい。図9aでは、第1記憶磁化方向233が、読み出し磁化方向210に対してほとんど反平行になる。印加された外部磁場42が、飽和磁場BSATに対応する大きさに到達した時に、読み出し磁化方向210に対してほぼ反平行の第1記憶磁化方向233と第2記憶磁化方向234とが得られる。磁気トンネル接合2を低温閾値に冷却した後で且つ外部磁場42の無印加中に、第1記憶磁化方向233が、第2記憶磁化方向234に対してほぼ反平行に指向されるようになる(図10a及び10b)。図10aの構成では、角度α/2が、小さい(読み出し磁化方向201に対してほぼ平行である)結果、磁気トンネル接合2の磁気抵抗が小さくなり、図10a中の数字「00」によって示された第1状態レベルに相当する。図10bの構成は、磁気トンネル接合2を第1中間値にさせて数字「01」によって示された第2状態レベルにさせる。
図9c及び9dでは、外部磁場42が、図9a及び9bのうちの1つの図に対してほぼ反対方向に印加される。その結果、第1記憶磁化方向233と第2記憶磁化方向234とが、読み出し磁化方向210に向かって指向される。磁気トンネル接合2を低温閾値に冷却した後で且つ外部磁場42の無印加中に、第1記憶磁化方向233が、読み出し磁化210に対して180°−α/2の角度に指向されるようになる。その結果、磁気トンネル接合2の磁気抵抗が、第2中間値になり、数字「10」によって示された第3状態レベルになる。図10dでは、180°−α/2の角度の値は、第1記憶磁化方向233が読み出し磁化方向210に対してほぼ反平行に指向されるようになる値である結果、磁気トンネル接合2の磁気抵抗が大きくなって、数字「11」によって示された第4状態レベルになる。
外部磁場42が、異方性軸60に対してほぼ垂直に印加される図7〜11の実施の形態では、実際には、外部磁場42の大きさが、飽和磁場値BSATに到達するまでに、第1記憶磁化方向233と第2記憶磁化方向234との間の角度αの値が、印加された外部磁場42の大きさと共に連続して減少する。当該飽和磁場値BSATでは、第1記憶磁化方向233と第2記憶磁化方向234とは、ほぼ平行であり且つ同じ方向に指向される。
このことは、図12a〜12aの実施の形態で示されている。この場合、外部磁場42が、図14中に示された磁化曲線の部分(a)〜(d)に対応して増大する大きさで図12中の左に向かって印加される時に、第1記憶磁化方向233と第2記憶磁化方向234との幾つかの配列が得られる。
さらに特に、第1記憶磁化方向233と第2記憶磁化方向234との間の角度αは、外部磁場42が飽和磁場値BSAT(図11の磁化曲線の部分「a」)で印加される時の0°に近い値から外部磁場42が零に近い大きさで印加される時の180°に近い値まで変化する。図12a〜12dは、複数の構成を示す。この場合、図14の磁化曲線のそれぞれの部分(b)〜(d)によって示されているように、第1記憶磁化方向233と第2記憶磁化方向234との間の角度αが、外部磁場42を減少させると共に増大する。図13a〜13dは、磁気トンネル接合2を低温閾値に冷却した後で且つ外部磁場42の無印加中の、第1記憶磁化方向233と第2記憶磁化方向234との配列を示す。
図13aでは、第1記憶磁化方向233が、磁気トンネル接合2の低い値の磁気抵抗に対応し且つ数字「00」によって示された第1状態レベルに対応する読み出し磁化方向210に対してほぼ平行に指向される。図13a〜13d中に示されたように、第1記憶磁化方向233と読み出し磁化方向210との間の増大している角度α/2が、数字「00」、「01」、「10」及び「11」によって示された異なる4つの状態レベルに対応する。したがって、図12〜14の実施の形態によれば、磁気トンネル接合2が、印加される外部磁場42を対応する磁化曲線に沿って飽和磁場値BSATから下に変化させることによって複数の状態レベルで書き込まれ得る。
図14の磁化曲線の傾斜が、第1記憶磁化方向233と第2記憶磁化方向234との間の磁気結合を変化させることによって変更され得る。当該変更は、記憶反平行結合層232の厚さを変更することによって及び/又は第1記憶強磁性層230と第2記憶強磁性層231との材料及び厚さを変更することによって達成され得る。例えば、より急こう配の磁化曲線が、第1記憶強磁性層230と第2記憶強磁性層231との厚さを増大させることによって得られる。急こう配を呈する図14の磁化曲線は、異なって印加される外部磁場42において抵抗のより大きい増大を可能にする。その結果、異なる状態レベルの書き込みが、より小さい外部磁場42によって実行され得る。
図示しなかった別の実施の形態では、読み出し層21が、低保持力の軟磁性材料から製造される。当該軟磁性材料には、一般に鉄、コバルト、ニッケル又はこれらの合金がある。記憶層23とは違って、読み出し層21は、偏向されない。当該読み出し磁化方向210が、例えば熱擾乱に起因して自由に変更され得る1つの方向を有する。すなわち、当該方向の大きさが、磁場に自由に整合され得る。
ここでは、読み出し操作が、本出願人による欧州特許第2276034号中に記されているような自己参照読み出し操作に基づかれ得る。さらに特に、当該読み出し操作は、第1読み出しサイクルでは第1極性を呈する第1読み出し電流を第2電流線5(又は可能ならば第1電流線4)に通電させるステップを有する。当該第1読み出し界磁電流が、この第1読み出し界磁電流の第1極性に応じて読み出し磁化方向210を整合された第1磁化方向に整合可能な第1読み出し磁場を誘導させる。次いで、磁気トンネル結合2の結合抵抗Rを測定するため、読み出し層21の整合された第1磁化方向が、当該読み出し電流を磁気トンネル結合2に通電させることによって書き込み状態レベルと比較される。
第2読み出し界磁電流の第2極性に応じて読み出し磁化方向210を整合された第2磁化方向に整合可能な第2読み出し磁場を誘導させるため、このような自己参照読み出し操作は、第2読み出しサイクルでは第2極性を呈する第2読み出し界磁電流を第2電流線5(又は第1電流線4)に通電させるステップをさらに有する。磁気トンネル結合2の結合抵抗Rを測定するため、読み出し層21の整合された第2磁化方向が、当該読み出し電流を電流線4経由で磁気トンネル結合2に通電させることによって書き込み状態レベルと比較される。次いで、書き込み状態レベルが、第1抵抗R値と第2抵抗値Rとの差を測定することによって決定され得る。
図示しなかった別の実施の形態では、第1読み出し電流の交互する極性に応じて、この第1読み出し電流が、交番極性を有し且つ読み出し磁化方向210に交互に整合する第1読み出し交番磁場を誘導させる。読み出し磁化方向210の磁化方向を完全に切り替えることなしに、当該交互する第1読み出し電流が、この読み出し磁化方向210を交互に整合させる。その結果、測定される第1抵抗値Rが、変化する読み出し磁化方向210と共に交互に変化し、書き込み状態レベルが、変化する第1抵抗値Rを交互する第1読み出し電流と比較することによって決定され得る。
1 磁気ランダムアクセスメモリセル
2 磁気トンネル接合
21 読み出し層
22 トンネル障壁層
23 記憶層
210 読み出し磁化方向
230 第1記憶強磁性層
231 第2記憶強磁性層
232 記憶反平行結合層
233 第1記憶磁化方向
234 第2記憶磁化方向
24 反強磁性記憶層
25 反強磁性読み出し層
4 第1電流線
31 加熱電流
32 読み出し電流
5 第2電流線
41 界磁電流
42 外部磁場
60 異方性軸

α 角度
B 外部磁場の値
SAT 外部磁場の飽和
SF 外部磁場のスピンフロップ値
M 生じる磁化

Claims (9)

  1. 2データビット以上のデータビットを磁気ランダムアクセスメモリ(MRAM)セルに対して書き込み読み出すための方法であって、
    当該磁気ランダムアクセスメモリ(MRAM)セルは、読み出し磁化方向を呈する読み出し層とトンネル障壁層と記憶層と、記憶層に対してトンネル障壁層と反対側に隣接した反強磁性記憶層とから形成され、
    前記記憶層は、第1記憶磁化方向を呈する第1記憶強磁性層と、第2記憶磁化方向を呈する第2記憶強磁性層と、この第1記憶磁化方向とこの第2記憶磁化方向とを磁気的に結合させる記憶反平行結合層とから構成され、前記反強磁性記憶層は、前記記憶層と交換結合して、第2記憶磁化方向が低温閾値の温度でピン止めされ、高温閾値で自由に指向し得るように形成されている当該方法において、
    方法は、前記磁気トンネル接合を高温閾値で加熱するステップと、前記第1記憶磁化方向が前記第2記憶磁化方向に対して所定の複数の角度の中の一つの角度を成すとともに、前記第2記憶磁化方向が前記読み出し磁化方向に対して一つの角度を成すように外部磁場を印加することにより、前記第1記憶磁化方向と前記第2記憶磁化方向とを指向させるステップと、前記第2記憶磁化方向を前記の所定の角度に固定するとともに、前記第1記憶磁化方向を第2記憶磁化方向に対して反平行に指向させるため、前記磁気トンネル接合を低温閾値に冷却するステップとから成り、
    前記第1記憶磁化方向を前記読み出し磁化方向に対して指向させることによって決定される前記磁気トンネル接合の所定の複数の抵抗状態レベルの中の一つを実現するために、前記所定の複数の角度の中の一つの角度を0°と180°の間の如何なる値にすることもでき、この所定の角度が前記外部磁場の大きさ及び方向に応じて決定される、
    方法。
  2. 前記外部磁場は、前記第1記憶磁方向と前記第2記憶磁方向との異方性軸に対してほぼ平行に印加される請求項に記載の方法。
  3. 前記外部磁場の大きさが、スピンフロップ値以下又はスピンフロップ値を超える請求項に記載の方法。
  4. 前記外部磁場は、前記第1記憶磁方向と前記第2記憶磁方向との異方向軸に対してほぼ垂直に印加される請求項に記載の方法。
  5. 前記外部磁場の大きさは、前記第1記憶磁化方向と前記第2記憶磁化方向との飽和磁場値以下の範囲内で変更される請求項に記載の方法。
  6. 前記読み出し層の読み出し磁化方向が、前記記憶磁化方向に対して固定され、さらに、前記磁気トンネル接合の接合抵抗を測定するため、読み出し電流が、この磁気トンネル接合に通電される請求項1に記載の方法。
  7. 前記読み出し層の読み出し磁化方向が、自由に変更され得る方向を有し、
    当該方法は、前記磁気トンネル接合の第1接合抵抗を測定するために、前記読み出し磁化方向を整合された第1記憶磁化方向に整合させるステップと、前記磁気トンネル接合の第2接合抵抗を測定するために、前記読み出し磁化方向を整合された第2磁化方向に整合させるステップと、前記第1接合抵抗と前記第2接合抵抗との差を決定するステップとをさらに有する請求項1に記載の方法。
  8. 前記読み出し磁化方向を整合された第1記憶磁化方向に整合させるステップは、第1極性を呈する第1読み出し電流を電流線に通電させ、前記読み出し磁化方向を整合された第2記憶磁化方向に整合させるステップは、第2極性を呈する第2読み出し電流を電流線に通電させる請求項に記載の方法。
  9. 前記第1記憶磁化方向と前記第2記憶磁化方向との前記飽和磁場値は、前記記憶反平行結合層の厚さを変更することによって又は前記第1記憶強磁性層と前記第2記憶強磁性層との厚さを変更することによって変更される請求項に記載の方法。
JP2012116154A 2011-05-23 2012-05-22 合成記憶層を有するマルチビットセル Active JP5879198B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11290239.0A EP2528060B1 (en) 2011-05-23 2011-05-23 Multibit cell with synthetic storage layer
EP11290239.0 2011-05-23

Publications (2)

Publication Number Publication Date
JP2012248835A JP2012248835A (ja) 2012-12-13
JP5879198B2 true JP5879198B2 (ja) 2016-03-08

Family

ID=44562688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012116154A Active JP5879198B2 (ja) 2011-05-23 2012-05-22 合成記憶層を有するマルチビットセル

Country Status (5)

Country Link
US (1) US8503225B2 (ja)
EP (1) EP2528060B1 (ja)
JP (1) JP5879198B2 (ja)
RU (1) RU2573457C2 (ja)
TW (1) TW201250681A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
EP2725580B1 (en) 2012-10-25 2018-07-18 Crocus Technology S.A. Thermally assisted MRAM cell and method for writing a plurality of bits in the MRAM cell
CN103927681A (zh) * 2013-01-15 2014-07-16 行将企业股份有限公司 车辆拍卖的管理系统
EP2760025B1 (en) * 2013-01-23 2019-01-02 Crocus Technology S.A. TAS-MRAM element with low writing temperature
US9406870B2 (en) * 2014-04-09 2016-08-02 International Business Machines Corporation Multibit self-reference thermally assisted MRAM
EP3002758B1 (en) * 2014-10-03 2017-06-21 Crocus Technology S.A. Self-referenced MRAM cell and magnetic field sensor comprising the self-referenced MRAM cell
US10439133B2 (en) 2017-03-13 2019-10-08 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having a low damping hybrid free layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6777730B2 (en) * 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
DE10155424B4 (de) * 2001-11-12 2010-04-29 Qimonda Ag Verfahren zur homogenen Magnetisierung eines austauschgekoppelten Schichtsystems einer digitalen magnetischen Speicherzelleneinrichtung
FR2832542B1 (fr) * 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
SG115462A1 (en) * 2002-03-12 2005-10-28 Inst Data Storage Multi-stage per cell magnetoresistive random access memory
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
TWI336079B (en) * 2007-07-02 2011-01-11 Ind Tech Res Inst Magnetic random access memory and data reading circuit therefor
US7602637B2 (en) * 2007-09-17 2009-10-13 Qimonda Ag Integrated circuits; methods for operating an integrating circuit; memory modules
RU2367057C2 (ru) * 2007-10-31 2009-09-10 Государственное образовательное учреждение высшего профессионального образования "Московский Инженерно-Физический Институт (государственный университет)" Способ формирования структур магнитных туннельных переходов для магниторезистивной магнитной памяти произвольного доступа и структура магнитного туннельного перехода для магниторезистивной магнитной памяти произвольного доступа (варианты)
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
EP2447949B1 (en) * 2010-10-26 2016-11-30 Crocus Technology Multi level magnetic element

Also Published As

Publication number Publication date
EP2528060A1 (en) 2012-11-28
RU2573457C2 (ru) 2016-01-20
EP2528060B1 (en) 2016-12-14
TW201250681A (en) 2012-12-16
US8503225B2 (en) 2013-08-06
RU2012121194A (ru) 2013-11-27
JP2012248835A (ja) 2012-12-13
US20120300539A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
US8331141B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US7486552B2 (en) Method and system for providing a spin transfer device with improved switching characteristics
EP2575135B1 (en) Magnetic random access memory (MRAM) cell and method for reading the MRAM cell using a self-referenced read operation
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
JP5879198B2 (ja) 合成記憶層を有するマルチビットセル
US20170179372A1 (en) Spin-orbit torque bit design for improved switching efficiency
EP2605246B1 (en) Self-referenced magnetic random access memory element comprising a synthetic storage layer
US9754653B2 (en) Thermally assisted multi-level MRAM cell and method for writing a plurality of bits in the MRAM cell
EP2608208B1 (en) Self-referenced MRAM cell and method for writing the cell using a spin transfer torque write operation
US9799384B2 (en) Multi-bit MRAM cell and method for writing and reading to such MRAM cell
US9305628B2 (en) Self-referenced magnetic random access memory (MRAM) and method for writing to the MRAM cell with increased reliability and reduced power consumption
US9679624B2 (en) Magnetic random access memory (MRAM) cell with low power consumption
JP6639509B2 (ja) 改善されたプログラミング性及び低い読取り消費電力で磁場を検出するマグネティック・ロジック・ユニット(mlu)セル
JP6639498B2 (ja) 外部磁場を感知するためのmluセル、及びmluセルから成る磁気センサ装置
US20160012874A1 (en) Self-referenced mram cell that can be read with reduced power consumption
CN106463169B (zh) 具有合成反铁磁存储层的自引用多位mram单元
KR20120130737A (ko) 합성 저장층을 갖는 멀티비트 셀

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R150 Certificate of patent or registration of utility model

Ref document number: 5879198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350