JP2008518439A - 角度依存選択性を用いる「スピントランスファ型」mram - Google Patents

角度依存選択性を用いる「スピントランスファ型」mram Download PDF

Info

Publication number
JP2008518439A
JP2008518439A JP2007537901A JP2007537901A JP2008518439A JP 2008518439 A JP2008518439 A JP 2008518439A JP 2007537901 A JP2007537901 A JP 2007537901A JP 2007537901 A JP2007537901 A JP 2007537901A JP 2008518439 A JP2008518439 A JP 2008518439A
Authority
JP
Japan
Prior art keywords
magnetization
mram
magnetic
current
variable magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007537901A
Other languages
English (en)
Inventor
ビー. マンコフ、フレデリック
エヌ. エンゲル、ブラッドレー
ディ. リゾ、ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008518439A publication Critical patent/JP2008518439A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

磁気ランダムアクセスメモリ(「MRAM」)装置(200)は、スピントランスファ反射モード手法を用いて選択的に書込が行われる。MRAMアレイにおいて指定されたMRAMセルの選択性は、スピントランスファ切替電流の、MRAMセルの偏極素子(204)の磁化と自由磁気素子(208)の磁化間の相対角度への依存により達成される。偏極素子は、電流、たとえば、ディジット線電流(226)の印加に応じて変更可能な変動磁化を有する。偏極素子の磁化が自然なデフォルト方位の場合、MRAMセル内のデータが保持される。偏極素子の磁化が切り替えられる場合、比較的低い書込電流(224)に応じてMRAMセル内のデータを書き込むことができる。

Description

本発明は概して磁気ランダムアクセスメモリ(「MRAM」)装置、特にスピントランスファ型MRAM装置に関する。
MRAMは、電子電荷を用いてデータを記憶する旧式のRAM技術と対照的に、磁化を利用してデータを記憶する不揮発性メモリ技術である。MRAMの主要な利点の1つは、電気のないときでも記憶したデータを保持すること、すなわち不揮発性メモリであることである。一般的に、MRAMは半導体基板上に形成される多数の磁気セルを含み、各セルは1データビットを表す。セル内の磁気素子の磁化方向を変更することにより1ビットがセルに書き込まれ、セルの抵抗を測定することにより1ビットが読み込まれる(低抵抗が通常「0」ビットを示し、高抵抗が通常「1」ビットを示す)。
図1は簡易化されたMRAM装置100の概略斜視図で、図2および図3は簡易化されたMRAMセル102の概略斜視図である。MRAM装置100はセル102を9個のみ含むが、実際のMRAM装置は数百万のセルを含む。一般的に、セル102は、上部強磁性層104、下部強磁性層106、及び2つの強磁性層間の絶縁層108を含む。この例では、上部強磁性層104は、その磁化方向がセル102のビット状態を変更し得るように切り替えられる自由磁化層である。一方、下部強磁性層106は、磁化方向が変更しない固定磁性層である。上部強磁性層104の磁化が下部強磁性層106の磁化と平行な場合(図2を参照)、セル102の抵抗は比較的低い。上部強磁性層104の磁化が下部強磁性層106の磁化と反平行な場合(図3を参照)、セル102の抵抗は比較的高い。所与のセル102内のデータ(「0」または「1」)が、セル102の抵抗を測定することにより読み出される。これに関し、セル102に取着される電気導体110/112が、MRAMデータを読み出すために利用される。
図4は、自由磁化層122、絶縁層124、および固定磁性層126を有するMRAMセル120の従来の切替技術の概略図である。自由磁化層122の磁化方位は2方向(図4では左または右)のうちの1つを指すが、固定磁性層126の方位は1方向を指す(図4では右)。自由磁化層122の磁化方位は、ディジット(digit)線128を流れる電流127と書込線130を流れる電流129とに応じて回転する。図4は、ディジット線128内の電流が紙面の外に流れ、書込線130内の電流が左から右に流れて、自由磁化層122の磁化を固定磁性層126の磁化に平行から反平行に切り換えさせる状況を示す。通常のMRAMでは、ビットの方位は、ディジット線128内の電流127の極性を一定に保ちつつ、書込線130内の電流129の極性を反転させることにより切り換えられる。
図4に示される従来のMRAM切替技術は、特に設計上ビットセルの縮小が要求される場合、実際的な制限を有する。たとえば、この技術は2セットの磁界書込線を要するため、MRAMセルアレイがビット擾乱を受けやすい(すなわち、近隣セルが所与のセルに向けられた書込電流に応じて非意図的に変更される場合がある)。さらに、MRAMセルの物理的サイズが減少すると結果的に、熱変動による磁化切替に対する磁気安定性が低下する。ビットの安定性は、磁気異方性の大きい、したがって切替磁界の大きい自由層の磁気材料を利用することによって向上させることができるが、ビットを切り替えるのに十分な強い磁界を生成するのに必要な磁界は実際の適用には非実用的である。
転送モードスピントランスファ切替は、MRAMビットデータを書き込むための別の技術である。スピントランスファ相互作用を使用したビット書き込みは、磁界誘導切替(1000Oeに近似)に関して高い保磁力(Hc)を有するビットを適度な電流、たとえば5mA未満を用いて切替可能なので望ましい。Hcが高いほど、熱安定性は高くなり、擾乱の可能性は低くなる。図5は、第1の磁性層152、非磁性層154、および第2の磁性層156を有するMRAMセル150の転送モードスピントランスファ切替手法の概略図である。この手法では、書込電流157は実際にセル150を流れる(矢印が電子の流れの方向を示す)。スピントランスファ効果によると、書込電流内の電子は、第1の磁性層152を通過後、スピン偏極する。これに関し、第1の磁性層152は偏極子として機能する。スピン偏極された電子は非磁性層154を横断し、角運動量を維持して第2の磁性層156にトルクを伝える。このトルクにより、第2の磁性層156の磁化方位は第1の磁性層152の磁化方位に平行になる。第2の磁性層156の磁化方位が第1の磁性層152の磁化方位に反平行になるように逆方向の書込電流によって切り換えられるまで、平行磁化は安定を維持する。
転送モードスピントランスファ切替手法は(従来の切替手法と比較して)、比較的低い電力を必要とし、ビット擾乱の問題を実質上排除する結果、データ保持が改善され、小規模の用途にとっては望ましい。しかしながら、実際には、書込電流がセル内に設けられた磁気トンネル接合を通過しなければならないため、この手法はメモリアレイでは実施しづらい。これはMRAMセルの信頼性に悪影響を及ぼし、必要な電流を生成できる、より大きな書込トランジスタを各ビット位置に配置する必要があるため、高密度用途には適合しない。
したがって、超高密度、低電力のMRAM装置を可能にする実用的なMRAMアーキテクチャを備えることが望ましい。また、書込電流がMRAMセルを流れないスピントランスファ型MRAMアレイのための実用的な選択書込手法を備えることも望ましい。さらに、本発明のその他の望ましい特徴は、添付図面と上述の技術分野および背景と組み合わせた、以下の詳細な説明と添付の特許請求の範囲から明らかとなる。
以下、本発明を図面を参照しつつ説明する。同一の符号は類似の構成要素を示す。以下の詳細な説明は単に例示のためだけであって、本発明や本発明の適用および使用を限定することを目的としない。さらに、先行する技術分野、背景、概要、または以下の詳細な説明に明示的または暗示的に提示される原理に拘束されることを意図していない。
図6は、本発明の一実施形態により構成されるMRAMセル200の側面断面図である。実際には、MRAMアーキテクチャまたは装置は、通常、列と行の行列で結合される複数のMRAMセル200を含む(図1を参照)。一般的に、MRAMセル200は、書込電流224を伝搬する第1の導体202、磁気偏極子204、スペーサ素子206、自由磁気素子208、絶縁体210、固定磁気素子212、電極214、および桁電流226を伝搬する第2の導体216を含む。本実施形態では、固定磁気素子212は、固定磁性層218、スペーサ層220、および固定磁性層222を含む。実際的な配置では、第1の導体202は、任意数の類似のMRAMセル(たとえば、セル列)に接続され、接続された各セルに共通書込電流224が供給される。同様に、第2の導体216も任意数の類似のMRAMセル(たとえば、セル列)に接続され、接続された各セルに共通桁電流226が供給される。図6では、桁電流226の方向は紙面の外に向いている。
第1の導体202は、導電性のある好適な材料で形成される。たとえば、第1の導体202は、元素Al、Cu、Au、Ag、及びそれらの組み合わせのうちの少なくとも1つから形成することができる。本実施形態では、第1の導体202は、空隙228またはその他の好適な絶縁体によって分離される第1の部分202aと第2の部分202bとを含む。空隙228によって、図6に概略的に示されるように、書込電流224は磁気偏極子204およびスペーサ素子206を介して迂回される。これに関し、第1の部分202aは磁気偏極子204の上方に配置され、第2の部分202bはスペーサ素子206の上方に配置される。
図示される実施形態では、磁気偏極子204は、スペーサ素子206と第1の導体202の間に配置される。磁気偏極子204は、変動磁化を有する磁性材料から形成される。たとえば、磁気偏極子204は、元素Ni、Fe、Mn、Co、及びそれらの合金のうちの少なくとも1つのほか、NiMnSb、PtMnSb、Fe、またはCrOなどのいわゆる半金属強磁性体から形成することができる。磁気偏極子204は、磁化の固有(natural)の方位すなわち「初期状態」の方位を規定する磁化容易軸を有する。MRAMセル200が、書込電流224または桁電流226が印加されていない定常状態にあるとき、磁気偏極子204の磁化は自然に磁化容易軸を指し示す。以下詳述するように、MRAMセル200は、磁気偏極子204の特定の磁化容易軸方向を確定するように好適に構成される。図6の透視図からすると、磁気偏極子204の磁化容易軸は紙面の内から外を指している(図6では、磁気偏極子204内の符号がこれらの磁化容易軸を示す)。従来のMRAMセルと対照的に、磁気偏極子204は固定磁化を持たない。むしろ、磁気偏極子204の磁化は、以下詳述するように、MRAMセル200へのデータ書込の向上を促進するように可変である。
図示される実施形態では、スペーサ素子206は、磁気偏極子204と自由磁気素子208の間に配置される。スペーサ素子206は、第1の導体202の第1の部分202aと第2の部分202bとの間に伝導路を形成するべく空隙228に架設される。スペーサ素子206は、導電性の非磁性材料材料から形成される。たとえば、スペーサ素子206は、通常、巨大な磁気抵抗スペーサ内に見られる銅やその他の金属材料などの非磁性材料から形成することができる。図6に示されるように、書込電流224は絶縁体210を通るずっと高い抵抗路を通らずに、スペーサ素子206を流れて第1の導体202に戻る。
図示される実施形態では、自由磁気素子208は、スペーサ素子206と絶縁体210の間に配置される。自由磁気素子208は、変動磁化を有する磁性材料から形成される。たとえば、自由磁気素子208は、元素Ni、Fe、Mn、Co、及びそれらの合金のうちの少なくとも1つのほか、NiMnSb、PtMnSb、Fe、またはCrOなどのいわゆる半金属強磁性体から形成することができる。従来のMRAM装置と同様、自由磁気素子208の変動磁化方向は、MRAMセル200が「1」ビットまたは「0」ビットのいずれを表すかを決定する。実際には、自由磁気素子208の磁化方向は、固定磁気素子212の磁化方向に平行か、あるいは反平行である(上記の図2及び図3の説明を参照)。
自由磁気素子208は、磁化の固有の方位すなわち「初期状態」の方位を規定する磁化容易軸を有する。MRAMセル200が、書込電流224または桁電流226が印加されていない定常状態にあるとき、自由磁気素子208の磁化は自然に磁化容易軸を指し示す。以下詳述するように、MRAMセル200は、自由磁気素子208の特定の磁化容易軸方向を確定するように好適に構成される。図6の透視図からすると、自由磁気素子208の磁化容易軸は右または左を指している(たとえば、矢印230の方向)。好適な実施形態では、自由磁気素子208の磁化容易軸は、磁気偏極子204の磁化容易軸に直交する。実際には、MRAMセル200は、磁気偏極子204および自由磁気素子208における形状異方性または結晶異方性などの異方性を利用して、上記各磁化容易軸の直交方位を達成する。
本実施形態では、絶縁体210は、自由磁気素子208と固定磁気素子212の間に配置される。より具体的には、絶縁体210は、自由磁気素子208と固定磁性層218の間に配置される。絶縁体210は、電気絶縁体として機能することのできる好適な材料から形成される。たとえば、絶縁体210は、Al、Mg、Si、Hf、Sr、及びTiの少なくとも1つの酸化物かまたは窒化物などの材料から形成することができる。MRAMセル200のために、絶縁体210は磁気トンネル障壁素子としての役割を果たし、自由磁気素子208、絶縁体210、および固定磁気素子212の組み合わせが磁気トンネル接合を形成する。
図示される実施形態では、固定磁気素子212は、絶縁体210と電極214の間に配置される。固定磁気素子212は、自由磁気素子208の磁化に平行あるいは反平行の固定磁化を有する。実施形態では、固定磁気素子212は、固定磁性層218、スペーサ層220、および固定磁性層222を有するピン合成反強磁性体として実現される。図6に示されるように、固定磁性層218と固定磁性層222とは反平行磁化を有する。固定磁化層218および固定磁性層222は、元素Ni、Fe、Mn、Co、及びそれらの合金のうちの少なくとも1つのほか、NiMnSb、PtMnSb、Fe、またはCrOなどのいわゆる半金属強磁性体のような好適な磁性材料から形成することができる。スペーサ層220は、元素Ru、Os、Re、Cr、Rh、Cu、及びそれらの組み合わせのうちの少なくとも1つを含む好適な非磁性材料材料から形成することができる。合成反強磁性体構造は当業者にとって既知であるため、ここでは詳述しない。
電極214は、MRAMセル200のデータ読込導体としての役割を果たす。これに関し、MRAMセル200内のデータは、従来の手法に従い読み出すことができる。小さな電流はMRAMセル200と電極214を流れ、MRAMセル200の抵抗が比較的高いか、あるいは比較的低いかを判断するためにその電流が測定される。読出電流は、セルの読み出しにより生じる擾乱を避けるためにスピントランスファによって自由層を切り替えるのに必要な電流よりもずっと小さい。原則的には、読出信号は、スペーサ層206を横切る巨大な磁気抵抗と絶縁体210を横切るトンネル磁気抵抗に関係する。しかし、金属のスペーサ層206上の抵抗率と比べて絶縁体210上の抵抗率の方がずっと高いため、トンネル磁気抵抗の影響が読出信号を左右する。電極214は、導電性の好適な材料から形成される。たとえば、電極214は、元素Al、Cu、Au、Ag、Ta、及びそれらの組み合わせのうちの少なくとも1つから形成することができる。
第2の導体216は、導電性の好適な材料から形成される。たとえば、第2の導体216は、元素Al、Cu、Au、Ag、及びそれらの組み合わせのうち少なくとも1つから形成することができる。図6に示されるように、MRAMセル200は桁電流226内の電子流との直接相互作用ではなく、桁電流226によって生成される磁場を利用するため、第2の導体216は電極214(または図6に示されるMRAM200のその他の構成要素)と物理的に接触する必要がない。
実際には、MRAMセル200は、代替のおよび/または追加の構成要素を採用してもよい。図6に示される構成要素の1つまたは複数は、複合構造または子要素の組み合わせとして実現することができる。図6に示される具体的な層構造は、単に本発明の好適な一実施形態を示す。
スピントランスファ効果は、当業者にとっては既知である。簡潔に言うと、第1の磁性層が第2の磁性層よりも実質上厚い磁性/非磁性/磁性の3層構造内の第1の磁性層を電子が通過すると、電流がスピン偏極される。スピン偏極された電子は非磁性スペーサを横断し、次に、角運動量を保持したまま、第2の磁性層にトルクを配置して第2の層の磁化方位を第1の層の磁化方位に平行になるように切り替える。逆極性の電流が印加されると、その代わりに電子は第2の磁性層を介して第1の磁性層を通過する。非磁性スペーサの横断後、トルクは第1の磁性層に印加される。しかし、厚みが大きいため、第1の磁性層は切り替わらない。同時に、電子の一部は第1の磁性層で反射されて、第2の磁性層と相互作用する前に非磁性スペーサを通って戻る。この場合、スピントランスファトルクは、第2の層の磁化方位を第1の層の磁化方位に反平行になるように切り替える作用を果たす。上述したスピントランスファは、構造上の全層での電流伝達を含む。もう1つの可能性がスピントランスファ反射モード切替である。反射モードでは、電子が第1の磁性層を通過するとき、電流が再びスピン偏極される。次に、電子は非磁性スペーサ層を横断するが、第2の磁性層をも横断する代わりに、電子は非磁性スペーサと第2の磁性層との間のインタフェースからつながる追加の導体を介して低抵抗路をたどる。処理中、電子の一部はこのインタフェースに反射することにより、第2の磁性層にスピントランスファトルクを与えて、第1の磁性層と平行に並べる。
データは、スピントランスファ反射モード切替を用いてMRAMセル200に選択的に書き込むことができる。選択性は、(図6では、第1の導体202により伝搬され、書込電流224として特定される)スピントランスファ切替電流の、磁気偏極子204の磁化と自由磁気素子208の磁化間の相対角度への依存により達成される。発明者の研究が示すように、スピントランスファ切替電流の大きさは、磁気偏極子204の磁化と自由磁気素子208の磁化が平行あるいは反平行であるときに最小で、両磁化が互いに直交するときに最大である。この特徴は、マンコフら(Mancoff et al.)の「磁性ナノ構造におけるスピントランスファ切替の角度依存」、応用物理書簡、第25巻、第8号、1596〜98(2003年8月25日)に記載されている。この出版物の内容は本明細書において引用され組み込まれる。上述したように、MRAMセル200は、磁気偏極子204および自由磁気素子208の磁化方位が初期状態すなわち自然の状態で直交するように、両素子における異方性を採用する。
図7は偏極子の磁化と自由磁気素子の磁化間の相対磁化角度に対する書込切替電流のグラフである。同図に示されるように、切替電流は、0度及び180度の角度で、すなわち、磁化方位が平行または反平行なとき、最小で約5mAに達する。対照的に、90度及び270度に向かって分岐する直交方位に関しては切替電流は2倍以上増加する。本明細書に記載されるMRAMセルと装置はこの角度依存を利用して向上した切替性能を提供する。
桁電流226を第2の導体216に印加すると、自由磁気素子208の磁化方位に平行または反平行になるように磁気偏極子204の磁化方位を回転させる磁場が生成される。これに関し、第2の導体216は、磁気偏極子204内の変動磁化の方位を変更するための桁電流226を供給する導電性のディジット線としての役割を果たす。桁電流226は、磁気偏極子204の磁化方位を、磁気偏極子204の磁化容易軸に対してずれさせる(たとえば、直交させる)。よって、これらの素子の磁化が直交するときに比べて平行または反平行にあるときの方が必須のスピントランスファ電流は低くなるため、自由磁気素子208の磁化方位は、書込電流224の第1の導体202への印加に応じて切り替えることができる。書込電流224内の電子(矢印は電子流を表す)は、磁気偏極子204を通過するときスピン偏極される。高抵抗絶縁体210のためMRAMセル200を流れることができない、偏極されたスピントランスファ書込電流224はスペーサ素子206を流れて第1の導体202に戻る。スペーサ素子206内にある間、書込電流224の電子の大部分は(図6に示されるように)自由磁気素子208で反射され、自由磁気素子208の磁化方位と磁気偏極子204の磁化方位を一列に並べるようにスピントランスファトルクを与える。
自由磁気素子と磁気偏極子が直交したままで高スピントランスファ切替電流を必要とするため、第1の導体202を共有する別のMRAMセルは、書込電流224に応じて切り替わらない。第2の導体216を共有する別のMRAMセルは、共通桁電流226からの磁場によって、磁気偏極子の磁化が変化する。しかし、これらの他のMRAMセルの自由磁気素子は、書込電流がセルに印加されないために切り替わらない。したがって、指定の書込線(たとえば、第1の導体202)と指定のディジット線(たとえば、第2の導体216)の交差点で指定されたビットのみが選択的に切り替えられる。
実用的なMRAMアーキテクチャは、本明細書に記載されるような個々の書込選択性を有するMRAMセル200のアレイまたは行列を含むことができる。図8は、任意数のMRAMセル200を採用可能なMRAMアレイ300の例の概略図である。図8の楕円が示すように、MRAMアレイ300は任意数の行と任意数の列を含むことができる。この例では、所与の列のセルが共通ディジット線(参照符号302、304、306、および308により特定される)を共有し、所与の行のセルが共通書込線(参照符号310、312、314、および316により特定される)を共有する。MRAMアレイ300は、ディジット線電流の選択および/または印加を制御する論理回路318と、書込線電流の選択および/または印加を制御する論理回路320も含むことができる。これらの制御素子は好適には、該当する行および列にそれぞれ選択的にディジット線電流および書込線電流を印加して、指定されたMRAMセル200へのデータ書込を促進するように構成される。
図9は、本発明によるMRAM書込手法の概略図である。図9は、データのセルへの書込中の様々な時点における、MRAMセル200などのMRAMセルの上面図である。図9は、スピントランスファ書込線400(破線で示す)、ディジット線402(実線で示す)、磁気偏極子404(大楕円)、および自由磁気素子406(小楕円)を概略的に示す。図9は第1の状態408、第2の状態410、第3の状態412、および第4の状態414の図を含む。
第1の状態408は、MRAMセルの固有の初期状態すなわち開始状態を示す。この状態では、磁気偏極子404の磁化方位は自由磁気素子406の磁化方位に直交する。第1の状態408に関しては、上向き矢印は磁気偏極子404の磁化方位を示し、右向き矢印は自由磁気素子406の磁化方位を示す。第1の状態408では、磁気偏極子404の磁化方位は磁気偏極子404の磁化容易軸に並んでおり、自由磁気素子406の磁化方位は自由磁気素子406の磁化容易軸に並んでいる。
第2の状態410は、電流416が(矢印の方向で)ディジット線402に印加されるときのMRAMセルの状態を示す。電流416は、(矢印の方向を指す)磁場418を生成し、磁場は磁気偏極子404の位置に存在する。磁場418は強制的に磁気偏極子404の磁化方位を磁化容易軸からずらして磁場418に整列させる。これに関し、第2の状態410の磁気偏極子404の磁化方位は左を指す。この状態では、自由磁気素子406の磁化方位は、磁気偏極子404の磁化方位の反平行である。したがって、磁化が直交する場合に比べて、電流誘導による切替閾値は低い。自由磁気素子406はスピントランスファのより効率的な機構により切り替えられるため、自由素子406の磁化が磁場418により大きな影響を及ぼされないように、高結晶磁気異方性の材料を用いるなどして自由素子406の保磁力を十分に大きくすることができる。また、示される自由素子406は偏極子404よりも小さなサイズにパターン化されて、偏極子に比べて増大された自由素子の静磁気形状異方性は、自由素子の磁化が磁場418の影響を受けないように助ける。
第3の状態412は、電流420(矢印方向の電子流)が書込線400に印加されるときのMRAMセルの状態を表す。この状態では、電流416はまだディジット線402に印加されている。第2の状態410に結びつく低スピントランスファ切替閾値のために、自由磁気素子406の磁化方位は磁気偏極子404の磁化方位に平行になるように切り替わる。したがって、自由磁気素子406の磁化方位は、第3の状態412を示して左を指す。これは、第3の状態412における偏極子404の磁化方向が、電流420により与えられるスピントランスファトルクに影響を受けないことを前提とする。実際には、この結果は、偏極子の厚みを自由層の厚みより大きくする、たとえば1.5〜2倍以上にすることにより達成可能である。この場合、スピントランスファ電流420は、薄い方の自由層406の磁化を偏極子404の磁化と平行になるように切り替えるのに十分なほどの大きさであるが、厚い方の偏極子層に加えられるスピントランスファトルクは磁化を擾乱しない。
第4の状態414は、電流416と電流420がそれぞれの導電線から除去された後のMRAMセルの状態を示す。電流416を除去することによって、磁気偏極子404の磁化方位は磁気偏極子404の磁化容易軸に戻る。すなわち、磁気偏極子404は固有の、すなわち初期状態に戻る。しかしながら、自由磁気素子406の磁化方位は、最初の状態と逆の切替状態(図9で左を指す)で安定する。
一旦電流416が除去されたら、磁気偏極子404の磁化は、最初の磁化容易軸方向(図9のページの上部)または逆の磁化容易軸方向(図9のページ下部)のいずれかに落ち着く。その後のディジット線電流416の印加によっていずれかの磁化容易軸方向から容易に偏極子の磁化を同等に回転させることができるため、2つの磁化容易軸方向のいずれに偏極子の磁化が到達したとしても重要ではない。自由磁気素子406を図9の右から左に切り替えると、自由素子は同じ順序で、しかしディジット線416の電流または書込電流420の逆極性で左から右へ再び切り替えることができる。第1のケースでは、ディジット線電流極性が反転した場合、結果として生じる磁場は偏極子の磁場を図9では右に回転させる。次に、図9で左から右に流れる書込電流が印加された場合、スピントランスファが自由磁化を偏極子に平行になるように切り替えるため、自由磁化は右に切り替えられる。第2のケースでは、ディジット線電流極性では図9のように同じままなので、結果として生じる磁場は偏極子を左に回転させる。その後、書込電流極性は図9に比べて反転されるので、スピントランスファは自由磁化を偏極子に反平行になるように切り替え、自由磁化は右に切り替えられる。よって、ビットを1方向から他方向に切り替えて戻すには、ディジット線電流または書込線電流のいずれかのみの極性を切り替えればよく、両方の極性を切り替える必要はない。実際には、ディジット線電流の極性を一定に保ちつつ書込線電流の極性を変更することが、従来のMRAM設計との一貫性がより保たれるため好ましい。
MRAMセルにデータを書き込むには、電流416と電流420の両方の組み合わせが必要であるということが明白である。電流416または電流420のみでは、書込に不十分である。図10は、桁電流がない場合のMRAMセルへの書込電流の印加を示す概略図である。図10は、第1の状態422、第2の状態424、および第3の状態426の図を示す。第1の状態422は図9に示される第1の状態408に相当する。すなわち第1の状態422はセルの固有の開始状態である。
第2の状態424は、ディジット線402上に電流がない場合に電流428(矢印方向の電子流)が書込線400に印加されるときのMRAMセルの状態を示す。この状態では、自由磁気素子406の磁化方位は磁気偏極子404の磁化方位に直交する。結果としてスピントランスファ切替の閾値は高いため、書込電流428が高い切替電流閾値を超えないので、自由磁気素子406の磁化方位は切り替わらない。これに関し、自由磁気素子406の磁化方位は、第2の状態424に示されるように右を向いたままである。第3の状態428は、電流428が除去された後のMRAMセルの状態を示す。この状態では、自由磁気素子406の磁化方位は、最初の切り替わらない状態で安定している(図10では右を指す)。
図11は、書込電流のない場合の桁電流のMRAMセルへの印加を示す概略図である。図11は、第1の状態430、第2の状態432、および第3の状態434を含む。第1の状態430は図9に示される第1の状態408に相当する。すなわち、第1の状態430はセルの固有の開始状態である。
第2の状態432は、書込線402上に電流がない場合に電流436(矢印方向)がディジット線400に印加されるときのMRAMセルの状態を示す。第2の状態432は図9に示される第2の状態410に相当する。この状態では、電流436は、矢印で示される方位を有する磁場438を生成する。しかし、スピントランスファ書込電流がないことで、自由磁気素子406の磁化方位は最初の状態で安定したままである。第3の状態434は、電流436が除去された後のMRAMセルの状態を示す。この状態では、自由磁気素子406の磁化方位は、最初の切り替わらない状態で安定している(図11では右を指す)。
本明細書に記載される切替手法の利点の1つは、約5mA未満の印加電流(従来のMRAM切替と比べて控えめ)を用いることにより、磁場誘導切替の観点で1kOeに近い大きな保磁力でビットを書き込む能力である。このような大きな保磁力のビットは、熱安定性を向上させ、ビット擾乱の可能性を低減する。大きな保磁力のビットを使用できるために、偏極子を回転させるためのディジット線電流を印加しつつ自由層を意図的でなく擾乱する可能性が比較的少ない。よって、磁場書込線のセットの両方がビット擾乱を生成可能な従来のMRAMに比べて、1セットのディジット線に関連するビット擾乱の量は最小限となる。
図12は、本発明の別の実施形態により構成されるMRAMセル500の側面断面図である。MRAMセル500は、MRAMセル200の磁気偏極子の代わりに合成反強磁性体偏極子504を採用する。MRAMセル500は一般的に、書込電流線として機能する第1の導体502、偏極子504、スペーサ素子506、自由磁気素子508、絶縁体510、固定磁気素子512、電極514、および桁電流線として機能する第2の導体516を備える。本実施形態では、固定磁気素子512は、固定磁性層518、スペーサ層520、および固定磁性層522を含む。MRAMセル500の構成要素の多くはMRAMセル200の同等の構成要素に相当するため、MRAMセル200の上記説明部分はMRAMセル500にも適用される。
図示される実施形態では、偏極子504は、第1の導体502とスペーサ素子506の間に配置される。偏極子504は、第1の磁気偏極子層532、スペーサ層534、および第2の磁気偏極子層536を有する合成反強磁性体として実現可能である。第1の磁気偏極子層532と第2の磁気偏極子層536の各々は変動磁化を有する。初期固有状態では、第1の磁気偏極子層532と第2の磁気偏極子層536は反平行の磁化を有する(たとえば、偏極子層532および536についてはそれぞれ図12に示されるように右方向と左方向)。第1の磁気偏極子層532および第2の磁気偏極子層536は、元素Ni、Fe、Mn、Co、及びそれらの合金のうちの少なくとも1つのほか、NiMnSb、PtMnSb、Fe、またはCrOなどのいわゆる半金属強磁性体のような好適な磁性材料から構成することができる。スペーサ層534は元素Ru、Os、Re、Cr、Rh、Cu、及びそれらの組み合わせのうち少なくとも1つを含む好適な非磁性材料材料から形成される。合成反強磁性体構造は当業者にとって既知であるため、ここでは詳述しない。また、図12に示されるように、自由磁化層508および固定磁化層518および522の磁化容易軸は、紙面の内または外に向いている(図12ではそれぞれ符号で示される)。
図13は、本発明によるMRAM書込手法の概略図である。図13は、セルへのデータ書込間の様々な時点における、MRAMセル500などのMRAMセルの上面図である。図13は、スピントランスファ書込線600(破線で示す)、ディジット線602(実線で示す)、上述されるような2つの偏極素子を有する磁気偏極子604(大楕円)、および自由磁気素子606(小楕円)を示す。図13は、第1の状態608、第2の状態610、第3の状態612、および第4の状態614の図を含む。
第1の状態608は、MRAMセルの固有の初期状態すなわち開始状態を表す。この状態では、2つの磁気偏極子の磁化方位は互いに反平行である(図13では上下を指し示す)。2つの磁気偏極子の磁化方位は自由磁気素子606の磁化方位に直交する。第1の状態608に関しては、右向き矢印は自由磁気素子606の磁化方位を示す。第1の状態608では、2つの磁気偏極子の磁化方位は磁気偏極子604の磁化容易軸と並び、自由磁気素子606の磁化方位は自由磁気素子606の磁化容易軸と並ぶ。
第2の状態610は、電流616(矢印方向)がディジット線602に印加されるときのMRAMセルの状態を示す。電流616は、磁気偏極子604の位置に存在する磁場618(矢印方向を指す)を生成する。磁場618は、2つの磁気偏極子の磁化方位が磁化容易軸に直交し、互いに反平行になるように、磁気偏極子604におけるスピンフロップ遷移を生じさせる。スピンフロップ遷移は、合成反強磁性体、静磁気形状異方性、および偏極子内の磁気モーメントと相互作用する磁場のゼーマンエネルギー(Zeeman energy)の反平行の結合を含め、システムの総エネルギーを最小限にとどめる方法として起こる。状態610のスピンフロップに続く状態は、いずれの層も磁場に完全に反平行となるよう要求せず、合成反強磁性体の強力な反平行結合を維持する。これに関し、第2の状態610における磁気偏極子の磁化方位は、図示されるようにほぼ右と左を指す。一方は自由磁気素子606の磁化方位に平行で、他方は自由磁気素子606の磁化方位に反平行である。電流616を印加するだけでは、自由磁気素子606の磁化方位に影響を及ぼさない。実際には、自由磁気素子606の磁化方位に平行または反平行状態から磁気偏極子のわずかな変位がある。合成反強磁性体は層が縮小する際に最小限のエネルギーを有するために、磁化はわずかに磁場618の方向を向くのみである。平行からの変位は、十分に強力な反強磁性体結合を有する合成反強磁性体を用いることによって小さくすることができる。
第3の状態612は、電流620(矢印方向)が書込線600に印加されるときのMRAMセルの状態を表す。この状態では、電流616はまだディジット線602に印加されている。スピントランスファ切替閾値は平行および反平行の磁化にとって低いため、電流620は自由磁気素子606の方位を切り替える(図13では、右向きから左向きに変わる)。したがって、自由磁気素子606の磁化方位は、第3の状態612に示されるように左を指し示す。この場合、自由層により近いため、スピントランスファトルクの方向を左右する第2の磁気偏極子層536は、図13で左への磁化を有する磁気偏極子604の成分である。
第4の状態614は、電流616と電流620がそれぞれの導電線から除去された後のMRAMセルの状態を表す。電流616を除去すると、2つの磁気偏極子の磁化方位を磁気偏極子604の磁化容易軸に戻し、互いに反平行にすることができる。すなわち、磁気偏極子604は、固有の初期状態に戻る。しかし、自由磁気素子606の磁化方位は最初の状態とは逆の切替状態(図13では左を指す)で安定したままである。ビットを再び逆方向に切り替えるには、同じディジット線電流極性を逆のスピントランスファ書込電流極性に適用する、あるいは逆のディジット線電流極性を同じスピントランスファ書込電流極性に適用することができる。実際には、ディジット線電流の極性を一定に保ちつつ書込線電流の極性を変更することが、従来のMRAM設計とより一貫性を持たせるために好ましいかもしれない。
MRAMセル200に対するMRAMセル500の利点の1つが、装置のサイズが縮小されるので、2つの磁気偏極子間の反強磁性体結合の飽和磁界強度を低減することによって、2つの磁気偏極子のスピンフロップ遷移磁界を低く維持できることである。この傾向は、静磁気形状異方性磁界の増大により小型装置では磁気偏極子の再配向磁界が増大するMRAMセル200とは対照的である。
図14は、本明細書に記載されるMRAMセル200を含むMRAMアレイにデータを書き込む際に実行可能なMRAM書込プロセス700のフローチャートである。プロセス700は、コンピュータシステムに見られるような1つまたはそれ以上の論理回路および/またはプロセッサ素子(たとえば図8を参照)によって実行および/または制御することができる。実際には、プロセス700は任意数の追加のおよび/または代替のタスクを含むことができ、プロセス700はより複雑なメモリ制御読出/書込手順に組み込まれてもよい。さらに、実施形態では、プロセス700に記載されるタスクは図14に示される順序で実行する必要はなく、1つまたは複数のタスクが同時に実行されてもよい。
MRAM書込プロセス700は、書込のためにMRAMアレイ内のMRAMセルを指定するタスク702で始まる。典型的な「2次元」MRAMアレイでは、タスク702はMRAMセルを指定するために、行と列を特定することができる。一旦MRAMセルが指定されれば、桁電流がMRAMセルの行に印加される(タスク704)。この行は指定されたMRAMセルを含む。実際には、桁電流は指定された行の全MRAMセルに共通する。桁電流に応答して、指定されたMRAMセルに関する偏極子磁化の方位が回転される(タスク706)。偏極子磁界の方位は、磁気偏極子の磁化容易軸に並ぶ位置から磁気偏極子の磁化容易軸に直交するまで回転される。実施形態では、桁電流が行に共通するため、この切替は指定された行の各MRAMセルに関して生じる。桁電流の大きさは偏極子磁化の切替を生じさせるのに十分なほど高いが、MRAMアレイに含まれるMRAMセル内の自由磁気素子の磁化方位に影響を及ぼさない程度に低い。
偏極子磁界の切替によって、比較的少量の書込電流を用いて、指定されたMRAMセルに選択的にデータを書き込むことができる。「0」ビットが書き込まれる場合(問い合わせタスク708)、MRAM書込プロセス700はMRAMセルの列に第1の方向で書込電流を印加する(タスク710)。この列は指定されたMRAMセルを含む。実施形態では、タスク710は指定された列の各MRAMセルに書込電流を印加する。書込電流に応答して、指定されたMRAMセルの自由磁気素子の磁化方位が書込状態に切り替えられる(タスク712)。タスク712に示される切替は、指定された列への書込電流の印加の結果として生じる。したがって、MRAMアレイは、列で指定されなかったMRAMセル内の自由磁気素子の最初の磁化方位を維持する。このようにして、指定されたMRAMセル内のデータのみが選択的に書き込まれる。指定されたMRAMセルの自由磁気素子の磁化方位は、指定されたMRAMセルの固定磁気素子の磁化方位と平行になるように切り替えられる。
「1」ビットが書き込まれる場合(問い合わせタスク708)、MRAM書込プロセス700はMRAMセルの列に第2の方向で書込電流を印加する(タスク714)。実際的な実施形態では、タスク714は指定された列の各MRAMセルに書込電流を印加する。書込電流に応答して、指定されたMRAMセルの自由磁気素子の磁化方位が書込状態に切り替えられる(タスク716)。タスク716に示される切替は、指定された列への書込電流の印加の結果として生じる。したがって、MRAMアレイは、列で指定されなかったMRAMセル内の自由磁気素子の最初の磁化方位を維持する。このようにして、指定されたMRAMセル内のデータのみが選択的に書き込まれる。指定されたMRAMセルの自由磁気素子の磁化方位は、指定されたMRAMセルの固定磁気素子の磁化方位と反平行になるように切り替えられる。
上述したように、MRAM書込プロセス700の選択書込手法は、指定されなかったMRAMセルのすべての自由磁気素子の方位を維持する(タスク718)。データが指定されたMRAMセルに書き込まれた後、スピントランスファ書込線から書込電流を除去し(タスク720)、ディジット線から桁電流を除去することができる(タスク722)。桁電流を除去すると、磁気偏極子の磁化方位が固有の状態に戻る、すなわち、再び磁気偏極子の磁化容易軸と並ぶ(タスク724)。タスク724に示される磁化の回転は、桁電流の除去に応答する。アレイ内のMRAMセルの書込状態を保持するには、次の書込作業がセル内のデータを変更するまで、桁電流を除去するのが望ましい(タスク726)。これに関し、書込状態の保持は、書込電流および桁電流の除去の結果である。上述したように、図14のMRAM書込プロセス700は、一定極性のディジット線電流の印加と、「0」または「1」ビットの書込に必要なスピントランスファ書込電流の極性の保持とを含む。前述したように、代替アプローチは、一定極性のスピントランスファ書込電流を印加し、代わりに「0」または「1」ビットの書込に必要なディジット線電流の極性を保持することである。
プロセス700に類似のMRAM書込プロセスは、図12および図13に関連して上述されるような複数のMRAMセル500を含むMRAMアレイにデータを書き込むために利用することができる。
少なくとも1つの実施形態を上記の詳細な説明で提示したが、多数の変形が存在することを認識し得る。また、実施形態は単に例示であって、本発明の範囲、適用可能性、または構成をいかなる方法でも制限することを意図しないことを認識し得る。むしろ、上述の詳細な説明は、実施形態を実行するため簡便な方法を当業者に提供するものである。添付の特許請求の範囲およびその均等物に対し、本発明の範囲を逸脱することなく、構成要素の機能および配置に様々な変更を加えることが可能であることが理解し得る。
先行技術のMRAM装置の概略透視図である。 第1の状態における先行技術のMRAMセルの概略透視図である。 第2の状態における先行技術のMRAMセルの概略透視図である。 MRAMセルの切替手法を示す先行技術のMRAMセルの側面断面図である。 MRAMセルの移送モードスピントランスファ切替手法を示す先行技術のMRAMセルの側面断面図である。 本発明の一実施形態により構成されるMRAMセルの側面断面図である。 偏極子の磁化と自由磁気素子の磁化間の相対磁化角度に対する書込切替電流のグラフである。 MRAMアレイの概略図である。 本発明によるMRAM書込手法の概略図である。 本発明による、桁電流のない場合のMRAMセルへの書込電流の印加の概略図である。 本発明による、書込電流のない場合のMRAMセルへの桁電流の印加の概略図である。 本発明の別の実施形態により構成されるMRAMセルの側面断面図である。 本発明によるMRAM書込手法の概略図である。 本発明によるMRAM書込プロセスのフローチャートである。

Claims (20)

  1. 磁気ランダムアクセスメモリ(「MRAM」)装置であって、
    第1の変動磁化を有する磁気偏極子と、
    第2の変動磁化を有する自由磁気素子と、
    前記磁気偏極子と前記自由磁気素子との間の伝導性スペーサ素子と、
    を備えるMRAM装置。
  2. 前記自由磁気素子が、前記磁気偏極子とのスピントランスファ相互作用の角度依存を用いて選択的にプログラムされる、請求項1記載のMRAM装置。
  3. 前記第1の変動磁化の方位を切り替える桁電流を供給するための伝導性ディジット線をさらに備える、請求項1記載のMRAM装置。
  4. 前記磁気偏極子が第1の磁化容易軸を含み、
    前記自由磁気素子が前記第1の磁化容易軸に直交する第2の磁化容易軸を含む、請求項1記載のMRAM装置。
  5. 前記第1の変動磁化の方位を切り替える桁電流を供給するための伝導性ディジット線をさらに備え、前記伝導性ディジット線への桁電流の印加によって、前記第1の変動磁化の方位が前記第1の磁化容易軸とずれる、請求項4記載のMRAM装置。
  6. 前記伝導性ディジット線への桁電流の印加によって、前記第1の変動磁化の方位が前記第1の磁化容易軸と直交するようになる、請求項5記載のMRAM装置。
  7. 固定磁気素子と、
    前記自由磁気素子と前記固定磁気素子との間のトンネル障壁素子と、
    をさらに備える、請求項1記載のMRAM装置。
  8. 前記磁気偏極子にスピントランスファ書込電流を供給するための伝導性書込線をさらに備える、請求項1記載のMRAM装置。
  9. 前記磁気偏極子が、
    前記第1の変動磁化および第1の磁化容易軸を有する第1の偏極素子と、
    第3の変動磁化および前記第1の磁化容易軸を有する第2の偏極素子であって、前記第3の変動磁化は、前記初期状態において前記第1の変動磁化と反平行である、第2の偏極素子と、
    を含む、請求項1記載のMRAM装置。
  10. 前記第3の変動磁化の方位を前記第1の磁化容易軸から切り替えるための桁電流を供給する伝導性ディジット線をさらに備える、請求項9記載のMRAM装置。
  11. 前記桁電流は、前記第1の変動磁化が前記第3の変動磁化と反平行になるように、前記第1の変動磁化の方位と前記第3の変動磁化の方位を切り替える、請求項10記載のMRAM装置。
  12. 磁気ランダムアクセスメモリ(「MRAM」)装置であって、
    第1の変動磁化、および該第1の変動磁化の固有の方位を規定する第1の磁化容易軸を有する磁気偏極子と、
    第2の変動磁化、および該第2の変動磁化の固有の方位を規定する第2の磁化容易軸であって、前記第1の磁化容易軸と直交する第2の磁化容易軸を有する自由磁気素子と、
    前記磁気偏極子と前記自由磁気素子との間の伝導性スペーサ素子と、
    を備える、MRAM装置。
  13. 前記自由磁気素子が、前記磁気偏極子とのスピントランスファ相互作用の角度依存を用いて選択的にプログラムされる、請求項12記載のMRAM装置。
  14. 前記第1の変動磁化の方位を前記第1の磁化容易軸から切り替えるための電流を供給する導体をさらに備える、請求項12記載のMRAM装置。
  15. 前記導体への前記電流の印加によって、前記第1の変動磁化の方位が前記第1の磁化容易軸と直交するように切り替えられる、請求項14記載のMRAM装置。
  16. 固定磁気素子と、
    前記自由磁気素子と前記固定磁気素子との間のトンネル障壁素子と、
    をさらに備える、請求項14記載のMRAM装置。
  17. スピントランスファ書込電流を前記磁気偏極子に供給するための第2の導体をさらに備える、請求項14記載のMRAM装置。
  18. 前記磁気偏極子が、
    前記第1の磁化および前記第1の磁化容易軸を有する第1の偏極素子と、
    第3の磁化および前記第1の磁化容易軸を有する第2の偏極素子であって、前記第3の磁化は、初期状態において前記第1の磁化と反平行である、第2の偏極素子と、
    を含む、請求項14記載のMRAM装置。
  19. 前記第3の変動磁化の方位は、前記電流によって前記第1の磁化容易軸から切り替えられ、当該電流は、前記第1の変動磁化が前記第3の変動磁化と反平行になるように、前記第1の変動磁化の方位と前記第3の変動磁化の方位を切り替える、請求項18記載のMRAM装置。
  20. 各々が第1の変動磁化を有する磁気偏極子と第2の変動磁化を有する自由磁気素子とを含む複数のMRAMセルを備える磁気ランダムアクセスメモリ(「MRAM」)装置にデータを書き込む方法であって、
    書込指定されたMRAMセルを含む、複数のMRAMセルの行に共通桁電流を印加すること、
    前記行内における各MRAMセルの前記第1の変動磁化の方位を前記共通桁電流に応じて切り替えること、
    前記書込指定されたMRAMセルを含む、複数のMRAMセルの列に共通書込電流を印加すること、
    前記書込指定されたMRAMセルの前記第2の変動磁化の方位を前記共通書込電流に応じて選択的に書込状態に切り替える一方、前記列内における他のMRAMセルの前記第2の変動磁化の方位を維持すること、
    を備える方法。
JP2007537901A 2004-10-22 2005-09-27 角度依存選択性を用いる「スピントランスファ型」mram Pending JP2008518439A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/971,741 US7149106B2 (en) 2004-10-22 2004-10-22 Spin-transfer based MRAM using angular-dependent selectivity
PCT/US2005/034260 WO2006047027A2 (en) 2004-10-22 2005-09-27 Spin-transfer based mram using angular-dependent selectivity

Publications (1)

Publication Number Publication Date
JP2008518439A true JP2008518439A (ja) 2008-05-29

Family

ID=36206017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007537901A Pending JP2008518439A (ja) 2004-10-22 2005-09-27 角度依存選択性を用いる「スピントランスファ型」mram

Country Status (7)

Country Link
US (1) US7149106B2 (ja)
EP (1) EP1805766B1 (ja)
JP (1) JP2008518439A (ja)
CN (1) CN101036195B (ja)
AT (1) ATE467214T1 (ja)
DE (1) DE602005021137D1 (ja)
WO (1) WO2006047027A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305610A (ja) * 2006-05-08 2007-11-22 Tohoku Univ トンネル磁気抵抗素子、不揮発性磁気メモリ、発光素子および3端子素子
JP2011527094A (ja) * 2007-11-21 2011-10-20 マグアイシー テクノロジーズ インコーポレイテッド 分離cppアシスト書込を行うスピン注入mramデバイス

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391641B2 (en) 2005-11-23 2008-06-24 Samsung Electronics Co., Ltd. Multi-layered magnetic memory structures
US7457153B1 (en) * 2005-11-23 2008-11-25 Samsung Electronics Co., Ltd. Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers
US7502253B2 (en) * 2006-08-28 2009-03-10 Everspin Technologies, Inc. Spin-transfer based MRAM with reduced critical current density
US7508042B2 (en) * 2006-12-22 2009-03-24 Magic Technologies, Inc. Spin transfer MRAM device with magnetic biasing
US7629182B2 (en) * 2007-04-17 2009-12-08 Freescale Semiconductor, Inc. Space and process efficient MRAM and method
FR2924851B1 (fr) * 2007-12-05 2009-11-20 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement.
JP5260040B2 (ja) * 2007-12-19 2013-08-14 株式会社日立製作所 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
US7965543B2 (en) * 2009-04-30 2011-06-21 Everspin Technologies, Inc. Method for reducing current density in a magnetoelectronic device
US8064246B2 (en) * 2009-12-10 2011-11-22 John Casimir Slonczewski Creating spin-transfer torque in oscillators and memories
US9130151B2 (en) * 2010-01-11 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8228715B2 (en) * 2010-05-28 2012-07-24 Everspin Technologies, Inc. Structures and methods for a field-reset spin-torque MRAM
WO2012027861A1 (en) * 2010-08-31 2012-03-08 City University Of Hong Kong Magnetic memory cell
FR2964248B1 (fr) * 2010-09-01 2013-07-19 Commissariat Energie Atomique Dispositif magnetique et procede de lecture et d’ecriture dans un tel dispositif magnetique
KR101266792B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
US9082888B2 (en) * 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
US20150279904A1 (en) * 2014-04-01 2015-10-01 Spin Transfer Technologies, Inc. Magnetic tunnel junction for mram device
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) * 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10381552B2 (en) 2016-06-17 2019-08-13 Western Digital Technologies, Inc. SOT MRAM cell with perpendicular free layer and its cross-point array realization
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
EP3319134B1 (en) * 2016-11-02 2021-06-09 IMEC vzw An sot-stt mram device and a method of forming an mtj
US10211393B2 (en) 2017-02-23 2019-02-19 Sandisk Technologies Llc Spin accumulation torque MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US9953692B1 (en) 2017-04-11 2018-04-24 Sandisk Technologies Llc Spin orbit torque MRAM memory cell with enhanced thermal stability
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064073A2 (en) * 2003-01-07 2004-07-29 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
JP2004288844A (ja) * 2003-03-20 2004-10-14 Sony Corp 磁気記憶素子及びこれを用いた磁気記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) * 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US5838607A (en) * 1996-09-25 1998-11-17 Motorola, Inc. Spin polarized apparatus
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP2004165451A (ja) * 2002-11-13 2004-06-10 Sony Corp 磁気記憶素子及び磁気記憶素子の記録方法
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064073A2 (en) * 2003-01-07 2004-07-29 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
JP2004288844A (ja) * 2003-03-20 2004-10-14 Sony Corp 磁気記憶素子及びこれを用いた磁気記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305610A (ja) * 2006-05-08 2007-11-22 Tohoku Univ トンネル磁気抵抗素子、不揮発性磁気メモリ、発光素子および3端子素子
JP2011527094A (ja) * 2007-11-21 2011-10-20 マグアイシー テクノロジーズ インコーポレイテッド 分離cppアシスト書込を行うスピン注入mramデバイス

Also Published As

Publication number Publication date
WO2006047027A3 (en) 2006-12-07
EP1805766B1 (en) 2010-05-05
EP1805766A4 (en) 2009-05-27
DE602005021137D1 (de) 2010-06-17
CN101036195A (zh) 2007-09-12
US7149106B2 (en) 2006-12-12
WO2006047027A2 (en) 2006-05-04
ATE467214T1 (de) 2010-05-15
EP1805766A2 (en) 2007-07-11
US20060087880A1 (en) 2006-04-27
CN101036195B (zh) 2010-05-05

Similar Documents

Publication Publication Date Title
US7149106B2 (en) Spin-transfer based MRAM using angular-dependent selectivity
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US9837602B2 (en) Spin-orbit torque bit design for improved switching efficiency
US8508004B2 (en) Magnetic element having reduced current density
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6777730B2 (en) Antiparallel magnetoresistive memory cells
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
JP4492780B2 (ja) 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
US5768181A (en) Magnetic device having multi-layer with insulating and conductive layers
US5953248A (en) Low switching field magnetic tunneling junction for high density arrays
US6269018B1 (en) Magnetic random access memory using current through MTJ write mechanism
JP4226295B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
KR20120025489A (ko) 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택
EP2656346B1 (en) Memory array having local source lines
JP2004064073A (ja) 磁気メモリデバイスおよび方法
US20180061887A1 (en) Magnetoresistive random access memory (mram) with an interconnect that generates a spin current and a magnetic field effect
US6873542B2 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
US6980466B2 (en) Soft-reference four conductor magnetic memory storage device
US7102920B2 (en) Soft-reference three conductor magnetic memory storage device
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
JP3977816B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
WO2004093087A1 (en) Magnetic memory device
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313