JP2004288844A - 磁気記憶素子及びこれを用いた磁気記憶装置 - Google Patents
磁気記憶素子及びこれを用いた磁気記憶装置 Download PDFInfo
- Publication number
- JP2004288844A JP2004288844A JP2003078448A JP2003078448A JP2004288844A JP 2004288844 A JP2004288844 A JP 2004288844A JP 2003078448 A JP2003078448 A JP 2003078448A JP 2003078448 A JP2003078448 A JP 2003078448A JP 2004288844 A JP2004288844 A JP 2004288844A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- magnetic layer
- layer
- wiring
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】充分な出力電圧を得ることができると共に、記憶層となる磁性層の磁化の反転を容易に行うことができる磁気記憶素子、及びこの磁気記憶素子を備えた磁気記憶装置を提供する。
【解決手段】磁化の向きが固定された第1の磁性層1と、磁化の向きが可変で記憶担体となる第2の磁性層2とが、非磁性導体層4を挟んで積層され、第2の磁性層と磁化の向きが固定された第3の磁性層3とが磁気トンネル接合を形成して成る磁気記憶素子10を構成する。また、この磁気記憶素子10と、第1の磁性層1側に接続された配線と、第2の磁性層2側に接続された配線と、第3の磁性層3側に接続された配線とを有し、これら配線の交差点付近に磁気記憶素子10が配置された磁気記憶装置を構成する。
【選択図】 図2
【解決手段】磁化の向きが固定された第1の磁性層1と、磁化の向きが可変で記憶担体となる第2の磁性層2とが、非磁性導体層4を挟んで積層され、第2の磁性層と磁化の向きが固定された第3の磁性層3とが磁気トンネル接合を形成して成る磁気記憶素子10を構成する。また、この磁気記憶素子10と、第1の磁性層1側に接続された配線と、第2の磁性層2側に接続された配線と、第3の磁性層3側に接続された配線とを有し、これら配線の交差点付近に磁気記憶素子10が配置された磁気記憶装置を構成する。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、磁気記憶素子及び磁気記憶素子を用いて構成された磁気記憶装置に係わる。
【0002】
【従来の技術】
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のDRAMが広く使用されている。
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
【0003】
そして、不揮発メモリとして、磁性体の磁化状態により情報を記録する磁気記憶素子を用いた磁気ランダム・アクセス・メモリ(MRAM)の開発が進められている(例えば非特許文献1参照)。
【0004】
このような磁気記憶素子を、大規模固体集積回路(LSI)の中で利用するために、様々な試みがなされている。
そして、大規模固体集積回路(LSI)のさらなる集積化を図るためには、磁気記憶素子も微細化することが求められる。
【0005】
しかしながら、例えば上述のMRAMにおいては、このような配線を流れる電流が作る磁場により、メモリ要素である磁性層の磁化を反転する駆動を行っているため、磁気記憶素子の微細化に伴い、配線の断面積が小さくなることにより、発生することのできる磁場の強度が小さくなってしまう。そのため、ある程度以上に素子を微細化すると、磁化反転を起こせなくなる限界がある。
【0006】
このような素子の微細化の限界を克服する手段として、一定した磁化の向きをもつ第1の磁性層と磁化の向きが変更可能な第2の磁性層とを積層した構造を用い、両磁性層を貫くように電流を流すことによって、磁場によらずに第2の磁性層の磁化の向きを変えることが試みられるようになった。
こうして磁化の向きが変えられる現象は、『スピン注入』あるいは『スピン輸送トルク』の効果と呼ばれる(例えば、非特許文献2参照)。
【0007】
この効果を得るために、第1の磁性層から第2の磁性層へ、又はその逆方向に流される電流密度は、106〜107A/cm2 程度に大きい。
この大きい電流密度を許容する構造として、非磁性金属中間層を挟んで金属磁性層を配置し、この積層膜に垂直方向に電流を流す巨大磁気抵抗効果素子(GMR素子)の構造、即ちいわゆるCPP−GMR(Current Perpendicular to Plane GMR)素子構造が用いられている。
そして、このCPP−GMR素子構造を採用することにより、スピン輸送トルクによる磁化反転がなされることが実証されている。
【0008】
CPP−GMR素子は、磁気センサとして利用されている素子であり、2つの磁性層を有する積層膜を貫いて流れる電流に対する電気抵抗が、2つの磁性層の磁化の相対的な向きに依存する。
従って、スピン輸送トルク作用によって第2の磁性層の磁化の向きを変えてしまうことがない程度の電流を流すことにより、素子の抵抗を測定して、磁化の向きが変更可能な第2の磁性層の磁化の方向を知ることができる。
このような構成の磁気記憶素子が、スピン注入型MRAMとして提唱されている。
【0009】
【非特許文献1】
日経エレクトロニクス 2001.2.12号(第164頁−171頁)
【非特許文献2】
日経エレクトロニクス 2003.1.20号(第100頁)
【0010】
【発明が解決しようとする課題】
しかしながら、CPP−GMR素子の出力電圧は、在来型のMRAM、即ち配線を流れる電流が作る磁場で書き込みを行うMRAMにおいて主に用いられているTMR素子(トンネル磁気抵抗効果素子)と比較して、劣っているという問題がある。
そのため、磁気記憶素子に記録された情報を読み出す際に、情報の内容を正しく検出するために必要な出力電圧を得ることが困難になる。
【0011】
一方、素子構造として、TMR素子の構造、即ちトンネル絶縁層を磁性層で挟んだ構造を採用した場合には、トンネル絶縁層の抵抗が高いために、両磁性層の間に磁化反転に充分なスピン輸送トルクが働くほどの電流を流すことが困難である。
そのため、TMR素子は、スピン輸送トルク作用を用いて、情報の記録を行う磁気記憶素子として適していない。
【0012】
上述した問題の解決のために、本発明においては、充分な出力電圧を得ることができると共に、記憶層となる磁性層の磁化の反転を容易に行うことができる磁気記憶素子、及びこの磁気記憶素子を備えた磁気記憶装置を提供するものである。
【0013】
【課題を解決するための手段】
本発明の磁気記憶素子は、少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層され、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成るものである。
【0014】
上述の本発明の磁気記憶素子の構成によれば、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層されていることにより、第1の磁性層と第2の磁性層との間に比較的大きい電流密度で電流を流すことができ、この電流により記憶担体となる第2の磁性層の磁化の向きを変更することが可能になる。また、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成ることにより、これら第2の磁性層と第3の磁性層との間の抵抗を測定すれば、磁気トンネル接合により高い抵抗を有するので、第2の磁性層の磁化の向きに対応した抵抗の変化を検出することが充分可能な出力電圧が得られる。
【0015】
本発明の磁気記憶装置は、少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層され、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成る磁気記憶素子と、第1の磁性層側に接続された配線と、第2の磁性層側に接続された配線と、第3の磁性層側に接続された配線とを有し、第1の磁性層側に接続された配線及び第3の磁性層側に接続された配線と第2の磁性層側に接続された配線との交差点付近に、それぞれ磁気記憶素子が配置されて成るものである。
【0016】
上述の本発明の磁気記憶装置の構成によれば、上述の本発明の磁気記憶素子と、第1の磁性層側に接続された配線と、第2の磁性層側に接続された配線と、第3の磁性層側に接続された配線とを有し、第1の磁性層側に接続された配線及び第3の磁性層側に接続された配線と第2の磁性層側に接続された配線との交差点付近に、それぞれ磁気記憶素子が配置されていることにより、磁気記憶素子に対して、第1の磁性層と第2の磁性層との間に比較的大きい電流密度の電流を流して、第2の磁性層の磁化の向きを変更して、磁気記憶素子に情報を記録することが可能になる。また、第2の磁性層と第3の磁性層との間の抵抗を測定することにより、充分な出力電圧が得られ、第2の磁性層の磁化の向きに対応した抵抗の変化を検出して、磁気記憶素子に記録された情報を読み出すことができる。
【0017】
本発明の磁気記憶装置は、少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層され、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成り、非線形な電流−電圧特性を有する回路要素が、磁気トンネル接合と並列に、第2の磁性層と第3の磁性層に接続されている磁気記憶素子と、第1の磁性層側に接続された配線と、第3の磁性層側に接続された配線とを有し、第1の磁性層側に接続された配線と第3の磁性層側に接続された配線との交差点付近に、それぞれ磁気記憶素子が配置されて成るものである。
【0018】
上述の本発明の磁気記憶装置の構成によれば、磁気記憶素子の磁気トンネル接合と並列に、非線形な電流−電圧特性を有する回路要素が第2の磁性層と第3の磁性層に接続され、第1の磁性層側に接続された配線と、第3の磁性層側に接続された配線とを有し、第1の磁性層側に接続された配線と第3の磁性層側に接続された配線との交差点付近に、それぞれ磁気記憶素子が配置されていることにより、磁気記憶素子に対して、非線形な電流−電圧特性を有する回路要素の作用により、比較的大きい電圧を印加したときに電流量が多く流れ、この回路要素を通じて第1の磁性層と第2の磁性層との間に比較的大きい電流密度の電流を流して、第2の磁性層の磁化の向きを変更して、磁気記憶素子に情報を記録することが可能になる。また、第2の磁性層と第3の磁性層との間の抵抗を測定することにより、非線形な電流−電圧特性を有する回路要素の作用により、磁気トンネル接合側で充分な出力電圧が得られ、第2の磁性層の磁化の向きに対応した抵抗の変化を検出して、磁気記憶素子に記録された情報を読み出すことができる。これにより、第2の磁性層側にアドレス用配線を接続しなくても、非線形な電流−電圧特性を有する回路要素の作用により情報の記録及び情報の読み出しの動作が可能になる。
【0019】
【発明の実施の形態】
本発明の磁気記憶素子は、少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層され、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成る磁気記憶素子である。
【0020】
また、上記本発明の磁気記憶素子において、外部の回路から第1の磁性層と第2の磁性層との間に電流を流して、第2の磁性層の磁化の向きを変更可能であり、第2の磁性層と第3の磁性層との間の抵抗を測定することにより第2の磁性層の磁化の向きを検出可能である構成を可能とする。
【0021】
また、上記本発明の磁気記憶素子において、非線形な電流−電圧特性を有する回路要素が、磁気トンネル接合と並列に、第2の磁性層と第3の磁性層に接続されている構成を可能とする。
【0022】
また、上記本発明の磁気記憶素子において、さらに非線形な電流−電圧特性を有する回路要素をツェナーダイオードにより構成することを可能とする。
【0023】
即ち、本発明の磁気記憶素子の概念図を図1に示すように、第1の磁性層1と第2の磁性層2とが非磁性導体層4を挟んで積層されていると共に、第2の磁性層2と第3の磁性層3とにより磁気トンネル接合MTJが形成されている。
また、第1の磁性層1及び第3の磁性層3は、磁化の向きが固定されていて磁化固定層(固定層)となるものであり、第2の磁性層2は、磁化の向きが可変であることから記憶層(記憶担体)となるものである。
【0024】
従って、磁化の向きが可変である記憶用の磁性層と、一定の磁化の向きを保つ参照用の磁性層との2層から成る従来のMRAM用積層構造とは、一線を画す新規な構造となっている。
【0025】
第1の磁性層1と第2の磁性層2との間に、非磁性導体層4を挟んでいることにより、これら第1の磁性層1・非磁性導体層4・第2の磁性層2は、抵抗が低くなっており、充分な電流密度で電流を流すことができる。これにより、前述したスピン輸送トルク作用により第2の磁性層2の磁化を反転させるために必要な電流を流すことが可能になる。
【0026】
一方、第2の磁性層2と第3の磁性層3とにより磁気トンネル接合MTJが形成されていることにより、この部分の抵抗が高くなっており、積層方向に電流を流したときの出力電圧を大きくすることができる。これにより、第2の磁性層2の磁化の向きと、第3の磁性層3の固定された磁化の向きとの関係に従って、トンネル磁気抵抗効果による抵抗の変化を検出することが容易になるような出力電圧が得られる。
【0027】
続いて、本発明の具体的な実施の形態を説明する。
本発明の磁気記憶素子の一実施の形態の概略構成図を図2に示す。
この磁気記憶素子10は、前述した構成の第1の磁性層1と第2の磁性層2とが非磁性導体層4を挟んで配置されており、また第2の磁性層2と第3の磁性層3とがトンネル絶縁膜5を挟んで配置されて磁気トンネル接合(MTJ)が構成されている。
第1の磁性層1は、その上の反強磁性層6により、磁化の方向が固定されている。第3の磁性層3は、その下の反強磁性層7により、磁化の方向が固定されている。
そして、例えば、図中左右方向(x方向)が各磁性層1,2,3の磁化容易軸方向になり、紙面に垂直な方向(y方向)が各磁性層1,2,3の磁化困難軸方向になるように配置する。
【0028】
各磁性層1,2,3に用いられる磁性材料は、特に限定されず、従来のGMR素子(巨大磁気抵抗効果素子)やTMR素子(トンネル磁気抵抗効果素子)に用いられている磁性材料を用いることが可能である。
非磁性導体層4には、GMR素子に用いられている非磁性導体材料、例えば金、銀、銅、アルミニウム等非磁性の金属を用いることができる。
トンネル絶縁膜5には、例えばアルミ酸化膜、アルミ窒化膜、ジルコニウム酸化膜、亜鉛酸化膜、タンタル酸化膜、シリコン酸化膜、シリコン窒化膜等を用いることができ、TMR素子のトンネル絶縁膜に用いられている絶縁材料と同様の材料を用いることが可能である。
【0029】
さらに、上述した構成の積層構造体に対して、第2の磁性層2の磁化状態、即ち磁化の向きの切り替え(磁気記憶素子10がメモリ用途である場合には情報の書き込みに相当する)と、第2の磁性層2の磁化状態の電気的検出(磁気記憶素子10がメモリ用途である場合には記録された情報の読み出しに相当する)を実現できるように磁気記憶素子を構成する。
【0030】
そのために、この積層構造体の外部に接続された電気回路を用いて、第1の磁性層1と第2の磁性層2とを貫いて流れる電流を供給して、第2の磁性層2の磁化の向きを変化させることができると共に、第2の磁性層2と第3の磁性層3との間のトンネル抵抗を測定して、第2の磁性層2の磁化の向きを知ることができるように構成する。
【0031】
この動作を実現するために、各磁性層1,2,3に、それぞれ電位を印加することができるように構成する。
具体的には、例えば図3に示すように、第1の磁性層1側に、即ち反強磁性層6に第1の端子T1を接続し、第3の磁性層3側に、即ち反強磁性層7に第2の端子T2を接続し、第2の磁性層2に第3の端子T3を接続する。そして、各端子T1,T2,T3は、それぞれ外部回路に接続され、外部回路からそれぞれに電位を印加することが可能であるように構成する。
【0032】
第1の端子T1と第3の端子T3の間にある各層1,4,2がすべて導体層であるため低抵抗であり、第1の端子T1と第3の端子T3との間に、スピン輸送トルク作用により第2の磁性層2の磁化の向きを変更する(反転させる)のに充分な電流密度の電流を流すことができる。
【0033】
なお、積層構造の途中にある第2の磁性層2と第3の端子T3との具体的な接続方法は、特に限定されるものではない。
例えば、第2の磁性層2の外側に第3の端子T3となる導電層を形成して、接続を行ってもよい。
また、例えば、第2の磁性層2を積層構造の他の層よりも広いパターンに形成し、この第2の磁性層2の広がった部分の上に、第3の端子T3を接続してもよい。この場合は、パターニングや成膜工程がやや複雑になるが、第2の磁性層2が薄くなっても容易に端子T3を接続することができる利点を有する。
【0034】
続いて、本実施の形態の磁気記憶素子10に対して、情報の記録を行う駆動動作を説明する。
【0035】
まず、図4Aに示すように、図3に示した磁気記憶素子10の構成において、第1の磁性層1の磁化M1及び第3の磁性層3の磁化M3が図中右向きに固定され、第2の磁性層の磁化M2がその反対の左向きになっている状態から、記録を行うものとして説明する。
【0036】
次に、図4Bに示すように、第1の磁性層1側の第1の端子T1と、第2の磁性層2に接続された第3の端子T3とに、それぞれ電位を印加して、これら第1の端子T1と第3の端子T3との間に、第1の端子T1から第3の端子T3に向かうキャリア流(荷電担体の流れ)Jを流す。
必要なキャリア流は、例えば次のようにして実現される。荷電が負の電子がキャリアである金属の場合、キャリアの流れは電流と逆向きになる。従って、電流が第3の端子T3から第1の端子に向かって流れるように、第3の端子T3が第1の端子T1よりも高電位になるような電圧を印加すればよい。
これにより、キャリア流Jによるスピン駆動トルクの作用が生じて、第2の磁性層2の磁化M2の向きが動いていく。
【0037】
そして、このキャリア流Jにより、第2の磁性層2の磁化M2が右向きに反転される。
最終的には、キャリア流Jを停止した後も、図4Cに示すように第2の磁性層2の磁化M2が右向きに保持される。
このようにして、第2の磁性層2の磁化M2が、左向きから右向きに反転され、情報の記録がなされる。
【0038】
一方、図4Cに示す状態から、情報の内容を変更する場合には、第2の磁性層2の磁化M2を、右向きから左向きに反転させる。その場合には、図4Bとは逆に、第3の端子T3から第1の端子T1に向かうキャリア流を流せばよい。
【0039】
そして、第2の磁性層2の磁化M2の向きを、電気信号として読み出すためには、第1の端子T1側を開放し、第2の端子T2と第3の端子T3との間の電気抵抗を測定する。
第2の端子T2と第3の端子T3との間には、第2の磁性層2・トンネル絶縁膜5・第3の磁性層3を構成要素とする磁気トンネル接合MTJが形成されており、第2の磁性層2の磁化M2の向きと、参照用の第3の磁性層3の磁化M3の向きとの正逆によって大きな抵抗値の差異が現れる。
これにより、高い感度で、第2の磁性層2の磁化M2の向きを検出することができる。
【0040】
以上のようにして、スピン輸送トルク(又はスピン注入)による第2の磁性層2の磁化M2の反転と、磁気トンネル接合MTJによる第2の磁性層2の磁化状態の検出とを行うことができる。
これにより、磁気記憶素子10に対して、情報の記録と、記録された情報の読み出しとを、正しく行うことができる。
【0041】
上述の本実施の形態の磁気記憶素子10の構成によれば、磁化M1の向きが固定された第1の磁性層1と、磁化M2の向きが反転可能とされた第2の磁性層2とが、間に非磁性導体層4を挟んで配置されていることにより、第1の端子T1と第3の端子T3との間に大きい電流密度で電流を流すことができ、スピン輸送トルク(又はスピン注入)による第2の磁性層2の磁化M2の向きの反転を行って、情報の記録を行うことができる。
そして、磁化M2の向きが反転可能である第2の磁性層2と、磁化M3の向きが固定された第3の磁性層3とが、間にトンネル絶縁膜5を挟んで配置されていることにより、第2の端子T2と第3の端子T3との間の抵抗を測定することにより、高い出力電圧が得られ、第2の磁性層2の磁化M2の向きに応じて変化する抵抗変化を容易に検出することができる。
従って、情報の記録及び記録された情報の読み出しを、容易に行うことができる。
【0042】
また、本実施の形態の磁気記憶素子10では、スピン輸送トルク(又はスピン注入)により、記録を行うようにしているため、磁気記憶素子10を微細化するのに従って、記録に必要な電流量を低減することができる利点を有する。
これは、第2の磁性層2の磁化M2を反転させるには、一定以上の電流密度があればよいが、素子が微細化して電流の流れる断面積が低減されると必要な電流量も低減されるからである。
本実施の形態において、積層された膜の大きさ(基板面内の広がり)を40nm×120nmとしたところ、スピン輸送トルクでの磁化反転が3.8mAの電流で達成された。電流が発生する磁場によって書き込みを行う従来型のMRAMでの典型的な書き込み電流は数mAであるから、本実施の形態の構成では、上記の素子寸法で既に従来型よりも低めの書き込み所要電流が実現されている。前述したように、スピン輸送トルクによる磁化反転に必要な電流密度は素子寸法に依らないから、素子がより小さくなれば所要書き込み電流はさらに小さくなる。
従って、磁気記憶素子を微細化する場合に好適である。
【0043】
なお、上述の実施の形態の磁気記憶素子10では、第1の磁性層1、第2の磁性層2、第3の磁性層3をこの順に積層した構成であったが、例えば図5及び図6に示すように、第2の磁性層2を広く形成して、それぞれ第1の磁性層1と対向する部分2Aと第3の磁性層3と対向する部分2Bとを振り分けた磁気記憶素子20を構成してもよい。
このように構成することにより、第3の端子T3を通り第2の磁性層2から流れ出す、又は第2の磁性層2に流れ込む電流路として、最大の場合には第2の磁性層2の底面全体を利用できる(図6において第3の端子T3に向かう配線は一本の直線で模式的に表されているが、実際の構造としては、例えば第2の磁性層2と同じ又はそれ以上の底面積を有する柱状導体を用いることができる)。このようにして、第2の磁性層2の側方に第3の端子T3への配線を設ける場合に較べて、電流の集中を避けることが可能になる。電流の極度の集中は、局所的な過熱やエレクトロマイグレーションによって素子の劣化をもたらすが、図6のような構成によれば、その危険を避けることが可能になる利点を有する。
【0044】
なお、第1の磁性層1と第3の磁性層3の磁化の向きを固定するためには、上述の実施の形態のように反強磁性層6,7を積層する、従来知られた方法の他にも可能であり、例えば磁性層の横に高保磁力磁性層を隣接させたアバット構造(abutted structure )を設けてもよい。
【0045】
上述の実施の形態の磁気記憶素子10を多数マトリクス状に配置することにより、磁気記憶装置を構成することができる。上述の実施の形態の磁気記憶素子10を用いることにより、安定して情報の記録及び情報の読み出しを行うことができる磁気記憶装置を構成することができる。
【0046】
次に、本発明の磁気記憶装置の一実施の形態として、上述の実施の形態の磁気記憶素子10を用いて構成した磁気記憶装置の概略構成図(平面図)を図7に示す。なお、多数配置された磁気記憶素子10のうち、図7では縦4個・横4個分を図示している。
【0047】
この磁気記憶装置101は、x方向に延びる第1の配線111と、y方向に延びる第2の配線112と、x方向に延びる第3の配線113とが、それぞれ多数格子状に配置されている。そして、第1の配線111及び第3の配線113と第2の配線112との各交差点付近に、図3に示した構成の磁気記憶素子10が設けられて構成されている。
また、第1の配線111は、各磁気記憶素子10の第2の端子T2に接続されている。第2の配線112は、各磁気記憶素子10の第3の端子T3に接続されている。第3の配線113は、各行の磁気記憶素子10上に配置され、各磁気記憶素子10の第1の端子T1に接続されている。
従って、第1の配線111及び第3の配線113により、記録を行う磁気記憶素子10の行を指定すると共に、第2の配線112により、記録を行う磁気記憶素子10の列を指定することができる。
これら第1の配線111、第2の配線112、第3の配線113は、それぞれ異なる3層の配線層、即ち例えば第1層の配線層、第2層の配線層、第3層の配線層により形成されている。
【0048】
このように磁気記憶装置を構成した場合、例えば次のようにして磁気記憶素子10に対して記録を行う。
まず、多数ある第2の配線112及び第3の配線113からそれぞれ書き込み対象とする1個の磁気記憶素子10に達する1本ずつを選択し、これら第2の配線112が指定する1つの列及び第3の配線113が指定する1つの行の交差点付近にある磁気記憶素子10に記録する情報の内容(「0」或いは「1」)に対応して、第2の配線112及び第3の配線113から磁気記憶素子10へ流す電流の向きを設定し、対象の磁気記憶素子10に充分な電流を流すに足る電位差を2本の配線の間に与える。例えば、書き込みに適した閾値電圧(threshold voltage )をVthとすれば、対象とする磁気記憶素子10に達する第2の配線112の電位を(1/2)Vthとし、同じく対象とする磁気記憶素子10に達する第3の配線113の電位を−(1/2)Vthとする。これにより、第2の配線112に接続された第3の端子T3と第3の配線113に接続された第1の端子T1との間には両配線の電位差であるVthの印加電圧に相応した電流が流れ、図3の反強磁性層6・第1の磁性層1・非磁性導体層4・第2の磁性層2に電流が流れるので、スピン輸送トルク(又はスピン注入)により第2の磁性層2の磁化M2の向きを反転させて、情報を記録することができる。
そして、選択する第2の配線112及び第3の配線113の組を次の組に変えて、第2の配線112及び第3の配線113から磁気記憶素子10へ電流を流すことにより、記録をしようとする全ての磁気記憶素子10に情報の記録を行うことができる。
【0049】
上述したように記録を行うことにより、選択された磁気記憶素子10、即ち対応する第2の配線112及び第3の配線113から電流を流した磁気記憶素子10では、スピン輸送トルク(又はスピン注入)により第2の磁性層2の磁化M2の向きが反転して、情報を記録することができる。
これに対して、選択されていない磁気記憶素子10では、対応する第2の配線112及び第3の配線113のうちの一方或いは両方の電位は0であり、最大でも(1/2)Vthの電位差しかないため、磁気記憶素子10内には、第2の磁性層2の磁化M2の向きを反転するような電流密度の電流が流れない。これにより、選択されていない磁気記憶素子10に誤って記録されることがない。
【0050】
また、記録されている情報を読み出す場合には、情報を読み出そうとする磁気記憶素子10に対応する第1の配線111及び第2の配線112を選択し、第1の配線111に接続された第2の端子T2と、第2の配線112に接続された第3の端子T3との間の抵抗を測定する。これにより、第2の端子T2と第3の端子T3との間、即ち図3の反強磁性層7・第3の磁性層3・トンネル絶縁膜5・第2の磁性層2の抵抗を測定することができる。トンネル絶縁膜5を通して抵抗を測定しているため、第2の磁性層2の磁化M2の向きの違いによる抵抗値の変化を判別するのに必要な、充分高い出力電圧を得ることができる。
そして、選択する第1の配線111及び第2の配線112の組を次の組に変えて、磁気記憶素子10の第2の端子T2と第3の端子T3との間の抵抗を測定することにより、情報を読み出そうとする全ての磁気記憶素子10の情報の読み出しを行うことができる。
【0051】
上述の本実施の形態の磁気記憶装置101の構成によれば、誤って目的以外の磁気記憶素子10に記録してしまうことがなく、第2の配線112と第3の配線113から磁気記憶素子10に充分大きい電流密度で電流を流すことができ、スピン輸送トルク(又はスピン注入)により安定して正確に記録を行うことが可能になる。
そして、記憶容量を大きくするために、磁気記憶素子を微小化するほど、スピン輸送トルク(又はスピン注入)による記録が有利になり、記録に必要な電流量を素子の微小化に従って低減することができるため、本実施の形態の磁気記憶装置101は、記憶容量を増大させるために好適である。また、磁気記憶装置101の消費電力を低減することができる。
また、第1の配線111と第2の配線112とを選択して、磁気記憶素子10の第2の端子T2と第3の端子T3との間の抵抗を測定することにより、高い出力電圧により、容易に磁気記憶素子10に記録された情報の読み出しを行うことができる。
【0052】
次に、本発明の磁気記憶素子の他の実施の形態の概略構成図を図8に示す。
この磁気記憶素子30は、磁化の向きを変更することが可能である第2の磁性層2を、上側磁性層21とスペーサー層22と下側磁性層23の3層を積層した複合構造としている。
【0053】
スペーサー層22は、比較的大きな厚さを持ち、磁化は低いがその上下にある上側磁性層21の磁化M2A及び下側磁性層23の磁化M2Bの相対的方向を常に一定に保つ作用を有するものである。
例えば、銀Ag中に鉄Feのナノクラスターを分散させた材料を用いて、スペーサー層22を構成することができる。この場合、Feナノクラスターを介して、スペーサー層22の上下の磁性層21,23に強磁性的な層間結合が形成されることが確かめられた。
この他、電気伝導率の比較的高い金属である、Ag,Au,Cu,Al,Crと、磁性金属であるFe,Co,Niとの組み合わせをスパッタリングにより堆積した薄膜で同様の作用が期待される。そして、Ag−Co,Ag−Ni,Au−Ni,Cu−Fe,Al−Co,Al−Fe,Cr−Coの各組み合わせにおいて強磁性的な層間結合が得られた。
なお、同様の作用が得られる材料であれば、その他の材料を用いてスペーサー層22を構成してもよい。
ここで、図2や図5に示した構造の磁気記憶素子の各層の典型的な膜厚は次のようなものである。即ち、磁化が固定された第1の磁性層1は10nmないし50nmと相対的に厚く、磁化方向が可変である第2の磁性層2は1.5nmないし10nmと相対的に薄い。これらの中間の非磁性導体層4は、あまり厚すぎるとキャリアが流れる間にスピンを乱す散乱を受ける不利があるため、5nmないし30nmである。
これに対して、図8に示したようにスペーサー層22を用いて第2の磁性層2を複合化した場合には、複合構造の上部磁性層21および下部磁性層23の膜厚は1.5nmないし10nmの範囲に選定される(複合構造の中で上部磁性層21が主、下部磁性層23が従となって両方が向く磁化方向が決まるように、下部磁性層23の膜厚は上部磁性層21の膜厚よりも小さく選定される)。また、スペーサー層22の膜厚は20nmないし100nmの範囲に選定することができる。
上述した膜厚範囲から、単層膜と複合構造の場合について第2の磁性層の厚さを比較すると、単層膜の場合には1.5nmないし10nmであるが、上部磁性層21・スペーサー層22・下部磁性層23の複合構造の厚さは23nmないし120nmとなり、かなり厚い。
【0054】
そして、スペーサー層22の作用により、上側磁性層21の磁化M2A及び下側磁性層23の磁化M2Bが、図8に示すように、同じ向き(例えば図中左向き)に揃えられる。
【0055】
本実施の形態の磁気記憶素子30の構成によれば、先の実施の形態の磁気記憶素子10と同様に、記録の際の電流密度を大きくしてスピン輸送トルク(又はスピン注入)による記録を容易に行うことができ、記録を読み出す際に出力電圧を大きくして容易に記録内容の判別を行うことができる効果を有する。
【0056】
さらに、本実施の形態の磁気記憶素子30によれば、第2の磁性層2が上述の複合構造とされていることにより、次のような利点を有している。
【0057】
まず第1に、スペーサー層22によって第2の磁性層2全体が充分な厚さを有しているため、第3の端子T3を設ける加工が容易になる。また、単層の磁性層に第3の端子T3を接続した場合には、第3の端子T3付近の電流路の断面積が積層膜の面積に較べて小さくなるのに対して、上述の複合構造により、第3の端子T3付近の電流路の断面積を比較的大きくすることができ、第2の磁性層2の第3の端子T3に近い側での過剰な電流の集中が確実に緩和できるようになる。
【0058】
第2に、スピン輸送トルク作用を発揮するには、磁性層全面を電流が一様に貫き流れることが望ましい。スペーサー層22がない場合は、例えば第1の端子T1から第2の磁性層2に流れ込んだキャリアが絶縁層(トンネル絶縁膜)に衝突して散乱されるが、スペーサー層22を設けた場合は、スペーサー層22中の磁性原子の濃度が低いため、論文等(例えば、L.Berger,Physical Review,Vol.B54,9353(1996)又はJ.Slonczewski,Journal of Magnetism and Magnetic Materials,Vol.159,L1,(1996))に記載された理想的な構造のように、キャリアが散乱をあまり受けることなく、上側磁性層21を貫通することができる。
【0059】
第3に、こうして理想的に駆動された上側磁性層21の磁化M2Aの向きは、スペーサー層22を介した層間結合によってトンネル接合面に対向した下側磁性層23の磁化M2Bの向きに引き継がれるので、トンネル磁気抵抗によりその磁化の向きを検出することができる。さらに、下側磁性層23として、スピン偏極の高い材料を用いれば、トンネル磁気抵抗効果を効果的に増大させることができる。
【0060】
従って、第3の端子T3を設ける加工を容易にして、第3の端子T3付近の電流の集中を緩和することができる。
また、電流を上側磁性層21全体に流して、絶縁層における散乱を抑制することにより、充分な電流密度の電流を上側磁性層21に流して、上側磁性層21の磁化M2Aの向きを容易に反転することができる。
【0061】
続いて、本発明の磁気記憶素子のさらに他の実施の形態の概略構成図を図9に示す。
この磁気記憶素子40は、第2の磁性層2及び第3の磁性層3による磁気トンネル接合MTJと並列して、非線形回路要素31が設けられて構成されている。
即ち、この非線形回路要素31は、一方が第2の磁性層2と接続され、他方が第3の磁性層3側に接続された第2の端子T2と接続されている。
その他の構成は、図2に示した磁気記憶素子10と同様であるので、同一符号を付して重複説明を省略する。
【0062】
MRAMのメモリセルに能動素子を含ませるという概念は、例えば特開2001−203332号に記載されているが、本発明においては、スピン輸送トルクを利用した磁気記憶素子に能動素子を組み込む点で新しく、また非線形回路要素の有用な接続箇所を限定した点で新規である。
また、従来は、多数ある磁気記憶素子の選択や、抵抗出力の増幅のために、能動素子を使用することが考えられていたのに対して、本発明では、情報の記録の動作を行うための駆動用に、能動素子を使用している。
【0063】
次に、非線形回路要素31を、具体的な回路部品で構成した形態をいくつか示す。
【0064】
図10に示す磁気記憶素子41は、非線形回路要素として、MOS型のトランジスタ32を接続した形態である。
第2の磁性層2に接続された第3の端子T3に、トランジスタ32のソース・ドレインのうちの一方が接続されている。
また、第3の磁性層3側の反強磁性層7に接続された第2の端子T2に、トランジスタ32のソース・ドレインのうちの他方が接続されている。
そして、トランジスタ32のゲートには、第4の端子T4が接続されており、この第4の端子T4を通じて、トランジスタ32のONとOFFの制御のための電圧が印加される。
【0065】
このように磁気記憶素子41を構成していることにより、次のように動作させて、情報の記録を行うことができる。
【0066】
まず、第2の磁性層2の磁化を反転させて情報を記録するときには、トランジスタ32をON状態にして、第2の端子T2と第3の端子T3との間を短絡する。これにより、第1の端子T1−反強磁性層6−第1の磁性層1−第2の磁性層−第3の端子T3−トランジスタ32のチャネル−第2の端子T3という、いずれも導体層又は導電性の高い半導体層(トランジスタ32のチャネル)による電流路が形成されるため、第1の端子T1と第3の端子T3との間に高い電流密度の電流を無理なく流すことができ、容易に情報の記録を行うことができる。
【0067】
また、磁気トンネル接合の抵抗を測定して情報を読み出すときには、トランジスタ32をOFF状態にして第1の端子T1と第2の端子T2の間の抵抗を測定すれば、トンネル絶縁膜5を挟んで高い出力電圧が得られ、第1の端子T1と第2の端子T2との間で容易に抵抗を測定できる。
【0068】
このように、トランジスタ32のON/OFFにより磁気トンネル接合MTJの並列インピーダンスを変える操作を行うことによって、図3の構成では第1の端子T1及び第3の端子T3の組、又は第2の端子T2及び第3の端子T3の組を使い分けなければならなかった操作が、いずれも第1の端子T1と第2の端子T2だけを用いて実現されるようになる。
【0069】
図11に示す磁気記憶素子42は、非線形回路要素として、2つのダイオード33A,33Bを互いに並列に、かつ逆向きに接続したダイオード回路33を用いた形態である。
【0070】
図10に示した磁気記憶素子41の形態では、トランジスタ32のゲート電圧を外部から制御することが必要であったが、本形態の磁気記憶素子42では、ダイオード回路33の非線形性によって、第2の端子T2と第3の端子T3の間の並列インピーダンスが印加電圧に応じて自動的に変わるため、外部から見れば第1の端子T1及び第2の端子T2だけの擬2端子素子で同じ動作(即ち、充分大きな電流密度でスピン輸送トルクを利用した情報の書き込みを実現し、かつトンネル磁気抵抗効果を利用した充分大きな出力電圧での情報の読み出しを行うこと)が達成される。
【0071】
即ち、第1の端子T1と第2の端子T2との間に電圧Vを印加したときに、第2の端子T2と第3の端子T3との間に印加される電圧V23がダイオード33A,33Bの順方向電圧を超えた場合には、2つのダイオード33A,33Bのいずれかが短絡されるため、第1の端子T1と第3の端子T3との間、即ち第1の磁性層1・非磁性導体層4・第2の磁性層2に大きな電流が流れ、第2の磁性層2の磁化の向きを制御することができる。
一方、第2の端子T2と第3の端子T3との間に印加される電圧V23がダイオード33A,33Bの順方向電圧未満の場合には、ダイオード33A,33Bの抵抗が比較的大きくなっているため、トンネル絶縁膜5を介した磁気トンネル接合側にトンネル電流を流して、磁気トンネル接合の抵抗測定を行うことが可能になる。
【0072】
そして、ダイオード33A,33Bの順方向電圧は、通常0.5V 程度であり、それ以上ではダイオード回路33側が短絡されるので、磁気トンネル接合を破壊するような電圧が加わることを自動的に避けることができる、という利点も有している。
【0073】
次に、2個のダイオード33A,33Bを用いる代わりに、1個のツェナーダイオード34を用いて非線形回路要素を構成した形態の磁気記憶素子43を図12Aに示す。また、ツェナーダイオード34の電流−電圧特性を図12Bに示す。
本形態においても、ツェナーダイオード34の非線形性によって、第2の端子T2と第3の端子T3の間の並列インピーダンスが自動的に変わるため、外部から見れば第1の端子T1及び第2の端子T2だけの擬2端子素子で同じ動作(即ち、充分大きな電流密度でスピン輸送トルクを利用した情報の書き込みを実現し、かつトンネル磁気抵抗効果を利用した充分大きな出力電圧での情報の読み出しを行うこと)が達成される。
【0074】
そして、例えば、図12Bの順バイアス電圧側にある第1の書き込み動作点PW1において、例えば「1」の情報を書き込み、逆バイアス電圧側にある第2の書き込み動作点PW2において、例えば「0」の情報を書き込むことができる。
また、図12Bの逆バイアス電圧側の抵抗が高い(電圧の絶対値が閾値電圧より小さい)部分にある読み出し動作点PR1において、磁気トンネル接合の抵抗を測定することにより、記録された情報を読み出すことができる。
【0075】
この形態の場合の利点は、読み出し動作時の磁気トンネル接合への印加電圧を必要に応じて高めに設定できることである。
例えば、破壊耐圧が2Vの磁気トンネル接合を用いた場合には、読み出し動作時に、図11のダイオード回路33では0.5V程度の電圧しか印加することができないのに対して、本形態の構成でツェナー電圧が1.5Vのツェナーダイオード34を用いることにより、例えば図12Bの読み出し動作点PR1において、1Vの印加電圧で容易にかつ正確に磁気トンネル接合部の抵抗の測定ができる。
また、ツェナーダイオード34に順方向電圧を加える場合には、蓄積容量が生じて速い応答が阻害されるが、読み出し動作点PR1を逆バイアス側としていることにより、速い応答がなされ、高速な読み出しに適している。
【0076】
なお、本形態ではツェナーダイオード34を用いたが、同様に作用するものであれば、その他の構成も可能であり、例えばアバランシェ作用を利用したダイオードを用いてもよい。
【0077】
次に、磁気トンネル接合に並列接続される非線形回路要素の電流−電圧特性を対称化した形態を示す。
具体的には、磁気記憶素子44の概略構成図を図13Aに示すように、非線形回路要素として、ダイオード35Aとツェナーダイオード36Aとを互いに順方向が逆になるように直列接続した第1の部分と、ダイオード35Bとツェナーダイオード36Bとを互いに順方向が逆になるように直列接続した第2の部分とを有し、第1の部分と第2の部分とが並列に接続されている。なお、ダイオード35Aとダイオード35B、並びにツェナーダイオード36Aとツェナーダイオード36Bは、いずれも互いに順方向が逆になっている。
【0078】
このように非線形回路要素を構成したことにより、非線形回路要素の電流−電圧特性を図13Bに示すように、電流−電圧特性を、順バイアス電圧のときと逆バイアス電圧のときとで対称にすることができる。
【0079】
これによって、読み出し時に第1の読み出し動作点PR1或いは第2の読み出し動作点PR2のいずれか一方において、ある特定の情報(「0」又は「1」)を書き込んだときの前後の磁気トンネル接合の抵抗を測定して、抵抗を比較することにより、いわゆる自己参照的検出(例えば『日経エレクトロニクス』2003.2.17, 28ページ参照)を行うことが可能になる。
書き込んだ後の抵抗が書き込む前と同じ場合には、書き込んだ情報と同じ情報が記録されていたことがわかり、書き込んだ後の抵抗が書き込む前と異なる場合には、書き込んだ情報と異なる情報が記録されていたことがわかる。
【0080】
なお、図9の非線形回路要素31として、1個のダイオードを用いて磁気記憶素子40を構成してもよい。この場合は、情報の書き込みのための電流が一方向にしか流せなくなるが、例えばライトワンスの磁気メモリや、EEPROMのように全体を消去してから各メモリセルに情報を書き込む磁気メモリ等の、一方の情報(例えば「1」のみ)の書き込みが可能であればよい構成の磁気記憶装置に用いることができる。
【0081】
次に、本発明の磁気記憶装置の一実施の形態として、図9に示した構成の磁気記憶素子40を用いて構成した磁気記憶装置の概略構成図(平面図)を図14に示す。なお、多数配置された磁気記憶素子40のうち、図14では縦4個・横4個分を図示している。
【0082】
この磁気記憶装置102は、x方向に延びる第1の配線111と、y方向に延びる第2の配線112とが、それぞれ多数格子状に配置されている。そして、第1の配線111と第2の配線112との各交差点付近に、図9に示した構成の磁気記憶素子40が設けられて構成されている。
また、第1の配線111は、各磁気記憶素子40の第2の端子T2及び非線形回路要素31に接続されている。第2の配線112は、各行の磁気記憶素子40上に配置され、各磁気記憶素子40の第1の端子T1に接続されている。
従って、第1の配線111により、記録を行う磁気記憶素子40の行を指定すると共に、第2の配線112により、記録を行う磁気記憶素子40の列を指定することができる。
これら第1の配線111、第2の配線112は、それぞれ異なる配線層、即ち例えば第1層の配線層、第2層の配線層により形成されている。
【0083】
このように磁気記憶装置を構成した場合、例えば次のようにして磁気記憶素子40に対して記録を行う。
まず、多数ある第1の配線111及び第2の配線112からそれぞれ書き込み対象とする1個の磁気記憶素子40に達する1本ずつを選択し、これら第1の配線111が指定する1つの行及び第2の配線112が指定する1つの列の交差点付近にある磁気記憶素子40に記録する情報の内容(「0」或いは「1」)に対応して、第1の配線111及び第2の配線112から磁気記憶素子40へ流す電流の向きを設定し、対象の磁気記憶素子40に充分な電流を流すに足る電位差を2本の配線の間に与える。例えば、書き込みに適した閾値電圧(threshold voltage )を第1の端子T1と第2の端子T2の間に対してVthだとすれば、対象とする磁気記憶素子40に達する第1の配線111の電位を(1/2)Vthとし、同じく対象素子に達する第2の配線112の電位を−(1/2)Vthとする。この場合、閾値Vthの電圧が印加されたときに、非線形回路要素31を経由し磁気トンネル接合MTJのバイパスとなる電流路がON状態(低インピーダンス状態)になるように、非線形回路要素31の特性(例えば、ツェナーダイオードの降伏電圧(breakdown voltage )Vbが選択されていることが重要である。これにより、非線形回路要素31の特性から、磁気記憶素子40の磁気トンネル接合MTJ側よりも非線形回路要素31側に大きい電流密度の電流が流れ、即ち第1の配線111に接続された非線形回路要素31と第2の配線112に接続された第1の端子T1との間には両配線の電位差であるVthの印加電圧に相応した電流が流れ、図9の第1の磁性層1・非磁性導体層4・第2の磁性層2に電流が流れるので、スピン輸送トルク(又はスピン注入)により第2の磁性層2の磁化の向きを反転させて、情報を記録することができる。
そして、選択する第1の配線111及び第2の配線112の組を次の組に変えて、第1の配線111及び第2の配線112から磁気記憶素子40へ電流を流すことにより、記録をしようとする全ての磁気記憶素子40に情報の記録を行うことができる。
【0084】
上述したように記録を行うことにより、選択された磁気記憶素子40、即ち対応する第1の配線111及び第2の配線112から電流を流した磁気記憶素子40では、スピン輸送トルク(又はスピン注入)により第2の磁性層2の磁化の向きが反転して、情報を記録することができる。
これに対して、選択されていない磁気記憶素子40では、対応する第1の配線111及び第2の配線112のうちの一方或いは両方の電位は0であり、最大でも(1/2)Vthの電位差しかないため、磁気記憶素子40内には、第2の磁性層2の磁化の向きを反転するような電流密度の電流が流れない。これにより、選択されていない磁気記憶素子40に誤って記録されることがない。
特に、スピン輸送トルクによる書き込みの閾値電圧の絶対値|Vth|と、非線形回路要素31がONになる電圧の絶対値|Vb|との間に、|Vth|>|Vb|>|(1/2)Vth|の大小関係があるときには、非線形回路要素が書き込み対象素子の選択性を高める効果もある。即ち、上述のように選択された行又は列の配線のみに(1/2)Vth及び−(1/2)Vthの電位を与え、それ以外の配線には0電位を与えた場合、非線形回路要素31がONになるのは書き込み対象として選択された1個の磁気記憶素子40においてだけである。従って、この素子においてのみ、第1の磁性層1と第2の磁性層2を貫く大きな電流が流れる。
この事情を、前述した図7の構成で、3端子素子10に対して第2の配線112と第3の配線113にそれぞれ(1/2)Vthと−(1/2)Vthを与えた場合の状況と比較すると、選択性が向上していることが分かる。即ち、前述した3端子素子の場合、書き込み対象の素子自体ではないが0電位ではない(1/2)Vth又は−(1/2)Vthの電位が与えられた配線に接している素子においては、その第1の磁性層1と第2の磁性層2とを貫いて、そこに印加された電圧の大きさ|(1/2)Vth|に比例して書き込み閾値の半分の大きさの電流が流れる。
一方、本形態の擬2端子素子の場合、印加電圧が|(1/2)Vth|では非線形回路要素31がONにならないため、そこを流れる電流、ひいては第1の磁性層1と第2の磁性層2を貫いて流れる電流は著しく抑圧される。こうしてただ1個の素子だけを確実に選択した書き込みが達成される。
【0085】
また、記録されている情報を読み出す場合には、情報を読み出そうとする磁気記憶素子40に対応する第1の配線111及び第2の配線112を選択し、第1の配線111に接続された第2の端子T2と、第2の配線112に接続された第1の端子T1との間の抵抗を測定する。これにより、第1の端子T1と第2の端子T2との間、即ち図9の第1の磁性層1・非磁性導体層4・第2の磁性層2・磁気トンネル接合MTJ・第3の磁性層3の抵抗と、非線形回路要素31の抵抗との合成抵抗が得られる。非線形回路要素31の抵抗は、非線形回路要素31の電流−電圧特性に従って非線形回路要素31への印加電圧により決まる。非線形回路要素31への印加電圧は第1の端子T1と非線形回路要素31との間が導体層でほとんど電圧が生じないので、第1の端子T1と第2の端子T2との間の電圧とほぼ同じである。抵抗測定の際の第1の端子T1と第2の端子T2との間の印加電圧を、非線形回路要素31がONになる電圧Vbより小さく選定しておけば、非線形回路要素31はOFF状態にあり、その抵抗は磁気トンネル接合MTJの抵抗に較べて高い。このように高い抵抗が並列接続された場合の合成抵抗の値に対しては低い方の抵抗値が支配的になるので、第1の端子T1と第2の端子T2との間の抵抗値は磁気トンネル接合MTJの抵抗値をよく反映する。磁気トンネル接合MTJを通して抵抗を測定しているため、第2の磁性層2の磁化の向きの違いによる抵抗値の変化を判別するのに必要な、充分高い出力電圧を得ることができる。
そして、選択する第1の配線111及び第2の配線112の組を次の組に変えて、磁気記憶素子40の第1の端子T1と第2の端子T2との間の抵抗を測定することにより、情報を読み出そうとする全ての磁気記憶素子40の情報の読み出しを行うことができる。
【0086】
上述の本実施の形態の磁気記憶装置102の構成によれば、誤って目的以外の磁気記憶素子40に記録してしまうことがなく、第1の配線111と第2の配線112から磁気記憶素子40に充分大きい電流密度で電流を流すことができ、スピン輸送トルク(又はスピン注入)により安定して正確に記録を行うことが可能になる。
そして、記憶容量を大きくするために、磁気記憶素子を微小化するほど、スピン輸送トルク(又はスピン注入)による記録が有利になり、記録に必要な電流量を素子の微小化に従って低減することができるため、本実施の形態の磁気記憶装置102は、記憶容量を増大させるために好適である。また、磁気記憶装置102の消費電力を低減することができる。
また、第1の配線111と第2の配線112とを選択して、磁気記憶素子40の第1の端子T1と第2の端子T2との間の抵抗を測定することにより、高い出力電圧により、容易に磁気記憶素子40に記録された情報の読み出しを行うことができる。
【0087】
特に、この磁気記憶装置102の場合は、第1の配線(第1層の配線層)111と第2の配線(第2層の配線層)112の2つの配線で、記録を行うメモリセルの磁気記憶素子40を選択する操作を行うことができる。
従って、磁気記憶装置102の製造プロセスの簡略化や製造歩留まりの向上を図ることができる。
【0088】
また、図10〜図13に示した各形態の磁気記憶素子41,42,43を用いて、図14の磁気記憶装置102と同様に、配線の数を2種類に低減することができる磁気記憶装置を構成することができる。
【0089】
なお、上述した各実施の形態の磁気記憶素子では、非磁性導体層4がトンネル絶縁膜5よりも上方にあり、磁気トンネル接合が磁気記憶素子の下半分に配置されているが、逆に磁気トンネル接合が磁気記憶素子の上半分に配置され、非磁性導体層がトンネル絶縁膜よりも下方にある配置も可能である。
特に、図1等に示したように、磁気トンネル接合を磁気記憶素子の下半分(基板に近い側)に配置した場合には、薄いトンネル絶縁膜として、良質の膜を成膜しやすい、という利点がある。
【0090】
また、本発明において、磁気記憶素子の第1の磁性層、第2の磁性層、第3の磁性層は、単層に限定されるものではなく、図8に示したスペーサー層を設けた構成の他、複数の磁性層を積層した構成や複数の磁性層の間に非磁性層を挟んだフェリ磁性層等、複数層により形成してもよい。
【0091】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【0092】
【発明の効果】
上述の本発明によれば、磁気記憶素子の第1の磁性層と第2の磁性層との間に比較的大きい電流密度で電流を流して、第2の磁性層の磁化の向きを容易に反転して、磁気記憶素子に情報の記録を行うことができるため、磁気記憶素子を微小化したときでも記録に必要な電流密度を確保することができる。さらに、一定以上の電流密度があれば記録を行うことができるため、磁気記憶素子を微小化するほど、必要な電流を低減することができる。
また、本発明によれば、磁気記憶素子の第2の磁性層と第3の磁性層との間の磁気トンネル接合により、第2の磁性層と第3の磁性層との間の抵抗を測定することにより、記録された情報即ち第2の磁性層の磁化の向きを判別するのに充分な出力電圧が得られる。
【0093】
従って、本発明により、磁気記憶素子に対して、正しくかつ容易に情報の記録を行い、容易に記録された情報の読み出しを行うことができる。
また、磁気記憶素子の微小化に適しているため、磁気記憶素子を多数配置して磁気記憶装置を構成することにより、磁気記憶装置の集積化(高密度化)や小型化を図ることができる。
さらに、磁気記憶素子に情報を記録するために必要な電流量を低減して、磁気記憶装置全体の消費電力を低減することも可能になる。
【0094】
さらに、特に磁気記憶素子の第2の磁性層と第3の磁性層とに、磁気トンネル接合と並列に非線形の電圧−電流特性を有する回路要素を接続した構成としたときには、非線形の電圧−電流特性を有する回路要素の作用により、第1の磁性層と第2の磁性層との間に大きい電流密度で電流を流して、磁気記憶素子に情報を記録することができ、また磁気記憶素子の抵抗を測定したときに充分な出力電圧を得て磁気記憶素子に記録された情報を読み出すことができる。
そして、非線形の電圧−電流特性を有する回路要素を磁気記憶素子に設けたことにより、磁気記憶装置において外部から第2の磁性層側に接続された配線を設ける必要がなくなるため、配線層の数を低減して、磁気記憶装置の製造工程の簡略化や製造歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の磁気記憶素子の概念図である。
【図2】本発明の磁気記憶素子の一実施の形態の概略構成図である。
【図3】図2の磁気記憶素子において、各磁性層に端子を接続した構成を示す図である。
【図4】A〜C 図3に示す磁気記憶素子に対する記録動作を説明する図である。
【図5】第2の磁性層を広く形成し、第1の磁性層と対向する部分と第3の磁性層と対向する部分とに分けた形態を示す図である。
【図6】図5の磁気記憶素子において、各磁性層に端子を接続した構成を示す図である。
【図7】図3の磁気記憶素子を用いた磁気記憶装置の概略構成図(平面図)である。
【図8】本発明の磁気記憶素子の他の実施の形態の概略構成図である。
【図9】本発明の磁気記憶素子のさらに他の実施の形態の概略構成図である。
【図10】非線形回路要素にトランジスタを用いた形態の磁気記憶素子の概略構成図である。
【図11】非線形回路要素に2つのダイオードを用いた形態の磁気記憶素子の概略構成図である。
【図12】A 非線形回路要素にツェナーダイオードを用いた形態の磁気記憶素子の概略構成図である。
B 図12Aの磁気記憶素子の非線形回路要素の電流−電圧特性を示す図である。
【図13】A 非線形回路要素の電流−電圧特性を対称にした形態の磁気記憶素子の概略構成図である。
B 図13Aの磁気記憶素子の非線形回路要素の電流−電圧特性を示す図である。
【図14】図9の磁気記憶素子を用いた磁気記憶装置の概略構成図(平面図)である。
【符号の説明】
1 第1の磁性層、2 第2の磁性層、3 第3の磁性層、4 非磁性導体層、5 トンネル絶縁膜、6,7 反強磁性層、10,30,40,41,42,43,44 磁気記憶素子、21 上側磁性層、22 スペーサー層、23 下側磁性層、31 非線形回路要素、32 トランジスタ、33A,33B,35A,35B ダイオード、34,36A,36B ツェナーダイオード、101,102 磁気記憶装置、111 第1の配線、112 第2の配線、113 第3の配線、MTJ 磁気トンネル接合
【発明の属する技術分野】
本発明は、磁気記憶素子及び磁気記憶素子を用いて構成された磁気記憶装置に係わる。
【0002】
【従来の技術】
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のDRAMが広く使用されている。
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
【0003】
そして、不揮発メモリとして、磁性体の磁化状態により情報を記録する磁気記憶素子を用いた磁気ランダム・アクセス・メモリ(MRAM)の開発が進められている(例えば非特許文献1参照)。
【0004】
このような磁気記憶素子を、大規模固体集積回路(LSI)の中で利用するために、様々な試みがなされている。
そして、大規模固体集積回路(LSI)のさらなる集積化を図るためには、磁気記憶素子も微細化することが求められる。
【0005】
しかしながら、例えば上述のMRAMにおいては、このような配線を流れる電流が作る磁場により、メモリ要素である磁性層の磁化を反転する駆動を行っているため、磁気記憶素子の微細化に伴い、配線の断面積が小さくなることにより、発生することのできる磁場の強度が小さくなってしまう。そのため、ある程度以上に素子を微細化すると、磁化反転を起こせなくなる限界がある。
【0006】
このような素子の微細化の限界を克服する手段として、一定した磁化の向きをもつ第1の磁性層と磁化の向きが変更可能な第2の磁性層とを積層した構造を用い、両磁性層を貫くように電流を流すことによって、磁場によらずに第2の磁性層の磁化の向きを変えることが試みられるようになった。
こうして磁化の向きが変えられる現象は、『スピン注入』あるいは『スピン輸送トルク』の効果と呼ばれる(例えば、非特許文献2参照)。
【0007】
この効果を得るために、第1の磁性層から第2の磁性層へ、又はその逆方向に流される電流密度は、106〜107A/cm2 程度に大きい。
この大きい電流密度を許容する構造として、非磁性金属中間層を挟んで金属磁性層を配置し、この積層膜に垂直方向に電流を流す巨大磁気抵抗効果素子(GMR素子)の構造、即ちいわゆるCPP−GMR(Current Perpendicular to Plane GMR)素子構造が用いられている。
そして、このCPP−GMR素子構造を採用することにより、スピン輸送トルクによる磁化反転がなされることが実証されている。
【0008】
CPP−GMR素子は、磁気センサとして利用されている素子であり、2つの磁性層を有する積層膜を貫いて流れる電流に対する電気抵抗が、2つの磁性層の磁化の相対的な向きに依存する。
従って、スピン輸送トルク作用によって第2の磁性層の磁化の向きを変えてしまうことがない程度の電流を流すことにより、素子の抵抗を測定して、磁化の向きが変更可能な第2の磁性層の磁化の方向を知ることができる。
このような構成の磁気記憶素子が、スピン注入型MRAMとして提唱されている。
【0009】
【非特許文献1】
日経エレクトロニクス 2001.2.12号(第164頁−171頁)
【非特許文献2】
日経エレクトロニクス 2003.1.20号(第100頁)
【0010】
【発明が解決しようとする課題】
しかしながら、CPP−GMR素子の出力電圧は、在来型のMRAM、即ち配線を流れる電流が作る磁場で書き込みを行うMRAMにおいて主に用いられているTMR素子(トンネル磁気抵抗効果素子)と比較して、劣っているという問題がある。
そのため、磁気記憶素子に記録された情報を読み出す際に、情報の内容を正しく検出するために必要な出力電圧を得ることが困難になる。
【0011】
一方、素子構造として、TMR素子の構造、即ちトンネル絶縁層を磁性層で挟んだ構造を採用した場合には、トンネル絶縁層の抵抗が高いために、両磁性層の間に磁化反転に充分なスピン輸送トルクが働くほどの電流を流すことが困難である。
そのため、TMR素子は、スピン輸送トルク作用を用いて、情報の記録を行う磁気記憶素子として適していない。
【0012】
上述した問題の解決のために、本発明においては、充分な出力電圧を得ることができると共に、記憶層となる磁性層の磁化の反転を容易に行うことができる磁気記憶素子、及びこの磁気記憶素子を備えた磁気記憶装置を提供するものである。
【0013】
【課題を解決するための手段】
本発明の磁気記憶素子は、少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層され、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成るものである。
【0014】
上述の本発明の磁気記憶素子の構成によれば、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層されていることにより、第1の磁性層と第2の磁性層との間に比較的大きい電流密度で電流を流すことができ、この電流により記憶担体となる第2の磁性層の磁化の向きを変更することが可能になる。また、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成ることにより、これら第2の磁性層と第3の磁性層との間の抵抗を測定すれば、磁気トンネル接合により高い抵抗を有するので、第2の磁性層の磁化の向きに対応した抵抗の変化を検出することが充分可能な出力電圧が得られる。
【0015】
本発明の磁気記憶装置は、少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層され、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成る磁気記憶素子と、第1の磁性層側に接続された配線と、第2の磁性層側に接続された配線と、第3の磁性層側に接続された配線とを有し、第1の磁性層側に接続された配線及び第3の磁性層側に接続された配線と第2の磁性層側に接続された配線との交差点付近に、それぞれ磁気記憶素子が配置されて成るものである。
【0016】
上述の本発明の磁気記憶装置の構成によれば、上述の本発明の磁気記憶素子と、第1の磁性層側に接続された配線と、第2の磁性層側に接続された配線と、第3の磁性層側に接続された配線とを有し、第1の磁性層側に接続された配線及び第3の磁性層側に接続された配線と第2の磁性層側に接続された配線との交差点付近に、それぞれ磁気記憶素子が配置されていることにより、磁気記憶素子に対して、第1の磁性層と第2の磁性層との間に比較的大きい電流密度の電流を流して、第2の磁性層の磁化の向きを変更して、磁気記憶素子に情報を記録することが可能になる。また、第2の磁性層と第3の磁性層との間の抵抗を測定することにより、充分な出力電圧が得られ、第2の磁性層の磁化の向きに対応した抵抗の変化を検出して、磁気記憶素子に記録された情報を読み出すことができる。
【0017】
本発明の磁気記憶装置は、少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層され、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成り、非線形な電流−電圧特性を有する回路要素が、磁気トンネル接合と並列に、第2の磁性層と第3の磁性層に接続されている磁気記憶素子と、第1の磁性層側に接続された配線と、第3の磁性層側に接続された配線とを有し、第1の磁性層側に接続された配線と第3の磁性層側に接続された配線との交差点付近に、それぞれ磁気記憶素子が配置されて成るものである。
【0018】
上述の本発明の磁気記憶装置の構成によれば、磁気記憶素子の磁気トンネル接合と並列に、非線形な電流−電圧特性を有する回路要素が第2の磁性層と第3の磁性層に接続され、第1の磁性層側に接続された配線と、第3の磁性層側に接続された配線とを有し、第1の磁性層側に接続された配線と第3の磁性層側に接続された配線との交差点付近に、それぞれ磁気記憶素子が配置されていることにより、磁気記憶素子に対して、非線形な電流−電圧特性を有する回路要素の作用により、比較的大きい電圧を印加したときに電流量が多く流れ、この回路要素を通じて第1の磁性層と第2の磁性層との間に比較的大きい電流密度の電流を流して、第2の磁性層の磁化の向きを変更して、磁気記憶素子に情報を記録することが可能になる。また、第2の磁性層と第3の磁性層との間の抵抗を測定することにより、非線形な電流−電圧特性を有する回路要素の作用により、磁気トンネル接合側で充分な出力電圧が得られ、第2の磁性層の磁化の向きに対応した抵抗の変化を検出して、磁気記憶素子に記録された情報を読み出すことができる。これにより、第2の磁性層側にアドレス用配線を接続しなくても、非線形な電流−電圧特性を有する回路要素の作用により情報の記録及び情報の読み出しの動作が可能になる。
【0019】
【発明の実施の形態】
本発明の磁気記憶素子は、少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、第1の磁性層と第2の磁性層とが非磁性導体層を挟んで積層され、第2の磁性層と第3の磁性層とが磁気トンネル接合を形成して成る磁気記憶素子である。
【0020】
また、上記本発明の磁気記憶素子において、外部の回路から第1の磁性層と第2の磁性層との間に電流を流して、第2の磁性層の磁化の向きを変更可能であり、第2の磁性層と第3の磁性層との間の抵抗を測定することにより第2の磁性層の磁化の向きを検出可能である構成を可能とする。
【0021】
また、上記本発明の磁気記憶素子において、非線形な電流−電圧特性を有する回路要素が、磁気トンネル接合と並列に、第2の磁性層と第3の磁性層に接続されている構成を可能とする。
【0022】
また、上記本発明の磁気記憶素子において、さらに非線形な電流−電圧特性を有する回路要素をツェナーダイオードにより構成することを可能とする。
【0023】
即ち、本発明の磁気記憶素子の概念図を図1に示すように、第1の磁性層1と第2の磁性層2とが非磁性導体層4を挟んで積層されていると共に、第2の磁性層2と第3の磁性層3とにより磁気トンネル接合MTJが形成されている。
また、第1の磁性層1及び第3の磁性層3は、磁化の向きが固定されていて磁化固定層(固定層)となるものであり、第2の磁性層2は、磁化の向きが可変であることから記憶層(記憶担体)となるものである。
【0024】
従って、磁化の向きが可変である記憶用の磁性層と、一定の磁化の向きを保つ参照用の磁性層との2層から成る従来のMRAM用積層構造とは、一線を画す新規な構造となっている。
【0025】
第1の磁性層1と第2の磁性層2との間に、非磁性導体層4を挟んでいることにより、これら第1の磁性層1・非磁性導体層4・第2の磁性層2は、抵抗が低くなっており、充分な電流密度で電流を流すことができる。これにより、前述したスピン輸送トルク作用により第2の磁性層2の磁化を反転させるために必要な電流を流すことが可能になる。
【0026】
一方、第2の磁性層2と第3の磁性層3とにより磁気トンネル接合MTJが形成されていることにより、この部分の抵抗が高くなっており、積層方向に電流を流したときの出力電圧を大きくすることができる。これにより、第2の磁性層2の磁化の向きと、第3の磁性層3の固定された磁化の向きとの関係に従って、トンネル磁気抵抗効果による抵抗の変化を検出することが容易になるような出力電圧が得られる。
【0027】
続いて、本発明の具体的な実施の形態を説明する。
本発明の磁気記憶素子の一実施の形態の概略構成図を図2に示す。
この磁気記憶素子10は、前述した構成の第1の磁性層1と第2の磁性層2とが非磁性導体層4を挟んで配置されており、また第2の磁性層2と第3の磁性層3とがトンネル絶縁膜5を挟んで配置されて磁気トンネル接合(MTJ)が構成されている。
第1の磁性層1は、その上の反強磁性層6により、磁化の方向が固定されている。第3の磁性層3は、その下の反強磁性層7により、磁化の方向が固定されている。
そして、例えば、図中左右方向(x方向)が各磁性層1,2,3の磁化容易軸方向になり、紙面に垂直な方向(y方向)が各磁性層1,2,3の磁化困難軸方向になるように配置する。
【0028】
各磁性層1,2,3に用いられる磁性材料は、特に限定されず、従来のGMR素子(巨大磁気抵抗効果素子)やTMR素子(トンネル磁気抵抗効果素子)に用いられている磁性材料を用いることが可能である。
非磁性導体層4には、GMR素子に用いられている非磁性導体材料、例えば金、銀、銅、アルミニウム等非磁性の金属を用いることができる。
トンネル絶縁膜5には、例えばアルミ酸化膜、アルミ窒化膜、ジルコニウム酸化膜、亜鉛酸化膜、タンタル酸化膜、シリコン酸化膜、シリコン窒化膜等を用いることができ、TMR素子のトンネル絶縁膜に用いられている絶縁材料と同様の材料を用いることが可能である。
【0029】
さらに、上述した構成の積層構造体に対して、第2の磁性層2の磁化状態、即ち磁化の向きの切り替え(磁気記憶素子10がメモリ用途である場合には情報の書き込みに相当する)と、第2の磁性層2の磁化状態の電気的検出(磁気記憶素子10がメモリ用途である場合には記録された情報の読み出しに相当する)を実現できるように磁気記憶素子を構成する。
【0030】
そのために、この積層構造体の外部に接続された電気回路を用いて、第1の磁性層1と第2の磁性層2とを貫いて流れる電流を供給して、第2の磁性層2の磁化の向きを変化させることができると共に、第2の磁性層2と第3の磁性層3との間のトンネル抵抗を測定して、第2の磁性層2の磁化の向きを知ることができるように構成する。
【0031】
この動作を実現するために、各磁性層1,2,3に、それぞれ電位を印加することができるように構成する。
具体的には、例えば図3に示すように、第1の磁性層1側に、即ち反強磁性層6に第1の端子T1を接続し、第3の磁性層3側に、即ち反強磁性層7に第2の端子T2を接続し、第2の磁性層2に第3の端子T3を接続する。そして、各端子T1,T2,T3は、それぞれ外部回路に接続され、外部回路からそれぞれに電位を印加することが可能であるように構成する。
【0032】
第1の端子T1と第3の端子T3の間にある各層1,4,2がすべて導体層であるため低抵抗であり、第1の端子T1と第3の端子T3との間に、スピン輸送トルク作用により第2の磁性層2の磁化の向きを変更する(反転させる)のに充分な電流密度の電流を流すことができる。
【0033】
なお、積層構造の途中にある第2の磁性層2と第3の端子T3との具体的な接続方法は、特に限定されるものではない。
例えば、第2の磁性層2の外側に第3の端子T3となる導電層を形成して、接続を行ってもよい。
また、例えば、第2の磁性層2を積層構造の他の層よりも広いパターンに形成し、この第2の磁性層2の広がった部分の上に、第3の端子T3を接続してもよい。この場合は、パターニングや成膜工程がやや複雑になるが、第2の磁性層2が薄くなっても容易に端子T3を接続することができる利点を有する。
【0034】
続いて、本実施の形態の磁気記憶素子10に対して、情報の記録を行う駆動動作を説明する。
【0035】
まず、図4Aに示すように、図3に示した磁気記憶素子10の構成において、第1の磁性層1の磁化M1及び第3の磁性層3の磁化M3が図中右向きに固定され、第2の磁性層の磁化M2がその反対の左向きになっている状態から、記録を行うものとして説明する。
【0036】
次に、図4Bに示すように、第1の磁性層1側の第1の端子T1と、第2の磁性層2に接続された第3の端子T3とに、それぞれ電位を印加して、これら第1の端子T1と第3の端子T3との間に、第1の端子T1から第3の端子T3に向かうキャリア流(荷電担体の流れ)Jを流す。
必要なキャリア流は、例えば次のようにして実現される。荷電が負の電子がキャリアである金属の場合、キャリアの流れは電流と逆向きになる。従って、電流が第3の端子T3から第1の端子に向かって流れるように、第3の端子T3が第1の端子T1よりも高電位になるような電圧を印加すればよい。
これにより、キャリア流Jによるスピン駆動トルクの作用が生じて、第2の磁性層2の磁化M2の向きが動いていく。
【0037】
そして、このキャリア流Jにより、第2の磁性層2の磁化M2が右向きに反転される。
最終的には、キャリア流Jを停止した後も、図4Cに示すように第2の磁性層2の磁化M2が右向きに保持される。
このようにして、第2の磁性層2の磁化M2が、左向きから右向きに反転され、情報の記録がなされる。
【0038】
一方、図4Cに示す状態から、情報の内容を変更する場合には、第2の磁性層2の磁化M2を、右向きから左向きに反転させる。その場合には、図4Bとは逆に、第3の端子T3から第1の端子T1に向かうキャリア流を流せばよい。
【0039】
そして、第2の磁性層2の磁化M2の向きを、電気信号として読み出すためには、第1の端子T1側を開放し、第2の端子T2と第3の端子T3との間の電気抵抗を測定する。
第2の端子T2と第3の端子T3との間には、第2の磁性層2・トンネル絶縁膜5・第3の磁性層3を構成要素とする磁気トンネル接合MTJが形成されており、第2の磁性層2の磁化M2の向きと、参照用の第3の磁性層3の磁化M3の向きとの正逆によって大きな抵抗値の差異が現れる。
これにより、高い感度で、第2の磁性層2の磁化M2の向きを検出することができる。
【0040】
以上のようにして、スピン輸送トルク(又はスピン注入)による第2の磁性層2の磁化M2の反転と、磁気トンネル接合MTJによる第2の磁性層2の磁化状態の検出とを行うことができる。
これにより、磁気記憶素子10に対して、情報の記録と、記録された情報の読み出しとを、正しく行うことができる。
【0041】
上述の本実施の形態の磁気記憶素子10の構成によれば、磁化M1の向きが固定された第1の磁性層1と、磁化M2の向きが反転可能とされた第2の磁性層2とが、間に非磁性導体層4を挟んで配置されていることにより、第1の端子T1と第3の端子T3との間に大きい電流密度で電流を流すことができ、スピン輸送トルク(又はスピン注入)による第2の磁性層2の磁化M2の向きの反転を行って、情報の記録を行うことができる。
そして、磁化M2の向きが反転可能である第2の磁性層2と、磁化M3の向きが固定された第3の磁性層3とが、間にトンネル絶縁膜5を挟んで配置されていることにより、第2の端子T2と第3の端子T3との間の抵抗を測定することにより、高い出力電圧が得られ、第2の磁性層2の磁化M2の向きに応じて変化する抵抗変化を容易に検出することができる。
従って、情報の記録及び記録された情報の読み出しを、容易に行うことができる。
【0042】
また、本実施の形態の磁気記憶素子10では、スピン輸送トルク(又はスピン注入)により、記録を行うようにしているため、磁気記憶素子10を微細化するのに従って、記録に必要な電流量を低減することができる利点を有する。
これは、第2の磁性層2の磁化M2を反転させるには、一定以上の電流密度があればよいが、素子が微細化して電流の流れる断面積が低減されると必要な電流量も低減されるからである。
本実施の形態において、積層された膜の大きさ(基板面内の広がり)を40nm×120nmとしたところ、スピン輸送トルクでの磁化反転が3.8mAの電流で達成された。電流が発生する磁場によって書き込みを行う従来型のMRAMでの典型的な書き込み電流は数mAであるから、本実施の形態の構成では、上記の素子寸法で既に従来型よりも低めの書き込み所要電流が実現されている。前述したように、スピン輸送トルクによる磁化反転に必要な電流密度は素子寸法に依らないから、素子がより小さくなれば所要書き込み電流はさらに小さくなる。
従って、磁気記憶素子を微細化する場合に好適である。
【0043】
なお、上述の実施の形態の磁気記憶素子10では、第1の磁性層1、第2の磁性層2、第3の磁性層3をこの順に積層した構成であったが、例えば図5及び図6に示すように、第2の磁性層2を広く形成して、それぞれ第1の磁性層1と対向する部分2Aと第3の磁性層3と対向する部分2Bとを振り分けた磁気記憶素子20を構成してもよい。
このように構成することにより、第3の端子T3を通り第2の磁性層2から流れ出す、又は第2の磁性層2に流れ込む電流路として、最大の場合には第2の磁性層2の底面全体を利用できる(図6において第3の端子T3に向かう配線は一本の直線で模式的に表されているが、実際の構造としては、例えば第2の磁性層2と同じ又はそれ以上の底面積を有する柱状導体を用いることができる)。このようにして、第2の磁性層2の側方に第3の端子T3への配線を設ける場合に較べて、電流の集中を避けることが可能になる。電流の極度の集中は、局所的な過熱やエレクトロマイグレーションによって素子の劣化をもたらすが、図6のような構成によれば、その危険を避けることが可能になる利点を有する。
【0044】
なお、第1の磁性層1と第3の磁性層3の磁化の向きを固定するためには、上述の実施の形態のように反強磁性層6,7を積層する、従来知られた方法の他にも可能であり、例えば磁性層の横に高保磁力磁性層を隣接させたアバット構造(abutted structure )を設けてもよい。
【0045】
上述の実施の形態の磁気記憶素子10を多数マトリクス状に配置することにより、磁気記憶装置を構成することができる。上述の実施の形態の磁気記憶素子10を用いることにより、安定して情報の記録及び情報の読み出しを行うことができる磁気記憶装置を構成することができる。
【0046】
次に、本発明の磁気記憶装置の一実施の形態として、上述の実施の形態の磁気記憶素子10を用いて構成した磁気記憶装置の概略構成図(平面図)を図7に示す。なお、多数配置された磁気記憶素子10のうち、図7では縦4個・横4個分を図示している。
【0047】
この磁気記憶装置101は、x方向に延びる第1の配線111と、y方向に延びる第2の配線112と、x方向に延びる第3の配線113とが、それぞれ多数格子状に配置されている。そして、第1の配線111及び第3の配線113と第2の配線112との各交差点付近に、図3に示した構成の磁気記憶素子10が設けられて構成されている。
また、第1の配線111は、各磁気記憶素子10の第2の端子T2に接続されている。第2の配線112は、各磁気記憶素子10の第3の端子T3に接続されている。第3の配線113は、各行の磁気記憶素子10上に配置され、各磁気記憶素子10の第1の端子T1に接続されている。
従って、第1の配線111及び第3の配線113により、記録を行う磁気記憶素子10の行を指定すると共に、第2の配線112により、記録を行う磁気記憶素子10の列を指定することができる。
これら第1の配線111、第2の配線112、第3の配線113は、それぞれ異なる3層の配線層、即ち例えば第1層の配線層、第2層の配線層、第3層の配線層により形成されている。
【0048】
このように磁気記憶装置を構成した場合、例えば次のようにして磁気記憶素子10に対して記録を行う。
まず、多数ある第2の配線112及び第3の配線113からそれぞれ書き込み対象とする1個の磁気記憶素子10に達する1本ずつを選択し、これら第2の配線112が指定する1つの列及び第3の配線113が指定する1つの行の交差点付近にある磁気記憶素子10に記録する情報の内容(「0」或いは「1」)に対応して、第2の配線112及び第3の配線113から磁気記憶素子10へ流す電流の向きを設定し、対象の磁気記憶素子10に充分な電流を流すに足る電位差を2本の配線の間に与える。例えば、書き込みに適した閾値電圧(threshold voltage )をVthとすれば、対象とする磁気記憶素子10に達する第2の配線112の電位を(1/2)Vthとし、同じく対象とする磁気記憶素子10に達する第3の配線113の電位を−(1/2)Vthとする。これにより、第2の配線112に接続された第3の端子T3と第3の配線113に接続された第1の端子T1との間には両配線の電位差であるVthの印加電圧に相応した電流が流れ、図3の反強磁性層6・第1の磁性層1・非磁性導体層4・第2の磁性層2に電流が流れるので、スピン輸送トルク(又はスピン注入)により第2の磁性層2の磁化M2の向きを反転させて、情報を記録することができる。
そして、選択する第2の配線112及び第3の配線113の組を次の組に変えて、第2の配線112及び第3の配線113から磁気記憶素子10へ電流を流すことにより、記録をしようとする全ての磁気記憶素子10に情報の記録を行うことができる。
【0049】
上述したように記録を行うことにより、選択された磁気記憶素子10、即ち対応する第2の配線112及び第3の配線113から電流を流した磁気記憶素子10では、スピン輸送トルク(又はスピン注入)により第2の磁性層2の磁化M2の向きが反転して、情報を記録することができる。
これに対して、選択されていない磁気記憶素子10では、対応する第2の配線112及び第3の配線113のうちの一方或いは両方の電位は0であり、最大でも(1/2)Vthの電位差しかないため、磁気記憶素子10内には、第2の磁性層2の磁化M2の向きを反転するような電流密度の電流が流れない。これにより、選択されていない磁気記憶素子10に誤って記録されることがない。
【0050】
また、記録されている情報を読み出す場合には、情報を読み出そうとする磁気記憶素子10に対応する第1の配線111及び第2の配線112を選択し、第1の配線111に接続された第2の端子T2と、第2の配線112に接続された第3の端子T3との間の抵抗を測定する。これにより、第2の端子T2と第3の端子T3との間、即ち図3の反強磁性層7・第3の磁性層3・トンネル絶縁膜5・第2の磁性層2の抵抗を測定することができる。トンネル絶縁膜5を通して抵抗を測定しているため、第2の磁性層2の磁化M2の向きの違いによる抵抗値の変化を判別するのに必要な、充分高い出力電圧を得ることができる。
そして、選択する第1の配線111及び第2の配線112の組を次の組に変えて、磁気記憶素子10の第2の端子T2と第3の端子T3との間の抵抗を測定することにより、情報を読み出そうとする全ての磁気記憶素子10の情報の読み出しを行うことができる。
【0051】
上述の本実施の形態の磁気記憶装置101の構成によれば、誤って目的以外の磁気記憶素子10に記録してしまうことがなく、第2の配線112と第3の配線113から磁気記憶素子10に充分大きい電流密度で電流を流すことができ、スピン輸送トルク(又はスピン注入)により安定して正確に記録を行うことが可能になる。
そして、記憶容量を大きくするために、磁気記憶素子を微小化するほど、スピン輸送トルク(又はスピン注入)による記録が有利になり、記録に必要な電流量を素子の微小化に従って低減することができるため、本実施の形態の磁気記憶装置101は、記憶容量を増大させるために好適である。また、磁気記憶装置101の消費電力を低減することができる。
また、第1の配線111と第2の配線112とを選択して、磁気記憶素子10の第2の端子T2と第3の端子T3との間の抵抗を測定することにより、高い出力電圧により、容易に磁気記憶素子10に記録された情報の読み出しを行うことができる。
【0052】
次に、本発明の磁気記憶素子の他の実施の形態の概略構成図を図8に示す。
この磁気記憶素子30は、磁化の向きを変更することが可能である第2の磁性層2を、上側磁性層21とスペーサー層22と下側磁性層23の3層を積層した複合構造としている。
【0053】
スペーサー層22は、比較的大きな厚さを持ち、磁化は低いがその上下にある上側磁性層21の磁化M2A及び下側磁性層23の磁化M2Bの相対的方向を常に一定に保つ作用を有するものである。
例えば、銀Ag中に鉄Feのナノクラスターを分散させた材料を用いて、スペーサー層22を構成することができる。この場合、Feナノクラスターを介して、スペーサー層22の上下の磁性層21,23に強磁性的な層間結合が形成されることが確かめられた。
この他、電気伝導率の比較的高い金属である、Ag,Au,Cu,Al,Crと、磁性金属であるFe,Co,Niとの組み合わせをスパッタリングにより堆積した薄膜で同様の作用が期待される。そして、Ag−Co,Ag−Ni,Au−Ni,Cu−Fe,Al−Co,Al−Fe,Cr−Coの各組み合わせにおいて強磁性的な層間結合が得られた。
なお、同様の作用が得られる材料であれば、その他の材料を用いてスペーサー層22を構成してもよい。
ここで、図2や図5に示した構造の磁気記憶素子の各層の典型的な膜厚は次のようなものである。即ち、磁化が固定された第1の磁性層1は10nmないし50nmと相対的に厚く、磁化方向が可変である第2の磁性層2は1.5nmないし10nmと相対的に薄い。これらの中間の非磁性導体層4は、あまり厚すぎるとキャリアが流れる間にスピンを乱す散乱を受ける不利があるため、5nmないし30nmである。
これに対して、図8に示したようにスペーサー層22を用いて第2の磁性層2を複合化した場合には、複合構造の上部磁性層21および下部磁性層23の膜厚は1.5nmないし10nmの範囲に選定される(複合構造の中で上部磁性層21が主、下部磁性層23が従となって両方が向く磁化方向が決まるように、下部磁性層23の膜厚は上部磁性層21の膜厚よりも小さく選定される)。また、スペーサー層22の膜厚は20nmないし100nmの範囲に選定することができる。
上述した膜厚範囲から、単層膜と複合構造の場合について第2の磁性層の厚さを比較すると、単層膜の場合には1.5nmないし10nmであるが、上部磁性層21・スペーサー層22・下部磁性層23の複合構造の厚さは23nmないし120nmとなり、かなり厚い。
【0054】
そして、スペーサー層22の作用により、上側磁性層21の磁化M2A及び下側磁性層23の磁化M2Bが、図8に示すように、同じ向き(例えば図中左向き)に揃えられる。
【0055】
本実施の形態の磁気記憶素子30の構成によれば、先の実施の形態の磁気記憶素子10と同様に、記録の際の電流密度を大きくしてスピン輸送トルク(又はスピン注入)による記録を容易に行うことができ、記録を読み出す際に出力電圧を大きくして容易に記録内容の判別を行うことができる効果を有する。
【0056】
さらに、本実施の形態の磁気記憶素子30によれば、第2の磁性層2が上述の複合構造とされていることにより、次のような利点を有している。
【0057】
まず第1に、スペーサー層22によって第2の磁性層2全体が充分な厚さを有しているため、第3の端子T3を設ける加工が容易になる。また、単層の磁性層に第3の端子T3を接続した場合には、第3の端子T3付近の電流路の断面積が積層膜の面積に較べて小さくなるのに対して、上述の複合構造により、第3の端子T3付近の電流路の断面積を比較的大きくすることができ、第2の磁性層2の第3の端子T3に近い側での過剰な電流の集中が確実に緩和できるようになる。
【0058】
第2に、スピン輸送トルク作用を発揮するには、磁性層全面を電流が一様に貫き流れることが望ましい。スペーサー層22がない場合は、例えば第1の端子T1から第2の磁性層2に流れ込んだキャリアが絶縁層(トンネル絶縁膜)に衝突して散乱されるが、スペーサー層22を設けた場合は、スペーサー層22中の磁性原子の濃度が低いため、論文等(例えば、L.Berger,Physical Review,Vol.B54,9353(1996)又はJ.Slonczewski,Journal of Magnetism and Magnetic Materials,Vol.159,L1,(1996))に記載された理想的な構造のように、キャリアが散乱をあまり受けることなく、上側磁性層21を貫通することができる。
【0059】
第3に、こうして理想的に駆動された上側磁性層21の磁化M2Aの向きは、スペーサー層22を介した層間結合によってトンネル接合面に対向した下側磁性層23の磁化M2Bの向きに引き継がれるので、トンネル磁気抵抗によりその磁化の向きを検出することができる。さらに、下側磁性層23として、スピン偏極の高い材料を用いれば、トンネル磁気抵抗効果を効果的に増大させることができる。
【0060】
従って、第3の端子T3を設ける加工を容易にして、第3の端子T3付近の電流の集中を緩和することができる。
また、電流を上側磁性層21全体に流して、絶縁層における散乱を抑制することにより、充分な電流密度の電流を上側磁性層21に流して、上側磁性層21の磁化M2Aの向きを容易に反転することができる。
【0061】
続いて、本発明の磁気記憶素子のさらに他の実施の形態の概略構成図を図9に示す。
この磁気記憶素子40は、第2の磁性層2及び第3の磁性層3による磁気トンネル接合MTJと並列して、非線形回路要素31が設けられて構成されている。
即ち、この非線形回路要素31は、一方が第2の磁性層2と接続され、他方が第3の磁性層3側に接続された第2の端子T2と接続されている。
その他の構成は、図2に示した磁気記憶素子10と同様であるので、同一符号を付して重複説明を省略する。
【0062】
MRAMのメモリセルに能動素子を含ませるという概念は、例えば特開2001−203332号に記載されているが、本発明においては、スピン輸送トルクを利用した磁気記憶素子に能動素子を組み込む点で新しく、また非線形回路要素の有用な接続箇所を限定した点で新規である。
また、従来は、多数ある磁気記憶素子の選択や、抵抗出力の増幅のために、能動素子を使用することが考えられていたのに対して、本発明では、情報の記録の動作を行うための駆動用に、能動素子を使用している。
【0063】
次に、非線形回路要素31を、具体的な回路部品で構成した形態をいくつか示す。
【0064】
図10に示す磁気記憶素子41は、非線形回路要素として、MOS型のトランジスタ32を接続した形態である。
第2の磁性層2に接続された第3の端子T3に、トランジスタ32のソース・ドレインのうちの一方が接続されている。
また、第3の磁性層3側の反強磁性層7に接続された第2の端子T2に、トランジスタ32のソース・ドレインのうちの他方が接続されている。
そして、トランジスタ32のゲートには、第4の端子T4が接続されており、この第4の端子T4を通じて、トランジスタ32のONとOFFの制御のための電圧が印加される。
【0065】
このように磁気記憶素子41を構成していることにより、次のように動作させて、情報の記録を行うことができる。
【0066】
まず、第2の磁性層2の磁化を反転させて情報を記録するときには、トランジスタ32をON状態にして、第2の端子T2と第3の端子T3との間を短絡する。これにより、第1の端子T1−反強磁性層6−第1の磁性層1−第2の磁性層−第3の端子T3−トランジスタ32のチャネル−第2の端子T3という、いずれも導体層又は導電性の高い半導体層(トランジスタ32のチャネル)による電流路が形成されるため、第1の端子T1と第3の端子T3との間に高い電流密度の電流を無理なく流すことができ、容易に情報の記録を行うことができる。
【0067】
また、磁気トンネル接合の抵抗を測定して情報を読み出すときには、トランジスタ32をOFF状態にして第1の端子T1と第2の端子T2の間の抵抗を測定すれば、トンネル絶縁膜5を挟んで高い出力電圧が得られ、第1の端子T1と第2の端子T2との間で容易に抵抗を測定できる。
【0068】
このように、トランジスタ32のON/OFFにより磁気トンネル接合MTJの並列インピーダンスを変える操作を行うことによって、図3の構成では第1の端子T1及び第3の端子T3の組、又は第2の端子T2及び第3の端子T3の組を使い分けなければならなかった操作が、いずれも第1の端子T1と第2の端子T2だけを用いて実現されるようになる。
【0069】
図11に示す磁気記憶素子42は、非線形回路要素として、2つのダイオード33A,33Bを互いに並列に、かつ逆向きに接続したダイオード回路33を用いた形態である。
【0070】
図10に示した磁気記憶素子41の形態では、トランジスタ32のゲート電圧を外部から制御することが必要であったが、本形態の磁気記憶素子42では、ダイオード回路33の非線形性によって、第2の端子T2と第3の端子T3の間の並列インピーダンスが印加電圧に応じて自動的に変わるため、外部から見れば第1の端子T1及び第2の端子T2だけの擬2端子素子で同じ動作(即ち、充分大きな電流密度でスピン輸送トルクを利用した情報の書き込みを実現し、かつトンネル磁気抵抗効果を利用した充分大きな出力電圧での情報の読み出しを行うこと)が達成される。
【0071】
即ち、第1の端子T1と第2の端子T2との間に電圧Vを印加したときに、第2の端子T2と第3の端子T3との間に印加される電圧V23がダイオード33A,33Bの順方向電圧を超えた場合には、2つのダイオード33A,33Bのいずれかが短絡されるため、第1の端子T1と第3の端子T3との間、即ち第1の磁性層1・非磁性導体層4・第2の磁性層2に大きな電流が流れ、第2の磁性層2の磁化の向きを制御することができる。
一方、第2の端子T2と第3の端子T3との間に印加される電圧V23がダイオード33A,33Bの順方向電圧未満の場合には、ダイオード33A,33Bの抵抗が比較的大きくなっているため、トンネル絶縁膜5を介した磁気トンネル接合側にトンネル電流を流して、磁気トンネル接合の抵抗測定を行うことが可能になる。
【0072】
そして、ダイオード33A,33Bの順方向電圧は、通常0.5V 程度であり、それ以上ではダイオード回路33側が短絡されるので、磁気トンネル接合を破壊するような電圧が加わることを自動的に避けることができる、という利点も有している。
【0073】
次に、2個のダイオード33A,33Bを用いる代わりに、1個のツェナーダイオード34を用いて非線形回路要素を構成した形態の磁気記憶素子43を図12Aに示す。また、ツェナーダイオード34の電流−電圧特性を図12Bに示す。
本形態においても、ツェナーダイオード34の非線形性によって、第2の端子T2と第3の端子T3の間の並列インピーダンスが自動的に変わるため、外部から見れば第1の端子T1及び第2の端子T2だけの擬2端子素子で同じ動作(即ち、充分大きな電流密度でスピン輸送トルクを利用した情報の書き込みを実現し、かつトンネル磁気抵抗効果を利用した充分大きな出力電圧での情報の読み出しを行うこと)が達成される。
【0074】
そして、例えば、図12Bの順バイアス電圧側にある第1の書き込み動作点PW1において、例えば「1」の情報を書き込み、逆バイアス電圧側にある第2の書き込み動作点PW2において、例えば「0」の情報を書き込むことができる。
また、図12Bの逆バイアス電圧側の抵抗が高い(電圧の絶対値が閾値電圧より小さい)部分にある読み出し動作点PR1において、磁気トンネル接合の抵抗を測定することにより、記録された情報を読み出すことができる。
【0075】
この形態の場合の利点は、読み出し動作時の磁気トンネル接合への印加電圧を必要に応じて高めに設定できることである。
例えば、破壊耐圧が2Vの磁気トンネル接合を用いた場合には、読み出し動作時に、図11のダイオード回路33では0.5V程度の電圧しか印加することができないのに対して、本形態の構成でツェナー電圧が1.5Vのツェナーダイオード34を用いることにより、例えば図12Bの読み出し動作点PR1において、1Vの印加電圧で容易にかつ正確に磁気トンネル接合部の抵抗の測定ができる。
また、ツェナーダイオード34に順方向電圧を加える場合には、蓄積容量が生じて速い応答が阻害されるが、読み出し動作点PR1を逆バイアス側としていることにより、速い応答がなされ、高速な読み出しに適している。
【0076】
なお、本形態ではツェナーダイオード34を用いたが、同様に作用するものであれば、その他の構成も可能であり、例えばアバランシェ作用を利用したダイオードを用いてもよい。
【0077】
次に、磁気トンネル接合に並列接続される非線形回路要素の電流−電圧特性を対称化した形態を示す。
具体的には、磁気記憶素子44の概略構成図を図13Aに示すように、非線形回路要素として、ダイオード35Aとツェナーダイオード36Aとを互いに順方向が逆になるように直列接続した第1の部分と、ダイオード35Bとツェナーダイオード36Bとを互いに順方向が逆になるように直列接続した第2の部分とを有し、第1の部分と第2の部分とが並列に接続されている。なお、ダイオード35Aとダイオード35B、並びにツェナーダイオード36Aとツェナーダイオード36Bは、いずれも互いに順方向が逆になっている。
【0078】
このように非線形回路要素を構成したことにより、非線形回路要素の電流−電圧特性を図13Bに示すように、電流−電圧特性を、順バイアス電圧のときと逆バイアス電圧のときとで対称にすることができる。
【0079】
これによって、読み出し時に第1の読み出し動作点PR1或いは第2の読み出し動作点PR2のいずれか一方において、ある特定の情報(「0」又は「1」)を書き込んだときの前後の磁気トンネル接合の抵抗を測定して、抵抗を比較することにより、いわゆる自己参照的検出(例えば『日経エレクトロニクス』2003.2.17, 28ページ参照)を行うことが可能になる。
書き込んだ後の抵抗が書き込む前と同じ場合には、書き込んだ情報と同じ情報が記録されていたことがわかり、書き込んだ後の抵抗が書き込む前と異なる場合には、書き込んだ情報と異なる情報が記録されていたことがわかる。
【0080】
なお、図9の非線形回路要素31として、1個のダイオードを用いて磁気記憶素子40を構成してもよい。この場合は、情報の書き込みのための電流が一方向にしか流せなくなるが、例えばライトワンスの磁気メモリや、EEPROMのように全体を消去してから各メモリセルに情報を書き込む磁気メモリ等の、一方の情報(例えば「1」のみ)の書き込みが可能であればよい構成の磁気記憶装置に用いることができる。
【0081】
次に、本発明の磁気記憶装置の一実施の形態として、図9に示した構成の磁気記憶素子40を用いて構成した磁気記憶装置の概略構成図(平面図)を図14に示す。なお、多数配置された磁気記憶素子40のうち、図14では縦4個・横4個分を図示している。
【0082】
この磁気記憶装置102は、x方向に延びる第1の配線111と、y方向に延びる第2の配線112とが、それぞれ多数格子状に配置されている。そして、第1の配線111と第2の配線112との各交差点付近に、図9に示した構成の磁気記憶素子40が設けられて構成されている。
また、第1の配線111は、各磁気記憶素子40の第2の端子T2及び非線形回路要素31に接続されている。第2の配線112は、各行の磁気記憶素子40上に配置され、各磁気記憶素子40の第1の端子T1に接続されている。
従って、第1の配線111により、記録を行う磁気記憶素子40の行を指定すると共に、第2の配線112により、記録を行う磁気記憶素子40の列を指定することができる。
これら第1の配線111、第2の配線112は、それぞれ異なる配線層、即ち例えば第1層の配線層、第2層の配線層により形成されている。
【0083】
このように磁気記憶装置を構成した場合、例えば次のようにして磁気記憶素子40に対して記録を行う。
まず、多数ある第1の配線111及び第2の配線112からそれぞれ書き込み対象とする1個の磁気記憶素子40に達する1本ずつを選択し、これら第1の配線111が指定する1つの行及び第2の配線112が指定する1つの列の交差点付近にある磁気記憶素子40に記録する情報の内容(「0」或いは「1」)に対応して、第1の配線111及び第2の配線112から磁気記憶素子40へ流す電流の向きを設定し、対象の磁気記憶素子40に充分な電流を流すに足る電位差を2本の配線の間に与える。例えば、書き込みに適した閾値電圧(threshold voltage )を第1の端子T1と第2の端子T2の間に対してVthだとすれば、対象とする磁気記憶素子40に達する第1の配線111の電位を(1/2)Vthとし、同じく対象素子に達する第2の配線112の電位を−(1/2)Vthとする。この場合、閾値Vthの電圧が印加されたときに、非線形回路要素31を経由し磁気トンネル接合MTJのバイパスとなる電流路がON状態(低インピーダンス状態)になるように、非線形回路要素31の特性(例えば、ツェナーダイオードの降伏電圧(breakdown voltage )Vbが選択されていることが重要である。これにより、非線形回路要素31の特性から、磁気記憶素子40の磁気トンネル接合MTJ側よりも非線形回路要素31側に大きい電流密度の電流が流れ、即ち第1の配線111に接続された非線形回路要素31と第2の配線112に接続された第1の端子T1との間には両配線の電位差であるVthの印加電圧に相応した電流が流れ、図9の第1の磁性層1・非磁性導体層4・第2の磁性層2に電流が流れるので、スピン輸送トルク(又はスピン注入)により第2の磁性層2の磁化の向きを反転させて、情報を記録することができる。
そして、選択する第1の配線111及び第2の配線112の組を次の組に変えて、第1の配線111及び第2の配線112から磁気記憶素子40へ電流を流すことにより、記録をしようとする全ての磁気記憶素子40に情報の記録を行うことができる。
【0084】
上述したように記録を行うことにより、選択された磁気記憶素子40、即ち対応する第1の配線111及び第2の配線112から電流を流した磁気記憶素子40では、スピン輸送トルク(又はスピン注入)により第2の磁性層2の磁化の向きが反転して、情報を記録することができる。
これに対して、選択されていない磁気記憶素子40では、対応する第1の配線111及び第2の配線112のうちの一方或いは両方の電位は0であり、最大でも(1/2)Vthの電位差しかないため、磁気記憶素子40内には、第2の磁性層2の磁化の向きを反転するような電流密度の電流が流れない。これにより、選択されていない磁気記憶素子40に誤って記録されることがない。
特に、スピン輸送トルクによる書き込みの閾値電圧の絶対値|Vth|と、非線形回路要素31がONになる電圧の絶対値|Vb|との間に、|Vth|>|Vb|>|(1/2)Vth|の大小関係があるときには、非線形回路要素が書き込み対象素子の選択性を高める効果もある。即ち、上述のように選択された行又は列の配線のみに(1/2)Vth及び−(1/2)Vthの電位を与え、それ以外の配線には0電位を与えた場合、非線形回路要素31がONになるのは書き込み対象として選択された1個の磁気記憶素子40においてだけである。従って、この素子においてのみ、第1の磁性層1と第2の磁性層2を貫く大きな電流が流れる。
この事情を、前述した図7の構成で、3端子素子10に対して第2の配線112と第3の配線113にそれぞれ(1/2)Vthと−(1/2)Vthを与えた場合の状況と比較すると、選択性が向上していることが分かる。即ち、前述した3端子素子の場合、書き込み対象の素子自体ではないが0電位ではない(1/2)Vth又は−(1/2)Vthの電位が与えられた配線に接している素子においては、その第1の磁性層1と第2の磁性層2とを貫いて、そこに印加された電圧の大きさ|(1/2)Vth|に比例して書き込み閾値の半分の大きさの電流が流れる。
一方、本形態の擬2端子素子の場合、印加電圧が|(1/2)Vth|では非線形回路要素31がONにならないため、そこを流れる電流、ひいては第1の磁性層1と第2の磁性層2を貫いて流れる電流は著しく抑圧される。こうしてただ1個の素子だけを確実に選択した書き込みが達成される。
【0085】
また、記録されている情報を読み出す場合には、情報を読み出そうとする磁気記憶素子40に対応する第1の配線111及び第2の配線112を選択し、第1の配線111に接続された第2の端子T2と、第2の配線112に接続された第1の端子T1との間の抵抗を測定する。これにより、第1の端子T1と第2の端子T2との間、即ち図9の第1の磁性層1・非磁性導体層4・第2の磁性層2・磁気トンネル接合MTJ・第3の磁性層3の抵抗と、非線形回路要素31の抵抗との合成抵抗が得られる。非線形回路要素31の抵抗は、非線形回路要素31の電流−電圧特性に従って非線形回路要素31への印加電圧により決まる。非線形回路要素31への印加電圧は第1の端子T1と非線形回路要素31との間が導体層でほとんど電圧が生じないので、第1の端子T1と第2の端子T2との間の電圧とほぼ同じである。抵抗測定の際の第1の端子T1と第2の端子T2との間の印加電圧を、非線形回路要素31がONになる電圧Vbより小さく選定しておけば、非線形回路要素31はOFF状態にあり、その抵抗は磁気トンネル接合MTJの抵抗に較べて高い。このように高い抵抗が並列接続された場合の合成抵抗の値に対しては低い方の抵抗値が支配的になるので、第1の端子T1と第2の端子T2との間の抵抗値は磁気トンネル接合MTJの抵抗値をよく反映する。磁気トンネル接合MTJを通して抵抗を測定しているため、第2の磁性層2の磁化の向きの違いによる抵抗値の変化を判別するのに必要な、充分高い出力電圧を得ることができる。
そして、選択する第1の配線111及び第2の配線112の組を次の組に変えて、磁気記憶素子40の第1の端子T1と第2の端子T2との間の抵抗を測定することにより、情報を読み出そうとする全ての磁気記憶素子40の情報の読み出しを行うことができる。
【0086】
上述の本実施の形態の磁気記憶装置102の構成によれば、誤って目的以外の磁気記憶素子40に記録してしまうことがなく、第1の配線111と第2の配線112から磁気記憶素子40に充分大きい電流密度で電流を流すことができ、スピン輸送トルク(又はスピン注入)により安定して正確に記録を行うことが可能になる。
そして、記憶容量を大きくするために、磁気記憶素子を微小化するほど、スピン輸送トルク(又はスピン注入)による記録が有利になり、記録に必要な電流量を素子の微小化に従って低減することができるため、本実施の形態の磁気記憶装置102は、記憶容量を増大させるために好適である。また、磁気記憶装置102の消費電力を低減することができる。
また、第1の配線111と第2の配線112とを選択して、磁気記憶素子40の第1の端子T1と第2の端子T2との間の抵抗を測定することにより、高い出力電圧により、容易に磁気記憶素子40に記録された情報の読み出しを行うことができる。
【0087】
特に、この磁気記憶装置102の場合は、第1の配線(第1層の配線層)111と第2の配線(第2層の配線層)112の2つの配線で、記録を行うメモリセルの磁気記憶素子40を選択する操作を行うことができる。
従って、磁気記憶装置102の製造プロセスの簡略化や製造歩留まりの向上を図ることができる。
【0088】
また、図10〜図13に示した各形態の磁気記憶素子41,42,43を用いて、図14の磁気記憶装置102と同様に、配線の数を2種類に低減することができる磁気記憶装置を構成することができる。
【0089】
なお、上述した各実施の形態の磁気記憶素子では、非磁性導体層4がトンネル絶縁膜5よりも上方にあり、磁気トンネル接合が磁気記憶素子の下半分に配置されているが、逆に磁気トンネル接合が磁気記憶素子の上半分に配置され、非磁性導体層がトンネル絶縁膜よりも下方にある配置も可能である。
特に、図1等に示したように、磁気トンネル接合を磁気記憶素子の下半分(基板に近い側)に配置した場合には、薄いトンネル絶縁膜として、良質の膜を成膜しやすい、という利点がある。
【0090】
また、本発明において、磁気記憶素子の第1の磁性層、第2の磁性層、第3の磁性層は、単層に限定されるものではなく、図8に示したスペーサー層を設けた構成の他、複数の磁性層を積層した構成や複数の磁性層の間に非磁性層を挟んだフェリ磁性層等、複数層により形成してもよい。
【0091】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【0092】
【発明の効果】
上述の本発明によれば、磁気記憶素子の第1の磁性層と第2の磁性層との間に比較的大きい電流密度で電流を流して、第2の磁性層の磁化の向きを容易に反転して、磁気記憶素子に情報の記録を行うことができるため、磁気記憶素子を微小化したときでも記録に必要な電流密度を確保することができる。さらに、一定以上の電流密度があれば記録を行うことができるため、磁気記憶素子を微小化するほど、必要な電流を低減することができる。
また、本発明によれば、磁気記憶素子の第2の磁性層と第3の磁性層との間の磁気トンネル接合により、第2の磁性層と第3の磁性層との間の抵抗を測定することにより、記録された情報即ち第2の磁性層の磁化の向きを判別するのに充分な出力電圧が得られる。
【0093】
従って、本発明により、磁気記憶素子に対して、正しくかつ容易に情報の記録を行い、容易に記録された情報の読み出しを行うことができる。
また、磁気記憶素子の微小化に適しているため、磁気記憶素子を多数配置して磁気記憶装置を構成することにより、磁気記憶装置の集積化(高密度化)や小型化を図ることができる。
さらに、磁気記憶素子に情報を記録するために必要な電流量を低減して、磁気記憶装置全体の消費電力を低減することも可能になる。
【0094】
さらに、特に磁気記憶素子の第2の磁性層と第3の磁性層とに、磁気トンネル接合と並列に非線形の電圧−電流特性を有する回路要素を接続した構成としたときには、非線形の電圧−電流特性を有する回路要素の作用により、第1の磁性層と第2の磁性層との間に大きい電流密度で電流を流して、磁気記憶素子に情報を記録することができ、また磁気記憶素子の抵抗を測定したときに充分な出力電圧を得て磁気記憶素子に記録された情報を読み出すことができる。
そして、非線形の電圧−電流特性を有する回路要素を磁気記憶素子に設けたことにより、磁気記憶装置において外部から第2の磁性層側に接続された配線を設ける必要がなくなるため、配線層の数を低減して、磁気記憶装置の製造工程の簡略化や製造歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の磁気記憶素子の概念図である。
【図2】本発明の磁気記憶素子の一実施の形態の概略構成図である。
【図3】図2の磁気記憶素子において、各磁性層に端子を接続した構成を示す図である。
【図4】A〜C 図3に示す磁気記憶素子に対する記録動作を説明する図である。
【図5】第2の磁性層を広く形成し、第1の磁性層と対向する部分と第3の磁性層と対向する部分とに分けた形態を示す図である。
【図6】図5の磁気記憶素子において、各磁性層に端子を接続した構成を示す図である。
【図7】図3の磁気記憶素子を用いた磁気記憶装置の概略構成図(平面図)である。
【図8】本発明の磁気記憶素子の他の実施の形態の概略構成図である。
【図9】本発明の磁気記憶素子のさらに他の実施の形態の概略構成図である。
【図10】非線形回路要素にトランジスタを用いた形態の磁気記憶素子の概略構成図である。
【図11】非線形回路要素に2つのダイオードを用いた形態の磁気記憶素子の概略構成図である。
【図12】A 非線形回路要素にツェナーダイオードを用いた形態の磁気記憶素子の概略構成図である。
B 図12Aの磁気記憶素子の非線形回路要素の電流−電圧特性を示す図である。
【図13】A 非線形回路要素の電流−電圧特性を対称にした形態の磁気記憶素子の概略構成図である。
B 図13Aの磁気記憶素子の非線形回路要素の電流−電圧特性を示す図である。
【図14】図9の磁気記憶素子を用いた磁気記憶装置の概略構成図(平面図)である。
【符号の説明】
1 第1の磁性層、2 第2の磁性層、3 第3の磁性層、4 非磁性導体層、5 トンネル絶縁膜、6,7 反強磁性層、10,30,40,41,42,43,44 磁気記憶素子、21 上側磁性層、22 スペーサー層、23 下側磁性層、31 非線形回路要素、32 トランジスタ、33A,33B,35A,35B ダイオード、34,36A,36B ツェナーダイオード、101,102 磁気記憶装置、111 第1の配線、112 第2の配線、113 第3の配線、MTJ 磁気トンネル接合
Claims (6)
- 少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、
前記第1の磁性層と前記第2の磁性層とが、非磁性導体層を挟んで積層され、
前記第2の磁性層と前記第3の磁性層とが、磁気トンネル接合を形成して成る
ことを特徴とする磁気記憶素子。 - 外部の回路から、前記第1の磁性層と前記第2の磁性層との間に電流を流して、前記第2の磁性層の磁化の向きを変更可能であり、前記第2の磁性層と前記第3の磁性層との間の抵抗を測定することにより、前記第2の磁性層の磁化の向きを検出可能であることを特徴とする請求項1に記載の磁気記憶素子。
- 非線形な電流−電圧特性を有する回路要素が、前記磁気トンネル接合と並列に、前記第2の磁性層と前記第3の磁性層に接続されていることを特徴とする請求項1に記載の磁気記憶素子。
- 前記非線形な電流−電圧特性を有する回路要素が、ツェナーダイオードにより構成されていることを特徴とする請求項3に記載の磁気記憶素子。
- 少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、前記第1の磁性層と前記第2の磁性層とが、非磁性導体層を挟んで積層され、前記第2の磁性層と前記第3の磁性層とが、磁気トンネル接合を形成して成る磁気記憶素子と、
前記第1の磁性層側に接続された配線と、
前記第2の磁性層側に接続された配線と、
前記第3の磁性層側に接続された配線とを有し、
前記第1の磁性層側に接続された配線及び前記第3の磁性層側に接続された配線と前記第2の磁性層側に接続された配線との交差点付近に、それぞれ前記磁気記憶素子が配置されて成る
ことを特徴とする磁気記憶装置。 - 少なくとも磁化の向きが固定された第1の磁性層と、磁化の向きが可変であり記憶担体となる第2の磁性層と、磁化の向きが固定された第3の磁性層とを含む積層構造を有し、前記第1の磁性層と前記第2の磁性層とが、非磁性導体層を挟んで積層され、前記第2の磁性層と前記第3の磁性層とが、磁気トンネル接合を形成して成り、非線形な電流−電圧特性を有する回路要素が、前記磁気トンネル接合と並列に、前記第2の磁性層と前記第3の磁性層に接続されている磁気記憶素子と、
前記第1の磁性層側に接続された配線と、
前記第3の磁性層側に接続された配線とを有し、
前記第1の磁性層側に接続された配線と前記第3の磁性層側に接続された配線との交差点付近に、それぞれ前記磁気記憶素子が配置されて成る
ことを特徴とする磁気記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003078448A JP2004288844A (ja) | 2003-03-20 | 2003-03-20 | 磁気記憶素子及びこれを用いた磁気記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003078448A JP2004288844A (ja) | 2003-03-20 | 2003-03-20 | 磁気記憶素子及びこれを用いた磁気記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004288844A true JP2004288844A (ja) | 2004-10-14 |
Family
ID=33292931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003078448A Abandoned JP2004288844A (ja) | 2003-03-20 | 2003-03-20 | 磁気記憶素子及びこれを用いた磁気記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004288844A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109200A (ja) * | 2003-09-30 | 2005-04-21 | Fujitsu Ltd | 磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ装置 |
JP2007088068A (ja) * | 2005-09-20 | 2007-04-05 | Toshiba Corp | 磁気素子及びこれを用いた磁気信号処理装置 |
JP2007242119A (ja) * | 2006-03-07 | 2007-09-20 | Tdk Corp | 磁気メモリの読み出し回路 |
JP2007242118A (ja) * | 2006-03-07 | 2007-09-20 | Tdk Corp | 磁気メモリの読み出し回路 |
JP2008518439A (ja) * | 2004-10-22 | 2008-05-29 | フリースケール セミコンダクター インコーポレイテッド | 角度依存選択性を用いる「スピントランスファ型」mram |
JP2009049101A (ja) * | 2007-08-16 | 2009-03-05 | Sony Corp | 磁気メモリ素子及び磁気メモリ装置 |
US8879307B2 (en) | 2011-07-29 | 2014-11-04 | Kabushiki Kaisha Toshiba | Magnetoresistive device and nonvolatile memory with the same |
US9831423B2 (en) | 2015-09-14 | 2017-11-28 | Kabushiki Kaisha Toshiba | Magnetic memory and method for manufacturing same |
US10127958B2 (en) | 2016-07-22 | 2018-11-13 | Toshiba Memory Corporation | Magnetic memory |
-
2003
- 2003-03-20 JP JP2003078448A patent/JP2004288844A/ja not_active Abandoned
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109200A (ja) * | 2003-09-30 | 2005-04-21 | Fujitsu Ltd | 磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ装置 |
JP2008518439A (ja) * | 2004-10-22 | 2008-05-29 | フリースケール セミコンダクター インコーポレイテッド | 角度依存選択性を用いる「スピントランスファ型」mram |
JP2007088068A (ja) * | 2005-09-20 | 2007-04-05 | Toshiba Corp | 磁気素子及びこれを用いた磁気信号処理装置 |
JP4599259B2 (ja) * | 2005-09-20 | 2010-12-15 | 株式会社東芝 | 磁気素子及びこれを用いた磁気信号処理装置 |
JP2007242119A (ja) * | 2006-03-07 | 2007-09-20 | Tdk Corp | 磁気メモリの読み出し回路 |
JP2007242118A (ja) * | 2006-03-07 | 2007-09-20 | Tdk Corp | 磁気メモリの読み出し回路 |
JP2009049101A (ja) * | 2007-08-16 | 2009-03-05 | Sony Corp | 磁気メモリ素子及び磁気メモリ装置 |
US8879307B2 (en) | 2011-07-29 | 2014-11-04 | Kabushiki Kaisha Toshiba | Magnetoresistive device and nonvolatile memory with the same |
US9831423B2 (en) | 2015-09-14 | 2017-11-28 | Kabushiki Kaisha Toshiba | Magnetic memory and method for manufacturing same |
US10127958B2 (en) | 2016-07-22 | 2018-11-13 | Toshiba Memory Corporation | Magnetic memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10622550B2 (en) | Magnetoresistance effect element including a recording layer with perpendicular anisotropy and a bias layer comprised of an antiferromagnetic material, magnetic memory device, manufacturing method, operation method, and integrated circuit | |
JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
US10453523B2 (en) | Magnetic wall utilization-analog memory element and magnetic wall utilization analog memory | |
US6760201B2 (en) | Magnetic tunnel element and its manufacturing method, thin-film magnetic head, magnetic memory and magnetic sensor | |
US6473336B2 (en) | Magnetic memory device | |
JP4682585B2 (ja) | 記憶素子及びメモリ | |
JP4934582B2 (ja) | スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ | |
KR101202098B1 (ko) | 메모리 | |
JP6617829B2 (ja) | 磁壁利用型スピンmosfet、磁壁利用型アナログメモリ、不揮発性ロジック回路および磁気ニューロ素子 | |
KR102369657B1 (ko) | 자기 저항 소자 및 전자 디바이스 | |
JP2005294376A (ja) | 磁気記録素子及び磁気メモリ | |
JP2001237472A (ja) | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 | |
US10783943B2 (en) | MRAM having novel self-referenced read method | |
JP5166600B2 (ja) | トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP5146846B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
US20100091564A1 (en) | Magnetic stack having reduced switching current | |
KR100448853B1 (ko) | 마그네틱 램 | |
JP2004288844A (ja) | 磁気記憶素子及びこれを用いた磁気記憶装置 | |
JP4182728B2 (ja) | 磁気記憶素子の記録方法、磁気記憶装置 | |
WO2021245768A1 (ja) | 磁気抵抗効果素子及び磁気記録アレイ | |
JP4065486B2 (ja) | 磁気抵抗効果膜の製造方法 | |
JP4741758B2 (ja) | 磁気メモリ装置の読み出し回路 | |
JP5626741B1 (ja) | 磁気メモリ | |
JPWO2012008349A1 (ja) | 磁気抵抗素子、磁気メモリセル及び磁気ランダムアクセスメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070629 |