JP2007088068A - 磁気素子及びこれを用いた磁気信号処理装置 - Google Patents

磁気素子及びこれを用いた磁気信号処理装置 Download PDF

Info

Publication number
JP2007088068A
JP2007088068A JP2005272794A JP2005272794A JP2007088068A JP 2007088068 A JP2007088068 A JP 2007088068A JP 2005272794 A JP2005272794 A JP 2005272794A JP 2005272794 A JP2005272794 A JP 2005272794A JP 2007088068 A JP2007088068 A JP 2007088068A
Authority
JP
Japan
Prior art keywords
magnetic
layer
electrode
magnetization
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005272794A
Other languages
English (en)
Other versions
JP4599259B2 (ja
Inventor
Shiho Nakamura
志保 中村
Hiroshi Morise
博史 森瀬
Shigeru Haneda
茂 羽根田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005272794A priority Critical patent/JP4599259B2/ja
Priority to US11/390,475 priority patent/US7598578B2/en
Priority to CNA2006101398859A priority patent/CN1937074A/zh
Publication of JP2007088068A publication Critical patent/JP2007088068A/ja
Application granted granted Critical
Publication of JP4599259B2 publication Critical patent/JP4599259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】微細化を図りつつ、低消費電力で駆動することを可能とする。
【解決手段】 磁気素子は、チャネル層(O)と、このチャネル層に接し、互いに接しない第1及び第2の磁性電極(A,B)と、第1の磁性電極に隣接して設けられ、第1の絶縁層を有する第1の介在層(P)と、この第1の介在層の第1の磁性電極に接する面とは反対の面に接して設けられ、第1の磁性電極に磁化転写するための第1の磁性層(C)と、第1及び第2の磁性電極にそれぞれ接続された第1及び第2の電極(H,J)とを具備し、第1及び第2の電極の少なくとも1つは第1及び第2の磁性電極の磁化配置によって変化する第1の信号を出力する。
【選択図】 図1

Description

本発明は、2つの磁性電極の磁化配置に依存した信号を出力する磁気素子及びこれを用いた磁気信号処理装置に関する。
これまでのエレクトロニクスでは、電子の自由度として、“電荷”の自由度を使用してきた。これに対し、近年、電子の持つもうひとつの自由度である“スピン”をも積極的に利用したスピンエレクトロニクスと呼ばれる分野が急速に立ち上がりつつある。スピン自由度を用いることで、1素子あたりの機能を増加させ、その結果、各種デバイスの小型化が期待されるとともに、省エネルギー効果が期待される。さらに、スピンの持つ不揮発性も省エネルギー化へ寄与する。
これまで、MOSFET、単一電子トランジスタ(SET)、又は共鳴トンネルトランジスタ等の電極部分を磁性体へ変更することでスピン自由度を付加したスピンMOSFET、スピンSET、スピン共鳴トランジスタといった各種スピントランジスタが考案されてきた(例えば、非特許文献1,2参照)。また、トンネルバリアの上下に置かれた磁性電極間のMR効果(TMR)を利用した信号処理デバイスが提案されてきた(例えば、非特許文献3及び特許文献1参照)。これらは、基本的には2つの磁性電極間でのスピン依存伝導現象に基づくものである。
これらのスピンデバイスにおいて、電極となる磁性体の磁化をどのように制御するかは、デバイス駆動にかかわる最重要課題である。ところが、磁化の制御も含めてデバイスが構築されている例は少ない。その中で、主となっている方法は、非特許文献3に見られるような磁界により磁性体の磁化を制御する方法である。しかしながら、磁界による磁化制御方法では、磁界の性質上、ナノレベル磁性体の選択が困難でありクロストークが発生しやすく、また、サイズが小さくなるほど電力が必要となるなど、素子の小サイズ化・省エネ化が困難と予想されている。これを解決する方法として、特許文献1のスピン注入磁化反転を用いたスイッチングを利用した考案がなされている。しかしながら、特許文献1の場合、磁化反転と信号処理の信号を独立に操作することが難しいため、デバイスの集積化が難しいといった問題点があった。
S. Sugawara and M. Tanaka, Appl. Phys. Lett. 84, 2307 (2004) T. Matsuno, S. Sugawara, and M. Tanaka, Jpn. J. APPL. Phys. (2004) A. Ney, et al., Nature, 25 (2004) 485 特開2004−006775号公報
本発明は、微細化を図りつつ、低消費電力で駆動することが可能な磁気素子及びこれを用いた磁気信号処理装置を提供する。
本発明の第1の視点による磁気素子は、チャネル層と、前記チャネル層に接し、互いに接しない第1及び第2の磁性電極と、前記第1の磁性電極に隣接して設けられ、第1の絶縁層を有する第1の介在層と、前記第1の介在層の前記第1の磁性電極に接する面とは反対の面に接して設けられ、前記第1の磁性電極に磁化転写するための第1の磁性層と、前記第1及び第2の磁性電極にそれぞれ接続された第1及び第2の電極とを具備し、前記第1及び第2の電極の少なくとも1つは前記第1及び第2の磁性電極の磁化配置によって変化する第1の信号を出力する。
本発明の第2の視点による磁気信号処理装置は、前記第1の視点による磁気素子からなる第1及び第2の磁気素子を具備し、前記第1の磁気素子から出力する前記第1の信号を、前記第2の磁気素子の前記第1の磁性層へ入力する。
本発明の第3の視点による磁気信号処理装置は、前記第1の視点による磁気素子を具備し、この磁気素子は、前記第2の磁性電極に磁化転写するための第3の磁性層と、前記第3の磁性層と前記第2の磁性電極との間に設けられ、第4の絶縁層を含む第3の介在層とをさらに具備し、前記第3の介在層を介した前記第2の磁性電極及び前記第3の磁性層間に働く磁気結合により、前記第3の磁性層の磁化方向を前記第2の磁性電極の磁化方向に転写する。
本発明の第4の視点による磁気信号処理装置は、前記第1の視点による磁気素子を具備し、前記第1の磁性層に1又は0の入力信号を入力することで、否定又は肯定の演算処理を実行し、この実行結果を前記第1の信号として出力する。
本発明によれば、微細化を図りつつ、低消費電力で駆動することが可能な磁気素子及びこれを用いた磁気信号処理装置を提供できる。
[1]概要
図1は、本発明の例の磁気素子の概要を説明するための模式図を示す。図2Aは、本発明の例(タイプ1)の磁気素子の概要を説明するための模式図を示す。図2Bは、本発明の例(タイプ2)の磁気素子の概要を説明するための模式図を示す。以下に、本発明の例の磁気素子の概要について説明する。
図1に示すように、本発明の例に係る磁気素子は、チャネル層Oと、このチャネル層Oに接しかつ互いに接しない磁性電極A,Bと、磁性電極Aに隣接して設けられた絶縁層を有する介在層Pと、この介在層Pの磁性電極Aに接する面とは反対の面に接して設けられた磁性層Cと、磁性電極Aに接続された電極Hと、磁性電極Bに接続された電極Jとを具備する。
ここで、電極H,Jの少なくとも一方に電圧又は電流を供給することで、磁性電極A,Bの磁化配置によって変化する信号を出力する。磁性層Cは磁性電極Aに磁化転写するために用いられ、磁性電極Aの磁化方向は磁性層Cの磁化方向に応じて制御される。
このような本発明の例に係る磁気素子は、例えば、次のようなタイプ1又はタイプ2に分類することが可能である。但し、本発明の例に係る磁気素子の全てがタイプ1又はタイプ2のどちらかに必ずしも分類される訳ではない。
図2Aに示すように、タイプ1の場合、磁性層Cの磁性電極Aと反対側に磁性層Dが設けられ、この磁性層Dの磁化方向は固定されている。磁性層C,D間には介在層Rが設けられ、この介在層Rには電極Lが接続されている。介在層Pは非磁性又は磁性の絶縁層INからなり、この絶縁層INを介して磁性電極A及び磁性層Cは磁気結合している。
このタイプ1では、磁性層Cの磁化情報が絶縁層を有する介在層Pを介して磁気結合により磁性電極Aに伝達することで、磁性層Cの磁化方向を磁性電極Aの磁化方向へ転写する。磁性層Cの磁化自身もまた反転可能なフリーな状態であり、電極L,K間に信号Yを供給することで磁性層Cの磁化方向が制御される。そして、電極H,Jの少なくとも一方に電圧又は電流を供給することで、磁性電極A,Bの磁化配置によって変化する信号を出力する。
図2Bに示すように、タイプ2の場合、タイプ1で示す磁性層D及び介在層Rは設けてもよいが必ずしも設ける必要はなく、磁性層Cの磁化方向は固定されている。絶縁層を有する介在層Pは、非磁性層NMからなり、例えば非磁性絶縁層と非磁性金属層の積層膜からなる。
このタイプ2では、電極K,H間に信号Zを供給することで磁性層Cの磁化方向を磁性電極Aの磁化方向へ転写する。タイプ2の場合、転写される磁化方向は、信号Zの大きさに依存して、磁性層Cの磁化方向と磁性電極Aの磁化方向とが平行又は反平行となる。そして、電極H,Jの少なくとも一方に電圧又は電流を供給することで、磁性電極A,Bの磁化配置によって変化する信号を出力する。
尚、上記において、タイプ1の磁性層D及びタイプ2の磁性層Cは、磁化方向が固定されていると説明したが、ここでの固定の意味は次の通りである。タイプ1の場合、磁性層Cの磁化を反転させるために電極L,K間に信号Yを供給する間、この条件の下では、磁性層Dの磁化が反転しないという意味である。タイプ2の場合、磁性層Aの磁化を反転させるために電極H,K間に信号Zを供給する間、この条件の下では、磁性層Cの磁化が反転しないという意味である。
但し、タイプ1の磁性層D及びタイプ2の磁性層Cも磁化方向を変化させる場合もある。これは、磁気素子の演算機能を書き換える(リコンフィギュラブルとする)場合であり、この場合については後述する第10の実施形態で詳説する。
図3Aは、本発明の例の磁気素子を構造的な観点により分類した図を示す。以下に、本発明の例の磁気素子の構造的な観点による分類の概要を説明する。
図3Aに示すように、本発明の例のタイプ1,2の磁気素子において、磁性電極A,Bの形態は、例えば、TMR型、スピン蓄積型、ゲート駆動(FET)型の3種類が存在する。尚、磁性電極A,Bの形態はこの3種類に限定されるわけではない。
本発明の例のタイプ1,2の磁気素子において、磁性電極A,Bの磁化配置は、例えば、磁性電極A,Bのどちらか一方がフリーの場合、磁性電極A,Bの両方がフリーの場合の2種類が存在する。ここで、磁性電極A,Bがフリーとは、磁性電極A,Bの磁化方向が反転可能であることを意味する。
図3Bは、本発明の例の磁気素子を作用的な観点により分類した図を示す。以下に、本発明の例の磁気素子の作用的な観点による分類の概要を説明する。
図3Bに示すように、本発明の例のタイプ1の磁気素子において、磁性層Cの磁化反転方式には、例えば、スピン注入磁化反転方式、電圧制御磁性方式の2種類が存在する。尚、磁性層Cの磁化反転方式はこの2種類に限定されるわけではない。
本発明の例のタイプ1の磁気素子において、磁性電極Aの磁化反転方式は、磁性電極Aと磁性層Cの磁気結合を利用したものである。磁性電極Aと磁性層Cの磁気カップリング方式は、例えば、直接交換結合方式、層間交換結合方式、静磁結合方式、歳差運動方式の4種類が存在する。尚、磁性電極Aと磁性層Cの磁気カップリング方式はこの4種類に限定されるわけではない。
本発明の例のタイプ2の磁気素子において、磁性電極Aの磁化反転方式は、磁性電極Aと磁性層C間に電圧を印加する電圧制御磁性方式である。但し、電圧制御磁性方式に限定されるわけではない。
[2]磁性電極A,Bの形態
磁性電極Aと磁性電極Bの磁化配置により出力信号を変化させるためには、よく知られている3つの方式、すなわち、[2−1]TMR型、[2−2]スピン蓄積型、[2−3]ゲート駆動(FET)型を用いればよい。
[2−1]TMR型
図4(a)及び(b)は、本発明の例によるTMR型の磁気素子の概略的な模式図を示す。以下に、本発明の例によるTMR型の磁気素子の概要について説明する。
図4(a)及び(b)に示すように、TMR型の場合は、チャネル層Oにトンネルバリアとなる絶縁体又は半導体を用い、磁性電極A,Bの磁化方向の相対角度により電気抵抗が異なるTMR効果を用いる。一般的には、磁化が平行時に電極H,J間の電気抵抗は最小となり、磁化が反平行時に電極H,J間の電気抵抗は最大となる。そして、電極H,J間に電圧を印加して電流を出力信号とするか、又は電流を印加して電圧を出力信号とする。
[2−2]スピン蓄積型
図5A(a)及び(b)は、本発明の例によるスピン蓄積型の1つの出力電極を有する磁気素子の概略的な模式図を示す。図5B(a)及び(b)は、本発明の例によるスピン蓄積型の2つの出力電極を有する磁気素子の概略的な模式図を示す。図6A(a)及び(b)は、本発明の例によるスピン蓄積型の1つの出力電極と化合物層とを有する磁気素子の概略的な模式図を示す。図6B(a)及び(b)は、本発明の例によるスピン蓄積型の2つの出力電極と化合物層とを有する磁気素子の概略的な模式図を示す。以下に、本発明の例によるスピン蓄積型の磁気素子の概要について説明する。
図5A(a)及び(b)、5B(a)及び(b)に示すように、スピン蓄積型の場合は、チャネル層Oに金属を用い、チャネル層Oにはさらに電極I(単数又は複数)を設ける。電極H又は電極Iに電流源(図示せず)を接続し、電極H,I間にスピン偏極した電子(以下、スピン偏極電子と称す)eを流す。同時に、電極J,I間に電圧を印加して出力電圧Vf,Vafを得る。この出力電圧Vf,Vafは、磁性電極A,Bの磁化配置により異なる。尚、電極H,I間に電圧を印加して、電極J,I間に流す電流を出力とすることも勿論可能である。
図6A(a)及び(b)、6B(a)及び(b)に示すように、チャネル層Oと磁性電極A,Bとの間に、酸素、窒素、フッ素のいずれか一種類以上を含む化合物層Qを設けてもよい。これにより、出力電圧Vf,Vafをさらに上げることが可能である。
[2−3]ゲート駆動(FET)型
図7A(a)及び(b)は、本発明の例によるゲート駆動型の半導体層のチャネルを有する磁気素子の概略的な模式図を示す。図7B(a)及び(b)は、本発明の例によるゲート駆動型の絶縁体と伝導体が組み合わさったチャネルを有する磁気素子の概略的な模式図を示す。以下に、本発明の例によるゲート駆動型の磁気素子の概要について説明する。
図7A(a)及び(b)、7B(a)及び(b)に示すように、ゲート駆動型の場合は、チャネル層Oに半導体、又は絶縁体Oaと伝導体Obとの組合せを用いる。ゲート電圧に依存してチャネルが開く。チャネルが開いている時の抵抗は、磁性電極A,Bの磁化配置により異なり、平行磁化配置時に抵抗は最小で、反平行時に抵抗は最大となる。
[3]磁性電極Aの磁化反転方式
[3−1]磁性電極Aと磁性層C間の磁気カップリング方式
本発明の例(タイプ1)の磁気素子においては、磁性電極A及び磁性層C間の磁気結合を利用して、磁性電極Aの磁化の向きを所望方向へ制御する。この磁気結合として、例えば次の4通りの方式を採用する。
(a)直接交換結合方式
図8は、本発明の例に係る強磁性絶縁体からなる介在層Pを用いた直接交換結合方式による磁気素子の模式図を示す。以下に、本発明の例による直接交換結合方式について説明する。
図8に示すように、直接交換結合方式の場合、介在層Pに強磁性絶縁層を用いる。ここでの強磁性には、フェリ磁性も含む。この場合、磁性層C−介在層P―磁性電極Aは、直接交換相互作用により互いに平行に磁気結合し、磁性層Cの磁化方向を磁性電極Aへ平行に磁化転写することができる。
(b)層間交換結合方式
図9は、本発明の例に係る絶縁性非磁性体からなる介在層Pを用いた層間交換結合方式による磁気素子の模式図を示す。以下に、本発明の例による層間交換結合方式について説明する。
図9に示すように、層間交換結合方式の場合、介在層Pに例えば2nm以下の厚さを有する非磁性絶縁層を用いる。この場合、介在層P(非磁性絶縁層)を介して負又は正の層間交換相互作用が働き、磁性電極Aと磁性層Cは反強磁性的又は強磁性的に結合する。ここで、介在層P(非磁性絶縁層)が薄いほど磁気結合は強く、2nmより厚いと結合はほとんど働かない。また、1nm以下の厚さをもつ非磁性導電層を非磁性絶縁層に隣接して設けてもよい。これにより、磁性層Cの磁化方向を磁性電極Aの磁化方向へ平行又は反平行に転写する。平行か反平行かは、介在層Pの材質と厚さにより決定される。
(c)静磁結合方式
図10は、本発明の例に係る絶縁性非磁性体からなる介在層Pを用いた静磁結合方式による磁気素子の模式図を示す。以下に、本発明の例による静磁結合方式について説明する。
図10に示すように、介在層Pに非磁性絶縁層を用い、静磁結合にて磁性層Cと磁性電極Aを磁気結合させる。この方式は、磁性層Cのサイズが小さいときに有効である。これにより、磁性層Cの磁化方向を磁性電極Aの磁化方向へ反平行になるように磁化転写する。磁性層Cのサイズの目安は、200nm以下である。これより大きいと、磁性電極Aに十分な静磁力が働かない。
(d)歳差運動方式
図11Aは、本発明の例による歳差運動方式を用いた磁気素子の模式図を示す。図11B(a)及び(b)は、本発明の例による歳差運動方式を用いた磁気素子1の模式図を示す。図11C(a)及び(b)は、本発明の例による歳差運動方式を用いた磁気素子2の模式図を示す。以下に、本発明の例による高周波を介した歳差運動方式について説明する。
図11B(a)及び図11C(a)に示すように、歳差運動方式の場合、磁性層Cに介在層R及び磁化固着された磁性層Dを設ける。そして、図11Aに示すように、磁性層C,D間にスピン偏極電子eを流して磁性層Cの磁化を歳差運動させ、このときに磁性層Cから放出される高周波RFを磁性電極Aへ吸収させることで、磁性層Cと磁性電極Aの間を歳差運動にて結合させる。この場合、外部磁場を同時に印加すると、より効果的である。
ここで、図11B(a)の磁気素子1は、介在層Rを介して磁性層Dと磁性層C間に負の層間交換相互作用を働かせる場合、又は、磁性層Cと磁性層Dとが静磁結合する場合である。これらの場合、電流を流さない状態において、磁性層Dの磁化と磁性層Cの磁化とが反平行の磁化配置である。
この状態においては、図11B(b)に示すように、スピン偏極電子eが磁性層Dから磁性層Cに流れるように電流を流すと、ある閾値以上の電流で磁性層Cの磁化が歳差運動を起こし、さらにこの歳差運動により高周波RFが発生する。
一方、図11C(a)の磁気素子2は、介在層Rを介して磁性層Dと磁性層C間に正の層間交換相互作用を働かせる場合である。この場合、電流を流さない状態において、磁性層Dの磁化と磁性層Cの磁化とが平行の磁化配置である。
この状態においては、図11C(b)に示すように、スピン偏極電子eが磁性層Cから磁性層Dに流れるように電流を流すと、ある閾値以上の電流で磁性層Cの磁化が歳差運動を起こし、さらにこの歳差運動により高周波RFが発生する。
[3−2]電圧制御磁性方式
本発明の例(タイプ2)の磁気素子においては、磁性電極A及び磁性層C間に印加する電圧を制御することで、磁性電極Aの磁化の向きを所望方向へ制御する。
図12(a)乃至(d)は、本発明の例による電圧制御磁性方式を用いた磁気素子の模式図を示す。以下に、本発明の例による電圧制御磁性方式について説明する。
図12(a)に示すように、電圧制御磁性方式の場合、絶縁層を有する介在層Pは、非磁性絶縁層からなり、絶縁層と金属層を含む非磁性層NMを用いる。この非磁性層NMとしては、例えば、MgO+Au、MgO+Ag、MgO+Cr等があげられる。
電圧制御磁性方式では、電極H,K間に印加する電圧によって、磁性電極Aと磁性層Cとの間の磁気結合が図12(d)に示すように変化することを利用する。つまり、印加電圧を制御することで、磁性電極Aと磁性層Cとの間に正の磁気結合を生じさせたり(図12(b))、負の磁気結合を生じさせたりする(図12(c))。これにより、磁性層Cの磁化方向を磁性電極Aの磁化方向へ転写する。
[4]磁性層Cの磁化反転方式
本発明の例(タイプ1)による磁性層Cの磁化反転方式は、例えば、[4−1]スピン注入磁化反転方式、[4−2]電圧制御磁性方式の2通りある。
[4−1]スピン注入磁化反転方式
図13(a)乃至(c)は、本発明の例によるスピン注入磁化反転方式の磁気素子を説明するための図を示す。以下に、本発明の例によるスピン注入磁化反転方式について説明する。
図13(a)に示すように、スピン注入磁化反転方式の場合、介在層Rは、導電性の材料からなり、低抵抗の金属が望ましい。但し、介在層Rの材料は、原理的には、半導体や絶縁体でも可能である。
スピン注入磁化反転方式では、スピン偏極電子eを磁性層Dから磁性層Cへ注入する場合、平行磁化配置となり(図13(b))、スピン偏極電子eを磁性層Cから磁性層Dへ注入する場合、反平行磁化配置となる(図13(c))。このように、スピン注入磁化反転方式の場合、磁性層Cと磁性層Dとの間に注入するスピン偏極電子eの向きにより、磁性層Cの磁化方向を決定する。
但し、磁性層Cと磁性層Dとの間に静磁結合がある場合には、弱い電流では反平行のままで、磁性層Dから磁性層Cへ流す電流を大きくすると、磁化配置が反平行となる。
[4−2]電圧制御磁性方式
図14(a)乃至(d)は、本発明の例による電圧制御磁性方式の磁気素子を説明するための図を示す。以下に、本発明の例による電圧制御磁性方式について説明する。
図14(a)に示すように、電圧制御磁性方式の場合、介在層Rは、絶縁層と金属層を含む積層膜を用いる。
電圧制御磁性方式では、電極L,K間に印加する電圧によって、磁性層Dと磁性層Cとの間の磁気結合が図14(d)に示すように変化することを利用する。つまり、印加電圧の大きさを制御することで、磁性層Dと磁性層Cとの間に正の磁気結合を生じさせたり(図14(b))、負の磁気結合を生じさせたりする(図14(c))。これにより、磁性層Cの磁化方向を制御する。
次に、磁性電極A,Bの磁化配置に基づく出力変化を検出する様式ごとに、本発明の実施の形態を具体的に説明する。尚、第1乃至第4の実施形態はタイプ1の磁気素子の例であり、第5乃至第8の実施形態はタイプ2の磁気素子の例であり、第9乃至第12の実施形態はタイプ1又はタイプ2の磁気素子を用いた磁気信号処理装置の例である。
[5]第1の実施形態
第1の実施形態は、タイプ1のTMR型の磁気素子の例である。
[5−1]構造
図15A乃至図15Hは、本発明の第1の実施形態に係る磁気素子の模式図を示す。以下に、本発明の第1の実施形態に係る磁気素子の構造について説明する。
図15Aに示すように、第1の実施形態に係る磁気素子は、トンネルバリア層TBからなるチャネル層Oと、このチャネル層Oを挟む磁性電極A,Bと、磁性電極A側に設けられた磁性層Cと、この磁性層Cと磁性電極Aとの間に設けられた非磁性又は磁性の絶縁層IN(介在層P)と、磁性層Cの磁性電極Aと反対側に設けられた磁性層Dと、磁性層C,D間に設けられた金属又は絶縁体からなる介在層Rと、磁性電極Aに接続された電極Hと、磁性電極Bに接続された電極Jと、磁性層Cに接続された電極Kと、磁性層Dに接続されたLとを具備する。
ここで、磁性電極A,Bは、互いに接しないで、トンネルバリア層TBの異なる面にそれぞれ接している。磁性電極A,B、トンネルバリア層TB、磁性層C,D、絶縁層IN、介在層Rは、全てY方向に積層されている。換言すると、磁性電極A,B、トンネルバリア層TB、磁性層C,D、絶縁層IN、介在層Rが互いに接する面が、全て平行である。磁性電極A,B、トンネルバリア層TB、磁性層C,D、絶縁層IN、介在層Rは、同程度の面積であり、側面も一致している。
磁化方向の基準を設けるため、磁性電極B及び磁性層Dの磁化はそれぞれ固定されている。一方、磁性電極A及び磁性層Cの磁化は、反転可能であり、さらに互いに磁気結合している。尚、磁性電極A,B及び磁性層C,Dの磁化方向は、面内磁化膜でも垂直磁化膜でもよい。
磁性層C及び磁性電極Aのうち少なくとも一方は、室温にてヒステリシスを示さない磁性体からなることが好ましい。このような磁性体を用いることで、低電力で磁化反転を行うことができる。一方、磁性電極Bは、室温にてヒステリシスを示す材料を用いることで、演算処理機能をハード的に書き換えることができる。
電極H,Jを用いて、磁性電極A,Bの磁化配置によって変化する信号Xを出力する。電極K,Lを用いて、磁性層Cの磁化の方向を制御する信号Yを供給する。ここで、電極H,Jは、磁性電極A,B間に信号Xを供給できるのであれば磁性電極A,Bのどの位置に設けてもよいが、図示するように互いに異なる側面に設けることで磁性電極A,Bの磁化配置に応じた信号Xの変化の読み取り精度を向上できる。同様に、電極K,Lは、磁性層C,D間に信号Yを供給できるのであれば磁性層C,Dのどの位置に設けてもよいが、図示するように互いに異なる側面に設けることで磁性層Cの磁化方向の制御性を向上できる。
尚、第1の実施形態に係る磁気素子は、図15Aの構造に限定されず、例えば以下の図15B乃至図15Hの構造等に種々変更することが可能である。勿論、図15A乃至図15Hの構造等を組み合わせることも可能である。
図15Bに示すように、Y方向に積層された磁性電極A,B、トンネルバリア層TB、絶縁層IN、磁性層Cに対して、角度を有して介在層R及び磁性層DをX方向に積層してもよい。換言すると、磁性電極A,B、トンネルバリア層TB、絶縁層IN、磁性層Cが互いに接する面に対して、介在層R及び磁性層C,Dが互いに接する面が垂直である。このような構造であっても勿論効果は変わらない。
図15Cに示すように、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極B側に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に絶縁層IN’(介在層P’)が設けられる。さらに、磁性層C’の磁性電極Bと反対側に磁性層D’が設けられ、磁性層C’,D’間に介在層R’が設けられる。そして、磁性層C’,D’に電極K’,L’がそれぞれ接続されている。ここで、電極K’,L’は、磁性層C’の磁化の方向を制御する信号Y’の供給に用いられる。このような構造の場合、磁性層C,C’及び磁性電極A,Bのうち少なくともいずれかが、室温にてヒステリシスを示さない磁性体からなることが好ましい。
図15Dに示すように、Y方向に積層された磁性電極A、絶縁層IN、磁性層C,D、介在層Rに対して、角度を有して磁性電極B及びトンネルバリア層TBをX方向に積層してもよい。さらに、電極Lを磁性層Dの上面側に設けてもよい。
また、磁性電極A,Bの面積が異なっていてもよい。同一素子内で磁性電極A,Bの面積を変えると、面積が小さい磁性電極(図15Dの場合磁性電極B)は、熱揺らぎによりヒステリシスが無くなり、低電力での磁化スイッチングが可能となる。一方、面積が大きい磁性電極(図15Dの場合磁性電極A)は、熱揺らぎを抑えて磁化方向について記録させると、演算処理機能を不揮発でかつソフトにより書き換えることができる。
尚、磁性電極A,Bのサイズは、一辺あたり200nm以下であることが望ましく、さらに100nm以下であることが好ましい。200nmより大きいと、電流磁界の影響が大きくなり、磁化制御が困難となるからである。
図15Eに示すように、図15Dの構造において、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極Bの上方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に絶縁層IN’(介在層P’)が設けられる。さらに、磁性層C’の磁性電極Bと反対側に磁性層D’が設けられ、磁性層C’,D’間に介在層R’が設けられる。そして、磁性層C’,D’に電極K’,L’がそれぞれ接続されている。ここで、電極K’,L’は、磁性層C’の磁化の方向を制御する信号Y’の供給に用いられる。
図15Fに示すように、磁性電極B及び磁性層Dの磁化固着のために、反強磁性層S,S’を磁性電極B及び磁性層Dに接してそれぞれ設けてもよい。ここで、電極Lは、磁性層Dに設けても反強磁性層Sに設けてもよい。電極Jは、出力信号Xの精度を考慮すると図示するように磁性電極Bに設ける方が望ましいが、反強磁性層S’に設けることも可能である。反強磁性層S,S’を設けることで、一方向磁気異方性が付与され、磁化固着が行われる。尚、磁化固着の方法としては、反強磁性層S,S’を設ける以外には、結晶磁気異方性の大きな材料を用いることでも実現できる。
図15Gに示すように、図15Fの構造において、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極Bの下方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に絶縁層IN’(介在層P’)が設けられる。さらに、磁性層C’の磁性電極Bと反対側に磁性層D’が設けられ、磁性層C’,D’間に介在層R’が設けられる。磁性層D’に接して反強磁性層S’が設けられる。そして、磁性層C’及び反強磁性層S’に電極K’,L’がそれぞれ接続されている。ここで、電極K’,L’は、磁性層C’の磁化の方向を制御する信号Y’の供給に用いられる。
図15Hに示すように、磁性電極A,Bの面内形状は、長方形以外に,菱形、楕円,円形等をとることができる。また、磁性電極A,B、トンネルバリア層TB、磁性層C,D、絶縁層IN、介在層Rは、全ての側面が一致していなくてもよい。また、絶縁層INは、磁性電極Aと磁性層C間に設けられていれば、磁性電極B上まで延びていても問題はない。
[5−2]動作
本発明の第1の実施形態に係る磁気素子の動作は、次の通りである。ここでは、図15Aの構造の場合の動作について説明する。
第1に、電極L,K間に信号Yを入力して、磁性層Cの磁化を制御する。この磁性層Cの磁化の制御方法としては、上述したスピン注入磁化反転方式(図13)、電圧制御磁性方式(図14)の2通りある。具体的には、以下のような異なるメカニズムにより、磁性層Dに対する磁性層Cの磁化の相対的な向きを制御する。
スピン注入磁化反転方式の場合、介在層Rには、導電性の物質を用い、低抵抗の金属が特に望ましい。そして、磁性層Cと磁性層Dの間に流す電流の向きにより、磁性層Cの磁化方向を制御する。すなわち、スピン偏極電子が磁性層Dから磁性層Cへ注入される場合には、磁性層Cの磁化は磁性層Dの磁化と平行になり、スピン偏極電子が磁性層Cから磁性層Dへ注入される場合には、磁性層Cの磁化は磁性層Dの磁化と反平行となる。
電圧制御磁性方式の場合、介在層Rには、絶縁層と金属層を含む積層膜を用いる。そして、電極L,K間に印加する電圧によって磁性層Dと磁性層Cの間の磁気結合が変化することを利用する。
第2に、上述するように信号Yにより磁化方向が制御された磁性層Cの磁化情報は、絶縁層INを介した磁性電極A及び磁性層C間の磁気結合により(図8乃至図11Cの磁気カップリング方式により)、磁性電極Aへ転写される。ここで、磁性層Cと磁性電極Aとの間は絶縁層INが設けられているため、電気的な信号の干渉を発生させずに磁気情報のみを伝達できる。
第3に、電極H,J間に電圧又は電流を印加して(ここでは駆動電圧又は駆動電流とよぶ)、磁性電極Aと磁性電極Bの磁化配置により変化するトンネル電流又は電圧(信号X)を出力する。
[5−3]各要素
次に、磁気素子を構成する各要素(主に材料)について詳述する。
(a)磁性電極A,B及び磁性層C,D
磁性電極A,B及び磁性層Cの材料としては、例えば、「鉄(Fe)単体」、「コバルト(Co)単体」、「ニッケル(Ni)単体」、「鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)及びクロム(Cr)よりなる群から選択された少なくともいずれかの元素を含む合金」、「パーマロイと呼ばれるNiFe系合金」、「CoNbZr系合金、FeTaC系合金、CoTaZr系合金、FeAlSi系合金、FeB系合金、CoFeB系合金などの軟磁性材料」、「ホイスラー合金、磁性半導体、CrO、Fe、La1―XSrXMnOなどのハーフメタル磁性体酸化物(又はハーフメタル磁性体窒化物)」のいずれかを用いることができる。
また、上述する「磁性半導体」としては、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、クロム(Cr)、マンガン(Mn)の少なくともいずれかの磁性元素と、化合物半導体又は酸化物半導体とからなるものを用いることができる。この磁性半導体は、具体的には、例えば、(Ga、Cr)N、(Ga、Mn)N、MnAs、CrAs、(Ga、Cr)As、ZnO:Fe、(Mg、Fe)O、Co:TiOなどをあげることができる。
さらに、磁性電極A,B及び磁性層Cとして、反強磁性結合した磁性層/非磁性層/磁性層からなる多層膜を用いることもできる。この場合の非磁性層には、ルテニウム(Ru)、イリジウム(Ir)、クロム(Cr)などの非磁性金属層及び反強磁性体を用いることが望ましい。そして、反強磁性結合を得るためには、多層膜中の非磁性層の膜厚は、例えば0.2nm乃至3nmにすることが望ましい。
磁性電極A,B及び磁性層Cは、磁性層を多層化した次のような多層構造を用いることもできる。例えば、[(Co又はCoFe合金)/(NiFe、NiFeCoからなるパーマロイ合金、又はNi)]からなる2層構造、[(Co又はCoFe合金)/(NiFe、NiFeCoからなるパーマロイ合金、又はNi)/(Co又はCoFe合金)]からなる3層構造の積層体を用いることもできる。
さらに、磁性電極A,B及び磁性層Cのための室温でヒステリシスを示さない(室温で保磁力をもたない)材料として、室温で磁化揺らぎを示す磁性体又は磁性半導体を用いることができ、材料・サイズ(厚さ、大きさ)・異方性(形を含む)で規定することができる。
ここで、室温にてある時間範囲内で磁化が一定方向に定まらない状態を“磁化が揺らぐ”と呼んでいる。ある時間範囲とは、素子動作にかかわる時間に関係し、具体的には数10sec以内のことをいう。
磁性電極A,Bのサイズ又は磁気異方性にて磁化揺らぎを得るには、磁性電極A,Bの磁気異方性をKu、体積をVとした場合に、KuV/kT<20であることが好ましい。KuV/kTが20以上50以下であると、磁化の揺らぎがゆっくりのため、反転のばらつきが大きくなる。一方、KuV/kTが20未満であると、電流印加時間内で適度な磁化の揺らぎが得られるので、反転電流を小さくかつ高速反転を実現することができる。
磁性電極A,B及び磁性層C,Dにおいて、通常の磁性体を用いた場合のより一般的な面内サイズとしては、長軸方向で200nm以下、望ましくは100nm以下、さらに好ましくは数10nm程度とすることが好ましい。さらに、膜厚を数nm以下(<10nm)と薄くしたり、アスペクト比を1に近づけたりすることが好ましい。
例えば、素子サイズを大きくせざるを得ない場合や形状異方性を大きくせざるを得ない場合には、材料自身の選択により特性を実現させる。具体的には、磁性体微粒子が非磁性マトリックス中に分散したグラニュラー膜、又は低飽和磁化材料を用いることが好ましい。
ここで、上述する「磁性体微粒子」としては、例えば、「鉄(Fe)単体」、「コバルト(Co)単体」、「ニッケル(Ni)単体」、「鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)及びクロム(Cr)よりなる群から選択された少なくともいずれかの元素を含む合金」、「パーマロイと呼ばれるNiFe系合金」、「CoNbZr系合金、FeTaC系合金、CoTaZr系合金、FeAlSi系合金、FeB系合金、CoFeB系合金などの軟磁性材料」、「ホイスラー合金、磁性半導体、CrO,Fe,La1―XSrXMnOなどのハーフメタル磁性体酸化物(又はハーフメタル磁性体窒化物)」のいずれかの微粒子を用いることができる。ここで、「磁性半導体」としては、上述する通りである。尚、磁性体微粒子のサイズは、10nm以下であることが揺らぎを得る上で好ましい。
また、上述する「非磁性マトリックス」としては、Cu,Au,Agのような非磁性金属、GaN,GaAs,ZnO,MgO,TiO,Al,SiO,AlN,MgOなどの半導体又は誘電体材料を用いることができる。尚、上記した酸化物、窒化物等においては元素の欠損が一般的には存在するが、そのような誘電体膜であっても問題ない。
磁性電極A,B及び磁性層Cにおいて、形状を小さくする又は磁気異方性を小さくすることにより揺らぎを得る場合の材料としては、以下の中から用途に応じた磁気特性を有するものを適宜選択して用いればよい。
例えば、「鉄(Fe)単体」、「コバルト(Co)単体」、「ニッケル(Ni)単体」、「鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)及びクロム(Cr)よりなる群から選択された少なくともいずれかの元素を含む合金」、「パーマロイと呼ばれるNiFe系合金」、「CoNbZr系合金、FeTaC系合金、CoTaZr系合金、FeAlSi系合金、FeB系合金、CoFeB系合金などの軟磁性材料」、「ホイスラー合金、磁性半導体、CrO、Fe、La1―XSrXMnOなどのハーフメタル磁性体酸化物(又はハーフメタル磁性体窒化物)」のいずれかを用いることができる。ここで、「磁性半導体」としては、上述する通りである。
一方、磁性層D及び磁化固着された場合の磁性電極B等の磁化固着部を構成する強磁性材料としては、以下の中から用途に応じた磁気特性を有するものを適宜選択して用いればよい。
例えば、「鉄(Fe)単体」、「コバルト(Co)単体」、「ニッケル(Ni)単体」、「鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)及びクロム(Cr)よりなる群から選択された少なくともいずれかの元素を含む合金」、「パーマロイと呼ばれるNiFe系合金」、「CoNbZr系合金、FeTaC系合金、CoTaZr系合金、FeAlSi系合金、FeB系合金、CoFeB系合金などの軟磁性材料」、「ホイスラー合金、磁性半導体、CrO、Fe、La1―XSrXMnOなどのハーフメタル磁性体酸化物(又はハーフメタル磁性体窒化物)」のいずれかを用いることができる。ここで、「磁性半導体」としては、上述する通りである。
また、固着部に用いる磁性層は、連続的な磁性体でもよく、又は、非磁性マトリクス中に磁性体からなる微粒子が析出あるいは形成されてなる複合体構造を用いることもできる。このような複合体構造としては、例えば、「グラニュラー磁性体」などと称されるものをあげることができる。
また、固着部は、反強磁性結合又は強磁性結合した磁性層/非磁性層/磁性層からなる多層膜で形成してもよい。反強磁性結合した磁性/非磁性/磁性は、漏れ磁場を無くすことができるため、特に好ましい。このような多層膜の非磁性層には、ルテニウム(Ru)、イリジウム(Ir)、クロム(Cr)などの非磁性金属層及び反強磁性体を用いることが望ましい。そして、反強磁性結合又は強磁性結合を得るためには、この非磁性層の膜厚は、例えば0.2nm乃至3nmにすることが望ましい。
また、磁性固着部には、上記の磁性層を多層化した次のような多層構造を用いることができる。例えば、[(Co又はCoFe合金)/(NiFe、NiFeCoからなるパーマロイ合金、又はNi)]からなる2層構造、[(Co又はCoFe合金)/(NiFe、NiFeCoからなるパーマロイ合金、又はNi)/(Co又はCoFe合金)]からなる3層構造の積層体を用いることもできる。
(b)反強磁性層S
磁性層Dや磁性電極Bを磁性固着する場合には、反強磁性層Sを直接接して設けることで、固定力を増すことができる。この場合の反強磁性層Sの材料としては、鉄マンガン(FeMn)、白金マンガン(PtMn)、パラジウム・マンガン(PdMn)、パラジウム白金マンガン(PdPtMn)などを用いることが望ましい。
(c)介在層R
図12Aに示したスピン注入磁化反転方式で磁性層Cの磁化を制御する場合には、介在層Rとしては、低抵抗材料が望ましい。この低抵抗材料としては、銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)、又はこれら銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)のいずれか一種以上を含む合金などがあげられる。介在層Rの厚さは、例えば1nm乃至60nm程度であれば、磁化反転の効果を得ることができる。
一方、図12Bに示した電圧制御磁性方式で磁性層Cの磁化を制御する場合には、介在層Rの材料としては、絶縁層、又は、絶縁層と金属層との積層膜を用いることが望ましい。絶縁層と金属層との積層膜の組み合わせとしては、例えば、MgO+Au、MgO+Ag、MgO+Crなどがあげられる。
(d)トンネルバリア層TB
第1の実施形態の場合、チャネル層Oには、非磁性のトンネルバリアとなる材料を用いると高い出力を得ることができる。このようなトンネルバリア層TBの材料としては、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、コバルト(Co)、ニッケル(Ni)、シリコン(Si)、マグネシウム(Mg)、及び鉄(Fe)よりなる群から選択された少なくともいずれかの元素を含む酸化物(例えば、アルミナ(Al−X)、酸化マグネシウム(MgO)、SiO、Si−O−N、Ta−O、Al−Zr−O等)又は窒化物、フッ化物からなる絶縁体、GaAlAsなどのギャップが大きな半導体をあげることができる。また、前記絶縁体にピンホールが形成され、そのピンホールに磁性層が進入したナノコンタクトMR材料や、そのピンホールにCuが侵入したCCP(Current-Perpendicular-to-Plane)−CCP−MR(Magneto-Resistance effect)材料を用いることによっても、大きな再生出力を得ることができる。トンネルバリア層TBの厚さは、例えば0.2nm乃至2nmとすることが、信号再生上は望ましい。後者のナノコンタクトMR及びCCP−CPP−MRの場合、そのトンネルバリア層TBの厚さは例えば0.4nm乃至40nmの範囲内であることが望ましい。
(e)絶縁層IN
絶縁層INには、磁性電極Aと磁性層Cの磁気結合の方式に応じて、磁性絶縁層又は非磁性絶縁層を用いることができる。
図8に示した直接交換結合方式の場合には、磁性絶縁層を用いる。この磁性絶縁層としては、MnFeなどのスピネル型フェライトや六方晶フェライトをはじめとしたFe,Co,Ni,Mn,V,Crのいずれかを含む酸化物磁性体、又はFe,Co,Ni,Mn,V,Crのいずれかを含む窒化物磁性体、フッ化物磁性体を用いることができる。
図9に示した層間交換結合方式の場合には、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、コバルト(Co)、ニッケル(Ni)、シリコン(Si)、マグネシウム(Mg)、及び鉄(Fe)よりなる群から選択された少なくともいずれかの元素を含む非磁性酸化物(例えば、アルミナ(Al−X)、酸化マグネシウム(MgO)、SiO、Si−O−N、Ti−O、Ta−O、Al−Zr−O等)又は窒化物、フッ化物からなる単結晶又は多結晶の非磁性絶縁体を用いる。また、GaAlAsなどのギャップが大きな結晶質の半導体を用いることができる。
図10に示した静磁結合方式の場合には、前述の単結晶・多結晶と同様に、MgO,Ti−Oなどの単結晶又は多結晶の非磁性絶縁体、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、コバルト(Co)、ニッケル(Ni)、シリコン(Si)、マグネシウム(Mg)、及び鉄(Fe)よりなる群から選択された少なくともいずれかの元素を含む非磁性酸化物(例えば、アルミナ(Al−X)、酸化マグネシウム(MgO)、SiO、Si−O−N、Ta−O、Al−Zr−O等)又は窒化物、フッ化物からなるアモルファス絶縁体を用いることができる。また、GaAlAsなどのギャップが大きな結晶質の半導体を用いることができる。
尚、磁性電極A,Bと磁性層Cの間に働く層間交換相互作用に静磁結合を加味して結合力を増して使用することもできる。
図11A乃至11Cに示した高周波を介した歳差運動方式の場合には、静磁結合させる場合と同様の絶縁体を用いることができる。
尚、ここで言う絶縁体とは、ポテンシャルバリアが形成される材料を指し、これにより磁性電極Aと磁性層Cとの間で電気的なアイソレーションを行うためのものである。絶縁層が1nm以下と薄い場合、もしくは絶縁体を構成する酸素,窒素,フッ素等が化学両論的組成から外れた場合にはアイソレーションの程度が悪くなるが、その場合には、動作に影響がないアイソレーションの程度の材料を用いることが好ましい。
(f)電極H,J,K,L
電極H,J,K,Lの材料は、それが接続している磁性電極又は磁性層と同じ材料でも異なる材料でもよい。同じ材料を用いる場合には、電極形成が容易となる利点がある。一方、異なる材料を用いる場合には、低抵抗の金属材料からなることが好ましい。例えば、銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)、又はこれら銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)のいずれか一種以上を含む合金をあげることができる。
以上のように、本発明の第1の実施形態によれば、磁化スイッチングと信号処理の干渉がなく、これらを同時に処理することが可能である。そして、微細化を図りつつ、低消費電力で駆動することができる磁気素子を提供することができる。
[6]第2の実施形態
第2の実施形態は、タイプ1のスピン蓄積型の磁気素子の例である。この第2の実施形態では、磁性電極A,B間の出力信号を得る手段として、スピン蓄積効果による電圧発生を用いている。
[6−1]構造
図16A乃至図16Dは、本発明の第2の実施形態に係る磁気素子の模式図を示す。以下に、本発明の第2の実施形態に係る磁気素子の構造について説明する。
図16Aに示すように、第2の実施形態に係る磁気素子において、第1の実施形態との大きな違いは、チャネル層Oに金属層を用いる点と、このチャネル層Oに電極I1,I2が接続されている点である。
具体的には、金属からなるチャネル層Oに接して磁性電極A,Bがそれぞれ設けられている。これら磁性電極A,Bは、チャネル層Oの同一面上に並んで配置されるが、互いには接しない。磁性電極A側には磁性層Cが設けられ、この磁性層Cと磁性電極Aとの間には非磁性又は磁性の絶縁層IN(介在層P)が設けられている。磁性層Cの磁性電極Aと反対側には磁性層Dが設けられ、磁性層C,D間には金属又は絶縁体からなる介在層Rが設けられている。磁性電極A,B及び磁性層C,Dには電極H,J,K,Lがそれぞれ接続されている。チャネル層Oには電極I1,I2がそれぞれ接続されている。
ここで、電極H,I1を用いて、磁性電極A及びチャネル層O間に電流(信号X1)を供給する。電極J,I2を用いて、磁性電極B及びチャネル層O間に発生する出力電圧(信号X2)を素子外部へ取り出す。電極K,Lを用いて、磁性層Cの磁化方向を制御するための信号Yを供給する。
尚、第2の実施形態に係る磁気素子は、図16Aの構造に限定されず、例えば以下の図16B乃至図16Dの構造等に種々変更することが可能である。勿論、図16A乃至図16Dの構造等を組み合わせることも可能である。
図16Bに示すように、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極Bの上方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に絶縁層IN’(介在層P’)が設けられる。さらに、磁性層C’の磁性電極Bと反対側に磁性層D’が設けられ、磁性層C’,D’間に介在層R’が設けられる。そして、磁性層C’,D’に電極K’,L’がそれぞれ接続されている。ここで、電極K’,L’は、磁性層C’の磁化の方向を制御する信号Y’の供給に用いられる。
図16Cに示すように、チャネル層Oに接続する電極Iを一つにしてもよい。この場合、この電極Iは、電極H,I間の信号X1の供給と電極J,I間の信号X2の供給とに共通して用いられる。
図16Dに示すように、磁性層D,D’の磁化固着のために、反強磁性層S,S’を磁性層D,D’に接してそれぞれ設けてもよい。ここで、電極Lは、磁性層Dに設けても反強磁性層Sに設けてもよい。電極L’は、磁性層D’に設けても反強磁性層S’に設けてもよい。反強磁性層S,S’を設けることで、一方向磁気異方性が付与され、磁化固着が行われる。尚、磁化固着の方法としては、反強磁性層S,S’を設ける以外には、結晶磁気異方性の大きな材料を用いることでも実現できる。
[6−2]動作
本発明の第2の実施形態に係る磁気素子の動作は、次の通りである。ここでは、図16Aの構造の場合の動作について説明する。
第1に、電極L,K間に信号Yを入力して、磁性層Cの磁化を制御する。この磁性層Cの磁化の制御方法としては、上述したスピン注入磁化反転方式(図13)、電圧制御磁性方式(図14)の2通りある。具体的には、以下のような異なるメカニズムにより、磁性層Dに対する磁性層Cの磁化の相対的な向きを制御する。
スピン注入磁化反転方式の場合、介在層Rには、導電性の物質を用い、低抵抗の金属が特に望ましい。そして、磁性層Cと磁性層Dの間に流す電流の向きにより、磁性層Cの磁化方向を制御する。すなわち、スピン偏極電子が磁性層Dから磁性層Cへ注入される場合には、磁性層Cの磁化は磁性層Dの磁化と平行になり、スピン偏極電子が磁性層Cから磁性層Dへ注入される場合には、磁性層Cの磁化は磁性層Dの磁化と反平行となる。
電圧制御磁性方式の場合、介在層Rには、絶縁層と金属層を含む積層膜を用いる。そして、電極L,K間に印加する電圧によって磁性層Dと磁性層Cの間の磁気結合が変化することを利用する。
第2に、上述するように信号Yにより磁化方向が制御された磁性層Cの磁化情報は、絶縁層INを介した磁性電極A及び磁性層C間の磁気結合により(図8乃至図11Cの磁気カップリング方式により)、磁性電極Aへ転写される。但し、磁性層Cと磁性電極Aとの間は絶縁層INが設けられているため、電気的な信号の干渉を発生させずに磁気情報のみを伝達できる。
第3に、電極H,I1間に駆動電流(信号X1)を流してスピン蓄積効果を生じさせ、磁性電極Aと磁性電極Bの磁化配置により変化する電極J,I2間の電圧(信号X2)を出力する。具体的には、例えば1mAの駆動電流の供給により生じたスピン偏極電子が金属チャネル層Oに蓄積し、この蓄積されたスピン偏極電子が磁性電極Bの磁化に寄与する。これにより、磁性電極Bと金属チャネル層O間の化学ポテンシャルが変化する。ここで、磁性電極Aと磁性電極Bの磁化配置が平行時と反平行時とで、磁性電極Bと金属チャネル層O間の出力電圧は、例えば+30μV又は−30μVとバイポーラに、あるいは+12μVと+3μVと異なる値に変化する。
[6−3]各要素
次に、素子を構成する各要素(主に材料)について詳述する。尚、以下の説明において省略した素子の各層については、上述した第1の実施形態と同様である。
(a)チャネル層O
第2の実施形態に係るチャネル層Oは、導電性の高い金属層を用いることが望ましい。具体的には、銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)、又はこれら銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)のいずれか一種以上を含む合金をあげることができる。尚、このチャネル層Oに接した磁性電極A,B間の距離は、金属中のスピン拡散の長さより短いことが望ましい。
(b)電極I1,I2
電極I1,I2の材料は、この電極I1,I2が接続しているチャネル層Oと同じ材料でも異なる材料でもよい。同じ材料を用いる場合には、電極形成が容易となる利点がある。一方、異なる材料を用いる場合には、低抵抗の金属材料からなることが好ましい。例えば、銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)、又はこれら銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)のいずれか一種以上を含む合金をあげることができる。
以上のように、本発明の第2の実施形態によれば、上記第1の実施形態と同様の効果を得ることができる。
[7]第3の実施形態
第3の実施形態は、第2の実施形態と同様に、タイプ1のスピン蓄積型の磁気素子の例である。さらに、第3の実施形態では、化合物層を設けている。
[7−1]構造
図17A乃至図17Dは、本発明の第3の実施形態に係る磁気素子の模式図を示す。以下に、本発明の第3の実施形態に係る磁気素子の構造について説明する。
図17Aに示すように、第3の実施形態に係る磁気素子において、第2の実施形態との大きな違いは、チャネル層Oと磁性電極A,Bとの間に化合物層Qを設けている点である。
具体的には、金属からなるチャネル層Oに接して酸素,窒素,フッ素のいずれか一種類以上を含む化合物層Qが設けられている。そして、化合物層Qに接して磁性電極A,Bが設けられている。これら磁性電極A,Bは、化合物層Qの同一面上に並んで配置されるが、互いには接しない。磁性電極A側には磁性層Cが設けられ、この磁性層Cと磁性電極Aとの間には非磁性又は磁性の絶縁層IN(介在層P)が設けられている。磁性層Cの磁性電極Aと反対側には磁性層Dが設けられ、磁性層C,D間には金属又は絶縁体からなる介在層Rが設けられている。磁性電極A,B及び磁性層C,Dには電極H,J,K,Lがそれぞれ接続されている。チャネル層Oには電極I1,I2が接続されている。
ここで、電極H,I1を用いて、磁性電極A及びチャネル層O間に電流(信号X1)を供給する。電極J,I2を用いて、磁性電極B及びチャネル層O間に発生する出力電圧(信号X2)を素子外部へ取り出す。電極K,Lを用いて、磁性層Cの磁化方向を制御するための信号Yを供給する。
尚、第3の実施形態に係る磁気素子は、図17Aの構造に限定されず、例えば以下の図17B乃至図17Dの構造等に種々変更することが可能である。勿論、図17A乃至図17Bの構造等を組み合わせることも可能である。
図17Bに示すように、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極Bの上方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に絶縁層IN’(介在層P’)が設けられる。さらに、磁性層C’の磁性電極Bと反対側に磁性層D’が設けられ、磁性層C’,D’間に介在層R’が設けられる。そして、磁性層C’,D’に電極K’,L’がそれぞれ接続されている。ここで、電極K’,L’は、磁性層C’の磁化の方向を制御する信号Y’の供給に用いられる。
図17Cに示すように、チャネル層Oに接続する電極Iを一つにしてもよい。この場合、この電極Iは、電極H,I間の信号X1の供給と電極J,I間の信号X2の供給とに共通して用いられる。さらに、化合物層Qは、磁性電極Bとチャネル層Oとの間にのみ設けてもよい。このように、出力側にのみ化合物層Qを挿入すると、消費電力を増加させずに出力電圧を大きくすることができる。
図17Dに示すように、磁性層D,D’の磁化固着のために、反強磁性層S,S’を磁性層D,D’に接してそれぞれ設けてもよい。ここで、電極Lは、磁性層Dに設けても反強磁性層Sに設けてもよい。電極L’は、磁性層D’に設けても反強磁性層S’に設けてもよい。反強磁性層S,S’を設けることで、一方向磁気異方性が付与され、磁化固着が行われる。尚、磁化固着の方法としては、反強磁性層S,S’を設ける以外には、結晶磁気異方性の大きな材料を用いることでも実現できる。
[7−2]動作
本発明の第3の実施形態に係る磁気素子の動作は、上記第2の実施形態と同様であるため、説明は省略する。
[7−3]各要素
次に、素子を構成する各要素(主に材料)について詳述する。尚、以下の説明において省略した素子の各層については、上述した第1及び第2の実施形態と同様である。
(a)化合物層Q
化合物層Qの材料としては,アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、コバルト(Co)、ニッケル(Ni)、シリコン(Si)、マグネシウム(Mg)、及び鉄(Fe)よりなる群から選択された少なくともいずれかの元素を含む酸化物(例えば、アルミナ(Al−X)、酸化マグネシウム(MgO)、SiO、Si−O−N、Ta−O、Al−Zr−O等)又は窒化物、フッ化物からなる材料を用いることができる。
以上のように、本発明の第3の実施形態によれば、上記第2の実施形態と同様の効果を得ることができる。さらに、化合物層Qを設けることで、出力電圧を大きくすることが可能である。
[8]第4の実施形態
第4の実施形態は、タイプ1のゲート駆動型の磁気素子の例である。
[8−1]構造
図18A乃至図18Dは、本発明の第4の実施形態に係る磁気素子の模式図を示す。以下に、本発明の第4の実施形態に係る磁気素子の構造について説明する。
図18Aに示すように、第4の実施形態に係る磁気素子において、第1の実施形態との大きな違いは、チャネル層Oに半導体層を用いる点とこのチャネル層Oにゲート電極Gが設けられている点である。
具体的には、半導体からなるチャネル層Oの上方には、チャネル層Oと絶縁してゲート電極Gが設けられている。このゲート電極Gの両側には、ソース、ドレインとしてそれぞれ機能する磁性電極A,Bが設けられている。これら磁性電極A,Bは、チャネル層Oに接してチャネル層Oの同一面上に並んで配置されるが、互いには接しない。磁性電極A側には磁性層Cが設けられ、この磁性層Cと磁性電極Aとの間には非磁性又は磁性の絶縁層IN(介在層P)が設けられている。磁性層Cの磁性電極Aと反対側には磁性層Dが設けられ、磁性層C,D間には金属又は絶縁体からなる介在層Rが設けられている。磁性電極A,B及び磁性層C,Dには電極H,J,K,Lがそれぞれ接続されている。
ここで、ゲート電極Gに電圧を印加することでチャネルを開き、電極H,Jを用いて磁性電極A,Bの磁化配置によって変化する信号Xを出力する。電極K,Lを用いて、磁性層Cの磁化の方向を制御する信号Yを供給する。
尚、第4の実施形態に係る磁気素子は、図18Aの構造に限定されず、例えば以下の図18B乃至図18Dの構造等に種々変更することが可能である。勿論、図18A乃至図18Dの構造等を組み合わせることも可能である。
図18Bに示すように、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極Bの上方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に絶縁層IN’(介在層P’)が設けられる。さらに、磁性層C’の磁性電極Bと反対側に磁性層D’が設けられ、磁性層C’,D’間に介在層R’が設けられる。そして、磁性層C’,D’に電極K’,L’がそれぞれ接続されている。ここで、電極K’,L’は、磁性層C’の磁化の方向を制御する信号Y’の供給に用いられる。
図18Cに示すように、チャネル層Oは、絶縁体Oa中に導電性アイランド部Obが設けられていてもよい。導電性アイランド部Obは、半導体又は金属からなる。このような素子は、単電子トランジスタとなる。
図18Dに示すように、磁性電極Bの磁化が反転可能であり、各層を一方向(Y方向)に積層してもよい。この場合、磁性電極Bの下方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に絶縁層IN’(介在層P’)が設けられる。さらに、磁性層C’の磁性電極Bと反対側に磁性層D’が設けられ、磁性層C’,D’間に介在層R’が設けられる。そして、磁性層C’,D’に電極K’,L’がそれぞれ接続されている。ここで、電極K’,L’は、磁性層C’の磁化の方向を制御する信号Y’の供給に用いられる。また、チャンネル層Oに対して、2つのゲート電極G,G’を設けることも可能である。
[8−2]動作
本発明の第4の実施形態に係る磁気素子の動作は、次の通りである。ここでは、図18Aの構造の場合の動作について説明する。尚、本実施形態では、ゲート電極Gへの入力と電極L,K間への入力の2系統の入力系統を用いることができる。
第1に、電極L,K間に信号Yを入力して、磁性層Cの磁化を制御する。この磁性層Cの磁化の制御方法としては、上述したスピン注入磁化反転方式(図13)、電圧制御磁性方式(図14)の2通りある。具体的には、以下のような異なるメカニズムにより、磁性層Dに対する磁性層Cの磁化の相対的な向きを制御する。
スピン注入磁化反転方式の場合、介在層Rには、導電性の物質を用い、低抵抗の金属が特に望ましい。そして、磁性層Cと磁性層Dの間に流す電流の向きにより、磁性層Cの磁化方向を制御する。すなわち、スピン偏極電子が磁性層Dから磁性層Cへ注入される場合には、磁性層Cの磁化は磁性層Dの磁化と平行になり、スピン偏極電子が磁性層Cから磁性層Dへ注入される場合には、磁性層Cの磁化は磁性層Dの磁化と反平行となる。
電圧制御磁性方式の場合、介在層Rには、絶縁層と金属層を含む積層膜を用いる。そして、電極L,K間に印加する電圧によって磁性層Dと磁性層Cの間の磁気結合が変化することを利用する。
第2に、上述するように信号Yにより磁化方向が制御された磁性層Cの磁化情報は、絶縁層INを介した磁性電極A及び磁性層C間の磁気結合により(図8乃至図11Cの磁気カップリング方式により)、磁性電極Aへ転写される。但し、磁性層Cと磁性電極Aとの間は絶縁層INが設けられているため、電気的な信号の干渉を発生させずに磁気情報のみを伝達できる。
第3に、ゲート電圧駆動は通常のFETと同様に、ゲート電極Gに所定の電圧を印加することでチャネルを開き、磁性電極A,B間に流れる電流(信号X)を電極H,Jを用いて出力する。この電流の値は、磁性電極Aと磁性電極Bの磁化配置により変化する。
[8−3]各要素
次に、素子を構成する各要素(主に材料)について詳述する。尚、以下の説明において省略した素子の各層については、上述した第1の実施形態と同様である。
(a)チャネル層O(第4,8の実施の形態に共通)
チャネル層Oの材料としては、例えばシリコン(Si)等の通常の半導体を用いる。
尚、例えば図18Cの構造の場合は、チャネル層Oの材料として、絶縁体Oaで周囲が囲まれた導電性アイランド部Obを用いるとよい。
(b)ゲート電極G
ゲート電極Gの材料としては、導電性材料を用いることができ、ポリシリコン,ニッケルシリサイド等の金属シリサイド等を用いることができる。
以上のように、本発明の第4の実施形態によれば、上記第1の実施形態と同様の効果を得ることができる。
[9]第5の実施形態
第5の実施形態は、タイプ2のTMR型の磁気素子の例である。
[9−1]構造
図19A乃至図19Eは、本発明の第5の実施形態に係る磁気素子の模式図を示す。以下に、本発明の第5の実施形態に係る磁気素子の構造について説明する。
図19Aに示すように、第5の実施形態に係る磁気素子において、第1の実施形態との大きな違いは、図15Aの磁性層D及び介在層Rが無く、磁性層Cの磁化方向が固定されている点と、介在層Pが非磁性層NMである点である。
具体的には、チャネル層Oであるトンネルバリア層TBを挟んで磁性電極A,Bが設けられている。これら磁性電極A,Bは、トンネルバリア層TBの異なる面上に配置され、互いに接しない。磁性電極A側には磁性層Cが設けられ、この磁性層Cと磁性電極Aとの間には非磁性層NM(介在層P)が設けられている。磁性電極A,B及び磁性層Cには電極H,J,Kがそれぞれ接続されている。
ここで、電極H,Jを用いて、磁性電極A,Bの磁化配置によって変化する信号Xを出力する。電極H,Kを用いて、磁性電極Aの磁化方向を制御する信号Zを供給する。
尚、第5の実施形態に係る磁気素子は、図19Aの構造に限定されず、例えば以下の図19B乃至図19Eの構造等に種々変更することが可能である。勿論、図19A乃至図19Eの構造等を組み合わせることも可能である。
図19Bに示すように、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極B側に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に非磁性層NM’(介在層P’)が設けられる。磁性層C’には、電極K’が接続されている。ここで、電極K’,Jは、磁性電極Bの磁化方向を制御する信号Z’の供給に用いられる。
図19Cに示すように、磁性電極B及び磁性層Cの磁化固着のために、反強磁性層S,S’を磁性電極B及び磁性層Cに接してそれぞれ設けてもよい。ここで、電極Kは、磁性層Cに設けても反強磁性層Sに設けてもよい。電極Jは、磁性電極Bに設けても反強磁性層S’に設けてもよい。反強磁性層S,S’を設けることで、一方向磁気異方性が付与され、磁化固着が行われる。尚、磁化固着の方法としては、反強磁性層S,S’を設ける以外には、結晶磁気異方性の大きな材料を用いることでも実現できる。
図19Dに示すように、Y方向に積層された磁性電極A、非磁性層NM、磁性層Cに対して、角度を有して磁性電極B及びトンネルバリア層TBをX方向に積層してもよい。
図19Eに示すように、図19Dの構造において、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極Bの上方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に非磁性層NM’(介在層P’)が設けられる。磁性層C’には、電極K’が接続されている。ここで、電極K’,Jは、磁性電極Bの磁化方向を制御する信号Z’の供給に用いられる。
[9−2]動作
本発明の第5の実施形態に係る磁気素子の動作は、次の通りである。ここでは、図19Aの構造の場合の動作について説明する。
第1に、電極H,K間に電圧(信号Z)を印加して、この電圧によって磁性電極Aと磁性層Cの間の磁気結合が変化することを利用して、磁性電極Aの磁化方向を制御する。
第2に、電極H,J間に電圧又は電流を印加して、磁性電極Aと磁性電極Bの磁化配置により変化するトンネル電流又は電圧(信号X)を出力する。
[9−3]各要素
次に、磁気素子を構成する各要素(主に材料)について詳述する。尚、以下の説明において省略した素子の各層については、上述した第1の実施形態と同様である。
(a)非磁性層NM
非磁性層NMの材料としては、非磁性絶縁層からなる場合と、非磁性絶縁層と非磁性金属層の積層膜からなる場合とがある。
非磁性絶縁層の材料としては、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、コバルト(Co)、ニッケル(Ni)、シリコン(Si)、マグネシウム(Mg)、及び鉄(Fe)よりなる群から選択された少なくともいずれかの元素を含む酸化物(例えば、アルミナ(Al−X)、酸化マグネシウム(MgO)、SiO、Si−O−N、Ta−O、Al−Zr−O等)又は窒化物、フッ化物からなる絶縁体、GaAlAsなどのギャップが大きな半導体をあげることができる。
非磁性金属層の材料としては、銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)、クロム(Cr),バナジウム(V),ルテニウム(Ru),イリジウム(Ir),ロジウム(Rh),レニウム(Re),オスミウム(Os)又はこれら銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al),クロム(Cr),バナジウム(V),ルテニウム(Ru),イリジウム(Ir),ロジウム(Rh),レニウム(Re),オスミウム(Os)のいずれか一種以上を含む合金をあげることができる。
非磁性絶縁層と非磁性金属層の組み合わせは、例えば、MgO+Au,MgO+Ag,MgO+Crなどの上記の組み合わせで得られる。但し、これらに限定されるものではなく、前述の材料を組み合わせることで得られる。
以上のように、本発明の第5の実施形態によれば、上記第1の実施形態と同様の効果を得ることができる。さらに、タイプ2の第5の実施形態の場合、タイプ1の第1の実施形態と比べて、素子構造が簡素で作製が容易になるという利点がある。
[10]第6の実施形態
第6の実施形態は、タイプ2のスピン蓄積型の磁気素子の例である。この第6の実施形態では、磁性電極A,B間の出力信号を得る手段として、スピン蓄積効果による電圧発生を用いている。
[10−1]構造
図20A乃至図20Cは、本発明の第6の実施形態に係る磁気素子の模式図を示す。以下に、本発明の第6の実施形態に係る磁気素子の構造について説明する。
図20Aに示すように、第6の実施形態に係る磁気素子において、第5の実施形態との大きな違いは、チャネル層Oに金属層を用いる点と、このチャネル層Oに電極I1,I2が接続されている点である。
具体的には、金属からなるチャネル層Oに接して磁性電極A,Bが設けられている。これら磁性電極A,Bは、チャネル層Oの同一面上に並んで配置されるが、互いには接しない。磁性電極A側には磁性層Cが設けられ、この磁性層Cと磁性電極Aとの間には非磁性層NM(介在層P)が設けられている。磁性電極A,B及び磁性層Cには電極H,J,Kがそれぞれ接続されている。チャネル層Oには電極I1,I2が接続されている。
ここで、電極H,I1を用いて、磁性電極A及びチャネル層O間に電流(信号X1)を供給する。電極J,I2を用いて、磁性電極B及びチャネル層O間に発生する出力電圧(信号X2)を素子外部へ取り出す。電極K,Hを用いて、磁性電極Aの磁化方向を制御するための信号Zを供給する。
尚、第6の実施形態に係る磁気素子は、図20Aの構造に限定されず、例えば以下の図20B及び図20Cの構造等に種々変更することが可能である。勿論、図20A乃至図20Cの構造等を組み合わせることも可能である。
図20Bに示すように、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極Bの上方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に非磁性層NM’(介在層P’)が設けられる。磁性層C’には、電極K’が接続されている。ここで、電極K’,Jは、磁性電極Bの磁化の方向を制御する信号Z’の供給に用いられる。
図20Cに示すように、チャネル層Oに接続する電極Iを一つにしてもよい。この場合、この電極Iは、電極H,I間の信号X1の供給と電極J,I間の信号X2の供給とに共通して用いられる。
[10−2]動作
本発明の第6の実施形態に係る磁気素子の動作は、次の通りである。ここでは、図20Aの構造の場合の動作について説明する。
第1に、電極H,I1間に駆動電流(信号X1)を印加してスピン蓄積効果を生じさせ、磁性電極Aと磁性電極Bの磁化配置により変化する電極J,I2間の電圧(信号X2)を出力する。具体的には、例えば1mAの駆動電流の供給により生じたスピン偏極電子が金属チャネル層Oに蓄積し、この蓄積されたスピン偏極電子が磁性電極Bの磁化に寄与する。これにより、磁性電極Bと金属チャネル層O間の化学ポテンシャルが変化する。ここで、磁性電極Aと磁性電極Bの磁化配置が平行時と反平行時とで、磁性電極Bと金属チャネル層O間の出力電圧は、例えば+30μV又は−30μVとバイポーラに、あるいは−12μV又は−26μVに変化する。
第2に、電極H,K間に電圧(信号Z)を印加して、この電圧によって磁性電極Aと磁性層Cの間の磁気結合が変化することを利用して、磁性電極Aの磁化方向を制御する。
[10−3]各要素
第6の実施形態に係る磁気素子を構成する各要素(主に材料)は、上述した第1及び第2の実施形態と同様であるため、説明は省略する。
[10−4]製造方法
次に、図20Dを用いて、第6の実施形態に係る磁気素子の製造方法例について説明する。
まず、超高真空スパッタ装置を用いて、基板(図示せず)上に、電極K,K’となる金属層、反強磁性層S,S’となるPtMn層、磁性層C,C’となるFeCo層(4nm)、非磁性層(絶縁層+金属層)NMとなるCr(0.4nm)/MgO(0.8nm)層、磁性電極A,BとなるCoFeNoBアモルファス合金層(2nm)、金属チャネル層Oを順次堆積する。その後、この積層膜を超高真空スパッタ装置から取り出す。
次に、270度、5時間で、磁場中アニールを行い、一方向異方性をFeCo層へ導入する。その後、EBレジストを塗布してEB露光した後、下部電極形状に応じたマスクが形成され、イオンエッチングにより膜の加工を行う。
次に、SiO膜を埋め込み、表面平坦化を行った後、再度EBリソグラフィ及びイオンミリングを用いて、金属チャネル層Oから磁性層C,C’までを加工する。これにより、磁性電極A,Bの寸法を30nm×30nm、磁性電極A,B間の距離を30nmにする。さらに、再度SiO膜の埋め込みを行い、表面平坦化及び頭出しを行う。
次に、再度、このウエハを超高真空スパッタ装置へ導入し、金属チャネル材料を表面に薄く堆積させた後、チャネル層Oを所定の形状に加工する。最後に、電極H,J、磁性電極A,B及び電極Iを形成する。
以上のように、本発明の第6の実施形態によれば、上記第5の実施形態と同様の効果を得ることができる。
[11]第7の実施形態
第7の実施形態は、第6の実施形態と同様に、タイプ2のスピン蓄積型の磁気素子の例である。さらに、第7の実施形態では、化合物層を設けている。
[11−1]構造
図21A乃至図21Eは、本発明の第7の実施形態に係る磁気素子の模式図を示す。以下に、本発明の第7の実施形態に係る磁気素子の構造について説明する。
図21Aに示すように、第7の実施形態に係る磁気素子において、第6の実施形態との大きな違いは、チャネル層Oと磁性電極A,Bとの間に化合物層Qを設けている点である。
具体的には、金属からなるチャネル層Oに接して化合物層Qが設けられている。そして、化合物層Qに接して磁性電極A,Bが設けられている。これら磁性電極A,Bは、化合物層Qの同一面上に並んで配置されるが、互いには接しない。磁性電極A側には磁性層Cが設けられ、この磁性層Cと磁性電極Aとの間には非磁性層NM(介在層P)が設けられている。磁性電極A,B及び磁性層Cには電極H,J,Kがそれぞれ接続されている。チャネル層Oには電極I1,I2が接続されている。
ここで、電極H,I1を用いて、磁性電極A及びチャネル層O間に電流(信号X1)を供給する。電極J,I2を用いて、磁性電極B及びチャネル層O間に発生する出力電圧(信号X2)を素子外部へ取り出す。電極K,Hを用いて、磁性電極Aの磁化方向を制御するための信号Zを供給する。
尚、第7の実施形態に係る磁気素子は、図21Aの構造に限定されず、例えば以下の図21B乃至図21Eの構造等に種々変更することが可能である。勿論、図21A乃至図21Eの構造等を組み合わせることも可能である。
図21Bに示すように、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極Bの上方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に絶縁層IN’(介在層P’)が設けられる。磁性層C’には、電極K’が接続されている。ここで、電極K’,Jは、磁性電極Bの磁化の方向を制御する信号Z’の供給に用いられる。
図21Cに示すように、チャネル層Oに接続する電極Iを一つにしてもよい。この場合、この電極Iは、電極H,I間の信号X1の供給と電極J,I間の信号X2の供給とに共通して用いられる。さらに、化合物層Qは、磁性電極Bとチャネル層Oとの間にのみ設けてもよい。このように、出力側にのみ化合物層Qを挿入すると、消費電力を増加させずに出力電圧を大きくすることができる。
図21Dに示すように、磁性層C,C’の磁化固着のために、反強磁性層S,S’を磁性層C,C’に接してそれぞれ設けてもよい。ここで、電極Kは、磁性層Cに設けても反強磁性層Sに設けてもよい。電極K’は、磁性層C’に設けても反強磁性層S’に設けてもよい。反強磁性層S,S’を設けることで、一方向磁気異方性が付与され、磁化固着が行われる。尚、磁化固着の方法としては、反強磁性層S,S’を設ける以外には、結晶磁気異方性の大きな材料を用いることでも実現できる。
図21Eに示すように、磁性電極Bの磁化が反転可能であり、各層を一方向(Y方向)に積層してもよい。この場合、磁性電極Bの下方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に非磁性層NM’(介在層P’)が設けられる。磁性層C’には、電極K’が接続されている。ここで、電極K’,Jは、磁性電極Bの磁化の方向を制御する信号Y’の供給に用いられる。
[11−2]動作
本発明の第7の実施形態に係る磁気素子の動作は、上記第6の実施形態と同様であるため、説明は省略する。
[11−3]各要素
第7の実施形態に係る磁気素子を構成する各要素(主に材料)は、上述した第1乃至第3の実施形態と同様であるため、説明は省略する。
以上のように、本発明の7の実施形態によれば、上記第5の実施形態と同様の効果を得ることができる。
[12]第8の実施形態
第8の実施形態は、タイプ2のゲート駆動型の磁気素子の例である。
[12−1]構造
図22A乃至図22Dは、本発明の第8の実施形態に係る磁気素子の模式図を示す。以下に、本発明の第8の実施形態に係る磁気素子の構造について説明する。
図22Aに示すように、第8の実施形態に係る磁気素子において、第5の実施形態との大きな違いは、チャネル層Oに半導体層を用いる点と、このチャネル層Oにゲート電極Gが設けられている点である。
具体的には、半導体からなるチャネル層Oの上方には、チャネル層Oと絶縁してゲート電極Gが設けられている。このゲート電極Gの両側には、ソース、ドレインとしてそれぞれ機能する磁性電極A,Bが設けられている。これら磁性電極A,Bは、チャネル層Oに接してチャネル層Oの同一面上に並んで配置されるが、互いには接しない。磁性電極A側には磁性層Cが設けられ、この磁性層Cと磁性電極Aとの間には非磁性層NM(介在層P)が設けられている。磁性電極A,B及び磁性層Cには電極H,J,Kがそれぞれ接続されている。
ここで、ゲート電極G及び電極H,Jを用いて、磁性電極A,Bの磁化配置によって変化する信号Xを出力する。電極K,Hを用いて、磁性電極Aの磁化の方向を制御する信号Zを供給する。
尚、第8の実施形態に係る磁気素子は、図22Aの構造に限定されず、例えば以下の図22B乃至図22Dの構造等に種々変更することが可能である。勿論、図22A乃至図22Dの構造等を組み合わせることも可能である。
図22Bに示すように、磁性電極Bの磁化が反転可能であってもよい。この場合、磁性電極Bの上方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に非磁性層NM’(介在層P’)が設けられる。磁性層C’には、電極K’がそれぞれ接続されている。ここで、電極K’,Jは、磁性電極Bの磁化の方向を制御する信号Z’の供給に用いられる。
図22Cに示すように、チャネル層Oは、絶縁体Oa中に導電性アイランド部Obが設けられていてもよい。導電性アイランド部Obは、半導体又は金属からなる。このような素子は、単電子トランジスタとなる。
図22Dに示すように、磁性電極Bの磁化が反転可能であり、各層を一方向(Y方向)に積層してもよい。この場合、磁性電極Bの下方に磁性層C’が設けられ、この磁性層C’と磁性電極Bとの間に非磁性層NM’(介在層P’)が設けられる。磁性層C’には、電極K’が接続されている。ここで、電極K’,Jは、磁性電極Bの磁化の方向を制御する信号Z’の供給に用いられる。また、チャンネル層Oに対して、2つのゲート電極G,G’を設けることも可能である。
図23A乃至図23Dは、本発明の第8の実施形態に係るゲート駆動型(スピンMOSFET型)磁気素子のレイアウト図を示す。図24A乃至図24Cは、本発明の第8の実施形態に係るゲート駆動型(スピンSET型)磁気素子のレイアウト図を示す。図25A乃至図25Cは、本発明の第8の実施形態に係るゲート駆動型(スピン共鳴トンネルトランジスタ型)磁気素子のレイアウト図を示す。以下に、本発明の第8の実施形態に係る磁気素子のレイアウトについて説明する。このレイアウト図は、磁気素子の上面図として見てもよいし、磁気素子の断面図として見てもよい。
図23A乃至図23Dに示すように、磁性電極Aと磁性層Cを結ぶ軸と、ゲート電極Gとチャネル層Oを結ぶ軸(紙面奥・手前方向)とがほぼ直交する。これにより、配線の空間的干渉を防ぐとともに、磁性電極Aと電極K間に流す電流と、ゲート電極Gへのバイアス電圧との相互作用による素子の誤動作を防ぐことが可能である。また、ゲート電極Gとチャネル層Oとの間の絶縁膜(図示せず)の極薄化に伴う漏れ電流の影響によって、磁性電極Aの磁化が影響を受けることを防ぐことが可能である。
図24A乃至図24Cの場合、チャネル層Oは、絶縁体Oaとこの絶縁体Oa中に設けられた導電性アイランド部Obとで構成されている。そして、磁性電極Aと磁性層Cを結ぶ軸と、ゲート電極Gとチャネル層Oの導電性アイランド部Obを結ぶ軸(紙面奥・手前方向)とがほぼ直交する。これにより、図23A乃至図23Dの場合と同様、配線の引き回し領域を確保するとともに、素子の誤動作を防ぐことができる。
図25A乃至図25Cの場合、チャネル層Oは2枚の絶縁層Ocで挟まれた磁性電極Odからなり、この磁性電極Odにゲート電極Gが接している。そして、磁性電極Aと磁性層Cを結ぶ軸と、ゲート電極Gとチャネル層Oを結ぶ軸(紙面奥・手前方向)とがほぼ直交する。これにより、図23A乃至図23Dの場合と同様、配線の引き回し領域を確保するとともに、素子の誤動作を防ぐことができる。
[12−2]動作
本発明の第8の実施形態に係る磁気素子の動作は、次の通りである。ここでは、図22Aの構造の場合の動作について説明する。尚、本実施形態では、ゲート電極Gへの入力と電極L,K間への入力の2系統の入力系統を用いることができる。
第1に、電極H,K間に電圧(信号Z)を印加して、この電圧によって磁性電極Aと磁性層Cの間の磁気結合が変化することを利用して、磁性電極Aの磁化方向を制御する。
第2に、ゲート電圧駆動は通常のFETと同様に、ゲート電極Gに所定の電圧を印加することでチャネル層Oを導通させ、磁性電極A,B間に流れる電流(信号X)を電極H,Jを用いて出力する。この電流の値は、磁性電極Aと磁性電極Bの磁化配置により変化する。
[12−3]各要素
第8の実施形態に係る磁気素子を構成する各要素(主に材料)は、上述した第1及び第4の実施形態と同様であるため、説明は省略する。
以上のように、本発明の第8の実施形態によれば、上記第5の実施形態と同様の効果を得ることができる。
[13]第9の実施形態
第9の実施形態は、複数の磁気素子からなる演算処理用の磁気信号処理装置の例である。
図26A(a)及び(b)は、本発明の第9の実施形態に係る複数のTMR型磁気素子を有する磁気信号処理装置の模式図を示す。以下に、第9の実施形態に係る複数のTMR型磁気素子を有する磁気信号処理装置について説明する。
図26A(a)及び(b)に示す構造では、図15Eに示す複数の磁気素子G1,G2,G3を用いている。そして、磁気素子G2,G3の出力信号XG2,XG3を他の磁気素子G1に入力している。これにより、複数の磁気素子G1,G2,G3の従属接続が可能となる。
具体的には、磁気素子G2における磁性電極A,B間の磁化配置に基づく信号XG2が、磁気素子G1の磁性層Cに入力される。この信号XG2により、磁気素子G1の磁性層Cの磁化方向が制御される。そして、この磁性層Cの磁化情報は、絶縁層INを介した磁性電極A及び磁性層C間の磁気結合により磁性電極Aへ伝達されることによって、磁気素子G1の磁性電極Aの磁化方向が制御される。
同様に、磁気素子G3における磁性電極A,B間の磁化配置に基づく信号XG3が、磁気素子G1の磁性層C’に入力される。この信号XG3により、磁気素子G1の磁性層C’の磁化方向が制御される。そして、この磁性層C’の磁化情報は、絶縁層IN’を介した磁性電極B及び磁性層C’間の磁気結合により磁性電極Bへ伝達されることによって、磁気素子G1の磁性電極Bの磁化方向が制御される。
上記のように制御された磁性電極A,Bの磁化情報は出力信号XG1として電極H,Jを用いて出力される。
尚、最初の磁気素子G2,G3へは,TMR出力信号XG2,XG3と等価な信号を電極K,L間、電極K’,L’間にそれぞれ直接入力してもよい。また、電極L,L’をグランドに接続しているが、電極K,K’をグランドに接続してもよい。
図26B(a)及び(b)は、本発明の第9の実施形態に係る複数のスピン蓄積型磁気素子を有する磁気信号処理装置の模式図を示す。以下に、第9の実施形態に係る複数のスピン蓄積型磁気素子を有する磁気信号処理装置について説明する。
図26B(a)及び(b)に示す構造では、図17Bに示す複数の磁気素子G1,G2を用いている。そして、磁気素子G1の出力信号XG1を他の磁気素子G2に入力している。これにより、複数の磁気素子G1,G2の従属接続が可能となる。
具体的には、磁気素子G1における電極J,I2間の出力信号XG1が、磁気素子G2における電極K’,L’間に入力される。この信号XG1により、磁気素子G2の磁性層Cの磁化方向が制御される。そして、この磁性層Cの磁化情報は、絶縁層IN’を介した磁性電極B及び磁性層C間の磁気結合により磁性電極Bへ伝達される。さらに、磁性電極A,B間の磁化配置に基づく磁化情報は出力信号XG2として出力される。
尚、最初の磁気素子G1へは,出力信号XG1と等価な信号を電極K,L間又は電極K’,L’間に直接入力してもよい。
図27に示すように、磁性層C’への入力信号は、他の磁気素子からの出力信号に限定されず、他の磁気素子を経由しない信号(例えば演算書き換え用の電流又は電圧)を入力してもよい。また、複数の磁気素子の繋ぎ方は、図26A(a)及び(b)、26B(a)及び(b)に示す例に限定されず、種々変更可能である。
以上のように、本発明の第9の実施形態によれば、上記第1の実施形態と同様の効果を得ることができる。さらに、スピン組み合わせに基づく演算デバイスにおいて、縦続接続容易で磁化スイッチングと同時に出力可能なデバイスを提供できる。
[14]第10の実施形態
第10の実施形態は、TMR型磁気素子を用いて、排他的論理和、排他的論理和の反転論理を実行する例である。
図28は、本発明の第10の実施形態に係るTMR型磁気素子を有する磁気信号処理装置の模式図及び真理値表を示す。以下に、本発明の第10の実施形態に係るTMR型磁気素子を有する磁気信号処理装置について説明する。
図28に示すように、第10の実施形態として、図15Cに示すTMR型磁気素子を用いる。そして、2入力a,bに対して、排他的論理和、排他的論理和の反転論理の演算処理を行う。
ここで、磁性層D,D’はCoFeからなり、介在層R,R’はCuからなり、磁性層C,C’はFeCoNiBからなり、介在層P,P’は絶縁性強磁性体であるMnFeからなり、磁性電極A,BはFeCoNiB/Coの2層膜からなり、トンネルバリア層TB(チャネル層O)はMgOからなる。
2入力a,bは、電極K,L間に流れる電流(又は電圧)、電極K’,L’間に流れる電流(又は電圧)にそれぞれ対応させる。入力信号a,bが0又は1の場合に、それぞれ,Ix又はゼロ(又はゼロ近傍)の電流が流れるよう電流(又は電圧)を供給する。ここで、Ixは、磁性層C及び磁性層C’が電流駆動磁化反転する臨界電流値Ixcより大きな電流値であり、好ましくは後述するIpと同程度とする。また、“ゼロ近傍の電流値”は、後述するIapと同程度が好ましい。さらに、磁性層Cと磁性層Dとの間、磁性層C’と磁性層D’との間には、弱い磁気カップリングがあると好ましい(この層構造例の場合には静磁結合による負の磁気結合を利用する)。入力信号aに対応する電流は、スピン偏極電子eが磁性層Dから磁性層Cへ流れるように設定し、入力信号bに対応する電流は、スピン偏極電子eが磁性層D’から磁性層C’へ流れるように設定しておく。
この場合、2つの信号a,bを入力すると、信号が0の場合には磁性層C,C’の磁化は左向きに反転し、信号が1の場合には磁性層C,C’の磁化は右向きのままとなる。磁性層C,C’の磁化情報は、介在層P,P’を経て磁性層A,Bへそれぞれ伝達する。その結果、磁性電極A,B間の磁化の組合せは、真理値表に示すような組合せとなる。
出力は、電源を用いて磁性電極A,B間へ電圧を印加し、磁性電極A,B間の磁化の組合せ状態をTMR効果として取り出す。すなわち、磁化が平行時に流れる電流Ipは大きく、反平行時の電流Iapは小さい。Ip時、Iap時を0,1にそれぞれ設定すると、真理値表に示す関係が得られ、排他的論理和XORを1素子で実行できることが分かる。
尚、出力電流がIp>Ixc>Iapの関係を満たすと、出力信号を図26Aに示すように他の磁気素子の入力へ繋げることで他の素子を動作させることができるため、好ましい。
ところで、上記の「排他的論理和」の場合には、図28に示すように、磁性層D,D’の磁化は互いに平行となるように設定している。磁性層D,D’の磁化が互いに反平行になるように設定すると、前述の原理を使って「排他的論理和の反転論理」を実行できることが分かる。すなわち、磁性層D又は磁性層D’の磁化変化により、演算機能を変化させることができ、この素子はリコンフィギュラブルとなる。
リコンフィギュラブルとするために、磁性層D,D’の磁化反転は例えば次のように行うとよい。(a)磁界を発生するために磁性層D,D’の近隣に配線を設け、外部から磁界を印加する、(b)磁性層D,D’に隣接して間接的又は直接的に強磁性体部を設けてスピン電流を流すことで電流駆動磁化反転を行う、(c)磁性層D,D’に隣接して絶縁体+導電体部を介して強磁性体部を設け、その強磁性体部と磁性層D又はCの間に電圧を印加することで電圧駆動磁化反転を行う。
尚、信号の設定の仕方、電流の流れる向き、磁化の向きの定義は、上記に限ったものではなく、逆にしてもよい。それらに応じて、排他的論理和又は排他的論理和の反転論理となる。また、膜組成は、上記の例に限定されたものではない。さらに、磁化のカップリング方法も上記の例に限定されたものではない。
以上のように、本発明の第10の実施形態によれば、上記第1の実施形態と同様の効果を得ることができる。さらに、スピン組み合わせに基づく演算デバイスにおいて、排他的論理和、排他的論理和の反転論理を実行することができる。
[15]第11の実施形態
第11の実施形態は、第10の実施形態に類似したTMR型を用いて、1入力に対して否定(NOT)と肯定の演算処理を行う例である。
図29は、本発明の第11の実施形態に係るTMR型磁気素子を有する磁気信号処理装置の模式図を示す。以下に、本発明の第11の実施形態に係るTMR型磁気素子を有する磁気信号処理装置について説明する。
図29に示すように、第11の実施形態として、図15Aに示すTMR型磁気素子を用い、1入力の演算処理を行う。
1入力aは、電極Kと電極L間に流れる電流(又は電圧)に対応させる。入力信号0,1に対して、Ix又はゼロ(又はゼロ近傍)の電流(又は電圧)を印加する。Ixは、磁性層Cが電流駆動磁化反転する臨界電流値Ixcより大きな電流値であり、好ましくは後述するIpと同程度とする。また、“ゼロ近傍の電流値”とは、好ましくは後述するIapと同程度とする。また、磁性層Cと磁性層Dの間には、弱い磁気カップリングがあると好ましい(この層構造例の場合には静磁結合による負の磁気結合を利用する)。電流は、スピン偏極電子eが磁性層Dから磁性層Cへ流れるように設定しておく。
この場合に信号aを入力すると、磁性層Cは信号がゼロの場合に図において磁化が左向き、1の場合に磁化が右向きとなる。その結果、磁性電極A,B間の磁化の組合せは、aが1の場合に平行、0の場合に反平行となり、出力に第10の実施形態と同じ定義を用いると、出力はそれぞれ1,0となり、否定(NOT)を実行できる。
尚、図30において、磁性層Bの磁化は図上で右向きに設定されているが、これを左向きに設定すると、肯定を実行できる。又は、磁性層Bの磁化方向を変える代わりに、磁性層Dの磁化を左向きに設定すると、やはり肯定を実行できる。この場合にも、信号の設定の仕方は、上記に限ったものではなく、逆にしてもよい、それらに応じて否定又は肯定となる。
以上のように、本発明の第11の実施形態によれば、上記第1の実施形態と同様の効果を得ることができる。さらに、1入力に対して否定と肯定の演算処理を実行することができる。
[16]第12の実施形態
第12の実施形態は、スピン蓄積型磁気素子を用いて、排他的論理和、排他的論理和の反転論理を実行する例である。
図30は、本発明の第12の実施形態に係るスピン蓄積型磁気素子を有する磁気信号処理装置の模式図を示す。以下に、本発明の第12の実施形態に係るスピン蓄積型磁気素子を有する磁気信号処理装置について説明する。
図30に示すように、第12の実施形態として、図16B等のスピン蓄積型磁気素子を用いる。そして、2入力a,bに対して、排他的論理和、排他的論理和の反転論理の演算処理を行う。
2入力a,bは、電極Kと電極L間に流れる電流、電極K’と電極L’間に流れる電流に対応させる。入力信号0,1に応じて、Iy又はIz(≠Iy)となるよう電圧を供給する。Iyは、磁性層C及び磁性層C’が電流駆動磁化反転して磁性層D,D’と平行を向く場合の臨界電流値に対して、|Iy|>|Iyc|の関係をもつようにする。Izは、磁性層C及び磁性層C’の磁化が磁性層D,D’と反平行を向く臨界電流値Izcに対して、|Iz|>|Izc|の関係をもつようにする。信号a,bを入力すると、磁性層C及び磁性層C’は、信号が0の場合に図において磁化が右向き、1の場合に図において磁化が左向きとなる。
出力には、電流を電極I1と電極H間に供給した場合に、電極I2,J間に発生する電圧を用いる。発生する電圧は、磁性電極A,B間の磁化の関係(平行、反平行)に応じてVfとVafとなる。このVf,Vafを0,1にそれぞれ対応させると、第10の実施形態と同様に排他的論理和XORが1素子で実行できる。
また、図26Bに示すように、出力を他の磁気素子へ入力することで、信号の伝達が可能となる。
また、スピン蓄積型においても、第10の実施形態と同様にして、磁性層D,D’の磁化の関係を変えることで、機能書き換えをする(リコンフィギュラブルにする)ことが可能である。リコンフィギュラブルとするためには、上記第10の実施形態で述べた(a)乃至(c)の方法により、磁性層D,D’の磁化反転を可能にするとよい。
尚、信号の設定の仕方、電流の流れる向き、磁化の向きの定義は、上記に限ったものではなく、逆にしてもよい。それらに応じて、排他的論理和又は排他的論理和の反転論理となる。
以上のように、本発明の第12の実施形態によれば、上記第1の実施形態と同様の効果を得ることができる。さらに、スピン組み合わせに基づく演算デバイスにおいて、排他的論理和、排他的論理和の反転論理を実行することができる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
本発明の例の磁気素子の概要を説明するための模式図。 本発明の例(タイプ1)の磁気素子の概要を説明するための模式図。 本発明の例(タイプ2)の磁気素子の概要を説明するための模式図。 本発明の例の磁気素子を構造的な観点により分類した図。 本発明の例の磁気素子を作用的な観点により分類した図。 図4(a)及び(b)は、本発明の例によるTMR型の磁気素子の概略的な模式図。 図5A(a)及び(b)は、本発明の例によるスピン蓄積型の1つの出力電極を有する磁気素子の概略的な模式図。 図5B(a)及び(b)は、本発明の例によるスピン蓄積型の2つの出力電極を有する磁気素子の概略的な模式図。 図6A(a)及び(b)は、本発明の例によるスピン蓄積型の1つの出力電極と化合物層とを有する磁気素子の概略的な模式図。 図6B(a)及び(b)は、本発明の例によるスピン蓄積型の2つの出力電極と化合物層とを有する磁気素子の概略的な模式図。 図7A(a)及び(b)は、本発明の例によるゲート駆動型の半導体層のチャネルを有する磁気素子の概略的な模式図。 図7B(a)及び(b)は、本発明の例によるゲート駆動型の絶縁体と伝導体が組み合わさったチャネルを有する磁気素子の概略的な模式図。 本発明の例に係る強磁性絶縁体からなる介在層Pを用いた直接交換結合方式による磁気素子の模式図。 本発明の例に係る絶縁性非磁性体からなる介在層Pを用いた層間交換結合方式による磁気素子の模式図。 本発明の例に係る絶縁性非磁性体からなる介在層Pを用いた静磁結合方式による磁気素子の模式図。 本発明の例による歳差運動方式を用いた磁気素子の模式図。 図11B(a)及び(b)は、本発明の例による歳差運動方式を用いた磁気素子1の模式図。 図11C(a)及び(b)は、本発明の例による歳差運動方式を用いた磁気素子2の模式図。 図12(a)乃至(d)は、本発明の例による電圧制御磁性方式を用いた磁気素子の模式図。 図13(a)乃至(c)は、本発明の例によるスピン注入磁化反転方式の磁気素子を説明するための図。 図14(a)乃至(d)は、本発明の例による電圧制御磁性方式の磁気素子を説明するための図。 本発明の第1の実施形態に係る磁気素子の模式図。 本発明の第1の実施形態に係る磁気素子の模式図。 本発明の第1の実施形態に係る磁気素子の模式図。 本発明の第1の実施形態に係る磁気素子の模式図。 本発明の第1の実施形態に係る磁気素子の模式図。 本発明の第1の実施形態に係る磁気素子の模式図。 本発明の第1の実施形態に係る磁気素子の模式図。 本発明の第1の実施形態に係る磁気素子の模式図。 本発明の第2の実施形態に係る磁気素子の模式図。 本発明の第2の実施形態に係る磁気素子の模式図。 本発明の第2の実施形態に係る磁気素子の模式図。 本発明の第2の実施形態に係る磁気素子の模式図。 本発明の第3の実施形態に係る磁気素子の模式図。 本発明の第3の実施形態に係る磁気素子の模式図。 本発明の第3の実施形態に係る磁気素子の模式図。 本発明の第3の実施形態に係る磁気素子の模式図。 本発明の第4の実施形態に係る磁気素子の模式図。 本発明の第4の実施形態に係る磁気素子の模式図。 本発明の第4の実施形態に係る磁気素子の模式図。 本発明の第4の実施形態に係る磁気素子の模式図。 本発明の第5の実施形態に係る磁気素子の模式図。 本発明の第5の実施形態に係る磁気素子の模式図。 本発明の第5の実施形態に係る磁気素子の模式図。 本発明の第5の実施形態に係る磁気素子の模式図。 本発明の第5の実施形態に係る磁気素子の模式図。 本発明の第6の実施形態に係る磁気素子の模式図。 本発明の第6の実施形態に係る磁気素子の模式図。 本発明の第6の実施形態に係る磁気素子の模式図。 本発明の第6の実施形態に係る磁気素子の模式図。 本発明の第7の実施形態に係る磁気素子の模式図。 本発明の第7の実施形態に係る磁気素子の模式図。 本発明の第7の実施形態に係る磁気素子の模式図。 本発明の第7の実施形態に係る磁気素子の模式図。 本発明の第7の実施形態に係る磁気素子の模式図。 本発明の第8の実施形態に係る磁気素子の模式図。 本発明の第8の実施形態に係る磁気素子の模式図。 本発明の第8の実施形態に係る磁気素子の模式図。 本発明の第8の実施形態に係る磁気素子の模式図。 本発明の第8の実施形態に係るゲート駆動型(スピンMOSFET型)磁気素子のレイアウト図。 本発明の第8の実施形態に係るゲート駆動型(スピンMOSFET型)磁気素子のレイアウト図。 本発明の第8の実施形態に係るゲート駆動型(スピンMOSFET型)磁気素子のレイアウト図。 本発明の第8の実施形態に係るゲート駆動型(スピンMOSFET型)磁気素子のレイアウト図。 本発明の第8の実施形態に係るゲート駆動型(スピンSET型)磁気素子のレイアウト図。 本発明の第8の実施形態に係るゲート駆動型(スピンSET型)磁気素子のレイアウト図。 本発明の第8の実施形態に係るゲート駆動型(スピンSET型)磁気素子のレイアウト図。 本発明の第8の実施形態に係るゲート駆動型(スピン共鳴トンネルトランジスタ型)磁気素子のレイアウト図。 本発明の第8の実施形態に係るゲート駆動型(スピン共鳴トンネルトランジスタ型)磁気素子のレイアウト図。 本発明の第8の実施形態に係るゲート駆動型(スピン共鳴トンネルトランジスタ型)磁気素子のレイアウト図。 図26A(a)及び(b)は、本発明の第9の実施形態に係る複数のTMR型磁気素子を有する磁気信号処理装置の模式図。 図26B(a)及び(b)は、本発明の第9の実施形態に係る複数のスピン蓄積型磁気素子を有する磁気信号処理装置の模式図。 本発明の第9の実施形態に係る複数のTMR型磁気素子を有する磁気信号処理装置の模式図。 本発明の第10の実施形態に係るTMR型磁気素子を有する磁気信号処理装置の模式図及び真理値表。 本発明の第11の実施形態に係るTMR型磁気素子を有する磁気信号処理装置の模式図。 本発明の第12の実施形態に係るスピン蓄積型磁気素子を有する磁気信号処理装置の模式図。
符号の説明
A,B…磁性電極、C,C’,D,D’…磁性層、O…チャネル層、P,P’,R,R’…介在層、S,S’…反強磁性層、G…ゲート電極、H,I,J,K,K’,L,L’…電極、TB…トンネルバリア層、NM,NM’…非磁性層、IN,IN’…絶縁層。

Claims (20)

  1. チャネル層と、
    前記チャネル層に接し、互いに接しない第1及び第2の磁性電極と、
    前記第1の磁性電極に隣接して設けられ、第1の絶縁層を有する第1の介在層と、
    前記第1の介在層の前記第1の磁性電極に接する面とは反対の面に接して設けられ、前記第1の磁性電極に磁化転写するための第1の磁性層と、
    前記第1及び第2の磁性電極にそれぞれ接続された第1及び第2の電極と
    を具備し、
    前記第1及び第2の電極の少なくとも1つは前記第1及び第2の磁性電極の磁化配置によって変化する第1の信号を出力することを特徴とする磁気素子。
  2. 前記第1の磁性層の前記第1の介在層とは異なる面に接して設けられた第2の介在層と、
    前記第2の介在層の前記第1の磁性層に接する面とは反対の面に接して設けられた第2の磁性層と、
    前記第1及び第2の磁性層にそれぞれ接続され、前記第1の磁性層の磁化方向を制御する第2の信号を供給する第3及び第4の電極と
    をさらに具備し、
    前記第1の介在層を介した前記第1の磁性電極及び前記第1の磁性層間に働く磁気結合により、前記第1の磁性層の前記磁化方向を前記第1の磁性電極の磁化方向に転写することを特徴とする請求項1に記載の磁気素子。
  3. 前記第2の信号は前記第1及び第2の磁性層のいずれかに注入されたスピン偏極した電子により供給され、
    前記スピン偏極した電子を注入する方向によって前記第1の磁性層の前記磁化方向を制御することを特徴とする請求項2に記載の磁気素子。
  4. 前記第2の信号は前記第1及び第2の磁性層間に印加する電圧により供給され、
    前記電圧の大きさによって前記第1及び第2の磁性層間の磁気結合を変化させることで、前記第1の磁性層の前記磁化方向を制御することを特徴とする請求項2に記載の磁気素子。
  5. 前記第1の介在層は絶縁性磁性体からなり、前記第1の磁性層の前記磁化方向を前記第1の磁性電極の前記磁化方向へ平行に転写することを特徴とする請求項2に記載の磁気素子。
  6. 前記第1の介在層は絶縁性非磁性体からなり、前記第1の磁性層の前記磁化方向を前記第1の磁性電極の前記磁化方向へ平行又は反平行に転写することを特徴とする請求項2に記載の磁気素子。
  7. 前記第1の介在層は絶縁性非磁性体からなり、前記第1の磁性層の前記磁化方向を前記第1の磁性電極の前記磁化方向へ反平行に転写することを特徴とする請求項2に記載の磁気素子。
  8. 前記第1の磁性層の磁化を歳差運動させることで前記第1の磁性層から高周波を発生させ、この高周波により前記第1の磁性電極の前記磁化方向を制御することを特徴とする請求項2に記載の磁気素子。
  9. 前記第1の磁性層に接続された第3の電極をさらに具備し、
    前記第1及び第3の電極間に第2の信号を供給し、前記第1の磁性電極の磁化方向を制御することを特徴とする請求項1に記載の磁気素子。
  10. 前記第2の信号は前記第1の磁性電極及び前記第1の磁性層間に印加する電圧により供給され、
    前記電圧の大きさによって前記第1の磁性電極及び前記第1の磁性層間の磁気結合を変化させることで、前記第1の磁性電極の前記磁化方向を制御することを特徴とする請求項9に記載の磁気素子。
  11. 前記チャネル層はトンネルバリア層であり、
    前記第1及び第2の磁性電極の前記磁化配置により、前記第1の信号となるトンネル電流又は電圧が変化することを特徴とする請求項1乃至10のいずれか1項に記載の磁気素子。
  12. 前記チャネル層は金属層であり、
    前記チャネル層に接続された第5の電極をさらに具備し、
    前記第1の磁性電極及び前記第5の電極間に電流又は電圧を供給することにより前記第2の磁性電極及び前記チャネル層間に前記第1の磁性電極と前記第2磁性電極の磁化配置に応じて発生する電圧又は電流を検出することを特徴とする請求項1乃至10のいずれか1項に記載の磁気素子。
  13. 前記第2の磁性電極と前記チャネル層間に設けられ、酸素、窒素、フッ素のいずれか一種類以上を含む化合物層をさらに具備することを特徴とする請求項12に記載の磁気素子。
  14. 前記第5の電極は、第1の電極部と第2の電極部とを有し、
    前記第1の電極部は、前記第1の磁性電極及び前記第5の電極間に電流又は電圧を供給するときに用いられ、
    前記第2の電極部は、前記第2の磁性電極及び前記チャネル層間に前記第1の磁性電極と前記第2磁性電極の磁化配置に応じて発生する電圧又は電流を検出するときに用いられることを特徴とする請求項12乃至13のいずれか1項に記載の磁気素子。
  15. 前記チャネル層は半導体層であり、この半導体層上に第2の絶縁層を介して設けられたゲート電極をさらに具備し、又は、
    前記チャネル層は第3の絶縁層中に導電部が設けられた層であり、前記第3の絶縁層上に設けられたゲート電極をさらに具備する
    ことを特徴とする請求項1乃至10のいずれか1項に記載の磁気素子。
  16. 前記第1の磁性電極は、室温で磁化揺らぎを示す磁性体又は磁性半導体からなることを特徴とする請求項1乃至15のいずれか1項に記載の磁気素子。
  17. 前記請求項1乃至16のいずれか1項に記載の磁気素子からなる第1及び第2の磁気素子を具備し、
    前記第1の磁気素子から出力する前記第1の信号を、前記第2の磁気素子の前記第1の磁性層へ入力することを特徴とする磁気信号処理装置。
  18. 前記請求項1乃至16のいずれか1項に記載の磁気素子を具備し、
    前記磁気素子は、
    前記第2の磁性電極に磁化転写するための第3の磁性層と、
    前記第3の磁性層と前記第2の磁性電極との間に設けられ、第4の絶縁層を含む第3の介在層と
    をさらに具備し、
    前記第3の介在層を介した前記第2の磁性電極及び前記第3の磁性層間に働く磁気結合により、前記第3の磁性層の磁化方向を前記第2の磁性電極の磁化方向に転写することを特徴とする磁気信号処理装置。
  19. 前記請求項18に記載の磁気素子を具備し、
    前記第1の磁性層に1又は0の第1の入力信号を入力し、かつ、前記第3の磁性層に0又は1の第2の入力信号を入力することで、排他的論理和又は排他的論理和の反転論理の演算処理を実行し、この実行結果を前記第1の信号として出力することを特徴とする磁気信号処理装置。
  20. 前記請求項1乃至16のいずれか1項に記載の磁気素子を具備し、
    前記第1の磁性層に1又は0の入力信号を入力することで、否定又は肯定の演算処理を実行し、この実行結果を前記第1の信号として出力することを特徴とする磁気信号処理装置。
JP2005272794A 2005-09-20 2005-09-20 磁気素子及びこれを用いた磁気信号処理装置 Expired - Fee Related JP4599259B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005272794A JP4599259B2 (ja) 2005-09-20 2005-09-20 磁気素子及びこれを用いた磁気信号処理装置
US11/390,475 US7598578B2 (en) 2005-09-20 2006-03-28 Magnetic element and signal processing device
CNA2006101398859A CN1937074A (zh) 2005-09-20 2006-09-20 磁性元件和磁性信号处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005272794A JP4599259B2 (ja) 2005-09-20 2005-09-20 磁気素子及びこれを用いた磁気信号処理装置

Publications (2)

Publication Number Publication Date
JP2007088068A true JP2007088068A (ja) 2007-04-05
JP4599259B2 JP4599259B2 (ja) 2010-12-15

Family

ID=37883788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005272794A Expired - Fee Related JP4599259B2 (ja) 2005-09-20 2005-09-20 磁気素子及びこれを用いた磁気信号処理装置

Country Status (3)

Country Link
US (1) US7598578B2 (ja)
JP (1) JP4599259B2 (ja)
CN (1) CN1937074A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294710A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd スピン流狭窄層を備えたスピン蓄積素子及び磁気センサ
KR100927195B1 (ko) 2008-04-01 2009-11-18 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한xor 및 xnor 논리 연산장치
JP2010020826A (ja) * 2008-07-09 2010-01-28 Tdk Corp 磁気センサー
JP2010028042A (ja) * 2008-07-24 2010-02-04 Toshiba Corp スピンmosfetおよびこのスピンmosfetを用いたリコンフィギュラブル論理回路
JP2010034152A (ja) * 2008-07-25 2010-02-12 Toshiba Corp スピントランジスタ、リコンフィギャラブル論理回路、磁気抵抗効果素子、および磁気メモリ
JP2010113752A (ja) * 2008-11-05 2010-05-20 Tdk Corp 磁気センサー
JP2010127695A (ja) * 2008-11-26 2010-06-10 Tdk Corp スピン蓄積型磁気センサ及びスピン蓄積型磁気検出装置
JP2011512024A (ja) * 2008-01-16 2011-04-14 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・セルおよびメモリ・デバイス
JP2012069958A (ja) * 2011-10-14 2012-04-05 Toshiba Corp 磁気記録素子
US8339750B2 (en) 2008-06-11 2012-12-25 Tdk Corporation Spin accumulation magnetic sensor
JP5288293B2 (ja) * 2008-08-25 2013-09-11 日本電気株式会社 磁気抵抗素子、論理ゲート、及び論理ゲートの動作方法
JP5316967B2 (ja) * 2008-12-02 2013-10-16 富士電機株式会社 磁気メモリー素子及び不揮発性記憶装置
US8611142B2 (en) 2007-07-11 2013-12-17 Kabushiki Kaisha Toshiba Magnetic recording device and magnetic recording apparatus
US8637170B2 (en) 2008-06-25 2014-01-28 Tdk Corporation Magnetic sensor including a free magnetization layer and a fixed magnetization layer on a nonmagnetic conductor
JP2015515750A (ja) * 2012-03-29 2015-05-28 インテル コーポレイション 磁気状態素子及び回路
JP2017168656A (ja) * 2016-03-16 2017-09-21 株式会社東芝 磁気メモリ

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228586A1 (en) * 2005-04-06 2006-10-12 Seagate Technology Llc Ferromagnetically coupled magnetic recording media
JP4580966B2 (ja) * 2007-08-24 2010-11-17 株式会社東芝 ホイスラー合金を有する積層体、この積層体を用いたスピンmos電界効果トランジスタ及びトンネル磁気抵抗効果素子
JP4496242B2 (ja) * 2007-08-29 2010-07-07 株式会社東芝 スピントランジスタ及び磁気メモリ
CN101854855B (zh) * 2007-09-25 2012-11-14 国立大学法人岐阜大学 磁共振成像装置及其工作方法、图像诊断系统
EP2248157B1 (en) * 2008-02-11 2019-09-04 Qucor Pty Ltd Control and readout of electron or hole spin
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンmosfetおよびリコンフィギャラブルロジック回路
US8760817B2 (en) * 2009-05-22 2014-06-24 HGST Netherlands B.V. Three-terminal design for spin accumulation magnetic sensor
JP5544547B2 (ja) * 2009-07-09 2014-07-09 国立大学法人九州大学 磁化反転装置、記憶素子、及び磁界発生装置
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
JP2011243716A (ja) * 2010-05-18 2011-12-01 Toshiba Corp スピントランジスタ及び集積回路
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8199570B2 (en) * 2010-10-07 2012-06-12 Seagate Technology Llc Multi-bit memory with selectable magnetic layer
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
JP5935444B2 (ja) * 2012-03-29 2016-06-15 Tdk株式会社 スピン伝導素子、及びスピン伝導を用いた磁気センサ及び磁気ヘッド
US8836058B2 (en) * 2012-11-29 2014-09-16 International Business Machines Corporation Electrostatic control of magnetic devices
US9548092B2 (en) 2012-11-30 2017-01-17 The National Institute of Standards and Technology, The United States of America, as Represented by the Secretary of Commerce Voltage controlled spin transport channel
WO2015076298A1 (ja) * 2013-11-20 2015-05-28 Tdk株式会社 磁気抵抗効果素子、Spin-MOSFETおよびスピン伝導素子
WO2017111877A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Multi-level spin buffer and inverter
US11804420B2 (en) * 2018-06-27 2023-10-31 Intel Corporation Core-shell particles for magnetic packaging

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082283A (ja) * 1998-06-30 2000-03-21 Sony Corp 磁気記憶装置及びアドレッシング方法
JP2003281705A (ja) * 2002-03-25 2003-10-03 Hitachi Ltd 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ
JP2004006775A (ja) * 2002-03-29 2004-01-08 Toshiba Corp 磁性体論理素子及び磁性体論理素子アレイ
WO2004086625A1 (ja) * 2003-03-26 2004-10-07 Japan Science And Technology Agency スピン依存伝達特性を有するトランジスタを用いた再構成可能な論理回路
JP2004288844A (ja) * 2003-03-20 2004-10-14 Sony Corp 磁気記憶素子及びこれを用いた磁気記憶装置
JP2005150482A (ja) * 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864498A (en) * 1997-10-01 1999-01-26 High Density Circuits Ferromagnetic memory using soft magnetic material and hard magnetic material
DE19946490A1 (de) 1999-09-28 2001-04-19 Infineon Technologies Ag Magnetoresistiver Schreib/Lese-Speicher sowie Verfahren zum Beschreiben und Auslesen eines solchen Speichers
JP2001196661A (ja) 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
DE10153658B4 (de) 2001-10-31 2009-01-22 Qimonda Ag Magnetoresistive Speicherzelle mit Anordnung zur Minimierung der Néel-Wechselwirkung zwischen zwei ferromagnetischen Schichten beiderseits einer nichtferromagnetischen Trennschicht und Verfahren zu Herstellung der magnetoresistiven Speicherzelle
TWI222763B (en) * 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
JP2004179483A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP4147118B2 (ja) * 2003-01-15 2008-09-10 株式会社日立製作所 3端子型磁気ヘッドとそれを搭載した磁気記録再生装置
US6762954B1 (en) 2003-05-09 2004-07-13 Alan S. Edelstein Local probe of magnetic properties

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082283A (ja) * 1998-06-30 2000-03-21 Sony Corp 磁気記憶装置及びアドレッシング方法
JP2003281705A (ja) * 2002-03-25 2003-10-03 Hitachi Ltd 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ
JP2004006775A (ja) * 2002-03-29 2004-01-08 Toshiba Corp 磁性体論理素子及び磁性体論理素子アレイ
JP2004288844A (ja) * 2003-03-20 2004-10-14 Sony Corp 磁気記憶素子及びこれを用いた磁気記憶装置
WO2004086625A1 (ja) * 2003-03-26 2004-10-07 Japan Science And Technology Agency スピン依存伝達特性を有するトランジスタを用いた再構成可能な論理回路
JP2005150482A (ja) * 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294710A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd スピン流狭窄層を備えたスピン蓄積素子及び磁気センサ
US9257168B2 (en) 2007-07-11 2016-02-09 Kabushiki Kaisha Toshiba Magnetic recording device and magnetic recording apparatus
US8611142B2 (en) 2007-07-11 2013-12-17 Kabushiki Kaisha Toshiba Magnetic recording device and magnetic recording apparatus
JP2011512024A (ja) * 2008-01-16 2011-04-14 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・セルおよびメモリ・デバイス
KR100927195B1 (ko) 2008-04-01 2009-11-18 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한xor 및 xnor 논리 연산장치
US8339750B2 (en) 2008-06-11 2012-12-25 Tdk Corporation Spin accumulation magnetic sensor
US8637170B2 (en) 2008-06-25 2014-01-28 Tdk Corporation Magnetic sensor including a free magnetization layer and a fixed magnetization layer on a nonmagnetic conductor
JP2010020826A (ja) * 2008-07-09 2010-01-28 Tdk Corp 磁気センサー
US8665568B2 (en) 2008-07-09 2014-03-04 Tdk Corporation Magnetic sensor
US8487359B2 (en) 2008-07-24 2013-07-16 Kabushiki Kaisha Toshiba Spin MOSFET and reconfigurable logic circuit using the spin MOSFET
JP2010028042A (ja) * 2008-07-24 2010-02-04 Toshiba Corp スピンmosfetおよびこのスピンmosfetを用いたリコンフィギュラブル論理回路
JP2010034152A (ja) * 2008-07-25 2010-02-12 Toshiba Corp スピントランジスタ、リコンフィギャラブル論理回路、磁気抵抗効果素子、および磁気メモリ
JP5288293B2 (ja) * 2008-08-25 2013-09-11 日本電気株式会社 磁気抵抗素子、論理ゲート、及び論理ゲートの動作方法
JP2010113752A (ja) * 2008-11-05 2010-05-20 Tdk Corp 磁気センサー
JP2010127695A (ja) * 2008-11-26 2010-06-10 Tdk Corp スピン蓄積型磁気センサ及びスピン蓄積型磁気検出装置
US8929131B2 (en) 2008-12-02 2015-01-06 Fuji Electric Co., Ltd. Magnetic memory element and non-volatile storage device
JP5316967B2 (ja) * 2008-12-02 2013-10-16 富士電機株式会社 磁気メモリー素子及び不揮発性記憶装置
JP2012069958A (ja) * 2011-10-14 2012-04-05 Toshiba Corp 磁気記録素子
JP2015515750A (ja) * 2012-03-29 2015-05-28 インテル コーポレイション 磁気状態素子及び回路
US9570139B2 (en) 2012-03-29 2017-02-14 Intel Corporation Magnetic state element and circuits
US11139389B2 (en) 2012-03-29 2021-10-05 Intel Corporation Magnetic state element and circuits
JP2017168656A (ja) * 2016-03-16 2017-09-21 株式会社東芝 磁気メモリ
US10283697B2 (en) 2016-03-16 2019-05-07 Kabushiki Kaisha Toshiba Magnetic memory including a magnetoresistive device that includes a first magnetic layer having a fixed magnetization and a second magnetic layer having a changeable magnetization

Also Published As

Publication number Publication date
US7598578B2 (en) 2009-10-06
CN1937074A (zh) 2007-03-28
US20070064342A1 (en) 2007-03-22
JP4599259B2 (ja) 2010-12-15

Similar Documents

Publication Publication Date Title
JP4599259B2 (ja) 磁気素子及びこれを用いた磁気信号処理装置
US6914807B2 (en) Magnetic logic element and magnetic logic element array
US8772887B2 (en) Magnetic device
JP3959335B2 (ja) 磁気記憶装置及びその製造方法
US9224942B2 (en) Memory element and memory device
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
US8604569B2 (en) Magnetoresistive element
JP3863536B2 (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
US7848137B2 (en) MRAM and data read/write method for MRAM
US7583529B2 (en) Magnetic tunnel junction devices and magnetic random access memory
JP3699954B2 (ja) 磁気メモリ
US7558103B2 (en) Magnetic switching element and signal processing device using the same
JP2002319664A (ja) 半導体記憶装置及びその製造方法
JP2007103471A (ja) 記憶素子及びメモリ
JP6434103B1 (ja) 磁気メモリ
JP4005832B2 (ja) 磁気メモリ及び磁気メモリ装置
JP2010003850A (ja) 磁気素子及び集積回路並びに磁気ランダムアクセスメモリ
TW201222546A (en) Memory element and memory device
JP3785153B2 (ja) 磁性体論理素子及び磁性体論理素子アレイ
JP3527230B2 (ja) 磁気メモリの駆動方法
JP2007095765A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
EP1505606B1 (en) Magnetic storage cell and magnetic memory device using same
JP5625380B2 (ja) 磁気抵抗記憶素子及び磁気ランダムアクセスメモリ
JP2007281502A (ja) 磁気メモリ及び磁気メモリ装置
JP2002289941A (ja) 磁気抵抗効果素子及び磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees