JP2007242118A - 磁気メモリの読み出し回路 - Google Patents
磁気メモリの読み出し回路 Download PDFInfo
- Publication number
- JP2007242118A JP2007242118A JP2006061363A JP2006061363A JP2007242118A JP 2007242118 A JP2007242118 A JP 2007242118A JP 2006061363 A JP2006061363 A JP 2006061363A JP 2006061363 A JP2006061363 A JP 2006061363A JP 2007242118 A JP2007242118 A JP 2007242118A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- magnetic memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】 情報の正確な読み出しが可能な磁気メモリの読み出し回路を提供する。
【解決手段】 磁気抵抗効果素子MRの抵抗値(出力値)に対応した電圧V1及びV2は、一致判定回路5に入力される。一致判定回路5は入力値が一致する場合には、論理レベル「L」(=0)を出力し、一致しない場合には、論理レベル「H」(=1)を出力する。すなわち、意図的に「0」を書き込んで記憶した電圧V2に、当初の電圧V1が一致する場合には、「0」が出力され、一致しない場合には、「1」が出力される。これは、当初磁気抵抗効果素子MRに記憶されていたデータそのものである。不一致の場合には元のデータを「1」に書き直す。
【選択図】 図1
【解決手段】 磁気抵抗効果素子MRの抵抗値(出力値)に対応した電圧V1及びV2は、一致判定回路5に入力される。一致判定回路5は入力値が一致する場合には、論理レベル「L」(=0)を出力し、一致しない場合には、論理レベル「H」(=1)を出力する。すなわち、意図的に「0」を書き込んで記憶した電圧V2に、当初の電圧V1が一致する場合には、「0」が出力され、一致しない場合には、「1」が出力される。これは、当初磁気抵抗効果素子MRに記憶されていたデータそのものである。不一致の場合には元のデータを「1」に書き直す。
【選択図】 図1
Description
本発明は磁気メモリの読み出し回路に関する。
MRAM(Magnetic Random Access Memory)は、格子状に配線されたビット線とワード線の交点にTMR(Tunnel Magnetoresistance)素子を配置した構造を有する。通常のTMR素子は、2つの強磁性層間に非磁性層を有する強磁性層/非磁性絶縁層/強磁性層の三層構造からなる。強磁性層は、通常は厚さ10nm以下の遷移金属磁性元素(Fe、Co、Ni)又は遷移金属磁性元素の合金(CoFe、CoFeNi、NiFe等)からなり、非磁性絶縁層は、Al2O3やMgO等からなる。
TMR素子を構成する一方の強磁性層(固定層)は、磁化の向きを固定しており、他方の強磁性層(感磁層又は自由層)は磁化の向きが外部磁界に応じて回転する。なお、固定層の構造としては、反強磁性層(FeMn、IrMn、PtMn、NiMn等)を一方の強磁性層に付与した交換結合型が良く用いられる。
メモリ情報の「1」、「0」は、TMR素子を構成する2つの強磁性体の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか、反平行であるかに依存して規定される。これら2つの強磁性体の磁化の向きが反平行の時、磁化の向きが平行の時に比べて、厚み方向の電気抵抗の値が大きい。
したがって、「1」、「0」の情報の読出しは、TMR素子の厚み方向に電流を流し、MR(磁気抵抗)効果によるTMR素子の抵抗値又は電圧値を測定することで行う。
「1」、「0」の情報の書き込みは、TMR素子近傍に配置した配線に電流を流すことで形成される磁界の作用によって、TMR素子の感磁層の磁化の向きを回転させることで行うことが、従来、提案されている。また近年、スピン注入による書き込み方法も知られるようになった。
下記特許文献1の磁気メモリの読み出し回路では、ビット線とワード線の交差点上に配置された複数の磁気メモリ・セルを有しており、目標セルの磁気抵抗と参照セルの磁気抵抗とを比較して、結果を出力することが可能となる旨が記載されている。
下記特許文献2の磁気メモリの読み出し回路は、1スイッチ(トランジスタやダイオード)と2つのトンネル接合を利用して差動方式を実現することができ、優れたS/N比を実現することができると記載されている。
下記特許文献3の磁気メモリの読み出し回路では、ワード線に与えられる電位を等電位に保持することで、意図しない経路からの電流の流入を防ぐことができると記載されている。
上述の従来技術においては、磁気抵抗効果素子からの検出値と基準値との大小を比較することによって、情報読み出し時の「0」,「1」を決定している。
特表2002−533863号公報
特開2001−266567号公報
特開2001−325791号公報
しかしながら、磁気抵抗効果素子の特性は、素子毎に若干異なるため、一定の基準値との比較を用いたのでは、素子特性が大きく異なる場合に正確な読み出しができない場合がある。本発明は、このような課題に鑑みてなされたものであり、情報の正確な読み出しが可能な磁気メモリの読み出し回路を提供することを目的とする。
上述の課題を解決するため、本発明に係る磁気メモリの読み出し回路は、スピン注入磁化反転が可能な感磁層を有する磁気抵抗効果素子を複数配列してなる磁気メモリの読み出し回路を対象とし、第1期間において磁気抵抗効果素子の第1出力値を一時的に記憶する第1記憶手段と、第1期間後の第2期間において磁気抵抗効果素子の第2出力値を一時的に記憶する第2記憶手段と、第1及び第2記憶手段に記憶された第1及び第2出力値の一致を判定する判定手段と、第1及び第2期間の間の時刻において磁気抵抗効果素子に第1データを書き込み、且つ、第2期間後に、判定手段による判定結果が一致を示さない場合には、感磁層においてスピン注入磁化反転を生じさせることで、第1データとは異なる第2データを磁気抵抗効果素子に書き込むデータ書き込み手段とを備えることを特徴とする。
本発明の読み出し回路によれば、磁気抵抗効果素子に予め記憶された値を第1出力値として第1記憶手段が記憶し、データ書き込み手段によって、意図的に磁気抵抗効果素子に第1データを書き込んで、再び、この値を第2出力値として第2記憶手段に記憶する。予め記憶された値が、書き込みデータ(第1データ=例えば「0」)と一致する場合には、記憶された第1及び第2出力値は等しいわけであるから、判定手段の判定結果は第1データ「0」(一致)となる。すなわち、記憶されていたデータは「0」であったことになる。
一方、予め記憶された値が、書き込みデータ(第1データ=例えば「0」)と一致しない場合には、記憶された第1及び第2出力値は一致しないわけであるから、判定手段の判定結果は第2データ「1」(不一致)となる。すなわち、記憶されていたデータは「0」とは異なるデータ、すなわち「1」であったことになる。ここでは、データ書き込み手段が「0」を書き込んでしまったので、データ書き込み手段は、元のデータ「1」を書き込み直す。この読み出し回路によれば、磁気抵抗効果素子の特性が素子毎に若干異ったとしても、自己の記憶データを基準として判定を行っているので、素子毎のデータ読み出しが正確となる。
このようなデータの書き込みは、感磁層のスピン注入磁化反転によって行うことができる。
また、判定手段は、第1及び第2出力値の差分を出力する差分手段と、差分手段の出力結果が設定値以下の場合に、一致を示す信号を出力する比較回路とを備えることが好ましい。
上述の「一致」とは完全な一致である必要はなく、多少の誤差を含んで一致していればよい。好適には10%以下の誤差とする。この場合には、第1及び第2出力値の差分が設定値以下となれば、「一致」であると判定することができる。
また、データ書き込み手段は、第1データを書き込む場合には、磁気抵抗効果素子に第1の方向に流れる書き込み電流を流し、第2データを書き込む場合には、第1の方向とは逆方向に流れる書き込み電流を流すことを特徴とする。
スピン注入磁化反転を利用したデータの書き込みにおいては、電流を流す向きを異ならせることにより、記憶されるデータの状態を変えることができる。例えば、第1の方向に書き込み電流を流せば、「0」が書き込まれ、逆方向に書き込み電流を流せば「1」が書き込まれる。
また、本発明に係る磁気メモリの読み出し回路は、判定手段の判定結果を、読み出し情報として論理レベルで外部に出力する入出力手段を更に備える。
すなわち、判定手段の判定結果は、磁気抵抗効果素子に記憶されたデータに対応する。予め「0」が記憶されている場合には、判定結果を「一致」とし、「一致」の論理レベルを「L」(=0)とすれば、「0」が読み出されたことになる。予め「1」が記憶されている場合には、判定結果を「不一致」とし、「不一致」の論理レベルを「H」(=1)とすれば、「1」が読み出されたことになる。この論理レベルは、入出力手段によって外部に出力される。
本発明の磁気メモリの読み出し回路によれば、情報の正確な読み出しできる。
以下、実施の形態に係る磁気メモリの読み出し回路について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
図1は、読み出し回路を有する磁気メモリのブロック図である。磁気メモリの記憶部は、X列Y行の複数の記憶領域P(X,Y)を配列してなり、各記憶領域P(X,Y)は磁気抵抗効果素子MRを備えている。
1つの磁気抵抗効果素子MRは、スピン注入磁化反転が可能な感磁層を有し、注入された電流の向きと大きさに応じて磁化反転が行われ、抵抗値が変化するものである。
Xデコーダ3からY軸に沿って延びるビット線のそれぞれは、磁気抵抗効果素子MRの一端に接続され、磁気抵抗効果素子MRの他端は、スイッチ用のトランジスタQを介して基準ラインBL’に接続されている。それぞれのトランジスタQのゲートは、Yデコーダ4からX軸に沿って延びるワード線WLに接続されている。
書き込み制御回路1に、記憶領域P(X,Y)のアドレスと書き込みデータを示す書き込み情報が入力されると、書き込み制御回路1はタイミング制御回路2を駆動し、記憶領域P(X,Y)にデータが書き込まれるよう、以下のようにXデコーダ3及びYデコーダ4を制御する。
ビット線BLの電位を基準ラインBL’の電位よりも高く(=VH’とする)した状態で、ワード線WLの電位を特定のレベルとしてスイッチ用のトランジスタQをONさせると、ビット線BLから磁気抵抗効果素子MRに書き込み電流IWが流れ、特定の極性のスピンが感磁層内に注入され、例えば、「0」が書き込まれる。ビット線BLの電位を基準電位よりも低く(=VL’とする)した状態で、ワード線WLの電位を特定のレベルとしてスイッチ用のトランジスタQをONさせると、ビット線BLから磁気抵抗効果素子MRに書き込み電流(−)IWが流れ、上記とは逆極性のスピンが感磁層内に注入され、例えば「1」が書き込まれる。書き込み時には、基準ラインBL’の電位を例えば任意の一定値VMに設定しておく。
読み出し制御回路6に、記憶領域P(X,Y)のアドレスを示す読み出し指令が入力されると、読み出し制御回路6はタイミング制御回路2を駆動し、記憶領域P(X,Y)のデータが読み出されるよう、以下のようにXデコーダ3及びYデコーダ4を制御する。
第1期間において、ビット線BLの電位を基準ラインBL’の電位よりも若干低くし(=VL”)、ビット線BLとキャパシタC1を接続するスイッチQ1をONした状態で、ワード線WLの電位を特定のレベルとしてスイッチ用のトランジスタQをONさせると、基準ラインBL‘から磁気抵抗効果素子MRに読み出し電流(-)IR(スピン注入磁化反転しない大きさの電流)が流れ、キャパシタC1の両端に電圧V1が発生する。この電圧V1の大きさは、磁気抵抗効果素子MRの抵抗値に対応する。
キャパシタ(第1記憶手段)C1にデータ(V1)が一時的に記憶された後、スイッチQ1をOFFとし、次に、基準ラインBL’の基準電位を例えば任意の一定値VMに設定し、ビット線BLの電位を基準電位よりも高くした状態で(=VH’)、ワード線WLの電位を特定のレベルとしてスイッチ用のトランジスタQをONさせると、ビット線BLから磁気抵抗効果素子MRに書き込み電流(+)IWが流れ、上述のスピン注入磁化反転によって、例えば「0」が書き込まれる。
「0」が書き込まれた後、第2期間において、ビット線BLの電位を基準ラインBL’の電位よりも若干低くし(=VL”)、ビット線BLとキャパシタC2を接続するスイッチQ2をONした状態で、ワード線WLの電位を特定のレベルとしてスイッチ用のトランジスタQをONさせると、ビット線BLから磁気抵抗効果素子MRに読み出し電流(−)IR(スピン注入磁化反転しない大きさの電流)が流れ、キャパシタC2の両端に電圧V2が発生する。この電圧V2の大きさは、磁気抵抗効果素子MRの抵抗値に対応する。キャパシタ(第2記憶手段)C2にはデータ(V2)が一時的に記憶される。
磁気抵抗効果素子MRの抵抗値(出力値)に対応した電圧V1及びV2は、一致判定回路5に入力される。一致判定回路5は入力値が一致する場合には、論理レベル「L」(=0)を出力し、一致しない場合には、論理レベル「H」(=1)を出力する。すなわち、意図的に「0」を書き込んで記憶した電圧V2に、当初の電圧V1が一致する場合には、「0」が出力され、一致しない場合には、「1」が出力される。これは、当初磁気抵抗効果素子MRに記憶されていたデータそのものである。
読み出し回路は、一致判定回路5の判定結果を、読み出し情報として論理レベルで外部に出力する入出力回路(入出力手段)7を更に備えている。一致判定回路5の判定結果が示す論理レベルは、入出力回路7によって外部に出力される。
一致判定回路5の出力が不一致を示す場合には、意図的に「0」を書き込んでしまったのは間違いであるため、書き込み制御回路1を制御して、磁気抵抗効果素子MRに「1」を書き込み直す。書き込みの方法は上述の通りである。
1つの磁気抵抗素子からの読み出しの終了後、キャパシタC1,C2の両端をリセットスイッチQR1,QR2によってそれぞれ短絡し、キャパシタC1,C2に記憶された電圧をリセットする。
なお、上述の「一致」とは完全な一致である必要はなく、多少の誤差を含んで一致していればよい。好適には10%以下の誤差とする。この場合には、第1及び第2出力値(V1,V2)の差分が設定値以下となれば、「一致」であると判定することができる。
このように、上述の回路は、第1期間において磁気抵抗効果素子MRの第1出力値(V1)を一時的に記憶するキャパシタ(第1記憶手段)C1と、第1期間後の第2期間において磁気抵抗効果素子MRの第2出力値(V2)を一時的に記憶するキャパシタ(第2記憶手段)C2と、第1及び第2キャパシタC1,C2に記憶された第1及び第2出力値(V1,V2)の一致を判定する一致判定回路(判定手段)5と、第1及び第2期間の間の時刻において磁気抵抗効果素子MRに第1データ(=0)を書き込み、且つ、第2期間後に、一致判定回路5による判定結果が一致を示さない場合には、感磁層においてスピン注入磁化反転を生じさせることで、第1データ(=0)とは異なる第2データ(=1)を磁気抵抗効果素子MRに書き込むためのデータ書き込み手段(書き込み制御回路1、タイミング制御回路2、Xデコーダ3、Yデコーダ4)とを備えている。
図2は、上述の読み出し回路の動作を説明するためのフローチャートである。
まず、第1期間において、磁気抵抗効果素子MRに予め記憶された値を第1出力値(V1)としてキャパシタC1が記憶する(S1)。次に、データ書き込み手段によって、意図的に磁気抵抗効果素子MRに第1データ(=0)を書き込んで(S2)、再び、この値を第2出力値(V2)としてキャパシタC2に記憶する(S3)。次に、第1及び第2出力値(V1とV2)の不一致を判定し(S4)、判定結果が「No」である場合、すなわち、予め記憶された値が、書き込みデータ(第1データ=「0」)と一致する場合には、記憶された第1及び第2出力値は等しいわけであるから、一致判定回路5の判定結果は第1データ「0」となる。すなわち、記憶されていたデータは「0」であったことになる(S5)。
一方、V1とV2の不一致を判定し(S4)、判定結果が「Yes」である場合、すなわち、予め記憶された値が、書き込みデータ(第1データ=「0」)と一致しない場合には、記憶された第1及び第2出力値(V1,V2)は一致しないわけであるから、一致判定回路5の判定結果は第2データ「1」となる。すなわち、記憶されていたデータは「0」とは異なるデータ、すなわち「1」であったことになる(S6)。ここでは、データ書き込み手段が「0」を書き込んでしまったので、データ書き込み手段は、元のデータ「1」を、データ読み出し元の磁気抵抗効果素子MR書き込む(S7)。
上述の手法によれば、磁気抵抗効果素子の特性が素子毎に若干異ったとしても、自己の記憶データを基準として判定を行っているので、素子毎のデータ読み出しが正確となる。
このようなデータの書き込みは、スピン注入磁化反転によって行うことができる。
図3は、磁気抵抗効果素子MRを含む記憶素子の縦断面図である。
個々の記憶領域P(X,Y)は、書き込み電流IW及び読み出し電流IRの供給用の第1配線W1(ビット線BL)と、共通配線WC(基準ラインBL’)と、磁気抵抗効果素子MRと、磁気抵抗効果素子MRに設けられたスピンフィルタSFとを備えている。
磁気抵抗効果素子MRは、感磁層Fと固定層FXとの間に絶縁層Tを備えたTMR素子である。TMR素子は、記憶された感磁層Fの磁化の向きと固定層FX(PN)の磁化の向きとの相違に応じて、情報の読み出し時に絶縁層Tをトンネルバリア層として通過する電子割合が異なる現象を利用した素子であり、高感度の記憶情報検出を行うことができる。固定層FX(PN)の磁化の向きは、これに交換結合した反強磁性層EXによって固定されている。
スピンフィルタSFは、磁気抵抗効果素子MR上に設けられた非磁性導電層Nと、非磁性導電層Nに接触した強磁性体からなる第1固定層PN1とを有しており、特定の極性のスピンの電子を透過又は反射して、磁気抵抗効果素子MRの感磁層F内にこの極性のスピンの電子を蓄積させる機能を有する。スピンの蓄積量が感磁層Fの磁化反転閾値を超えると、磁化反転が生じる。スピンフィルタSFと第1配線W1との間には第1電極層E1が介在しており、反強磁性層EXと共通配線WCとの間には共通電極層ECが介在している。
第1配線W1は、ビット線BLに接続されており、共通配線WCは、スイッチ用のトランジスタQを介して基準電位に接続されている。
メモリ情報の「1」、「0」は、TMR素子を構成する強磁性層(固定層)PNと感磁層Fの磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか、反平行であるかに依存して規定される。強磁性層PNと感磁層Fの磁化の向きが反平行の時、磁化の向きが平行の時に比べて、厚み方向の電気抵抗Rの値が大きい。換言すれば、平行時の抵抗Rは閾値R0以下であり、反平行時の抵抗Rは閾値R0よりも大きくなる。したがって、「1」、「0」の情報の読出しは、TMR素子の厚み方向に読み出し電流を流し、MR(磁気抵抗)効果によるTMR素子の抵抗値又は電流値を測定することで行う。例えば、低抵抗の平行状態を「0」、高抵抗の反平行状態を「1」とする。なお、上述の例では、抵抗値を電圧によって間接的に測定した。
なお、データ書き込み手段は、第1データを書き込む場合には、磁気抵抗効果素子MRに第1の方向に流れる書き込み電流を流し、第2データを書き込む場合には、第1の方向とは逆方向に流れる書き込み電流を流す。スピン注入磁化反転を利用したデータの書き込みにおいては、電流を流す向きを異ならせることにより、記憶されるデータの状態を変えることができる。例えば、第1の方向に書き込み電流を流せば、「0」が書き込まれ、逆方向に書き込み電流を流せば「1」が書き込まれる。
上述の要素の構成材料は以下の通りである。
感磁層Fの材料としては、例えばCo、CoFe、NiFe、NiFeCo、CoPt、CoFeBなどの強磁性材料を用いることができる。感磁層Fは第1配線W1を流れる電流及びその電流周りの磁界にアシストされて、磁化方向を変化させることができ、感磁層Fの面積が小さいほど磁化反転のために必要な電流(電流の閾値)を小さくすることができる。感磁層Fの磁化の向きは例えばY軸方向に平行である。
非磁性絶縁層Tの材料としては、Al、Zn、Mgといった金属の酸化物または窒化物、例えばAl2O3やMgOが好適である。固定層FXの構造としては、反強磁性層を強磁性層に付与した交換結合型を用いることができ、強磁性層PNの磁化の向きは+Y方向に固定されている。強磁性層PNの材料としては上述のものを用いることができる。また、反強磁性層EXの材料としては、IrMn、PtMn、FeMn、NiMn、PtPdMn、RuMn、NiO、またはこれらのうち任意の組み合わせの材料を用いることができる。非磁性導電層Nや電極層E1,ECの材料としては、CuやRuを用いることができる。各種配線材料としては、Cu、AuCu、W、Al等を用いることができる。固定層PN1の材料としては上述の強磁性材料を用いることができ、磁化の向きは−Y方向に固定されている。
読み出し回路の詳細例について説明する。
図4は、読み出し回路を有する磁気メモリのブロック図である。
1つのビット線BL毎に制御回路8がそれぞれ接続されており、複数の制御回路8から主要回路部が構成されている。制御回路8は、読み出し制御回路6及び書き込み制御回路1を含んでいる。制御ブロック9はレジスタやグルーロジック等を含み、入出力回路7を介して入力された情報に基づいて、アドレス(X,Y)の記憶領域P(X,Y)のデータを読み出す指令や書き込み情報を作成する。
読み出し制御回路6は、上述のキャパシタC1,C2と同様の機能を奏するサンプル&ホールド回路10,11と、上述の一致判定回路5を構成する検出回路12及び比較回路13を有している。
書き込み制御回路1は、「0」と「1」の書き込み指令を、アドレス指定に同期し、且つ、一致判定回路5の出力に応じて出力する切替制御部14と、各ビット線BLに書き込み電流を供給する書き込み電流制御部15とを備えている。書き込み制御回路1に入力される書き込み情報や各種設定情報はレジスタ16に記憶することができる。
図5は、サンプル&ホールド回路10(11)の回路図である。
ビット線BLは、前段オペアンプA1(A2)の非反転入力端子に接続され、前段オペアンプA1(A2)の出力端子はスイッチQ1(Q2)を介して後段オペアンプB1(B2)の反転入力端子に接続されている。後段オペアンプB1(B2)の出力端子は、前段オペアンプA1(A2)の反転入力端子に接続されており、後段オペアンプB1(B2)の出力端子の非反転入力端子との間にはキャパシタC1(C2)が介在している。
スイッチQ1(Q2)をONした状態の場合にはビット線BLの電位に応じてキャパシタC1(C2)に電荷が蓄積され、スイッチQ1(O2)をOFFすると、蓄積された電荷が保持され、蓄積電荷に応じた電圧V1(V2)が出力される。
図6は、一致判定回路5を含む読み出し制御ブロックの回路図である。一致判定回路5は、第1及び第2出力値V1,V2の差分を出力する検出回路12(差分手段)と、検出回路12の出力結果が設定値Vref以下の場合に、一致を示す信号「L」(=0)を出力する比較回路13とを備えている。比較回路13は、検出回路12の出力結果が設定値Vrefよりも大きい場合には、不一致を示す信号「H」(=1)を出力する。
図7は、比較回路13の出力が入力される切替制御部14と書き込み電流制御部15の回路図である。
書き込み電流制御部15は、抵抗R1,R2,R11,R12,R3及びオペアンプD1,D2を図示の如く接続してなる。また抵抗R11は任意の一定値VMに接続される。通常の書き込み制御においては、「0」、「1」の書き込み指令を受けた場合、アドレス指定に同期して、切替制御部14は、スイッチSWを切り替えて、ビット線BLを流れる書き込み電流IWの方向を制御する。スイッチSWは、一定電位VH,VLを有する2端子(S0、S1)に接続されており、これらの端子の電位VH,VLは、VH>VM>VLの関係を満たしている。すなわち、端子S0は高電位VH、端子S1は低電位VLを有する。スイッチSWを端子S0に接続した場合、抵抗R1が高電位VHに接続され、抵抗R11が中電位VMに接続され、第1の方向に電流が流れて、磁気抵抗効果素子MRに「0」が書き込まれる。スイッチSWを端子S1に接続した場合、抵抗R11が中電位VMに接続され、抵抗R1が低電位VLに接続され、第1の方向とは逆に電流が流れて、磁気抵抗効果素子MRに「1」が書き込まれる。
一致判定回路5(比較回路13)の出力が切替制御部14に入力された場合、判定結果が不一致を示す場合、すなわち、「H」(=1)の場合には、スイッチSWを端子S1に接続し、第1の方向とは逆方向に電流を流して、該当するアドレスの磁気抵抗効果素子MRに「1」を書き込む。判定結果が一致を示す場合、すなわち、「L」(=0)の場合には、スイッチSWを開放状態にして何もしないか、或いは、端子S0に接続して第1の方向に電流が流し、磁気抵抗効果素子MRに「0」を書き込む。なお、この回路は、電位Vinを書き込み時よりも小さく設定するなどして、読み出し電流IRの供給に用いることもできる。
以上、説明したように、本発明に係る磁気メモリの読み出し回路によれば、磁気抵抗効果素子MRの特性が素子毎に若干異ったとしても、自己の記憶データを基準として判定を行っているので、素子毎のデータ読み出しが正確となる。また、参照セルを必要としないので、回路レイアウトの簡略化が図れ、集積度が向上させることができる。
本発明は磁気メモリの読み出し回路に利用できる。
2・・・タイミング制御回路、3・・・デコーダ、4・・・デコーダ、5・・・一致判定回路、6・・・制御回路、7・・・入出力回路、8・・・制御回路、10,11・・・ホールド回路、12・・・検出回路、13・・・比較回路、14・・・切替制御部、15・・・電流制御部、16・・・レジスタ、A1・・・前段オペアンプ、B1・・・後段オペアンプ、BL・・・ビット線、BL・・・基準ライン、C1,C2・・・キャパシタ、D1,D2・・・オペアンプ、E1・・・電極層、EC・・・共通電極層、EX・・・反強磁性層、F・・・感磁層、FX・・・固定層、MR・・・磁気抵抗効果素子、N・・・非磁性導電層、P・・・記憶領域、PN・・・強磁性層、PN1・・・固定層、Q・・・トランジスタ、Q1・・・スイッチ、Q2・・・スイッチ、QR1,QR2・・・リセットスイッチ、R1,R2,R11,R12,R3・・・抵抗、SF・・・スピンフィルタ、SW1,SW2・・・スイッチ、T・・・絶縁層、W1・・・配線、WC・・・共通配線、WL・・・ワード線。
Claims (4)
- スピン注入磁化反転が可能な感磁層を有する磁気抵抗効果素子を複数配列してなる磁気メモリの読み出し回路において、
第1期間において前記磁気抵抗効果素子の第1出力値を一時的に記憶する第1記憶手段と、
第1期間後の第2期間において前記磁気抵抗効果素子の第2出力値を一時的に記憶する第2記憶手段と、
前記第1及び第2記憶手段に記憶された第1及び第2出力値の一致を判定する判定手段と、
前記第1及び第2期間の間の時刻において前記磁気抵抗効果素子に第1データを書き込み、且つ、前記第2期間後に、前記判定手段による判定結果が一致を示さない場合には、前記感磁層においてスピン注入磁化反転を生じさせることで、前記第1データとは異なる第2データを前記磁気抵抗効果素子に書き込むデータ書き込み手段と、
を備えることを特徴とする磁気メモリの読み出し回路。 - 前記判定手段は、
前記第1及び第2出力値の差分を出力する差分手段と、
前記差分手段の出力結果が設定値以下の場合に、一致を示す信号を出力する比較回路と、
を備えることを特徴とする請求項1に記載の磁気メモリの読み出し回路。 - 前記データ書き込み手段は、
第1データを書き込む場合には、前記磁気抵抗効果素子に第1の方向に流れる書き込み電流を流し、第2データを書き込む場合には、第1の方向とは逆方向に流れる書き込み電流を流すことを特徴とする請求項1に記載の磁気メモリの読み出し回路。 - 前記判定手段の判定結果を、読み出し情報として論理レベルで外部に出力する入出力手段を更に備えることを特徴とする請求項1に記載の磁気メモリの読み出し回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006061363A JP2007242118A (ja) | 2006-03-07 | 2006-03-07 | 磁気メモリの読み出し回路 |
US11/713,363 US7577018B2 (en) | 2006-03-07 | 2007-03-05 | Readout circuit of magnetic memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006061363A JP2007242118A (ja) | 2006-03-07 | 2006-03-07 | 磁気メモリの読み出し回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007242118A true JP2007242118A (ja) | 2007-09-20 |
Family
ID=38587505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006061363A Pending JP2007242118A (ja) | 2006-03-07 | 2006-03-07 | 磁気メモリの読み出し回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007242118A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013242960A (ja) * | 2013-07-01 | 2013-12-05 | Hitachi Ltd | 半導体装置 |
CN105144297A (zh) * | 2013-04-24 | 2015-12-09 | 美光科技公司 | 电阻可变存储器感测 |
JP2016516255A (ja) * | 2013-03-14 | 2016-06-02 | マイクロン テクノロジー, インク. | 選択的な自己参照読出し |
CN109841248A (zh) * | 2017-11-27 | 2019-06-04 | 三星电子株式会社 | 存储装置及其操作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100181A (ja) * | 2000-09-27 | 2002-04-05 | Nec Corp | 磁気ランダムアクセスメモリ |
JP2003506812A (ja) * | 1999-07-30 | 2003-02-18 | ハネウエル・インコーポレーテッド | 磁気抵抗メモリを読み出すための方法および装置 |
JP2003510752A (ja) * | 1999-09-30 | 2003-03-18 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | メモリーセルの情報内容を評価するための方法と回路配列 |
JP2003151262A (ja) * | 2001-11-15 | 2003-05-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2003257173A (ja) * | 2002-03-04 | 2003-09-12 | Nec Corp | 半導体記憶装置の読み出し回路 |
JP2004515030A (ja) * | 2000-11-29 | 2004-05-20 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Mramメモリーセルの非破壊、自己正規化読み出し用回路 |
JP2004288844A (ja) * | 2003-03-20 | 2004-10-14 | Sony Corp | 磁気記憶素子及びこれを用いた磁気記憶装置 |
JP2005251336A (ja) * | 2004-03-05 | 2005-09-15 | Toshiba Corp | 磁気抵抗ランダムアクセスメモリおよびその駆動方法 |
-
2006
- 2006-03-07 JP JP2006061363A patent/JP2007242118A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003506812A (ja) * | 1999-07-30 | 2003-02-18 | ハネウエル・インコーポレーテッド | 磁気抵抗メモリを読み出すための方法および装置 |
JP2003510752A (ja) * | 1999-09-30 | 2003-03-18 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | メモリーセルの情報内容を評価するための方法と回路配列 |
JP2002100181A (ja) * | 2000-09-27 | 2002-04-05 | Nec Corp | 磁気ランダムアクセスメモリ |
JP2004515030A (ja) * | 2000-11-29 | 2004-05-20 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Mramメモリーセルの非破壊、自己正規化読み出し用回路 |
JP2003151262A (ja) * | 2001-11-15 | 2003-05-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2003257173A (ja) * | 2002-03-04 | 2003-09-12 | Nec Corp | 半導体記憶装置の読み出し回路 |
JP2004288844A (ja) * | 2003-03-20 | 2004-10-14 | Sony Corp | 磁気記憶素子及びこれを用いた磁気記憶装置 |
JP2005251336A (ja) * | 2004-03-05 | 2005-09-15 | Toshiba Corp | 磁気抵抗ランダムアクセスメモリおよびその駆動方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2972873B1 (en) * | 2013-03-14 | 2022-01-26 | Micron Technology, INC. | Selective self-reference read |
US11789796B2 (en) | 2013-03-14 | 2023-10-17 | Ovonyx Memory Technology, Llc | Selective reading of memory with improved accuracy |
JP2016516255A (ja) * | 2013-03-14 | 2016-06-02 | マイクロン テクノロジー, インク. | 選択的な自己参照読出し |
US11379286B2 (en) | 2013-03-14 | 2022-07-05 | Ovonyx Memory Technology, Llc | Selective reading of memory with improved accuracy |
EP3996094A1 (en) * | 2013-03-14 | 2022-05-11 | Micron Technology, Inc. | Selective self-reference read |
JP2016522956A (ja) * | 2013-04-24 | 2016-08-04 | マイクロン テクノロジー, インク. | 抵抗可変メモリセンシング |
US9437294B2 (en) | 2013-04-24 | 2016-09-06 | Micron Technology, Inc. | Resistance variable memory sensing |
CN105144297A (zh) * | 2013-04-24 | 2015-12-09 | 美光科技公司 | 电阻可变存储器感测 |
JP2013242960A (ja) * | 2013-07-01 | 2013-12-05 | Hitachi Ltd | 半導体装置 |
JP2019096374A (ja) * | 2017-11-27 | 2019-06-20 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリ装置及びその動作方法 |
CN109841248A (zh) * | 2017-11-27 | 2019-06-04 | 三星电子株式会社 | 存储装置及其操作方法 |
JP7097791B2 (ja) | 2017-11-27 | 2022-07-08 | 三星電子株式会社 | メモリ装置及びその動作方法 |
CN109841248B (zh) * | 2017-11-27 | 2023-09-29 | 三星电子株式会社 | 存储装置及其操作方法 |
US11948631B2 (en) | 2017-11-27 | 2024-04-02 | Samsung Electronics Co., Ltd. | Memory device and operating method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI314738B (en) | Circuit for sensing a resistance state of a memory cell and method thereof | |
US7940592B2 (en) | Spin-torque bit cell with unpinned reference layer and unidirectional write current | |
US7292467B2 (en) | Magnetic random access memory device | |
US8243503B2 (en) | Magnetic storage element responsive to spin polarized current | |
JP2008287852A (ja) | 多数の記憶要素を備えたmramセル | |
JP4660529B2 (ja) | 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法 | |
US8817530B2 (en) | Data-masked analog and digital read for resistive memories | |
WO2013075102A1 (en) | Hybrid read scheme for spin torque mram | |
US10896729B2 (en) | Data write circuit of resistive memory element | |
JP4361067B2 (ja) | Mramメモリセル | |
KR20100138782A (ko) | 메모리 및 기입 제어 방법 | |
US7577018B2 (en) | Readout circuit of magnetic memory | |
JP2007242118A (ja) | 磁気メモリの読み出し回路 | |
KR100439653B1 (ko) | 메모리 셀 배열 및 그 동작 방법 | |
JP2010086638A (ja) | 抵抗変化型メモリデバイス、および、その動作方法 | |
JP2007513446A (ja) | 磁気抵抗メモリデバイスの書き込みの間の活性フィールド補償を実行するためのデバイス及び方法 | |
JP2006277822A (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
JP2003085966A (ja) | 磁気メモリ装置の読み出し回路 | |
JP2007026477A (ja) | 不揮発性記憶装置 | |
JP4775926B2 (ja) | 磁気メモリ装置の読み出し回路 | |
US7554836B2 (en) | Data write in control circuit for toggle magnetic random access memory | |
JP4839894B2 (ja) | 磁気メモリの読み出し回路 | |
US7474569B2 (en) | Two-element magnetic memory cell | |
JP2007514256A (ja) | 磁気メモリ用のデータ保持インジケータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |