JP2016516255A - 選択的な自己参照読出し - Google Patents

Abstract

本開示は、メモリから自己参照読出しのような高い精度の読出しを選択的に実行することに関する。一態様において、データが、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルなどのメモリセルから読み出される。メモリセルからの読出しに対応付けられた状況を検出すると、自己参照読出しがメモリセルの少なくとも１つから実行される。例えば、状況は、メモリセルから読み出されたデータがエラー修正コード（ＥＣＣ）の復号を介して修正不能であることを示す。自己参照読出しを選択的に実行することによって、自己参照読出しを常に実行する場合と比べて、メモリからの読出しに関連する電力消費及び／または呼出し時間が減少する。【選択図】図１

Description

本発明は、概略としてエレクトロニクスに関し、特にメモリ装置に関する。

読出しエラーは、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）などの種々のタイプのメモリにおいて起こり得る。ＭＲＡＭは、メモリセルの磁気トンネル接合（ＭＴＪ）における抵抗値を調整することによってデータが記憶される不揮発性メモリの一形態である。例えば、ＭＴＪの抵抗値は高抵抗値状態と低抵抗値状態の間で切り換えられる。ＭＲＡＭでは、電流誘起磁場がＭＴＪの磁化を切り換えて状態間を切り換える。

あるタイプのメモリは、比較的高い読出しエラー率に遭遇し得る。そのようなエラー率は、いくつかの異なる発生源若しくはメカニズムまたはメモリの不均一性によってもたらされる。製造における不均一性に起因して、同じメモリアレイにおける異なるメモリセルが相互に一致しないこともある。例えば、バイナリ状態を記憶するＭＲＡＭでは、メモリセルの変動性によって、同じメモリアレイのメモリセルにおける低抵抗値状態及び高抵抗値状態の双方での抵抗値分布に比較的高いばらつきがもたらされてしまうことがある。自己参照読出しなど、ＭＲＡＭからの読出しの態様によっては、エラーは少なくなるが、電力の消費が高くなり、メモリからのデータにアクセスするための呼出し時間も増加してしまう。

したがって、ＭＲＡＭなどのメモリから正確かつ効率的に読み出すことへの要求が存在する。

ここでの図面及び関連する説明は、発明の特定の実施形態を説明するのに与えられるものであり、限定を意図しているわけではない。

図１は、一実施形態による、メモリからデータを読み出す例示的方法のフロー図である。 図２は、一実施形態による例示的メモリの模式図である。

説明の反復を避けるため、同一または類似の機能を有する構成部材には同じ参照符号が付される。

特定の実施形態がここに開示されるが、当業者には、ここに説明する利点及び構成の全てを与えるわけではない実施形態を含む他の実施形態が明らかなものとなる。

上述したように、メモリは読出しエラーに遭遇し得る。例えば、ＭＲＡＭセルでは、高抵抗値状態及び低抵抗値状態といった異なる状態における抵抗値間の差が比較的小さい。ＭＲＡＭ及び他のメモリにおけるばらつきは、比較的高い読出しエラー率に寄与し得る。例えば、同じメモリアレイにおいても磁気トンネル接合スピントルクトランスファ磁気抵抗ランダムアクセスメモリ（ＭＴＪ ＳＴＴ−ＭＲＡＭ）セルは、低抵抗値状態及び高抵抗値状態の双方において抵抗値に比較的高い分布を有することがある。ある例では、同じメモリアレイにおいて、他のセルの高抵抗値状態の分布と重なる低抵抗値状態を有するＭＴＪ ＳＴＴ−ＭＲＡＭセルが存在し得る。その代わりに、またはそれに加えて、信号経路における実効抵抗値のばらつきによっても読出しエラーが生じ得る。メモリセルにおけるアクセストランジスタのばらつき及び／またはディジットライン抵抗値のばらつきによって、信号経路における実効抵抗値にばらつきが生じ得る。信号経路の抵抗値のばらつきに起因する読出しエラーは、同じ状態にあるＭＴＪセルの抵抗値が狭い分布内にある場合にも起こり得る。

説明の便宜上、本開示はＭＲＡＭとの関連で実施例を説明するが、ここに記載される原理及び有利な効果は他の適宜のタイプのメモリにも適用されることができる。ここに記載される原理及び有利な効果は、メモリセル及び／または信号経路において読出しエラーを生じさせ得る寄生抵抗値のばらつきがある任意のメモリに適用されることができる。例えば、ここに記載される構成の任意の組合せが、異なる状態において異なる抵抗値を有するメモリ要素を含むあらゆるメモリセルに適用されることができ、それらの状態はそのようなメモリセルから読み出されるデータを特定する際に検出される。異なる状態において異なる抵抗値を持つメモリ要素を有するメモリセルの実施例は、ＳＴＴ−ＭＲＡＭセル及び直交スピントランスファ磁気抵抗ランダムアクセスメモリ（ＳＴ−ＭＲＡＭ）セルを含むＭＲＡＭセル、導電性ブリッジランダムアクセスメモリ（ＣＢＲＡＭ）を含む抵抗性ランダムアクセスメモリ（ＲＲＡＭまたはＲｅＲＡＭ）セル、強誘電性ランダムアクセスメモリ（Ｆ−ＲＡＭ）セル、補足法酸化メモリ（ＣＭＯｘ）セル、相変化メモリ（ＰＣＭまたはＰＲＡＭ）セルなどを含む。

ＭＲＡＭセルの状態は、メモリアレイからの値を基準値と比較することによって特定される。基準値は、高抵抗値状態及び低抵抗値状態といったメモリセルの異なる状態に対応付けられた値間の値を基準セルが返すような状態にプログラムされた基準セルから得られる。選択されたメモリセルに対応付けられた値を基準値と比較することによってＭＲＡＭから読み出すことを標準参照読出しという。ある例では、例えば上述したばらつきに起因して、メモリセルの全てから正確に読み出すのに単一の基準値では充分ではないことがある。

ＭＴＪ ＳＴＴ−ＭＲＡＭセルなどのＭＲＡＭセルの状態を特定する他の方法は、自己参照読出しである。自己参照読出しは、標準参照読出しと比べてエラーを減少させることができる。自己参照読出しでは、メモリセルがそれ自身と比較される。自己参照読出しは、メモリセルから読み出された値を同じメモリセルから読み出された他の値と比較することを伴う。これにより、メモリセル抵抗値を比較する際に同じセル及び信号経路が使用されるので、メモリアレイにおける異なるセルに対応付けられる、セルからセルまでのＭＴＪ抵抗値の差及び／または信号経路の抵抗値の差から生ずる読出しエラーを減らし、及び／またはなくすことができる。一実施例の自己参照読出しは、（１）メモリセルからの標準参照読出しを実行すること、（２）当該メモリセルを基準状態にプログラムすること、（３）基準状態でプログラムされた当該メモリセルを読み出すこと、及び（４）当該メモリセルからの２つの個別の読出しの値を差動検知増幅器で比較することを含むことができる。本実施例では、メモリセルから読み出された２つの値が略同一である場合には、メモリセルは基準状態にあると判定される。一方、本実施例では、メモリセルから読み出された２つの値が充分に異なっている場合には、メモリセルは非基準状態にあり、その後メモリセルは非基準状態に書き込まれる。

自己参照読出しは、標準参照読出しと比べて、呼出し時間及び電力を増加させ得る。自己参照読出しは２以上の読出し動作及び追加のプログラム動作を伴うので、自己参照読出しによって、データが要求されて返される間の呼出し時間は、単一の読出しと比べて増加する。自己参照読出しに関連する追加のプログラム及び読出しによって、単一の読出しと比べて電力消費が大幅に増加する。

自己参照読出しは、メモリセルから高い電力効率で正確に読み出すために、読出しエラーが発生した及び／または発生しそうであると疑われる１以上の状況で選択的に実行されることができる。このように、標準参照読出し及び自己参照読出しの組合せが、メモリからデータを正確に読み出し、かつメモリからの読出しにおける比較的低い電力消費を維持するように実行されることができる。またさらに、ある例では、メモリからのデータにアクセスする平均呼出し時間は、自己参照読出しのみを実行する場合と比べて低減される。

図１は、一実施形態による、メモリからデータを読み出す例示的方法１００のフロー図である。方法１００において、データは、ＭＲＡＭなどのメモリから標準参照読出し及び自己参照読出しの組合せによって読み出される。ブロック１１０において、データがメモリから読み出される。ブロック１１０での読出しは標準参照読出しを含む。代替的に、データは、任意の他の適切な、短い呼出し時間、低い電力の方法によって読み出されてもよい。データは、例えば、コードワードまたはデータのバイトを読み出すように単一のメモリセルまたは複数のメモリセルから読み出されてもよい。コードワードは、データ及びそれに対応するエラー修正コード（ＥＣＣ）の組合せである。データ及び対応のＥＣＣは、記憶装置に隣接している必要はない。メモリ装置は、エラー修正コードの符号化及び復号化を実行するＥＣＣエンコーダ／デコーダを含む。

より高い電力消費及び／またはより長い呼出し時間を伴う自己参照読出しなど、より強力な読出しは、状況の検出に応じて実行されることができる。説明の便宜上、自己参照読出しが記載されるが、ここに記載される原理及び有利な効果は、標準参照読出しなどの標準的な読出し動作と比べて高精度な任意の読出し動作を選択的に実行することに適用できる。例えば、自己参照読出しを参照してここに記載される構成の任意の組合せは、同じメモリセルからの複数の読出しを伴うあらゆる読出し動作に適用可能である。

自己参照読出しを実行するための状況は、ブロック１１０での読出しに対応付けられることができる。例えば、ブロック１１０での読出しにおける全てのエラーがエラー修正コード（ＥＣＣ）を介して修正可能であるかが判定されてもよい。ＥＣＣの例として、ハミングコード、ＢＣＨ（Ｂｏｓｅ Ｃｈａｕｄｈｕｒｉ Ｈｏｃｑｕｅｎｇｈｅｍ）コードなどがある。ＥＣＣビットは、ブロック１１０で読み出すことができないビット、及び／またはＥＣＣを介して修正不能なコードワードを検出するのに使用できる。

一実施形態では、処理は、判断ブロック１２０において、メモリから読み出されたデータをエラーに関して解析し、ＥＣＣを用いてエラーを修正することを試みる。判断ブロック１２０でエラーが検出されない場合、ブロック１２８において、ブロック１１０でメモリから読み出されたデータがプロセッサに供給される。ブロック１２０でエラーが検出された場合、処理は、ブロック１２２においてＥＣＣを用いてエラーを修正することをまず試みる。読み出されたデータは、メモリと同じダイ及び／またはチップにおいてＥＣＣを介して修正される。代替的に、または追加的に、ＥＣＣ修正が、そのメモリが含まれるダイ及び／またはチップの外部で実行されてもよい。一方、エラー数が、ＥＣＣによって修正可能なエラー数よりも多い場合には、コードワードは、ＥＣＣを介しては修正不能である。判断ブロック１２４において、全てのエラーがＥＣＣによって修正可能かが判定される。

ブロック１２４で修正不能なＥＣＣエラーを検出することは、自己参照読出しが実行される状況を検出することの一例である。自己参照読出しは、メモリからの読出しに対応付けられた状況を検出したことに応じて実行されることができる。例えば、自己参照読出しは、メモリから読み出されたデータにおける少なくとも１つの疑わしいエラーを示す状況を検出したことに応じて実行されればよい。他の実施例として、自己参照読出しは、メモリから読み出されているデータが少なくとも閾値数のエラーを有することを示す状況を検出したことに応じて実行されてもよい。更に他の実施例として、自己参照読出しは、１以上のメモリセルがメモリセル及び／またはメモリセルからの読出しに対応付けられた信号経路において比較的大きな抵抗値のばらつきを有することを示す状況を検出したことに応じて実行されてもよい。

ある実施形態では、自己参照読出しは、ここに記載される状況の１以上の状況などを検出したことに応じてのみ実行される。例えば、一実施形態によると、自己参照読出しは、メモリから読み出されたデータがＥＣＣを介しては修正不能であると判定したことに応じてのみ実行される。

図１を再度参照すると、判断ブロック１２４において、全てのエラーがＥＣＣを介して修正されたと判定された場合、ブロック１２８において、ＥＣＣ修正されたデータがプロセッサに供給される。このように、メモリから読み出された、ＥＣＣを介して修正可能なデータは、比較的低い電力消費及び／または比較的短い呼出し時間でプロセッサに供給されることができる。不足するデータディジットに対応付けられるメモリセルは、読み出されたデータをプロセッサに供給する際に遅延をもたらすことなく、ブロック１１０での読出しの後に有効化される。一実施形態では、データ読出しにおいて１より多いコードワードがある。ある実施形態では、ＥＣＣは、修正不能なエラーを有する特定のコードワードを識別し、特定のデータディジット及び／または識別されたコードワードのＥＣＣディジットのみに自己参照読出しを実行してメモリセルを有効化するのに使用されることができる。他の適切な方法が、メモリセルを有効化するのに使用可能である。

メモリから読み出されたデータにおけるエラーがＥＣＣを介しては修正可能でないと判断ブロック１２４において判定された場合、ブロック１２６において、自己参照読出しが実行される。同様に、自己参照読出しは、読出しに対応付けられた多数の状況、例えば、ここに記載される状況の１以上を検出したことに応じて、ブロック１２６において実行されてもよい。このように、ある状況が検出されたときに、あるメモリ読出しは単一の読出し動作を伴い、他のメモリ読出しは複数の読出し動作を伴う。自己参照読出しは、例示の自己参照読出しとの関連で上述した動作を伴う。他の任意の適切な自己参照読出し動作が、代替的にまたは追加的に実行されてもよい。同じメモリセルから以前に読み出されたデータがＥＣＣを介するだけでは修正不能なエラーに遭遇した場合に、自己参照読出しを実行することによって、正しいデータをメモリから読み出すことができる。自己参照読出しは、修正不能なＥＣＣエラーに対応付けられたコードワードの各ディジットに対応付けられたメモリセルで実行されればよい。ある実施形態では、自己参照読出しから読み出されたデータにおける１以上のエラーが更に検出され、必要に応じてＥＣＣを介して修正されることができる。ブロック１２６での自己参照読出しを介してメモリから読み出されたデータは、ブロック１２８において、プロセッサに供給される。データは、例えば、ブロック１２８においてメモリコントローラを介してプロセッサに供給される。

自己参照読出しは、通常は、有効なデータを供給するのに、標準参照読出しなどの単一の読出し動作よりも長い呼出し時間を伴う。メモリから読み出されたデータを受信するメモリコントローラは、そのような遅延を検出して考慮に入れることができる。ある実施形態では、自己参照読出しを選択的に実行することによって、他のメモリアクセスの一部または全部が自己参照読出しよりも短い呼出し時間となるようにすることができる。これによって、メモリアクセスの平均呼出し時間が減少することになる。自己参照読出しを選択的に実行することによって、メモリアクセスの一部または全部が、自己参照読出しよりも低い電力しか消費しないことになる。そのような電力削減による節電には意義がある。自己参照読出しは頻繁に実行されないことから、電力消費及び平均呼出し時間の削減量も増加する。ＥＣＣを介したエラー修正ができない場合に自己参照読出しが行われる場合、潜在的なビット失敗率は、自己参照読出しがメモリアクセス毎に実行されるとした場合と同様となる。

ある実施形態では、処理１００は、メモリから読み出されたデータに可変の呼出し時間を与えることができる。標準参照読出しによって供給されるデータは、自己参照読出しによって読み出されるデータよりも短い呼出し時間で与えられる。有効な読出しデータが更なる処理のために準備されていることの表示としてデータ準備信号がメモリコントローラに供給される。一実施形態では、データ準備信号を受信するのに専用ピンがメモリコントローラに含まれてもよい。例えば管理されたメモリ手段において、いつ有効な読出しデータが更なる処理のために準備されるのかを判定するのに追加の回路が含まれてもよい。このように、専用ピンはデータ準備信号のために必要でないこともある。ある実施形態では、ダブルデータレートタイプ３（ＤＤＲ３）メモリコントローラとの関連で、追加の回路が可変の呼出し時間での読出しを実施する。可変の呼出し時間での読出しを用いれば、メモリは、自己参照読出しを実行するだけの場合と比べて、自己参照読出しを選択的に実行することによって有効なデータを低い電力及び短い平均呼出し時間で供給することができる。ある実施形態では、そのような方法におけるほとんどの読出しが、有効な読出しデータを自己参照読出しよりも短い呼出し時間で供給することができる。

ある実施形態によると、メモリから読み出されるデータは、固定の呼出し時間で供給されることができる。そのような実施形態では、標準読出しによって読み出されるデータは、自己参照読出しとほぼ同じ呼出し時間でメモリコントローラに供給されることができる。全ての読出しアクセスに対してほぼ同じ呼出し時間を用いることによって、メモリコントローラの設計を簡素化することができる。メモリからデータを読み出すための呼出し時間が固定であれば、自己参照読出しを選択的に実行することによって、自己参照読出しのみを実行する場合よりも低い電力しか消費しないことになる。

ここで自己参照読出しを選択的に実行する方法は、ハードウェア及び／またはファームウェアにおいて様々な態様で実施され得る。例えば、自己参照読出しを選択的に実行することは、比較的低い振幅の信号で読み出されるメモリセルとの関係で実施されることができる。ここに記載される原理及び有利な効果は、同じメモリアレイにおけるメモリセル間で抵抗値にばらつきがあり、及び／または同じメモリアレイにおけるメモリセル間で信号経路の抵抗値にばらつきがあるメモリに適用可能である。高密度ＭＲＡＭは、そのようなメモリの一例である。ＭＲＡＭは、高度にスケーラブル、高密度であり、電力消費が比較的低く、プログラミング及び読出しのための呼出し時間が比較的短く、かつ耐久性が高い。

図２は、一実施形態による例示のメモリ２００の模式図である。図２に示すように、メモリ２００は、メモリアレイ２１６、及びメモリアレイ２１６においてメモリセル２２０から読み出される値を検知する検知回路２２５を含む。メモリ２００はまた、エラー検出回路２９０を含み、それはメモリアレイ２１６から読み出されたデータに対応付けられたエラー及び／またはここに記載される状況のいずれかを検出することができる。エラー検出回路２９０はＥＣＣエンコーダ／デコーダを含む。メモリ２００は、図示されるよりも少ない、またはそれよりも多い構成部材を含んでいてもよい。メモリ２００は、方法１００を参照して記載した構成の任意の組合せを実施することができる。

メモリアレイ２１６は、複数のメモリセル２２０を含む。メモリセル２２０は、データ及び対応するエラー修正コードを含むコードワードのビットなどのデータディジットを記憶することができる。一実施形態では、メモリセル２２０はバイナリデータディジットを記憶することができる。他の実施形態では、メモリセル２２０は、特定のメモリセル２２０の３以上の異なる状態に対応するマルチレベルのデータディジットを記憶することができる。

図示するメモリセル２２０はＭＴＪ ＳＴＴ−ＭＲＡＭセルである。図示するメモリセル２２０は、アクセストランジスタ２２４に電気的に直列接続されたスピントランスファトルク（ＳＴＴ）ＭＴＪメモリ要素２２２を含む。アクセストランジスタ２２４は、ＮＭＯＳトランジスタ、より一般的には絶縁ゲートＦＥＴなどの電界効果トランジスタ（ＦＥＴ）であればよい。これらのＦＥＴは、多結晶シリコンなど、金属以外の材料からなるゲートを有していてもよく、窒化シリコンまたは高誘電率の誘電体など、酸化シリコン以外の誘電体からなる誘電「酸化」領域を有していてもよいことが分かるはずである。ＳＴＴ ＭＴＪメモリ要素２２２の第１の端子は、トランジスタ２２４のドレインに電気的に接続される。ＳＴＴ ＭＴＪメモリ要素２２２の第２の端子は、ディジットラインに電気的に接続される。アクセストランジスタ２２４はまた、ソースラインに電気的に結合されたソース、及びワードラインに電気的に結合されたゲートを有する。ＳＴＴ ＭＴＪメモリ要素２２２は、可変抵抗としてモデル化できる。ＳＴＴ ＭＴＪメモリ要素２２２の磁気層を通過する電流がスピン極性化されてスピントルクをＳＴＴ ＭＴＪメモリ要素２２２の自由層に伝達すると、スピントランスファを介したＳＴＴ ＭＴＪメモリ要素２２２の状態の変化が起こる。充分なスピントルクが自由層に加えられると、自由層の磁化の向きが、対向する２方向間で切り換えられる。電流の方向に応じて、ＳＴＴ ＭＴＪメモリ要素２２２は、低抵抗値状態と高抵抗値状態の間で切り換えられる。

ＭＲＡＭは、抵抗値のばらつきに起因して、データを読み出す際に困難に遭遇する。例えば、メモリ２００において、異なるメモリセル２２０のＭＴＪメモリ要素２２２間の抵抗値のばらつきによって、メモリセル２２０に記憶されたデータを正確に特定する際の困難がもたらされる。代替的に、または追加的に、異なるメモリセル２２０のアクセストランジスタ２２４間の抵抗値のばらつき及び／または異なるメモリセル２２０に対応付けられるディジットライン間の寄生抵抗値のばらつきによって、メモリセル２２０に記憶されたデータを正確に特定する際の困難がもたらされる。検知回路２２５は、これらの抵抗値ばらつきの１以上があっても、メモリアレイ２１６のメモリセル２２０から読み出される有効なデータディジットを効率的かつ高い信頼性で特定することができる。

記憶されたデータディジットは、メモリセル２２０の抵抗値を測定することによってメモリセル２２０から読み出される。１つのメモリセル２２０について、例示の信号経路を図２に示す。メモリセル２２０から読み出された値は検知回路２２５に供給される。図示するように、検知回路２２５は、検知出力回路２２６、自己参照回路２３０、基準回路２４０、通過トランジスタ２６０及び記憶要素２７０を含む。図２では検知回路２２５が１つのディジットラインに対して示されるが、検知回路２２５は、専用の検知出力回路２２６、自己参照回路２３０、通過トランジスタ２６０及び記憶要素２７０を含んでいてもよい。ある実施形態では、検知出力回路２２６、自己参照回路２３０、通過トランジスタ２６０及び記憶要素２７０の任意の組合せが、メモリアレイ２１６における各ディジットラインに関連して設けられてもよい。

検知回路２２５は、第１のモード及び第２のモードで動作することができる。一実施形態では、コードワードにおけるエラーが修正不能であると判定された場合のみ、第２のモードが作動される。検知出力回路２２６は、選択信号に基づいて、第１のモードに対して、第１の読出し動作に対応付けられたメモリアレイの選択されたメモリセルから読み出された値を基準信号と比較し、または第２のモードに対して、第２の読出し動作に対応付けられたメモリアレイの選択されたメモリセルから読み出された値を自己参照値と比較する。選択信号は、ここに記載されるメモリからの読出しに対応付けられた状況の任意の組合せを示すものであればよい。例えば、選択信号は、メモリから読み出されたデータにおけるエラーがＥＣＣを介しては修正不能であることを示すものであればよい。

図２を参照すると、メモリセル２２０から読み出された値は、通過トランジスタ２６０を介してコンデンサなどの記憶要素２７０に供給される。通過トランジスタ２６０は、リードイネーブル信号がアサートされると、メモリセル２２０から読み出された値を記憶要素２７０に渡す。コンデンサによって記憶される値は、検知増幅器２８０の入力部に供給される。

メモリセル２２０から読み出された値は自己参照回路２３０にも供給される。自己参照回路２３０は、メモリセル２２０から読み出される値を、メモリセルから読み出される後続の値との比較のために記憶することができる。自己参照回路２３０は、メモリセル２２０からの後続の読出し動作中に、自己参照値を検知出力回路２２６に供給することができる。自己参照値は、メモリセル２２０から以前に読み出された値を示す。

基準回路２４０は、基準値を検知出力回路２２６に供給する。基準回路２４０は、メモリセル２２０の状態を特定するための基準値を与えるように構成された任意の適切な回路であればよい。一実施例として、基準回路２４０は、メモリセル２２０と機能的に同様の基準メモリセルを含む。そのような基準セルは、高い状態値、低い状態値、または高い状態と低い状態の間の値を生成するように構成される。一実施形態では、１つの基準回路２４０がメモリアレイ２１６とともに実装され、１つの自己参照回路２３０がメモリアレイ２１６の各ディジットラインとともに実装される。そして、基準値は、標準参照読出しにおいてメモリセル２２０に記憶されたデータディジットの値を特定するのに用いることができる。

ある実施形態では、検知出力回路２２６は、マルチプレクサ２５０及び検知増幅器２８０を含む。マルチプレクサ２５０は、基準信号及び自己参照信号を受信する。マルチプレクサ２５０は、組み合わせられたロジック及び／またはスイッチなどの任意の適切な回路によって実装される。マルチプレクサ２５０は、選択信号に基づいて基準値または自己参照値のいずれかを出力する。選択信号は、ここに記載される状況の１以上、例えば、ＥＣＣを介しては修正不能なエラーが検出されたかを示すものであればよい。マルチプレクサ２５０の出力は検知増幅器２８０に供給される。このように、マルチプレクサ２５０は、標準参照読出しのための基準値を検知増幅器２８０に、自己参照読出しのための自己参照値を検知増幅器２８０に、選択的に供給することができる。

検知増幅器２８０は、データディジットＤａｔａ＿Ｏｕｔを、メモリセル２２０から読み出された値を基準値または自己参照値のいずれかと比較することに基づいて決定することができる。データディジットＤａｔａ＿Ｏｕｔは、メモリ２００から出力される。例えば、データディジットＤａｔａ Ｏｕｔは、標準参照読出しとの関連でＥＣＣエンジンに供給される。ＥＣＣエンジンは、メモリ２００と同じダイ及び／またはメモリ２００を含むダイの外部に実装される。ＥＣＣエンジンは、エラー修正コードを生成し、コードワードにおけるエラーを識別し、コードワードにおけるエラーを修正するように構成されたエラー修正エンコーダ／デコーダを含む。図２に示す実施形態では、ＥＣＣエンジンはエラー検出回路２９０に含まれる。

他の実施形態（不図示）では、検知出力回路２２６は、標準参照読出し及び自己参照読出しに対して個別の検知増幅器を含んでいてもよい。個別の検知増幅器は、ここに記載される状況の１以上に基づいて個別に作動される。代替的に、または追加的に、個別の増幅器の出力は、どちらの検知増幅器の出力をデータディジットとして出力するのかを決定する追加の回路に供給されてもよい。

エラー検出回路２９０はデータ準備信号を生成するロジックを含んでいてもよく、データ準備信号は、メモリコントローラに供給されて、メモリから読み出された有効なデータが更なる処理のために準備されているかを示すことができる。ロジックは、任意の適切な回路によって実装される。代替的に、データ準備信号は、検知回路２２５によって生成されてもよい。データ準備信号は、標準読出しが自己参照読出しよりも短い呼出し時間を有するメモリアレイ２１６からの可変の呼出し時間での読出しを実施するのに使用できる。

一実施形態では、メモリアレイからデータを読み出す方法は、メモリアレイのメモリセルからデータを読み出すことを含む。方法はまた、メモリセルから読み出されたデータにおけるエラーがエラー修正コードを介しては修正不能であると判定したことに応じて、同じメモリセルから自己参照読出しを実行することを含む。自己参照読出しは、メモリセルから読み出された値を、同じメモリセルから読み出された他の値と比較することを含む。

他の実施形態では、メモリアレイからデータを読み出す方法は、メモリアレイのメモリセルに対応付けられた値を基準値と比較することによってメモリアレイのメモリセルからデータを読み出すことを含む。その方法はまた、メモリアレイからデータを読み出すことに対応付けられる状況を検出したことに応じて、メモリセルの少なくとも１つから自己参照読出しを実行することを含む。自己参照読出しは、メモリセルから読み出された値を、同じメモリセルから読み出された他の値と比較することを含む。

他の実施形態では、装置は、メモリアレイ、エラー修正エンコーダ／デコーダ、及び検知回路を含む。メモリアレイはメモリセルを含み、データ及び対応するエラー修正コードを含むコードワードを記憶するように構成される。エラー修正エンコーダ／デコーダは、エラー修正コードを生成し、コードワードにおけるエラーを識別し、コードワードにおけるエラーを修正するように構成される。検知回路は、第１のモード及び第２のモードを有する。第２のモードは、コートワードにおけるエラーが修正不能であると判定された場合のみ作動される。検知回路は、基準回路、自己参照回路及び検知出力回路を含む。基準回路は、第１のモードに対して基準信号を生成するように構成される。自己参照回路は、第１の読出し動作に対応付けられたメモリアレイの選択されたメモリセルから読み出された値を受信し、第２のモードに対して、受信された値に基づいて自己参照信号を生成するように構成される。検知出力回路は、第１の読出し動作に対応付けられたメモリアレイの選択されたメモリセルから読み出された値と基準信号との第１の比較を実行するように構成される。検知出力回路はまた、第２の読出し動作に対応付けられたメモリアレイの選択されたメモリセルから読み出された値と自己参照値との第２の比較を実行するように構成され、第２の読出し動作は第１の読出し動作の後に続いて発生する。検知回路はまた、選択信号、及び第１の比較または第２の比較の少なくとも一方に基づいてデータディジットを出力するように構成される。データディジットは、選択されたメモリセルに記憶されたデータを表す。

他の実施形態では、メモリアレイからデータを読み出す方法は、メモリアレイの選択されたメモリセルに対応付けられた値を少なくとも１つの基準値と比較することによって、メモリアレイの選択されたメモリセルからデータを読み出すことを含む標準参照読出し動作を実行することを含む。選択されたメモリセルの各々は、第２の状態の抵抗値とは異なる第１の状態の抵抗値を有するように構成されたメモリ要素を含む。方法はまた、標準参照読出し動作を実行することに対応付けられた状況を検出したことに応じて、標準参照読出し動作と比べて高い精度の読出し動作を実行して、選択されたメモリセルの１以上からデータを読み出すことを含む。

自己参照読出しは、ここに記載される原理及び有利な効果に従って様々なメモリによって選択的に実行されることができる。上述した実施形態によるＭＲＡＭ装置などのメモリ装置は、種々の電子装置に組み込まれることができる。電子装置の例として、以下に限定されないが、家電製品、電子回路、電子回路部材、家電製品の部品、電子試験機器などがある。家電製品の例として、以下に限定されないが、携帯電話、電話機、テレビ、コンピュータモニタ、コンピュータ、ハンドヘルドコンピュータ、ラップトップコンピュータ、タブレットコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ＭＰ３プレーヤ、ラジオ、カムコーダ、光学カメラ、デジタルカメラ、洗濯機、乾燥機、洗濯乾燥機、コピー機、ファックス機、スキャナ、マルチ機能周辺装置、腕時計、時計などがある。また、電子装置は、未完成の製品も含む。

上記説明及び特許請求の範囲は、ともに「接続され」または「結合され」ているものとして要素または構成に言及する。ここに使用されるように、明示的に断りがない限り、「接続され」とは、１つの要素／構成が他の要素／構成に直接的または間接的に、必ずしも機械的にではなく、接続されることを意味する。同様に、明示的に断りがない限り、「結合され」とは、１つの要素／構成が他の要素／構成に直接的または間接的に、必ずしも機械的にではなく、結合されることを意味する。したがって、図面は要素及び部材の構成の種々の実施例を示すが、実際の実施形態には、追加の介在要素、装置、構成または部材が存在し得る。

ここに記載される方法の構成の任意の組合せは、非一時的なコンピュータ可読媒体に記憶されたコードで具現化されることができる。非一時的なコンピュータ可読媒体は、実行されると、ここに記載される方法のいずれかの一部または全部が実行されるようにすることができる。ここに記載される方法のいずれかも、より多い、またはより少ない動作を含み得ること、及び動作は適宜任意の順序で実行され得ることが理解されるはずである。

種々の実施形態が上述された。説明は、これらの特定の実施形態を参照して記載されたが、例示を意図するものであって限定を意図するものではない。当業者であれば種々の変形例及び応用例を想到することができる。

Claims (33)

1. メモリアレイからデータを読み出す方法であって、
   前記メモリアレイのメモリセルからデータを読み出すこと、及び
   前記メモリセルから読み出された前記データにおけるエラーがエラー修正コードを介しては修正不能であると判定したことに応じて、同じ前記メモリセルからの自己参照読出しを実行することであって、前記自己参照読出しはメモリセルから読み出された値を同じメモリセルから読み出された他の値と比較することを含む、前記自己参照読出しを実行すること
   を備える方法。
2. 請求項１に記載の方法において、前記メモリセルから読み出された有効なデータを前記読み出すことに対応付けられたプロセッサに供給する際の第１の呼出し時間が、前記自己参照読出しを実行することにおいて前記同じメモリセルから読み出された有効なデータを前記プロセッサに供給する際の第２の呼出し時間よりも短い、前記方法。
3. 請求項１に記載の方法において、前記メモリセルから読み出された有効なデータを前記読み出すことに対応付けられたプロセッサに供給する際の第１の呼出し時間が、前記自己参照読出しを実行することにおいて前記同じメモリセルから読み出された有効なデータを前記プロセッサに供給する際の第２の呼出し時間と略等しい、前記方法。
4. 請求項１に記載の方法において、前記メモリセルが磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルである、前記方法。
5. 請求項１に記載の方法において、１より大きいコードワードが一時に読み出され、前記自己参照読出しを実行することが、修正不能なエラーとともに読み出されたものと識別されたコードワードのディジットのみに自己参照読出しを実行することを更に含む、前記方法。
6. 請求項１に記載の方法において、前記メモリセルから読み出された前記値を前記同じメモリセルから読み出された前記他の値と比較することが、比較された前記値が前記メモリセルの異なる状態に対応することを示す場合に、前記自己参照読出しを実行することが、前記メモリセルを再プログラムすることを更に備える、前記方法。
7. 請求項１に記載の方法であって、前記メモリセルから読み出された前記データにおける修正可能なエラーを、エラー修正コードの復号化を介して修正することを更に備える、前記方法。
8. 請求項１に記載の方法であって、前記読み出すことからの前記データを、該データにおける全てのエラーがエラー修正コードを介して修正可能であると判定したことに応じて、プロセッサに提供することを更に備える、前記方法。
9. メモリアレイからデータを読み出す方法であって、
   前記メモリアレイのメモリセルからデータを、前記メモリアレイの前記メモリセルに対応付けられた値を基準値と比較することによって、読み出すこと、及び
   前記読み出すことに対応付けられた状況を検出したことに応じて、前記メモリセルの少なくとも１つから自己参照読出しを実行することであって、前記自己参照読出しはメモリセルから読み出された値を同じメモリセルから読み出された他の値と比較することを含む、前記自己参照読出しを実行すること
   を備える方法。
10. 請求項９に記載の方法において、前記状況が、前記メモリセルから読み出された前記データにおけるエラーがエラー修正コードを介しては修正不能であることを示す、前記方法。
11. 請求項９に記載の方法において、前記状況が、前記メモリセルから読み出された前記データにおける少なくとも１つの疑わしいエラーを示す、前記方法。
12. 請求項９に記載の方法において、前記状況が、前記メモリセルから読み出された前記データにおける多数のエラーが少なくとも閾値数のエラーを有することを示し、前記閾値数のエラーが１個より大きい、前記方法。
13. 請求項９に記載の方法であって、可変の呼出し時間で前記メモリアレイからのデータにプロセッサによってアクセスすることを更に備え、前記読み出すことによってアクセスされるデータが、前記自己参照読出しを実行することによってアクセスされるデータよりも短い呼出し時間を有する、前記方法。
14. 請求項９に記載の方法において、前記メモリセルの各々が、第２の状態の抵抗値と異なる第１の状態の抵抗値を有するように構成されたメモリ要素を備える、前記方法。
15. 請求項１４に記載の方法において、前記自己参照読出しを実行することが、
    選択されたメモリセルを前記第１の状態にプログラムすること、及び
    前記選択されたメモリセルから読み出された前記値を前記選択されたメモリセルから読み出された前記他の値と比較することが、比較される前記値の一方が前記第１の状態に対応し、かつ比較される前記値の他方が前記第２の状態に対応することを示す場合に、前記選択されたメモリセルを前記第２の状態に再プログラムすること
    を含む、前記方法。
16. 請求項９に記載の方法において、前記メモリセルが磁気トンネル接合スピントルクトランスファ磁気抵抗ランダムアクセスメモリ（ＭＴＪ ＳＴＴ−ＭＲＡＭ）からなる、前記方法。
17. 請求項９に記載の方法であって、前記状況が検出されない場合に、前記メモリセルから読み出されたデータにおける１以上のエラーをエラー修正コードを介して修正することを更に備える前記方法。
18. 請求項９に記載の方法であって、前記読み出すことからの前記データにおけるエラーをエラー修正コードを介して修正すること、及び修正された前記データにエラーが検出されない場合に前記修正されたデータをプロセッサに供給することを更に備える前記方法。
19. 請求項９に記載の方法であって、前記基準値が、抵抗性回路要素を有するメモリセルを備える基準セルによって生成される、前記方法。
20. 装置であって、
    メモリセルを備えるメモリアレイであって、前記メモリセルが、データ及び対応するエラー修正コードを含むコードワードを記憶するように構成された、前記メモリアレイ、
    エラー修正コードを生成し、コードワードにおけるエラーを識別し、コードワードにおけるエラーを修正するように構成されたエラー修正エンコーダ／デコーダ、及び
    第１のモード及び第２のモードを有する検知回路であって、コードワードにおけるエラーが修正不能であると判定された場合のみ前記第２のモードが作動される、前記検知回路
    を備え、前記検知回路が、
    前記第１のモードに対して、基準信号を生成するように構成された基準回路、
    第１の読出し動作に対応付けられた前記メモリアレイの選択されたメモリセルから読み出された値を受信し、前記第２のモードに対して、受信された前記値に基づいて自己参照信号を生成するように構成された自己参照回路、及び
    検知出力回路であって、
    前記第１の読出し動作に対応付けられた前記メモリアレイの前記選択されたメモリセルから読み出された前記値と前記基準信号との第１の比較を実行し、
    前記第１の読出し動作の後に続いて発生する第２の読出し動作に対応付けられた前記メモリアレイの前記選択されたメモリセルから読み出された値と前記自己参照値との第２の比較を実行し、
    選択信号、及び前記第１の比較または前記第２の比較の少なくとも一方に基づいて、前記選択されたメモリセルに記憶されたデータを表すデータディジットを出力する
    ように構成された前記検知出力回路
    を備える、前記装置。
21. 請求項２０に記載の装置において、前記検知出力回路が、前記選択信号に基づいて前記第１の比較または前記第２の比較のいずれかを実行するように構成された、前記装置。
22. 請求項２０に記載の装置において、前記検知出力回路が、前記データディジットを決定するように構成された検知増幅器を備える、前記装置。
23. 請求項２２に記載の装置において、前記検知出力回路が、前記選択信号に基づいて前記基準信号または前記自己参照信号のいずれかを前記検知増幅器に供給するように構成されたマルチプレクサを更に備える、前記装置。
24. 請求項２０に記載の装置において、前記メモリセルが磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルからなる、前記装置。
25. 請求項２０に記載の装置において、前記エラー修正コードエンコーダ／デコーダが更に、前記検知回路によって読み出された前記データディジットにおける１以上のエラーを修正するように構成された、前記装置。
26. 請求項２５に記載の装置において、前記エラー修正コードエンコーダ／デコーダ及び前記メモリアレイが単一のダイに含まれる、前記装置。
27. 請求項２０に記載の装置において、更に、前記データディジットが有効か否かを示すデータ準備信号を生成するように構成された前記装置。
28. メモリアレイからデータを読み出す方法であって、
    前記メモリアレイの選択されたメモリセルからデータを、前記メモリアレイの選択された前記メモリセルに対応付けられた値を少なくとも１つの基準値と比較することによって読み出すことを含む標準参照読出し動作を実行することであって、前記選択されたメモリセルの各々が、第２の状態の抵抗値とは異なる第１の状態の抵抗値を有するように構成されたメモリ要素を含む、前記標準参照読出しを実行すること、及び
    前記標準参照読出し動作を実行することに対応付けられた状況を検出したことに応じて、前記標準参照読出し動作と比べて高い精度の読出し動作を実行して前記選択されたメモリセルの１以上からデータを読み出すこと
    を備える方法。
29. 請求項２８に記載の方法において、前記高い精度の読出し動作が、前記選択されたメモリセルの同じ前記メモリセルからの２以上の読出しを含む、前記方法。
30. 請求項２８に記載の方法において、前記高い精度の読出し動作が前記標準参照読出し動作と比べて高い電力消費を伴う、前記方法。
31. 請求項２８に記載の方法において、前記高い精度の読出し動作が自己参照読出しからなり、該自己参照読出しが、メモリセルから読み出された値を同じ前記メモリセルから読み出された他の値と比較することを含む、前記方法。
32. 請求項２８に記載の方法において、前記状況が、前記標準参照読出し動作において前記メモリセルから読み出された前記データにおけるエラーがエラー修正コードを介しては修正不能であることを示す、前記方法。
33. 請求項２８に記載の方法において、前記メモリアレイが磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルからなる、前記方法。

Images