CN102200926B - 一种存储器读操作功能的仿真验证方法 - Google Patents

一种存储器读操作功能的仿真验证方法 Download PDF

Info

Publication number
CN102200926B
CN102200926B CN201010132117.7A CN201010132117A CN102200926B CN 102200926 B CN102200926 B CN 102200926B CN 201010132117 A CN201010132117 A CN 201010132117A CN 102200926 B CN102200926 B CN 102200926B
Authority
CN
China
Prior art keywords
read operation
control bit
operation pattern
pattern control
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010132117.7A
Other languages
English (en)
Other versions
CN102200926A (zh
Inventor
舒清明
涂美红
胡洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Geyi Electronic Co ltd
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201010132117.7A priority Critical patent/CN102200926B/zh
Publication of CN102200926A publication Critical patent/CN102200926A/zh
Application granted granted Critical
Publication of CN102200926B publication Critical patent/CN102200926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种存储器读操作功能的仿真验证方法,包括:获取仿真存储器,所述仿真存储器具有设置读操作模式的控制位;读取所述读操作模式控制位的默认值,采用针对该读操作模式控制位预设的第一读操作方式,对所述存储器进行仿真验证,所述默认值为表示存储单元已擦除状态的逻辑值;将所述读操作模式控制位逐位更改为表示存储单元编程状态的逻辑值,并针对每次更改后的读操作模式控制位,分别采用对应的其它读操作方式,对所述存储器进行仿真验证。本发明可以在能够保证仿真验证结果的基础上,减少针对存储器功能的仿真验证的时间,提高采用虚拟存储器的仿真验证效率。

Description

一种存储器读操作功能的仿真验证方法
技术领域
本发明涉及芯片技术领域,特别是涉及一种存储器读操作功能的仿真验证方法。
背景技术
在开发、设计和调试存储器的过程中,需要对存储器的功能进行仿真验证。针对存储器功能的仿真验证可以采用能够代替实际存储器硬件功能的行为模型(即虚拟存储器)来进行,具体可以通过生成测试代码(testbench),使用仿真软件(如NC_verilog软件或modelsim软件)来实现。
对于这种虚拟存储器功能的仿真验证,实质上与实际存储器的仿真验证并无二致。以对某个虚拟闪存(Flash Memory)进行读操作的仿真验证为例,目前闪存的读操作方式主要包括:1)Read data(单通道读取方式);2)Fast read(快速读取方式);3)Dual output fast read(双输出快速读取方式)三种,在仿真验证时,需要预先设置读操作模式控制位,然后基于相应的读操作模式控制位预定值的定义:Normal Mode和DualSPI Mode,写入对应读操作方式的指令代码,通过执行所述指令代码进行相应读操作方式的功能验证。
即对于三种读操作方式的全面验证而言,可以包括如下步骤:
步骤S1、取读操作模式控制位默认值DSPI_LOCK=1,DREAD_LOCK=0,在这种设置下,在Normal Mode下,采用Dual outputfast read读操作方式对Flash Memory进行仿真验证;
步骤S2、将读操作模式控制位更改为DSPI_LOCK=1,DREAD_LOCK=1,在这种设置下,在Normal Mode下,采用Read data读操作方式对Flash Memory进行仿真验证;
步骤S3、将读操作模式控制位更改为DSPI_LOCK=0,DREAD_LOCK=1,在这种设置下,在Dual SPI Mode下,采用Fast read读操作方式对Flash Memory进行仿真验证;
在上述读操作模式控制位更改的过程中,读操作模式控制位会经历从0到1的变换,由于闪存具有只能在擦除成功状态下写入的特性,因而在上述写入11(步骤S2)的过程中,必须先擦除在先读操作模式控制位10才能写入。除上述示例,无论采用何种验证读操作方式的顺序,都会涉及将读操作模式控制位从0到1的更改操作,即每一次全面验证的过程必须经过至少一次读操作模式控制位的擦除操作,从而影响存储器读操作功能验证的效率。
因此,目前需要本领域技术人员迫切解决的一个技术问题就是:如何能够创新地提出一种存储器读操作功能的仿真验证机制,在能够保证仿真验证结果的基础上,减少针对存储器读操作功能的仿真验证时间,提高虚拟存储器的仿真验证效率。
发明内容
本发明所要解决的技术问题是提供一种存储器读操作功能的仿真验证方法,用以在能够保证仿真验证结果的基础上,减少针对存储器功能的仿真验证的时间,提高采用虚拟存储器的仿真验证效率。
为了解决上述技术问题,本发明实施例公开了一种存储器读操作功能的仿真验证方法,包括:
获取仿真存储器,所述仿真存储器具有设置读操作模式的控制位;
读取所述读操作模式控制位的默认值,采用针对该读操作模式控制位预设的第一读操作方式,对所述存储器进行仿真验证,所述默认值为表示存储单元已擦除状态的逻辑值;
将所述读操作模式控制位逐位更改为表示存储单元编程状态的逻辑值,并针对每次更改后的读操作模式控制位,分别采用对应的其它读操作方式,对所述存储器进行仿真验证。
优选的,所述读操作模式控制位的默认值11,所述逐位更改读操作模式控制位的步骤包括:
将所述读操作模式控制位更改为10或者01,采用针对该读操作模式控制位预设的第二读操作方式,对所述存储器进行仿真验证;
将所述读操作模式控制位更改为00,采用针对该读操作模式控制位预设的第三读操作方式,对所述存储器进行仿真验证。
优选的,所述读操作模式控制位的默认值11对应于原始读操作模式控制位10,所述第一读操作方式为普通模式Normal mode下的双输出快速读取方式Dual output fast read;
所述读操作模式控制位10、01分别对应于原始读操作模式控制位11、00,所述第二读操作方式为普通模式Normal mode下的单通道读取方式Read data;
所述读操作模式控制位00对应于原始读操作模式控制位01,所述第三读操作方式为双通道模式Dual SPI mode下的快速读取方式Fast read。
优选的,通过加载指令代码3Bh,对存储器采用普通模式Normal mode下的双输出快速读取方式Dual output fast read进行仿真验证;
通过加载指令代码03h,对存储器采用普通模式Normal mode下的单通道读取方式Read data进行仿真验证;
进入双通道模式Dual SPI mode后,通过加载指令代码0Bh,对存储器采用快速读取方式Fast read进行仿真验证。
优选的,写入第一读操作参数控制字,将所述读操作模式控制位更改为10,或者,写入第二读操作参数控制字,将所述读操作模式控制位更改为01;写入第三读操作参数控制字,将所述读操作模式控制位更改为00。
优选的,所述写入数据的步骤包括:
将欲写入数据中为0的数据位,与读出数据中的相应数据位进行比较;
若读出数据中的相应数据位为1,则写0;若读出数据中的相应数据位为0,则保持不变。
优选的,所述读操作模式控制位的默认值11对应于原始读操作模式控制位01,所述第一读操作方式为双通道模式Dual SPI mode下的快速读取方式Fast read;
所述读操作模式控制位01、10分别对应于原始读操作模式控制位11、00,所述第二读操作方式为普通模式Normal mode下的单通道读取方式Read data;
所述读操作模式控制位00对应于原始读操作模式控制位10,所述第三读操作方式为普通模式Normal mode下的双输出快速读取方式Dualoutput fast read。
优选的,进入双通道模式Dual SPI mode后,通过加载指令代码0Bh,对存储器采用快速读取方式Fast read进行仿真验证;
通过加载指令代码03h,对存储器采用普通模式Normal mode下的单通道读取方式Read data进行仿真验证;
通过加载指令代码3Bh,对存储器采用普通模式Normal mode下的双输出快速读取方式Dual output fast read进行仿真验证。
优选的,写入第一读操作参数控制字,将所述读操作模式控制位更改为10,或者,写入第二读操作参数控制字,将所述读操作模式控制位更改为01;写入第三读操作参数控制字,将所述读操作模式控制位更改为00。
优选的,所述写入数据的步骤包括:
将欲写入数据中为0的数据位,与读出数据中的相应数据位进行比较;
若读出数据中的相应数据位为1,则写0;若读出数据中的相应数据位为0,则保持不变。
优选的,所述读操作模式控制位为位于存储器中控制参数配置扇区ID Sector中一地址存储单元的高两位。
与现有技术相比,本发明具有以下优点:
本发明通过将原始读操作模式控制位的其中1位设置为反位,使得读操作模式控制位的设置过程消除从0到1的变化,从而省略对控制参数配置扇区(ID Sector)的擦除步骤,提高虚拟存储器的仿真验证效率,并能保证仿真验证结果的准确性。
附图说明
图1是本发明的一种存储器读操作功能的仿真验证方法实施例1的流程图;
图2是本发明的一种存储器读操作功能的仿真验证方法实施例2的流程图;
图3是本发明的一种存储器读操作功能的仿真验证方法实施例3的流程图;
图4是本发明的一种存储器读操作功能的仿真验证方法实施例4的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
以下简单介绍存储器的三种读操作方式。
第一种:Read data
在普通模式(Normal mode)下,对应读操作模式控制位设置为:
DSPI_LOCK=1,DREAD_LOCK=1;
或者,DSPI_LOCK=0,DREAD_LOCK=0。
在这种读操作方式中,DI_PAD为输入端口,发送8位指令(03h),24位首地址后,数据将从DO_PAD(输出端口)输出。
第二种:Fast read
在Normal mode下,对应读操作模式控制位设置为:
DSPI_LOCK=1,DREAD_LOCK=1,
或者,DSPI_LOCK=0,DREAD_LOCK=0。
在这种读操作方式中,DI_PAD为输入端口,发送8位指令(0Bh),24位首地址,8位随机数后,数据将从DO_PAD(输出端口)输出。
在Dual SPI mode(dual spi mode,双通道模式)下,对应读操作模式控制位设置为:
DSPI_LOCK=0,DREAD_LOCK=1。
在这种读操作方式中,DI_PAD和DO_PAD为双向端口,在发送8位指令(0Bh),24为首地址,8位随机数时,DI_PAD和DO_PAD为输入端口,并行输入,输入完成后,DI_PAD和DO_PAD为输出端口,并行输出数据。这种方式可以加快读数据的速度。
第三种:Dual output fast read
在Normal mode下,对应读操作模式控制位设置为:
DSPI_LOCK=1,DREAD_LOCK=0。
在这种读操作方式中,DI_PAD为输入端口,发送8位指令(3Bh),24位首地址,8位随机数后,数据将从DI_PAD(输出端口)和DO_PAD(输出端口)并行输出数据,这样可以加快读数据速度。
在仿真存储器中,读操作方式的读操作参数控制字通常在专用的控制参数配置扇区中固定地址存储单元(8位)中的某两位设置,如ID Sector中的地址24’h000004,DSPI_LOCK和DREAD_LOCK通常为高两位,为使本领域技术人员更准确地理解本发明,在本专利说明书中,均以IDSector中高两位的读操作模式控制位设置,即DSPI_LOCK和DREAD_LOCK的对应设置为例详细说明。
采用现有技术全面验证存储器的读操作功能时,若先对ID Sector的地址24’h000004写入读操作参数控制字数据8’hbf,即使得DSPI_LOCK=1,DREAD_LOCK=0,从而可以进行Normal mode下第三种方式的读操作,根据存储器写操作的原理,接下来如果不擦除读操作参数控制字,只能直接写入读操作参数控制字数据8’h3f,即使得DSPI_LOCK=0,DREAD_LOCK=0,相应地只能实现第一种方式的读操作。如果要实现第二种方式的读操作,就必须先对ID Sector进行擦除后,再写入读操作参数控制字数据8’h7f,使得DSPI_LOCK=0,DREAD_LOCK=1。显然,这种对ID Sector的擦除操作会影响到存储器整体读操作验证过程的效率。
正是由于本专利发明人注意到了这一点,因此创造性地提出了本发明实施例的核心构思之一在于,通过消除读操作模式控制位设置过程中从0到1变换的操作,从而省略对ID Sector的擦除步骤,以提高虚拟存储器的仿真验证效率,并能保证仿真验证结果的准确性。
参考图1,示出了本发明的一种存储器读操作功能的仿真验证方法实施例1的流程图,具体可以包括以下步骤:
步骤101、获取仿真存储器,所述仿真存储器具有设置读操作模式的控制位;
步骤102、读取所述读操作模式控制位的默认值,采用针对该读操作模式控制位预设的第一读操作方式,对所述存储器进行仿真验证,所述默认值为表示存储单元已擦除状态的逻辑值;
步骤103、将所述读操作模式控制位逐位更改为表示存储单元编程状态的逻辑值,并针对每次更改后的读操作模式控制位,分别采用对应的其它读操作方式,对所述存储器进行仿真验证。
公知的是,所述表示存储单元已擦除状态(erase)的逻辑值由1位或多位1表征;所述表示存储单元编程状态(program)的逻辑值通常由1位或多位0表征,则在本发明实施例中,可以使得读操作模式控制位的变换过程消除从0到1的变化,从而省略对ID Sector的擦除步骤,提高虚拟存储器的仿真验证效率。
参考图2,示出了本发明的一种存储器读操作功能的仿真验证方法实施例2的流程图,具体可以包括以下步骤:
步骤201、获取仿真存储器,所述仿真存储器具有设置读操作模式的2位读操作参数控制字;
步骤202、读取所述读操作模式控制位的默认值11,采用针对该读操作模式控制位预设的第一读操作方式,对所述存储器进行仿真验证;
步骤203、将所述读操作模式控制位更改为10或者01,采用针对该读操作模式控制位预设的第二读操作方式,对所述存储器进行仿真验证;
步骤204、将所述读操作模式控制位更改为00,采用针对该读操作模式控制位预设的第三读操作方式,对所述存储器进行仿真验证。
可以看出,上述读操作模式控制位的设置只涉及从1到0变换的操作,而不涉及从0到1变换的操作,因此,在本发明实施例中,不需要在更改读操作模式控制位的设置过程中执行对ID Sector的擦除步骤,即可实现三种读操作方式的全面验证过程。
参考图3,示出了本发明的一种存储器读操作功能的仿真验证方法实施例3的流程图,具体可以包括以下步骤:
步骤301、获取仿真存储器,所述仿真存储器具有设置读操作模式的2位读操作模式控制位;
步骤302、读取所述读操作模式控制位的默认值11,加载指令代码3Bh,采用普通模式Normal mode下的双输出快速读取方式Dual outputfast read,对所述存储器进行仿真验证;
其中,所述读操作参数控制字的默认值11对应于原始读操作参数控制字DSPI_LOCK=1,DREAD_LOCK=0,即在本实施例中,所述读操作模式控制位为DSPI_LOCK=1,DREAD_LOCK_b=1;其中,DREAD_LOCK与DREAD_LOCK_b为相反关系。
步骤303、将所述读操作模式控制位更改为10或01,加载指令代码03h,采用普通模式Normal mode下的单通道读取方式Read data,对所述存储器进行仿真验证;
其中,所述读操作模式控制位的默认值10对应于原始控制位DSPI_LOCK=1,DREAD_LOCK=1,所述读操作模式控制位的默认值01对应于原始读操作模式控制位DSPI_LOCK=0,DREAD_LOCK=0,即在本实施例中,所述读操作模式控制位为DSPI_LOCK=1,DREAD_LOCK_b=0;或为,DSPI_LOCK=0,DREAD_LOCK_b=1。
步骤304、将所述读操作模式控制位更改为00,进入双通道模式DualSPI mode下,通过加载指令代码0Bh,采用快速读取方式Fast read,对所述存储器进行仿真验证。
其中,所述控制位的默认值00对应于原始读操作模式控制位DSPI_LOCK=0,DREAD_LOCK=1,即在本实施例中,所述读操作模式控制位为DSPI_LOCK=0,DREAD_LOCK_b=0。
可以理解,本实施例通过将原始读操作模式控制位的第2位(即DREAD_LOCK)设置为反位,即可使得控制位的设置过程消除从0到1的变化,为保证全面验证的准确性,在具体实现中,只需要预先配置读操作模式控制位的相应识别方式即可。即在本实施例中,三种读操作方式的读操作模式控制位设置还可以为:
第一种:Read data
在Normal mode下,对应读操作模式控制位设置为:
DSPI_LOCK=1,DREAD_LOCK_b=0;
或者,DSPI_LOCK=0,DREAD_LOCK_b=1。
第二种:Fast read
在Normal mode下,对应读操作模式控制位设置为:
DSPI_LOCK=1,DREAD_LOCK_b=0,
或者,DSPI_LOCK=0,DREAD_LOCK_b=1。
在Dual SPI mode下,对应读操作模式控制位设置为:
DSPI_LOCK=0,DREAD_LOCK_b=0。
第三种:Dual output fast read
在Normal mode下,对应读操作模式控制位设置为:
DSPI_LOCK=1,DREAD_LOCK_b=1。
以下通过一个具体的应用示例更进一步说明本实施例。
在采用SPI(串行外设接口)技术的闪存中,发指令和传送数据或地址都是采用8位串行传送的方式。在全面验证读操作功能的过程中,选择读操作方式时,先取ID Sector中的读操作参数控制字地址24’h000004的默认值,由于通常默认值是全1,即存入的数据为8’hff,即相应的读操作模式控制位为DSPI_LOCK=1,DREAD_LOCK_b=1;在这种情况下,可以进行Normal mode下Dual output fast read方式的读操作,于是相应地写入该方式的指令代码3Bh,即可发起存储器采用该方式的读操作验证。
进行下一种读操作方式的验证,将ID Sector的地址24’h000004写入第一读操作参数控制字数据8’hbf,即DSPI_LOCK=1,DREAD_LOCK_b=0,或者,写入第二读操作参数控制字数据8’h7f,即DSPI_LOCK=0,DREAD_LOCK_b=1,可以进行Normal mode下Read data方式的读操作,相应地写入该方式的指令代码03h,即可发起存储器采用该方式的读操作验证。
继续进行下一种读操作方式的验证,将对ID Sector的地址24’h000004写入第三读操作参数控制字数据8’h3f,即DSPI_LOCK=0,DREAD_LOCK_b=0,可以进行Dual SPI mode下Fast read的读操作,相应地在进入Dual SPI mode后写入Fast read方式的指令代码0Bh,即可发起存储器采用该方式的读操作验证。
其中,所述写入数据的步骤可以包括:
将欲写入数据中为0的数据位,与读出数据中的相应数据位进行比较;
若读出数据中的相应数据位为1,则写0;若读出数据中的相应数据位为0,则保持不变。
例如,从存储器(memory)中读出的数据SAOUT为8’b01011010,欲写入数据SRAMOUT为8’b10010011,将SRAMOUT中为“0”的数据位与SAOUT的相应数据位(第2,3,5,6位)进行比较,第3,6位不同,由于SAOUT第3,6位为1,则直接写0,
或如:读出数据SAOUT为8’b00010010,欲写入数据SRAMOUT是8’b10010011,进行第2,3,5,6位数据的比较,完全相同,则不需要执行写操作。
当然,上述读操作参数控制字的具体数据仅仅用作示例,在实际中,本领域技术人员根据实际情况采用对应的其它数据均是可行的,本发明对此无需加以限制。
从上述示例可以看出,本实施例中每一次读操作参数控制字的设置是符合写操作的原理,不需要进行擦除后再执行写操作,因而可以有效缩短验证时间,提高验证效率。
参考图4,示出了本发明的一种存储器读操作功能的仿真验证方法实施例4的流程图,具体可以包括以下步骤:
步骤401、获取仿真存储器,所述仿真存储器具有设置读操作模式的2位读操作模式控制位;
步骤402、读取所述读操作模式控制位的默认值11,进入双通道模式Dual SPI mode,通过加载指令代码0Bh,采用快速读取方式Fast read,对所述存储器进行仿真验证;
其中,所述读操作模式控制位的默认值11对应于原始读操作模式控制位DSPI_LOCK=0,DREAD_LOCK=1,即在本实施例中,所述读操作模式控制位为DSPI_LOCK_b=1,DREAD_LOCK=1;其中,DSPI_LOCK与DSPI_LOCK_b为相反关系。
步骤403、将所述读操作模式控制位更改为01,加载指令代码03h,采用普通模式Normal mode下的单通道读取方式Read data,对所述存储器进行仿真验证;
其中,所述读操作模式控制位的默认值01对应于原始读操作模式控制位DSPI_LOCK=1,DREAD_LOCK=1,即在本实施例中,所述读操作模式控制位为DSPI_LOCK_b=0,DREAD_LOCK=1。
步骤404、将所述读操作参数控制字更改为00,加载指令代码3Bh,采用普通模式Normal mode下的双输出快速读取方式Dual output fastread,对所述存储器进行仿真验证。
其中,所述读操作模式控制位的默认值00对应于原始读操作模式控制位DSPI_LOCK=1,DREAD_LOCK=0,即在本实施例中,所述读操作模式控制位为DSPI_LOCK_b=0,DREAD_LOCK=0。
本实施例与图2所示实施例的不同之处在于,本实施例是将原始读操作参数控制字的第1位(即DSPI_LOCK)设置为反位,从而消除读操作模式控制位的设置过程中从0到1的变化,为保证全面验证的准确性,在具体实现中,只需要预先配置读操作模式控制位的相应识别方式即可。可以理解,在本实施例中,三种读操作方式的读操作模式控制位设置还可以为:
第一种:Read data
在Normal mode下,对应读操作模式控制位设置为:
DSPI_LOCK_b=0,DREAD_LOCK=1;
或者,DSPI_LOCK_b=1,DREAD_LOCK=0。
第二种:Fast read
在Normal mode下,对应读操作模式控制位设置为:
DSPI_LOCK_b=0,DREAD_LOCK=1,
或者,DSPI_LOCK_b=1,DREAD_LOCK_b=0。
在Dual SPI mode下,对应读操作模式控制位设置为:
DSPI_LOCK_b=1,DREAD_LOCK=1。
第三种:Dual output fast read
在Normal mode下,对应读操作模式控制位设置为:
DSPI_LOCK_b=0,DREAD_LOCK=0。
以下通过一个具体的应用示例更进一步说明本实施例。
在采用SPI(串行外设接口)技术的闪存中,发指令和传送数据或地址都是采用8位串行传送的方式。在全面验证读操作功能的过程中,选择读操作方式时,先取ID Sector中的读操作参数控制字地址24’h000004的默认值,由于通常默认值是全1,即存入的数据为8’hff,即相应的读操作模式控制位为DSPI_LOCK_b=1,DREAD_LOCK=1;在这种情况下,可以进行Dual SPI mode下Fast read方式的读操作,于是相应地在进入Dual SPImode后写入Fast read方式的指令代码0Bh,即可发起存储器采用该方式的读操作验证。
进行下一种读操作方式的验证,将ID Sector的地址24’h000004写入数据8’hbf,即DSPI_LOCK_b=1,DREAD_LOCK=0,或者,写入数据8’h7f,即DSPI_LOCK_b=0,DREAD_LOCK=1,可以进行Normal mode下Readdata方式的读操作,相应地写入该方式的指令代码03h,即可发起存储器采用该方式的读操作验证。
继续进行下一种读操作方式的验证,将对ID Sector的地址24’h000004写入数据8’h3f,即DSPI_LOCK_b=0,DREAD_LOCK=0,可以进行Normalmode下Dual output fast read的读操作,相应地写入该方式的指令代码3Bh,即可发起存储器采用该方式的读操作验证。
从上述示例可以看出,本实施例中每一次读操作模式控制位的设置是符合写操作的原理,不需要进行擦除后再执行写操作,因而可以有效缩短验证时间,提高验证效率。
需要说明的是,尽管本发明实施例中以2位的读操作模式控制位为示例,但本领域技术人员结合实际情况对3位、4位或更多位的读操作模式控制位采用本发明的方法进行存储器读操作功能的仿真验证均是可行的,本发明对此无需加以限制。
本说明书中的各个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的一种存储器读操作功能的仿真验证方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (11)

1.一种存储器读操作功能的仿真验证方法,其特征在于,包括:
获取仿真存储器,所述仿真存储器具有设置读操作模式的控制位;
读取所述读操作模式控制位的默认值,采用针对该读操作模式控制位预设的第一读操作方式,对所述存储器进行仿真验证,所述默认值为表示存储单元已擦除状态的逻辑值;
将所述读操作模式控制位逐位更改为表示存储单元编程状态的逻辑值,并针对每次更改后的读操作模式控制位,分别采用对应的其它读操作方式,对所述存储器进行仿真验证。
2.如权利要求1所述的方法,其特征在于,所述读操作模式控制位的默认值11,所述逐位更改读操作模式控制位的步骤包括:
将所述读操作模式控制位更改为10或者01,采用针对该读操作模式控制位预设的第二读操作方式,对所述存储器进行仿真验证;
将所述读操作模式控制位更改为00,采用针对该读操作模式控制位预设的第三读操作方式,对所述存储器进行仿真验证。
3.如权利要求2所述的方法,其特征在于,所述读操作模式控制位的默认值11对应于原始读操作模式控制位10,所述第一读操作方式为普通模式下的双输出快速读取方式;
所述读操作模式控制位10、01分别对应于原始读操作模式控制位11、00,所述第二读操作方式为普通模式下的单通道读取方式;
所述读操作模式控制位00对应于原始读操作模式控制位01,所述第三读操作方式为双通道模式下的快速读取方式。
4.如权利要求3所述的方法,其特征在于,通过加载指令代码3Bh,对存储器采用普通模式下的双输出快速读取方式进行仿真验证;所述加载指令代码3Bh用于发起存储器采用所述普通模式下的双输出快速读取方式的读操作验证;
通过加载指令代码03h,对存储器采用普通模式下的单通道读取方式进行仿真验证;所述加载指令代码03h用于发起存储器采用普通模式下的单通道读取方式的读操作验证;
进入双通道模式后,通过加载指令代码0Bh,对存储器采用快速读取方式进行仿真验证;所述加载指令代码0Bh用于发起存储器采用双通道模式下的快速读取方式的读操作验证。
5.如权利要求2、3或4所述的方法,其特征在于,写入第一读操作参数控制字,将所述读操作模式控制位更改为10,或者,写入第二读操作参数控制字,将所述读操作模式控制位更改为01;写入第三读操作参数控制字,将所述读操作模式控制位更改为00。
6.如权利要求5所述的方法,其特征在于,所述写入数据的步骤包括:
将欲写入数据中为0的数据位,与读出数据中的相应数据位进行比较;
若读出数据中的相应数据位为1,则写0;若读出数据中的相应数据位为0,则保持不变。
7.如权利要求2所述的方法,其特征在于,所述读操作模式控制位的默认值11对应于原始读操作模式控制位01,所述第一读操作方式为双通道模式下的快速读取方式Fast read;
所述读操作模式控制位01、10分别对应于原始读操作模式控制位11、00,所述第二读操作方式为普通模式下的单通道读取方式;
所述读操作模式控制位00对应于原始读操作模式控制位10,所述第三读操作方式为普通模式下的双输出快速读取方式。
8.如权利要求7所述的方法,其特征在于,进入双通道模式后,通过加载指令代码0Bh,对存储器采用快速读取方式进行仿真验证;
通过加载指令代码03h,对存储器采用普通模式下的单通道读取方式进行仿真验证;
通过加载指令代码3Bh,对存储器采用普通模式下的双输出快速读取方式进行仿真验证。
9.如权利要求7或8所述的方法,其特征在于,写入第一读操作参数控制字,将所述读操作模式控制位更改为10,或者,写入第二读操作参数控制字,将所述读操作模式控制位更改为01;写入第三读操作参数控制字,将所述读操作模式控制位更改为00。
10.如权利要求9所述的方法,其特征在于,所述写入数据的步骤包括:
将欲写入数据中为0的数据位,与读出数据中的相应数据位进行比较;
若读出数据中的相应数据位为1,则写0;若读出数据中的相应数据位为0,则保持不变。
11.如权利要求2所述的方法,其特征在于,所述读操作模式控制位为位于存储器中控制参数配置扇区中一地址存储单元的高两位。
CN201010132117.7A 2010-03-24 2010-03-24 一种存储器读操作功能的仿真验证方法 Active CN102200926B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010132117.7A CN102200926B (zh) 2010-03-24 2010-03-24 一种存储器读操作功能的仿真验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010132117.7A CN102200926B (zh) 2010-03-24 2010-03-24 一种存储器读操作功能的仿真验证方法

Publications (2)

Publication Number Publication Date
CN102200926A CN102200926A (zh) 2011-09-28
CN102200926B true CN102200926B (zh) 2014-05-07

Family

ID=44661621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010132117.7A Active CN102200926B (zh) 2010-03-24 2010-03-24 一种存储器读操作功能的仿真验证方法

Country Status (1)

Country Link
CN (1) CN102200926B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9025364B2 (en) 2013-03-14 2015-05-05 Micron Technology, Inc. Selective self-reference read
CN105302633A (zh) * 2015-11-20 2016-02-03 浪潮集团有限公司 一种用于生成多存取模式ram模型的通用平台的搭建方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242087A (zh) * 1996-12-23 2000-01-19 全斯美达有限公司 用于高级微处理器的门控存储缓冲器
CN101178702A (zh) * 2006-11-10 2008-05-14 上海海尔集成电路有限公司 一种微控制器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8286162B2 (en) * 2005-12-30 2012-10-09 Intel Corporation Delivering interrupts directly to a virtual processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242087A (zh) * 1996-12-23 2000-01-19 全斯美达有限公司 用于高级微处理器的门控存储缓冲器
CN101178702A (zh) * 2006-11-10 2008-05-14 上海海尔集成电路有限公司 一种微控制器

Also Published As

Publication number Publication date
CN102200926A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
CN106484316B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
TWI470431B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI438778B (zh) 用來抑制資料錯誤之方法以及相關之記憶裝置及其控制器
KR102012298B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
US8085584B1 (en) Memory to store user-configurable data polarity
WO2015117493A1 (zh) 一种flash的控制方法和控制器
TW202034178A (zh) 資料儲存裝置與資料處理方法
US9183135B2 (en) Preparation of memory device for access using memory access type indicator signal
CN113270137A (zh) 一种基于fpga嵌入式软核的ddr2测试方法
KR20130133935A (ko) 낸드 플래시 메모리 장치의 페이지 데이터 독출 방법
CN103106155B (zh) 存储器储存装置、存储器控制器与其数据传输方法
CN109147862B (zh) Nvm测试加速方法及系统
CN102200926B (zh) 一种存储器读操作功能的仿真验证方法
US10949130B2 (en) Virtual solid state storage system with solid state storage error emulation
CN105304128A (zh) 储存数据数值在存储单元的方法及存储器
CN105989883A (zh) 存储器编程方法、存储器存储装置与存储器控制电路单元
TWI468946B (zh) 用來進行主裝置指揮運作之方法以及記憶裝置及控制器
TWI442406B (zh) 針對一快閃記憶體的控制器之錯誤管理機制來提升驗證效率之方法以及相關之記憶裝置及其控制器
CN115470052B (zh) 存储芯片的坏块检测方法、检测装置及存储介质
TWI512734B (zh) 快閃記憶體及其存取方法
CN115509442A (zh) 闪存颗粒调试方法、闪存颗粒调试设备和可读存储介质
US9229798B2 (en) Error handling method, memory storage device and memory controlling circuit unit
CN110119284B (zh) Flash存储器烧写系统及方法
US8225244B2 (en) Large scale integration device and large scale integration design method including both a normal system and diagnostic system
CN105159609A (zh) 一种基于虚拟磁盘层的io流控制方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Applicant after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100084 room B301, research building, Tsinghua University, Beijing, Haidian District

Applicant before: GigaDevice Semiconductor Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: BEIJING GIGADEVICE SEMICONDUCTOR INC. TO: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170227

Address after: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 498 Building 1 502/15

Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address

Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang hi tech park, Shanghai, 201203

Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address