TWI512734B - 快閃記憶體及其存取方法 - Google Patents

Description

快閃記憶體及其存取方法

本發明是有關於一種快閃記憶體的存取方法，且特別是有關於一種快閃記憶體的字元線的選擇方法。

隨著電子產品的普及化，在電子產品中提供可讀寫的非揮發性記憶體成為一種必然的趨勢。而快閃記憶體在近年來則成為廣受歡迎的主流的記憶媒體。

在快閃記憶體中具有多數個記憶胞，這些記憶胞以一定的緊密程度被排列在積體電路中，因此，相鄰的記憶胞的浮動閘極間都會具有一定大小的耦合電容。也因此，當連續對相鄰的字元線上的記憶胞進行存取的動作時，這些相鄰的記憶胞會因為其浮動閘極間的電容耦合效應，而使得記憶胞中所儲存的資料產生不可預期的變化。也就是說，在習知的快閃記憶體中，經過數次的存取動作，記憶胞中的資料，可能會因為記憶胞的浮動閘極間的電容耦合效應而產生資料漏失的現象，降低快閃記憶體的可靠度。

本發明提供一種快閃記憶體的存取方法，以降低記憶胞間的閘極的耦合現象。

本發明提供一種快閃記憶體，其字元線的選取方式以降低記憶胞間的閘極的耦合現象。

本發明提出一種快閃記憶體的存取方法，包括接收連續的多個存取命令，針對存取命令依序選擇多條字元線， 以依序依據各存取命令針對各字元線上的多個記憶胞進行存取，其中，字元線中連續被選中的任兩字元線間不相鄰。

在本發明之一實施例中，上述之依序依據各存取命令針對各字元線上的記憶胞進行存取的步驟包括：首先，區分快閃記憶體為多個記憶群組，依據各存取命令以選擇記憶群組的其中之一選中記憶群組，針對選中記憶群組的其中一字元線上的記憶胞進行存取。其中，依據連續的各存取命令所選擇的連續的各選中記憶群組不相同。

在本發明之一實施例中，上述之依據各存取命令以選擇記憶群組的其中之選中記憶群組的步驟包括：依據區塊選擇順序來選擇對應各存取命令的各選中記憶群組。

在本發明之一實施例中，上述之區塊選擇順序依據數序來決定。

在本發明之一實施例中，快閃記憶體的存取方法更包括針對快閃記憶體進行錯誤檢查及校正動作以產生數序。

在本發明之一實施例中，快閃記憶體的存取方法更包括透過亂數產生機制來產生數序。

本發明提供一種快閃記憶體，包括多數條字元線以及字元線選擇器。字元線耦接至多個記憶胞。字元線選擇器耦接字元線，字元線選擇器依據快閃記憶體所接收的連續的多個存取命令來依序選擇多條字元線，並藉以依序依據各存取命令針對各字元線上的多個記憶胞進行存取，其中，字元線中連續被選中的任兩字元線間不相鄰。

在本發明之一實施例中，快閃記憶體更包括數序產生器。數序產生器耦接字元線選擇器以提供數序。

基於上述，本發明在快閃記憶體的多個連續存取動作中，透過避免針對連續配置的字元線上的記憶胞進行存取動作，以降低快閃記憶體的記憶胞中的資料因為其浮動閘極間的耦合效應而造成資料漏失的可能性。如此一來，快閃記憶體中的資料的可靠度可以有效的被提升。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，圖1繪示本發明實施例的快閃記憶體的存取方法的流程圖。在本實施例中，快閃記憶體的存取方法包括：在步驟S110中，接收連續的多個對快閃記憶體所下達的存取命令。接著，在步驟S120中，則針對這些存取命令來依序的選擇出多數條字元線，並依序依據各存取命令來針對所對應的各字元線上的多個記憶胞進行存取動作。值得注意的是，連續被選中以進行資料存取動作的字元線在佈局位置上是不相鄰的。

舉例來說，以快閃記憶體接收到連續被下達的5個存取命令(例如資料寫入命令)為範例，對應在步驟S120則依序針對被下達的5個存取命令選出5個字元線(例如字元線WL1X、WL2X、WL3X、WL4X以及WL5X)來依序對字元線WL1X、WL2X、WL3X、WL4X以及WL5X上的記憶胞進行資料寫入的動作。其中，字元線WL1X與字元線WL2X不相鄰、字元線WL2X與字元線WL3X不相鄰、字元線WL3X與字元線WL4X不相鄰，且字元線WL4X與字元線WL5X不相鄰。若以快閃記憶體中的字元線被連續 配置的狀態下，字元線WL1X可以是快閃記憶體中的第一條字元線、字元線WL2X可以是快閃記憶體中的第三條字元線、字元線WL3X可以是快閃記憶體中的第七條字元線、字元線WL4X可以是快閃記憶體中的第九條字元線，而字元線WL5X可以是快閃記憶體中的第十二條字元線。

當然，本實施例中，被依序選中的字元線WL1X~WL5X在位元線所處的快閃記憶體中的位置配置並沒有一定規律的限制，以上述的例子來說，字元線WL1X~WL5X也可以分別為第十、第八、第五、第三以及第一條位元線，或者，字元線WL1X~WL5X也可以分別為第一、第十、第二、第六以及第九條位元線。重點在於，連續被選中以進行資料存取動作的字元線在佈局位置上是不相鄰的。如此一來，本發明實施例中的快閃記憶體的相鄰的記憶胞就不會連續被存取，降低所可能發生的浮動閘極間的電容耦合的現象的可能性，進而提升了快閃記憶體中的記憶胞的資料可靠度。

上述的字元線的選取可以依據數序來進行，而數序則可以是固定的數序，或是透過亂數產生機制來產生，更或是透過事先的對快閃記憶體進行錯誤檢查及校正(Error Check Calibration,ECC)動作來產生。簡單來說，本發明為一種應用在非揮發性記憶體的非連續字元線(non-contiguous word line)的存取方式。

以下請參照圖2，圖2繪示本發明另一實施例的快閃記憶體的存取方法的示意圖。其中，快閃記憶體的記憶區塊101被區分為多個記憶群組110~1N0。當快閃記憶體接 收到連續的多個對快閃記憶體所執行的存取命令時，可透過字元線選擇器102來在記憶群組110~1N0中依序選出選中記憶群組來執行對應的存取命令。具體來說明，當快閃記憶體接收到連續的多個對快閃記憶體所執行的存取命令時，可以先選擇記憶群組110為選中記憶群組來執行第一個存取命令，接著則可選擇記憶群組120為選中記憶群組來執行第二個存取命令，再選出選擇記憶群組1N0為選中記憶群組來執行第三個存取命令。

在完成選中記憶群組(以記憶群組110、120、1N0依序為對應不同存取命令的選中記憶群組為範例)的動作後，字元線選擇器102則更依序選擇記憶群組110中的字元線WL1X、記憶群組120中的字元線WL2X以及記憶群組1N0中的字元線WLNX上的記憶胞來執行資料存取的動作。值得注意的是，同一個記憶群組並不會在連續兩個的存取命令中被重複的選中。

在選出要進行存取的字元線後，字元線選擇器102可提供資料傳輸的通道，將所要寫入的資料WDATA寫入至記憶胞中，或將記憶胞中所讀出的資料RDATA傳送出去。

值得一提的是，字元線選擇器102進行選中記憶群組的選擇動作可以依據區塊選擇順序來完成，而這個區塊選擇順序則可以依據字元線選擇器102所接收的數序XN來產生。

其中，在本發明實施例中，數序XN可以是預先設定好的一串數列，並可由快閃記憶體外部傳送至字元線選擇器102。數序XN或也可以被儲存在快閃記憶體內部以供 字元線選擇器102接收。另外，在本發明實施例中，數序XN可以透過亂數產生機制來產生。

再者，數序XN也可以透過事先的對快閃記憶體進行錯誤檢查及校正動作來產生。在此請注意，所謂的錯誤檢查及校正動作可針對快閃記憶體的每一條字元線上的記憶胞進行抹除/程式化次數以及錯誤位元數的關係進行量測，並透過快閃記憶體的抹除/程式化次數以及錯誤位元數的關係來設定出數序XN。

以下請參照圖3，圖3繪示本發明實施例的快閃記憶體的存取方法的一實施方式。在本實施方式中，針對快閃記憶體的記憶群組的選取順序是可以動態被調整的。在選擇動作310中，可以先選取記憶群組A以作為選中記憶群組，接著再選取記憶群組B以作為選中記憶群組，最後，則選取記憶群組C以作為選中記憶群組。在接下來的選擇動作320中，則可以先選取記憶群組B以作為選中記憶群組，接著再選取記憶群組C以作為選中記憶群組，最後，則選取記憶群組A以作為選中記憶群組。而在更下一次的選擇動作330中，則可以先選取記憶群組C以作為選中記憶群組，接著再選取記憶群組A以作為選中記憶群組，最後，則選取記憶群組B以作為選中記憶群組。

請參照圖4，圖4繪示本發明實施例的快閃記憶體400的示意圖。快閃記憶體400包括記憶體陣列410、字元線選擇器420以及數序產生器430。記憶體陣列410包括多數個記憶胞411~41M，記憶胞411~41M則分別耦接至字元線WL1X~WL3X。字元線選擇器420耦接字元線 WL1X~WL3X，並與數序產生器430相耦接。

在本實施例中，字元線選擇器420可透過數序產生器430來接收數序，並依據所接收的數序來選擇字元線WL1X~WL3X的其中之一以進行存取，或者，也可以在不需要建構數序產生器430的情況下，將數序由外部輸入或儲存在快閃記憶體內以供字元線選擇器420讀取，並據以選擇字元線WL1X~WL3X的其中之一以進行存取。關於字元線選擇器420選擇字元線WL1X~WL3X的其中之一的動作細節在前述的實施例已有詳細的介紹，在此不多贅述。

請參照圖5，圖5繪示本發明另一實施例的快閃記憶體500的示意圖。快閃記憶體500包括記憶體陣列501、字元線選擇器502、生命週期偵測器511、微處理器512、ECC控制器513、狀態記錄器514以及資料緩衝器515。其中，生命週期偵測器511、微處理器512、ECC控制器513以及狀態記錄器514建構成數序產生器510，並用以提供數序XN至字元線選擇器502。

在本實施例中，微處理器512耦接至生命週期偵測器511、ECC控制器513以及狀態記錄器514，ECC控制器513另耦接至生命週期偵測器511。微處理器512作為核心處理器，並透過生命週期偵測器511以及錯誤檢查及校正(ECC)控制器513來執行快閃記憶體500中的每一條字元線上的記憶胞進行抹除/程式化次數以及錯誤位元數的關係的測試動作，其中的錯誤檢查及校正(ECC)控制器針對記憶胞執行錯誤檢查及校正動作。微處理器512並將上述動作所產生的測試結果儲存在狀態記錄器514中。而當快 閃記憶體500進行存取時，數序產生器510則可以依據狀態記錄器514中紀錄的測試結果，來提供數序XN至字元線選擇器502以透過選擇不連續的字元線以進行存取的動作。

資料緩衝器515作為對記憶體陣列501進行資料讀出或寫入時的資料緩衝電路。

綜上所述，本發明透過快閃記憶體在進行連續的存取動作時，使連續被選中的位元線不相鄰的方式，來防止快閃記憶體中所可能發生的因記憶胞的浮動閘極間的耦合電容效應所產生的資料漏失的現象，有效提升快閃記憶體的可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S110~S120‧‧‧快閃記憶體的存取方法步驟

110~1N0‧‧‧記憶群組

102‧‧‧字元線選擇器

WL1X~WLNX‧‧‧字元線

WDATA、RDATA‧‧‧資料

XN‧‧‧數序

310~330‧‧‧選擇動作

400、500‧‧‧快閃記憶體

410、501‧‧‧記憶體陣列

420、502‧‧‧字元線選擇器

430、510‧‧‧數序產生器

411~41M‧‧‧記憶胞

511‧‧‧生命週期偵測器

512‧‧‧微處理器

513‧‧‧錯誤錯誤檢查及校正(ECC)控制器

514‧‧‧狀態記錄器

515‧‧‧資料緩衝器

圖1繪示本發明實施例的快閃記憶體的存取方法的流程圖。

圖2繪示本發明另一實施例的快閃記憶體的存取方法的示意圖。

圖3繪示本發明實施例的快閃記憶體的存取方法的一實施方式。

圖4繪示本發明實施例的快閃記憶體400的示意圖。

圖5繪示本發明另一實施例的快閃記憶體500的示意圖。

S110~S120‧‧‧快閃記憶體的存取方法步驟

Claims (8)

1. 一種快閃記憶體的存取方法，包括：接收連續的多數個存取命令；區分該快閃記憶體為多個記憶群組；依據各該存取命令以選擇該些記憶群組的其中之一選中記憶群組；依據一數序來選擇對應各該存取命令的各該選中記憶群組；針對該快閃記憶體進行一錯誤檢查及校正動作以產生該快閃記憶體的多個記憶體胞的存取次數以及錯誤位元數間的一關係，且依據該關係決定該數序；以及針對該選中記憶群組的其中一字元線上的記憶胞進行存取；其中，依據連續的各該存取命令所選擇的連續的各該選中記憶群組不相同。
2. 如申請專利範圍第1項所述之快閃記憶體的存取方法，其中更包括：透過一亂數產生機制來產生該數序。
3. 如申請專利範圍第1項所述之快閃記憶體的存取方法，其中針對該些存取命令依序選擇該些字元線的步驟包括：接收一數序，依據該數序依序選擇該些字元線。
4. 如申請專利範圍第3項所述之快閃記憶體的存取 方法，其中更包括：針對該快閃記憶體進行一錯誤檢查及校正動作以產生該數序。
5. 如申請專利範圍第4項所述之快閃記憶體的存取方法，其中更包括：透過一亂數產生機制來產生該數序。
6. 一種快閃記憶體，包括：多數條字元線，該些字元線耦接至多數個記憶胞；一字元線選擇器，耦接該些字元線，該字元線選擇器區分該快閃記憶體為多個記憶群組，並依據各該存取命令以選擇該些記憶群組的其中之一選中記憶群組，再針對該選中記憶群組的其中一字元線上的記憶胞進行存取，其中，依據連續的各該存取命令所選擇的連續的各該選中記憶群組不相同，並且該字元線選擇器接收一數序，以依據該數序產生一區塊選擇順序，該字元線選擇器並依據該區塊選擇順序來選擇對應各該存取命令的各該選中記憶群組；以及一數序產生器，耦接該字元線選擇器，該數序產生器提供該數序，其中該數序產生器包括：一生命週期偵測器，耦接該字元線選擇器，提供該數序至該字元線選擇器；一微處理器，耦接該生命週期偵測器；一錯誤檢查及校正控制器，耦接該微處理器以及該生命週期偵測器，針對該些記憶胞執行一錯誤檢查及校正動作；以及 一狀態記錄器，耦接該微處理器，用以儲存該錯誤檢查及校正動作的執行結果。
7. 如申請專利範圍第6項所述之快閃記憶體，其中該數序產生器為亂數產生器。
8. 如申請專利範圍第6項所述之快閃記憶體，其中該數序產生器為錯誤檢查及校正器，用以針對該快閃記憶體的該些記憶胞進行一錯誤檢查及校正動作以產生該數序。