CN105302633A - 一种用于生成多存取模式ram模型的通用平台的搭建方法 - Google Patents
一种用于生成多存取模式ram模型的通用平台的搭建方法 Download PDFInfo
- Publication number
- CN105302633A CN105302633A CN201510809470.7A CN201510809470A CN105302633A CN 105302633 A CN105302633 A CN 105302633A CN 201510809470 A CN201510809470 A CN 201510809470A CN 105302633 A CN105302633 A CN 105302633A
- Authority
- CN
- China
- Prior art keywords
- ram
- model
- platform
- general
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000012795 verification Methods 0.000 claims abstract description 25
- 238000004088 simulation Methods 0.000 claims abstract description 4
- 238000012942 design verification Methods 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及IC设计验证领域，具体涉及一种用于生成多存取模式RAM模型的通用平台的搭建方法。本发明首先建立ram信息库，然后编写通用多存取模式ram模型生成脚本，使用该脚本可以生成适用于不同功能验证平台的ram模型；最后，在验证平台顶层模块中实例化并根据ram的实际使用情况进行端口连接。本发明适用于各种存取周期的ram模块，实现验证平台对ram模块的精确仿真，提高功能验证平台的自动化水平，减少人工操作导致的错误，大幅提高芯片功能验证的效率，加快项目开发进度。
Description
技术领域
本发明专利涉及IC设计验证领域，具体涉及一种用于生成多存取模式ram模型的通用平台的搭建方法。
背景技术
目前，电子信息技术产业发展迅速，对于专用芯片的性能要求越来越高，在集成电路制技术迅速进步的同时，集成电路的复杂度呈指数增加。为了缩短集成电路开发周期，在设计上使用IP核等设计重用技术，在验证方面，通过使用新型验证方法学，如UVM等，提高验证效率。
使用新型验证方法学搭建验证平台需要根据设计规范设计被测模块的功能模型。大规模专用芯片中的ram模块较多，而且不同ram模块的数据宽度，深度，读写方式等完全不同，因此，在功能模型的搭建中ram模型的使用率非常高而且占据了相当大的工作量。另一方面，芯片设计中的ram模型相对于设计中别的控制逻辑来说，是相对独立的模块，在功能和设计边界上比较容易划分出来。
针对这一情况，为了提高功能验证平台的搭建效率，可以将ram模型的设计和搭建独立于各项目验证平台的搭建工作，使用通用的ram模型设计和搭建平台完成不同存取模式的ram模型的设计和搭建。
发明内容
为了解决现有技术的问题，本发明提供了一种用于生成多存取模式RAM模型的通用平台的搭建方法，其通过使用脚本语言，基于ram模块信息库，完成不同设计中不同存取模式的ram模型的生成的高度自动化的通用平台的设计和搭建。
本发明所采用的技术方案如下：
一种用于生成多存取模式RAM模型的通用平台的搭建方法，包括以下步骤：
A、根据ram信息库模板，建立当前设计中所需要的所有ram模块的ram信息库，每个ram模块单独编写一个ram信息文件；
B、使用编写的通用多存取模式ram模型生成脚本，生成需要的ram模型；
C、完成ram模型的生成后，自行搭建仿真平台对该ram模型进行测试，以验证该模型是否符合设计规范；
D、将通过验证的ram模型在验证平台中进行集成，实例化ram模型并与其它验证组件进行连接。
步骤B中，脚本的工作流程包括：
B1、读取前面编写的当前需要的ram模块的ram信息文件，将读入信息按所使用脚本语言分别存入相应的数据结构；
B2、根据数据结构中保存的ram模块的数据信息，生成相应大小的verilog数组代码，根据数据结构中保存的ram模块的存取模式信息，调用相应的模式模板，生成相应的读取方法verilog控制代码，之后将代码打印输出到ram_sim_model.v文件中，生产当前需要的ram模块仿真模型；
B3、重复以上步骤，将当前设计需要的ram模型生成完成。
步骤A中，信息文件包含：数据宽度、深度、存取模式。
数据结构包括数组、字符串和结构体。
本发明通过使用自动化脚本，根据被测设计中ram模块信息库文件，自动化生成不同数据宽度，深度，读写模式的ram模型。当有设计中的ram模块因为设计需要更改属性时或多个不同设计需要搭建功能验证平台时，只需要完成它们的ram模块信息库文件，即可使用本方法实现的通用平台完成对应的ram模型的生成，而无需像传统方法，根据ram模块的更改直接修改已经存在的ram模型或为多个设计分别设计多个不同的ram模型。大幅提高了功能验证平台的搭建的自动化程度，降低人为错误，大幅提高验证效率。
本发明的有益效果是：
本发明提出了一种新颖而实用的搭建用于功能验证平台的多存取模式ram模型的方法，通过使用脚本语言，实现了通过文本文档完成多种存取模式ram模型的搭建，快速而高效的完成验证平台中ram模型的搭建。该方法实施方便，流程简单，高效稳定，可以大幅缩短为功能验证平台搭建ram模型的开发时间，搭建的通用平台具有高度的自动化、通用和可重用特点，可以大幅提高功能验证效率。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将对实施方式作进一步地详细描述。
实施例一
一种用于生成多存取模式RAM模型的通用平台的搭建方法，包括以下步骤：
A、根据ram信息库模板，建立当前设计中所需要的所有ram模块的ram信息库，每个ram模块单独编写一个ram信息文件；ram模块信息库文档的主要内容包括：根据芯片内部所有ram模块的数据位宽、名字、操作（可读、可写、只读、读后清零等）、地址、数据含义、初始值等，将各ram模块分别编写各自的ram模块信息文档。
B、使用编写的通用多存取模式ram模型生成脚本，生成需要的ram模型；
脚本的工作流程包括：
B1、读取前面编写的当前需要的ram模块的ram信息文件，将读入信息按所使用脚本语言分别存入相应的数据结构；
B2、根据数据结构中保存的ram模块的数据信息，生成相应大小的verilog数组代码，根据数据结构中保存的ram模块的存取模式信息，调用相应的模式模板，生成相应的读取方法verilog控制代码，之后将代码打印输出到ram_sim_model.v文件中，生产当前需要的ram模块仿真模型；
B3、重复以上步骤，将当前设计需要的ram模型生成完成。
重复使用生成脚本，为被测设计内所有ram模块生成各自的ram模型。
C、完成ram模型的生成后，自行搭建仿真平台对该ram模型进行测试，以验证该模型是否符合设计规范；保证生成的ram模型的数据宽度，大小，读写模式等和设计规范要求一致。
D、将通过验证的ram模型在验证平台中进行集成，实例化ram模型并与其它验证组件进行连接。
到此，验证平台仿真模型的ram模型部分搭建完成。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种用于生成多存取模式RAM模型的通用平台的搭建方法，包括以下步骤：
A、根据ram信息库模板，建立当前设计中所需要的所有ram模块的ram信息库，每个ram模块单独编写一个ram信息文件；
B、使用编写的通用多存取模式ram模型生成脚本，生成需要的ram模型；
C、完成ram模型的生成后，自行搭建仿真平台对该ram模型进行测试，以验证该模型是否符合设计规范；
D、将通过验证的ram模型在验证平台中进行集成，实例化ram模型并与其它验证组件进行连接。
2.根据权利要求1所述的一种用于生成多存取模式RAM模型的通用平台的搭建方法，其特征在于，所述的步骤B中，脚本的工作流程包括：
B1、读取前面编写的当前需要的ram模块的ram信息文件，将读入信息按所使用脚本语言分别存入相应的数据结构；
B2、根据数据结构中保存的ram模块的数据信息，生成相应大小的verilog数组代码，根据数据结构中保存的ram模块的存取模式信息，调用相应的模式模板，生成相应的读取方法verilog控制代码，之后将代码打印输出到ram_sim_model.v文件中，生产当前需要的ram模块仿真模型；
B3、重复以上步骤，将当前设计需要的ram模型生成完成。
3.根据权利要求1所述的一种用于生成多存取模式RAM模型的通用平台的搭建方法，其特征在于，所述的步骤A中，信息文件包含：数据宽度、深度、存取模式。
4.根据权利要求2所述的一种用于生成多存取模式RAM模型的通用平台的搭建方法，其特征在于，所述的数据结构包括数组、字符串和结构体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510809470.7A CN105302633A (zh) | 2015-11-20 | 2015-11-20 | 一种用于生成多存取模式ram模型的通用平台的搭建方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510809470.7A CN105302633A (zh) | 2015-11-20 | 2015-11-20 | 一种用于生成多存取模式ram模型的通用平台的搭建方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105302633A true CN105302633A (zh) | 2016-02-03 |
Family
ID=55199927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510809470.7A Pending CN105302633A (zh) | 2015-11-20 | 2015-11-20 | 一种用于生成多存取模式ram模型的通用平台的搭建方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105302633A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105956219A (zh) * | 2016-04-18 | 2016-09-21 | 浪潮集团有限公司 | 一种基于神经元网络设计的功能验证方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059089A (ja) * | 2004-08-19 | 2006-03-02 | Fujitsu Ltd | 半導体集積回路の検証装置 |
| CN1851718A (zh) * | 2005-09-27 | 2006-10-25 | 华为技术有限公司 | 一种实现随机存储器封装的方法 |
| US20090259453A1 (en) * | 2008-04-11 | 2009-10-15 | Vineet Wason | Method of modeling SRAM cell |
| CN102200926A (zh) * | 2010-03-24 | 2011-09-28 | 北京兆易创新科技有限公司 | 一种存储器读操作功能的仿真验证方法 |
| CN105069227A (zh) * | 2015-08-03 | 2015-11-18 | 浪潮集团有限公司 | 一种基于wishbone总线设计的功能验证平台的搭建方法 |
-
2015
- 2015-11-20 CN CN201510809470.7A patent/CN105302633A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059089A (ja) * | 2004-08-19 | 2006-03-02 | Fujitsu Ltd | 半導体集積回路の検証装置 |
| CN1851718A (zh) * | 2005-09-27 | 2006-10-25 | 华为技术有限公司 | 一种实现随机存储器封装的方法 |
| US20090259453A1 (en) * | 2008-04-11 | 2009-10-15 | Vineet Wason | Method of modeling SRAM cell |
| CN102200926A (zh) * | 2010-03-24 | 2011-09-28 | 北京兆易创新科技有限公司 | 一种存储器读操作功能的仿真验证方法 |
| CN105069227A (zh) * | 2015-08-03 | 2015-11-18 | 浪潮集团有限公司 | 一种基于wishbone总线设计的功能验证平台的搭建方法 |
Non-Patent Citations (1)
| Title |
|---|
| 夏晓菲: "超大规模专用集成电路的功能仿真和验证", 《中国优秀硕士学位论文全文数据库》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105956219A (zh) * | 2016-04-18 | 2016-09-21 | 浪潮集团有限公司 | 一种基于神经元网络设计的功能验证方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107436762B (zh) | 一种寄存器代码文件生成方法、装置和电子设备 | |
| US8682631B2 (en) | Specifications-driven platform for analog, mixed-signal, and radio frequency verification | |
| US9703921B1 (en) | Naturally connecting mixed-signal power networks in mixed-signal simulations | |
| CN105354121A (zh) | 一种用于验证多种读写方式存储模块的验证平台的搭建方法 | |
| CN104408264B (zh) | 一种基于断言的嵌入式存储控制器验证系统及方法 | |
| CN103150441B (zh) | 一种软硬件协同仿真的验证平台及其构建方法 | |
| CN104298595A (zh) | 自动化测试方法及测试系统 | |
| CN105302573A (zh) | 一种用于功能验证平台的功能点匹配设置自动化平台的搭建方法 | |
| CN104899076A (zh) | 一种超大规模集成电路门级网表仿真的加速方法 | |
| US10997332B1 (en) | System and method for computing electrical over-stress of devices associated with an electronic design | |
| CN110941934B (zh) | 一种fpga原型验证开发板分割仿真系统、方法、介质及终端 | |
| CN105512425A (zh) | 一种基于图形界面的io pad布局构建方法 | |
| CN105069227A (zh) | 一种基于wishbone总线设计的功能验证平台的搭建方法 | |
| US7984398B1 (en) | Automated multiple voltage/power state design process and chip description system | |
| CN105069256A (zh) | 一种基于tmr的实现和故障注入仿真平台及仿真方法 | |
| CN109902318B (zh) | 生成标准延时格式文件的方法和装置 | |
| CN108197351B (zh) | 一种受单片机控制的集成电路的仿真验证方法 | |
| CN103258067B (zh) | 一种可配置片上系统中保持架构、软件及硬件一致性的方法 | |
| CN107844678B (zh) | 包含IP/Memory时序路径的spice仿真方法 | |
| CN107862155A (zh) | 对芯片进行功能覆盖率模型验证的方法和装置 | |
| US20140129998A1 (en) | Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level | |
| CN105447215B (zh) | 数字电路设计方法及相关的系统 | |
| CN105302633A (zh) | 一种用于生成多存取模式ram模型的通用平台的搭建方法 | |
| Alam et al. | Open-source chip design in academic education | |
| CN100458800C (zh) | 电子电路设计的自动构建系统及自动构建方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160203 |