CN110119284B - Flash存储器烧写系统及方法 - Google Patents

Flash存储器烧写系统及方法 Download PDF

Info

Publication number
CN110119284B
CN110119284B CN201810113075.9A CN201810113075A CN110119284B CN 110119284 B CN110119284 B CN 110119284B CN 201810113075 A CN201810113075 A CN 201810113075A CN 110119284 B CN110119284 B CN 110119284B
Authority
CN
China
Prior art keywords
programming
programmed
self
register
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810113075.9A
Other languages
English (en)
Other versions
CN110119284A (zh
Inventor
顾晓红
孙红新
赵海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRM ICBG Wuxi Co Ltd
Original Assignee
CRM ICBG Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRM ICBG Wuxi Co Ltd filed Critical CRM ICBG Wuxi Co Ltd
Priority to CN201810113075.9A priority Critical patent/CN110119284B/zh
Publication of CN110119284A publication Critical patent/CN110119284A/zh
Application granted granted Critical
Publication of CN110119284B publication Critical patent/CN110119284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明涉及一种Flash存储器烧写系统及方法，其中该系统包括烧写器和微控制器，所述的烧写器和微控制器通过JTAG接口相连接，所述的微控制器包括RAM存储器和Flash存储器，所述的RAM存储器接收所述烧写器中的自烧写程序，且所述的RAM存储器分段接收所述烧写器中的待烧写数据之后，通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。本发明的Flash存储器烧写系统及方法不仅减少了在JTAG接口上的通讯时间，还缩短了Flash存储器的烧写时间，提高了烧写效率，具有更广泛的应用范围。

Description

Flash存储器烧写系统及方法
技术领域
本发明涉及嵌入式系统领域，尤其涉及电子技术领域，具体是指一种Flash存储器烧写系统及方法。
背景技术
通常微控制器中每个字节的烧写过程都是先配置地址寄存器、数据寄存器，然后启动烧写的控制寄存器开始烧写，接着读取烧写的状态寄存器，等待烧写完成，最后读出Flash存储器中的数据进行校验，判断烧写是否成功。由于每写一个字节都需要JTAG(JointTest Action Group联合测试行动小组)控制器配置相关寄存器，而配置每个寄存器都需要打入寄存器配置命令、寄存器地址和寄存器数据，对于16位地址线的微控制器，每烧写一个字节8bit数据，加上回读校验，在JTAG接口至少要传送120bit数据，再加上JTAG协议要求的状态转换位，烧写通讯过程耗费了大量时间，对烧写效率有很大影响。
发明内容
本发明的目的是克服了上述现有技术的缺点，提供了一种能够快速完成烧写的Flash存储器烧写系统及方法。
为了实现上述目的，本发明的Flash存储器烧写系统及方法具有如下构成：
该Flash存储器烧写系统，其主要特点是，所述的系统包括烧写器和微控制器，所述的烧写器和所述的微控制器通过JTAG接口相连接，所述的微控制器包括RAM存储器和Flash存储器，所述的RAM存储器接收所述烧写器中的自烧写程序，且所述的RAM存储器分段接收所述烧写器中的待烧写数据之后通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。
在一具体实施方式中，该Flash存储器烧写系统的微控制器还包括：
JTAG控制器，通过所述的JTAG接口与所述的烧写器相连接，用于接收所述的自烧写程序，且所述的JTAG控制器分段接收所述烧写器中的待烧写数据，并将所述自烧写程序和当前待烧写数据段通过系统总线发送至所述的RAM存储器中；
主CPU，用于接收所述烧写器发送的相应命令并运行所述的自烧写程序；
Flash控制器，通过所述的系统总线与所述的主CPU、RAM存储器以及所述的Flash存储器相连接，用于接收所述RAM存储器中的所述自烧写程序的配置，并配合所述的主CPU运行所述的自烧写程序。
在一具体实施方式中，该Flash存储器烧写系统的Flash控制器包括地址寄存器、数据寄存器、控制寄存器和状态寄存器；
所述的地址寄存器和数据寄存器均通过所述的系统总线和所述的RAM存储器相连接，所述的地址寄存器为根据当前待烧写数据段的分段烧写参数配置而成，所述的数据寄存器为根据所述自烧写程序的源地址配置而成，且所述的地址寄存器和数据寄存器均用于配合所述的主CPU运行所述的自烧写程序；
所述的控制寄存器和状态寄存器通过所述的系统总线和所述的主CPU和所述的RAM存储器相连接，以配合所述的主CPU运行所述的自烧写程序，且所述的控制寄存器用于启动所述的自烧写程序的烧写过程，所述的状态寄存器用于判断所述的烧写过程是否完成。
在一具体实施方式中，该Flash存储器烧写系统的系统总线为地址总线和数据总线。
在一具体实施方式中，该基于上述系统实现Flash存储器的烧写控制方法，其主要特点是，所述的微控制器还包括JTAG控制器，所述的方法包括以下步骤：
(1)所述的烧写器通过所述的JTAG接口将所述的自烧写程序由所述的JTAG控制器发送至所述的RAM存储器；
(2)所述的烧写器通过所述的JTAG接口将所述的待烧写数据分段发送至所述的RAM存储器；
(3)所述的RAM存储器通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。
在一具体实施方式中，该实现Flash存储器的烧写控制方法的微控制器还包括主CPU，所述的步骤(3)包括以下步骤：
(3.1)所述的RAM存储器加载所述的自烧写程序；
(3.2)所述的RAM存储器加载当前待烧写数据段；
(3.3)所述的RAM存储器加载当前待烧写数据段的分段烧写参数；
(3.4)所述的烧写器发送断点设置命令，并分别在所述自烧写程序中的烧写成功语句处和烧写失败语句处设置断点，以将所述的烧写结果反馈至所述的烧写器；
(3.5)所述的烧写器发送PC地址设置命令，将所述主CPU的程序指针定位至所述自烧写程序的起始位置，其中，PC是指Program Counter，是主CPU内部的程序计数器；
(3.6)所述的烧写器发送运行命令，使所述的主CPU运行所述的自烧写程序以将所述当前待烧写数据段烧写至所述Flash存储器中；
(3.7)所述的烧写器发送读取状态命令，并通过读取所述主CPU的状态以检查所述的自烧写程序是否已运行完毕，并在断点处停下，若所述自烧写程序未在断点处停下，则重复步骤(3.7)，否则进入步骤(3.8)；
(3.8)所述的烧写器发送读取PC命令，并通过读取当前的PC地址判断所述的当前待烧写数据段是否烧写成功，若所述的当前待烧写数据段烧写成功则继续步骤(3.9)，否则显示当前待烧写数据段烧写失败的结果；
(3.9)判断所述的待烧写数据是否已全部烧写完毕，若已全部烧写完毕，则结束该自烧写程序的运行，否则返回至步骤(3.2)。
在一具体实施方式中，该实现Flash存储器的烧写控制方法的步骤(3.8)中判断当前待烧写数据段是否烧写成功具体为：
读取当前的PC地址，若该当前PC地址为指向所述设置的烧写成功语句的断点处，则判断所述当前待烧写数据段烧写成功，若该当前PC地址为指向所述设置的烧写失败语句的断点处，则判断所述当前待烧写数据段烧写失败。
在一具体实施方式中，该实现Flash存储器的烧写控制方法的步骤(3.3)中，所述的分段烧写参数包括当前待烧写数据段的目标地址和数据长度。
在一具体实施方式中，该实现Flash存储器的烧写控制方法的微控制还包括Flash控制器，所述的Flash控制器包括地址寄存器、数据寄存器、控制寄存器和状态寄存器，所述的步骤(3.6)包括以下步骤：
(3.6.1)对所述当前待烧写数据段的源地址、所述的目标地址以及所述的数据长度进行初始化；
(3.6.2)根据所述初始化后的目标地址配置所述的地址寄存器，同时根据该初始化后的源地址所指向的当前待烧写数据段配置所述的数据寄存器；
(3.6.3)所述的控制寄存器启动所述自烧写程序的当前烧写过程；
(3.6.4)通过所述的状态寄存器判断所述的当前烧写过程是否烧写完成；
(3.6.5)根据所述的目标地址读取所述Flash存储器的数据，并判断是否与所述数据寄存器的数据相等，若相等，则继续步骤(3.6.6)，否则跳至步骤(3.8)并显示当前烧写过程烧写失败的结果；
(3.6.6)将所述的源地址和目标地址进行加1操作，同时将所述的数据长度进行减1操作；
(3.6.7)判断当前数据长度是否大于0，若当前数据长度大于0，则返回至步骤(3.6.2)，否则继续步骤(3.6.8)；
(3.6.8)跳至步骤(3.8)并显示当前待烧写数据段烧写成功的结果。
在一具体实施方式中，该实现Flash存储器的烧写控制方法的步骤(1)之前，还包括以下步骤：
(0)对所述的Flash存储器进行擦除。
采用了该发明中的Flash存储器烧写系统及方法，通过将自烧写程序和待烧写数据均加载至微控制器的RAM存储器中，接着再通过微控制器中的主CPU对于自烧写程序的运行，将RAM存储器中接收到的当前待烧写数据段烧写至Flash存储器中，直至完成所述烧写器中的待烧写数据的烧写，不仅减少了在JTAG接口上的通讯时间，还缩短了Flash存储器的烧写时间，提高了烧写效率，具有更广泛的应用范围。
附图说明
图1为本发明的Flash存储器烧写系统的结构示意图。
图2为本发明的Flash存储器烧写方法中烧写过程的流程示意图。
图3为本发明的Flash存储器烧写方法中自烧写程序运行过程的流程示意图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
请参阅图1所示，其为本发明的Flash存储器烧写系统的结构示意图，该Flash存储器烧写系统，其中，所述的系统包括烧写器和微控制器，所述的烧写器和所述的微控制器通过JTAG接口相连接，所述的微控制器包括RAM存储器和Flash存储器，所述的RAM存储器接收所述烧写器中的自烧写程序，且所述的RAM存储器分段接收所述烧写器中的待烧写数据之后通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。
在本发明的一具体实施方式中，该Flash存储器烧写系统的微控制器还包括：
JTAG控制器，通过所述的JTAG接口与所述的烧写器相连接，用于接收所述的自烧写程序，且所述的JTAG控制器分段接收所述烧写器中的待烧写数据，并将所述自烧写程序和当前待烧写数据段通过系统总线发送至所述的RAM存储器中；
主CPU，用于接收所述烧写器发送的相应命令并运行所述的自烧写程序；
Flash控制器，通过所述的系统总线与所述的主CPU、RAM存储器以及所述的Flash存储器相连接，用于接收所述RAM存储器中的所述自烧写程序的配置，并配合所述的主CPU运行所述的自烧写程序。
在本发明的优选实施方式中，该Flash存储器烧写系统的Flash控制器包括地址寄存器、数据寄存器、控制寄存器和状态寄存器；
所述的地址寄存器和数据寄存器均通过所述的系统总线和所述的RAM存储器相连接，所述的地址寄存器为根据当前待烧写数据段的分段烧写参数配置而成，所述的数据寄存器为根据所述自烧写程序的源地址配置而成，且所述的地址寄存器和数据寄存器均用于配合所述的主CPU运行所述的自烧写程序；
所述的控制寄存器和状态寄存器通过所述的系统总线和所述的主CPU和所述的RAM存储器相连接，以配合所述的主CPU运行所述的自烧写程序，且所述的控制寄存器用于启动所述的自烧写程序的烧写过程，所述的状态寄存器用于判断所述的烧写过程是否完成。
在本发明的优选实施方式中，该Flash存储器烧写系统的系统总线为地址总线和数据总线。
请参阅图2所示，其为本发明的Flash存储器烧写方法中烧写过程的流程示意图，该基于上述系统实现Flash存储器的烧写控制方法，其中包括以下步骤：
(1)所述的烧写器通过所述的JTAG接口将所述的自烧写程序由所述的JTAG控制器发送至所述的RAM存储器；
(2)所述的烧写器通过所述的JTAG接口将所述的待烧写数据分段发送至所述的RAM存储器；
(3)所述的RAM存储器通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写，其中包括以下步骤：
(3.1)所述的RAM存储器加载所述的自烧写程序；
(3.2)所述的RAM存储器加载当前待烧写数据段；
(3.3)所述的RAM存储器加载当前待烧写数据段的分段烧写参数；其中，所述的分段烧写参数包括当前待烧写数据段的目标地址和数据长度；
(3.4)所述的烧写器发送断点设置命令，并分别在所述自烧写程序中的烧写成功语句处和烧写失败语句处设置断点，以将所述的烧写结果反馈至所述的烧写器；
(3.5)所述的烧写器发送PC地址设置命令，将所述主CPU的程序指针定位至所述自烧写程序的起始位置，其中，PC是指Program Counter，是主CPU内部的程序计数器；
(3.6)所述的烧写器发送运行命令，使所述的主CPU运行所述的自烧写程序以将所述当前待烧写数据段烧写至所述Flash存储器中；
(3.7)所述的烧写器发送读取状态命令，并通过读取所述主CPU的状态以检查所述的自烧写程序是否已运行完毕并在断点处停下，若所述自烧写程序未在断点处停下，
则重复步骤(3.7)，否则进入步骤(3.8)；
(3.8)所述的烧写器发送读取PC命令，并通过读取当前的PC地址判断所述的当前待烧写数据段是否烧写成功，若所述的当前待烧写数据段烧写成功则继续步骤(3.9)，
否则显示当前待烧写数据段烧写失败的结果，其中判断当前待烧写数据段是否烧写成功具体为：
读取当前的PC地址，若该当前PC地址为指向所述设置的烧写成功语句的断点处，
则判断所述的当前待烧写数据段烧写成功，若该当前PC地址为指向所述设置的烧写失败语句的断点处，则判断所述的当前待烧写数据段烧写失败；
(3.9)判断所述的烧写数据是否已全部烧写完毕，若已全部烧写完毕，则结束该自烧写程序的运行，否则返回至步骤(3.2)。
再请参阅图3所示，在本发明的优选实施方式中，该实现Flash存储器的烧写控制方法中的步骤(3.6)包括以下步骤：
(3.6.1)对所述当前待烧写数据段的源地址src、所述的目标地址dst以及所述的数据长度len进行初始化；
(3.6.2)根据所述初始化后的目标地址dst配置所述的地址寄存器Flash_Addr，同时根据该初始化后的源地址所指向的待烧写数据(*src)配置所述的数据寄存器Flash_Data；
(3.6.3)所述的控制寄存器Flash_Ctrl启动所述自烧写程序的当前烧写过程；
(3.6.4)通过所述的状态寄存器Flash_State判断当前烧写过程是否烧写完毕，其中当Flash_State为BUSY状态(忙碌状态)时，则表示所述当前烧写过程未完成(即未烧写完毕)，需继续烧写，当Flash_State为非BUSY状态(非忙碌状态)时，则表示所述当前烧写过程烧写完毕；
(3.6.5)根据所述的目标地址读取所述Flash存储器的数据(*dst)，并判断是否与所述数据寄存器的数据相等，通过判别式Flash_Data＝＝*dst判断，若相等，则继续步骤(3.6.6)，否则跳至步骤(3.8)并显示当前烧写过程烧写失败的结果；
(3.6.6)将所述的源地址和目标地址进行加1操作(src++，dst++)，同时将所述的数据长度进行减1操作(len--)；
(3.6.7)判断当前数据长度是否大于0(len＞0)，若当前数据长度大于0，则返回至步骤(3.6.2)，否则继续步骤(3.6.8)；
(3.6.8)跳至步骤(3.8)并显示当前待烧写数据段烧写成功的结果。
在本发明的优选实施方式中，该实现Flash存储器的烧写控制方法的步骤(1)之前，还包括以下步骤：
(0)对所述的Flash存储器进行擦除。
在本发明的具体实施方式中，可将所述的自烧写程序固化在所述的微控制器中。
采用了该发明中的Flash存储器烧写系统及方法，通过将自烧写程序和待烧写数据均加载至微控制器中的RAM存储器中，接着再通过微控制器中的主CPU对于自烧写程序的运行，将RAM存储器中接收到的当前待烧写数据段烧写至Flash存储器中，直至完成所述烧写器中的待烧写数据的烧写，不仅减少了在JTAG接口上的通讯时间，还缩短了Flash存储器的烧写时间，提高了烧写效率，具有更广泛的应用范围。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (8)

1.一种Flash存储器烧写系统，其特征在于，所述的系统包括烧写器和微控制器，所述的烧写器和所述的微控制器通过JTAG接口相连接，所述的微控制器包括RAM存储器和Flash存储器，所述的RAM存储器接收所述烧写器中的自烧写程序，且所述的RAM存储器分段接收所述烧写器中的待烧写数据，然后通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写；
所述的微控制器还包括：
JTAG控制器，通过所述的JTAG接口与所述的烧写器相连接，用于接收所述的自烧写程序，且所述的JTAG控制器分段接收所述烧写器中的待烧写数据，并将所述自烧写程序和当前待烧写数据段通过系统总线发送至所述的RAM存储器中；
主CPU，用于接收所述烧写器发送的相应命令并运行所述的自烧写程序；
Flash控制器，通过所述的系统总线与所述的主CPU、RAM存储器以及所述的Flash存储器相连接，用于接收所述RAM存储器中的所述自烧写程序的配置，并配合所述的主CPU运行所述的自烧写程序；
所述的Flash控制器包括地址寄存器、数据寄存器、控制寄存器和状态寄存器；
所述的地址寄存器和数据寄存器均通过所述的系统总线和所述的RAM存储器相连接，所述的地址寄存器为根据当前待烧写数据段的分段烧写参数配置而成，所述的数据寄存器为根据所述自烧写程序的源地址配置而成，且所述的地址寄存器和数据寄存器均用于配合所述的主CPU运行所述的自烧写程序；
所述的控制寄存器和状态寄存器通过所述的系统总线和所述的主CPU和所述的RAM存储器相连接，以配合所述的主CPU运行所述的自烧写程序，且所述的控制寄存器用于启动所述的自烧写程序的烧写过程，所述的状态寄存器用于判断所述的烧写过程是否完成。
2.根据权利要求1所述的Flash存储器烧写系统，其特征在于，所述的系统总线为地址总线和数据总线。
3.一种基于权利要求1所述的系统实现Flash存储器的烧写控制方法，其特征在于，所述的微控制器还包括JTAG控制器，所述的方法包括以下步骤：
(1)所述的烧写器通过所述的JTAG接口将所述的自烧写程序由所述的JTAG控制器发送至所述的RAM存储器；
(2)所述的烧写器通过所述的JTAG接口将所述的待烧写数据分段发送至所述的RAM存储器；
(3)所述的RAM存储器通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。
4.根据权利要求3所述的方法，其特征在于，所述的微控制器还包括主CPU，所述的步骤(3)包括以下步骤：
(3.1)所述的RAM存储器加载所述的自烧写程序；
(3.2)所述的RAM存储器加载当前待烧写数据段；
(3.3)所述的RAM存储器加载当前待烧写数据段的分段烧写参数；
(3.4)所述的烧写器发送断点设置命令，并分别在所述自烧写程序中的烧写成功语句处和烧写失败语句处设置断点，以将所述的烧写结果反馈至所述的烧写器；
(3.5)所述的烧写器发送PC地址设置命令，将所述主CPU的程序指针定位至所述自烧写程序的起始位置；
(3.6)所述的烧写器发送运行命令，使所述的主CPU运行所述的自烧写程序以将所述当前待烧写数据段烧写至所述Flash存储器中；
(3.7)所述的烧写器发送读取状态命令，并通过读取所述主CPU的状态以检查所述的自烧写程序是否已运行完毕，并在断点处停下，若所述自烧写程序未在断点处停下，则重复步骤(3.7)，否则进入步骤(3.8)；
(3.8)所述的烧写器发送读取PC地址命令，并通过读取当前的PC地址判断所述的当前待烧写数据段是否烧写成功，若所述的当前待烧写数据段烧写成功则继续步骤(3.9)，否则显示当前待烧写数据段烧写失败的结果；
(3.9)判断所述的待烧写数据是否已全部烧写完毕，若已全部烧写完毕，则结束该自烧写程序的运行，否则返回至步骤(3.2)。
5.根据权利要求4所述的方法，其特征在于，所述的步骤(3.8)中判断当前待烧写数据段是否烧写成功具体为：
读取当前的PC地址，若该当前PC地址为指向所述设置的烧写成功语句的断点处，则判断所述当前待烧写数据段烧写成功，若该当前PC地址为指向所述设置的烧写失败语句的断点处，则判断所述当前待烧写数据段烧写失败。
6.根据权利要求4所述的实现Flash存储器的烧写控制方法，其特征在于，所述的步骤(3.3)中，所述的分段烧写参数包括当前待烧写数据段的目标地址和数据长度。
7.根据权利要求5所述的实现Flash存储器的烧写控制方法，其特征在于，所述的微控制还包括Flash控制器，所述的Flash控制器包括地址寄存器、数据寄存器、控制寄存器和状态寄存器，所述的步骤(3.6)包括以下步骤：
(3.6.1)对所述当前待烧写数据段的源地址、目标地址以及数据长度进行初始化；
(3.6.2)根据所述初始化后的当前待烧写数据段的目标地址配置所述的地址寄存器，同时根据该初始化后的源地址所指向的当前待烧写数据段配置所述的数据寄存器；
(3.6.3)所述的控制寄存器启动所述自烧写程序的当前烧写过程；
(3.6.4)通过所述的状态寄存器判断所述的当前烧写过程是否完成；
(3.6.5)根据所述的目标地址读取所述Flash存储器的数据，并判断是否与所述数据寄存器的数据相等，若相等，则继续步骤(3.6.6)，否则跳至步骤(3.8)并显示当前烧写过程烧写失败的结果；
(3.6.6)将所述的源地址和目标地址进行加1操作，同时将所述的数据长度进行减1操作；
(3.6.7)判断当前数据长度是否大于0，若当前数据长度大于0，则返回至步骤(3.6.2)，否则继续步骤(3.6.8)；
(3.6.8)跳至步骤(3.8)并显示当前待烧写数据段烧写成功的结果。
8.根据权利要求3所述的实现Flash存储器的烧写控制方法，其特征在于，所述的步骤(1)之前，还包括以下步骤：
(0)对所述的Flash存储器进行擦除。
CN201810113075.9A 2018-02-05 2018-02-05 Flash存储器烧写系统及方法 Active CN110119284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810113075.9A CN110119284B (zh) 2018-02-05 2018-02-05 Flash存储器烧写系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810113075.9A CN110119284B (zh) 2018-02-05 2018-02-05 Flash存储器烧写系统及方法

Publications (2)

Publication Number Publication Date
CN110119284A CN110119284A (zh) 2019-08-13
CN110119284B true CN110119284B (zh) 2023-09-12

Family

ID=67519246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810113075.9A Active CN110119284B (zh) 2018-02-05 2018-02-05 Flash存储器烧写系统及方法

Country Status (1)

Country Link
CN (1) CN110119284B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111221006A (zh) * 2019-12-27 2020-06-02 广州市中海达测绘仪器有限公司 一种gnss接收机自动烧写方法、装置、存储介质及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520976A (zh) * 2011-11-17 2012-06-27 四川九洲电器集团有限责任公司 一种dsp程序的固化方法
CN105677429A (zh) * 2016-01-14 2016-06-15 北京天诚盛业科技有限公司 程序烧写方法、处理器和电子电路
WO2017190544A1 (zh) * 2016-05-05 2017-11-09 中兴通讯股份有限公司 一种数据传输线缆和数据传输方法
CN107562504A (zh) * 2017-09-11 2018-01-09 哈尔滨工程大学 一种dsp程序分段加载的串口实现方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520976A (zh) * 2011-11-17 2012-06-27 四川九洲电器集团有限责任公司 一种dsp程序的固化方法
CN105677429A (zh) * 2016-01-14 2016-06-15 北京天诚盛业科技有限公司 程序烧写方法、处理器和电子电路
WO2017190544A1 (zh) * 2016-05-05 2017-11-09 中兴通讯股份有限公司 一种数据传输线缆和数据传输方法
CN107562504A (zh) * 2017-09-11 2018-01-09 哈尔滨工程大学 一种dsp程序分段加载的串口实现方法

Also Published As

Publication number Publication date
CN110119284A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
US7921339B2 (en) Flash storage device with data correction function
US20040059906A1 (en) System and method for booting by use of a flash memory
CN113434162B (zh) 远程在线更新fpga多版本程序的方法
US20120324147A1 (en) Read While Write Method for Serial Peripheral Interface Flash Memory
US20060224821A1 (en) System for parallel updating flash memory and method for the same
US20120198292A1 (en) Test apparatus and test method
TWI648742B (zh) 重試讀取方法以及使用該方法的裝置
CN106775855B (zh) 一种基于eclipse的flash烧写方法、插件和系统
CN104077166A (zh) 基于fpga中ip核的epcs与epcq存储器在线升级方法
TWI640872B (zh) 記憶體控制電路單元、記憶體儲存裝置及其控制方法
CN110119284B (zh) Flash存储器烧写系统及方法
CN106649137B (zh) 一种Nand Flash坏块管理方法、装置及存储器
CN113835735A (zh) 一种fpga远程升级方法、系统和存储介质
CN111459730A (zh) 一种Whitley平台下PCH端参数的调整方法及系统
CN107885523B (zh) 一种快速稳定的串口升级软件方法
EP2730993B1 (en) Reset method and network device
CN111506333B (zh) 一种双dsp程序在线升级方法及系统
US20220300202A1 (en) Memory system, method of controlling memory system, and host device
CN114328024A (zh) PCIe功能层级复位的实现方法、装置、计算机设备及存储介质
CN110209433B (zh) 一种识别不同型号集中器的方法
CN102200926B (zh) 一种存储器读操作功能的仿真验证方法
CN111124742A (zh) Flash数据校验方法及Flash控制器、存储介质、设备
US9268554B2 (en) Controlling method, memory controller, and data transmission system
CN111221767B (zh) 一种flash接口电路
CN113467842B (zh) 适用于工业级应用场景的嵌入式设备的启动方法、嵌入式设备和计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180

Applicant after: China Resources micro integrated circuit (Wuxi) Co.,Ltd.

Address before: 214135 Jiangsu city of Wuxi province Taihu international science and Technology Park Linghu Road No. 180 -22

Applicant before: WUXI CHINA RESOURCES SEMICO Co.,Ltd.

GR01 Patent grant
GR01 Patent grant