KR20120025489A - 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택 - Google Patents

스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택 Download PDF

Info

Publication number
KR20120025489A
KR20120025489A KR1020117028451A KR20117028451A KR20120025489A KR 20120025489 A KR20120025489 A KR 20120025489A KR 1020117028451 A KR1020117028451 A KR 1020117028451A KR 20117028451 A KR20117028451 A KR 20117028451A KR 20120025489 A KR20120025489 A KR 20120025489A
Authority
KR
South Korea
Prior art keywords
layer
plane
auxiliary
magnetization orientation
magnetic
Prior art date
Application number
KR1020117028451A
Other languages
English (en)
Other versions
KR101405854B1 (ko
Inventor
유안카이 쳉
하이웬 시
원준 정
수에빙 펭
시아오후아 로우
쳉 가오
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Publication of KR20120025489A publication Critical patent/KR20120025489A/ko
Application granted granted Critical
Publication of KR101405854B1 publication Critical patent/KR101405854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

면외 자화 배향 및 면외 자기 비등방성을 각각 가지며, 스핀 토크에 의해 스위칭 가능한 강자성 자유층 및 강자성 피닝된 기준층을 갖는 자기 메모리 셀이 개시된다. 셀은 자유층에 근접한 강자성 보조층을 포함하며, 보조층은 약 500 Oe 미만의 낮은 자기 비등방성을 갖는다. 보조층은 면내 또는 면외 비등방성을 가질 수도 있다.

Description

스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택{MAGNETIC STACK WITH SPIN TORQUE SWITCHING HAVING A LAYER ASSISTING SAID SWITCHING}
확산되는 컴퓨팅 및 핸드헬드/통신 산업의 빠른 성장은 고 용량 비휘발성 고체 상태 데이터 저장 디바이스들 및 회전 자기 데이터 저장 디바이스에 대한 폭발적으로 증가하는 수요를 발생시켰다. 플래시 메모리와 같은 현재의 기술은 느린 액세스 속도, 제한된 내구성, 및 집적의 어려움과 같은 수개의 결점들을 갖는다. 또한, 플래시 메모리(NAND 또는 NOR)는 스케일링 문제점들에 직면한다. 또한, 종래의 회전 저장은 판독/레코딩 헤드들과 같은 컴포넌트들을 더 작고 더 신뢰성 있게 제조하는 것 및 면적 밀도에서 도전에 직면한다.
저항 감지 메모리(RSM)들은 높은 또는 낮은 저항 상태로서 데이터 비트들을 저장함으로써 미래의 비휘발성 및 범용 메모리에 대한 촉망되는 후보들이다. 하나의 그러한 메모리, 즉 자기 랜덤 액세스 메모리(MRAM)는 비휘발성, 빠른 기록/판독 속도, 거의 무제한인 프로그래밍 내구성, 및 제로(zero) 대기 전력을 특징으로 한다. MRAM의 기본적인 컴포넌트는 자기 터널링 접합(MTJ)이다. MRAM은 전류 유도 자기 필드를 사용하여 MTJ의 자화를 스위칭함으로써 MTJ 저항을 스위칭한다. MTJ 사이즈가 축소됨에 따라, 스위칭 자기 필드 진폭이 증가하고, 스위칭 변화가 더 엄격하게 된다.
그러나, 그러한 자기 메모리 스택들이 메모리 디바이스들 또는 필드 센서들로서 신뢰성 있게 사용될 수 있기 전에, 다수의 수율-제한 요인들이 극복되어야만 한다. 따라서, 감소된 스위칭 전류 및 증가된 열 안정성을 갖는 자기 메모리 스택들이 요구된다.
본 개시는, "면외(out-of-plane)" 또는 웨이퍼 플레인에 수직하게 정렬된 연관된 강자성 층들의 자화 배향들 및 자기 비등방성들을 갖는 스핀 토크 메모리 셀 또는 자기 터널 접합 셀과 같은 자기 셀들에 관한 것이다. 셀들은 보조층을 포함한다.
본 개시의 하나의 특정한 실시예는, 면외 자기 비등방성 및 면외 자화 배향을 각각 가지며, 스핀 토크에 의해 스위칭 가능한 강자성 자유층 및 강자성 피닝된 기준층을 갖는 자기 셀이다. 셀은 약 500 Oe 이하의 낮은 자기 비등방성을 갖는 강자성 보조층을 포함한다. 보조층은 면내 또는 면외 비등방성을 가질 수도 있다.
본 개시의 다른 특정한 실시예는, 기판 상의 자기 메모리 셀이다. 메모리 셀은 기판에 수직한, 면외 자화 배향 및 면외 자기 비등방성을 가지며, 스핀 토크에 의해 스위칭 가능한 강자성 자유층을 갖는다. 또한, 셀은 기판에 수직한, 면외 자화 배향 및 면외 자기 비등방성을 갖는 제 1 강자성 피닝된 기준층, 및 자유층과 제 1 기준층 사이의 산화물 장벽층을 갖는다. 또한, 낮은 자기 비등방성을 가지며, 자유층에 근접한 강자성 보조 스택이 포함되며, 보조 스택은 약 1000 emu/cc 미만의 자기 모멘트 및 전류로부터의 전자 흐름의 방향으로 회전하는 자화 배향을 갖는 보조층을 포함한다.
본 개시의 다른 특정한 실시예는, 자기 셀에 기록하는 방법이다. 본 방법은, 면외 비등방성 및 자화 배향을 각각 갖는 기준층 및 자유층을 포함하는 자기 셀을 통해 전류를 지나가게 하는 단계를 포함하며, 전류는 전자 흐름 방향을 갖는다. 본 방법은, 자유층에 근접한 보조층의 자화 배향을 전자 흐름 방향으로 회전시키는 단계를 포함하며, 보조층은 약 500 Oe 이하의 자기 비등방성을 갖는다. 이는, 자유층의 자화 배향을 전자 흐름 방향으로 배향시키는 것을 결과로 발생시킨다.
이들 및 다양한 다른 특징들 및 이점들은 다음의 상세한 설명을 읽음으로써 명백하게 될 것이다.
본 개시는 첨부 도면들과 함께 본 개시의 다양한 실시예들의 다음의 상세한 설명을 고려하여 더 완전하게 이해될 수도 있다.
도 1a는 면외 자화 배향 및 보조층을 갖는 자기 셀의 개략적인 측면도이고; 도 1b는 자기 셀의 대안 실시예의 개략적인 측면도이며; 도 1c는 자기 셀의 다른 대안 실시예의 개략적인 측면도이다.
도 2는 메모리 셀 및 반도체 트랜지스터를 포함하는 예시적인 메모리 유닛의 개략도이다.
도 3은 면외 자화 배향 및 보조층을 갖는 자기 셀의 다른 실시예의 개략적인 측면도이다.
도 4a는 스택이 높은 저항 상태에 있는, 보조층을 갖는 자기 셀의 개략적인 측면도이며; 도 4b는 낮은 저항 상태에 있는 자기 셀의 개략적인 측면도이다.
도면들은 반드시 실제 크기의 비율이지는 않다. 도면들에서 사용된 유사한 번호들은 유사한 컴포넌트들을 지칭한다. 그러나, 소정의 도면에서의 컴포넌트를 지칭하기 위한 번호의 사용이 동일한 번호로 지정된 다른 도면에서의 컴포넌트를 한정하도록 의도되지 않는다는 것이 이해될 것이다.
본 개시는, 스핀 전류 구동 보조층을 포함하는 다층 보조 스택을 포함하는, 수직한 비등방성을 갖는 자기 스택들 또는 셀들(예컨대, 스핀 토크 메모리(STRAM) 셀들)에 관한 것이다. 몇몇 실시예들에서, 스핀 전류 구동 보조층은 일반적으로, "면내(in-plane)"이고, 스핀 전류에 의해 "면외(out-of-plane)"로 용이하게 스위칭된다. 다른 실시예들에서, 스핀 전류 구동 보조층은 일반적으로, 스핀 전류에 의해 반대의 방향으로 용이하게 스위칭되는 "면외"이다.
본 개시는, 연관된 강자성 층들의 자화 배향이 "면외" 또는 웨이퍼 플레인에 수직하게 정렬되게 하는 자기 비등방성들을 갖는 자기 메모리 셀들의 다양한 설계들에 관한 것이다. 메모리 셀들은 셀의 데이터 비트 상태를 스위칭하는데 요구되는 스위칭 전류를 감소시키는 한편, 적절한 열 안정성을 유지하는 구조 엘리먼트들을 갖는다. 메모리 셀들은 높은 면적 밀도로 웨이퍼 상에서 패터닝될 수 있다.
다음의 설명에서, 수개의 구체적인 실시예들이 예로써 도시된 본원의 일부를 형성하는 첨부 도면들의 세트가 참조된다. 다른 실시예들이 고려되고, 본 개시의 범위 또는 사상으로부터 벗어나지 않으면서 이루어질 수도 있다는 것이 이해되어야 한다. 따라서, 다음의 상세한 설명은 한정하는 의미로 취해져서는 않된다. 여기서 제공되는 임의의 정의들은 여기서 빈번하게 사용되는 특정 용어들의 이해를 용이하게 하기 위한 것이고, 본 개시의 범위를 한정하도록 의도되지 않는다.
다르게 표시되지 않는 한, 본 명세서 및 청구항들에서 사용되는 피쳐 사이즈들, 양들, 및 물리적인 특성들을 표현하는 모든 수들은 모든 경우들에서 "약"이라는 용어에 의해 수정되는 것으로 이해되어야 한다. 따라서, 반대로 표시되지 않는 한, 전술한 명세서 및 첨부된 청구항들에서 제시된 수치 파라미터들은 여기서 개시된 교시들을 이용하여 당업자에 의해 획득되도록 추구되는 원하는 특성들에 따라 변화할 수 있는 근사치들이다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "a", "an", 및 "the"와 같은 단수 형태들은, 내용이 명확하게 다르게 지시하지 않는 한, 복수의 지시 대상들을 갖는 실시예들을 포함한다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "또는"이라는 용어는 일반적으로, 내용이 명확하게 다르게 지시하지 않는 한, "및/또는"을 포함하는 그 용어의 의미로 채용된다.
본 개시에서 "최상부", "저부", "위", "아래" 등과 같은 용어들이 사용될 수도 있다는 것이 주의된다. 이들 용어들은 구조의 포지션 또는 배향을 한정하는 것으로서 해석되지 않아야 하고, 구조들 사이의 공간적인 관계를 제공하는 것으로서 사용되어야 한다.
본 개시가 그와 같이 한정되지는 않는 한편, 아래에서 제공되는 예들의 논의를 통해 본 개시의 다양한 양상들의 인식이 얻어질 것이다.
도 1a, 도 1b, 및 도 1c는 수직한 또는 면외의 자화 배향을 갖는 자기 스택들을 예시한다. 몇몇 실시예들에서, 자기 스택은 자기 메모리 셀이고, 자기 터널 접합 셀(MTJ), 가변 저항성 메모리 셀, 가변 저항 메모리 셀, 또는 저항 감지 메모리(RSM) 셀 등이라 지칭될 수도 있다. 도 1a는 메모리 셀(10A)을 도시하고, 도 1b는 메모리 셀(10B)을 도시하며, 도 1c는 메모리 셀(10C)을 도시한다.
자기 메모리 셀들(10A, 10B, 10C)은 면외 비등방성 및 자화 배향을 각각 갖는 비교적 연성인(soft) 강자성 자유층(12), 강자성 기준(예컨대, 고정 또는 피닝)층(14)을 갖는다. 강자성 자유층(12) 및 강자성 기준층(14)은 산화물 장벽층(13)에 의해 분리되며, 몇몇 실시예들에서, 산화물 장벽층(13)은 터널 장벽층 등이라 지칭된다.
도 1a 및 도 1b는 실리콘 웨이퍼와 같은 기판(11) 상의 자기 셀(10A, 10B)을 예시한다. 도 1a의 메모리 셀(10A)에서, 기준층(14)이 자유층(12)보다 기판(11)에 더 가깝다. 도 1b의 메모리 셀(10B)에서, 자유층(12)이 기준층(14)보다 기판(11)에 더 가깝다.
도 1a, 도 1b, 및 도 1c 전부로 돌아가면, 자유층(12) 및 기준층(14)은 각각, 자기 비등방성 및 연관된 자화 배향을 갖는다. 층들(12, 14)의 비등방성 및 자화 배향들은, 메모리 셀(10A, 10B, 10C)이 위에 형성된 웨이퍼 기판(11)의 플레인 및 층 연장선(extension)에 수직하게 배향되며, 이는 종종 "면외" 또는 "수직"이라 지칭된다. 자유층(12)의 자화 배향은 기준층(14)의 자화 배향보다 더 용이하게 스위칭 가능하며, 기준층(14)의 자화 배향은 고정되고 일반적으로 매우 낮으며 스위칭되지 않는다. 몇몇 실시예들에서, 근사한 강자성 기준층(14)은 반강자성(AFM) 피닝층이며, 그 반강자성 피닝층은 피닝층의 반강자성 정렬된 재료에 의한 교환 바이어스(exchange bias)에 의해 기준층(14)의 자화 배향을 피닝시킨다. 적합한 피닝 재료들의 예들은 PtMn, IrMn 등을 포함한다. 대안 실시예들에서, 기준층(14)의 자화 배향을 피닝시키기 위해, 다른 메커니즘들 또는 엘리먼트들이 사용될 수도 있다.
강자성 층들(12, 14)은 수직하거나 또는 면외의 비등방성을 갖는 임의의 유용한 강자성(FM) 재료로 이루어질 수도 있다. 수직한 자기 비등방성을 제공하는 이들 강자성 및 다른 재료들의 다수의 구성들이 존재하며, 그 구성들은, (1) 강자성 재료(FM)의 단일층; (2) 강자성/비금속(FM/NM) 다중층; (3) FM/FM 다중층; (4) 특정한 결정상 및 결정 집합 조직(crystal texture)을 갖는 강자성 합금들; 및 (5) 희토류 전이 중금속 합금들을 포함한다. FM/NM 다중층의 하나의 특정한 예는 Co/Pt 다중층이다. FM/FM 다중층의 예는 Co/Ni 다중층이다. 특정한 결정상 및 결정 집합 조직을 갖는 강자성 합금의 예는, 필름 플레인에 수직한 c-축(이지 축(easy axis)) 및 hcp 결정 구조를 갖는 CoPtx 합금이다. 다른 예는, 필름 플레인에 수직한 c-축 및 L10 구조를 갖는 FePt이다. 동일한 L10 FePt는 Cr/Pt/FePt와 같은 FePt 다중층 방식으로 이루어질 수 있다. 희토류 전이 중금속 합금들의 예들은 TbCoFe 및 GdCoFe를 포함한다. 다른 사용 가능한 재료들의 예들은 DyFeCo 및 SmFeCo를 포함한다. 몇몇 실시예들에서, 층(12, 14)은 약 1 - 10 ㎚의 두께를 갖는다.
장벽층(13)은 예컨대 산화물 재료(예컨대, Al2O3, TiOx, 또는 MgOx)와 같은 전기 절연 재료로 이루어질 수도 있다. 장벽층(13)은 프로세스 실행 가능성(feasibility) 및 디바이스 신뢰성에 따라, 자유층(12) 또는 기준층(14)으로 선택적으로 패터닝될 수 있다. 몇몇 실시예들에서, 장벽층(13)은 약 0.5 - 1.5 ㎚의 두께를 갖는다.
도 1c의 실시예에서, 메모리 셀(10C)은 장벽층(13)의 적어도 일 측에 존재하는 향상층(15)을 포함하고, 이 실시예에서, 향상층(15)은 장벽층(13)의 각각의 측, 즉 장벽층(13)과 자유층(12) 사이, 및 장벽층(13)과 기준층(14) 사이에 존재한다. 향상층(15)은 자유층(12) 및/또는 기준층(14)과 강하게 커플링되고, 따라서, 셀(10C)의 자기 저항(TMR)을 증가시키고, 셀(10C)을 통한 스핀-분극을 증가시킨다. 기준층(14)이 충분한 스핀-분극 및 자기 저항 특성들을 갖는 도 1b의 메모리 셀(10B) 및 도 1a의 메모리 셀(10A)과 같은 실시예들에 대해, 향상층은 존재하지 않는다.
향상층(15)은, 존재하는 경우에, (예컨대, 약 0.5보다 더 큰) 허용 가능한 스핀 분극 범위를 갖는 임의의 강자성 재료일 수 있다. 적합한 재료들의 예들은 NiFe, CoFe, 및 CoFeB와 같은, Fe, Co, 및/또는 Ni의 합금들을 포함한다. 몇몇 실시예들에서, 향상층(15)은 약 5 - 30 Å(즉, 0.5 - 3 ㎚)의 두께를 갖는다.
면내 비등방성을 갖는 강자성 재료들(예컨대, Fe, Co, 및/또는 Ni의 합금들)이 향상층(15)에 대해 사용되는 실시예들에 대해, 향상층(15)의 자화 배향은, "면외" 또는 "수직"으로부터 통상적으로 약 25 도 이하, 예컨대 약 5- 20 도 비스듬하다. 일반적으로, 향상층(15)의 자화 배향은, 면내 비등방성으로 인해 약간 비스듬하지만, 자유층(12) 또는 기준층(14)의 자화 배향과 동일한 방향을 갖는다.
자기 메모리 셀들을 포함하는 본 개시에 따른 자기 스택들에 대해, 낮은 비등방성(예컨대, 약 500 Oe)을 갖는 스핀 전류 구동 또는 스핀 분극 보조층이 포함된다. 비등방성은 면내 또는 면외일 수도 있다. 보조층은 자유층의 자화 배향의 스위칭을 용이하게 한다. 도 1a, 도 1b, 및 도 1c의 각각에서, 자유층(12)에 근접하고, 몇몇 실시예들에서는 자유층(12)에 개재하는 층들이 없이 인접한 보조층(17)은 자유층(12)의 자화 배향의 스위칭을 용이하게 한다. 특히, 보조층(17)의 자화 배향으로부터의 자기 필드는 자유층(12)의 자화 배향의 스위칭을 용이하게 한다.
자유층(12), 기준층(14), 및 선택적인 향상층(15)과 다르게, 보조층(17)은 매우 약한 비등방성(예컨대, 약 700 Oe 이하, 몇몇 실시예들에서는 약 500 Oe 이하 또는 심지어 약 400 Oe 이하)을 가지며, 이는 용이하게 스위칭되는 자화 배향을 결과로 발생시킨다. 보조층(17)은 자유층(12)과 커플링되거나 또는 약하게 커플링된다. 도 1a, 도 1b, 및 도 1c의 각각은 중립(neutral)의 면내 자화 배향을 갖는 보조층(17)을 예시한다. 자기 셀(10A, 10B, 10C)을 통한 전류의 인가는 스핀 토크를 생성하고, 보조층(17)의 자화 배향에 영향을 미치며, 이는 결국 자유층(12)의 자화 배향에 영향을 미친다.
보조 자기층(17)은 Co, Ni, Fe 등의 합금들을 포함하지만 이에 제한되지는 않는 허용 가능한 비등방성(예컨대, 약 700 Oe 또는 500 Oe 또는 400 Oe 이하)을 갖는 임의의 강자성 재료일 수 있다. 보조층(17)이 예컨대 Ms ≤ 1100 emu/cc, 몇몇 실시예들에서는 Ms ≤ 1000 emu/cc, 또는 심지어 Ms ≤ 950 emu/cc인 낮은 자기 모멘트(Ms)를 갖는 재료를 포함하는 것이 바람직하다. 몇몇 실시예들에서, 보조층(17)은 약 5 - 30 Å(즉, 0.5 - 3 ㎚)의 두께를 갖는다.
제 1 전극(16) 및 제 2 전극은 자유층(12) 및 기준층(14)과 전기 접촉한다. 도 1a의 메모리 셀(10A) 및 도 1c의 메모리 셀(10C)에 대해, 전극(16)은 기준층(14)에 근접하고(몇몇 실시예들에서는 인접하고), 반면에, 도 1b의 메모리 셀(10B)에 대해, 전극(16)은 보조층(17)에 근접하다(몇몇 실시예들에서는 인접하다). 도 1a의 메모리 셀(10A) 및 도 1c의 메모리 셀(10C)에 대해, 전극(18)은 보조층(17)에 근접하고(몇몇 실시예들에서는 인접하고), 반면에, 도 1b의 메모리 셀(10B)에 대해, 전극(18)은 기준층(14)에 근접하다(몇몇 실시예들에서는 인접하다). 전극들(16, 18)은 층들(12, 14)을 통해 판독 및 기록 전류들을 제공하는 제어 회로에 셀들(10A, 10B, 10C)을 전기적으로 접속시킨다. 자기 메모리 셀(10A, 10B, 10C)에 걸친 저항은 강자성 층들(12, 14)의 자화 배향들 또는 자화 벡터들의 상대적인 배향에 의해 결정된다.
모든 메모리 셀들(10A, 10B, 10C)은 자유층(12)에 대해 정의되지 않은 자화 배향들로 예시된다. 자유층(12)의 자화 배향은 2개의 안정된 반대의 상태들을 가지며, 그 2개의 안정된 반대의 상태들 양자 모두는 메모리 셀(10A, 10B, 10C)이 위에 형성된 기판에 수직하다. 자유층(12)의 자화 배향이 기준층(14)의 자화 배향과 동일한 방향을 갖는 경우에, 자기 메모리 셀은 낮은 저항 상태에 있다. 역으로, 자유층(12)의 자화 배향이 기준층(14)의 자화 배향의 반대의 방향을 갖는 경우에, 자기 메모리 셀은 높은 저항 상태에 있다. 몇몇 실시예들에서, 낮은 저항 상태는 "0" 데이터 상태이고, 높은 저항 상태는 "1" 데이터 상태이며, 반면에, 다른 실시예들에서, 낮은 저항 상태가 "1"이고, 높은 저항 상태가 "0"이다.
스핀 전달을 통한 자기 메모리 셀(10A, 10B, 10C)의 저항 상태 따라서 데이터 상태를 스위칭하는 것은, 보조층(17)과 같은 자기층을 통해 지나가는 전류가 스핀 분극되고 자유층(12)에 스핀 토크를 전하는 경우에 발생한다. 자유층(12)에 충분한 스핀 토크가 인가되는 경우에, 자유층(12)의 자화 배향은 2개의 반대의 방향들 사이에서 스위칭될 수 있고, 따라서, 자기 메모리 셀(10A, 10B, 10C)이 낮은 저항 상태와 높은 저항 상태 사이에서 스위칭될 수 있다.
도 2는 전기 전도성 엘리먼트를 통해 반도체 트랜지스터(22)에 전기적으로 커플링된 메모리 엘리먼트(21)를 포함하는 예시적인 메모리 유닛(20)의 개략도이다. 메모리 엘리먼트(21)는 여기서 설명된 메모리 셀들 중 임의의 메모리 셀일 수도 있거나, 또는 메모리 엘리먼트(21)를 통해 지나가게 된 전류를 통해 데이터 상태들을 스위칭하도록 구성된 임의의 다른 메모리 셀일 수도 있다. 트랜지스터(22)는 (예컨대, n-도핑된 영역들로서 예시된) 도핑된 영역들 및 그 도핑된 영역들 사이의 (예컨대, p-도핑된 채널 영역으로서 예시된) 채널 영역을 갖는 반도체 기판(25)을 포함한다. 트랜지스터(22)는, 선택을 허용하고 전류로 하여금 비트 라인(BL)으로부터 메모리 엘리먼트(21)로 흐르게 허용하기 위해 워드 라인(WL)에 전기적으로 커플링된 게이트(26)를 포함한다. 프로그래밍 가능한 금속화 메모리 유닛들(20)의 어레이는 반도체 제조 기술들을 이용하여 워드 라인들 및 비트 라인들로 반도체 기판 상에서 형성될 수 있다.
메모리 셀들(10A, 10B, 10C)과 같은 수직한 자기 비등방성을 갖는 자기 스택들(예컨대, 메모리 셀들)에 대해, 피닝된 기준층 및 자유층 사이에서, 면내 자기 비등방성을 갖는 자기 스택들에서보다 더 강한 커플링이 경험된다. 향상층(15)의 선택적인 포함은 커플링을 더 증가시킨다. 더 높은 커플링은 더 낮은 요구되는 스위칭 전류(Ic)를 결과로 발생시킨다.
면내 비등방성 및 자화를 갖는 자기 스택들은 이들의 열 안정성을 유지하기 위해 형상 비등방성(shape anisotropy)을 요구한다. 그러나, 형상 비등방성은 형상 및 사이즈 의존적이고, 고용량 및 고밀도의 메모리에 대한 도전을 제공한다. 또한, 면내 자기 스택들은 열 안정성에 비해 스위칭 전류에 대한 낮은 효율을 갖는다. 면내 자기 스택에 대한 스위칭 전류 밀도는 다음과 같다.
Figure pct00001
여기서, α는 감쇠 상수이고, Ms는 포화 자화이고, η는 스핀 전류 효율이고, Hk는 면내 비등방성이며, H는 외부 필드이다.
제 1 항(Hk)이 스택의 열 안정성에 기여하지만, 제 2 항(2πMs)은 열 에너지에 기여하지 않지만 요구되는 스위칭 전류에 큰 영향을 미친다.
수직한 비등방성을 갖는 면외 자기 스택(예컨대, 메모리 셀들(10A, 10B)에 대한 스위칭 전류 밀도는 다음과 같다.
Figure pct00002
여기서, Hk는 면외 비등방성 필드이다.
면외 비등방성에 대해, 제 1 항(Hk) 및 제 2 항(-4πMs) 양자 모두는 스택의 열 안정성에 기여한다. 자기 소거(demagnetization) 필드는 열 에너지 장벽층을 더 감소시킬 수 있고, 또한, 요구되는 스위칭 전류를 감소시킬 수 있다. 적어도 이들 이유들로 인해, 면외 비등방성을 갖는 자기 스택들이 열 안정성에 비해 스핀 전류에 대한 더 높은 효율을 갖는다.
도 3은 면외 비등방성을 가지며, 약한 비등방성을 갖는 보조층을 포함하는 자기 스택의 실시예를 도시하며, 보조층은 보조 스택의 부분이다. 몇몇 실시예들에서, 보조층은 보조 스택에서의 유일한 층일 수도 있다. 이러한 자기 스택의 다양한 엘리먼트들의 피쳐들은, 다르게 표시되지 않는 한, 도 1a, 도 1b, 및 도 1c의 자기 메모리 셀들(10A, 10B, 10C)의 엘리먼트들과 유사하거나 또는 동일하다.
도 3의 자기 셀(300)은 도 1b의 메모리 셀(10B)과 유사하게 배향되며, 자유층은 기준층보다 메모리 셀이 위에 형성된 기판에 더 가깝다. 그러나, 자기 셀(10B)과 다르게, 자기 셀(300)은 다중층들로 구성된 보조 스택을 가지며, 그 다중층들 중 하나는 보조층이다.
자기 셀(300)은 비교적 연성인 강자성 자유층(302), 제 1 강자성 기준(예컨대, 고정 또는 피닝) 층(304), 및 그 사이의 장벽층(303)을 포함한다. 자유층(302) 및 기준층(304)은 각각, 면외 자화 배향을 갖는다. 장벽층(303)의 각각의 측에는 향상층(305, 307)이 존재하며, 제 1 향상층(305)은 자유층(302)에 근접하며, 제 2 향상층(307)은 기준층(304)에 근접하다. 자기 셀(300)은 선택적인 스페이서 층(310)에 의해 자유층(302)으로부터 분리된 스핀 전류 구동 또는 스핀 분극 보조 스택(311)을 포함한다. 이 실시예에서, 보조 스택(311)은 제 2 강자성 기준(예컨대, 고정 또는 피닝) 층(314), 및 제 2 장벽층(313)에 의해 보조층(317)으로부터 이격된 제 3 향상층(315)으로 구성된다. 다른 실시예들에서, 보조 스택(311)은 상이한 층들(부가적인 층들 또는 더 적은 층들)을 가질 수도 있지만, 보조층(317)을 포함한다. 제 1 전극(306)은 보조 스택(311)을 통해 자유층(302)과 전기 접촉하며, 제 2 전극(308)은 기준층(304)과 전기 접촉한다.
몇몇 실시예들에서, 자기 셀(300)은 하나의 자유층(즉, 자유층(302))과 2개의 기준층들(즉, 기준층들(304, 314))을 갖는 듀얼 셀로서 지칭될 수도 있다. 듀얼 셀 구조는, 피닝된 기준층에 의해 강자성 자유층의 상부 및 저부 양자 모두에서 경계를 갖는 스위칭 가능한 수직한 자화 배향을 갖는 강자성 자유층을 갖는다. 듀얼 셀 구조를 갖는 자기 스택들에 대해, 2개의 피닝된 기준층들로 인해, 스위칭 전류(Ic)는 단일 셀 구조보다 더 낮다. 각각의 피닝된 기준층이 자유층의 자화 배향의 스위칭에 영향을 미치기 때문에, 제 1 피닝된 기준층 및 제 2 피닝된 기준층으로부터의 스핀 토크가 누적되고, 따라서, 자유층의 자화 배향을 스위칭하기 위해 더 적은 총 스위칭 전류를 요구한다.
자유층(302), 장벽층(303), 기준층(304), 및 향상층들(305, 307)의 다양한 피쳐들은 도 1a, 도 1b, 및 도 1c의 자유층(12), 장벽층(13), 기준층(14), 및 향상층들(15, 17)의 피쳐들과 유사하거나 또는 동일하다. 도 1a, 도 1b, 및 도 1c의 메모리 셀들(10A, 10B, 10C)과 유사하게, 자유층(302) 및 기준층(304)은 면외 또는 수직한, 비등방성 및 자화 배향을 가지며, 향상층들(305, 307)은 거의 면외 또는 수직한 자화 배향을 갖는다. 자유층(302)의 자화 배향은 2개의 안정된 반대의 상태들을 가지며, 그 2개의 안정된 반대의 상태들 양자 모두는 자기 셀(300)이 위에 형성된 기판에 수직하다. 또한, 향상층들(305, 307)의 자화 배향도 2개의 안정된 반대의 상태들을 가지며, 그 2개의 안정된 반대의 상태들 양자 모두는 기판에 대하여 약간 비스듬하다. 기준층(304)에 근접한 향상층(307)은 기준층(304)의 자화 배향에 대하여, 일반적으로 평행하지만 약간 비스듬한 자화 배향을 갖는다. 제 2 향상층(307)보다 자유층(302)에 더 가까운 향상층(305)은 자유층(302)의 자화 배향에 기초하여 스위칭하는 자화 배향을 가지며; 자화 배향은 향상층(307)의 자화 배향에 평행하거나 또는 반평행할 수도 있다.
보조 스택(311)은 면외 또는 수직한, 비등방성 및 자화 배향을 갖는 기준층(314)을 가지며, 향상층(315)은 거의 면외의 또는 수직한 자화 배향을 갖는다. 듀얼 셀 구조로서, 기준층(314)은 제 1 기준층(304)의 자화 배향에 대해 반대이거나 또는 반평행한 자화 배향을 갖는다. 향상층(315)의 자화 배향은 2개의 안정된 반대의 상태들을 가지며, 그 2개의 안정된 반대의 상태들 양자 모두는 자기 셀(300)이 형성된 기판에 대하여 약간 비스듬하다. 기준층(314)에 근접한 향상층(317)은 기준층(314)의 자화 배향에 대하여, 일반적으로 평행하지만 약간 비스듬한 자화 배향을 갖는다. 보조층(317)은 용이하게 스위칭 가능한, 면내 또는 면외의, 약한 비등방성을 갖는다.
자기 셀(300)의 구체적인 실시예에서, 자유층(302)으로부터 보조 스택(311)을 분리시키는 것은 스페이서(310)이며, 그 스페이서(310)는 Ru, Pd, 또는 Cr과 같은 전도성 비-강자성 재료이거나, 또는 1.5 ㎚ 미만의 두께를 갖는 전기 절연체이다. 몇몇 실시예들에서, 예컨대, 보조층(307)과 자유층(302) 사이의 직접적인 커플링이 요구되는 곳들에서는 스페이서 층이 존재하지 않는다.
스핀 전류 분극 보조층(317)을 포함하는 보조 스택(311)은 자유층(302)의 자화 배향의 스위칭을 용이하게 한다. 특히, 보조층(317)의 자화 배향으로부터의 자기 필드는 자유층(302)의 자화 배향의 스위칭을 용이하게 한다.
자유층(302), 기준층들(304, 314), 및 향상층들(305, 307, 315)과 다르게, 보조층(317)은 용이하게 스위칭 가능한 약하거나 또는 매우 약한 비등방성을 갖는다. 비등방성은 면내 또는 면외일 수도 있다. 보조층(317)은 자유층(302)과 커플링되거나 또는 약하게 커플링된다. 도 3은 중립의 면내 자화 배향을 갖는 보조층(317)을 예시한다. 자기 셀(300)을 통한 전류의 인가는, 보조층(317)의 자화 배향에 영향을 미치는 스핀 토크를 생성하며, 이는 결국 자유층(302)의 자화 배향에 영향을 미친다.
도 4a 및 도 4b를 참조하면, 도 3의 자기 셀(300)과 유사한 자기 스택이 예시된다. 자기 셀(400)은, 면외 자화 배향을 각각 갖는 비교적 연성인 강자성 자유층(402) 및 제 1 강자성 기준(예컨대, 고정 또는 피닝) 층(404)을 포함한다. 자유층(402)과 제 1 기준층(404) 사이에, 제 1 장벽층(403), 제 1 향상층(405), 및 제 2 향상층(407)이 존재한다. 보조 스택(411)은 기준층(404)의 반대의 측에서 자유층(402)에 근접하며, 선택적인 스페이서 층(410)에 의해 자유층(402)으로부터 분리된다. 보조 스택(411)은 제 2 기준층(414), 제 3 향상층(415), 및 보조층(417)을 가지며, 향상층(415)과 보조층(417) 사이에 제 2 장벽층(413)이 존재한다. 스택(411)의 다양한 층들 중에서, 보조층(417)은 자유층(402)에 가장 가깝다. 제 1 전극(406)은 보조 스택(411)을 통해 자유층(402)과 전기 접촉하며, 제 2 전극(408)은 제 1 기준층(404)과 전기 접촉한다.
자기 셀(400)을 통한 스핀 토크는 전자 흐름 방향에 따라, 보조층(417)의 자화 배향을 위로(즉, 제 2 기준층(414)의 자화 배향과 동일한 방향으로) 또는 아래로(즉, 제 1 기준층(404)의 자화 배향과 동일한 방향으로) 용이하게 변화시킨다. 임의의 전류 및 전자 흐름의 인가 전에, 보조층(417)의 자화 배향은 면내 또는 면외일 수도 있다. 면내인 경우에, 대부분의 실시예들에서, 보조층(417)의 자화 배향은 전자 흐름을 따라 면내로부터 면외를 향하여, 통상적으로 면내로부터 적어도 10 도, 몇몇 실시예들에서는 면내로부터 적어도 25 도 회전할 것이다.
도 4a는 제 2 기준층(414)으로부터 제 1 기준층(404)으로 위쪽으로 흐르는 전자들을 예시하며, 도 4b는 제 1 기준층(404)으로부터 제 2 기준층(414)으로 아래쪽으로 흐르는 전자들을 예시한다. 보조층(417)의 낮은 비등방성으로 인해, 스핀 분극된 전자들이 도 4a에서 저부로부터 상부로 흐름에 따라, 보조층(417)의 자화 배향은 전자들을 따라 회전한다. 위쪽으로 배향된 보조층(417)은 보조 자기 필드(즉, 정적 필드, 내부 층위(interlayer) 커플링 필드, 또는 양자 모두)를 방사한다. 보조 자기 필드는 자유층(402)의 자화의 스위칭에 영향을 미친다. 결과의 구조는 높은 저항 상태에 있으며, 자유층(402)의 자화 배향은 제 1 기준층(404)의 자화 배향과 반대의(즉, 반형행하는) 방향을 갖는다. 스핀 분극된 전자들이 도 4b에서 상부로부터 저부로 흐름에 따라, 보조층(417)의 자화 배향은 전자들을 따라 회전한다. 아래쪽으로 배향된 보조층(417)은 자유층(402)의 자화의 스위칭에 영향을 미치는 보조 자기 필드(즉, 정적 필드, 내부 층위 커플링 필드, 또는 양자 모두)를 방사한다. 결과의 구조는 낮은 저항 상태에 있으며, 자유층(402)의 자화 배향은 기준층(404)의 자화 배향과 동일한(즉, 평행한) 방향을 갖는다.
따라서, 메모리 셀(400)(도 4b)에 낮은 저항 상태를 기록하기 위해, 전류는, 전자들이 아래쪽으로 흐르도록, 전극(406)으로부터 전극(408)으로 메모리 셀(400)을 지나게 인가될 것이다. 역으로, 메모리 셀(400)(도 4a)에 높은 저항 상태를 기록하기 위해, 전류는, 전자들이 위쪽으로 흐르도록, 전극(408)으로부터 전극(406)으로 메모리 셀(400)을 지나게 인가될 것이다.
본 개시의 다양한 구조들은 화학 기상 증착(CVD), 물리 기상 증착(PVD), 스퍼터 증착, 및 원자 층 증착(ALD)과 같은 박막 기술들에 의해 이루어질 수도 있다.
따라서, 보조층을 갖는 자기 스택의 실시예들이 개시된다. 상술된 구현들 및 다른 구현들은 다음의 청구항들의 범위 내에 있다. 당업자는, 본 개시가 개시된 실시예들 이외의 실시예들로 실시될 수 있다는 것을 인식할 것이다. 개시된 실시예들은 제한이 아니라 예시의 목적들을 위해 제시되고, 본 발명은 뒤따르는 청구항들에 의해서만 한정된다.
뒤따르는 청구항들에서의 "제 1", "제 2" 등과 같은 수치 식별자들의 사용은 식별 및 선행 기초를 제공하는 것의 목적들을 위한 것이다. 내용이 명백하게 다르게 언급하지 않는 한, 수치 식별자가 디바이스, 시스템, 또는 장치에 존재하도록 요구되는 그러한 엘리먼트들의 수를 지칭하는 것이 암시되서는 안된다. 예컨대, 디바이스가 제 1 층을 포함하는 경우에, 그 디바이스에서 제 2 층이 요구되는 것이 암시되서는 안된다.

Claims (20)

  1. 면외(out-of-plane) 자기 비등방성(magnetic anisotropy) 및 면외 자화 배향을 각각 가지며, 스핀 토크에 의해 스위칭 가능한 강자성 자유층 및 제 1 강자성 피닝된 기준층;
    상기 자유층과 상기 기준층 사이의 제 1 산화물 장벽층; 및
    상기 자유층에 근접하며, 약 500 Oe 미만의 낮은 자기 비등방성을 갖는 강자성 보조층을 포함하는, 자기 셀.
  2. 제 1 항에 있어서,
    상기 보조층은 면내(in-plane) 자기 비등방성을 갖는, 자기 셀.
  3. 제 1 항에 있어서,
    상기 보조층은 면외 자기 비등방성을 갖는, 자기 셀.
  4. 제 1 항에 있어서,
    상기 보조층은 Co, Ni, Fe, 또는 이들의 합금 중 적어도 하나를 포함하는, 자기 셀.
  5. 제 1 항에 있어서,
    상기 보조층은 약 1000 emu/cc 미만의 자기 모멘트를 갖는, 자기 셀.
  6. 제 1 항에 있어서,
    면외 자기 비등방성 및 면외 자화 배향을 갖는 제 2 피닝된 기준층을 더 포함하며,
    상기 보조층은 상기 자유층과 상기 제 2 기준층 사이에 포지셔닝되는, 자기 셀.
  7. 제 6 항에 있어서,
    제 1 향상층 및 제 2 향상층을 더 포함하며,
    상기 제 1 향상층은 상기 산화물 장벽층과 상기 자유층 사이에 존재하고, 상기 제 2 향상층은 상기 산화물 장벽층과 상기 제 1 기준층 사이에 존재하는, 자기 셀.
  8. 제 7 항에 있어서,
    상기 제 2 기준층에 근접한 제 3 향상층을 더 포함하는, 자기 셀.
  9. 제 8 항에 있어서,
    상기 보조층과 상기 제 3 향상층 사이에 제 2 산화물 장벽층을 더 포함하는, 자기 셀.
  10. 제 6 항에 있어서,
    상기 보조층과 상기 자유층 사이에 전도성 비-강자성 스페이서 층을 포함하는, 자기 셀.
  11. 제 6 항에 있어서,
    상기 보조층과 상기 자유층 사이에 전기 절연 스페이서 층을 포함하는, 자기 셀.
  12. 제 6 항에 있어서,
    상기 자기 셀을 통한 전류의 통과 시에, 상기 보조층의 자화 배향은 면내로부터 적어도 10도인, 자기 셀.
  13. 제 6 항에 있어서,
    상기 자기 셀은 자기 터널 접합 메모리 셀인, 자기 셀.
  14. 기판 상의 자기 메모리 셀로서,
    상기 기판에 수직하고 스핀 토크에 의해 스위칭 가능한, 면외 자화 배향 및 면외 자기 비등방성을 갖는 강자성 자유층;
    상기 기판에 수직한, 면외 자화 배향 및 면외 자기 비등방성을 갖는 제 1 강자성 피닝된 기준층;
    상기 자유층과 상기 제 1 기준층 사이의 산화물 장벽층; 및
    낮은 자기 비등방성을 가지며, 상기 자유층에 근접한 강자성 보조 스택을 포함하며,
    상기 보조 스택은 약 1000 emu/cc 미만의 자기 모멘트, 및 전류로부터의 전자 흐름의 방향으로 회전하는 자화 배향을 갖는 보조층을 포함하는, 자기 메모리 셀.
  15. 제 14 항에 있어서,
    상기 보조층은 면내 자기 비등방성을 갖는, 자기 메모리 셀.
  16. 제 15 항에 있어서,
    상기 보조층의 자화 배향은 면내로부터 적어도 10 도인, 자기 메모리 셀.
  17. 제 14 항에 있어서,
    상기 보조층은 약 500 Oe 미만의 낮은 자기 비등방성을 갖는, 자기 메모리 셀.
  18. 자기 셀에 기록하는 방법으로서,
    면외 비등방성 및 자화 배향을 각각 갖는, 자유층 및 기준층을 포함하는 자기 셀을 통해 전류를 지나가게 하는 단계 - 상기 전류는 전자 흐름 방향을 가짐 -;
    상기 자유층에 근접한 보조층의 자화 배향을 상기 전자 흐름 방향으로 회전시키는 단계 - 상기 보조층은 약 500 Oe 미만의 자기 비등방성을 가짐 -; 및
    상기 자유층의 자화 배향을 상기 전자 흐름 방향으로 배향시키는 단계를 포함하는, 자기 셀 기록 방법.
  19. 제 18 항에 있어서,
    면외 비등방성 및 자화 배향을 갖는 제 2 기준층을 통해 상기 전류를 지나가게 하는 단계를 더 포함하는, 자기 셀 기록 방법.
  20. 제 18 항에 있어서,
    상기 보조층의 자화 배향을 회전시키는 단계는, 상기 자화 배향을 면내로부터 적어도 10 도 회전시키는 단계를 포함하는, 자기 셀 기록 방법.
KR1020117028451A 2009-04-28 2010-04-27 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택 KR101405854B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/431,162 2009-04-28
US12/431,162 US7936598B2 (en) 2009-04-28 2009-04-28 Magnetic stack having assist layer
PCT/US2010/032483 WO2010126854A1 (en) 2009-04-28 2010-04-27 Magnetic stack with spin torque switching having a layer assisting said switching

Publications (2)

Publication Number Publication Date
KR20120025489A true KR20120025489A (ko) 2012-03-15
KR101405854B1 KR101405854B1 (ko) 2014-06-12

Family

ID=42246351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028451A KR101405854B1 (ko) 2009-04-28 2010-04-27 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택

Country Status (5)

Country Link
US (3) US7936598B2 (ko)
JP (1) JP5623507B2 (ko)
KR (1) KR101405854B1 (ko)
CN (1) CN102414756B (ko)
WO (1) WO2010126854A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014046360A1 (ko) * 2012-09-21 2014-03-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
WO2014046361A1 (ko) * 2012-09-21 2014-03-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 자기메모리 소자
WO2018074724A1 (ko) * 2016-10-21 2018-04-26 한국과학기술원 반도체 소자 및 반도체 로직 소자
US10360963B2 (en) 2016-10-21 2019-07-23 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
US11145807B2 (en) 2019-10-01 2021-10-12 SK Hynix Inc. Electronic device

Families Citing this family (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
FR2924261A1 (fr) * 2007-11-26 2009-05-29 Commissariat Energie Atomique Support d'enregistrement magnetique
US8279661B2 (en) * 2007-12-19 2012-10-02 Fuji Electric Co., Ltd. Magnetic memory element, driving method for the same, and nonvolatile storage device
US7940600B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
JP5479487B2 (ja) * 2010-03-31 2014-04-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8604572B2 (en) * 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
US8565010B2 (en) * 2011-02-16 2013-10-22 Avalanche Technology, Inc. Magnetic random access memory with field compensating layer and multi-level cell
FR2966636B1 (fr) * 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
US20120104522A1 (en) * 2010-11-01 2012-05-03 Seagate Technology Llc Magnetic tunnel junction cells having perpendicular anisotropy and enhancement layer
US8399941B2 (en) * 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
KR101463948B1 (ko) * 2010-11-08 2014-11-27 삼성전자주식회사 자기 기억 소자
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US8274811B2 (en) * 2010-11-22 2012-09-25 Headway Technologies, Inc. Assisting FGL oscillations with perpendicular anisotropy for MAMR
US8406045B1 (en) * 2011-01-19 2013-03-26 Grandis Inc. Three terminal magnetic element
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US8456894B2 (en) 2011-05-03 2013-06-04 International Business Machines Corporation Noncontact writing of nanometer scale magnetic bits using heat flow induced spin torque effect
US8456895B2 (en) * 2011-05-03 2013-06-04 International Business Machines Corporation Magnonic magnetic random access memory device
US8754491B2 (en) 2011-05-03 2014-06-17 International Business Machines Corporation Spin torque MRAM using bidirectional magnonic writing
JP2012238631A (ja) * 2011-05-10 2012-12-06 Sony Corp 記憶素子、記憶装置
WO2012159078A2 (en) 2011-05-19 2012-11-22 The Regents Of The University Of California Voltage-controlled magnetic anisotropy (vcma) switch and magneto-electric memory (meram)
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US20130307097A1 (en) * 2012-05-15 2013-11-21 Ge Yi Magnetoresistive random access memory cell design
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
WO2014022304A1 (en) 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
US9231191B2 (en) * 2012-08-20 2016-01-05 Industrial Technology Research Institute Magnetic tunnel junction device and method of making same
US8754500B2 (en) * 2012-08-29 2014-06-17 International Business Machines Corporation Plated lamination structures for integrated magnetic devices
US8773821B2 (en) * 2012-10-05 2014-07-08 Nve Corporation Magnetoresistive-based mixed anisotropy high field sensor
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
PL2846334T3 (pl) * 2013-09-05 2018-04-30 Deutsches Elektronen-Synchrotron Desy Sposób wytwarzania wielowarstwowego urządzenia magnetoelektronicznego i urządzenie magnetoelektroniczne
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9306155B2 (en) 2013-11-11 2016-04-05 Samsung Electronics Co., Ltd. Method and system for providing a bulk perpendicular magnetic anisotropy free layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9344345B2 (en) * 2014-03-19 2016-05-17 Micron Technology, Inc. Memory cells having a self-aligning polarizer
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9336797B2 (en) * 2014-05-29 2016-05-10 HGST Netherlands B.V. Extended spin torque oscillator
US9792971B2 (en) 2014-07-02 2017-10-17 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions with rare earth-transition metal layers
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
KR102080631B1 (ko) * 2014-08-08 2020-02-24 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 저항 효과 소자 및 자기 메모리 장치
US9337412B2 (en) * 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US20170077387A1 (en) * 2015-09-16 2017-03-16 Qualcomm Incorporated Magnetic tunnel junction (mtj) devices particularly suited for efficient spin-torque-transfer (stt) magnetic random access memory (mram) (stt mram)
US10134808B2 (en) 2015-11-02 2018-11-20 Qualcomm Incorporated Magnetic tunnel junction (MTJ) devices with heterogeneous free layer structure, particularly suited for spin-torque-transfer (STT) magnetic random access memory (MRAM) (STT MRAM)
WO2017086481A1 (ja) 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
KR102482373B1 (ko) 2015-11-24 2022-12-29 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US20220158082A1 (en) * 2016-07-29 2022-05-19 Tdk Corporation Spin current magnetization reversal element, element assembly, and method for producing spin current magnetization reversal element
US10418545B2 (en) * 2016-07-29 2019-09-17 Tdk Corporation Spin current magnetization reversal element, element assembly, and method for producing spin current magnetization reversal element
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10319901B2 (en) 2016-10-27 2019-06-11 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
US11276815B2 (en) 2016-10-27 2022-03-15 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
US10439130B2 (en) 2016-10-27 2019-10-08 Tdk Corporation Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element
US10079337B2 (en) * 2017-01-11 2018-09-18 International Business Machines Corporation Double magnetic tunnel junction with dynamic reference layer
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10971293B2 (en) * 2017-12-28 2021-04-06 Tdk Corporation Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and spin-orbit-torque magnetization rotational element manufacturing method
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
CN108267698B (zh) * 2018-01-08 2020-07-14 上海交通大学 一种提高层叠复合磁传感器灵敏度的方法
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
KR20200058655A (ko) * 2018-11-19 2020-05-28 삼성전자주식회사 자기 기억 소자
US10726892B2 (en) * 2018-12-06 2020-07-28 Sandisk Technologies Llc Metallic magnetic memory devices for cryogenic operation and methods of operating the same
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US10852369B2 (en) 2019-01-09 2020-12-01 Infineon Technologies Ag Stray field robust xMR sensor using perpendicular anisotropy
CN112186099B (zh) * 2019-07-02 2022-09-20 中电海康集团有限公司 磁性隧道结
CN114503296A (zh) * 2019-09-27 2022-05-13 华为技术有限公司 一种mtj单元、vcma驱动方法及mram
KR20210040229A (ko) * 2019-10-02 2021-04-13 삼성전자주식회사 자기 기억 소자
KR20210075405A (ko) * 2019-12-13 2021-06-23 에스케이하이닉스 주식회사 전자 장치
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11264562B1 (en) * 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11610731B2 (en) 2021-03-09 2023-03-21 Hirofusa Otsubo Apparatus for assembling a non-directional free electron generating repelling magnet combination
EP4362626A1 (en) * 2022-10-31 2024-05-01 Commissariat à l'énergie atomique et aux énergies alternatives Magnetic device and corresponding method

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US708869A (en) * 1901-10-09 1902-09-09 Joseph Davidoff Folding cot.
US6462919B1 (en) 1999-04-28 2002-10-08 Seagate Technology Llc Spin valve sensor with exchange tabs
US6650513B2 (en) 2001-01-29 2003-11-18 International Business Machines Corporation Magnetic devices with a ferromagnetic layer having perpendicular magnetic anisotropy and an antiferromagnetic layer for perpendicularly exchange biasing the ferromagnetic layer
JP4944315B2 (ja) * 2001-08-13 2012-05-30 キヤノン株式会社 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
TWI222630B (en) 2001-04-24 2004-10-21 Matsushita Electric Ind Co Ltd Magnetoresistive element and magnetoresistive memory device using the same
JP2003124541A (ja) 2001-10-12 2003-04-25 Nec Corp 交換結合膜、磁気抵抗効果素子、磁気ヘッド及び磁気ランダムアクセスメモリ
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
CN101114694A (zh) 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6933155B2 (en) 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US6980469B2 (en) 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7245462B2 (en) 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US20050136600A1 (en) 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) * 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7201977B2 (en) 2004-03-23 2007-04-10 Seagate Technology Llc Anti-ferromagnetically coupled granular-continuous magnetic recording media
US7233039B2 (en) 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7057921B2 (en) 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7369427B2 (en) 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7126202B2 (en) 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US7313013B2 (en) 2004-11-18 2007-12-25 International Business Machines Corporation Spin-current switchable magnetic memory element and method of fabricating the memory element
JP4575136B2 (ja) 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
US7241631B2 (en) 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
FR2883066B1 (fr) 2005-03-08 2007-05-11 Valeo Vision Sa Projecteur lumineux a plusieurs fonctions pour vehicule automobile
US7241632B2 (en) 2005-04-14 2007-07-10 Headway Technologies, Inc. MTJ read head with sidewall spacers
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US7518835B2 (en) 2005-07-01 2009-04-14 Grandis, Inc. Magnetic elements having a bias field and magnetic memory devices using the magnetic elements
US7230845B1 (en) 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
US7489541B2 (en) 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
JP2007088415A (ja) 2005-08-25 2007-04-05 Fujitsu Ltd 磁気抵抗効果素子、磁気ヘッド、磁気記憶装置、および磁気メモリ装置
US20070054450A1 (en) 2005-09-07 2007-03-08 Magic Technologies, Inc. Structure and fabrication of an MRAM cell
JP2007080952A (ja) 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US20070096229A1 (en) 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
US7486545B2 (en) 2005-11-01 2009-02-03 Magic Technologies, Inc. Thermally assisted integrated MRAM design and process for its manufacture
US7880249B2 (en) 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
KR100706806B1 (ko) 2006-01-27 2007-04-12 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US7630177B2 (en) 2006-02-14 2009-12-08 Hitachi Global Storage Technologies Netherlands B.V. Tunnel MR head with closed-edge laminated free layer
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7738287B2 (en) 2007-03-27 2010-06-15 Grandis, Inc. Method and system for providing field biased magnetic memory devices
JP2008252037A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2008252018A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US7486551B1 (en) 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
WO2008154519A1 (en) 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US7742328B2 (en) 2007-06-15 2010-06-22 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
US7394248B1 (en) 2007-08-02 2008-07-01 Magic Technologies, Inc. Method and structure to reset multi-element MTJ
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
JP4738395B2 (ja) 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US7826258B2 (en) * 2008-03-24 2010-11-02 Carnegie Mellon University Crossbar diode-switched magnetoresistive random access memory system
US20090302403A1 (en) 2008-06-05 2009-12-10 Nguyen Paul P Spin torque transfer magnetic memory cell
US8054677B2 (en) * 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8134864B2 (en) * 2008-08-14 2012-03-13 Regents Of The University Of Minnesota Exchange-assisted spin transfer torque switching
WO2010080542A1 (en) 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8374048B2 (en) 2010-08-11 2013-02-12 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014046360A1 (ko) * 2012-09-21 2014-03-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
WO2014046361A1 (ko) * 2012-09-21 2014-03-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 자기메모리 소자
WO2018074724A1 (ko) * 2016-10-21 2018-04-26 한국과학기술원 반도체 소자 및 반도체 로직 소자
US10360963B2 (en) 2016-10-21 2019-07-23 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
US10861526B2 (en) 2016-10-21 2020-12-08 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
US11205466B2 (en) 2016-10-21 2021-12-21 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
US11145807B2 (en) 2019-10-01 2021-10-12 SK Hynix Inc. Electronic device

Also Published As

Publication number Publication date
US20110058412A1 (en) 2011-03-10
US8670271B2 (en) 2014-03-11
CN102414756B (zh) 2015-07-22
WO2010126854A1 (en) 2010-11-04
CN102414756A (zh) 2012-04-11
JP5623507B2 (ja) 2014-11-12
JP2012525710A (ja) 2012-10-22
US20100271870A1 (en) 2010-10-28
KR101405854B1 (ko) 2014-06-12
US20130228884A1 (en) 2013-09-05
US8416620B2 (en) 2013-04-09
US7936598B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
KR101405854B1 (ko) 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택
CN108604632B (zh) 具有磁性隧道结及热稳定性增强层的存储器单元
US8039913B2 (en) Magnetic stack with laminated layer
US9165625B2 (en) ST-RAM cells with perpendicular anisotropy
US8963222B2 (en) Spin hall effect magnetic-RAM
US7999338B2 (en) Magnetic stack having reference layers with orthogonal magnetization orientation directions
US7939188B2 (en) Magnetic stack design
KR101338050B1 (ko) 평면외 자기 터널 접합 셀들을 스위칭하는 방법
US20120104522A1 (en) Magnetic tunnel junction cells having perpendicular anisotropy and enhancement layer
EP2656346B1 (en) Memory array having local source lines
US20100091564A1 (en) Magnetic stack having reduced switching current
US8519495B2 (en) Single line MRAM

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 5