JP5479487B2 - 磁気抵抗素子及び磁気メモリ - Google Patents

磁気抵抗素子及び磁気メモリ Download PDF

Info

Publication number
JP5479487B2
JP5479487B2 JP2011539815A JP2011539815A JP5479487B2 JP 5479487 B2 JP5479487 B2 JP 5479487B2 JP 2011539815 A JP2011539815 A JP 2011539815A JP 2011539815 A JP2011539815 A JP 2011539815A JP 5479487 B2 JP5479487 B2 JP 5479487B2
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic material
magnetic
magnetic layer
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011539815A
Other languages
English (en)
Other versions
JPWO2011121777A1 (ja
Inventor
俊彦 永瀬
正 甲斐
勝哉 西山
英二 北川
忠臣 大坊
昌彦 中山
真 長嶺
茂人 深津
将寿 吉川
博明 與田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPWO2011121777A1 publication Critical patent/JPWO2011121777A1/ja
Application granted granted Critical
Publication of JP5479487B2 publication Critical patent/JP5479487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H01F10/3231—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
    • H01F10/3236—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer made of a noble metal, e.g.(Co/Pt) n multilayers having perpendicular anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/123—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys having a L10 crystallographic structure, e.g. [Co,Fe][Pt,Pd] thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気抵抗素子及び磁気メモリに関する。
近年、高速読み書き、大容量、低消費電力動作も可能な次世代の固体不揮発メモリとして、強磁性体の磁気抵抗効果を利用した磁気ランダムアクセスメモリ（Magnetic Random Access Memory：以下、ＭＲＡＭと記す）への関心が高まっている。特に、強磁性トンネル接合を有する磁気抵抗素子は、大きな磁気抵抗変化率を示すことが見いだされて以来、注目されている。
強磁性トンネル接合は、磁化方向が可変な記憶層と、絶縁体層と、記憶層と対向し、所定の磁化方向を維持する固定層との三層積層構造が基本となる。この強磁性トンネル接合に電流を流すと、絶縁体層をトンネルして電流が流れる。このとき、接合部の抵抗は、記憶層と固定層の磁化方向の相対角により変化し、磁化方向が平行のとき極小値を、反平行のとき極大値をとる。
この抵抗変化はトンネル磁気抵抗効果（Tunneling Magneto-Resistance effect：以下、ＴＭＲ効果と記す）と呼ばれ、実際に一つの記憶セルとして強磁性トンネル接合を有する磁気抵抗素子を用いる場合には、記憶層と固定層との磁化の平行、反平行状態（即ち抵抗の極小、極大）を二進情報の“０”又は“１”に対応づけることにより、情報を記憶する。
磁気抵抗素子の記憶の書き込みには、記憶セル近傍に書き込み配線を配置し、電流を流した際に発生する電流磁場によって、記憶層の磁化方向のみを反転させる磁場書き込み方式が知られている。
しかし、大容量メモリを実現するために、素子サイズを小さくすると、記憶層を構成する磁性体の保磁力（Ｈｃ）が原理的に大きくなるため、書き込みに必要な電流が素子を微細化するほど大きくなる傾向がある。また、書き込み配線からの電流磁場はセルサイズの縮小に対し原理的に小さくなるため、磁場書き込み方式では、大容量設計で要求されるセルサイズの縮小と書き込み電流の低減を両立することは困難である。
一方、近年この課題を克服する書き込み方式としてスピン角運動量移動（SMT：spin-momentum-transfer）を用いた書込み（スピン注入書き込み）方式が提案されている（特許文献１を参照）。この方式は、磁気抵抗素子にスピン偏極電流を流して記憶層の磁化方向を反転させるもので、さらに記憶層を形成する磁性層の体積が小さいほど注入するスピン偏極電子も少なくてよいため、素子の微細化と低電流化を両立できる書き込み方式として期待されている。
しかし、大容量化を達成するために素子を微細化すると、記憶層の磁化方向を一方向に維持するためのエネルギー障壁即ち磁気異方性エネルギーが熱エネルギーより小さくなり、結果として磁性体の磁化方向が揺らぎ（熱擾乱）、記憶情報をもはや維持できなくなるという問題が顕在化する。
一般的に、磁化方向が反転するために必要なエネルギー障壁は、磁気異方性定数（単位体積当りの磁気異方性エネルギー）と磁化反転単位体積の積で表わされるため、微細な素子サイズ領域で熱擾乱に対する耐性を確保するためには、磁気異方性定数が大きな材料を選択する必要がある。
これまで主に検討されている面内磁化型の構成では、形状磁気異方性を利用するのが一般的である。この場合、磁気異方性エネルギーを増加させるには、磁気抵抗素子のアスペクト比を大きくする、記憶層の膜厚を厚くする、記憶層の飽和磁化を大きくするなどの対策が必要となるが、これらの方策は、スピン注入方式の特徴を考えたとき、いずれも反転電流の増大を招くため、微細化に適さない。
一方、形状磁気異方性ではなく、大きな結晶磁気異方性を有する材料を利用することも考えられるが、その場合、面内方向の磁化容易軸は、膜面内で大きく分散してしまうため、ＭＲ比（Magnetoresistance ratio）が低下、或いはインコヒーレントな歳差運動が誘発され、結果として反転電流が増加してしまうこととなる。そのためこの方策もまた好ましくない。
また、面内磁化型の構成では、形状により発現する磁気異方性を利用しているため、反転電流は形状のばらつきに敏感となる。その結果、微細化に伴い形状のばらつきが増加すると、反転電流のばらつきも増加する。
これに対し、磁気抵抗素子を構成する強磁性材料に、膜面垂直方向に磁化容易軸を有する、いわゆる垂直磁化膜を用いることが考えられる。垂直磁化型の構成で結晶磁気異方性を利用する場合、形状異方性を利用しないため、素子形状を面内磁化型に比べて小さくすることができる。また、磁化容易方向の分散も小さくできるため、大きな結晶磁気異方性を有する材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流の両立が実現できると期待される。
垂直磁化膜に用いる材料系としては、Ｌ１Ｏ規則合金系（ＦｅＰｔ、ＣｏＰｔなど）や、多層膜（Ｃｏ／Ｐｔ，Ｐｄ）系、ｈｃｐ系（ＣｏＣｒＰｔなど）、ＲＥ−ＴＭ系（Ｔｂ−ＣｏＦｅなど）が挙げられる。
一般的に、非特許文献１に記載されているように、スピン注入方式によって磁化を反転させるための反転電流は、記憶層の飽和磁化Ｍｓ及び磁気緩和定数αに依存する。このため、低電流のスピン注入によって記憶層の磁化を反転させるには、飽和磁化Ｍｓ及び磁気緩和定数αを小さくすることが重要である。
ここで、飽和磁化Ｍｓは、磁性材料の組成の調整や、非磁性元素の添加などにより小さくすることができる。しかし、飽和磁化Ｍｓの低減は、その他の特性に悪影響を与えるものであってはならない。
また、磁気緩和定数αは、小さな磁気緩和定数を持つ磁性層と大きな磁気緩和定数を持つ垂直磁化膜（例えば、上述の材料系）との積層膜により小さくすることができる（特許文献２を参照）。しかし、今後の更なる大容量化を考慮すると、この対策のみでは、反転電流の低電流化は不十分である。
米国特許第6,256,223号明細書 特開2007-142364号公報
C. Slonczewski,"Current-driven ecitation of magnetic multilayers",「JORNAL OF MAGNETISM AND MAGNETIC MATERIALS」,1996, VOLUME 159, p.L1-L7 Jpn. J. Appl. Phys., 45, 3889
本発明は、熱的に安定であると同時に低電流の磁化反転を可能とするスピン注入書き込み方式のための磁気抵抗素子及びそれを用いた磁気メモリを提案する。
本発明の例に係わる磁気抵抗素子は、膜面垂直方向に磁化容易軸を有する磁化方向が可変の第１磁性層と、膜面垂直方向に磁化容易軸を有する磁化方向が不変の第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられる第１非磁性層とを備え、前記第１磁性層は、少なくとも第１強磁性材料と第２強磁性材料とが積層された構造を有し、前記第１強磁性材料は、前記第１非磁性層と前記第２強磁性材料との間に配置され、前記第１磁性層の磁化方向は、前記第１磁性層、前記第１非磁性層及び前記第２磁性層を貫く電流により変化し、前記第２強磁性材料の垂直磁気異方性は、前記第１強磁性材料の垂直磁気異方性より小さく、前記第１強磁性材料の膜厚は、前記第２強磁性材料の膜厚より薄い。
本発明の例に係わる磁気抵抗素子は、膜面垂直方向に磁化容易軸を有する磁化方向が可変の第１磁性層と、膜面垂直方向に磁化容易軸を有する磁化方向が不変の第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられる第１非磁性層とを備え、前記第１磁性層は、少なくとも第１強磁性材料と第２強磁性材料とが積層された構造を有し、前記第１強磁性材料は、前記第１非磁性層と前記第２強磁性材料との間に配置され、前記第１磁性層の磁化方向は、前記第１磁性層、前記第１非磁性層及び前記第２磁性層を貫く電流により変化し、前記第２強磁性材料の垂直磁気異方性は、前記第１強磁性材料の垂直磁気異方性より小さく、前記第１強磁性材料の単位面積当たりの磁気モーメントは、前記第２強磁性材料の単位面積当たりの磁気モーメントより小さい。
本発明の例に係わる磁気メモリは、前記磁気抵抗素子と、前記磁気抵抗素子を挟み込み、前記磁気抵抗素子に対して通電を行う第１及び第２電極とを含むメモリセルを備える。
本発明によれば、熱的に安定であると同時に低電流の磁化反転を可能とするスピン注入書き込み方式のための磁気抵抗素子及びそれを用いた磁気メモリを提供できる。
第１実施形態のＭＲ素子の主要部を示す図。 図１の変形例を示す図。 図１の変形例を示す図。 垂直磁気異方性エネルギーのＰｄ濃度依存性を示す図。 残留磁化比と膜厚との関係を示す図。 残留磁化比と単位面積当たりの磁気モーメント比との関係を示す図。 残留磁化比と膜厚との関係を示す図。 第１実施形態の下地層及び記憶層を含む積層構造を示す断面図。 第２実施形態のＭＲＡＭを示す回路図。 １個のメモリセルＭＣを示す断面図。 ＤＳＬモデムのＤＳＬデータパス部を示すブロック図。 携帯電話端末を示すブロック図。 ＭＲＡＭカードを示す上面図。 転写装置を示す平面図。 転写装置を示す断面図。 はめ込み型の転写装置を示す断面図。 スライド型の転写装置を示す断面図。
本発明の実施形態に係わる磁気抵抗素子の基本概念を説明する。
以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す各実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
（第１実施形態）
第１実施形態は、磁気抵抗素子に関する。
（１）磁気抵抗素子の構造
図１は、本発明の第１実施形態の磁気抵抗素子の主要部を示している。
図１において、矢印は磁化方向を示している。本明細書及び特許請求の範囲でいう磁気抵抗素子とは、半導体或いは絶縁体をスペーサ層に用いるＴＭＲ（トンネル磁気抵抗効果）素子を指す。また、以下の図では、磁気抵抗素子の主要部を示しているが、図示の構成を含んでいれば、さらなる層を含んでいても構わない。
磁気抵抗素子１は、スピン注入磁化反転方式によって書き込みを行う。即ち、各層に対し膜面垂直方向に流すスピン偏極電流の方向に応じて、記憶層と固定層の磁化の相対角を平行、反平行状態（即ち抵抗の極小、極大）とを変化させ、二進情報の“０”又は“１”に対応づけることにより、情報を記憶する。
図１に示すように、磁気抵抗素子１は、少なくとも、２つの磁性層２、３と、磁性層２、３の間に設けられる非磁性層４とを有する。磁性層３は、膜面に垂直な方向に磁化容易軸を有し、膜面と交わる面に沿って回転する。以下、磁性層３を記憶層（自由層、磁化自由層、磁化可変層、記録層）と称する。記憶層（磁性層３）は、少なくとも第１強磁性材料と第２強磁性材料とが積層された構造を有する。記憶層（磁性層３）の詳細な性質については、後述する。以下、膜面垂直方向の磁化を垂直磁化と称する。
磁性層２は、膜面に垂直な方向に磁化容易軸を有し、記憶層に対し磁化方向が固定されている。以下、磁性層２を固定層（磁化固定層、参照層、磁化参照層、ピン層、基準層、磁化基準層）と称する。固定層の詳細な性質については後述する。尚、図１では、固定層（磁性層２）の磁化方向は、典型例として基板に対し反対方向（上）を向いているが、基板方向（下）を向いていても構わない。
非磁性層（トンネルバリア層）４は、酸化物などの絶縁膜から構成される。非磁性層４のより詳細な性質については、後述する。
磁気抵抗素子１は、スピン注入書込み方式に用いる磁気抵抗素子である。即ち、書き込みの際は、固定層（磁性層２）から記憶層（磁性層３）へ、又は記憶層（磁性層３）から固定層（磁性層２）へ、膜面垂直方向に電流を流すことによって、スピン情報を蓄積される電子が固定層（磁性層２）から記憶層（磁性層３）へ注入される。
この注入される電子のスピン角運動量が、スピン角運動量の保存則に従って記憶層（磁性層３）の電子に移動されることによって、記憶層（磁性層３）の磁化が反転することになる。即ち、記憶層（磁性層３）の磁化方向は、記憶層（磁性層３）、非磁性層４及び固定層（磁性層２）を貫く双方向電流により変化する。
図１は、下地層５の上に記憶層（磁性層３）が形成され、非磁性層４の上に固定層（磁性層２）が形成される、いわゆるトップピン構造を示している。
記憶層（磁性層３）の下には下地層５がさらに形成されてもよい。下地層５は、記憶層（磁性層３）より上の層の結晶配向性及び結晶粒径などの結晶性を制御するために用いられるが、詳細な性質については後述する。
固定層（磁性層２）上にはキャップ層６がさらに形成されていてもよい。キャップ層６は、磁性層の酸化防止等、主として保護層として機能する。
ここで、記憶層（磁性層３）を構成する第２強磁性材料の垂直磁気異方性は、第１強磁性材料の垂直磁気異方性よりも小さい。また、第１強磁性材料の単位面積当たりの磁気モーメントは、第２強磁性材料の単位面積当たりの磁気モーメントよりも小さい。第１強磁性材料の膜厚は、第２強磁性材料の膜厚よりも薄い。
第１強磁性材料は、例えば、ＣｏとＰｄ、又は、ＣｏとＰｔを含む合金であり、その合金の原子稠密面に対して優先配向される。
第２強磁性材料は、例えば、Ｃｏ、Ｆｅ及びＢを含む合金（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙ、ｘ≧２０ａｔ％、０＜ｙ≦３０ａｔ％である。また、第２強磁性材料は、例えば、Ｃｏ及びＦｅを含み、さらに、Ｔａ、Ｓｉ、Ｎｂ、Ｖ、Ｗ、Ｃｒ、Ｍｏ、Ｂの少なくとも１つを含む合金であってもよい。また、例えば、ＣｏＦｅＢ/ＣｏＦｅＴａ、ＣｏＦｅＢ／ＣｏＦｅＢＴａのように、それらが積層された形態でもよい。
第２強磁性材料は、立方晶構造又は正方晶構造からなり、（１００）面に配向した結晶粒を含んでいても構わない。
図２は、図１の磁気抵抗素子の変形例を示している。
図２の構造が図１の構造と異なる点は、固定層（磁性層２）と非磁性層４との間に界面層１１が挿入されていることにある。界面層１１は強磁性体からなり、固定層（磁性層２）と非磁性層４の界面での格子ミスマッチを緩和する効果を有するとともに、高分極率材料を用いることにより高ＴＭＲと高いスピン注入効率を実現する効果も有する。界面層１１は、強磁性体からなる。界面層１１の詳細な性質については、後述する。
図３は、図１の磁気抵抗素子の変形例を示している。
図３の構造が図１の構造と異なる点は、固定層（磁性層２）とキャップ層６の間に、非磁性層２１とバイアス層（シフト調整層）２２とが挿入されていることにある。
バイアス層２２は、強磁性体からなり、膜面垂直方向に磁化容易軸を有する垂直磁化膜であり、かつ固定層（磁性層２）の磁化方向と反対方向に固定されている。バイアス層２２は、素子加工時に問題となる、固定層（磁性層２）からの漏れ磁場による記憶層反転特性のオフセットを、逆方向へ調整する効果を有する。
また、図３の構造においても、図２と同様に、非磁性層４と固定層（磁性層２）との間に界面層が挿入されていても構わない。非磁性層２１及びバイアス層２２の詳細な性質については、後述する。
（２）記憶層
磁気抵抗素子１の記憶層（磁性層３）として垂直磁化膜を用いる場合、前述の通り形状異方性を利用しないため、素子形状を面内磁化型に比し小さくでき、大きな垂直磁気異方性を示す材料を採用することにより、熱擾乱耐性を維持しつつ、微細化と低電流の両立が可能となる。以下に記憶層として具備すべき性質、及び材料選択の具体例について詳細に説明する。
（２−１）記憶層が具備すべき性質
記憶層として垂直磁化材料を用いる場合、対するその熱擾乱指数Δは、実効的な異方性エネルギーＫｕ ｅｆｆ・Ｖと熱エネルギーｋＢＴとの比をとって、下記のように表される。
Δ＝Ｋｕ ｅｆｆ・Ｖ／ｋＢＴ
＝（Ｋｕ−２πＮＭＳ ２）・Ｖa／ｋＢＴ ・・・（式１）
ここで、
Ｋｕ：垂直磁気異方性定数
ＭＳ：飽和磁化
Ｎ：反磁場係数
Ｖa：磁化反転単位体積
Ｔ：絶対温度
である。
熱エネルギーにより磁化が揺らぐ問題（熱擾乱）を回避するには、Δ＞〜６０が必要条件となるが、大容量化を念頭に素子サイズが小さくなる、若しくは膜厚が薄くなると、Ｖaが小さくなり、記憶が維持できなくなり（＝熱擾乱）、不安定となることが懸念される。
そのため、記憶層としては、垂直磁気異方性定数Ｋｕが大きい、かつ／或いは、飽和磁化ＭＳが小さい材料を選択することが望ましい。
一方、垂直磁化方式のスピン注入書き込みによる磁化反転に必要な臨界電流ＩＣは、一般的に、下記のように表される。
Ｉｃ∝α／η・Δ ・・・（式２）
ここで、
α：磁気緩和定数
η：スピン注入効率係数
である。
（２−２）記憶層材料
上記のように、垂直磁化膜であり、かつ十分な熱擾乱耐性と低電流での磁化反転とを両立するためには、熱擾乱指数（Δ）を維持しながら、磁気緩和定数αを小さく、スピン注入効率係数ηを大きくすることが望ましい。
スピン注入効率係数ηは、分極率に対して単調に増加するため、高い分極率を示す材料が望ましい。磁気緩和定数αの低減は、特許文献２に記載されているように、小さな磁気緩和定数α-smallを有する磁性層と大きな磁気緩和定数α-largeを有する垂直磁化膜との積層膜により達成できる。
小さな磁気緩和定数α-smallを有する磁性層は、その垂直磁気異方性が、垂直磁化膜の垂直磁気異方性よりも小さい材料から構成される。しかし、この場合、小さな磁気緩和定数α-smallを有する磁性層の膜厚が垂直磁化膜の膜厚よりも薄く、反転電流の低減が十分ではない。このため、今後の大容量化を考慮すると、低電流化をさらに推し進める必要がある。
本発明では、記憶層（磁性層３）を第１及び第２強磁性材料から構成し、第１強磁性材料としての垂直磁化膜は、その膜厚が２ｎｍ以下の非常に薄い領域でも十分に高い垂直磁気異方性定数Ｋｕを有している。このため、第２強磁性材料は、その垂直磁気異方性が第１強磁性材料の垂直磁気異方性よりも小さく、その膜厚が第１強磁性材料の膜厚よりも厚くても、第１及び第２強磁性材料の磁気交換結合により垂直磁化膜となる。
これにより、第２強磁性材料の特徴を記憶層（磁性層３）に反映させることができる。例えば、第２強磁性材料は、磁気緩和定数αが小さく、非磁性層４を構成する材料（ＮａＣｌ構造の酸化物など）との相性がよく、高い分極率を有し、高いスピン注入効率係数ηを発現する材料から構成することができる。第２強磁性材料の具体例については、後に詳しく説明する。
以下に具体的に説明する。
（２−２−１）記憶層を構成する第１強磁性材料の実施例１
第１実施形態に係わる磁気抵抗素子１の記憶層（磁性層３）を構成する第１強磁性材料は、コバルト（Ｃｏ）、パラジウム（Ｐｄ）からなる合金から構成される。垂直磁化膜とするためには、膜面面内を稠密に配し、即ちｆｃｃ（１１１）配向、或いは、ｈｃｐ(０００１)方向に成長させればよい。
具体的には、図１乃至図３に示す下地層５を適切に選択することにより、結晶配向成長を制御することが可能である。下地層５の詳細及び具体的な作製方法については後述する。
図４は、ＣｏＰｄ膜の実効的な垂直磁気異方性エネルギーのＰｄ濃度依存性を示している。
横軸は、Ｐｄ組成比を示し、縦軸は、磁気異方性定数Ｋｕ ｅｆｆを示している。同図により、Ｐｄ組成比を変化させ、飽和磁化Ｍｓを変化させながら１×１０７（ｅｒｇ／ｃｃ）以上の高い垂直磁気異方性が可能となることが判った。
この高い垂直磁気異方性により、微細化しても、高い熱安定性を示すことができる磁気抵抗素子を提供することが可能となる。
（２−２−２）記憶層を構成する第２強磁性材料の実施例１
第１実施形態に係わる磁気抵抗素子１の記憶層（磁性層３）を構成する第２強磁性材料は、Ｃｏ,Ｆｅ,Ｎｉのいずれかの元素あるいは少なくとも１元素以上含む合金からなる。例えば、Ｃｏ−Ｆｅ−Ｎｉの３元合金の磁気緩和定数αは、非特許文献２に示されているように、特に、Ｃｏ−Ｆｅ、Ｎｉ―Ｆｅで小さい。このため、これらは、第２強磁性材料に適している。
また、第２強磁性材料は、後述する界面層と同様の機能を有しているのが望ましい。
即ち、非磁性層４にＮａＣｌ構造の酸化物を用いた場合、これらのＮａＣｌ構造の酸化物は、(i) Ｆｅ、Ｃｏ、Ｎｉの１つ以上を含む、例えば、アモルファスＣｏＦｅＮｉＢ合金上、或いは、(ii) 体心立方（BCC : body-centered cubic）構造で（１００）優先配向面を有し、Ｆｅ、Ｃｏ、Ｎｉの１つ以上を含む合金上で、結晶成長させると、（１００）面を優先配向面として成長し易い。
特に、Ｂ、Ｃ、Ｎなどを添加したＣｏＦｅ―Ｘ（Ｘは、Ｂ、Ｃ、Ｎの少なくとも１つ）アモルファス合金上では、非常に容易に（１００）面を優先配向させることが可能である。ＣｏＦｅ−Ｂについては、非特許文献２によれば、磁気緩和定数が小さく、第２強磁性材料に適している。
（２−２−３）第１及び第２強磁性材料の積層構造に係わる実施例
この実施例では、磁気抵抗素子１の記憶層（磁性層３）は、第１強磁性材料をＣｏ５７Ｐｄ４３とし、第２強磁性材料をＣｏ４０Ｆｅ４０Ｂ２０とする。即ち、積層構造は、Ｃｏ４０Ｆｅ４０Ｂ２０／Ｃｏ５７Ｐｄ４３である。
図５は、残留磁化比と膜厚との関係を示している。
ここでは、膜厚は、第２強磁性材料としてのＣｏＦｅＢ（ＣＦＢ）の膜厚とし、残留磁化比は、膜面垂直方向に磁場を印加して測定した磁化曲線の飽和磁化Ｍｓと残留磁化Ｍｒ（磁場０における磁化）との比（Ｍｒ／Ｍｓ）とする。
各プロットは、ＣｏＰｄ合金の膜厚（２．４ｎｍ、１．２ｎｍ、０．８ｎｍ）と膜形成後の熱処理温度（３００℃）とをパラメータとする。膜厚２．４ｎｍのＣｏＰｄ合金の垂直磁気異方性が大きいことは上述の通りである。しかし、膜厚０．８ｎｍのＣｏＰｄ合金は、それよりも膜厚が厚いＣｏＦｅＢを積層しても、（Ｍｒ／Ｍｓ）がほぼ１となり、膜面垂直方向が磁化容易軸となる。
本図から分かることは、第１強磁性材料の膜厚が第２強磁性材料の膜厚より厚い領域はもちろんのこと、第１強磁性材料の膜厚が第２強磁性材料の膜厚より薄い領域においても、（Ｍｒ／Ｍｓ）がほぼ１を確保している構成を実現できることにある。
即ち、第２強磁性材料の垂直磁気異方性が第１強磁性材料の垂直磁気異方性よりも小さいときに、第１強磁性材料の膜厚が第２強磁性材料の膜厚より薄くても、第１及び第２強磁性材料からなる記憶層全体として垂直磁気異方性を確保できる（膜面垂直方向が磁化容易軸となる）、ということが、本図から明らかになった。
図６は、残留磁化比と単位面積当たりの磁気モーメント比との関係を示している。
残留磁化比（Ｍｒ／Ｍｓ）は、図５と同じである。磁気モーメント比は、第２強磁性材料であるＣｏＦｅＢの単位面積当たりの磁気モーメントＭ２と第１強磁性材料であるＣｏＰｄ合金の単位面積当たりの磁気モーメントＭ１（飽和磁化と膜厚の積）との比（Ｍ２／Ｍ１）とする。残留磁化比を大きく（例えば、０．９近傍以上）とするため、Ｍ２／Ｍ１は、望ましくは２．８以下、さらに望ましくは２．２以下にする。
磁気モーメント比は、第１強磁性材料と第２強磁性材料のいずれが記憶層として大きく寄与するかの尺度となる。
本図から分かることは、第１強磁性材料の単位面積当たりの磁気モーメントＭ１が第２強磁性材料の単位面積当たりの磁気モーメントＭ２より大きい領域はもちろんのこと、第１強磁性材料の単位面積当たりの磁気モーメントＭ１が第２強磁性材料の単位面積当たりの磁気モーメントＭ２より小さい領域においても、ほぼ１を確保している構成を実現できることにある。
即ち、第２強磁性材料の垂直磁気異方性が第１強磁性材料の垂直磁気異方性よりも小さいときに、第１強磁性材料の単位面積当たりの磁気モーメントＭ１が第２強磁性材料の単位面積当たりの磁気モーメントＭ２より小さくても、第１及び第２強磁性材料からなる記憶層全体として垂直磁気異方性を確保できる（膜面垂直方向が磁化容易軸となる）、ということが、本図から明らかになった。
Ｍｒ／Ｍｓがほぼ１であるということは、磁場が印加されていない状態で磁化方向が膜面に垂直な方向にほぼ揃っていることになる。つまり、Ｍｒ／Ｍｓが１よりも小さくなるにつれて、磁化が膜面垂直方向から傾いている成分が存在することになる。磁気抵抗比は固定層と記憶層の２つの磁化の相対角度にも依存するため、Ｍｒ／Ｍｓは０．９以上が好ましく、０．９５以上がより好ましいと言える。また、図５および図６において、Ｍｒ／Ｍｓが１を超える測定点もあるが、ＶＳＭ測定時に生ずる誤差である。
図７は、残留磁化比と膜厚との関係を示している。
ここでは、膜厚は、第２強磁性材料としてのＣｏＦｅＢ（ＣＦＢ）−Ｔａの膜厚とし、残留磁化比は、膜面垂直方向に磁場を印加して測定した磁化曲線の飽和磁化Ｍｓと残留磁化Ｍｒ（磁場０における磁化）との比（Ｍｒ／Ｍｓ）とする。
ＣｏＦｅＢ−Ｔａとは、Ｃｏ４０Ｆｅ４０Ｂ２０にＴａを添加した材料である。これに代えて、ＣｏＦｅＢとＴａとを積層した材料を用いてもよい。例えば、ＣｏＦｅＢ／Ｔａ／ＣｏＦｅＢ（Ｃｏ４０Ｆｅ４０Ｂ２０／Ｔａ／Ｃｏ４０Ｆｅ４０Ｂ２０等）や、ＣｏＦｅＢ／Ｔａ（Ｃｏ４０Ｆｅ４０Ｂ２０／Ｔａ等）などである。また、第１の強磁性層材料は、Ｃｏ５７Ｐｄ４３とする。
各プロットは、ＣｏＰｄ合金の膜厚（０．５ｎｍ、０．６ｎｍ、０．７ｎｍ）をパラメータとする。ＣｏＦｅＢ−Ｔａの膜厚がＣｏＰｄ合金の膜厚よりも厚い領域でも、（Ｍｒ／Ｍｓ）がほぼ１となり、垂直磁化膜となっていることがわかる。このとき、Ｔａは、ＣｏＦｅＢに対し、５〜３０ｖｏｌ％、例えば、２０ｖｏｌ％程度添加し、Ｍｓは、７００ｅｍｕ／ｃｃ程度である。Ｔａ添加量を変えることでＭｓを調整することができる。また、添加元素は、Ｔａに限られない。Ｍｓを調整するためのＴａに代わる元素として、例えば、Ｔｉ,Ｖ,Ｃｒ,Ｚｒ,Ｎｂ,Ｍｏ,Ｈｆ,Ｗなどがある。
本図からは、図５と同様に、第２強磁性材料の垂直磁気異方性が第１強磁性材料の垂直磁気異方性よりも小さいときに、第１強磁性材料の膜厚が第２強磁性材料の膜厚より薄くても、第１及び第２強磁性材料からなる記憶層全体として垂直磁気異方性を確保できる（膜面垂直方向が磁化容易軸となる）、ということが分かる。
また、ＣｏＰｄ合金の３通りの膜厚の全てにおいて、ＣｏＦｅＢ−Ｔａの膜厚が１．８ｎｍ以下のときに、Ｍｒ/Ｍｓを０．９にすることができる。即ち、ＣｏＦｅＢ−Ｔａの膜厚は、１．８ｎｍ以下であるのが望ましい。
さらに、ＣｏＦｅＢ−Ｔａの膜厚とＣｏＰｄ合金の膜厚との比Ｒtで考えると、Ｒtは、３．８未満が望ましい。さらに、Ｒtは、３．６（＝１．８ｎｍ/０．５ｎｍ）以下、望ましくは３．０（＝１．８ｎｍ/０．６ｎｍ）以下、さらに望ましくは２．５７（＝１．８ｎｍ/０．７ｎｍ）以下である。
第１強磁性材料の単位面積当たりの磁気モーメントＭ１が第２強磁性材料の磁気モーメントＭ２より小さい場合でも、第２強磁性材料の膜厚ｔ２が第１強磁性材料の膜厚ｔ１よりも薄い場合も存在する。このケースは、第１強磁性材料の飽和磁化に比較して第２強磁性材料の飽和磁化が大きいときに相当する。例えば、J.Appl.Phys.105 (2009) 07B726に開示されているようにCo50Pt50に対し、Co-Ni-Pt合金とすると、CoPtの940emu/ccからCo-Ni-Ptの500〜600emu/cc程度に小さくすることができる。CoFeBの飽和磁化は組成にもよるが1000〜1400emu/cc程度である。
（３）下地層
上述の記憶層の詳細な説明に示す通り、膜面に対して垂直方向を磁化容易軸とする垂直磁化膜を形成するには、原子稠密面が配向しやすい構造を取る必要がある。即ち、結晶配向性をｆｃｃ（１１１）面、ｈｃｐ（００１）面が配向するように制御する必要があり、そのため下地層材料及び積層構成の選択が重要となる。
（３−１）下地層の積層構成
図８は、下地層及び記憶層（磁性層）を含む積層構造を示す断面図である。
この積層構造は、熱酸化膜付きＳｉ基板７上に下地層５を設けた構造である。また、下地層５上には、記憶層（磁性層３）として、例えば、膜厚２ｎｍ程度のＣｏＰｄを設ける。ＣｏＰｄよりも上の構成は、図１乃至図３に示す通りである。
第１実施形態に係わる磁気抵抗素子の下地層５のうち、下地層３３はＣｏＰｄおよびＣｏＰｔ合金と格子整合性する金属材料が好ましい。下地層３１は、Ｓｉ基板７との密着性を向上させると共に、下地層３２、３３の平滑性及び結晶配向性を向上させるような材料および構成が好ましい。下地層３２，３３は、膜厚３ｎｍ程度のＲｕ層、膜厚３ｎｍ程度のＰｔ層などから構成するのが好ましい。
下地層３１〜３３の具体的な材料については後述する。
（３−２）下地層の材料
下地層３３としては、稠密構造を有する金属が用いられる。
ＣｏＰｄ合金、ＣｏＰｔ合金と格子整合し、稠密構造を有する金属としては、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ等が挙げられる。また、例えば、金属が１元素ではなく、Ｐｔ−Ｐｄ、Ｐｔ−Ｉｒのように、上述の金属が２元素、或いは３元素以上で構成される合金を用いてもよい。また、上述の金属と、Ｃｕ、Ａｕ、Ａｌ等のｆｃｃ金属との合金であるＰｔ−Ｃｕ、Ｐｄ−Ｃｕ、Ｉｒ−Ｃｕ、Ｐｔ−Ａｕ、Ｒｕ−Ａｕ、Ｐｔ−Ａｌ、Ｉｒ−Ａｌ等や、Ｒｅ、Ｔｉ、Ｚｒ、Ｈｆ等のｈｃｐ金属との合金であるＰｔ−Ｒｅ、Ｐｔ−Ｔｉ、Ｒｕ−Ｒｅ、Ｒｕ−Ｔｉ、Ｒｕ−Ｚｒ、Ｒｕ−Ｈｆ等であってもよい。膜厚が厚すぎると平滑性が悪くなるため、膜厚範囲としては、３０ｎｍ以下の範囲にあることが好ましい。下地層３２、３３の積層構成とするのは、格子定数の異なる材料を積層することにより、ＣｏＰｄ合金、ＣｏＰｔ合金の形成前に格子定数を調整するためである。例えば、下地層３２にＲｕ、下地層３３にＰｔを形成した場合、下地層３３のＰｔは下地層３２のＲｕの影響を受けて、バルクの格子定数とは異なる格子定数となる。但し、上述したように、合金を用いても格子定数を調整できるため、下地層３２，３３はいずれかを省くこともできる。
下地層５のうち、下地層３１は、平滑性、及び下地層３２，３３の稠密構造を有する金属の結晶配向性を向上させる目的で用いられる。具体的には、Ｔａ等が挙げられる。さらに、下地層３１の膜厚は、厚すぎると成膜に時間がかかり、生産性が低下する要因となり、また、薄すぎると上述の配向制御の効果を失うため、１乃至１０ｎｍの範囲にあることが好ましい。
（４）非磁性層
第１実施形態に係わる磁気抵抗素子の非磁性層４の材料としては、ＮａＣｌ構造を有する酸化物が好ましい。具体的にはＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯなどが挙げられる。記憶層３の磁化と固定層２の磁化方向とが反平行の場合、スピン分極したΔ１バンドがトンネル伝導の担い手となるため、マジョリティースピン電子のみが伝導に寄与することとなる。この結果、磁気抵抗素子１の伝導率が低下し、抵抗値が大きくなる。
反対に、記憶層３の磁化と固定層３の磁化方向とが平行であると、スピン偏極していないΔ５バンドが伝導を支配するために、磁気抵抗素子１の伝導率が上昇し、抵抗値が小さくなる。従って、Δ１バンドの形成が高ＴＭＲを発現させるためのポイントとなる。
Δ１バンドを形成するためには、ＮａＣｌ構造の酸化物からなる非磁性層４の（１００）面と記憶層３及び固定層２との界面の整合性がよくなければならない。
ＮａＣｌ構造の酸化物層のからなる非磁性層４の（１００）面での格子整合性をさらに良くするために、界面層１１を挿入してもよい。Δ１バンドを形成するという観点からは、界面層１１として、非磁性層４の（１００）面での格子ミスマッチが５％以下となるような材料を選択することが、より好ましい。
（５）固定層
図１乃至図３に示す磁気抵抗素子１の固定層（磁性層２）としては、記憶層（磁性層３）に対し、容易に磁化方向が変化しない材料を選択することが好ましい。即ち、実効的な磁気異方性Ｋｕ ｅｆｆ及び飽和磁化Ｍｓが大きく、また磁気緩和定数αが大きい材料を選択することが好ましい。具体的な材料については後述する。
（５−１）規則合金系
Ｆｅ、Ｃｏ、Ｎｉのうち１つ以上の元素とＰｔ、Ｐｄのうち１つ以上の元素とからなる合金であり、この合金の結晶構造がＬ１０型の規則合金。例えば、Ｆｅ５０Ｐｔ５０、Ｆｅ５０Ｐｄ５０、Ｃｏ５０Ｐｔ５０、Ｆｅ３０Ｎｉ２０Ｐｔ５０、Ｃｏ３０Ｆｅ２０Ｐｔ５０、Ｃｏ３０Ｎｉ２０Ｐｔ５０等があげられる。これらの規則合金は上記組成比に限定されない。
これらの規則合金に、Ｃｕ（銅）、Ｃｒ（クロム）、Ａｇ（銀）等の不純物元素、或いはその合金、絶縁物を加えて実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの合金を固定層（磁性層２）として用いる場合、特に非磁性層４との格子ミスマッチが大きい材料を選択する場合においては、図２に示すように、非磁性層４と固定層（磁性層２）の間に、界面層１１が挿入されることが好ましい。
（５−２）人工格子系
Ｆｅ、Ｃｏ、Ｎｉのうちいずれか１つの元素、或いは１つ以上の元素を含む合金と、Ｃｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕのうちいずれか１つの元素或いは１つ以上の元素を含む合金とが交互に積層される構造。例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子、Ｃｏ／Ｒｕ人工格子、Ｃｏ／Ｏｓ、Ｃｏ／Ａｕ、Ｎｉ／Ｃｕ人工格子等があげられる。
これらの人工格子は、磁性層への元素の添加、磁性層と非磁性層の膜厚比及び積層周期を調整することで、実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの積層膜を固定層（磁性層２）として用いる場合は、多くの場合、非磁性層４との格子ミスマッチが大きく、高ＴＭＲの観点からは好ましくない。
このような場合は、図２に示すように、非磁性層４と固定層（磁性層２）の間に、界面層１１が挿入されることが好ましい。
（５−３）不規則合金系
コバルト（Ｃｏ）を主成分とし、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、鉄（Ｆｅ）、及びニッケル（Ｎｉ）のうち１つ以上の元素を含む金属が挙げられる。
例えば、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金等が挙げられる。
これらの合金は、非磁性元素の割合を増加させて実効的な磁気異方性エネルギー及び飽和磁化を調整することができる。また、これらの合金を固定層（磁性層２）として用いる場合は、多くの場合、非磁性層４との格子ミスマッチが大きく、高ＴＭＲの観点からは好ましくない。
このような場合は、図２に示すように、非磁性層４と固定層（磁性層２）の間に、界面層１１が挿入されることが好ましい。
（６）界面層
第１実施形態に係わる磁気抵抗素子１の非磁性層４に接する磁性層（固定層（磁性層２））の界面には、磁気抵抗比（ＴＭＲ比）を上昇させる目的で、図２に示す界面層１１を配置しても良い。
界面層１１は、高分極率材料、具体的には、Ｃｏ、Ｆｅ、及びＢを含む合金（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙからなり、１００≧ｘ≧２０ａｔ％、０＜ｙ≦３０ａｔ％であることが好ましい。
これらの磁性材料を界面層１１として用いることにより、固定層（磁性層２）と非磁性層４との間の格子ミスマッチが緩和され、さらに高分極率材料であるため、高ＴＭＲと高いスピン注入効率を実現する効果が期待される。
（７）バイアス層
図３に示すように、第１実施形態に係わる磁気抵抗素子１の固定層２とキャップ層６の間に、非磁性層２１と、バイアス層（シフト調整層）２２を配置してもよい。これにより、固定層２からの漏れ磁場による記憶層３の反転電流のシフトを０に近付けるように調整することが可能となる。
非磁性層２１は、固定層２とバイアス層２２とが熱工程によって混ざらない耐熱性、及びバイアス層２２を形成する際の結晶配向を制御する機能を具備することが望ましい。
さらに、非磁性層２１の膜厚が厚くなるとバイアス層２２と記憶層３との距離が離れるため、バイアス層２２から記憶層（磁性層３）に印加されるシフト調整磁界が小さくなってしまう。このため、非磁性層２１の膜厚は、５ｎｍ以下であることが望ましい。
バイアス層２２は、膜面垂直方向に磁化容易軸を有する、強磁性材料から構成される。具体的には、固定層（磁性層２）で挙げた材料を用いることができる。但し、バイアス層２２は、固定層（磁性層２）に比べて記憶層（磁性層３）から離れているため、記憶層（磁性層３）に印加される漏れ磁場をバイアス層２２によって調整するためには、バイアス層２２の膜厚、或いは飽和磁化Ｍｓの大きさを固定層（磁性層２）より大きくする設定する必要がある。
即ち、固定層（磁性層２）の膜厚及び飽和磁化をｔ２、ＭＳ２、バイアス層２２の膜厚及び飽和磁化をｔ２２、ＭＳ２２とすると、以下の関係式を満たす必要がある。
ＭＳ２×ｔ２＜ＭＳ２２×ｔ２２ ・・・（式３）
例えば、素子サイズ５０ｎｍの加工を想定した場合、反転電流のシフトを相殺するためには、固定層（磁性層２）に飽和磁化Ｍｓが１０００ｅｍｕ／ｃｃ、膜厚が５ｎｍの磁性材料を用いたとすると、非磁性層２１の膜厚は３ｎｍ、バイアス層２２には飽和磁化Ｍｓが１０００ｅｍｕ／ｃｃ、膜厚が１５ｎｍ程度のバイアス層特性が要求される。
また、上述のシフトキャンセル効果を得るには、固定層（磁性層２）とバイアス層２２との磁化方向は反平行に設定される必要がある。
この関係を満たすためには、固定層（磁性層２）の保磁力Ｈｃ２とバイアス層２２の保磁力Ｈｃ２２との間には、Ｈｃ２＞Ｈｃ２２、或いはＨｃ２＜Ｈｃ２２の関係を満たす材料を選択すればよい。この場合、予めＭｉｎｏｒ Ｌｏｏｐ着磁により保磁力の小さい層の磁化方向を反転させることにより、固定層（磁性層２）とバイアス層２２との磁化方向は反平行に設定することが可能となる。
また、非磁性層２１を介して固定層（磁性層２）及びバイアス層２２を反強磁性結合（ＳＡＦ（Synthetic Anti-Ferromagnet）結合）させることによっても、同様に固定層（磁性層２）とバイアス層２２との磁化方向は反平行に設定することが可能となる。
具体的には、非磁性層２１の材料として、例えば、ルテニウム（Ｒｕ）を用い、固定層（磁性層２）とバイアス層２２との磁化方向を反平行に結合させることができる。これにより、バイアス層２２によって固定層（磁性層２）から出る漏れ磁界を低減することができ、結果的に、記憶層（磁性層３）の反転電流のシフトを低減することができる。
この結果、素子間での記憶層（磁性層３）の反転電流のばらつきを低減することも可能となる。
以上、述べたように、第１実施形態に係わる磁気抵抗素子によれば、熱的に安定であると同時に低電流での磁化反転が可能なスピン注入書き込み方式のための磁気抵抗素子を得ることができる。
（第２実施形態）
第２実施形態は、第１実施形態の磁気抵抗素子を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）に関し、その構成例について示すものである。
図９は、第２実施形態のＭＲＡＭの構成を示す回路図である。
ＭＲＡＭは、マトリクス状に配列される複数のメモリセルＭＣを有するメモリセルアレイ４０を備えている。メモリセルアレイ４０には、それぞれが列（カラム）方向に延在するように、複数のビット線対ＢＬ，／ＢＬが配設されている。また、メモリセルアレイ４０には、それぞれが行（ロウ）方向に延在するように、複数のワード線ＷＬが配設されている。
ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、磁気抵抗素子１、及びＮチャネルＭＯＳトランジスタからなる選択トランジスタ４１を備えている。磁気抵抗素子１の一端は、ビット線ＢＬに接続されている。磁気抵抗素子１の他端は、選択トランジスタ４１のドレイン端子に接続されている。選択トランジスタ４１のゲート端子は、ワード線ＷＬに接続されている。選択トランジスタ４１のソース端子は、ビット線／ＢＬに接続されている。
ワード線ＷＬには、ロウデコーダ４２が接続されている。ビット線対ＢＬ，／ＢＬには、書き込み回路４４及び読み出し回路４５が接続されている。書き込み回路４４及び読み出し回路４５には、カラムデコーダ４３が接続されている。各メモリセルＭＣは、ロウデコーダ４２及びカラムデコーダ４３により選択される。
メモリセルＭＣへのデータの書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されるワード線ＷＬが活性化される。これにより、選択トランジスタ４１がターンオンする。
ここで、磁気抵抗素子１には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、磁気抵抗素子１に左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、磁気抵抗素子１に右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路４４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。
次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、選択されるメモリセルＭＣの選択トランジスタ４１がターンオンする。読み出し回路４５は、磁気抵抗素子１に、例えば右から左へ流れる読み出し電流Ｉｒを供給する。そして、読み出し回路４５は、この読み出し電流Ｉｒに基づいて、磁気抵抗素子１０の抵抗値を検出する。このようにして、磁気抵抗素子１に記憶されるデータを読み出すことができる。
次に、ＭＲＡＭの構造について説明する。
図１０は、１個のメモリセルＭＣを示す断面図である。
Ｐ型半導体基板５１の表面領域には、素子分離絶縁層が設けられ、この素子分離絶縁層が設けられていない半導体基板５１の表面領域が素子を形成する素子領域（active area）となる。素子分離絶縁層は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば、酸化シリコンが用いられる。
半導体基板５１の素子領域には、互いに離間したソース領域Ｓ及びドレイン領域Ｄが設けられている。このソース領域Ｓ及びドレイン領域Ｄはそれぞれ、半導体基板５１内に高濃度のＮ＋型不純物を導入して形成されるＮ＋型拡散領域から構成される。ソース領域Ｓ及びドレイン領域Ｄ間で半導体基板５１上には、ゲート絶縁膜４１Ａを介して、ゲート電極４１Ｂが設けられている。ゲート電極４１Ｂは、ワード線ＷＬとして機能する。このようにして、半導体基板５１には、選択トランジスタ４１が設けられている。
ソース領域Ｓ上には、コンタクト５２を介して配線層５３が設けられている。配線層５３は、ビット線／ＢＬとして機能する。ドレイン領域Ｄ上には、コンタクト５４を介して引き出し線５５が設けられている。引き出し線５５上には、下部電極７及び上部電極９に挟まれた磁気抵抗素子１が設けられている。上部電極９上には、配線層５６が設けられている。配線層５６は、ビット線ＢＬとして機能する。また、半導体基板５１と配線層５６との間は、例えば、酸化シリコンからなる層間絶縁層５７で満たされている。
以上、詳述したように、第２実施形態によれば、磁気抵抗素子１を用いてＭＲＡＭを構成することができる。尚、磁気抵抗素子１は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリとして使用することも可能である。
第２実施形態で示したＭＲＡＭは、様々な装置に適用することが可能である。以下に、ＭＲＡＭのいくつかの適用例について説明する。
（適用例１）
図１１は、デジタル加入者線（ＤＳＬ）用モデムのＤＳＬデータパス部を抽出して示している。
このモデムは、プログラマブルデジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processor）１００、アナログ−デジタル（Ａ／Ｄ）コンバータ１１０、デジタル−アナログ（Ｄ／Ａ）コンバータ１２０、送信ドライバ１３０、及び受信機増幅器１４０等を備えている。
図１１では、バンドパスフィルタを省略しており、その代わりに回線コードプログラム（ＤＳＰで実行される、コード化される加入者回線情報、伝送条件等（回線コード：ＱＡＭ、ＣＡＰ、ＲＳＫ、ＦＭ、ＡＭ、ＰＡＭ、ＤＷＭＴ等）に応じてモデムを選択、動作させるためのプログラム）を保持するための種々のタイプのオプションのメモリとして、本実施形態のＭＲＡＭ１７０とＥＥＰＲＯＭ１８０とを示している。
尚、本適用例では、回線コードプログラムを保持するためのメモリとしてＭＲＡＭ１７０とＥＥＰＲＯＭ１８０との２種類のメモリを用いているが、ＥＥＰＲＯＭ１８０をＭＲＡＭに置き換えてもよい。即ち、２種類のメモリを用いず、ＭＲＡＭのみを用いるように構成してもよい。
（適用例２）
図１２は、別の適用例として、携帯電話端末３００を示している。
通信機能を実現する通信部２００は、送受信アンテナ２０１、アンテナ共用器２０２、受信部２０３、ベースバンド処理部２０４、音声コーデックとして用いられるＤＳＰ２０５、スピーカ（受話器）２０６、マイクロホン（送話器）２０７、送信部２０８、及び周波数シンセサイザ２０９等を備えている。
また、この携帯電話端末３００には、当該携帯電話端末３００の各部を制御する制御部２２０が設けられている。制御部２２０は、ＣＰＵ２２１、ＲＯＭ２２２、本実施形態のＭＲＡＭ２２３、及びフラッシュメモリ２２４がバス２２５を介して接続されて形成されるマイクロコンピュータである。上記ＲＯＭ２２２には、ＣＰＵ２２１において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。
ＭＲＡＭ２２３は、主に作業領域として用いられるものであり、ＣＰＵ２２１がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部２２０と各部との間でやり取りするデータを一時的に記憶したりする場合等に用いられる。また、フラッシュメモリ２２４は、携帯電話端末３００の電源がオフされても、例えば、直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。
これによって、携帯電話端末３００の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。
また、この携帯電話端末３００には、オーディオ再生処理部２１１、外部出力端子２１２、ＬＣＤコントローラ２１３、表示用のＬＣＤ（液晶ディスプレイ）２１４、及び呼び出し音を発生するリンガ２１５等が設けられている。オーディオ再生処理部２１１は、携帯電話端末３００に入力されるオーディオ情報（或いは、後述する外部メモリ２４０に記憶されるオーディオ情報）を再生する。再生されるオーディオ情報は、外部出力端子２１２を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。
このように、オーディオ再生処理部２１１を設けることにより、オーディオ情報の再生が可能となる。ＬＣＤコントローラ２１３は、例えばＣＰＵ２２１からの表示情報を、バス２２５を介して受け取り、ＬＣＤ２１４を制御するためのＬＣＤ制御情報に変換し、ＬＣＤ２１４を駆動して表示を行わせる。
さらに、携帯電話端末３００には、インターフェース回路（Ｉ／Ｆ）２３１，２３３，２３５、外部メモリ２４０、外部メモリスロット２３２、キー操作部２３４、及び外部入出力端子２３６等が設けられている。上記外部メモリスロット２３２にはメモリカード等の外部メモリ２４０が挿入される。この外部メモリスロット２３２は、インターフェース回路（Ｉ／Ｆ）２３１を介してバス２２５に接続される。
このように、携帯電話端末３００にスロット２３２を設けることにより、携帯電話端末３００の内部の情報を外部メモリ２４０に書き込んだり、或いは外部メモリ２４０に記憶される情報（例えばオーディオ情報）を携帯電話端末３００に入力したりすることが可能となる。
キー操作部２３４は、インターフェース回路（Ｉ／Ｆ）２３３を介してバス２２５に接続される。キー操作部２３４から入力されるキー入力情報は、例えば、ＣＰＵ２２１に伝えられる。外部入出力端子２３６は、インターフェース回路（Ｉ／Ｆ）２３３を介してバス２２５に接続され、携帯電話端末３００に外部から種々の情報を入力したり、或いは携帯電話端末３００から外部へ情報を出力したりする際の端子として機能する。
尚、本適用例では、ＲＯＭ２２２、ＭＲＡＭ２２３、及びフラッシュメモリ２２４を用いているが、フラッシュメモリ２２４をＭＲＡＭに置き換えてもよいし、さらにＲＯＭ２２２もＭＲＡＭに置き換えることも可能である。
（適用例３）
図１３乃至図１７は、ＭＲＡＭをスマートメディア等のメディアコンテンツを収納するカード（ＭＲＡＭカード）に適用した例をそれぞれ示している。
図１３に示すように、ＭＲＡＭカード本体４００には、ＭＲＡＭチップ４０１が内蔵されている。このカード本体４００には、ＭＲＡＭチップ４０１に対応する位置に開口部４０２が形成され、ＭＲＡＭチップ４０１が露出されている。この開口部４０２にはシャッター４０３が設けられており、当該ＭＲＡＭカードの携帯時にＭＲＡＭチップ４０１がシャッター４０３で保護されるようになっている。このシャッター４０３は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。
データを転写する場合には、シャッター４０３を開放してＭＲＡＭチップ４０１を露出させて行なう。外部端子４０４は、ＭＲＡＭカードに記憶されるコンテンツデータを外部に取り出すためのものである。
図１４及び図１５は、ＭＲＡＭカードにデータを転写するための、カード挿入型の転写装置を示している。
データ転写装置５００は、収納部５００ａを有している。この収納部５００ａには、第１ＭＲＡＭカード５５０が収納されている。収納部５００ａには、第１ＭＲＡＭカード５５０に電気的に接続される外部端子５３０が設けられており、この外部端子５３０を用いて第１ＭＲＡＭカード５５０のデータが書き換えられる。
エンドユーザの使用する第２ＭＲＡＭカード４５０を、矢印で示すように転写装置５００の挿入部５１０より挿入し、ストッパ５２０で止まるまで押し込む。このストッパ５２０は、第１ＭＲＡＭ５５０と第２ＭＲＡＭカード４５０を位置合わせするための部材としても働く。第２ＭＲＡＭカード４５０が所定位置に配置されると、第１ＭＲＡＭデータ書き換え制御部から外部端子５３０に制御信号が供給され、第１ＭＲＡＭ５５０に記憶されるデータが第２ＭＲＡＭカード４５０に転写される。
図１６は、はめ込み型の転写装置を示す断面図である。
この転写装置５００は、矢印で示すように、ストッパ５２０を目標に、第１ＭＲＡＭ５５０上に第２ＭＲＡＭカード４５０をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
図１７は、スライド型の転写装置を示す断面図である。
この転写装置５００は、ＣＤ−ＲＯＭドライブやＤＶＤドライブと同様に、転写装置５００に受け皿スライド５６０が設けられており、この受け皿スライド５６０が矢印で示すように移動する。受け皿スライド５６０が破線の位置に移動したときに第２ＭＲＡＭカード４５０を受け皿スライド５６０に載置し、第２ＭＲＡＭカード４５０を転写装置５００の内部へ搬送する。
ストッパ５２０に第２ＭＲＡＭカード４５０の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。
（むすび）
以上詳述したように本発明によれば、３００℃以上の高温熱処理過程を経ても磁気特性及び出力特性が劣化しない、耐熱性に優れた磁気抵抗素子を作製でき、これを用いることにより、従来よりも高耐熱の磁気メモリを提供ですることができる。
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
本発明は、高速ランダム書き込み可能なファイルメモリ、高速ダウンロード可能な携帯端末、高速ダウンロード可能な携帯プレーヤー、放送機器用半導体メモリ、ドライブレコーダ、ホームビデオ、通信用大容量バッファメモリ、防犯カメラ用半導体メモリなどに対して産業上のメリットは多大である。
１…磁気抵抗素子、２…固定層（強磁性層）、３…記憶層（フェリ磁性層）、４…非磁性層（トンネルバリア層）、５…下地層、６…キャップ層、７…基板、８…密着層（下部電極）、９…上部電極、２１〜２２…界面層、３１〜３４…下地層、４０…メモリセルアレイ、４１…選択トランジスタ、４１Ａ…ゲート絶縁膜、４１Ｂ…ゲート電極、４２…ロウデコーダ、４３…カラムデコーダ、４４…書き込み回路、４５…読み出し回路、５１…半導体基板、５２，５４…コンタクト、５３，５６…配線層、５５…引き出し線、５７…層間絶縁層、ＭＣ…メモリセル、ＢＬ…ビット線、ＷＬ…ワード線、Ｓ…ソース領域、Ｄ…ドレイン領域、１００…ＤＳＰ、１１０…Ａ／Ｄコンバータ、１２０…Ｄ／Ａコンバータ、１３０…送信ドライバ、１４０…受信機増幅器、１７０…ＭＲＡＭ、１８０…ＥＥＰＲＯＭ、２００…通信部、２０１…送受信アンテナ、２０２…アンテナ共用器、２０３…受信部、２０４…ベースバンド処理部、２０５…ＤＳＰ、２０６…スピーカ、２０７…マイクロホン、２０８…送信部、２０９…周波数シンセサイザ、２１１…オーディオ再生処理部、２１２…外部出力端子、２１３…ＬＣＤコントローラ、２１４…ＬＣＤ、２１５…リンガ、２２０…制御部、２２１…ＣＰＵ、２２２…ＲＯＭ、２２３…ＭＲＡＭ、２２４…フラッシュメモリ、２２５…バス、２３１，２３３，２３５…インターフェース回路、２３２…外部メモリスロット、２３２…スロット、２３４…キー操作部、２３６…外部入出力端子、２４０…外部メモリ、３００…携帯電話端末、４００…ＭＲＡＭカード本体、４０１…ＭＲＡＭチップ、４０２…開口部、４０３…シャッター、４０４…外部端子、４５０…ＭＲＡＭカード、５００…転写装置、５１０…挿入部、５２０…ストッパ、５３０…外部端子、５５０…ＭＲＡＭ、５６０…受け皿スライド。

Claims (14)

  1. 膜面垂直方向に磁化容易軸を有する磁化方向が可変の第１磁性層と、
    膜面垂直方向に磁化容易軸を有する磁化方向が不変の第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられる第１非磁性層とを具備し、
    前記第１磁性層は、少なくとも第１強磁性材料と第２強磁性材料とが積層された構造を有し、前記第１強磁性材料は、前記第１非磁性層と前記第２強磁性材料との間に配置され、前記第１磁性層の磁化方向は、前記第１磁性層、前記第１非磁性層及び前記第２磁性層を貫く電流により変化し、前記第２強磁性材料の垂直磁気異方性は、前記第１強磁性材料の垂直磁気異方性より小さく、前記第１強磁性材料の膜厚は、前記第２強磁性材料の膜厚より薄く、
    前記第２強磁性材料は、Ｃｏ、Ｆｅ及びＢを含む合金を備え、前記合金は（Ｃｏ １００−ｘ −Ｆｅ ｘ ） １００−ｙ Ｂ ｙ 、１００≧ｘ≧２０ａｔ％、０＜ｙ≦３０ａｔ％である
    ことを特徴とする磁気抵抗素子。
  2. 膜面垂直方向に磁化容易軸を有する磁化方向が可変の第１磁性層と、
    膜面垂直方向に磁化容易軸を有する磁化方向が不変の第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられる第１非磁性層とを具備し、
    前記第１磁性層は、少なくとも第１強磁性材料と第２強磁性材料とが積層された構造を有し、前記第１強磁性材料は、前記第１非磁性層と前記第２強磁性材料との間に配置され、前記第１磁性層の磁化方向は、前記第１磁性層、前記第１非磁性層及び前記第２磁性層を貫く電流により変化し、前記第２強磁性材料の垂直磁気異方性は、前記第１強磁性材料の垂直磁気異方性より小さく、前記第１強磁性材料の膜厚は、前記第２強磁性材料の膜厚より薄く、
    前記第２強磁性材料は、Ｃｏ及びＦｅを含み、さらに、Ｔａ、Ｓｉ、Ｎｂ、Ｖ、Ｗ、Ｃｒ、Ｍｏ、Ｂの少なくとも１つを含む合金を備える
    ことを特徴とする磁気抵抗素子。
  3. 膜面垂直方向に磁化容易軸を有する磁化方向が可変の第１磁性層と、
    膜面垂直方向に磁化容易軸を有する磁化方向が不変の第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられる第１非磁性層とを具備し、
    前記第１磁性層は、少なくとも第１強磁性材料と第２強磁性材料とが積層された構造を有し、前記第１強磁性材料は、前記第１非磁性層と前記第２強磁性材料との間に配置され、前記第１磁性層の磁化方向は、前記第１磁性層、前記第１非磁性層及び前記第２磁性層を貫く電流により変化し、前記第２強磁性材料の垂直磁気異方性は、前記第１強磁性材料の垂直磁気異方性より小さく、前記第１強磁性材料の膜厚は、前記第２強磁性材料の膜厚より薄く、
    前記第１強磁性材料は、ＣｏＰｄであり、前記第２強磁性材料は、Ｔａを含んだＣｏＦｅＢを備え、前記第２強磁性材料の膜厚ｔ２と前記第１強磁性材料の膜厚ｔ１との比（ｔ２／ｔ１）は、３．８未満である
    ことを特徴とする磁気抵抗素子。
  4. 膜面垂直方向に磁化容易軸を有し、前記第２磁性層からの漏れ磁場を調整する第３磁性層と、前記第２磁性層と前記第３磁性層との間に設けられる第２非磁性層とをさらに具備することを特徴とする請求項１、２又は３に記載の磁気抵抗素子。
  5. 前記第２磁性層の飽和磁化ＭＳ２及び膜厚ｔ２と前記第３磁性層の飽和磁化ＭＳ３及び膜厚ｔ３は、ＭＳ２×ｔ２＜ＭＳ３×ｔ３の関係を満たし、
    前記第２磁性層と前記第３磁性層の磁化方向は、互いに反平行を保つことを特徴とする請求項４に記載の磁気抵抗素子。
  6. 前記第１強磁性材料は、ＣｏとＰｄ、又は、ＣｏとＰｔを含む合金を備え、前記合金の原子稠密面に対して優先配向されることを特徴とする請求項１又は２に記載の磁気抵抗素子。
  7. 前記第２強磁性材料は、立方晶構造又は正方晶構造からなり（１００）面に配向した結晶粒を含むことを特徴とする請求項１、２又は３に記載の磁気抵抗素子。
  8. 前記第２磁性層と前記第１非磁性層との間に設けられる界面層をさらに具備し、
    前記界面層は、Ｃｏ、Ｆｅ及びＢを含む合金を備え、前記合金は（Ｃｏ１００−ｘ−Ｆｅｘ）１００−ｙＢｙ、１００≧ｘ≧２０ａｔ％、０＜ｙ≦３０ａｔ％であることを特徴とする請求項１、２又は３に記載の磁気抵抗素子。
  9. 前記界面層は、立方晶構造又は正方晶構造からなり（１００）面に配向した結晶粒を含むことを特徴とする請求項８に記載の磁気抵抗素子。
  10. 前記第１非磁性層は、酸化マグネシウムを含むことを特徴とする請求項１、２又は３に記載の磁気抵抗素子。
  11. 請求項１、２又は３に記載の磁気抵抗素子と、前記磁気抵抗素子を挟み込み、前記磁気抵抗素子に対して通電を行う第１及び第２電極とを含むメモリセルを具備することを特徴とする磁気メモリ。
  12. 前記第１電極に電気的に接続される第１配線と、
    前記第２電極に電気的に接続される第２配線と、
    前記第１配線及び前記第２配線に電気的に接続され、前記磁気抵抗素子に前記電流を供給する書き込み回路とをさらに具備することを特徴とする請求項１１に記載の磁気メモリ。
  13. 前記メモリセルは、前記第２電極及び前記第２配線間に電気的に接続される選択トランジスタを含むことを特徴とする請求項１２に記載の磁気メモリ。
  14. 膜面垂直方向に磁化容易軸を有する磁化方向が可変の第１磁性層と、
    膜面垂直方向に磁化容易軸を有する磁化方向が不変の第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられる第１非磁性層とを具備し、
    前記第１磁性層は、少なくとも第１強磁性材料と第２強磁性材料とが積層された構造を有し、前記第１強磁性材料は、前記第１非磁性層と前記第２強磁性材料との間に配置され、前記第１磁性層の磁化方向は、前記第１磁性層、前記第１非磁性層及び前記第２磁性層を貫く電流により変化し、前記第２強磁性材料の垂直磁気異方性は、前記第１強磁性材料の垂直磁気異方性より小さく、前記第１強磁性材料の単位面積当たりの磁気モーメントは、前記第２強磁性材料の単位面積当たりの磁気モーメントより小さく、
    前記第２強磁性材料は、Ｃｏ及びＦｅを含み、さらに、Ｔａ、Ｓｉ、Ｎｂ、Ｖ、Ｗ、Ｃｒ、Ｍｏ、Ｂの少なくとも１つを含む合金を備える
    ことを特徴とする磁気抵抗素子。
JP2011539815A 2010-03-31 2010-03-31 磁気抵抗素子及び磁気メモリ Active JP5479487B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/055938 WO2011121777A1 (ja) 2010-03-31 2010-03-31 磁気抵抗素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
JPWO2011121777A1 JPWO2011121777A1 (ja) 2013-07-04
JP5479487B2 true JP5479487B2 (ja) 2014-04-23

Family

ID=44711563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011539815A Active JP5479487B2 (ja) 2010-03-31 2010-03-31 磁気抵抗素子及び磁気メモリ

Country Status (3)

Country Link
US (1) US8665639B2 (ja)
JP (1) JP5479487B2 (ja)
WO (1) WO2011121777A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5545532B2 (ja) * 2010-03-26 2014-07-09 日本電気株式会社 磁気メモリ及びその製造方法
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
US8598576B2 (en) * 2011-02-16 2013-12-03 Avalanche Technology, Inc. Magnetic random access memory with field compensating layer and multi-level cell
US8817426B2 (en) * 2011-10-17 2014-08-26 HGST Netherlands B.V. Magnetic sensor having CoFeBTa in pinned and free layer structures
JP5836163B2 (ja) * 2012-03-08 2015-12-24 ルネサスエレクトロニクス株式会社 磁気メモリセル、磁気メモリセルの製造方法
JP2014143315A (ja) * 2013-01-24 2014-08-07 Toshiba Corp 磁気メモリおよびその製造方法
US20140284733A1 (en) 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
US9184374B2 (en) * 2013-03-22 2015-11-10 Kazuya Sawada Magnetoresistive element
JP6119051B2 (ja) * 2013-08-02 2017-04-26 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2015060970A (ja) * 2013-09-19 2015-03-30 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2015162536A (ja) * 2014-02-27 2015-09-07 国立大学法人東京工業大学 積層構造体、スイッチング素子、磁気デバイス、及び積層構造体の製造方法
KR102133178B1 (ko) * 2014-06-09 2020-07-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
WO2017052635A1 (en) 2015-09-25 2017-03-30 Intel Corporation Psttm device with bottom electrode interface material
CN108028313B (zh) 2015-09-25 2022-04-15 英特尔公司 具有多层过滤器堆叠体的psttm器件
WO2017052606A1 (en) 2015-09-25 2017-03-30 Intel Corporation Psttm device with free magnetic layers coupled through a metal layer having high temperature stability
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
JP6844743B2 (ja) * 2018-02-27 2021-03-17 Tdk株式会社 強磁性積層膜、スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11770979B2 (en) 2018-06-29 2023-09-26 Intel Corporation Conductive alloy layer in magnetic memory devices and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11823724B2 (en) * 2021-10-26 2023-11-21 International Business Machines Corporation Magneto-electric low power analogue magnetic tunnel junction memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080287A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP2006165265A (ja) * 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
JP2007048790A (ja) * 2005-08-05 2007-02-22 Sony Corp 記憶素子及びメモリ
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
JP2009027177A (ja) * 2007-07-23 2009-02-05 Magic Technologies Inc Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
JP2010021580A (ja) * 2005-10-19 2010-01-28 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US20070096229A1 (en) 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2009081315A (ja) 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP5455313B2 (ja) * 2008-02-21 2014-03-26 株式会社東芝 磁気記憶素子及び磁気記憶装置
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
US7940600B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080287A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP2006165265A (ja) * 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
JP2007048790A (ja) * 2005-08-05 2007-02-22 Sony Corp 記憶素子及びメモリ
JP2010021580A (ja) * 2005-10-19 2010-01-28 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
JP2009027177A (ja) * 2007-07-23 2009-02-05 Magic Technologies Inc Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法

Also Published As

Publication number Publication date
WO2011121777A1 (ja) 2011-10-06
JPWO2011121777A1 (ja) 2013-07-04
US8665639B2 (en) 2014-03-04
US20120163070A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
JP5479487B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5072120B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5491757B2 (ja) 磁気抵抗素子および磁気メモリ
JP5722140B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5093910B2 (ja) 磁気抵抗素子及び磁気メモリ
JP4649457B2 (ja) 磁気抵抗素子及び磁気メモリ
JP4599425B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5728311B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5558425B2 (ja) 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法
JP5722137B2 (ja) 磁気抵抗素子及び磁気メモリ
JP2009081315A (ja) 磁気抵抗素子及び磁気メモリ
US8946837B2 (en) Semiconductor storage device with magnetoresistive element
JP2013235914A (ja) 磁気抵抗素子および磁気メモリ
JP2010016408A (ja) 磁気抵抗素子及び磁気メモリ
JP2008098523A (ja) 磁気抵抗効果素子および磁気メモリ
JP5701701B2 (ja) 磁気抵抗素子及び磁気メモリ
JP4940176B2 (ja) 磁気抵抗素子および磁気メモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131111

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

R151 Written notification of patent or utility model registration

Ref document number: 5479487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350