JP2015060970A - 磁気抵抗素子および磁気メモリ - Google Patents

磁気抵抗素子および磁気メモリ Download PDF

Info

Publication number
JP2015060970A
JP2015060970A JP2013194180A JP2013194180A JP2015060970A JP 2015060970 A JP2015060970 A JP 2015060970A JP 2013194180 A JP2013194180 A JP 2013194180A JP 2013194180 A JP2013194180 A JP 2013194180A JP 2015060970 A JP2015060970 A JP 2015060970A
Authority
JP
Japan
Prior art keywords
film
layer
memory
magnetoresistive element
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013194180A
Other languages
English (en)
Inventor
川 英 二 北
Eiji Kitagawa
川 英 二 北
合 隆 夫 落
Takao Ochiai
合 隆 夫 落
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013194180A priority Critical patent/JP2015060970A/ja
Priority to PCT/JP2014/067567 priority patent/WO2015040926A1/ja
Publication of JP2015060970A publication Critical patent/JP2015060970A/ja
Priority to US15/067,744 priority patent/US9831420B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/26Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】書き込み電流を低減することができる磁気抵抗素子および磁気メモリを提供する。【解決手段】本実施形態の磁気抵抗素子は、窒素を含む層を有する膜と、前記窒素を含む層を有する膜上に設けられ、膜面に垂直方向の磁気異方性を有しかつ磁化方向が可変である記憶膜であって、ホウ素を含む第1層と、前記第1層上に設けられ前記第1層よりも低い濃度のホウ素を含む第2層と、を有する記憶膜と、前記記憶膜上に設けられた中間層と、前記中間層上に設けられ、膜面に垂直方向の磁気異方性を有しかつ磁化方向が固定された参照膜と、を備えている。【選択図】図1

Description

本発明の実施形態は、磁気抵抗素子および磁気メモリに関する。
高速に読書きしても情報が失われない不揮発性メモリとして、スピン注入磁化反転方式のMRAM (以下、STT(Spin Transfer Torque)−MRAM(Magnetic Random Access Memory)とも云う)が注目されている。このSTT−MRAMは、電子機器内の揮発性メモリへの置換えによって待機電力が不要となり、消費電力の低減化を行うことができる。しかし、更なる消費電力の低減化を実現するためにはSTT−MRAMの記憶素子として用いられMTJ(Magnetic tunnel Junction)素子の書込み電流の低減が必要である。このMTJ素子は、2つの磁性層の間にトンネルバリア層が設けられた積層構造を有している。書込み電流の低減のために、MTJ素子を構成する磁性層の磁化方向が膜面に垂直である垂直磁化MTJ素子が導入されている。なお、本願では「膜面」とは、MTJ素子を構成する層の積層方向に直交する面を意味する。
特開2013−48210号公報
本実施形態は、書き込み電流を低減することができる磁気抵抗素子および磁気メモリを提供する。
本実施形態の磁気抵抗素子は、窒素を含む層を有する膜と、前記窒素を含む層を有する膜上に設けられ、膜面に垂直方向の磁気異方性を有しかつ磁化方向が可変である記憶膜であって、ホウ素を含む第1層と、前記第1層上に設けられ前記第1層よりも低い濃度のホウ素を含む第2層と、を有する記憶膜と、前記記憶膜上に設けられた中間層と、前記中間層上に設けられ、膜面に垂直方向の磁気異方性を有しかつ磁化方向が固定された参照膜と、を備えている。
第1実施形態による磁気抵抗素子を示す断面図。 第1実施形態の第1変形例による磁気抵抗素子を示す断面図。 第1実施形態の第2変形例による磁気抵抗素子を示す断面図。 第1実施形態の第3変形例による磁気抵抗素子を示す断面図。 第2実施形態による磁気抵抗素子を示す断面図。 記憶膜の磁化の下地膜依存性を示す図。 第2実施形態の一変形例による磁気抵抗素子を示す断面図。 MR比の下地膜依存性を示す図。 第3実施形態による磁気抵抗素子を示す断面図。 下地膜として窒化物を用いたときの記憶膜の磁気特性とFMR測定を示す図。 第3実施形態の一変形例による磁気抵抗素子を示す断面図。 第4実施形態による磁気メモリのメモリセルを示す断面図。 第4実施形態の磁気メモリの主要部の回路図。 記憶層と窒化物下地層との間に挿入したホウ素を含む下地層の膜厚に対する摩擦定数の関係を示す図。 10ÅのHf5050と6ÅのAlNの積層構造を用いた場合の記憶層と参照層の磁化の方向を平行状態から反平行状態にするために必要とする磁化反転電流を示す図。 記憶層としてCoFe7220を用い、下地層としてAlNおよびScNを用いた場合のAlNおよびScNの膜厚に対する摩擦定数の大きさを測定した結果を示す図。
以下に、図面を参照して実施形態について説明する。
(第1実施形態)
第1実施形態による磁気抵抗素子を図1に示す。この第1実施形態の磁気抵抗素子は、下地膜10、磁化の方向が可変の磁性層を有する記憶膜12、中間層14、磁化の方向が固定された磁性層を有する参照膜16、および電極18の順に積層された積層構造を有している。ここで、磁化の方向が「可変」であるとは、磁気抵抗素子に、膜面に垂直方向に書き込み電流を流したときに、書き込み電流を流す前と流した後で磁化の方向は変化可能であることを意味する。また、磁化の方向は「固定」であるとは、磁気抵抗素子に、上記書き込み電流を流したときに、書き込み電流を流す前と流した後で磁化の方向は変化しないことを意味する。記憶膜12および参照膜16のそれぞれの磁性層は、膜面に垂直な磁化を有する。すなわち、記憶膜12および参照膜16のそれぞれの磁性層は、膜面に垂直な磁気異方性を有する。
記憶膜12の磁化方向が参照膜16の磁化方向に対して平行である、または反平行(逆方向)であるかによって、下地膜10と電極18との間の電気抵抗が異なる。そして平行である場合および反平行である場合のうちの一方の場合に磁気抵抗素子に記憶される情報として「0」を割り当て、他方の場合に情報として「1」を割り当てる。
次に、記憶膜12の磁化方向が参照膜16の磁化方向に反平行な場合に、平行にする書き込み方法について説明する。この場合は、書き込み電流を記憶膜12から参照膜16に向かって、すなわち下地膜10から電極18に向かって電流を流す。電子流が電流と逆方向に流れるので、電子流は参照膜16から中間層14を介して記憶膜12に流れる。参照膜16を通過した電子は参照膜によってスピン偏極され、このスピン偏極された電子は中間層14を介して記憶膜12に流れ、スピン伝達トルクによって記憶膜12の磁化方向が平行となる。これにより書き込みが終了する。
次に、記憶膜12の磁化方向が参照膜16の磁化方向に平行な場合に、反平行にする書き込み方法について説明する。この場合は、書き込み電流を参照膜16から記憶膜12に向かって、すなわち電極18から下地膜10に向かって電流を流す。すると、電子流が記憶膜12から中間層14を介して参照膜16に流れる。記憶膜12を通過した電子はスピン偏極される。このスピン偏極された電子のうち参照膜16の磁化方向に平行なスピンを有する電子は、参照膜16を通過するが、反平行なスピンを有する電子は、中間層14と参照膜16との界面において反射され、中間層14を介して記憶膜12に流入する。記憶膜12に流入した、参照膜16の磁化方向に反平行なスピンを有する電子は、スピン伝達トルクによって記憶膜12の磁化方向を、平行から反平行に反転する。これにより書き込みが終了する。
磁気抵抗素子1から情報の読み出しは、例えば、下地膜10と電極18との間に電流を流し、下地膜10と電極18との電圧を測定することによって行う。
本実施形態においては、記憶膜12はホウ素の濃度がそれぞれ異なる多層構造の膜である。例えば、記憶膜12は、下地膜10と中間層14との間に設けられた第1層12と、第1層12と中間層14との間に設けられた第2層12と、を有する。第1層12に含まれるホウ素の濃度(atomic%)は第2層12に含まれるホウ素の濃度(atomic%)よりも高い。例えば、第1層12として、ホウ素の濃度が35atomic%であるCo20Fe20Hf2535を用い、第2層12として、ホウ素の濃度が20atomic%であるCo16Fe6420を用いる。
また、図2に示す第1実施形態の第1変形例による磁気抵抗素子1Aであってもよい。この第1変形例の磁気抵抗素子1Aは、図1に示す第1実施形態の磁気抵抗素子1において、記憶膜12を記憶膜12aに置き換えた構造を有している。この記憶膜12aは、ホウ素の濃度がそれぞれ異なる多層構造の膜であり、下地膜10と中間層14との間に設けられた第1層12aと、第1層12aと中間層14との間に設けられた第2層12aと、第2層12aと中間層14との間に設けられた第3層12aと、を備えている。第1層12aに含まれるホウ素の濃度(atomic%)は第2層12aに含まれるホウ素の濃度(atomic%)よりも少なく、第3層12aに含まれるホウ素の濃度(atomic%)は第2層12aに含まれるホウ素の濃度(atomic%)よりも少ない。例えば、第1および第3層12a、12aとして、ホウ素の濃度が20atomic%であるCo16Fe6420を用い、第2層12aとして、ホウ素の濃度が50atomic%であるHf5050を用いる。
下地膜10としては、窒素と窒素以外の少なくとも1つの元素とを含む単一の下地膜であってもよい。
また、図3に示す第1実施形態の第2変形例による磁気抵抗素子1Bであってもよい。この第2変形例の磁気抵抗素子1Bは、図1に示す第1実施形態の磁気抵抗素子1において、下地膜10を下地膜10aに置き換えた構造を有している。この下地膜10aは、第1下地層10と、第1下地層10と記憶膜12との間に設けられた第2下地層10とを備えている。下地層10は、Hf、Zr、Al、Be、Mg、Ca、Sr、Ba、Sc、Y、Laのうちの少なくとも1つの元素を含み、第2下地層10は、窒素と窒素以外の少なくとも1つの元素とを含む。
また、図4に示す第1実施形態の第3変形例による磁気抵抗素子1Cであってもよい。この第3変形例の磁気抵抗素子1Cは、図2に示す第1変形例の磁気抵抗素子1Aにおいて、下地膜10を下地膜10aに置き換えた構造を有している。この下地膜10aは、図3に示す第2変形例の場合と同じ構造を有している。
第1実施形態およびその変形例のように、記憶膜12として、Feを含有した磁性層を、下地膜10として窒素を含有し窒化物を形成し易い膜を用いることによって、Feは窒素との結合エネルギーが弱いので、窒素が選択的に下地材料として用いる元素と結合することで、記憶膜12と下地膜10との間で、それぞれを構成する元素の相互拡散を抑制することが可能になる。
また、下地膜10に含まれる窒化物として、窒素と、Al、Sc、Y、La、Ti、Zr、Hf、Inのうちの少なくとも1つの元素とを含む化合物を用いれば、高融点で安定な下地膜の形成が可能になる。これにより、記憶膜12と下地膜10との間で、それぞれを構成する元素の相互拡散をより抑制することができる。例えば第1下地層或いは第2下地層として、AlNが用いられる。ただし、AlNは絶縁的な特性を有するため、AlNよりも低抵抗化が可能なAlTiN、AlScN、ScNまたはAlInN等を用いることが望ましい。すなわち、下地膜10は、窒素と、Al、Sc、Y、Laの群から選択された少なくとも1つの元素とを含むことが望ましい。更に、中間層14より十分に低い抵抗であることが好ましいため、膜厚は0.2nm以上かつ2nm以下であることが望ましい。AlInN、AlScN、またはAlTiNは、連続膜であっても良いし、他の材料によって分断されていても良い。また、六方最密構造であるAlNに、正方晶構造であるTiNまたはScNを混合させることで窒化物がアモルファス化し、平坦な下地膜10の形成が可能になる。記憶膜12と下地膜10との電子の授受および相互拡散を抑制することによって、スピンポンピング効果が低下し、摩擦定数の小さい記憶膜12の形成が可能になる。その結果、書込み電流の低減が可能になる。
図16に記憶層12として13ÅのCoFe7220を用い、下地層10としてAlNおよびScNを用いた場合のAlNおよびScNの膜厚に対する摩擦定数の大きさを測定した結果を示す。摩擦定数はAlNおよびScNの膜厚を2Å(0.2nm)以上にすることで十分に低減可能であり、窒化物の下地膜の抵抗を考慮すると0.2nm以上、2nm以下に設計することが望ましい。
しかし、窒化物からなる下地膜10上に設けられた記憶膜12が鉄とホウ素を含む場合には、下地膜10との濡れ性が悪く、記憶膜12の表面が凹凸になり易い。更に、記憶膜12中のホウ素と、下地膜10中の窒素とが強い結合を有する。このため、磁気抵抗素子1の成膜後に実施される熱処理によって、記憶膜12のアモルファス構造から結晶構造への再結晶化が抑制され、MR比が小さくなるという問題が生じる。さらに低いMR比は記憶膜12に注入されるスピントルクの低下を引き起こし、書込み電流が増加するという問題が生じる。
一方、記憶膜12として、高濃度のホウ素を有する層、例えば図1に示す第1層12を含むことによって、下地膜10の窒素によって生じていた濡れ性の悪さが、高濃度のホウ素によって改善される。更に、ホウ素と窒素との結合によって生じるホウ素の欠乏が高濃度のホウ素によって充当される。このため、中間層14と記憶膜12との間での結晶化が促進される。更に、下地膜10または積層構造の下地膜10aの上面に記憶膜12または記憶膜12aを形成すると、高濃度のホウ素が記憶膜12、12aのアモルファス性を向上させ、平滑な記憶膜12、12aを形成することが可能になり、高いMR比を得ることができる。
第1下地層10は導電性を保持し、更に酸化することで絶縁体に変化する材料であることが好ましい。これは、磁気抵抗素子の加工の際に中間層14の側部に、エッチングによる付着物として再堆積した場合に酸化することで絶縁体へ変化させることが可能となるからである。このため、第1下地層10は、Hf、Zr、Al、Be、Mg、Ca、Sr、Ba、Sc、Y、Laの群から選択された少なくとも1つの元素を含む材料が用いられる。再堆積した層が酸化し易く、良質な絶縁体を形成可能な材料を用いれば、磁気抵抗素子の分離加工中に中間層14としてMgOを用いたときに中間層14の側壁に付着した第1下地層10に含まれる元素を自然酸化等で絶縁化することが可能になり、磁気抵抗素子の分離加工によるショート不良を抑制することができる。また、第1下地層10の元素を含む再堆積物の厚さを0.5nm〜5nm程度に調整すれば、磁気抵抗素子の分離加工後の大気暴露による磁気抵抗素子への酸化によるダメージを抑制することができ、書込み電流の増加および熱擾乱耐性の低下を抑制することが可能になる。
中間層14としては、例えばMgO等の絶縁体が用いられ、この場合、トンネル障壁層となる。
参照膜16としては、例えばTbCoFe層とCoFeB層との積層膜が用いられる。これは、MgOからなるトンネル障壁層とTbCoFe層との間にCoFeB層を挟むことで高いMR比を得ることが可能になるからである。参照膜16と電極18との間にCoPt等で形成されるシフト調整膜を挟むことで参照膜16から記憶膜12、12aへ印加される磁場をキャンセルすることが可能になる。これにより、参照膜16に対して記憶膜12、12aの磁化配列を、平行状態または反平行状態となるように安定に形成することが可能になる。参照膜16とシフト調整膜との間にRuからなる非磁性層を挟むことで参照膜とシフト調整膜の磁化状態を反平行に結合させることが可能になる。これにより、より安定に参照膜からの漏れ磁場をキャンセルすることができる。
電極膜18としては、例えば、参照膜16上に設けられる厚さが10nmのRuと厚さが100nmのTaとの積層膜等が用いられる。
以上説明したように、第1実施形態によれば、書き込み電流を低減することができる。
(第2実施形態)
第2実施形態による磁気抵抗素子を図5に示す。この第2実施形態の磁気抵抗素子1Dは、下地膜10b、ホウ素を含む磁性層を有する記憶膜12、中間層14、磁性層を含む参照膜16、および電極18が、この順序で積層された積層構造を備えている。記憶膜12の磁性層の磁化方向は可変であり、参照膜16の磁性層の磁化方向は固定されている。
この第2実施形態においては、記憶膜12としては、例えばCo16Fe6420が用いられる。Feの含有量をCoの含有量より多くすることで、高い垂直磁気異方性を得ることが可能になる。高い垂直磁気異方性は不揮発性の保持性能を向上させることを可能にし、低消費電力化に寄与する。
下地膜10bは図5に示すように、窒素を含む第1下地層10bと、第1下地層10bと記憶膜12との間に設けられた、ホウ素を含む第2下地層10bとが積層された積層構造を有している。第2下地層10bに含まれるホウ素の濃度(atomic%)は記憶膜12に含まれるホウ素の濃度(atomic%)よりも多い。
第2下地層10bとしては、厚さが1nm以下の例えばHf5050が用いられる。このとき、第2下地層10bに含まれるホウ素の濃度は、Co16Fe6420からなる記憶膜12に含まれるホウ素の濃度(20atomic%)より大きい。第1下地層10bとして、厚さが1nm程度のAlNが用いられるか、或いは第1実施形態で説明した窒化物が用いられる。例えば、AlInNまたはAlScN、AlYN、AlLaN、ScNが用いられる。すなわち、下地膜10は、窒素と、Al、Sc、Y、Laの群から選択された少なくとも1つの元素とを含むことが好ましい。AlInNまたはAlScN、AlYN、AlLaN、ScNは第1実施形態と同様に、厚さが0.2nm以上かつ2nm以下であることが好ましい。第3実施形態で説明するように、AlInNを用いた場合はInの組成比がAlの組成比よりも小さく、AlScN、AlYN、AlLaNを用いた場合はAlの組成比がSc、Y、Laの組成比よりも小さいことが好ましい。このことは第1実施形態でも同様である。AlInN、またはAlScN、AlYN、AlLaN、ScNは、連続膜であっても良いし、他の材料によって分断されていても良い。
この第2実施形態のように、記憶膜12より高い濃度のホウ素を有する第2下地層10bを用いることにより、窒化物からなる下地とFeを主成分とした記憶膜12との間の濡れ性を、改善することができる。第2下地層10bの膜厚を増加させると、図6に示すように記憶膜12の磁化が減少する。図6は、横軸が記憶層12(Co16Fe6420)の厚さを示し、縦軸が記憶膜12の磁化(飽和磁化密度(M)×厚さ(t))を示す。図6において、黒いダイヤ印は下地膜10bがAlNの第1下地層10bからなっている場合を示し、×印は下地膜10bがAlNの第1下地層10bと、Hf5050(1)(ここで、(1)はHf5050の厚さが1Å(=0.1nm)であることを意味する)の第2下地層10bからなっている場合を示し、白い四角印は下地膜10bがAlNの第1下地層10bと、Hf5050(10)(ここで、(10)はHf5050の厚さが10Å(=1nm)であることを意味する)の第2下地層10bからなっている場合を示し、白い丸印は下地膜10bがHf5050(50)(ここで、(50)はHf5050の厚さが50Å(=5nm)であることを意味する)の場合を示す。図6からわかるように、記憶層と窒化物からなる下地層の間にホウ素を含む下地層を挿入ことによって、或いはホウ素を含む下地層を記録層に接合させることで磁化が減少する。下地層と記憶層の間で生じる磁化の消失はスピンポンピング効果によるダンピング定数(摩擦定数)の増加を引き起こし、書込み電流の上昇が引き起こされる。このため、第2下地層10bの厚さは、記憶膜12の磁化の減少量が、ホウ化物からなる下地膜を用いたときより小さくなる1nm以下であることが望ましい。
図14に記憶層12と窒化物下地層10bの間に挿入したホウ素を含む下地層10bの膜厚に対する摩擦定数の関係を示す。一方、ホウ素を含む下地層10bとしてHf5050を用いて記憶層に対して直接接合させた場合の摩擦定数は0.0074となり、窒化物下地としてAlNに記憶層を直接接合させた場合の摩擦定数は0.0037となる。図14より窒化物下地層10bAlNと記憶層12の間に1Åのホウ素を含むHf5050を挿入した積層下地を用いることによってAlNを記憶層に直接接合させた場合より、摩擦定数を低下することが可能になる。窒化物下地10bと記憶層12の間に極薄のホウ素を含む下地10bを挿入することで記憶層12と下地層10bの濡れ性が改善し均一な記憶層の形成が可能になる。均一な記憶層形成は記憶層のキュリー温度(T)を向上させることに繋がり、Tの向上はスピン情報の消失を抑制し、摩擦定数低減、或いは書込み電流低減に寄与する。
図15に下地層10bとして6ÅのAlNを用いた場合、1ÅのHf5050と6ÅのAlNの積層構造を用いた場合、10ÅのHf5050と6ÅのAlNの積層構造を用いた場合の記憶層12と参照層16の磁化の方向を平行状態から反平行状態にするために必要とする磁化反転電流を示す。横軸はMTJ素子の面積を示している。MTJ素子の面積を同一の面積で考えた場合、下地層10bとして1ÅのHf5050と6ÅのAlNの積層構造を用いることで磁化反転電流をAlNの下地層より低減することが可能になる。磁化反転電流低減は書込み電流低減を可能にするため、より消費電力の小さいMTJ素子を製造することが可能になる。高いMR比を得るためにはホウ素を含む下地層10bHf5050の膜厚は厚い方が良いが、厚いHf5050を記憶層12と窒化物下地層10bとの間に挿入することは図14のように摩擦定数を上昇させ、図15のように磁化反転電流を上昇させるため好ましくない。よって、ホウ素を含む下地層10bは1nm以下に設定することが望ましい。
(変形例)
第2実施形態の第1変形例による磁気抵抗素子を図7に示す。この第1変形例による磁気抵抗素子1Eは、図5に示す第2実施形態の磁気抵抗素子1Dにおいて、下地膜10bを下地膜10cに置き換えた構造を有している。この下地膜10cは、Hf、Zr、Al、Be、Mg、Ca、Sr、Ba、Sc、Y、Laのうちから選択された少なくとも1つの元素を含む第1下地層10cと、第1下地層10cと記憶膜12との間に設けられ窒素を含む第2下地層10cと、第2下地層10cと記憶膜12との間に設けられホウ素を含む第3下地層10cと、を備えている。第3下地層10cに含まれるホウ素の濃度(atomic%)は記憶膜12に含まれるホウ素の濃度(atomic%)よりも多い。例えば、記憶膜12として例えばCo16Fe6420を用い、第3下地層10cとして厚さが1nm以下のHf5050を用いる。
窒素を含んだ単層(例えば、AlN)からなる下地膜と、窒素を含んだ第1下地層およびホウ素を含んだ第2下地層からなる積層構造の下地膜と、をそれぞれ用いたときのMTJ素子を作成し、これらのMTJ素子のMR比を比較した結果を図8に示す。図8において、横軸は面積抵抗を示し、縦軸はMR比を示す。窒素を含んだ第1下地層として6Å程度のAlNを用い、ホウ素を含んだ第2下地層としてHf5050を用いた。積層構造の下地膜を用いた場合の方が高いMR比が得られていることがわかる。つまり、積層構造の下地膜を用いることで高いMR比を得ることが可能になり、スピントルクの向上による書込み電流の低減を図ることができる。窒素を含んだ単層からなる下地膜または窒素を含む第1下地層の厚さは、第1実施形態と同様に、0.2nm以上かつ2nm以下であることが好ましい。また、 第1下地層10cとしては導電性を保持し、MTJ素子加工の際にトンネル障壁層(中間層)の側部に再堆積した場合に酸化することで絶縁体へ変化する材料が好ましい。例えば、第1下地層10cとしては、Hf、Zr、Al、Be、Mg、Ca、Sr、Ba、Sc、Y、Laのうちから選択された少なくとも1つの元素を含む材料が用いられる。
また、第2実施形態およびその変形例においては、中間層(トンネル障壁層)、参照膜16、電極18としては、第1実施形態で説明した材料と同一の材料を用いる。
この第2実施形態およびその変形例も第1実施形態と同様に、書き込み電流を低減することができる。
(第3実施形態)
第3実施形態による磁気抵抗素子を図9に示す。この第3実施形態の磁気抵抗素子1Fは、下地膜10、記憶膜12、中間層(トンネル障壁層)14、参照膜16、および電極18がこの順序で積層された積層構造を有している。
記憶膜12としては例えばCo16Fe6420が用いられる。Feの濃度(atomic%)をCoの濃度(atomic%)より高くすることで高い垂直磁気異方性を得ることが可能になる。高い磁気異方性は不揮発保持性能を向上させることを可能にし、低消費電力化に寄与する。
下地膜10は、窒素を含む化合物からなり、例えば、Al、Sc、Y,La、Inのうちから選択された少なくとも1つの元素を含む窒化物で形成される。下地膜10を窒素からなる化合物にすることで、Fe、Co等からなる遷移金属を主成分とした材料との磁気的な相互作用を抑制することが可能になり、低い摩擦定数を保持する記憶膜12の形成が可能になる。
一方、窒化物上の記憶膜は凹凸になり易く、その結果、記憶膜の摩擦定数が大きくなり、書込み電流が増大することが問題となっていた。図10に窒化物からなる下地膜としてAlNとAlInNとをそれぞれ用いたときの記憶膜の磁気特性とFMR(Ferromagnetic Resonance)測定の結果を示す。図10からわかるように、AlNに対してAlInNを下地膜として用いた方が垂直磁気異方性は向上し、FMR測定における共鳴磁場のピーク間の幅が小さくなっている。ピーク間の幅は摩擦定数の大きさに比例するため、AlInNを用いた方が摩擦定数が小さくり、書込み電流を低減することが可能になる。同様にAlScN、AlYN、AlLaN、ScNを用いた場合も同様の結果を得ることが可能になる。したがって、下地膜10として、AlInNまたはAlScN、AlYN、AlLaN、ScNを用いることが好ましい。すなわち、下地膜10は、窒素と、Al、Sc、Y、Laの群から選択された少なくとも1つの元素とを含むことが望ましい。このとき、AlInNまたはAlScN、AlYN、AlLaN、ScNは第1実施形態と同様に、厚さが0.2nm以上かつ2nm以下であることが好ましい。図10からわかるように、AlInNを用いた場合はInの組成比がAlの組成比よりも小さく、また、AlScN、AlYN、AlLaNを用いた場合はAlの組成比がSc、Y、Laの組成比よりも小さいことが好ましい。このことは、第1実施形態でも同様である。AlInN、またはAlScN、AlYN、AlLaN、ScNは、連続膜であっても良いし、他の材料によって分断されていても良い。
(変形例)
第3実施形態の変形例による磁気抵抗素子を図11に示す。この変形例による磁気抵抗素子1Gは、図9に示す第3実施形態の磁気抵抗素子1Fにおいて、下地膜10を下地膜10dに置き換えた構造を有している。この下地膜10dは、第1下地層10dと、この第1下地層10dと記憶膜12との間に設けられた第2下地層10dとを備えている。
第1下地層10dとしては、導電性を保持し、MTJ素子加工の際にトンネル障壁層(中間層)の側部に再堆積した場合に酸化することで絶縁体へ変化する材料が好ましい。例えば、第1下地層10dとしては、Hf、Zr、Al、Be、Mg、Ca、Sr、Ba、Sc、Y、Laのうちから選択された少なくとも1つの元素を含む材料が用いられる。
第2下地層10dとしては、第3実施形態の下地膜10と同様に、窒素を含む化合物からなり、例えば、Al、Sc、Y、La、Inのうちから選択された少なくとも1つの元素を含む窒化物で形成される。第2下地層10dとして、AlInNまたはAlScN、AlYN、AlLaN、ScNを用いることが好ましい。このとき、AlInNまたはAlScN、AlYN、AlLaN、ScNは第1実施形態と同様に、厚さが0.2nm以上かつ2nm以下であることが好ましい。AlInNを用いた場合はInの組成比がAlの組成比よりも小さく、AlScN、AlYN、AlLaNを用いた場合はAlの組成比がSc,Y、Laの組成比よりも小さいことが好ましい。AlInNまたはAlScN、AlYN、AlLaN、ScNからなる第2下地層10dは、連続膜であっても良いし、他の材料によって分断されていても良い。
また、第3実施形態およびその変形例においては、中間層(トンネル障壁層)、参照膜16、電極18としては、第1実施形態で説明した材料と同一の材料を用いる。
この第3実施形態およびその変形例も第1実施形態と同様に、書き込み電流を低減することができる。
(第4実施形態)
次に、第4実施形態によるスピン注入書き込み型の磁気メモリ(MRAM)について説明する。
本実施形態のMRAMは複数のメモリセルを有している。本実施形態のMRAMの1つのメモリセルの主要部の断面を図12に示す。各メモリセルは、第1乃至第3実施形態およびそれらの変形例のいずれかの磁気抵抗素子を記憶素子として備えている。この第4実施形態では、記憶素子が第1実施形態の磁気抵抗素子(MTJ素子)1であるとして説明する。
図12に示すように、MTJ素子1の上面は、上部電極31を介してビット線32と接続されている。また、MTJ素子1の下面は、下部電極33、引き出し電極34、プラグ35を介して、半導体基板36の表面のソース/ドレイン領域のうちドレイン領域37aと接続されている。ドレイン領域37aは、ソース領域37b、基板36上に形成されたゲート絶縁膜38、ゲート絶縁膜38上に形成されたゲート電極39と共に、選択トランジスタTrを構成する。選択トランジスタTrとMTJ素子1とは、MRAMの1つのメモリセルを構成する。ソース領域37bは、プラグ41を介してもう1つのビット線42と接続されている。なお、引き出し電極34を用いずに、下部電極33の下方にプラグ35が設けられ、下部電極33とプラグ35が直接接続されていてもよい。ビット線32、42、電極31、33、引き出し電極34、プラグ35、41は、W、Al、AlCu、Cu等から形成されている。
本実施形態のMRAMにおいては、図12に示す1つのメモリセルが例えば行列状に複数個設けられることにより、MRAMのメモリセルアレイが形成される。図13は、本実施形態のMRAMの主要部を示す回路図である。
図13に示すように、MTJ素子1と選択トランジスタTrとからなる複数のメモリセル53が行列状に配置されている。同じ列に属するメモリセル53の一端子は同一のビット線32と接続され、他端子は同一のビット線42と接続されている。同じ行に属するメモリセル53の選択トランジスタTrのゲート電極(ワード線)39は相互に接続され、さらにロウデコーダ51と接続されている。
ビット線32は、トランジスタ等のスイッチ回路54を介して電流ソース/シンク回路55と接続されている。また、ビット線42は、トランジスタ等のスイッチ回路56を介して電流ソース/シンク回路57と接続されている。電流ソース/シンク回路55、57は、書き込み電流を、接続されたビット線32、42に供給したり、接続されたビット線32、42から引き抜いたりする。
ビット線42は、また、読み出し回路52と接続されている。読み出し回路52は、ビット線32と接続されていてもよい。読み出し回路52は、読み出し電流回路、センスアンプ等を含んでいる。
書き込みの際、書き込み対象のメモリセルと接続されたスイッチ回路54、56および選択トランジスタTrがオンされることにより、対象のメモリセルを介する電流経路が形成される。そして、電流ソース/シンク回路55、57のうち、書き込まれるべき情報に応じて、一方が電流ソースとして機能し、他方が電流シンクとして機能する。この結果、書き込まれるべき情報に応じた方向に書き込み電流が流れる。
書き込み速度としては、数ナノ秒から数マイクロ秒までのパルス幅を有する電流でスピン注入書込みを行うことが可能である。
読み出しの際、書き込みと同様にして指定されたMTJ素子1に、読み出し電流回路によって磁化反転を起こさない程度の小さな読み出し電流が供給される。そして、読み出し回路52は、MTJ素子1の磁化の状態に応じた抵抗値に起因する電流値あるいは電圧値を、参照値と比較することで、その抵抗状態を判定する。
なお、読み出し時は、書き込み時よりも電流パルス幅が短いことが望ましい。これにより、読み出し時の電流での誤書込みが低減される。これは、書き込み電流のパルス幅が短い方が、書き込み電流値の絶対値が大きくなるということに基づいている。
以上説明したように、本実施形態によれば、書き込み電流を低減することができる磁気抵抗素子を用いた磁気メモリを得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1、1A、1B、1C、1D、1E、1F、1G 磁気抵抗素子
10 下地膜
10 第1下地層
10 第2下地層
10a 下地膜
10b 下地膜
10b 第1下地層
10b 第2下地層
10c 下地膜
10c 第1下地層
10c 第2下地層
10c 第3下地層
10d 下地膜
10d 第1下地層
10d 第2下地層
12 記憶膜
12 第1層
12 第2層
12a 記憶膜
12a 第1層
12a 第2層
12a 第3層
14 中間層(トンネル障壁層)
16 参照膜
18 電極

Claims (12)

  1. 窒素を含む層を有する膜と、
    前記窒素を含む層を有する膜上に設けられ、膜面に垂直方向の磁気異方性を有しかつ磁化方向が可変である記憶膜であって、ホウ素を含む第1層と、前記第1層上に設けられ前記第1層よりも低い濃度のホウ素を含む第2層と、を有する記憶膜と、
    前記記憶膜上に設けられた中間層と、
    前記中間層上に設けられ、膜面に垂直方向の磁気異方性を有しかつ磁化方向が固定された参照膜と、
    を備えた磁気抵抗素子。
  2. 前記記憶膜は、前記第1層と前記窒素を含む層を有する膜との間に設けられ前記第1層よりも低い濃度のホウ素を含む第3層を更に備えた請求項1記載の磁気抵抗素子。
  3. 前記窒素を含む層を有する膜は、Al、Sc、Y、Laの群から選択された少なくとも1つの元素を更に含み厚さが0.2nm以上かつ2nm以下である請求項1または2記載の磁気抵抗素子。
  4. 前記窒素を含む層を有する膜は、Hf、Zr、Al、Be、Mg、Ca、Sr、Ba、Sc、Y、Laの群から選択された少なくとも1つの元素を含む第3層と、前記第3層上に設けられ窒素を含む第4層と、を備えている請求項1または2記載の磁気抵抗素子。
  5. 前記第4層は、Al、Sc、Y、Laの群から選択された少なくとも1つの元素を更に含み厚さが0.2nm以上かつ2nm以下である請求項4記載の磁気抵抗素子。
  6. 窒素を含む第1層と、前記第1層上に設けられホウ素を含む第2層とを有する積層膜と、
    前記積層膜上に設けられ、膜面に垂直方向の磁気異方性を有しかつ磁化方向が可変であり、前記第2層よりも低い濃度のホウ素を含む記憶膜と、
    前記記憶膜上に設けられた中間層と、
    前記中間層上に設けられ、膜面に垂直方向の磁気異方性を有しかつ磁化方向が固定された参照膜と、
    を備えた磁気抵抗素子。
  7. 前記積層膜は、前記第1層に対して前記第2層と反対側に設けられ、Hf、Zr、Al、Be、Mg、Ca、Sr、Ba、Sc、Y、Laの群から選択された少なくとも1つの元素を含む第3層を更に備えている請求項6記載の磁気抵抗素子。
  8. 前記第2層の厚さは1nm以下である請求項6または7記載の磁気抵抗素子。
  9. AlInN、AlScN、AlYN、AlLaN、およびScNの群から選択された少なくとも一つの物質を含む第1層を有する膜と、
    前記第1層を有する膜上に設けられ、膜面に垂直方向の磁気異方性を有しかつ磁化方向が可変である記憶膜と、
    前記記憶膜上に設けられた中間層と、
    前記中間層上に設けられ、膜面に垂直方向の磁気異方性を有し、磁化方向が固定された参照層と、
    を備えている磁気抵抗素子。
  10. 前記第1層を有する膜は、前記第1層に対して前記記憶膜と反対側に設けられ、Hf、Zr、Al、Be、Mg、Ca、Sr、Ba、Sc、Y、Laの群から選択された少なくとも1つの元素を含む第2層を更に備えた請求項9記載の磁気抵抗素子。
  11. 前記第1層は、厚さが0.2nm以上かつ2nm以下である請求項9または10記載の磁気抵抗素子。
  12. 請求項1乃至11のいずれかに記載の磁気抵抗素子と、
    前記磁気抵抗素子の前記記憶膜と電気的に接続する第1配線と、
    前記磁気抵抗素子の前記参照膜と電気的に接続する第2配線と、
    を備えている磁気メモリ。
JP2013194180A 2013-09-19 2013-09-19 磁気抵抗素子および磁気メモリ Pending JP2015060970A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013194180A JP2015060970A (ja) 2013-09-19 2013-09-19 磁気抵抗素子および磁気メモリ
PCT/JP2014/067567 WO2015040926A1 (ja) 2013-09-19 2014-07-01 磁気抵抗素子および磁気メモリ
US15/067,744 US9831420B2 (en) 2013-09-19 2016-03-11 Magnetoresistive element and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013194180A JP2015060970A (ja) 2013-09-19 2013-09-19 磁気抵抗素子および磁気メモリ

Publications (1)

Publication Number Publication Date
JP2015060970A true JP2015060970A (ja) 2015-03-30

Family

ID=52688585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013194180A Pending JP2015060970A (ja) 2013-09-19 2013-09-19 磁気抵抗素子および磁気メモリ

Country Status (3)

Country Link
US (1) US9831420B2 (ja)
JP (1) JP2015060970A (ja)
WO (1) WO2015040926A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015490A (ja) * 2014-07-03 2016-01-28 三星電子株式会社Samsung Electronics Co.,Ltd. 磁気接合及びそれを含む磁気装置並びに磁気接合提供方法
WO2017110834A1 (ja) * 2015-12-25 2017-06-29 国立大学法人東北大学 スピントロニクス素子
KR20180003599A (ko) * 2015-05-05 2018-01-09 마이크론 테크놀로지, 인크 자기 터널 접합
US10374149B2 (en) 2016-05-13 2019-08-06 Micron Technology, Inc. Magnetic tunnel junctions

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018964A (ja) 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子
US9842988B2 (en) 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US9947862B2 (en) 2016-03-14 2018-04-17 Toshiba Memory Corporation Magnetoresistive memory device
US9761793B1 (en) * 2016-05-18 2017-09-12 Samsung Electronics Co., Ltd. Magnetic memory device and method for manufacturing the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY108176A (en) * 1991-02-08 1996-08-30 Hitachi Global Storage Tech Netherlands B V Magnetoresistive sensor based on oscillations in the magnetoresistance
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
US6518588B1 (en) * 2001-10-17 2003-02-11 International Business Machines Corporation Magnetic random access memory with thermally stable magnetic tunnel junction cells
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
JP4504273B2 (ja) * 2005-07-06 2010-07-14 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US8545999B1 (en) * 2008-02-21 2013-10-01 Western Digital (Fremont), Llc Method and system for providing a magnetoresistive structure
JP4762285B2 (ja) * 2008-09-24 2011-08-31 株式会社東芝 スピントランジスタ、集積回路、及び、磁気メモリ
JP5661995B2 (ja) * 2008-12-15 2015-01-28 エイチジーエスティーネザーランドビーブイ 磁気抵抗効果型磁気ヘッド
JP5470602B2 (ja) * 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US9679765B2 (en) * 2010-01-22 2017-06-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating rare-earth doped piezoelectric material with various amounts of dopants and a selected C-axis orientation
JP5479487B2 (ja) 2010-03-31 2014-04-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
KR101766899B1 (ko) * 2010-04-21 2017-08-10 삼성전자주식회사 자기 메모리 소자
JP2012059808A (ja) * 2010-09-07 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5209011B2 (ja) * 2010-09-16 2013-06-12 株式会社東芝 磁気抵抗素子
JP5148673B2 (ja) * 2010-09-17 2013-02-20 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP5761788B2 (ja) * 2011-03-25 2015-08-12 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2013048210A (ja) 2011-07-22 2013-03-07 Toshiba Corp 磁気抵抗素子
JP5814680B2 (ja) * 2011-07-29 2015-11-17 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP5711637B2 (ja) * 2011-09-26 2015-05-07 株式会社東芝 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路
JP5514256B2 (ja) * 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
JP5680045B2 (ja) 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8796797B2 (en) * 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
US10447234B2 (en) * 2014-04-18 2019-10-15 Northeastern University Piezoelectric MEMS resonator with integrated phase change material switches
US9236560B1 (en) * 2014-12-08 2016-01-12 Western Digital (Fremont), Llc Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015490A (ja) * 2014-07-03 2016-01-28 三星電子株式会社Samsung Electronics Co.,Ltd. 磁気接合及びそれを含む磁気装置並びに磁気接合提供方法
KR20180003599A (ko) * 2015-05-05 2018-01-09 마이크론 테크놀로지, 인크 자기 터널 접합
JP2018515922A (ja) * 2015-05-05 2018-06-14 マイクロン テクノロジー, インク. 磁気トンネル接合
KR102076400B1 (ko) * 2015-05-05 2020-02-11 마이크론 테크놀로지, 인크 자기 터널 접합
WO2017110834A1 (ja) * 2015-12-25 2017-06-29 国立大学法人東北大学 スピントロニクス素子
KR20180098218A (ko) * 2015-12-25 2018-09-03 고쿠리츠다이가쿠호진 도호쿠다이가쿠 스핀트로닉스 소자
JPWO2017110834A1 (ja) * 2015-12-25 2018-10-25 国立大学法人東北大学 スピントロニクス素子
US10424725B2 (en) 2015-12-25 2019-09-24 Tohoku University Spintronics element
KR102398740B1 (ko) * 2015-12-25 2022-05-16 고쿠리츠다이가쿠호진 도호쿠다이가쿠 스핀트로닉스 소자
US10374149B2 (en) 2016-05-13 2019-08-06 Micron Technology, Inc. Magnetic tunnel junctions

Also Published As

Publication number Publication date
WO2015040926A1 (ja) 2015-03-26
US9831420B2 (en) 2017-11-28
US20160197266A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
US9978933B2 (en) Storage element and memory
WO2015040926A1 (ja) 磁気抵抗素子および磁気メモリ
US8411499B2 (en) Recording method for magnetic memory device
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US9178137B2 (en) Magnetoresistive element and magnetic memory
WO2017086481A1 (ja) 磁気トンネル接合素子及び磁気メモリ
CN102007543B (zh) 磁存储器件的记录方法
US10783943B2 (en) MRAM having novel self-referenced read method
JPWO2011087038A1 (ja) 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
JP2012059808A (ja) 記憶素子、メモリ装置
US10340442B2 (en) Magnetoresistive element and magnetic memory
JP2014072392A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2012080058A (ja) 記憶素子、メモリ装置
JP2008187048A (ja) 磁気抵抗効果素子
JP2008153527A (ja) 記憶素子及びメモリ
WO2011037143A1 (ja) 磁気メモリ
JP2006155719A (ja) メモリ
JP2016063150A (ja) 磁気抵抗素子及び磁気メモリ
JP2006295001A (ja) 記憶素子及びメモリ
JPWO2009145161A1 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2010232447A (ja) 磁気抵抗効果素子および磁気メモリ
JP2007317733A (ja) メモリ
JP2009266861A (ja) 磁気記憶素子及び磁気記憶装置
JPWO2009044609A1 (ja) 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置