KR102398740B1 - 스핀트로닉스 소자 - Google Patents
스핀트로닉스 소자 Download PDFInfo
- Publication number
- KR102398740B1 KR102398740B1 KR1020187011210A KR20187011210A KR102398740B1 KR 102398740 B1 KR102398740 B1 KR 102398740B1 KR 1020187011210 A KR1020187011210 A KR 1020187011210A KR 20187011210 A KR20187011210 A KR 20187011210A KR 102398740 B1 KR102398740 B1 KR 102398740B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- boron
- diffusion barrier
- recording layer
- diffusion
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 94
- 230000005291 magnetic effect Effects 0.000 claims abstract description 83
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 80
- 229910052796 boron Inorganic materials 0.000 claims abstract description 80
- 230000004888 barrier function Effects 0.000 claims abstract description 64
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 47
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 17
- 230000005355 Hall effect Effects 0.000 claims description 6
- 230000005381 magnetic domain Effects 0.000 claims description 5
- 230000006866 deterioration Effects 0.000 abstract description 26
- 238000010438 heat treatment Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 229910019236 CoFeB Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 229910003321 CoFe Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H01L43/08—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
-
- H01L43/02—
-
- H01L43/10—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
<과제> 붕소의 외방 확산에 의한 자기 특성의 열화를 방지할 수가 있고, 뛰어난 자기 특성을 가짐과 아울러, 미세화에 수반하는 치수 불균일에 의한 자기 특성의 불균일을 방지할 수가 있는 스핀트로닉스 소자를 제공한다.
<해결 수단> 붕소를 포함하는 강자성층으로 이루어지는 기록층(21) 및 참조층(22)과, 기록층(21)과 참조층(22)의 사이에 배치된 절연층(23)을 가지는 자기 터널 접합 소자(11)와, 기록층(21) 및 참조층(22)에 포함되는 붕소의 외방 확산을 방지하도록 설치된 확산 방지막(12)을 가지고 있다. 확산 방지막(12)은 기록층(21) 및 참조층(22)의 측연부에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있고, 기록층(21) 및 참조층(22)의 측면을 덮도록 설치되어 있다. 또, 확산 방지막(12)은 질소를 포함하지 않고, 외부로부터 스핀트로닉스 소자(10)의 내부로 질소가 침입하는 것을 방지하도록 구성되어 있다.
<해결 수단> 붕소를 포함하는 강자성층으로 이루어지는 기록층(21) 및 참조층(22)과, 기록층(21)과 참조층(22)의 사이에 배치된 절연층(23)을 가지는 자기 터널 접합 소자(11)와, 기록층(21) 및 참조층(22)에 포함되는 붕소의 외방 확산을 방지하도록 설치된 확산 방지막(12)을 가지고 있다. 확산 방지막(12)은 기록층(21) 및 참조층(22)의 측연부에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있고, 기록층(21) 및 참조층(22)의 측면을 덮도록 설치되어 있다. 또, 확산 방지막(12)은 질소를 포함하지 않고, 외부로부터 스핀트로닉스 소자(10)의 내부로 질소가 침입하는 것을 방지하도록 구성되어 있다.
Description
본 발명은 스핀트로닉스(spintronics) 소자에 관한 것이다.
기록층과 참조층에 강자성체를 이용한 자기 터널 접합 소자(MTJ) 등의, 강자성층에 붕소(B)를 포함하는 스핀트로닉스 소자에서는, 자기 특성을 최적화하기 위해서, 소자 내부에서의 붕소 프로파일(기록층 및 참조층의 막면에 대해서 수직 방향을 따른 붕소의 농도 분포)을 최적화하고, 기록층 및 참조층의 막면에 대해서 수평 방향으로 붕소 농도를 균일하게 유지할 필요가 있다. 그러나, 종래의 스핀트로닉스 소자에서는, 그 제조 과정에 있어서, 드라이 에칭(dry etching) 처리 후의 열처리나 표면의 산화 처리 등에 의해, 소자의 단면으로부터 붕소가 외방으로 확산하고, 소자의 단면 부근에 있어서 붕소의 농도 분포가 변화하기 때문에 자기 특성이 열화해 버린다고 하는 문제가 있었다.
특히, 근년의 스핀트로닉스 소자의 미세화의 진전에 따라, 드라이 에칭 처리 후의 붕소의 외방 확산이 소자 내부의 붕소 프로파일(profile)에 주는 영향이 커지고 있다. 예를 들면, 도 4에 나타내듯이, 스핀트로닉스 소자 (50)가 미세화하여 패턴 치수가 작아지면(d→d′；d＞d′), 붕소의 외방 확산에 의해 자기 특성이 열화한 층(도 중의 사선의 범위)(51)의 소자 전체에 차지하는 비율이 증가한다. 이 때문에 미세화하면 할수록 소자 전체의 자기 특성의 열화가 현저하게 되어 간다. 또, 도 4로부터 알 수 있듯이, 스핀트로닉스 소자(50)의 치수의 불균일이 소자 내부의 붕소 프로파일의 불균일을 초래하여 자기 특성의 불균일의 원인으로 되고 있는 것도 알 수 있다.
종래, 스핀트로닉스 소자의 자기 특성을 개선하기 위해서, 에칭 처리 후, 자기 터널 접합 소자의 표면을 산화하는 방법이 제안되어 있다.
예를 들면, 특허 문헌 1, 비특허 문헌 1 또는 2 참조). 또, 자기 터널 접합 소자의 측벽 부분에 측벽 금속층을 형성하고, 그 측벽 금속층을 산화하여 절연성의 측벽 금속 산화물층을 형성하는 방법도 제안되어 있다(예를 들면, 특허 문헌 2 참조). 이러한 방법에 의하면, 소자의 측벽에 산화한 절연층을 형성함으로써, 측벽을 개재한 단락을 방지하거나 웨트(wet) 세정 처리 등으로부터 보호하거나 할 수도 있다.
예를 들면, 특허 문헌 1, 비특허 문헌 1 또는 2 참조). 또, 자기 터널 접합 소자의 측벽 부분에 측벽 금속층을 형성하고, 그 측벽 금속층을 산화하여 절연성의 측벽 금속 산화물층을 형성하는 방법도 제안되어 있다(예를 들면, 특허 문헌 2 참조). 이러한 방법에 의하면, 소자의 측벽에 산화한 절연층을 형성함으로써, 측벽을 개재한 단락을 방지하거나 웨트(wet) 세정 처리 등으로부터 보호하거나 할 수도 있다.
또 자기 특성을 개선하는 것은 아니지만, 배선 저항을 내리기 위해서 저항 변화형 메모리 소자부를 BPSG나 BSG 등의 막으로 보호하는 저항 변화형 메모리 집적회로가 제안되어 있다(예를 들면, 특허 문헌 3 참조).
Y. Iba, et. al., "A highly scalable STT-MRAM fabricated by a novel technique for shrinking a magnetic tunnel junction with reducing processing damage", VLSI Technology: Digest of Technical Papers, 2014 Symposium on.
J. H. Jeong and T. Endoh, "Novel oxygen showering process (OSP) for extreme damage suppression of sub-20㎚ high density p-MTJ array without IBE treatment", VLSI Technology, 2015 Symposium on.
특허 문헌 1, 비특허 문헌 1 및 2에 기재의 자기 터널 접합 소자의 제조 방법에서는, 소자가 붕소를 포함하고 있는 경우, 산화 처리에 의해 소자에 포함되는 붕소가 산화층으로부터 외방으로 확산해 버리기 때문에, 붕소의 외방 확산에 의한 자기 특성의 열화의 문제를 해결할 수 없다고 하는 과제가 있었다(예를 들면, S. Sato, et. al, IEEE Trans. Magn. Vol. 51, Issue11, 3400804 참조). 또, 특허 문헌 2에 기재의 자기 터널 접합 소자의 제조 방법에서도, 산화 처리 또는 그 후의 열처리에 의해 소자에 포함되는 붕소가 측벽 금속 산화물층이나 그 외방으로 확산해 버리기 때문에, 붕소의 외방 확산에 의한 자기 특성의 열화의 문제를 해결할 수 없다고 하는 과제가 있었다. 이 때문에 미세화에 수반하는 치수 불균일에 의해 소자의 열화의 정도가 크고 불균일, 결과적으로 자기 특성의 불균일로 연결된다고 하는 문제점도 아직 해결되어 있지 않다고 하는 과제도 있었다. 또 특허 문헌 3에 기재의 회로에서는, BPSG나 BSG 등의 막이 소자에 포함되는 붕소의 외방 확산을 방지할지 어떨지는 불분명하다.
본 발명은 이러한 과제에 주목하여 이루어진 것으로, 붕소의 외방 확산에 의한 자기 특성의 열화를 방지할 수가 있고, 뛰어난 자기 특성을 가짐과 아울러, 미세화에 수반하는 치수 불균일에 의한 자기 특성의 불균일을 방지할 수가 있는 스핀트로닉스 소자를 제공하는 것을 목적으로 한다.
또 스핀트로닉스 소자에서는, RIE 등의 드라이 에칭 처리 후, SiN막으로 덮음으로써 대기 중에서의 변질을 방지하는 것이 일반적으로 행해지고 있다. 그러나, 이 경우, 스핀트로닉스 소자의 내부에 SiN막으로부터 질소(N)가 재분포하여 자기 특성을 열화시켜 버린다고 하는 과제가 있었다. 또, 미세화에 수반하는 치수 불균일에 의해 질소에 의한 소자의 열화의 정도가 크고 불균일, 결과적으로 자기 특성의 불균일로 연결된다고 하는 과제도 있었다. 그래서, 본 발명은 외부로부터의 질소의 재분포에 의한 자기 특성의 열화 및, 미세화에 수반하는 치수 불균일에 의한 자기 특성의 불균일을 방지할 수가 있는 스핀트로닉스 소자를 제공하는 것도 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명과 관련되는 스핀트로닉스 소자는, 붕소를 포함하는 강자성층과, 상기 강자성층의 측면 일부 또는 전체를 덮고, 상기 강자성층에 포함되는 붕소의 외방 확산을 방지하도록 설치된 확산 방지막을 가지고,상기 확산 방지막은 상기 강자성층 또는 상기 강자성층의 측연부에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있는 것을 특징으로 한다.
본 발명과 관련되는 스핀트로닉스 소자는, 확산 방지막에 의해 강자성층에 포함되는 붕소가 외방으로 확산하는 것을 방지할 수가 있다. 이 때문에 소자 내부의 강자성층의 막면(layer surface)에 대해서 수평 방향을 따른 붕소의 농도 분포를 형성시의 최적인 상태로 균일하게 유지할 수가 있고, 자기 특성의 열화를 방지할 수가 있다. 이와 같이, 본 발명과 관련되는 스핀트로닉스 소자는, 뛰어난 자기 특성을 가지고 있다. 또, 소자의 치수가 불균일하게 되어도 소자 내부의 강자성층의 막면에 대해서 수평 방향을 따른 붕소의 농도 분포가, 소자 내에서 불균일하게 되지 않고, 최적인 상태로 균일하게 유지되기 때문에 자기 특성의 불균일을 방지할 수도 있다. 이와 같이, 본 발명과 관련되는 스핀트로닉스 소자는, 미세화의 진전에 수반하는 불균일에 대해서도 자기 특성의 불균일을 방지할 수가 있다. 확산 방지막은, 예를 들면 BSG(boron silicate glass), 또는 BPSG(boron phosphorus silicate glass), 또는 Al2O3, Y2O3, ZrO2, MoO2, HfO2, Ta2O5, WO3, CeO2, MgO 혹은 Gd2O3에 B를 도프(dope)한 산화막, 또는 붕소의 산화막으로 이루어져 있다.
본 발명과 관련되는 스핀트로닉스 소자에서, 상기 확산 방지막은, 상기 강자성층의 측면의 전체를 덮도록 설치되어 있는 것이 바람직하지만, 상기 강자성층의 측면의 일부를 덮고 있어도 좋다. 확산 방지막이 강자성층의 측면의 전체를 덮는 경우에는, 강자성층의 측면으로부터의 붕소의 외방 확산을 방지할 수가 있고, 붕소의 외방 확산에 기인하는 자기 특성의 열화를 대체로 방지할 수가 있다. 또, 확산 방지막이 강자성층의 측면의 일부를 덮고 있는 경우에서도, 강자성층의 측면으로부터의 붕소의 외방 확산을 어느 정도 방지할 수가 있고, 자기 특성의 열화를 방지할 수가 있다.
본 발명과 관련되는 스핀트로닉스 소자에서, 상기 확산 방지막은, 상기 강자성층에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있는 것이 바람직하고, 특히 상기 강자성층의 측연부(側緣部)에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있는 것이 바람직하다. 이 경우, 붕소의 농도 구배에 의해 강자성층의 측연부로부터 확산 방지막을 향해 붕소가 확산하는 것을 방지할 수가 있다. 산화 처리나 열처리를 행한 때에도, 확산 방지막에 포함되는 붕소가 외방으로 확산할 가능성은 있지만, 강자성층으로부터의 붕소의 외방 확산을 억제할 수가 있다.
본 발명과 관련되는 스핀트로닉스 소자에서, 상기 확산 방지막은, 외부로부터 상기 스핀트로닉스 소자의 내부로 질소가 침입하는 것을 방지하도록 구성되어 있는 것이 바람직하다. 이 경우, 확산 방지막에 의해, 예를 들면 SiN막 등의, 소자의 외부에 형성된 막으로부터 소자의 내부에 질소가 재분포하는 것을 방지할 수가 있다. 이 때문에 질소의 재분포에 의한 자기 특성의 열화를 방지할 수가 있다. 또, 미세화에 수반하는 치수 불균일에 의해 질소에 의한 소자의 열화의 비율이 다르기 때문에 자기 특성이 불균일하게 되는 것을 방지할 수가 있다.
본 발명과 관련되는 스핀트로닉스 소자에서, 상기 확산 방지막은, 질소를 포함하고 있지 않은 것이 바람직하다. 이 경우, 확산 방지막으로부터 강자성층 등의 내부에 질소가 재분포하여 자기 특성이 열화하는 것을 방지할 수가 있다. 또, 미세화에 수반하는 치수 불균일에 의해 자기 특성이 불균일하게 되는 것을 방지할 수가 있다.
본 발명과 관련되는 스핀트로닉스 소자는, 각각 상기 강자성층을 가지는 기록층 및 참조층과, 상기 기록층과 상기 참조층의 사이에 배치된 절연층을 가지는 자기 터널 접합 소자를 가지고, 상기 확산 방지막은, 상기 자기 터널 접합 소자의 측면을 덮도록 설치되어 있어도 좋다. 이 경우, 자기 터널 접합 소자의 자기 특성의 열화를 방지할 수가 있다. 또한, 스핀트로닉스 소자는, 참조층과 상기 강자성층을 가지는 기록층과 상기 기록층과 상기 참조층 사이에 배치된 절연층을 가지는 자기 터널 접합 소자를 가지고, 상기 확산 방지막은, 상기 기록층의 측면을 덮도록 설치되어 있어도 좋다.
또, 본 발명과 관련되는 스핀트로닉스 소자는, 예를 들면, 터널 자기저항 소자, 터널 자기저항 메모리 소자, 스핀 홀(spin hall) 효과 소자, 역스핀 홀 효과 소자, 자벽 이동 메모리 소자 또는 스핀 토크(spin-torque) 고주파 소자를 가지고 있어도 좋다. 이 경우, 확산 방지막에 의해 각 소자의 자기 특성의 열화를 방지할 수가 있다.
본 발명에 의하면, 붕소의 외방 확산에 의한 자기 특성의 열화를 방지할 수가 있고, 뛰어난 자기 특성을 가짐과 아울러, 미세화에 수반하는 치수 불균일에 의한 자기 특성의 불균일을 방지할 수가 있는 스핀트로닉스 소자를 제공할 수가 있다. 또, 외부로부터의 질소의 재분포에 의한 자기 특성의 열화 및, 미세화에 수반하는 치수 불균일에 의한 자기 특성의 불균일을 방지할 수가 있는 스핀트로닉스 소자를 제공할 수도 있다.
도 1은 본 발명의 실시의 형태의 스핀트로닉스 소자를 나타내는 단면도이다.
도 2는 본 발명의 실시의 형태의 스핀트로닉스 소자의 (a) 기록층이 다층 구조를 가지는 제1의 변형예를 나타내는 단면도이고, (b) 기록층이 다층 구조를 가지는 제2의 변형예를 나타내는 단면도이다.
도 3은 본 발명의 실시의 형태의 스핀트로닉스 소자의 자벽(磁壁) 이동 메모리 소자를 가지는 변형예를 나타내는 단면도이다.
도 4는 종래의 스핀트로닉스 소자가 미세화했을 때의 소자에 대한 자기 특성이 열화한 층의 분포를 나타내는 단면도이다.
도 2는 본 발명의 실시의 형태의 스핀트로닉스 소자의 (a) 기록층이 다층 구조를 가지는 제1의 변형예를 나타내는 단면도이고, (b) 기록층이 다층 구조를 가지는 제2의 변형예를 나타내는 단면도이다.
도 3은 본 발명의 실시의 형태의 스핀트로닉스 소자의 자벽(磁壁) 이동 메모리 소자를 가지는 변형예를 나타내는 단면도이다.
도 4는 종래의 스핀트로닉스 소자가 미세화했을 때의 소자에 대한 자기 특성이 열화한 층의 분포를 나타내는 단면도이다.
이하, 도면에 기초하여 본 발명의 실시의 형태에 대해 설명한다.
도 1 내지 도 3은 본 발명의 실시의 형태의 스핀트로닉스 소자(10)를 나타내고 있다.
도 1에 나타내듯이, 스핀트로닉스 소자(10)는 자기 터널 접합 소자(11)와 확산 방지막(12)을 가지고 있다.
자기 터널 접합 소자(MTJ)(11)는 강자성층으로 이루어지는 기록층(21) 및 참조층(22)과, 기록층(21)과 참조층(22)의 사이에 배치된 절연층(23)을 가지고 있다. 기록층(21) 및 참조층(22)은 강자성의 재료로 이루어지고, 붕소(B)를 포함하고 있다. 기록층(21) 및 참조층(22)은 예를 들면, CoB, FeB 혹은 CoFeB 등의 합금으로 이루어지는 자성층, 또는 이러한 합금 중의 하나 이상을 포함하는 자성층으로 이루어져 있다. 절연층(23)은 절연성을 가지는 재료로 이루어지고, 예를 들면 MgO로 이루어져 있다. 자기 터널(tunnel) 접합 소자(11)는 물리 증착법인 스퍼터법(sputtering method), 분자선 에피택셜(epitaxial) 성장법(MBE법) 등에 의해 각 층을 퇴적하여 형성되어 있다.
확산 방지막(12)은 자기 터널 접합 소자(11)의 측면을 덮도록 설치되어 있다. 확산 방지막(12)은 기록층(21)의 측연부(側緣部), 즉 기록층(21)이 확산 방지막(12)과 접하는 부분과 그 근방(예를 들면, 확산 방지막(12)과 접하는 부분으로부터 5㎚ 이내의 범위)에 포함되는 붕소의 농도, 및 참조층(22)의 측연부, 즉 참조층(22)이 확산 방지막(12)과 접하는 부분과 그 근방(예를 들면, 확산 방지막(12)과 접하는 부분으로부터 5㎚ 이내의 범위)에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있다. 이에 의해 확산 방지막(12)은 기록층(21) 및 참조층(22)에 포함되는 붕소의 외방 확산을 방지하게 되어 있다. 또 확산 방지막(12)은 기록층(21)의 전체 및 참조층(22)의 전체에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고, 기록층(21) 및 참조층(22)에 포함되는 붕소의 외방 확산을 방지하게 되어 있어도 좋다. 확산 방지막(12)은 예를 들면 BSG(boron silicate glass)나 BPSG(boron phosphorus silicate glass)로 이루어져 있다. 확산 방지막(12)은 예를 들면 CVD법에 의해 형성되어 있다.
구체적인 일례로서 기록층(21) 및 참조층(22)이 (Co25Fe75)70B30으로 이루어지는 경우, (Co25Fe75)70B30의 몰 질량이 42.877g/mol, 밀도가 8.2g/㎝3이기 때문에, 기록층(21) 및 참조층(22) 중의 붕소의 개수 농도는 3.45*?*22㎝-3으로 된다. 확산 방지막(12)은 이 개수 농도보다 높은 농도로 붕소를 포함하도록 형성되어 있다.
다음에, 작용에 대해 설명한다.
스핀트로닉스 소자(10)는 붕소의 농도 구배에 의해 기록층(21) 및 참조층(22)에 포함되는 붕소가, 기록층(21) 및 참조층(22)의 측연부(側緣部)로부터 각각 확산 방지막(12)을 향해 확산하는 것을 방지할 수가 있고, 기록층(21) 및 참조층(22)에 포함되는 붕소의 외방 확산을 방지할 수가 있다. 이 때문에 자기 터널 접합 소자(11)의 내부의, 기록층(21) 및 참조층(22)의 막면에 대해서 수평 방향을 따른 붕소의 농도 분포를 형성시의 최적인 상태로 균일하게 유지할 수가 있다. 이에 의해 강자성막인 기록층(21) 및 참조층(22)의 막면에 수직인 방향을 따른 붕소의 프로파일을 최적인 상태로 유지할 수가 있기 때문에, 자기 터널 접합 소자(11)의 자기 특성의 열화를 방지할 수가 있다. 또, 소자의 치수가 불균일하게 되어도 자기 터널 접합 소자(11)의 내부의, 기록층(21) 및 참조층(22)의 막면에 대해서 수평 방향을 따른 붕소의 농도 분포가, 소자 내에 있어서 불균일하게 되지 않고, 최적인 상태로 균일하게 유지되기 때문에 강자성막인 기록층(21) 및 참조층(22)의 막면에 수직인 방향을 따른 붕소의 프로파일을 최적인 상태로 유지할 수가 있고, 자기 특성의 불균일을 방지할 수도 있다.
또, 산화 처리나 열처리를 행한 때에도, 확산 방지막(12)에 포함되는 붕소가 외방으로 확산할 가능성은 있지만, 기록층(21) 및 참조층(22)으로부터의 붕소의 외방 확산을 억제할 수가 있다. 이와 같이, 스핀트로닉스 소자(10)는 뛰어난 자기 특성을 가지고 있다. 또, 스핀트로닉스 소자(10)는 미세화의 진전에 수반하는 불균일에 대해서도 자기 특성의 불균일을 방지할 수가 있다.
스핀트로닉스 소자(10)는 확산 방지막(12)에 의해 외부로부터 기록층(21)이나 참조층(22) 등의 자기 터널 접합 소자(11)의 내부로 질소가 침입하는 것을 방지할 수가 있다. 이 때문에 예를 들면 SiN막 등의, 소자의 외부에 형성된 막으로부터 소자의 내부에 질소가 재분포하는 것을 방지할 수가 있다. 이 때문에 질소의 재분포에 의한 자기 특성의 열화를 방지할 수가 있다. 또, 미세화에 수반하는 치수 불균일에 의해 질소에 의한 소자의 열화의 비율이 다르기 때문에 자기 특성이 불균일하게 되는 것을 방지할 수가 있다.
또 스핀트로닉스 소자(10)는 확산 방지막(12)이 질소를 포함하고 있지 않은 것이 바람직하다. 이 경우, 소자의 외부로부터 뿐만이 아니라, 확산 방지막(12)로부터 자기 터널 접합 소자(11)의 내부에 질소가 재분포하여 자기 특성이 열화하는 것을 방지할 수가 있다.
또, 도 1에 나타내는 일례에서는, 확산 방지막(12)은 기록층(21) 및 참조층(22)의 측면의 전체를 덮도록 설치되어 있지만, 기록층(21) 및 참조층(22)의 측면의 각각 일부를 덮도록 설치되어 있어도 좋다. 이 경우에서도, 기록층(21) 및 참조층(22)의 측면으로부터의 붕소의 외방 확산을 어느 정도 방지할 수가 있고, 자기 특성의 열화를 방지할 수가 있다.
또, 도 1에 나타내는 일례에서는, 기록층(21) 및 참조층(22)의 측면을 1개의 확산 방지막(12)으로 일체적으로 덮고 있지만, 기록층(21) 및 참조층(22)의 측면을 각각 다른 확산 방지막(12)으로 덮고 있어도 좋다. 이 경우, 기록층(21)의 측면을 덮는 확산 방지막(12)이 기록층(21)의 측연부에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있고, 참조층(22)의 측면을 덮는 확산 방지막(12)이 참조층(22)의 측연부에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있으면 좋다. 이에 의해 기록층(21) 및 참조층(22)에 포함되는 붕소가 외방으로 확산하는 것을 방지할 수가 있고, 자기 특성의 열화를 방지할 수가 있다.
또, 도 1에 나타내는 일례에서는, 자기 터널 접합 소자(11)의 외측에 확산 방지막(12)을 형성하였지만, 기록층(21) 및 참조층(22)의 측연부에, 이온 주입법이나 플라스마 도핑법을 이용하여 붕소를 도입하고, 각각 기록층(21) 및 참조층(22)의 중앙부보다 높은 농도로 붕소를 포함하는 부분을 형성해도 좋다. 이 경우, 붕소를 도입한 기록층(21) 및 참조층(22)의 측연부가, 확산 방지막(12)으로 되어 기록층(21) 및 참조층(22)의 중앙부에 포함되는 붕소의 외방 확산을 방지할 수가 있다.
또, 기록층(21) 및 참조층(22)은 각각 1개의 강자성층으로 이루어지는 것에 한정되지 않고, 강자성층과 비강자성층이나 캡(cap)층 등의 강자성층 이외의 층이 복수 적층되어 형성되어 있어도 좋다. 예를 들면, 도 2(a)에 나타내듯이, 기록층(21)이 CoFeB로 이루어지는 1쌍의 강자성층(31, 32)의 사이에 Ta로 이루어지는 비자성 결합층(33)을 끼운 구조로 이루어져 있어도 좋다. 또 도 2(a)에 나타내는 일례에서는, 기록층(21)의 절연층(23)과는 반대측의 표면에 MgO로 이루어지는 절연층(34)이 형성되어 있다. 또, 도 2(a)에 나타내는 일례에서는, 비자성 결합층(33)은 Ta로 이루어져 있지만, Ta에 한정되지 않고, W, Hf, Zr, Nb, Mo, Ti, Mg, MgO 등으로 이루어져 있어도 좋다.
또, 도 2(b)에 나타내듯이, 기록층(21)이 CoFeB층(35)의 양면에 각각 얇은 CoFe층(36, 37)이 형성된 구조로 이루어져 있어도 좋다. 또 도 2(b)에 나타내는 일례에서는, CoFe층(36, 37)의 CoFeB층(36)과는 반대측의 표면에 MgO로 이루어지는 절연층(38, 39)이 형성되어 있다. 이러한 절연층(38, 39)은 절연층(23)이나 절연층(34)을 구성 가능하다. 도 2(a) 및 도 2(b)에 나타내는 일례에서는, 기록층(21)이 다층 구조로 이루어지는 구성을 나타내었지만, 참조층(22)이 마찬가지의 다층 구조를 가지고 있어도 좋다.
도 1에 나타내는 일례에서는, 스핀트로닉스 소자(10)는 자기 터널 접합 소자(11)을 포함하는 것으로 이루어져 있지만, 자기 터널 접합 소자(11)에 한정되지 않고, 붕소를 포함하는 강자성층을 가지는 소자이면, 어떠한 소자를 가지고 있어도 좋다. 예를 들면, 터널 자기저항 소자, 터널 자기저항 메모리 소자, 스핀 홀 효과 소자, 역스핀 홀 효과 소자, 자벽 이동 메모리 소자 또는 스핀 토크 고주파 소자를 가지는 것으로 이루어져 있어도 좋다.
예를 들면, 도 3에 나타내듯이, 자벽 이동 메모리 소자를 가지는 것으로 이루어지는 경우, 자기 터널 접합 소자(11)의 측면에 확산 방지막(12)을 설치함으로써, 자기 터널 접합 소자(11)에 포함되는 붕소의 외방 확산을 방지할 수가 있고, 자기 특성의 열화를 방지할 수가 있다.
<실시예 1>
도 1에 나타내는 자기 터널 접합 소자(MTJ)(11)을 제작하고, 터널 자기저항비(TMR비)의 측정을 행하였다. 또, 비교를 위해, 확산 방지막(12)을 갖지 않는 MTJ도 제작하고, TMR비의 측정을 행하였다. 확산 방지막(12)을 가지는 도 1의 MTJ, 및 확산 방지막(12)을 갖지 않는 MTJ의 양쪽 모두, 원기둥 형상으로 되도록 형성하고, 확산 방지막(12) 이외의 기록층, 참조층, 절연층의 구성은 마찬가지로 하였다. 확산 방지막(12)을 가지는 MTJ, 및 확산 방지막(12)을 갖지 않는 MTJ의 양쪽 모두, 실제의 MTJ는 가공 불균일 때문에 진정한 원기둥은 아니지만, MTJ의 직경은 소자의 저항값으로부터 원기둥으로 가정하여 산출하였다. 또, 확산 방지막(12)을 갖지 않는 MTJ에 대해서는, 직경이 다른 3개의 크기의 원기둥 형상의 MTJ를 제작하였다. 각 MTJ의 TMR비의 측정 결과를 표 1에 나타낸다. 또 표 1 중의 TMR비는 각 MTJ 제조 과정의 열처리 전(드라이 에칭 처리 후)의 TMR비에 대한 비율(백분율)로 나타내고 있다.
| 직경(㎚) | TMR비(%) | |
| 확산 방지막이 없는 MTJ |
50 | 53 |
| 56 | 66 | |
| 86 | 96 | |
| 확산 방지막을 갖는 MTJ | 50 | 113 |
표 1에 나타내듯이, 확산 방지막(12)을 갖지 않는 MTJ에서는, 열처리에 의한 붕소의 외방 확산으로 자기 특성이 열화하기 때문에, 열처리에 의해 TMR비가 저하하고 있는 것이 확인되었다. 또, 확산 방지막(12)을 갖지 않는 MTJ에서는, 도 4에 나타내듯이, 직경이 작아짐에 따라 자기 특성이 열화한 층의 소자 전체에 차지하는 비율이 증가하기 때문에, TMR비의 저하율도 증가하고 있는 것이 확인되었다. 이에 반해 확산 방지막(12)을 가지는 도 1의 MTJ에서는, 확산 방지막(12)에 의해 붕소의 외방 확산을 방지할 수가 있기 때문에, 열처리 후도 TMR비가 저하하지 않고 오히려 증가하고 있는 것이 확인되었다.
<산업상의 이용 가능성>
본 발명과 관련되는 스핀트로닉스 소자는, 예를 들면 스핀 주입 자화 반전(STT)을 이용한 자기저항 변화형 메모리(MRAM), 즉 STT－MRAM를 탑재한 범용 메모리 제품 및 혼재 SoC(System-on-a-chip) 제품에 매우 적합하게 이용할 수가 있다.
10 스핀트로닉스 소자 11 자기 터널 접합 소자
21 기록층 22 참조층
23 절연층 12 확산 방지막
31, 32 강자성층 33 비자성 결합층
34 절연층 35 CoFeB층
36, 37 CoFe층 38, 39 절연층
50 스핀트로닉스 소자 51 자기 특성이 열화한 층
21 기록층 22 참조층
23 절연층 12 확산 방지막
31, 32 강자성층 33 비자성 결합층
34 절연층 35 CoFeB층
36, 37 CoFe층 38, 39 절연층
50 스핀트로닉스 소자 51 자기 특성이 열화한 층
Claims (8)
- 스핀트로닉스 소자로서,
붕소를 포함하는 강자성층과,
상기 강자성층의 측면 일부 또는 전체를 덮고, 상기 강자성층에 포함되는 붕소의 외방 확산을 방지하도록 설치된 확산 방지막을 가지고,
상기 확산 방지막은 상기 강자성층 또는 상기 강자성층의 측연부에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있는 것을 특징으로 하는 스핀트로닉스 소자. - 스핀트로닉스 소자로서,
붕소를 포함하는 강자성층과,
상기 강자성층의 측면의 일부 또는 전체를 덮고, 상기 강자성층에 포함되는 붕소의 외방 확산을 방지하도록 설치된 확산 방지막을 가지고,
상기 확산 방지막은, 상기 강자성층 또는 상기 강자성층의 측연부에 포함되는 붕소의 농도보다 높은 농도로 붕소를 포함하고 있어, 외부로부터 상기 스핀트로닉스 소자의 내부로 질소가 침입하는 것을 방지하도록 구성되어 있는 것을 특징으로 하는 스핀트로닉스 소자. - 제1항 또는 제2항에 있어서,
상기 확산 방지막은, 질소를 포함하고 있지 않은 것을 특징으로 하는 스핀트로닉스 소자. - 제1항 또는 제2항에 있어서,
각각 상기 강자성층을 가지는 기록층 및 참조층과, 상기 기록층과 상기 참조층의 사이에 배치된 절연층을 가지는 자기 터널 접합 소자를 가지고,
상기 확산 방지막은, 상기 자기 터널 접합 소자의 측면을 덮도록 설치되어 있는 것을 특징으로 하는 스핀트로닉스 소자. - 제1항 또는 제2항에 있어서,
참조층과, 상기 강자성층을 가지는 기록층과, 상기 기록층과 상기 참조층 사이에 배치된 절연층을 가지는 자기 터널 접합 소자를 가지고,
상기 확산 방지막은, 상기 기록층의 측면을 덮도록 설치되어 있는 것을 특징으로 하는 스핀트로닉스 소자. - 제1항 또는 제2항에 있어서,
터널 자기저항 소자, 터널 자기저항 메모리 소자, 스핀 홀 효과 소자, 역스핀 홀 효과 소자, 자벽 이동 메모리 소자 또는 스핀 토크 고주파 소자를 가지는 것을 특징으로 하는 스핀트로닉스 소자. - 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2015-252942 | 2015-12-25 | ||
| JP2015252942 | 2015-12-25 | ||
| PCT/JP2016/087999 WO2017110834A1 (ja) | 2015-12-25 | 2016-12-20 | スピントロニクス素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180098218A KR20180098218A (ko) | 2018-09-03 |
| KR102398740B1 true KR102398740B1 (ko) | 2022-05-16 |
Family
ID=59089433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187011210A KR102398740B1 (ko) | 2015-12-25 | 2016-12-20 | 스핀트로닉스 소자 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10424725B2 (ko) |
| JP (1) | JP6841508B2 (ko) |
| KR (1) | KR102398740B1 (ko) |
| WO (1) | WO2017110834A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10522752B1 (en) * | 2018-08-22 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic layer for magnetic random access memory (MRAM) by moment enhancement |
| CN110224063B (zh) * | 2019-05-16 | 2023-04-25 | 杭州电子科技大学 | 一种非易失自旋轨道转矩元件及其转矩方法 |
| JP7081694B2 (ja) | 2019-10-03 | 2022-06-07 | Tdk株式会社 | 磁気記録層、磁壁移動素子及び磁気記録アレイ |
| WO2022137284A1 (ja) | 2020-12-21 | 2022-06-30 | Tdk株式会社 | 磁気抵抗効果素子 |
| US11696512B2 (en) * | 2021-01-05 | 2023-07-04 | Tdk Corporation | Magnetic domain wall moving element and magnetic array |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048820A (ja) * | 2005-08-08 | 2007-02-22 | Alps Electric Co Ltd | 磁気検出素子 |
| KR101476932B1 (ko) * | 2013-11-20 | 2014-12-26 | 한양대학교 산학협력단 | 수직 자기 이방성을 갖는 mtj 구조, 이의 제조방법 및 이를 포함하는 자성소자 |
| JP2015060970A (ja) * | 2013-09-19 | 2015-03-30 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274080B1 (en) * | 2003-08-22 | 2007-09-25 | International Business Machines Corporation | MgO-based tunnel spin injectors |
| JP2009099741A (ja) * | 2007-10-16 | 2009-05-07 | Fujitsu Ltd | 強磁性トンネル接合素子、強磁性トンネル接合素子の製造方法、磁気ヘッド、磁気記憶装置、及び磁気メモリ装置 |
| JP2009260164A (ja) * | 2008-04-21 | 2009-11-05 | Alps Electric Co Ltd | 磁気センサ |
| JP5509017B2 (ja) * | 2009-10-15 | 2014-06-04 | 日本特殊陶業株式会社 | グロープラグ |
| JP2012038815A (ja) * | 2010-08-04 | 2012-02-23 | Toshiba Corp | 磁気抵抗素子の製造方法 |
| KR20120058113A (ko) | 2010-11-29 | 2012-06-07 | 삼성전자주식회사 | 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법 |
| JP5601181B2 (ja) | 2010-12-02 | 2014-10-08 | 富士通セミコンダクター株式会社 | 磁気抵抗効果素子及びその製造方法 |
| KR20130077374A (ko) | 2011-12-29 | 2013-07-09 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| JP6068158B2 (ja) * | 2012-03-30 | 2017-01-25 | 株式会社クボタ | アルミナバリア層を有する鋳造製品 |
| US20150221847A1 (en) * | 2012-08-10 | 2015-08-06 | The University Of Manitoba | Seebeck rectification enabled by intrinsic thermoelectric coupling in magnetic tunneling junctions |
| US8981505B2 (en) * | 2013-01-11 | 2015-03-17 | Headway Technologies, Inc. | Mg discontinuous insertion layer for improving MTJ shunt |
| US20150070981A1 (en) * | 2013-09-06 | 2015-03-12 | Yoshinori Kumura | Magnetoresistance element and magnetoresistive memory |
| US20150069554A1 (en) * | 2013-09-06 | 2015-03-12 | Masahiko Nakayama | Magnetic memory and method of manufacturing the same |
| JP6200358B2 (ja) | 2014-03-20 | 2017-09-20 | 株式会社東芝 | 圧力センサ、マイクロフォン、血圧センサおよびタッチパネル |
-
2016
- 2016-12-20 WO PCT/JP2016/087999 patent/WO2017110834A1/ja active Application Filing
- 2016-12-20 KR KR1020187011210A patent/KR102398740B1/ko active IP Right Grant
- 2016-12-20 JP JP2017558170A patent/JP6841508B2/ja active Active
-
2018
- 2018-06-20 US US16/013,093 patent/US10424725B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048820A (ja) * | 2005-08-08 | 2007-02-22 | Alps Electric Co Ltd | 磁気検出素子 |
| JP2015060970A (ja) * | 2013-09-19 | 2015-03-30 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
| KR101476932B1 (ko) * | 2013-11-20 | 2014-12-26 | 한양대학교 산학협력단 | 수직 자기 이방성을 갖는 mtj 구조, 이의 제조방법 및 이를 포함하는 자성소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180301621A1 (en) | 2018-10-18 |
| WO2017110834A1 (ja) | 2017-06-29 |
| US10424725B2 (en) | 2019-09-24 |
| JPWO2017110834A1 (ja) | 2018-10-25 |
| JP6841508B2 (ja) | 2021-03-10 |
| KR20180098218A (ko) | 2018-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102398740B1 (ko) | 스핀트로닉스 소자 | |
| US11309489B2 (en) | Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications | |
| JP5514256B2 (ja) | 磁気記憶素子及びその製造方法 | |
| TWI783018B (zh) | 半導體結構以及相關操作和製造方法 | |
| US8653614B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| US8587043B2 (en) | Magnetoresistive random access memory and method of manufacturing the same | |
| JP2013008868A (ja) | 半導体記憶装置 | |
| US9065041B2 (en) | Magnetic memory cell and method of manufacturing the same | |
| JP2012099741A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| US8685757B2 (en) | Method for fabricating magnetic tunnel junction | |
| WO2016189772A1 (ja) | 磁気抵抗効果素子 | |
| KR20100076556A (ko) | 자기터널접합 장치 제조방법 | |
| Couet et al. | Oxygen scavenging by Ta spacers in double-MgO free layers for perpendicular spin-transfer torque magnetic random-access memory | |
| JP2014241449A (ja) | 磁気抵抗素子及び磁気メモリ | |
| US20120241882A1 (en) | Semiconductor memory device and method for fabricating the same | |
| KR102482371B1 (ko) | Mtj 구조물 및 이를 포함하는 자기 저항 메모리 장치 | |
| KR101997154B1 (ko) | 자기 소자 | |
| US10109676B2 (en) | MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same | |
| KR101749790B1 (ko) | Tddb를 방지하는 mtj 셀 및 그 제작 방법 | |
| KR20120050235A (ko) | 자기터널접합소자 및 그 제조 방법 | |
| KR20120097708A (ko) | 자기저항 메모리 소자 제조 방법 | |
| KR101208697B1 (ko) | 자기저항소자 및 그 제조 방법 | |
| KR20130016823A (ko) | 자기저항소자 제조 방법 | |
| KR102245262B1 (ko) | 보호막을 갖는 mtj 셀 및 그 제작 방법 | |
| KR20120094395A (ko) | 저항 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |