KR20120058113A - 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법 - Google Patents

자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20120058113A
KR20120058113A KR1020100119756A KR20100119756A KR20120058113A KR 20120058113 A KR20120058113 A KR 20120058113A KR 1020100119756 A KR1020100119756 A KR 1020100119756A KR 20100119756 A KR20100119756 A KR 20100119756A KR 20120058113 A KR20120058113 A KR 20120058113A
Authority
KR
South Korea
Prior art keywords
magnetic
tunnel junction
pattern
etching
magnetic tunnel
Prior art date
Application number
KR1020100119756A
Other languages
English (en)
Inventor
신희주
정준호
이장은
오세충
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100119756A priority Critical patent/KR20120058113A/ko
Priority to US13/286,630 priority patent/US8796042B2/en
Priority to TW100143579A priority patent/TWI533352B/zh
Priority to JP2011260388A priority patent/JP5964573B2/ja
Priority to CN201110386624.8A priority patent/CN102479918B/zh
Publication of KR20120058113A publication Critical patent/KR20120058113A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Abstract

본 발명은 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법이 제공된다. 자기 터널 접합 구조체의 제조 방법은, 기판 상에 제1 자성막, 터널 절연막, 및 제2 자성막을 순차적으로 적층하여 자기 터널 접합막을 형성하고, 상기 제2 자성막의 일정 영역 상에 마스크 패턴을 형성하고, 불활성 가스를 사용하고 상기 마스크 패턴을 식각 마스크 패턴으로 이용하여 상기 자기 터널 접합막의 일부를 식각하는 식각 공정 및 상기 식각 공정으로부터 발생되어 상기 자기 터널 접합막의 식각면에 부착된 생성물을 산화하는 산화 공정을 포함하는 식각 및 산화 공정 세트를 복수회 수행하여 자기 터널 접합막 패턴 및 상기 자기 터널 접합막 패턴 측벽에 측벽 절연막 패턴을 형성하는 것을 포함한다.

Description

자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법{Method for forming magnetic tunnel junction structure and method for forming magnetic random access memory using the same}
본 발명은 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법에 관한 것이다.
자기 메모리(MRAM: Magnetic Random Access Memory) 소자는 고속 기입 및 읽기 동작이 가능하고, 비휘발성 특성을 갖는다, 이러한 특성들에 의해 자기 메모리 소자는 새로운 기억 소자로서 각광 받고 있다.
일반적으로, 자기 메모리 소자의 단위 셀은 데이터를 저장하는 요소로서, 자기 터널 접합(MTJ: Magnetic Tunnel Junction) 패턴을 주로 채택하고 있다. 자기 터널 접합 패턴은 두 개의 자성막과 그 사이에 위치하는 터널 절연막을 포함한다. 즉, 자화(magnetization) 방향이 고정되어 있는 고정 자성(pinned ferromagnetic)막과 고정 자성막에 대해 자화 방향이 평행(parallel) 또는 반평행(anti-parallel)하게 바뀔 수 있는 자유 자성(free ferromagnetic)막 및 고정 자성막과 자유 자성막 사이에 배치된 터널 절연막을 포함한다.
자기 터널 접합 패턴을 형성하기 위하여 자성막을 물리적 식각을 이용하여 식각하면 식각에 의해 발생되는 도전성의 생성물들이 자기 터널 접합 패턴의 측벽에 부착된다. 이렇게 자기 터널 접합 패턴의 측벽에 부착된 도전성의 식각 생성물들에 의해 자기 터널 접합 패턴이 쇼트(short)되는 문제가 있다.
본 발명이 해결하고자 하는 과제는, 자기 터널 접합 구조체의 쇼트를 방지하고 저항 특성을 개선할 수 있는 자기 터널 접합 구조체의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 자기 터널 접합 구조체의 쇼트를 방지하고 저항 특성을 개선할 수 있는 자기 메모리 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 자기 터널 접합 구조체의 제조 방법의 일 태양(aspect)은, 기판 상에 제1 자성막, 터널 절연막, 및 제2 자성막을 순차적으로 적층하여 자기 터널 접합막을 형성하고, 상기 제2 자성막의 일정 영역 상에 마스크 패턴을 형성하고, 불활성 가스를 사용하고 상기 마스크 패턴을 식각 마스크 패턴으로 이용하여 상기 자기 터널 접합막의 일부를 식각하는 식각 공정 및 상기 식각 공정으로부터 발생되어 상기 자기 터널 접합막의 식각면에 부착된 생성물을 산화하는 산화 공정을 포함하는 식각 및 산화 공정 세트를 복수회 수행하여 자기 터널 접합막 패턴 및 상기 자기 터널 접합막 패턴 측벽에 측벽 절연막 패턴을 형성하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 자기 메모리 소자의 제조 방법의 일 태양은, 기판 상에 콘택 플러그를 포함하는 제1 층간 절연막을 형성하고, 상기 제1 층간 절연막 상에 제1 자성막, 터널 절연막, 및 제2 자성막을 순차적으로 적층하여 자기 터널 접합막을 형성하고, 상기 제2 자성막의 일정 영역 상에 마스크 패턴을 형성하고, 불활성 가스를 사용하고 상기 마스크 패턴을 식각 마스크 패턴으로 이용하여 상기 자기 터널 접합막의 일부를 식각하는 식각 공정 및 상기 식각 공정으로부터 발생되어 상기 자기 터널 접합막의 식각면에 부착된 생성물을 산화하는 산화 공정을 포함하는 식각 및 산화 공정 세트를 복수회 수행하여 자기 터널 접합막 패턴 및 상기 자기 터널 접합막 패턴 측벽에 측벽 절연막 패턴을 형성하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 자기 터널 접합 구조체의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 자기 메모리 소자의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 자기 메모리 소자의 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 자기 메모리 소자의 단면도이다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 자기 터널 접합 구조체의 제조 방법을 순서대로 나타낸 단면도들이다.
도 10 내지 도 14는 본 발명의 일 실시예에 따른 자기 메모리 소자의 제조 방법을 순서대로 나타낸 단면도들이다.
도 15는 본 발명의 다른 실시예에 따른 자기 메모리 소자의 제조 방법의 중간 단계를 나타낸 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 자기 메모리 소자의 제조 방법의 중간 단계를 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 자기 터널 접합 구조체의 단면도이다.
도 1을 참조하면, 자기 터널 접합(MTJ: Magnetic Tunnel Junction) 구조체(10)는 기판(100) 상에 순차적으로 적층된 제1 자성막 패턴(110), 터널 절연막 패턴(120), 및 제2 자성막 패턴(130)을 포함하는 자기 터널 접합막 패턴(140) 및 자기 터널 접합막 패턴(140)의 측벽 상에 형성된 측벽 절연막 패턴(150)을 포함한다.
제1 자성막 패턴(110) 및 제2 자성막 패턴(130) 중 어느 하나는 자화 방향이 고정되는 고정 자성(pinned ferromagnetic)막 패턴이며, 나머지 하나는 자기 터널 접합막 패턴(140)에 인가되는 전류의 방향에 따라 자화방향이 가변되는 자유 자성(free ferromagnetic)막 패턴일 수 있다. 제1 자성막 패턴(110) 및 제2 자성막 패턴(130)은 코발트철(CoFe), 니켈철(NiFe), 또는 코발트철보론(CoFeB) 등을 이용하여 형성될 수 있다.
터널 절연막 패턴(120)은 알루미늄 산화물 또는 마그네슘 산화물 등으로 형성될 수 있다.
측벽 절연막 패턴(150)은 자기 터널 접합막 패턴(140)의 측벽 상에 형성되어 있으며, 상기 측벽과 접하여 형성된다. 측벽 절연막 패턴(150)은 자기 터널 접합막 패턴(140)을 형성하는 식각 공정시 발생하여 자기 터널 접합막 패턴(140)의 측벽에 부착된 생성물을 산화시켜 형성된다. 따라서 측벽 절연막 패턴(150)은 자기 터널 접합막 패턴(140)을 형성하는 물질의 산화물로 형성된다. 후술하겠으나, 자기 터널 접합막 패턴(140)은 적어도 2회 이상, 즉 복수의 식각 공정을 통하여 형성되며, 측벽 절연막 패턴(150)은 각각의 식각 공정 후에 진행된 복수의 산화 공정을 통하여 형성된다.
도 2는 본 발명의 일 실시예에 따른 자기 메모리 소자의 단면도이다.
도 2에 도시된 자기 메모리(MRAM: Magnetic Random Access Memory) 소자는 STT(Spin Transfer Torque) 자기 메모리 소자이다. STT 자기 메모리 소자는 정렬된 스핀 방향을 지닌 높은 밀도의 전류가 자성체에 입사할 경우에 자성체의 자화 방향이 전류의 스핀 방향과 일치하지 않으면 전류의 스핀 방향으로 정렬하려는 현상을 이용한다. STT 자기 메모리 소자는 디짓(digit) 라인을 필요로 하지 않으므로, 자기 메모리 소자의 소형화가 가능하다.
도 2를 참조하면, 기판(200)의 일정 영역에 억세스 소자가 배치된다. 기판(200)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있다. 상기 억세스 소자는 모스 트랜지스터일 수 있다. 이 경우에 억세스 트랜지스터는 기판(200)의 일정 영역에 형성된 소자분리막(201)에 의해 한정되는 활성영역에 배치된다. 구체적으로, 상기 억세스 트랜지스터는 상기 활성영역 내에 배치되고, 서로 이격된 소스 영역(203) 및 드레인 영역(202)을 포함하며, 소스 영역(203) 및 드레인 영역(202) 사이의 채널 영역의 상부에 형성된 게이트 전극(212)을 포함할 수 있다. 게이트 전극(212)은 상기 활성영역의 상부를 가로지르도록 연장되어 워드라인의 역할을 할 수 있다. 게이트 전극(212)은 게이트 절연막(211)에 의해 상기 활성영역으로부터 절연된다.
상기 억세스 트랜지스터를 갖는 기판(200)의 상부에 제1 층간 절연막(210)이 형성되며, 소스 영역(203)에 대응하는 제1 층간 절연막(210) 일정 영역 상에 소스 라인(221)이 배치된다. 소스 라인(221)은 게이트 전극(212)과 동일한 방향으로 연장되도록 형성될 수 있다. 도 2에서는 인접하는 억세스 트랜지스터 간에 소스 영역(203)을 공유하는 것을 도시하였으나, 본 발명은 이에 한정되지 않으며, 인접하는 억세스 트랜지스터 간에 소스 영역 및 드레인 영역을 공유하지 않을 수도 있다.
제1 층간 절연막(210) 내에는 소스 라인(221)과 소스 영역(203)을 전기적으로 연결하는 소스 라인 콘택 플러그(215) 및 드레인 영역(202) 상에 형성된 랜딩 콘택 플러그(214)가 형성된다.
소스 라인(221)이 배치된 제1 층간 절연막(210) 상에는 제2 층간 절연막(220)이 형성된다. 제2 층간 절연막(220) 내에는 드레인 영역(202) 상에 형성된 랜딩 콘택 플러그(214)와 전기적으로 연결되는 하부전극 콘택 플러그(222)가 형성된다.
제2 층간 절연막(220) 상에 자기 터널 접합막 패턴(140) 및 측벽 절연막 패턴(150)을 포함하는 자기 터널 접합 구조체(10)가 배치된다. 자기 터널 접합막 패턴(140)은 제2 층간 절연막(220) 상에 순차적으로 적층된 제1 자성막 패턴(110), 터널 절연막 패턴(120), 및 제2 자성막 패턴(130)을 포함한다. 자기 터널 접합 구조체(10)는 도 1에 도시된 본 발명의 일 실시예에 따른 자기 터널 접합 구조체(10)와 동일하므로, 구체적인 설명은 생략하기로 한다.
자기 터널 접합막 패턴(140)과 드레인 영역(202)은 랜딩 콘택 플러그(214) 및 하부전극 콘택 플러그(222)는 통하여 전기적으로 연결된다.
자기 터널 접합 구조체(10)가 배치된 기판(200) 상에 제3 층간 절연막(240)이 형성된다. 제3 층간 절연막(240) 상에 게이트 전극(212)과 교차하도록 비트 라인(250)이 배치된다. 비트 라인(250)과 자기 터널 접합막 패턴(140)은 상부전극 콘택 플러그(241)를 통하여 전기적으로 연결된다.
제 1, 제2 및 제3 층간 절연막(210, 220, 240)은 예를 들어, 실리콘 산화막 또는 실리콘 산질화막 등으로 형성될 수 있다. 랜딩 콘택 플러그(214), 소스 라인 콘택 플러그(215), 소스 라인(221), 하부전극 콘택 플러그(222), 상부전극 콘택 플러그(241), 비트 라인(250)은 예를 들어, W, Ru, Ta, Cu, Al, 또는 도핑된 폴리실리콘 등을 이용하여 형성할 수 있다.
비트 라인(250) 상에는 주변회로부(미도시)의 회로들과의 전기적 연결을 위한 금속 배선들이 더 형성될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 자기 메모리 소자의 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 자기 메모리 소자가 도 2에 도시된 본 발명의 일 실시예에 따른 자기 메모리 소자와 다른 점은, 측벽 절연막 패턴(150) 상에 측벽 보호막 패턴(230)이 더 형성된다는 것이다. 측벽 보호막 패턴(230)은 자기 터널 접합 구조체(10) 주위에 위치하는 제2 층간 절연막(220)의 일부를 식각하여 발생되는 생성물이 측벽 절연막 패턴(150) 상에 부착되어 형성된다. 자기 터널 접합 구조체(10) 주위에 위치하는 제2 층간 절연막(220)의 일정 영역에는 리세스가 형성될 수 있다. 측벽 보호막 패턴(230)은 측벽 절연막 패턴(150)에 접하여 형성될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 자기 메모리 소자의 단면도이다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 자기 메모리 소자가 도 2에 도시된 본 발명의 일 실시예에 따른 자기 메모리 소자와 다른 점은, 제2 층간 절연막(220) 및 자기 터널 접합 구조체(10)를 따라 컨포멀하게(conformally) 형성된 보호막(260)을 더 포함하는 것이다.
도 1 및 도 5 내지 도 9를 참조하여 본 발명의 일 실시예에 따른 자기 터널 접합 구조체의 제조 방법에 대해서 설명한다. 도 5 내지 도 9는 본 발명의 일 실시예에 따른 자기 터널 접합 구조체의 제조 방법을 순서대로 나타낸 단면도들이다.
도 5를 참조하면, 기판(100) 상에 제1 자성막(111), 터널 절연막(121), 및 제2 자성막(131)을 순차적으로 적층하여 자기 터널 접합막(141)을 형성한다. 제1 자성막(111) 및 제2 자성막(131)은 코발트철(CoFe), 니켈철(NiFe), 또는 코발트철보론(CoFeB) 등을 이용하여 형성될 수 있으며, 터널 절연막(121)은 알루미늄 산화물 또는 마그네슘산화물 등으로 형성될 수 있다. 제2 자성막(131)의 일정 영역 상에 마스크 패턴(300)을 형성한다.
도 6을 참조하면, 마스크 패턴(300)을 식각 마스크 패턴으로 이용하여 자기 터널 접합막(141)의 일부, 예를 들어 제2 자성막(131)의 일부를 식각하는 제1 식각 공정을 수행한다. 자기 터널 접합막(141)을 식각하는 것은 불활성 가스를 사용하는 물리적 식각(physical etch)을 이용한다.
불활성 가스를 사용하는 물리적 식각을 이용하여 자기 터널 접합막(141)을 식각하면 식각에 의해 제거되는 자기 터널 접합막(141)을 구성하는 물질의 일부가 자기 터널 접합막(141)의 식각면에 부착된다. 즉, 제1 식각 공정으로부터 발생하는 생성물(151)이 자기 터널 접합막(141)의 식각면에 부착된다.
도 6 및 도 7을 참조하면, 자기 터널 접합막(141)의 식각면에 부착된 생성물(151)을 산화시키는 제1 산화 공정을 수행한다. 제1 산화 공정에 의해서 자기 터널 접합막(141)의 식각면에 부착된 생성물(151)은 절연 특성을 갖는 측벽 절연막 패턴(150)으로 형성된다.
도 7 및 도 8을 참조하면, 제1 식각 공정에 의해 식각되지 않은 자기 터널 접합막의 일부를 식각하는 제2 식각 공정을 수행한다. 제2 식각 공정에서는 예를 들어, 제2 자성막(131)의 나머지 부분, 터널 절연막(121), 및 제1 자성막(111)의 일부가 식각될 수 있다. 제2 식각 공정에서 제2 자성막(131)은 제2 자성막 패턴(130)으로 형성되고, 터널 절연막(121)은 터널 절연막 패턴(120)으로 형성될 수 있다. 제2 식각 공정으로부터 발생하는 생성물도 자기 터널 접합막의 식각면, 예를 들어 제2 자성막 패턴(130)의 측벽, 터널 절연막 패턴(120)의 측벽, 및 식각된 제1 자성막(111)의 측벽에 부착된다.
이어서 제2 식각 공정으로부터 발생하여 자기 터널 접합막의 식각면에 부착된 생성물을 산화시키는 제2 산화 공정을 수행하여 제2 자성막 패턴(130)의 측벽, 터널 절연막 패턴(120)의 측벽, 및 식각된 제1 자성막(111)의 측벽까지 측벽 절연막 패턴(150)이 형성되도록 한다.
도 8 및 도 9를 참조하면, 제2 식각 공정에 의해 식각되지 않은 자기 터널 접합막의 잔부를 식각하는 제3 식각 공정을 수행한다. 제3 식각 공정에서 제1 자성막(111)은 제1 자성막 패턴(110)으로 형성될 수 있다. 제1 자성막 패턴(110), 터널 절연막 패턴(120), 및 제2 자성막 패턴(130)은 자기 터널 접합막 패턴(140)을 형성한다. 제3 식각 공정으로부터 발생하는 생성물도 자기 터널 접합막의 식각면, 즉 자기 터널 접합막 패턴(140)의 측벽에 부착된다.
이어서 제3 식각 공정으로부터 발생하여 자기 터널 접합막 패턴(140)의 식각면에 부착된 생성물을 산화시키는 제3 산화 공정을 수행하여 식각된 제1 자성막 패턴(110)의 측벽에도 측벽 절연막 패턴(150)이 형성되도록 한다.
상술한 제1 내지 제3 식각 공정은 불활성 가스를 사용하는 물리적 식각을 이용하는데, 불활성 가스로는 NH3 가스를 이용할 수 있으며, NH3 가스에 CO 가스 또는 SF6 가스 등이 혼합된 가스를 이용할 수도 있다.
상기 제1 내지 제3 산화 공정은 라디칼(radical) 산화 공정 또는 플라즈마(plasma) 산화 공정을 이용할 수 있다. 또한 상기 제1 내지 제3 산화 공정은 200W 이하의 파워를 이용하여 수행할 수 있다.
본 실시예에서는 자기 터널 접합막(도 5의 141)의 일부만 식각하는 식각 공정 후에, 상기 식각 공정에 의해 발생하여 자기 터널 접합막(141)의 식각면에 부착된 생성물을 산화하는 산화 공정을 바로 수행하고, 상기 산화 공정 후에 식각되지 않은 자기 터널 접합막(141)의 일부를 식각하는 또 다른 식각 공정 및 상기 또 다른 식각 공정에 의해 발생하는 생성물을 산화하는 또 다른 산화 공정을 수행한다. 즉, 식각 공정 및 상기 식각 공정 후의 산화 공정을 포함하는 식각 및 산화 공정 세트를 복수회 수행한다. 본 실시예에서는 상기 식각 및 산화 공정 세트를 복수회 수행하므로, 각각의 산화 공정의 산화율(oxidation rate)을 조절할 수 있다. 산화 공정을 높은 파워에서 수행할 경우 자기 터널 접합막 패턴(도 9의 140), 특히 절연막 패턴(도 9의 120)이 손상을 받을 수 있다. 그러나 본 실시예에서는 자기 터널 접합막(도 5의 141)의 일부만을 식각하는 식각 공정 후에, 상기 식각 공정에 의해서만 발생한 생성물(도 5의 151)만을 산화하는 산화 공정을 수행함으로써, 자기 터널 접합막 패턴(도 9의 140), 특히 절연막 패턴(도 9의 120)이 손상되지 않는 낮은 파워, 즉 200W 이하의 파워를 이용하여 각각의 산화 공정을 수행할 수 있다. 이에 반하여 자기 터널 접합막(도 5의 141)을 1회의 식각 공정을 통하여 패터닝한 후에 상기 식각 공정으로 발생된 생성물을 1회의 산화 공정을 통하여 산화하는 경우에는 200W를 초과하는 높은 파워를 이용하여 산화 공정을 수행해야 할 것이므로, 상기 산화 공정을 통하여 자기 터널 접합막 패턴(도 9의 140), 특히 절연막 패턴(도 9의 120)이 손상을 입을 수 있다.
또한 각각의 식각 공정 후에 진행되는 각각의 산화 공정은 식각 공정과 인시츄(in-situ)로 수행할 수 있다. 상기 식각 공정 및 상기 산화 공정을 인시츄로 수행하면 공기에 의해서 자기 터널 접합 구조체가 부식(corrosion)되거나 열화되는 현상을 방지할 수 있다.
한편, 터널 절연막(도 5의 121)은 1회의 식각 공정에 의해 식각되는 것이 바람직하다. 즉, 각각의 식각 공정이 터널 절연막(121) 내에서 종결되지 않도록 한다. 만약, n번째 식각 공정이 터널 절연막(121)의 일부만을 식각한 상태에서 종결되면 n번째 산화 공정시 터널 절연막(121)의 일부는 노출되어 있다. 이 경우 n번째 산화 공정에 의해 터널 절연막(121)의 특성이 열화될 수 있다. 따라서, 산화 공정시 터널 절연막(121)이 노출되지 않도록 하기 위하여 터널 절연막(121)은 1회의 식각 공정에 의해 식각되는 것이 바람직하다.
자기 터널 접합막(도 5의 141)의 식각 공정시 발생하는 생성물들은 전도성을 가지고 있다. 그런데 그러한 생성물들이 자기 터널 접합막 패턴(도 9의 140)의 측벽에 부착되면 자기 터널 접합막 패턴(140)의 저항산포 특성을 열화시킨다. 그러나 본 실시예에서는 그러한 생성물들을 산화시켜 측벽 절연막 패턴(도 9의 150)을 형성함으로써, 자기 터널 접합막 패턴(140)의 제1 자성막 패턴(110)과 제2 자성막 패턴(130) 간의 쇼트(short)를 방지할 수 있다. 또한 자기 터널 접합막 패턴(140)의 저항산포 특성의 열화를 방지할 수 있으며, 자기 터널 접합막 패턴(140)의 제1 자성막 패턴(110)과 제2 자성막 패턴(130) 간의 쇼트를 방지하기 위한 추가적인 캡핑막 또는 보호막을 형성할 필요가 없으므로, 공정 단순화 및 비용 절감의 효과도 가질 수 있다.
한편, 본 실시예에서는 식각 및 산화 공정 세트를 3회 수행하여 자기 터널 접합 구조체를 형성하는 것을 설명하였으나, 본 발명은 이에 한정되지 않으며, 2회 또는 4회 이상을 수행하여 자기 터널 접합 구조체를 형성할 수 있음은 물론이다.
도 9 및 도 1을 참조하면, 마스크 패턴(300)을 제거하여 자기 터널 접합 구조체(10)를 완성한다.
도 2 및 도 10 내지 도 14를 참조하여 본 발명의 일 실시예에 따른 자기 메모리 소자의 제조 방법에 대해서 설명한다. 도 10 내지 도 14는 본 발명의 일 실시예에 따른 자기 메모리 소자의 제조 방법을 순서대로 나타낸 단면도들이다.
도 10을 참조하면, 기판(200) 내에 예를 들어, STI(Shallow Trench Isolation)법을 이용하여 활성영역을 정의하는 소자분리막(201)을 형성한다. 활성영역 상에 게이트 절연막(211) 및 게이트 전극(212)을 형성한다. 게이트 전극(212)에 의해 노출된 기판(200)의 활성 영역에 불순물을 주입하여 소스 영역(203) 및 드레인 영역(202)을 형성한다.
이어서 게이트 전극(212)이 형성된 기판(200) 상에 제1 층간 절연막(210)을 형성한다. 드레인 영역(202) 및 소스 영역(203)의 일정 영역을 노출시키도록 제1 층간 절연막(210)의 일정 영역을 식각하여 콘택홀을 형성한 후, 상기 콘택홀을 메우는 랜딩 콘택 플러그(214) 및 소스 라인 콘택 플러그(215)를 형성한다.
이어서, 소스 라인 콘택 플러그(215) 상에 소스 라인 콘택 플러그(215)와 전기적으로 연결되는 소스 라인(221)을 형성한다. 소스 라인(221)이 형성된 기판(200)의 전면 상에 제2 층간 절연막(220)을 형성한다.
이어서 랜딩 콘택 플러그(214)의 일정 영역을 노출되도록 제2 층간 절연막(220)의 일정 영역을 제거하여 콘택홀을 형성한 후에, 상기 콘택홀을 메우는 하부전극 콘택 플러그(222)를 형성한다.
이어서, 하부전극 콘택 플러그(222)가 형성된 기판(200) 상에 제1 자성막(111), 터널 절연막(120), 및 제2 자성막(131)을 순차적으로 적층하여 자기 터널 접합막(141)을 형성한다. 제2 자성막(131)의 일정 영역 상에 마스크 패턴(300)을 형성한다.
도 11 내지 도 14를 참조하면, 도 6 내지 도 9에서와 같이 마스크 패턴(300)을 식각 마스크 패턴으로 이용하여 자기 터널 접합막(141)의 일부를 식각하는 식각 공정 및 상기 식각 공정으로 인하여 발생된 생성물(151)을 산화하는 산화 공정을 포함하는 식각 및 산화 공정 세트를 복수회, 예를 들어 3회 수행하여 자기 터널 접합막 패턴(140) 및 자기 터널 접합막 패턴(140)의 측벽에 형성되는 측벽 절연막 패턴(150)을 형성한다.
도 14 및 도 2를 참조하면, 마스크 패턴(300)을 제거한 후에, 자기 터널 접합 구조체(10)가 형성된 기판(200) 상에 제3 층간 절연막(240)을 형성한다. 이어서 제2 자성막 패턴(130)의 일부를 노출시키도록 제3 층간 절연막(240)의 일부를 제거하여 콘택홀을 형성한 후에 상기 콘택홀을 메우는 상부전극 콘택 플러그(241)를 형성한다. 이어서 제3 층간 절연막(240) 상에 게이트 전극(121)과 교차하는 비트 라인(250)을 형성한다.
도 3 및 도 10 내지 도 15를 참조하여 본 발명의 다른 실시예에 따른 자기 메모리 소자의 제조 방법에 대해서 설명한다. 도 15는 본 발명의 다른 실시예에 따른 자기 메모리 소자의 제조 방법의 중간 단계를 나타낸 단면도이다.
도 10 내지 도 14에서 언급한 것과 같이 제2 층간 절연막(220) 상에 자기 터널 접합 구조체(10)를 형성한다.
도 15를 참조하면, 자기 터널 접합 구조체(10)를 식각 마스크 패턴으로 이용하여 자기 터널 접합 구조체(10) 주위에 위치하는 제2 층간 절연막(220)의 일부를 식각한다. 상기 식각은 불활성 가스를 이용하는 물리적 식각을 이용한다. 제2 층간 절연막(220)을 불활성 가스를 이용하여 물리적 식각을 수행하며, 식각으로 인하여 제거되는 제2 층간 절연막(220) 물질의 일부가 측벽 절연막 패턴(150) 상에 부착되며, 그로 인하여 측벽 절연막 패턴(150) 상에 측벽 보호막 패턴(230)이 형성된다. 제2 층간 절연막(220)은 실리콘 산화물 또는 실리콘 산질화물 등과 같은 절연물질로 형성되므로, 제2 층간 절연막(220)의 식각으로 인하여 발생되는 생성물로 형성된 측벽 보호막 패턴(230)도 절연 특성을 갖는다.
한편, 측벽 보호막 패턴(230)의 형성 후에, 측벽 보호막 패턴(230)을 더 단단하게 형성하기 위하여 산소 가스를 이용하는 애싱(ashing) 또는 산소 플라즈마 처리를 더 진행할 수도 있다.
이어서, 도 15 및 도 3을 참조하면, 마스크 패턴(300)을 제거한 후에 자기 터널 접합 구조체(10) 및 측벽 보호막 패턴(230)이 형성된 기판(200) 상에 제3 층간 절연막(240), 상부전극 콘택 플러그(241), 및 비트 라인(250)을 형성한다.
도 4, 도 10 내지 도 14, 및 도 16을 참조하여 본 발명의 또 다른 실시예에 따른 자기 메모리 소자의 제조 방법에 대해서 설명한다. 도 16은 본 발명의 또 다른 실시예에 따른 자기 메모리 소자의 제조 방법의 중간 단계를 나타낸 단면도이다.
도 10 내지 도 14에서 언급한 것과 같이 제2 층간 절연막(220) 상에 자기 터널 접합 구조체(10)를 형성한다.
도 16을 참조하면, 제2 층간 절연막(220) 및 자기 터널 접합 구조체(10)를 따라 컨포멀하게(conformally) 보호막(260)을 형성한다. 보호막(260)은 실리콘 산화막, 실리콘 산질화막, 또는 실리콘 질화막 등을 이용하여 형성할 수 있다.
이어서, 도 16 및 도 4를 참조하면, 마스크 패턴(300)을 제거한 후에 자기 터널 접합 구조체(10) 및 보호막(260)이 형성된 기판(200) 상에 제3 층간 절연막(240), 상부전극 콘택 플러그(241), 및 비트 라인(250)을 형성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 제1 자성막 패턴 120: 터널 절연막 패턴
130: 제2 자성막 패턴 140: 자기 터널 접합막 패턴
150: 측벽 절연막 패턴 212: 게이트 전극
214: 랜딩 콘택 플러그 215: 소스 라인 콘택 플러그
221: 소스 라인 222: 하부전극 콘택 플러그
241: 상부전극 콘택 플러그 250: 비트 라인

Claims (10)

  1. 기판 상에 제1 자성막, 터널 절연막, 및 제2 자성막을 순차적으로 적층하여 자기 터널 접합막을 형성하고,
    상기 제2 자성막의 일정 영역 상에 마스크 패턴을 형성하고,
    불활성 가스를 사용하고 상기 마스크 패턴을 식각 마스크 패턴으로 이용하여 상기 자기 터널 접합막의 일부를 식각하는 식각 공정 및 상기 식각 공정으로부터 발생되어 상기 자기 터널 접합막의 식각면에 부착된 생성물을 산화하는 산화 공정을 포함하는 식각 및 산화 공정 세트를 복수회 수행하여 자기 터널 접합막 패턴 및 상기 자기 터널 접합막 패턴 측벽에 측벽 절연막 패턴을 형성하는 것을 포함하는 자기 터널 접합 구조체의 제조 방법.
  2. 제 1항에 있어서,
    상기 불활성 가스는 NH3 가스를 포함하는 자기 터널 접합 구조체의 제조 방법.
  3. 제 2항에 있어서,
    상기 불활성 가스는 CO 가스 또는 SF6 가스를 더 포함하는 자기 터널 접합 구조체의 제조 방법.
  4. 제 1항에 있어서,
    상기 식각 공정과 상기 산화 공정은 인시츄(in-situ)로 수행하는 자기 터널 접합 구조체의 제조 방법.
  5. 제 1항에 있어서,
    상기 산화 공정은 200W 이하의 파워를 이용하여 수행하는 자기 터널 접합 구조체의 제조 방법.
  6. 제 5항에 있어서,
    상기 산화 공정은 라디칼(radical) 산화 공정 또는 플라즈마(plasma) 산화 공정을 이용하는 자기 터널 접합 구조체의 제조 방법.
  7. 제 1항에 있어서,
    상기 터널 절연막은 1회의 식각 공정에 의해 식각되는 자기 터널 접합 구조체의 제조 방법.
  8. 기판 상에 콘택 플러그를 포함하는 제1 층간 절연막을 형성하고,
    상기 제1 층간 절연막 상에 제1 자성막, 터널 절연막, 및 제2 자성막을 순차적으로 적층하여 자기 터널 접합막을 형성하고,
    상기 제2 자성막의 일정 영역 상에 마스크 패턴을 형성하고,
    불활성 가스를 사용하고 상기 마스크 패턴을 식각 마스크 패턴으로 이용하여 상기 자기 터널 접합막의 일부를 식각하는 식각 공정 및 상기 식각 공정으로부터 발생되어 상기 자기 터널 접합막의 식각면에 부착된 생성물을 산화하는 산화 공정을 포함하는 식각 및 산화 공정 세트를 복수회 수행하여 자기 터널 접합막 패턴 및 상기 자기 터널 접합막 패턴 측벽에 측벽 절연막 패턴을 형성하는 것을 포함하는 자기 메모리 소자의 제조 방법.
  9. 제 8항에 있어서,
    상기 자기 터널 접합막 패턴 및 상기 측벽 절연막 패턴 형성 후에, 상기 측벽 절연막 패턴을 식각 마스크 패턴으로 이용하여 상기 측벽 절연막 패턴 주위에 위치하는 상기 제1 층간 절연막의 일부를 식각하여 상기 측벽 절연막 패턴 상에 측벽 보호막 패턴을 형성하는 것을 더 포함하는 자기 메모리 소자의 제조 방법.
  10. 제 9항에 있어서,
    상기 측벽 보호막 패턴을 형성한 후에, 상기 측벽 보호막 패턴에 산소 가스를 이용하는 애싱(ashing) 또는 산소 플라즈마 처리를 더 수행하는 것을 포함하는 자기 메모리 소자의 제조 방법.
KR1020100119756A 2010-11-29 2010-11-29 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법 KR20120058113A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100119756A KR20120058113A (ko) 2010-11-29 2010-11-29 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법
US13/286,630 US8796042B2 (en) 2010-11-29 2011-11-01 Method for forming magnetic tunnel junction structure and method for forming magnetic random access memory using the same
TW100143579A TWI533352B (zh) 2010-11-29 2011-11-28 形成磁性穿隧接面結構的方法以及使用該方法形成磁性隨機存取記憶體的方法
JP2011260388A JP5964573B2 (ja) 2010-11-29 2011-11-29 磁気トンネル接合構造体の製造方法及びこれを利用する磁気メモリ素子の製造方法
CN201110386624.8A CN102479918B (zh) 2010-11-29 2011-11-29 形成磁性隧道结结构和形成磁性随机存取存储器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100119756A KR20120058113A (ko) 2010-11-29 2010-11-29 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120058113A true KR20120058113A (ko) 2012-06-07

Family

ID=46092466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100119756A KR20120058113A (ko) 2010-11-29 2010-11-29 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법

Country Status (5)

Country Link
US (1) US8796042B2 (ko)
JP (1) JP5964573B2 (ko)
KR (1) KR20120058113A (ko)
CN (1) CN102479918B (ko)
TW (1) TWI533352B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026828A (ko) * 2013-09-03 2015-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 역전형 스택 ｍｔｊ
US9502639B2 (en) 2013-09-30 2016-11-22 SK Hynix Inc. Electronic device for improving characteristic of variable resistance element and method of fabricating the same
US9786840B2 (en) 2013-06-05 2017-10-10 SK Hynix Inc. Electronic device and method for fabricating the same
US9859490B2 (en) 2015-04-14 2018-01-02 SK Hynix Inc. Electronic device including a semiconductor memory having multi-layered structural free layer
US9865319B2 (en) 2014-12-17 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
US10205089B2 (en) 2014-02-28 2019-02-12 SK Hynix Inc. Electronic device and method for fabricating the same
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059398B2 (en) 2012-08-03 2015-06-16 Applied Materials, Inc. Methods for etching materials used in MRAM applications
TWI517463B (zh) * 2012-11-20 2016-01-11 佳能安內華股份有限公司 磁阻效應元件之製造方法
CN104995683B (zh) * 2013-03-15 2018-03-23 英特尔公司 包括嵌入式磁性隧道结的逻辑芯片
US9203015B2 (en) 2013-03-22 2015-12-01 Hisanori Aikawa Magnetic storage device
US8987846B2 (en) 2013-03-22 2015-03-24 Yoshinori Kumura Magnetic memory and manufacturing method thereof
JP2015018885A (ja) 2013-07-10 2015-01-29 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
WO2015136723A1 (en) * 2014-03-11 2015-09-17 Yasuyuki Sonoda Magnetic memory and method of manufacturing magnetic memory
JP6139444B2 (ja) * 2014-03-18 2017-05-31 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
US9142762B1 (en) 2014-03-28 2015-09-22 Qualcomm Incorporated Magnetic tunnel junction and method for fabricating a magnetic tunnel junction
KR102175471B1 (ko) 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9515166B2 (en) 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
US9287386B2 (en) 2014-06-19 2016-03-15 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
KR102259870B1 (ko) 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9590174B2 (en) * 2014-10-08 2017-03-07 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US9640385B2 (en) 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process
US9640756B2 (en) 2015-03-11 2017-05-02 Kabushiki Kaisha Toshiba Method for manufacturing magnetic memory
US9972775B2 (en) 2015-03-12 2018-05-15 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device having low-k interconnects
US9543511B2 (en) * 2015-03-12 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
US10199572B2 (en) * 2015-05-27 2019-02-05 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
KR102399342B1 (ko) 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법
KR102411080B1 (ko) 2015-09-02 2022-06-21 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법
US20170069835A1 (en) * 2015-09-09 2017-03-09 Kabushiki Kaisha Toshiba Method of manufacturing magnetoresistive memory device
CN105280809B (zh) * 2015-09-14 2018-03-27 华中科技大学 一种磁隧道结及其制备方法
WO2017048270A1 (en) * 2015-09-18 2017-03-23 Intel Corporation Spin transfer torque memory (sttm), methods of forming the same using volatile compound forming elements, and devices including the same
US9595451B1 (en) 2015-10-19 2017-03-14 Applied Materials, Inc. Highly selective etching methods for etching dielectric materials
US9653310B1 (en) 2015-11-11 2017-05-16 Applied Materials, Inc. Methods for selective etching of a silicon material
CN105552215A (zh) * 2015-12-03 2016-05-04 中电海康集团有限公司 一种磁阻式随机存储器的位元制造方法
US9831097B2 (en) 2015-12-18 2017-11-28 Applied Materials, Inc. Methods for selective etching of a silicon material using HF gas without nitrogen etchants
KR102398740B1 (ko) 2015-12-25 2022-05-16 고쿠리츠다이가쿠호진 도호쿠다이가쿠 스핀트로닉스 소자
CN108713261B (zh) * 2016-03-07 2023-06-02 英特尔公司 用于将自旋霍尔mtj器件嵌入逻辑处理器中的方法和所得到的结构
US10490732B2 (en) * 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
CN107527994B (zh) * 2016-06-20 2020-10-23 上海磁宇信息科技有限公司 一种磁性隧道结双层侧墙及其形成方法
CN107623069B (zh) * 2016-07-14 2020-10-09 上海磁宇信息科技有限公司 一种刻蚀磁性隧道结及其底电极的方法
US10497578B2 (en) 2016-07-22 2019-12-03 Applied Materials, Inc. Methods for high temperature etching a material layer using protection coating
CN110050355B (zh) * 2016-12-06 2023-06-23 艾沃思宾技术公司 磁阻设备及其方法
US10446607B2 (en) 2016-12-28 2019-10-15 GLOBALFOUNDARIES Singapore Pte. Ltd. Integrated two-terminal device with logic device for embedded application
EP3673522B1 (en) * 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
US10585630B2 (en) * 2017-09-11 2020-03-10 Samsung Electronics Co., Ltd. Selectorless 3D stackable memory
WO2018131215A1 (ja) 2017-09-21 2018-07-19 株式会社日立ハイテクノロジーズ 磁気トンネル接合素子の製造方法および誘導結合型プラズマ処理装置
CN109560102A (zh) * 2017-09-26 2019-04-02 中电海康集团有限公司 Mram与其制作方法
US11189658B2 (en) 2017-11-22 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10727075B2 (en) 2017-12-22 2020-07-28 Applied Materials, Inc. Uniform EUV photoresist patterning utilizing pulsed plasma process
US10714680B2 (en) * 2018-08-27 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
CN110071214B (zh) * 2019-05-07 2022-03-15 江南大学 一种减小刻蚀产物侧壁再淀积的刻蚀方法
JP2021044359A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置
US11145808B2 (en) * 2019-11-12 2021-10-12 Applied Materials, Inc. Methods for etching a structure for MRAM applications
US11778921B2 (en) 2020-12-21 2023-10-03 International Business Machines Corporation Double magnetic tunnel junction device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601690B2 (ja) * 1999-03-02 2004-12-15 松下電器産業株式会社 磁気抵抗効果素子とその製造方法、磁気抵抗効果型ヘッド、磁気記録装置、磁気抵抗効果メモリ素子
US6781173B2 (en) * 2002-08-29 2004-08-24 Micron Technology, Inc. MRAM sense layer area control
JP4618989B2 (ja) * 2003-02-18 2011-01-26 三菱電機株式会社 磁気記憶半導体装置
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US6841484B2 (en) 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
JP2005079258A (ja) 2003-08-29 2005-03-24 Canon Inc 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
JP2005340260A (ja) 2004-05-24 2005-12-08 Sony Corp 磁性体層の加工方法および磁気記憶装置の製造方法
JP2006054229A (ja) * 2004-08-10 2006-02-23 Sony Corp 磁気抵抗効果装置およびその製造方法
JP5007509B2 (ja) * 2006-02-08 2012-08-22 ソニー株式会社 磁気記憶装置の製造方法
WO2007109045A1 (en) * 2006-03-16 2007-09-27 Novartis Ag Heterocyclic organic compounds for the treatment of in particular melanoma
JP2007273493A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
JP2008204588A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 磁気ヘッドの製造方法
KR100943860B1 (ko) * 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786840B2 (en) 2013-06-05 2017-10-10 SK Hynix Inc. Electronic device and method for fabricating the same
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
US10305030B2 (en) 2013-06-05 2019-05-28 SK Hynix Inc. Electronic device and method for fabricating the same
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
US10777742B2 (en) 2013-06-05 2020-09-15 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150026828A (ko) * 2013-09-03 2015-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 역전형 스택 ｍｔｊ
US9502639B2 (en) 2013-09-30 2016-11-22 SK Hynix Inc. Electronic device for improving characteristic of variable resistance element and method of fabricating the same
US10205089B2 (en) 2014-02-28 2019-02-12 SK Hynix Inc. Electronic device and method for fabricating the same
US9865319B2 (en) 2014-12-17 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
US10134458B2 (en) 2014-12-17 2018-11-20 SK Hynix Inc. Electronic device and method for fabricating the same
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US9859490B2 (en) 2015-04-14 2018-01-02 SK Hynix Inc. Electronic device including a semiconductor memory having multi-layered structural free layer

Also Published As

Publication number Publication date
US20120135543A1 (en) 2012-05-31
JP2012119684A (ja) 2012-06-21
TWI533352B (zh) 2016-05-11
CN102479918B (zh) 2016-03-16
CN102479918A (zh) 2012-05-30
TW201230142A (en) 2012-07-16
US8796042B2 (en) 2014-08-05
JP5964573B2 (ja) 2016-08-03

Similar Documents

Publication Publication Date Title
JP5964573B2 (ja) 磁気トンネル接合構造体の製造方法及びこれを利用する磁気メモリ素子の製造方法
JP7046135B2 (ja) 磁気トンネル接合装置の製造技術と対応装置
KR102297452B1 (ko) Ｍｒａｍ ｍｔｊ 상부 전극 대 비아 계면을 위한 기술
US10522740B2 (en) Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US10529913B1 (en) Techniques for MRAM MTJ top electrode connection
TWI628817B (zh) 積體電路、磁阻式隨機存取記憶體單元及磁阻式隨機存取記憶體單元之形成方法
US9559294B2 (en) Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US10529919B2 (en) Method of manufacturing a magnetoresistive random access memory device using hard masks and spacers
US9299745B2 (en) Integrated circuits having magnetic tunnel junctions (MTJ) and methods for fabricating the same
CN108987427B (zh) 制造mram器件的方法及制造半导体芯片的方法
US20170069835A1 (en) Method of manufacturing magnetoresistive memory device
US10608045B2 (en) Method of forming semiconductor device
JP5107128B2 (ja) 半導体装置の製造方法
TW202119665A (zh) 半導體元件及其製作方法
US20200127190A1 (en) Magnetoresistive random access memory and method of manufacturing the same
US20220093684A1 (en) Techniques for mram mtj top electrode to via interface
TWI760119B (zh) 積體電路與其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment