TWI533352B - 形成磁性穿隧接面結構的方法以及使用該方法形成磁性隨機存取記憶體的方法 - Google Patents

形成磁性穿隧接面結構的方法以及使用該方法形成磁性隨機存取記憶體的方法 Download PDF

Info

Publication number
TWI533352B
TWI533352B TW100143579A TW100143579A TWI533352B TW I533352 B TWI533352 B TW I533352B TW 100143579 A TW100143579 A TW 100143579A TW 100143579 A TW100143579 A TW 100143579A TW I533352 B TWI533352 B TW I533352B
Authority
TW
Taiwan
Prior art keywords
magnetic
tunnel junction
layer
dielectric layer
magnetic tunnel
Prior art date
Application number
TW100143579A
Other languages
English (en)
Other versions
TW201230142A (en
Inventor
申喜珠
鄭峻昊
李將銀
吳世忠
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201230142A publication Critical patent/TW201230142A/zh
Application granted granted Critical
Publication of TWI533352B publication Critical patent/TWI533352B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

形成磁性穿隧接面結構的方法以及使用該方法形成 磁性隨機存取記憶體的方法 【相關申請案的交叉參照】
本申請案主張韓國專利申請案第10-2010-0119756號的優先權，該申請案於2010年11月29日提申至韓國智慧財產局，其所有內容在此以引用方式併入本文中。
例示性實施例是有關於一種磁性穿隧接面結構的製造方法，以及一種使用該方法的磁性隨機存取記憶體的製造方法。
磁性隨機存取記憶體(Magnetic Random Access Memory，MRAM)裝置可在短時間內被讀寫，並具有非揮發性。因為這些特性，磁性隨機存取記憶體已被廣泛接受。
通常而言，磁性隨機存取記憶體裝置的單位晶胞是儲存資料的元件，且使用磁性穿隧接面(Magnetic Tunnel Junction，MTJ)圖案。磁性穿隧接面圖案包括兩層磁性層以及置於所述磁性層間的穿隧介電層。因此，磁性穿隧接面包括具有固定磁化方向的固定強磁性層、磁化方向可改變為平行或反平行方向的自由強磁性層，以及置於固定強磁性層與自由強磁性層間的穿隧介電層。
當磁性穿隧接面圖案是使用物理蝕刻蝕刻磁性層來形成時，蝕刻所產生的導電產物會附著在磁性穿隧接面圖案的側壁，且磁性穿隧接面圖案可能會因為附著在磁性穿 隧接面圖案的導電蝕刻產物而發生短路。
例示性實施例提供一種磁性穿隧接面結構的製造方法，以及一種磁性隨機存取記憶體裝置的製造方法，透過改良電阻特性而防止或減少磁性穿隧接面結構的電性短路。
根據例示性實施例，磁性穿隧接面結構的製造方法包括在基板上順序堆疊第一磁性層、穿隧介電層、第二磁性層，以形成磁性穿隧接面層。在第二磁性層的區域上形成罩幕圖案。多次進行至少一蝕刻製程與至少一氧化製程，以形成磁性穿隧接面層圖案與位在磁性穿隧接面層圖案的至少一側壁上的側壁介電層圖案。上述至少一蝕刻製程可包括第一蝕刻製程，所述第一蝕刻製程使用惰性氣體與罩幕圖案來蝕刻磁性穿隧接面層的一部分，以形成第一蝕刻產物。上述至少一氧化製程可包括第一氧化製程，以氧化附著在磁性穿隧接面層的蝕刻側的第一蝕刻產物。
根據例示性實施例，磁性隨機存取記憶體裝置的製造方法包括在基板上形成包括接觸插塞的第一層間介電層。在第一層間介電層上順序堆疊第一磁性層、穿隧介電層、第二磁性層，以形成磁性穿隧接面層。在第二磁性層的區域上形成罩幕圖案。多次進行至少一蝕刻製程與至少一氧化製程，以形成磁性穿隧接面層圖案與位在磁性穿隧接面層圖案的至少一側壁上的側壁介電層圖案。上述至少一蝕刻製程可包括第一蝕刻製程，所述第一蝕刻製程使用惰性 氣體與罩幕圖案來蝕刻磁性穿隧接面層的一部分，以形成第一蝕刻產物。上述至少一氧化製程可包括第一氧化製程，以氧化附著在磁性穿隧接面層的蝕刻側的第一蝕刻產物。
根據例示性實施例，磁性穿隧接面結構的製造方法包括藉由多次進行至少一蝕刻製程與至少一氧化製程，以形成磁性穿隧接面層圖案與位在磁性穿隧接面層圖案的至少一側壁上的側壁介電層圖案。
藉由參照隨附圖式詳細描述例示性實施例，例示性實施例之上述與其他特徵和優點將更明顯易懂。
藉由參照以下例示性實施例的詳細描述及隨附圖式，可更容易瞭解例示性實施例以及完成例示性實施例的方法之優點和特徵。然而，例示性實施例可以許多不同形式實施，且不應理解為限於本文所載的例示性實施例。相反地，提供這些例示性實施例意在讓此揭露周詳而完整，且向本領域中具通常知識者完整傳達例示性實施例的概念，且例示性實施例僅由後附的專利申請範圍界定。在圖式中，層與區域的厚度均為求清晰而加以誇大。
表達空間關係的術語，例如「在……下方」、「在……之下」、「低於」、「在……之上」、「上方」及類似術語，為求描述容易，本文可用這些術語來描述一元件或特徵與其他元件或特徵如圖所繪示的關係。應理解，空間關係術語意在包含除圖所描繪的方向之外，裝置使用或操作 的不同方向。例如，如果圖中的裝置倒置，被描述為在其他元件或特徵「下方」或「之下」的元件，方向會成為在其他元件或特徵「上方」。因此，例示術語「下方」可包含上與下的方向。裝置可改變為其他方向(旋轉90度或其他方向)，而本文使用的空間關係的描述語則相應地解釋。
例示性實施例將參照繪示例示性實施例的透視圖、剖面圖及/或平面圖加以描述。因此，例示圖的外型可根據製造技術及/或公差而修改。換言之，例示性實施例並非意在限制發明概念的範圍，而是涵蓋因製程改變而產生的所有變更與修改。因此，圖式中所示區域是以示意形式繪示，且區域形狀單純以繪示方式呈現，而非作為限制。
本文使用的術語目的僅為描述特定的實施例，而非意在限制例示性實施例。除非上下文清楚顯示相反意涵，否則本文所使用的單數形式「一」與「所述」意在一同包括複數形式。應進一步理解，如果本文使用術語「包括」，此術語即明確說明所述特徵、整體、步驟、操作、元件及/或部件存在，但不排除存在或附加一個或多個其他特徵、整數、步驟、操作、元件、部件及/或其組合。
除非另有定義，否則本文使用的所有術語(包括技術與科學術語)的意義，皆與例示性實施例所屬領域中具通常技術者一般理解的意義相同。應進一步理解，術語意義的解釋，諸如通用字典中所定義的術語，應與其相關領域的意義一致，且除非本文明確定義，否則不會以理想化或過度正式的意義加以解釋。
圖1是根據例示性實施例繪示磁性穿隧接面結構的剖面圖。參照圖1，磁性穿隧接面(Magnetic Tunnel Junction，MTJ)結構10可包括磁性穿隧接面層圖案140以及形成在磁性穿隧接面層圖案140側壁上的側壁介電層圖案150，穿隧接面層圖案140包括第一磁性層圖案110、穿隧介電層圖案120、第二磁性層圖案130，以上各者皆形成在基板100上。
第一磁性層圖案110與第二磁性層圖案130其中一者可為具有固定磁場方向的固定強磁性層，而另一者可為具有可變磁場方向的自由強磁性層，所述可變磁場方向取決於供應至磁性穿隧接面層圖案140的電流方向。第一磁性層圖案110與第二磁性層圖案130可用CoFe、NiFe或CoFeB來形成。穿隧介電層圖案120可用氧化鋁或氧化鎂來形成。
側壁介電層圖案150可直接接觸磁性穿隧接面層圖案140的側壁而形成。側壁介電層圖案150可藉由氧化附著於磁性穿隧接面層圖案140側壁的蝕刻產物而形成。蝕刻產物可在形成磁性穿隧接面層圖案140的蝕刻製程期間產生。因此，側壁介電層圖案150可以氧化的物質來形成，而此物質用來形成磁性穿隧接面層圖案140。雖然下文將會描述，但磁性穿隧接面層圖案140可藉由進行兩次或兩次以上蝕刻製程而形成，而側壁介電層圖案150可藉由進行多次氧化製程而形成，且每一氧化製程是在每一蝕刻製程之後進行。
圖2是根據例示性實施例，繪示磁性隨機存取記憶體(Magnetic Random Access Memory，MRAM)裝置的剖面圖。圖2繪示的磁性隨機存取記憶體裝置是自旋轉移力矩(Spin Transfer Torque，STT)磁性隨機存取記憶體裝置。自旋轉移力矩磁性隨機存取記憶體裝置使用的現象是：當具有指定的自旋方向的高密度電流進入磁性物質中時，如果磁性物質的磁場方向與電流自旋方向不同，則磁性物質的磁場方向依電流自旋方向排列。因為自旋轉移力矩磁性隨機存取記憶體裝置不需要數位線，因此可能可以最小化或縮小磁性隨機存取記憶體裝置。
參照圖2，存取裝置可置於基板200的預定或特定區域。基板200可為矽基板、砷化鎵基板、SiGe基板、陶瓷基板、石英基板、用於顯示的玻璃基板或絕緣體上半導體體(Semiconductor On Insulator，SOI)基板。存取裝置可為金氧半(MOS)電晶體。在此例中，存取電晶體可置於隔離層201所限制的主動區中，所述裝置隔離層201形成在基板200的預定或特定區域中。更具體地說，存取電晶體可置於主動區中，且可包括源極區203與汲極區202，其兩者彼此分離。閘極212可形成在源極區203與汲極區202間的通道區上。閘極212可延伸分布在主動區的頂部，並作為字元線。透過閘極介電層211，閘極212可自主動區電性斷開。
在包括存取電晶體的基板200上，可形成第一層間介電層210，而在第一層間介電層210對應源極區203的特 定區域上，並可設置源極線221。源極線221可形成為沿著與閘極212相同的方向延伸。在圖2中，二相鄰存取電晶體共用源極區203，然而並不限於此，且二相鄰存取電晶體可不共用源極區與汲極區。
在第一層間介電層210中，可形成源極線接觸插塞215及著陸式接觸插塞214，源極線接觸插塞215將源極線221電性連接至源極區203，而著陸式接觸插塞214形成於汲極區202上。
在第一層間介電層210上源極線221設置處，可形成第二層間介電層220。在第二層間介電層220中，可形成下電極接觸插塞222，其電性連接至形成於汲極區202上的著陸式接觸插塞214。
在第二層間介電層220上，可設置磁性穿隧接面結構10，其包括磁性穿隧接面層圖案140與側壁介電層圖案150。磁性穿隧接面層圖案140可包括順序堆疊在第二層間介電層220上的第一磁性層圖案110、穿隧介電層圖案120，以及第二磁性層圖案130。因為磁性穿隧接面結構10與根據由圖1所繪示的例示性實施例的磁性穿隧接面結構相同，因此省略其詳細描述。
磁性穿隧接面層圖案140與汲極區202可透過著陸式接觸插塞214與下電極接觸插塞222電性連接。在基板200上磁性穿隧接面結構10設置處，可形成第三層間介電層240。在第三層間介電層240上，可設置位元線250，以與閘極212交叉。位元線250與磁性穿隧接面層圖案140可 透過上電極接觸插塞241電性連接。
第一層間介電層210、第二層間介電層220及第三層間介電層240可由例如氧化矽層或氮氧化矽層形成。著陸式接觸插塞214、源極線接觸插塞215、源極線221、下電極接觸插塞222、上電極接觸插塞241及位元線250可用例如W、Ru、Ta、Cu、Al或經摻雜多晶矽(doped polysilicon)形成。在位元線250上，可另外形成金屬內連線以電性連接周邊電路單元(未繪示)的電路。
圖3是根據例示性實施例，繪示磁性隨機存取記憶體裝置的剖面圖。參照圖3，與根據由圖2所繪示的一例示性實施例的磁性隨機存取記憶體裝置不同，根據例示性實施例的磁性隨機存取記憶體裝置使得側壁保護層圖案230另外形成在側壁介電層圖案150上。使蝕刻產物附著於側壁介電層圖案150上，可形成側壁保護層圖案230。蝕刻產物可藉由蝕刻位在磁性穿隧接面結構10周圍的第二層間介電層220的一部分來產生。在磁性穿隧接面結構10周圍的第二層間介電層220的特定區域中，可形成凹部。側壁保護層圖案230可被形成以直接接觸側壁介電層圖案150。
圖4是根據例示性實施例，繪示磁性隨機存取記憶體裝置的剖面圖。參照圖4，與根據由圖2所繪示的一例示性實施例的磁性隨機存取記憶體裝置不同，根據例示性實施例的磁性隨機存取記憶體裝置使得保護層260沿第二層間介電層220順應其形狀(conformally)而形成，且磁性穿 隧接面結構10包括在其中。
以下參照圖1與圖5至圖9描述根據例示性實施例的磁性穿隧接面結構的製造方法。圖5至圖9是剖面圖，依序繪示根據例示性實施例的磁性穿隧接面結構的製造方法。
參照圖5，在基板100上，順序堆疊第一磁性層111、穿隧介電層121及第二磁性層131，以形成磁性穿隧接面層141。第一磁性層111與第二磁性層131可用CoFe、NiFe或CoFeB來形成，而穿隧介電層121可用氧化鋁或氧化鎂來形成。在第二磁性層131的特定區域上，可形成罩幕圖案300。
參照圖6，以罩幕圖案300作為蝕刻罩幕圖案，可進行第一蝕刻製程，以蝕刻磁性穿隧接面層141的一部分，例如部分第二磁性層131。使用惰性氣體物理蝕刻磁性穿隧接面層141。
使用惰性氣體的物理蝕刻來蝕刻磁性穿隧接面層141時，被蝕刻移除的磁性穿隧接面層141的材料的一部分會附著在磁性穿隧接面層141的蝕刻側。因此，由第一蝕刻製程所產生的蝕刻產物151可附著在磁性穿隧接面層141的蝕刻側。
參照圖6與圖7，可進行第一氧化製程以氧化附著在磁性穿隧接面層141蝕刻側的蝕刻產物151。使用第一氧化製程，則附著在磁性穿隧接面層141蝕刻側的蝕刻產物151可用來形成具有介電特性的側壁介電層圖案150。
參照圖7與圖8，可進行第二蝕刻製程，以蝕刻未被第一蝕刻製程蝕刻的磁性穿隧接面層的一部分。在第二蝕刻製程期間，舉例而言，可蝕刻第二磁性層131的剩餘部分、穿隧介電層121的一部分，以及第一磁性層111的一部分。第二蝕刻製程用第二磁性層131形成第二磁性層圖案130，並用穿隧介電層121形成穿隧介電層圖案120。第二蝕刻製程產生的蝕刻產物可附著在磁性穿隧接面層的蝕刻側，例如是第二磁性層圖案130的側壁、穿隧介電層圖案120的側壁，以及經蝕刻的第一磁性層111的側壁。
藉由進行第二氧化製程來氧化在第二蝕刻製程期間所產生並附著在磁性穿隧接面層蝕刻側的蝕刻產物，可沿第二磁性層圖案130的側壁、穿隧介電層圖案120的側壁，以及經蝕刻的第一磁性層111的側壁形成側壁介電層圖案150。
參照圖8與圖9，可進行第三蝕刻製程，以蝕刻未被第二蝕刻製程蝕刻的磁性穿隧接面層的剩餘部分。第三蝕刻製程用第一磁性層111形成第一磁性層圖案110。磁性穿隧接面層圖案140包括第一磁性層圖案110、穿隧介電層圖案120，以及第二磁性層圖案130。第三蝕刻製程產生的蝕刻產物可附著在磁性穿隧接面層的蝕刻側，例如磁性穿隧接面層圖案140的側壁。
藉由進行第三氧化製程來氧化在第三蝕刻製程期間所產生並附著在磁性穿隧接面層圖案140側壁的蝕刻產物，可在經蝕刻的第一磁性層圖案110的側壁上形成側壁 介電層圖案150。
上述的第一蝕刻製程到第三蝕刻製程是使用惰性氣體的物理蝕刻製程。氨(NH3)氣可用來作為惰性氣體。此外，也可使用與一氧化碳(CO)氣體或六氟化硫(SF6)氣體混合的氨氣。上述的第一氧化製程到第三氧化製程可使用自由基氧化製程或電漿氧化製程。此外，第一氧化製程到第三氧化製程可以低於約200W的功率來進行之。
在例示性實施例中，可進行蝕刻部分磁性穿隧接面層(圖5的141)的蝕刻製程，其後緊接著氧化附著在磁性穿隧接面層141側壁的蝕刻產物的氧化製程、蝕刻氧化製程後未被蝕刻的部分磁性穿隧接面層141的蝕刻製程，以及氧化蝕刻製程產生的蝕刻產物的另一氧化製程。因此，蝕刻與氧化製程組(其包括蝕刻製程與緊接在蝕刻製程後的氧化製程)進行多次。在例示性實施例中，因為進行多次的蝕刻與氧化製程組，各次氧化製程的氧化速率可被調整。當氧化製程在高功率條件下進行，磁性穿隧接面層圖案(圖9的140)，特別是介電層圖案(圖9的120)，可能受損。
然而，在例示性實施例中，在僅蝕刻部分磁性穿隧接面層(圖5的141)的蝕刻製程之後，可進行氧化製程，僅氧化蝕刻製程所產生的蝕刻產物(圖5的151)。因此，各氧化製程可在低於約200W下進行，此200W的功率準位不會損壞磁性穿隧接面層圖案(圖9的140)，特別是介電層圖案(圖9的120)。相反地，當磁性穿隧接面層(圖 5的141)是藉進行一次蝕刻製程而圖案化，且蝕刻製程所產生的蝕刻產物是藉進行一次氧化製程而氧化，則氧化製程必須在高於約200W的高功率準位下進行。因此，此種氧化製程會損壞磁性穿隧接面層圖案(圖9的140)，特別是介電層圖案(圖9的120)。
此外，在各蝕刻製程後進行的各氧化製程可在原處(in-situ)進行。當蝕刻製程與氧化製程在原處進行時，磁性穿隧接面結構因空氣而產生的腐蝕與劣化可被防止或減少。
例如，穿隧介電層(圖5的121)可藉由進行一次的蝕刻製程而蝕刻。因此，各蝕刻製程必須不在穿隧介電層121上結束。如果第n次蝕刻製程是在僅蝕刻部分穿隧介電層121之後才完成，部分的穿隧介電層121在第n次氧化製程期間會曝露出來。在例示性實施例中，穿隧介電層121的特性可能會因為第n次氧化製程而劣化。因此，為防止或減少穿隧介電層121在氧化製程期間曝露出來，可藉由進行一次蝕刻製程來蝕刻穿隧介電層(圖5的121)。
在磁性穿隧接面層(圖5的141)的蝕刻製程期間產生的蝕刻產物具有導電性。當此種蝕刻產物附著在磁性穿隧接面層圖案(圖9的140)時，磁性穿隧接面層圖案140的電阻分布特性可能會劣化。然而，在例示性實施例中，由於側壁介電層圖案(圖9的150)是藉氧化此種蝕刻產物而形成，因此可防止或減少磁性穿隧接面層圖案140的第一磁性層圖案110與第二磁性層圖案130之間的短路。 此外，可防止或減少磁性穿隧接面層圖案140的電阻分布特性發生劣化，且可不需要額外的覆蓋層或保護層來防止或減少磁性穿隧接面層圖案140的第一磁性層圖案110與第二磁性層圖案130之間的短路。因此，可簡化製程，且可降低成本。
在例示性實施例中，藉由進行三次蝕刻與氧化製程，可形成磁性穿隧接面結構，但例示性實施例不限於此。磁性穿隧接面結構可藉進行兩次或四次的蝕刻與氧化製程而形成。參照圖9與圖1，藉由移除罩幕圖案300，完成磁性穿隧接面結構10。
以下參照圖2與圖10至圖14，描述根據例示性實施例的磁性穿隧接面結構的製造方法。圖10至圖14依序繪示根據例示性實施例的磁性隨機存取記憶體裝置的製造方法的剖面圖。
參照圖10，在基板200中，以例如淺溝渠隔離(Shallow Trench Isolation，STI)法，可形成界定主動區的裝置隔離層201。在主動區上，可形成閘極介電層211與閘極212。將雜質植入(或掺雜)於閘極212所曝露的基板200的主動區中，以形成源極區203與汲極區202。
在基板200上閘極212形成處，可形成第一層間介電層210。為曝露汲極區202與源極區203的預定或特定區域，可蝕刻第一層間介電層210的預定或特定區域以形成接觸孔，且可形成填充此接觸孔的著陸式接觸插塞214與源極線接觸插塞215。
在源極線接觸插塞215上，可形成電性連接至源極線接觸插塞215的源極線221。在整個基板200上源極線221形成處，可形成第二層間介電層220。
為曝露著陸式接觸插塞214的預定或特定區域，可移除第二層間介電層220的預定或特定區域以形成接觸孔，且可形成填充此接觸孔的下電極接觸插塞222。
在基板200上下電極接觸插塞222形成處，可順序堆疊第一磁性層111、穿隧介電層121，以及第二磁性層131，以形成磁性穿隧接面層141。在第二磁性層131的預定或特定區域上，可形成罩幕圖案300。
參照圖11至圖14，蝕刻與氧化製程組包括蝕刻製程與氧化製程，蝕刻製程使用罩幕圖案作為蝕刻罩幕圖案來蝕刻部分磁性穿隧接面層141，而氧化製程係氧化蝕刻製程所產生的蝕刻產物151；藉由多次進行蝕刻與氧化製程組，例如進行三次，可形成磁性穿隧接面層圖案140與形成於磁性穿隧接面層圖案140側壁的側壁介電層圖案150。
參照圖14與圖2，在移除罩幕圖案300後，在基板200上磁性穿隧接面結構10形成處，可形成第三層間介電層240。在移除部分第三層間介電層240而形成接觸孔以曝露部分第二磁性層圖案130後，可形成填充此接觸孔的上電極接觸插塞241。在第三層間介電層240上，可形成跨越閘極212的位元線250。
以下參照圖3與圖10至圖15描述根據例示性實施例的磁性隨機存取記憶體裝置的製造方法。圖15，繪示製造 根據例示性實施例的磁性隨機存取記憶體裝置的中間步驟的剖面圖。如圖10至圖14所提及，在第二層間介電層220上，可形成磁性穿隧接面結構10。
參照圖15，藉由用磁性穿隧接面結構10作為蝕刻罩幕圖案，可蝕刻設置在磁性穿隧接面結構10周圍的第二層間介電層220的一部分。前述蝕刻可採取使用惰性氣體之物理蝕刻。使用惰性氣體的物理蝕刻，可蝕刻第二層間介電層220，而蝕刻所移除的部分第二層間介電層220的材料可附著在側壁介電層圖案150上。因此，可在側壁介電層圖案150上形成側壁保護層圖案230。側壁保護層圖案230是以蝕刻第二層間介電層220所產生的蝕刻產物形成；因為第二層間介電層220是以包括氧化矽與氮氧化矽的介電材料形成，因此側壁保護層圖案230可具有介電性。
在形成側壁保護層圖案230並進一步固化側壁保護層圖案230後，可額外進行使用氧氣或氧電漿處理的灰化製程。
參照圖15與圖3，在移除基板200上磁性穿隧接面結構10與側壁保護層圖案230形成處的罩幕圖案300後，便形成第三層間介電層240、上電極接觸插塞241，以及位元線250。
以下參照圖4、圖10至圖14，以及圖16描述根據例示性實施例的磁性隨機存取記憶體裝置的製造方法。圖16是繪示製造根據例示性實施例的磁性隨機存取記憶體裝置的中間步驟的剖面圖。
如圖10至圖14所述，磁性穿隧接面結構10可形成在第二層間介電層220上。參照圖16，保護層260可沿第二層間介電層220與磁性穿隧接面結構10順應其形狀而形成。保護層260可以氧化矽層、氮氧化矽層或氮化矽層來形成之。
參照圖16與圖4，在移除罩幕圖案300後，在基板200上磁性穿隧接面結構10與保護層260形成處，可形成第三層間介電層240、上電極接觸插塞241，以及位元線250。
總結以上詳細描述，所屬技術領域中具通常知識者將理解，在不實質上脫離例示性實施例之原則下，例示性實施例可作各種更動與潤飾。因此，所揭露的例示性實施例其意義僅是一般性與描述性的，而非用以限制。
10‧‧‧磁性穿隧接面結構
100、200‧‧‧基板
110‧‧‧第一磁性層圖案
111‧‧‧第一磁性層
120‧‧‧穿隧介電層圖案
121‧‧‧穿隧介電層
130‧‧‧第二磁性層圖案
131‧‧‧第二磁性層
140‧‧‧磁性穿隧接面層圖案
141‧‧‧磁性穿隧接面層
150‧‧‧側壁介電層圖案
151‧‧‧蝕刻產物
201‧‧‧裝置隔離層
202‧‧‧汲極區
203‧‧‧源極區
210‧‧‧第一層間介電層
211‧‧‧閘極介電層
212‧‧‧閘極
214‧‧‧著陸式接觸插塞
215‧‧‧源極線接觸插塞
220‧‧‧第二層間介電層
221‧‧‧源極線
222‧‧‧下電極接觸插塞
230‧‧‧側壁保護層圖案
240‧‧‧第三層間介電層
241‧‧‧上電極接觸插塞
250‧‧‧位元線
260‧‧‧保護層
300‧‧‧罩幕圖案
圖1是根據例示性實施例所繪示之磁性穿隧接面結構的剖面圖。
圖2是根據例示性實施例所繪示之磁性隨機存取記憶體裝置的剖面圖。
圖3是根據例示性實施例所繪示之磁性隨機存取記憶體裝置的剖面圖。
圖4是根據例示性實施例所繪示之磁性隨機存取記憶體裝置的剖面圖。
圖5至圖9是繪示根據例示性實施例的磁性穿隧接面結構的製造方法的剖面圖。
圖10至圖14是繪示根據例示性實施例的磁性隨機存取記憶體裝置的製造方法剖面圖。
圖15是繪示根據例示性實施例的磁性隨機存取記憶體裝置的製造中間步驟的剖面圖。
圖16是繪示根據例示性實施例的磁性隨機存取記憶體裝置的製造中間步驟的剖面圖。

Claims (20)

  1. 一種磁性穿隧接面結構的製造方法，包括多次進行至少一蝕刻製程與至少一氧化製程，以形成磁性穿隧接面層圖案與位在所述磁性穿隧接面層圖案的至少一側壁上的側壁介電層圖案，其中所述至少一蝕刻製程藉由使用惰性氣體來蝕刻所述磁性穿隧接面層圖案的一部分，且所述至少一氧化製程氧化藉由所述至少一蝕刻製程產生並附著在所述磁性穿隧接面層圖案的蝕刻側的產物。
  2. 如申請專利範圍第1項所述之磁性穿隧接面結構的製造方法，在形成所述磁性穿隧接面層圖案與所述側壁介電層圖案之前，更包括：在基板上順序堆疊第一磁性層、穿隧介電層、第二磁性層，以形成磁性穿隧接面層；以及在所述第二磁性層上形成罩幕圖案。
  3. 如申請專利範圍第2項所述之磁性穿隧接面結構的製造方法，其中所述至少一蝕刻製程包括第一蝕刻製程，所述第一蝕刻製程使用惰性氣體與所述罩幕圖案來蝕刻所述磁性穿隧接面層的一部分，以形成第一蝕刻產物，以及所述至少一氧化製程包括第一氧化製程，以氧化附著在所述磁性穿隧接面層的蝕刻側的所述第一蝕刻產物。
  4. 如申請專利範圍第3項所述之磁性穿隧接面結構的製造方法，其中所述至少一蝕刻製程與所述至少一氧化 製程更包括：第二蝕刻製程，以蝕刻所述第一蝕刻製程未蝕刻的所述磁性穿隧接面層的一部分，以形成第二蝕刻產物；以及第二氧化製程，以氧化所述第二蝕刻製程形成的所述第二蝕刻產物。
  5. 如申請專利範圍第3項所述之磁性穿隧接面結構的製造方法，其中所述惰性氣體包括氨氣。
  6. 如申請專利範圍第5項所述之磁性穿隧接面結構的製造方法，其中所述惰性氣體更包括一氧化碳氣體與六氟化硫氣體的其中至少一者。
  7. 如申請專利範圍第1項所述之磁性穿隧接面結構的製造方法，其中所述至少一蝕刻製程與所述至少一氧化製程在原處(in-situ)進行。
  8. 如申請專利範圍第1項所述之磁性穿隧接面結構的製造方法，其中所述至少一氧化製程是藉使用低於約200W的功率進行。
  9. 如申請專利範圍第1項所述之磁性穿隧接面結構的製造方法，其中所述至少一氧化製程是自由基氧化製程與電漿氧化製程的其中至少一者。
  10. 如申請專利範圍第4項所述之磁性穿隧接面結構的製造方法，其中藉由所述第二蝕刻製程來蝕刻所述穿隧介電層。
  11. 如申請專利範圍第1項所述之磁性穿隧接面結構的製造方法，更包括： 在基板上形成包括接觸插塞的第一層間介電層；在所述第一層間介電層上順序堆疊第一磁性層、穿隧介電層、第二磁性層，以形成磁性穿隧接面層；在所述第二磁性層的區域上形成罩幕圖案；以及多次進行至少一蝕刻製程與至少一氧化製程，以形成磁性穿隧接面層圖案與位在所述磁性穿隧接面層圖案的至少一側壁上的側壁介電層圖案，所述至少一蝕刻製程包括第一蝕刻製程，所述第一蝕刻製程使用惰性氣體與所述罩幕圖案來蝕刻所述磁性穿隧接面層的一部分，以形成第一蝕刻產物，且所述至少一氧化製程包括第一氧化製程，以氧化附著在所述磁性穿隧接面層的蝕刻側的所述第一蝕刻產物。
  12. 如申請專利範圍第11項所述之磁性穿隧接面結構的製造方法，在形成所述磁性穿隧接面層圖案與所述側壁介電層圖案之後，更包括：使用所述側壁介電層圖案來蝕刻所述側壁介電層圖案周圍的所述第一層間介電層的一部分，以在所述側壁介電層圖案上形成側壁保護層圖案。
  13. 如申請專利範圍第12項所述之磁性穿隧接面結構的製造方法，其中蝕刻所述第一層間介電層的所述一部分包括使用惰性氣體。
  14. 如申請專利範圍第12項所述之磁性穿隧接面結構的製造方法，在形成所述側壁保護層圖案之後，更包括：在所述側壁保護層圖案上進行灰化製程，所述灰化製 程包括使用氧氣或氧電漿的至少一處理。
  15. 如申請專利範圍第11項所述之磁性穿隧接面結構的製造方法，更包括：在所述第一層間介電層、所述磁性穿隧接面層圖案以及所述側壁介電層圖案上，順應其形狀而形成保護層。
  16. 如申請專利範圍第11項所述之磁性穿隧接面結構的製造方法，其中所述接觸插塞與所述第一磁性層彼此直接接觸。
  17. 如申請專利範圍第11項所述之磁性穿隧接面結構的製造方法，更包括：在所述第一層間介電層上形成第二層間介電層；以及在所述第二層間介電層上形成位元線。
  18. 如申請專利範圍第11項所述之磁性穿隧接面結構的製造方法，其中所述惰性氣體包括氨氣。
  19. 如申請專利範圍第11項所述之磁性穿隧接面結構的製造方法，其中所述氧化製程是藉使用低於約200W的功率進行。
  20. 如申請專利範圍第11項所述之磁性穿隧接面結構的製造方法，其中所述至少一蝕刻製程包括至少兩次蝕刻製程，且是藉所述至少兩次蝕刻製程的其中一者來蝕刻所述穿隧介電層。
TW100143579A 2010-11-29 2011-11-28 形成磁性穿隧接面結構的方法以及使用該方法形成磁性隨機存取記憶體的方法 TWI533352B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100119756A KR20120058113A (ko) 2010-11-29 2010-11-29 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
TW201230142A TW201230142A (en) 2012-07-16
TWI533352B true TWI533352B (zh) 2016-05-11

Family

ID=46092466

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143579A TWI533352B (zh) 2010-11-29 2011-11-28 形成磁性穿隧接面結構的方法以及使用該方法形成磁性隨機存取記憶體的方法

Country Status (5)

Country Link
US (1) US8796042B2 (zh)
JP (1) JP5964573B2 (zh)
KR (1) KR20120058113A (zh)
CN (1) CN102479918B (zh)
TW (1) TWI533352B (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059398B2 (en) 2012-08-03 2015-06-16 Applied Materials, Inc. Methods for etching materials used in MRAM applications
TWI517463B (zh) * 2012-11-20 2016-01-11 佳能安內華股份有限公司 磁阻效應元件之製造方法
KR102099191B1 (ko) * 2013-03-15 2020-05-15 인텔 코포레이션 내장된 자기 터널 접합을 포함하는 로직 칩
US8987846B2 (en) * 2013-03-22 2015-03-24 Yoshinori Kumura Magnetic memory and manufacturing method thereof
US9203015B2 (en) 2013-03-22 2015-12-01 Hisanori Aikawa Magnetic storage device
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20150036985A (ko) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
JP2015018885A (ja) 2013-07-10 2015-01-29 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US9196825B2 (en) 2013-09-03 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed stack MTJ
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
CN106062945B (zh) 2014-03-11 2019-07-26 东芝存储器株式会社 磁存储器和制造磁存储器的方法
JP6139444B2 (ja) * 2014-03-18 2017-05-31 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
US9142762B1 (en) 2014-03-28 2015-09-22 Qualcomm Incorporated Magnetic tunnel junction and method for fabricating a magnetic tunnel junction
KR102175471B1 (ko) 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9515166B2 (en) 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
US9419107B2 (en) 2014-06-19 2016-08-16 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
KR102259870B1 (ko) 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9590174B2 (en) * 2014-10-08 2017-03-07 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US9640385B2 (en) 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process
US9640756B2 (en) 2015-03-11 2017-05-02 Kabushiki Kaisha Toshiba Method for manufacturing magnetic memory
US9543511B2 (en) * 2015-03-12 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
US9972775B2 (en) 2015-03-12 2018-05-15 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device having low-k interconnects
US10199572B2 (en) * 2015-05-27 2019-02-05 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
KR102399342B1 (ko) 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법
KR102411080B1 (ko) 2015-09-02 2022-06-21 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법
US20170069835A1 (en) * 2015-09-09 2017-03-09 Kabushiki Kaisha Toshiba Method of manufacturing magnetoresistive memory device
CN105280809B (zh) * 2015-09-14 2018-03-27 华中科技大学 一种磁隧道结及其制备方法
US10580975B2 (en) * 2015-09-18 2020-03-03 Intel Corporation Spin transfer torque memory (STTM), methods of forming the same using volatile compound forming elements, and devices including the same
US9595451B1 (en) 2015-10-19 2017-03-14 Applied Materials, Inc. Highly selective etching methods for etching dielectric materials
US9653310B1 (en) 2015-11-11 2017-05-16 Applied Materials, Inc. Methods for selective etching of a silicon material
CN105552215A (zh) * 2015-12-03 2016-05-04 中电海康集团有限公司 一种磁阻式随机存储器的位元制造方法
US9831097B2 (en) 2015-12-18 2017-11-28 Applied Materials, Inc. Methods for selective etching of a silicon material using HF gas without nitrogen etchants
KR102398740B1 (ko) 2015-12-25 2022-05-16 고쿠리츠다이가쿠호진 도호쿠다이가쿠 스핀트로닉스 소자
WO2017155507A1 (en) * 2016-03-07 2017-09-14 Intel Corporation Approaches for embedding spin hall mtj devices into a logic processor and the resulting structures
US10490732B2 (en) * 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
CN107527994B (zh) * 2016-06-20 2020-10-23 上海磁宇信息科技有限公司 一种磁性隧道结双层侧墙及其形成方法
CN107623069B (zh) * 2016-07-14 2020-10-09 上海磁宇信息科技有限公司 一种刻蚀磁性隧道结及其底电极的方法
US10497578B2 (en) 2016-07-22 2019-12-03 Applied Materials, Inc. Methods for high temperature etching a material layer using protection coating
EP3552250A1 (en) * 2016-12-06 2019-10-16 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
US10446607B2 (en) 2016-12-28 2019-10-15 GLOBALFOUNDARIES Singapore Pte. Ltd. Integrated two-terminal device with logic device for embedded application
WO2019040504A2 (en) 2017-08-23 2019-02-28 Everspin Technologies, Inc. METHODS OF MANUFACTURING AN INTEGRATED CIRCUIT USING ENCAPSULATION DURING AN ENGRAVING PROCESS
US10585630B2 (en) * 2017-09-11 2020-03-10 Samsung Electronics Co., Ltd. Selectorless 3D stackable memory
KR102149243B1 (ko) 2017-09-21 2020-08-31 주식회사 히타치하이테크 자기 터널 접합 소자의 제조 방법 및 유도 결합형 플라스마 처리 장치
CN109560102A (zh) * 2017-09-26 2019-04-02 中电海康集团有限公司 Mram与其制作方法
US11189658B2 (en) 2017-11-22 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10727075B2 (en) 2017-12-22 2020-07-28 Applied Materials, Inc. Uniform EUV photoresist patterning utilizing pulsed plasma process
US10714680B2 (en) * 2018-08-27 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
CN110071214B (zh) * 2019-05-07 2022-03-15 江南大学 一种减小刻蚀产物侧壁再淀积的刻蚀方法
CY2004010I1 (el) 2019-08-29 2009-11-04 Novartis Ag Phenyl carbamate
JP2021044359A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置
US11145808B2 (en) * 2019-11-12 2021-10-12 Applied Materials, Inc. Methods for etching a structure for MRAM applications
US11778921B2 (en) 2020-12-21 2023-10-03 International Business Machines Corporation Double magnetic tunnel junction device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601690B2 (ja) * 1999-03-02 2004-12-15 松下電器産業株式会社 磁気抵抗効果素子とその製造方法、磁気抵抗効果型ヘッド、磁気記録装置、磁気抵抗効果メモリ素子
US6781173B2 (en) * 2002-08-29 2004-08-24 Micron Technology, Inc. MRAM sense layer area control
JP4618989B2 (ja) * 2003-02-18 2011-01-26 三菱電機株式会社 磁気記憶半導体装置
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US6841484B2 (en) 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
JP2005079258A (ja) 2003-08-29 2005-03-24 Canon Inc 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
JP2005340260A (ja) 2004-05-24 2005-12-08 Sony Corp 磁性体層の加工方法および磁気記憶装置の製造方法
JP2006054229A (ja) * 2004-08-10 2006-02-23 Sony Corp 磁気抵抗効果装置およびその製造方法
JP5007509B2 (ja) * 2006-02-08 2012-08-22 ソニー株式会社 磁気記憶装置の製造方法
US20090069360A1 (en) * 2006-03-16 2009-03-12 David Bryant Batt Organic Compounds
JP2007273493A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
JP2008204588A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 磁気ヘッドの製造方法
KR100943860B1 (ko) * 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier

Also Published As

Publication number Publication date
KR20120058113A (ko) 2012-06-07
TW201230142A (en) 2012-07-16
JP2012119684A (ja) 2012-06-21
CN102479918A (zh) 2012-05-30
JP5964573B2 (ja) 2016-08-03
US8796042B2 (en) 2014-08-05
US20120135543A1 (en) 2012-05-31
CN102479918B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
TWI533352B (zh) 形成磁性穿隧接面結構的方法以及使用該方法形成磁性隨機存取記憶體的方法
JP7046135B2 (ja) 磁気トンネル接合装置の製造技術と対応装置
KR102297452B1 (ko) Ｍｒａｍ ｍｔｊ 상부 전극 대 비아 계면을 위한 기술
TWI725437B (zh) 針對磁阻式隨機存取記憶體磁性穿隧接面中頂部電極與金屬層之間包含間隔件的介面的技術
US20210083171A1 (en) Magnetoresistive random access memory device and method of manufacturing the same
CN106298831B (zh) 用于mram mtj顶部电极连接的技术
US11659770B2 (en) Semiconductor device, magnetoresistive random access memory device, and semiconductor chip including the same
US20160225979A1 (en) Self-aligned magnetoresistive random-access memory (mram) structure for process damage minimization
JP5072012B2 (ja) 半導体装置の製造方法
KR102674358B1 (ko) Mram 디바이스의 통합을 위한 인터커넥트 캡핑 공정 및 결과적 구조체
KR101159240B1 (ko) 반도체 소자 및 그 제조 방법
JP2011509532A (ja) メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法
US20160276575A1 (en) Magnetoresistive random access memory devices and methods of manufacturing the same
US20220093684A1 (en) Techniques for mram mtj top electrode to via interface
TW202119665A (zh) 半導體元件及其製作方法
US11309486B2 (en) Magnetoresistive random access memory with larger alignment window and method of manufacturing the same