JP4618989B2 - 磁気記憶半導体装置 - Google Patents
磁気記憶半導体装置 Download PDFInfo
- Publication number
- JP4618989B2 JP4618989B2 JP2003276931A JP2003276931A JP4618989B2 JP 4618989 B2 JP4618989 B2 JP 4618989B2 JP 2003276931 A JP2003276931 A JP 2003276931A JP 2003276931 A JP2003276931 A JP 2003276931A JP 4618989 B2 JP4618989 B2 JP 4618989B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- magnetoresistive effect
- magnetic memory
- effect element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
図1〜図5は、本発明の実施の形態1における磁気記憶半導体装置の製造工程を示す部分断面図である。図1を参照して、半導体基板1に分離酸化膜2を設け、次いで、ゲート絶縁膜5およびゲート電極4を備えるトランスファゲートトランジスタ3a、3bを形成する。次いで、第1の層間絶縁膜10を堆積し、第1の層間絶縁膜10を貫通するコンタクトホール10aを開け、磁気記憶半導体装置の下部の構造を形成する。
図10は、本発明の実施の形態2における磁気記憶半導体装置を示す図である。図10を参照して、本実施の形態における磁気記憶半導体装置では、半導体基板の主表面のソース領域に杭打ちした、金属層からなる杭打ちソース線11のうちの上部層である第2層がライト線層34または金属配線層64を兼ねた構造となっている。また杭打ちソース線11の下層である第1層がライト線層34または金属配線層64と直接接続されているとみることもできる。
Claims (9)
- 少なくとも1つの磁気抵抗効果素子と、前記磁気抵抗効果素子を制御するトランジスタ素子と、その磁気抵抗効果素子およびトランジスタ素子を作動させるビット線層およびライト線層と、前記磁気抵抗効果素子、前記トランジスタ素子、および前記ビット線層ならびにライト線層を含む複数の金属配線層を層状に配置するために設けられた複数の層間絶縁膜と、前記磁気抵抗効果素子を覆うように形成された保護膜とを備えたメモリセル部と、他のトランジスタ素子、他の金属配線層および複数の前記層間絶縁膜を備えた論理回路部とが一体化して一つの半導体基板上に形成されている磁気記憶半導体装置であって、
前記保護膜は、シリコン酸化膜よりも誘電率の高い材料からなり、前記論理回路部を除く態様で前記磁気抵抗効果素子を覆うように形成された、磁気記憶半導体装置。 - 前記保護膜は、絶縁性金属窒化物、絶縁性金属炭化物、およびFeよりも酸化物生成自由エネルギーが低い金属の酸化処理によって形成した金属酸化物、のうち少なくとも1つを含む、請求項1に記載の磁気記憶半導体装置。
- 前記磁気抵抗効果素子および前記トランジスタ素子を含むメモリセルがマトリックス配列される、請求項1に記載の磁気記憶半導体装置。
- 前記メモリセルにおける最小単位構造が、前記マトリックス配列の行および列に対してそれぞれ並進配列または交互配列された構成をとる、請求項3に記載の磁気記憶半導体装置。
- 前記メモリセル部では、前記半導体基板に形成された前記トランジスタ素子のソースおよびドレイン領域の一方と、前記ライト線層およびビット線層のいずれかとが接続部材を介して導通している、請求項1に記載の磁気記憶半導体装置。
- 前記接続部材が、前記マトリックス配列において、行配列された磁気抵抗効果素子ごとにまたは列配列された磁気抵抗効果素子ごとに設けられ、他の行配列または列配列された磁気抵抗効果素子に共有されない、請求項5に記載の磁気記憶半導体装置。
- 前記接続部材が、1つの磁気抵抗効果素子ごとに設けられ、他の磁気抵抗効果素子に共有されない、請求項5に記載の磁気記憶半導体装置。
- 前記論理回路部が4層の金属配線層からなる、請求項5に記載の磁気記憶半導体装置。
- そのビット線層およびライト線層の少なくとも1つが、前記論理回路部における同じ層の金属配線に比べて、前記磁気抵抗効果素子の側に向ってその層の膜厚を厚くしている、請求項1に記載の磁気記憶半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003276931A JP4618989B2 (ja) | 2003-02-18 | 2003-07-18 | 磁気記憶半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039247 | 2003-02-18 | ||
JP2003276931A JP4618989B2 (ja) | 2003-02-18 | 2003-07-18 | 磁気記憶半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004274016A JP2004274016A (ja) | 2004-09-30 |
JP4618989B2 true JP4618989B2 (ja) | 2011-01-26 |
Family
ID=33134061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003276931A Expired - Fee Related JP4618989B2 (ja) | 2003-02-18 | 2003-07-18 | 磁気記憶半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4618989B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6774004B1 (en) * | 2003-03-17 | 2004-08-10 | Sharp Laboratories Of America, Inc. | Nano-scale resistance cross-point memory array |
US7220642B2 (en) * | 2004-11-12 | 2007-05-22 | Spansion Llc | Protection of active layers of memory cells during processing of other elements |
WO2006070803A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
JP4659518B2 (ja) * | 2005-05-24 | 2011-03-30 | シャープ株式会社 | 磁気抵抗効果素子及びその製造方法 |
US7399646B2 (en) * | 2005-08-23 | 2008-07-15 | International Business Machines Corporation | Magnetic devices and techniques for formation thereof |
JP5072012B2 (ja) * | 2005-11-14 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5223167B2 (ja) * | 2006-03-06 | 2013-06-26 | 富士通株式会社 | 磁気抵抗効果素子を含む半導体装置及びその製造方法 |
US8488496B2 (en) | 2007-05-08 | 2013-07-16 | International Business Machines Corporation | Wireless local area network (LAN) system |
US9159910B2 (en) * | 2008-04-21 | 2015-10-13 | Qualcomm Incorporated | One-mask MTJ integration for STT MRAM |
JP5412640B2 (ja) * | 2008-11-13 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 磁気メモリ装置 |
JP5527649B2 (ja) * | 2009-08-28 | 2014-06-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR20120058113A (ko) * | 2010-11-29 | 2012-06-07 | 삼성전자주식회사 | 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법 |
KR101881750B1 (ko) | 2012-02-29 | 2018-07-25 | 삼성전자주식회사 | 정보 저장 소자 및 그 제조 방법 |
US8987846B2 (en) * | 2013-03-22 | 2015-03-24 | Yoshinori Kumura | Magnetic memory and manufacturing method thereof |
US9991158B2 (en) * | 2014-09-12 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, layout of semiconductor device, and method of manufacturing semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002158381A (ja) * | 2000-09-11 | 2002-05-31 | Toshiba Corp | 強磁性トンネル接合素子およびその製造方法 |
JP2002368197A (ja) * | 2001-05-31 | 2002-12-20 | Internatl Business Mach Corp <Ibm> | 不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック |
-
2003
- 2003-07-18 JP JP2003276931A patent/JP4618989B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002158381A (ja) * | 2000-09-11 | 2002-05-31 | Toshiba Corp | 強磁性トンネル接合素子およびその製造方法 |
JP2002368197A (ja) * | 2001-05-31 | 2002-12-20 | Internatl Business Mach Corp <Ibm> | 不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック |
Also Published As
Publication number | Publication date |
---|---|
JP2004274016A (ja) | 2004-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5470602B2 (ja) | 磁気記憶装置 | |
US7119410B2 (en) | Magneto-resistive effect element and magnetic memory | |
TWI222230B (en) | Magnetic memory | |
JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
JP3863484B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
US8362581B2 (en) | Magnetic memory element and magnetic memory device | |
JP4080982B2 (ja) | 磁気メモリ | |
US20070278603A1 (en) | Magnetic memory device and method for fabricating the same | |
JP2009252878A (ja) | 磁気記憶装置 | |
JP2007273493A (ja) | 磁気メモリ装置及びその製造方法 | |
JP2011527094A (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
JP2002110933A (ja) | 半導体記憶装置及びその製造方法 | |
JP4618989B2 (ja) | 磁気記憶半導体装置 | |
JP2004119511A (ja) | 磁気記憶装置およびその製造方法 | |
JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP4005832B2 (ja) | 磁気メモリ及び磁気メモリ装置 | |
US8427866B2 (en) | Magnetic storage element and magnetic storage device | |
JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
JP2006278645A (ja) | 磁気メモリ装置 | |
JP3866649B2 (ja) | 磁気ランダムアクセスメモリ | |
JP2007317733A (ja) | メモリ | |
JP2002299574A (ja) | 磁気記憶素子、磁気記憶装置および携帯端末装置 | |
JP2004311513A (ja) | 磁気記憶装置およびその製造方法 | |
US20110291209A1 (en) | Magnetic memory device | |
JP2008218736A (ja) | 磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |