JP4080982B2 - 磁気メモリ - Google Patents
磁気メモリ Download PDFInfo
- Publication number
- JP4080982B2 JP4080982B2 JP2003350988A JP2003350988A JP4080982B2 JP 4080982 B2 JP4080982 B2 JP 4080982B2 JP 2003350988 A JP2003350988 A JP 2003350988A JP 2003350988 A JP2003350988 A JP 2003350988A JP 4080982 B2 JP4080982 B2 JP 4080982B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- current
- wiring
- nonmagnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、磁気メモリに関する。
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているとともに、固体磁気メモリ（磁気抵抗効果メモリ：ＭＲＡＭ（Magnetic Random Access Memory））に用いることが提案されている。
近年、２つの磁性金属層の間に１層の誘電体を挿入したサンドイッチ構造膜において、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（Tunneling Magneto-Resistance effect：ＴＭＲ素子）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率が得られるようになったことから、ＭＲＡＭへの民生化応用技術開発が盛んに行われている。
この強磁性トンネル接合素子は、強磁性電極上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるトンネルバリア層を形成することにより、実現できる。
また、この強磁性１重トンネル接合の片側一方の強磁性層に反強磁性層を付与して磁化固着層とした構造を有する強磁性１重トンネル接合が提案されている。
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性２重トンネル接合（連続膜）も提案されている。
これらにおいても、２０〜５０％の磁気抵抗変化率が得られるようになったこと、および所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。
これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いた磁気記録素子は、不揮発性で、書き込み読み出し時間も１０ナノ秒以下と速く、書き換え回数も１０１５以上というポテンシャルを有する。特に、強磁性２重トンネル接合を用いた磁気記録素子は、上述したように、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、磁気記録素子として好ましい特性を示す。
しかし、メモリのセルサイズに関しては、セルが１個のトランジスタと、１個のＴＭＲ素子から構成されるアーキテクチャを用いた場合、半導体のＤＲＡＭ（Dynamic Random Access Memory）以下にサイズを小さくできないという問題がある。
この問題を解決するために、ビット線とワード線との間にＴＭＲ素子とダイオードを直列接続したダイオード型アーキテクチャや、ビット線とワード線の間にＴＭＲ素子を配置した単純マトリックス型アーキテクチャが提案されている。
しかし、いずれの場合も記憶層への書きこみ時には電流パルスによる電流磁場で反転を行っているため、消費電力が大きい，大容量化した時配線の許容電流密度限界があり大容量化できない、電流を流す絶対値が1mA以下、DRAMとの代替のためには0．2ｍＡ以下でないと電流を流すためのドライバの面積が大きくなり、他の不揮発性メモリ、例えば、強誘電体キャパシタを用いた強誘電体メモリ(Ferroelectric Random Access Memory) やフラッシュメモリなどと比較した場合チップサイズが大きくなり競争力が無くなってしまうなどの問題点が有る。
上記の問題に対し、書込配線の周りに高透磁率磁性材料からなる薄膜を設けた固体磁気メモリが提案されている。これらの磁気メモリによれば、配線の周囲に高透磁率磁性膜が設けられているため、磁気記録層への情報書込に必要な電流値を効率的に低減できる。
しかしながら、これらを用いても、書き込み電流値を１ｍＡ以下にすることは非常に困難であった。
また、通常これまでに提案されている強磁性トンネル接合の磁化自由層は、接合分離の再に規定される体積で決まり、デザインルールが0.25μｍ以下になると熱安定性の点で問題があった。これらを解決するために磁化自由層を反強磁性結合した三層膜、または多層膜にすることが提案されている。
これら課題を解決するために、スピン注入法による書き込み方法が提案されている（例えば、非特許文献１、非特許文献２、非特許文献３、非特許文献４、非特許文献５参照）。
Phys.Rev.B54.9353(1996) J.Magn.Magn.Mat.159,L1(1996) J.appl.Phys.81,4880(1997) J.Magn.Magn.Mat.195,L261(1999) PhyS.Rev.B59,11465(1999)
Phys.Rev.B54.9353(1996) J.Magn.Magn.Mat.159,L1(1996) J.appl.Phys.81,4880(1997) J.Magn.Magn.Mat.195,L261(1999) PhyS.Rev.B59,11465(1999)
現在のスピントンネル素子を用いた磁気メモリ（MRAM）は、パルス電流が作る電流磁界によって磁性体の磁気モーメントを反転させる書き込み方式をとっている。しかし、電流磁界を用いる方法は、電流に対する磁場発生効率が悪く、所望の電流磁界を得るためには、配線を磁性体で被覆した場合においても２ｍＡ程度の比較的大きな電流が必要であった。また、スピン偏極した電流をスピン注入することによってスピン反転することが観測されている。しかし、スピン注入法をＴＭＲ素子に応用した場合、トンネル絶縁膜の絶縁破壊等の素子破壊の問題があり、素子の信頼性に問題があった。スピン注入法書き込みを行っても、素子破壊の無い新しい半導体メモリ構造、アーキテクチャが必要であった。
以上説明したように、低消費電力、低電流書き込みで動作し、素子破壊が無い信頼性ある固体磁気メモリＭＲＡＭを実現するためには新しいアーキテクチャ、素子構造が必要とされる。
本発明は、かかる課題の認識に基づいてなされたものであり、消費電力が少なく素子破壊が無く信頼性の高い磁気メモリを提供することを目的とする。
本発明の第１の態様による磁気メモリは、スピンの向きが固着された第１磁化固着層と、
書き込み電流によりスピンの向きが可変の磁気記録層と、前記第１磁化固着層と前記磁気記録層との間に設けられた第１非磁性層と、読み出し電流用の第１配線に電気的に接続され、スピンの向きが固着された第２磁化固着層と、前記磁気記録層の前記第１非磁性層と反対側の面の第１領域と、前記第２磁化固着層の前記第１配線に電気的に接続された面と反対側の面との間に設けられた第２非磁性層と、を備えたメモリセルを含み、前記磁気記録層の前記第１非磁性層とは反対側の面の第２領域に、前記書き込み電流用の第２配線が電気的に接続され、前記第１磁化固着層の前記第１非磁性層と反対側の面が前記書き込み電流および前記読み出し電流用の第３配線に電気的に接続されたことを特徴とする。
書き込み電流によりスピンの向きが可変の磁気記録層と、前記第１磁化固着層と前記磁気記録層との間に設けられた第１非磁性層と、読み出し電流用の第１配線に電気的に接続され、スピンの向きが固着された第２磁化固着層と、前記磁気記録層の前記第１非磁性層と反対側の面の第１領域と、前記第２磁化固着層の前記第１配線に電気的に接続された面と反対側の面との間に設けられた第２非磁性層と、を備えたメモリセルを含み、前記磁気記録層の前記第１非磁性層とは反対側の面の第２領域に、前記書き込み電流用の第２配線が電気的に接続され、前記第１磁化固着層の前記第１非磁性層と反対側の面が前記書き込み電流および前記読み出し電流用の第３配線に電気的に接続されたことを特徴とする。
なお、前記磁気抵抗効果素子は、前記第１磁化固着層と前記第１配線との間に形成され前記第１磁化固着層のスピンの向きを交換結合力によって固着する第１反強磁性層を備えるように構成してもよい。
なお、前記第２非磁性層はトンネルバリア層であることが好ましい。
なお、前記第２磁化固着層と前記第３配線との間に形成され前記第２磁化固着層のスピンの向きを交換結合力によって固着する第２反強磁性層を備えるように構成してもよい。
なお、前記メモリセルは、前記第２配線に電気的に接続された第３磁化固着層と、前記第３磁化固着層の前記第２配線に電気的に接続された面と反対側の面と前記磁気記録層の前記第２領域との間に設けられた第３非磁性層と、を更に備えるように構成してもよい。
なお、前記第１磁化固着層および前記磁気記録層はそれぞれ、非磁性膜を介して磁性膜が積層された積層構造を有してもよい。
なお、前記磁気記録層はスピンの向きが膜面方向を向いていてもよい。
なお、前記磁気記録層はスピンの向きが膜面に垂直な方向を向いていてもよい。
なお、前記メモリセルはソースおよびドレインの一方が前記第１配線に電気的に接続される選択トランジスタを備えていてもよい。
また、本発明の第２の態様による磁気メモリは、スピンの向きが固着された第１磁化固着層と、 書き込み電流によりスピンの向きが可変の磁気記録層と、前記第１磁化固着層と前記磁気記録層との間に設けられた第１非磁性層と、読み出し電流および前記書き込み電流用の第１配線に電気的に接続され、スピンの向きが固着された第２磁化固着層と、前記第２磁化固着層の前記第１配線に電気的に接続された面と反対側の面と、前記磁気記録層の前記第１非磁性層と反対側の面の第１領域との間に設けられた第２非磁性層と、を備えたメモリセルを含み、前記磁気記録層の前記第１非磁性層とは反対側の面の第２領域に、前記書き込み電流用の第２配線が電気的に接続され、前記第１磁化固着層の前記第１非磁性層と反対側の面が前記読み出し電流用の第３配線に電気的に接続されたことを特徴とする。
なお、前記第１磁化固着層と前記第１配線との間に形成され前記第１磁化固着層のスピンの向きを交換結合力によって固着する反強磁性層を備えてもよい。
なお、第１非磁性層はトンネルバリア層であってもよい。
なお、前記第２磁化固着層および前記磁気記録層はそれぞれ、非磁性膜を介して磁性膜が積層された積層構造を有していてもよい。
なお、前記磁気記録層はスピンの向きが膜面方向を向いていてもよい。
なお、前記磁気記録層はスピンの向きが膜面に垂直な方向を向いていてもよい。
なお、前記メモリセルはソースおよびドレインの一方が前記第３配線に電気的に接続される選択トランジスタを備えていてもよい。
また、本発明の第３の態様による磁気メモリは、書き込み電流用の第１配線に電気的に接続され、スピンの向きが固着された第１磁化固着層と、前記書き込み電流によりスピンの向きが可変の磁気記録層と、前記第１磁化固着層の前記第１配線に電気的に接続された面と反対側の面と、前記磁気記録層との間に設けられた第１非磁性層と、第１読み出し電流用の第２配線に電気的に接続され、スピンの向きが固着された第２磁化固着層と、第２読み出し電流用の第３配線に電気的に接続され、スピンの向きが固着された第３磁化固着層と、前記磁気記録層の前記第１非磁性層と反対側の面の第１領域と、前記第２磁化固着層の前記第２配線に電気的に接続された面と反対側の面との間に設けられた第２非磁性層と、前記磁気記録層の前記第１非磁性層と反対側の面の第２領域と、前記第３磁化固着層の前記第３配線に電気的に接続された面と反対側の面との間に設けられた第３非磁性層と、を備えたメモリセルを含み、前記磁気記録層の前記第１非磁性層と反対側の面の第３領域に前記書き込み電流および前記読み出し電流用の第４配線が電気的に接続されたことを特徴とする。
なお、前記第２非磁性層の前記第１領域と前記第２配線との間にスピンの向きが固着された第４磁化固着層を備えていてもよい。
なお、第２および第３非磁性層はトンネルバリア層であってもよい。
なお、前記第１磁化固着層と前記磁気記録層は、非磁性膜を介して磁性膜が積層された積層構造を有していてもよい。
なお、前記磁気記録層のスピンの向きが膜面方向を向いていてもよい。
なお、前記磁気記録層のスピンの向きが膜面に垂直な方向を向いていてもよい。
また、本発明の第４の態様による磁気メモリは、読み出し電流および書き込み電流用の第１配線と、前記第１配線の一方の側に電気的に接続され、スピンの向きが可変の磁気記録層と、前記読み出し電流用の第２配線に電気的に接続され、スピンの向きが固着された第１磁化固着層と、前記磁気記録層と前記第１磁化固着層との間に設けられた第１非磁性層と、前記第１配線の他方の側に電気的に接続され、前記磁気記録層と反強磁性結合または静磁結合する少なくとも１層の第１磁性層と、前記書き込み電流用の第３配線に電気的に接続され、磁化の向きが固着された第２磁化固着層と、前記第１磁性層と前記第２磁化固着層との間に設けられた第２非磁性層と、を備えたメモリセルを含むことを特徴とする。
なお、前記第１非磁性層はトンネルバリア層であってもよい。
なお、前記第２配線は中に磁性層を含む非磁性導電層からなっていてもよい。
なお、前記メモリセルはソースおよびドレインの一方が前記第２配線に電気的に接続される選択トランジスタを備えていてもよい。
なお、前記磁気記録層の近傍に電流磁界を印加するためのデジット線を更に備えていてもよい。
本発明によれば、消費電力が少なく素子破壊が無い信頼性の高い磁気メモリを得ることができる。
本発明の実施形態を以下に図面を参照して説明する。
（第１実施形態）
本発明の第１実施形態による磁気メモリを図１乃至図３を参照して説明する。図１は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、アレイ状に配置された複数のメモリセル１を有しており、各メモリセル１は、図１に示すように、磁気抵抗効果素子２と、引き出し電極（引き出し配線）１８と、ビット線２０と、ワード線３０と、接続部５０と、選択トランジスタ６０とを備えている。
本発明の第１実施形態による磁気メモリを図１乃至図３を参照して説明する。図１は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、アレイ状に配置された複数のメモリセル１を有しており、各メモリセル１は、図１に示すように、磁気抵抗効果素子２と、引き出し電極（引き出し配線）１８と、ビット線２０と、ワード線３０と、接続部５０と、選択トランジスタ６０とを備えている。
磁気抵抗効果素子２は、反強磁性層４と、磁化の向きが固着された磁性層からなる磁化固着層６と、トンネルバリア層８と、磁化の向きが可変の磁気記録層１０とを備えている。磁気記録層１０は、磁性層からなる磁化の向きが可変のソフト層１０ａと、非磁性層１０ｂと、磁性層からなる磁化の向きが固着されたハード層１０ｃとが積層された構成となっている。ハード層１０ｃは、下地層１６を介して引き出し電極１８上に形成されている。ソフト層１０ａの上面の一部分の領域上にトンネルバリア層８が形成されている。トンネルバリア層８上には磁化固着層６が形成され、磁化固着層６上に反強磁性層４が形成されている。磁化固着層６の磁化の向きは、反強磁性層４との交換結合力によって固着される。反強磁性層４はビット線２０に電気的に接続されている。また、ソフト層１０ａの上面の他の部分が、接続部３２を介してワード線３０に接続されている。なお、ビット線２０は本体部（破線部分）がワード線３０と略並行に配置され、上記本体部から分岐した分岐部に磁気抵抗効果素子２の反強磁性層４が接続されるように構成されている。
接続部５０は、接続プラグ５２、５４、５６を備えている。選択トランジスタ６０は、ゲート６２と、ドレイン６４と、ソース６６とを備えている。接続部５０の一端は引き出し電極１８に接続され、他端は選択トランジスタ６０のドレイン６４に接続されている。なお、ハード層１０ｃの磁化の向きは、磁化固着層６の磁化の向きと反対となるように構成されている。
次に、本実施形態の磁気メモリのメモリセル１への書き込み動作を、図２を参照して説明する。メモリセルへデータを書き込む場合は、選択トランジスタ６０をＯＮにし、選択トランジスタ６０とワード線３０との間に電流を流し、磁気記録層１０にスピン注入することにより行われる。スピン注入による書き込み原理は、以下に示す通りである。
ａ）磁化固着層６、ソフト層１０ａのスピンモーメントを平行→反平行へスピン反転させる場合；
ハード層１０ｃ側から電子を注入し、ハード層１０ｃでスピン偏極した電子が非磁性層１０ｂを通過し、ソフト層１０ａへスピントルクを及ぼし、ソフト層１０ａのスピンが平行→反平行へ反転する。
ハード層１０ｃ側から電子を注入し、ハード層１０ｃでスピン偏極した電子が非磁性層１０ｂを通過し、ソフト層１０ａへスピントルクを及ぼし、ソフト層１０ａのスピンが平行→反平行へ反転する。
ｂ）磁化固着層６、ソフト層１０ａのスピンモーメントを反平行→平行へスピン反転させる場合；
ソフト層１０ａ側から電子を注入し、ソフト層１０ａでスピン偏極した電子が非磁性層１０ｂを通過する。その際、ハード層１０ｃのスピンの方向と同じスピンの方向を持つ電子はトンネル確率が高く容易にトンネルするが、反平行のスピンは反射される。ソフト層１０ａへ反射してきた電子は、ソフト層１０ａへスピントルクを及ぼし、ソフト層１０ａのスピンが反平行→平行へ反転する。
ソフト層１０ａ側から電子を注入し、ソフト層１０ａでスピン偏極した電子が非磁性層１０ｂを通過する。その際、ハード層１０ｃのスピンの方向と同じスピンの方向を持つ電子はトンネル確率が高く容易にトンネルするが、反平行のスピンは反射される。ソフト層１０ａへ反射してきた電子は、ソフト層１０ａへスピントルクを及ぼし、ソフト層１０ａのスピンが反平行→平行へ反転する。
一方、本実施形態による磁気メモリのメモリセルからのデータの読み出しは図３に示すように、選択トランジスタ６０をＯＮし、ビット線２０から磁気抵抗効果素子２を通って選択トランジスタ６０のソース６６に流れる電流を計測することによって行われる。このとき、磁気抵抗効果素子２のソフト層１０ａの磁化（スピン）の向きが磁化固着層６と反平行か平行かによって磁気抵抗効果素子２の抵抗が異なるので、計測された電流値も異なり、磁気記録層１０に記録されたデータの読み出しが可能となる。
なお、スピン注入法によりスピン反転を行う磁気記憶層１０は、磁性層（ソフト層１０ａ）／非磁性層１０ｂ／磁性層（ハード層１０ｃ）から構成され、電流を流す方向を変えることにより、スピントルク，非磁性層１０ｂへのスピン蓄積効果により、２層の磁性層のうち必ずソフト層１０ａのスピンの向きが反転し、ハード層のスピンの向きは変わらない。そしてスピン注入法は、図1に示す、磁気抵抗効果素子２の幅Lが0.25μｍより小さい時、電流磁界に比べて効率よく低電流でスピン反転が可能となる。
以上説明したように、本実施形態によれば、メモリセルへの書き込みには、トンネルバリア層８にはスピン注入のための電流を流すことがないため、書き込みのためのスピン注入を行ってもトンネルバリア層８は破壊されず、信頼性が高いものとなる。また、書き込みがスピン注入によって行われるため、電流磁界による書き込みに比べて低い電流で行うことが可能となり、消費電力を少なくすることができる。
なお、第１実施形態においては、磁気抵抗効果素子２は引き出し電極１８上に形成されていたが、引き出し電極１８の下側に形成してもよい。この場合、磁気抵抗効果素子２の積層膜の積層順序が本実施形態と全く逆になり、ビット線２０、ワード線３０も引き出し電極１８の下側に位置することになる。そして、この場合、ワード線３０と接続部５０が交差しないようにワード線３０の位置をずらす必要がある。
（第１変形例）
次に、第１実施形態による磁気メモリの第１変形例を、図４を参照して説明する。この第１変形例の磁気メモリは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を図４に示す磁気抵抗効果素子に置き換えた構成となっている。図４に示す磁気抵抗効果素子は、ハード層１０ｃ、非磁性層１０ｂ、およびソフト層１０ａからなる共通の磁気記録層１０上に２つの磁気抵抗効果素子２ａ、２ｂを設けた構成となっている。すなわち、磁気抵抗効果素子２ａは、ソフト層１０ａの上面の一部分の領域上に形成された、トンネルバリア層８ａ、磁化固着層６ａ、反強磁性層４ａからなる積層膜を有し、磁気抵抗効果素子２ｂは、ソフト層１０ａの上面の他の部分の領域上に形成された、トンネルバリア層８ｂ、磁化固着層６ｂ、反強磁性層４ｂからなる積層膜を有している。そして、磁気抵抗効果素子２ａの反強磁性層４ａはビット線２０に接続され、磁気抵抗効果素子２ｂの反強磁性層４ｂは、キャップ層２０ａおよびビア２７を介してワード線３０に接続される構成となっている。
次に、第１実施形態による磁気メモリの第１変形例を、図４を参照して説明する。この第１変形例の磁気メモリは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を図４に示す磁気抵抗効果素子に置き換えた構成となっている。図４に示す磁気抵抗効果素子は、ハード層１０ｃ、非磁性層１０ｂ、およびソフト層１０ａからなる共通の磁気記録層１０上に２つの磁気抵抗効果素子２ａ、２ｂを設けた構成となっている。すなわち、磁気抵抗効果素子２ａは、ソフト層１０ａの上面の一部分の領域上に形成された、トンネルバリア層８ａ、磁化固着層６ａ、反強磁性層４ａからなる積層膜を有し、磁気抵抗効果素子２ｂは、ソフト層１０ａの上面の他の部分の領域上に形成された、トンネルバリア層８ｂ、磁化固着層６ｂ、反強磁性層４ｂからなる積層膜を有している。そして、磁気抵抗効果素子２ａの反強磁性層４ａはビット線２０に接続され、磁気抵抗効果素子２ｂの反強磁性層４ｂは、キャップ層２０ａおよびビア２７を介してワード線３０に接続される構成となっている。
この第１変形例においては、データの読み出しには、磁気抵抗効果素子２ａに電流を流し、データの書き込みには磁気抵抗効果素子２ｂに電流を流す。これにより、第１変形例の構造を用いれば、読み出し時には通電する電流が小さいため、トンネルバリア層８ａの絶縁破壊は起きないばかりか、書き込み時には磁気抵抗効果素子２ａに電流が流れないため読み出しラインの磁気抵抗効果素子２ａが破壊されることは無い。磁気抵抗効果素子２ｂのトンネルバリアはその際破壊される可能性があるが、破壊されても、スピン注入書き込みに問題は生じない。つまり、本変形例の構造を用いれば、作成上の容易性ばかりか、素子破壊が無い信頼性ある磁気メモリを実現することができる。
また、本変形例において、磁化固着層６ｂ、トンネルバリア層８ｂ、磁気記録層となるソフト層１０ａ間のスピンモーメントを反平行→平行へスピン反転させる場合、磁化固着層６ｂ側からソフト層１０ａへ電子を注入すると磁化固着層６ｂでスピン偏極した電子がトンネルバリア層８ｂをトンネルし、ソフト層１０ａへスピントルクを及ぼす。このとき、スピン偏極した電子はソフト層１０ａから非磁性層１０ｂを介してハード層１０ｃに流れるので、ソフト層１０ａのスピンが磁化固着層６ｂのスピンに対して反平行の間は、ハード層１０ｃとソフト層１０ａとのスピンモーメントが平行のため、ハード層１０ｃによって反射された反射スピン電子もソフト層１０ａへスピントルクを及ぼし、ソフト層１０ａのスピンが磁化固着層６ｂのスピンに対して反平行→平行へ反転する。この２つのスピントルクにより、通常のトンネル接合素子に比べてスピン注入の電流値は著しく低下する。
また、本変形例において、磁化固着層６ｂ、トンネルバリア層８ｂ、ソフト層１０ａ間のスピンモーメントを平行→反平行へスピン反転させる場合、ハード層１０ｃからソフト層１０ａへ電子を注入すると、ハード層１０ｃでスピン偏極した電子が非磁性層１０ｂを通過してソフト層１０ａへ流れスピントルクを及ぼす。このとき、スピン偏極した電子はトンネルバリア層８ｂをトンネルして磁化固着層６ｂへ流れようとするが、トンネルバリア層８ｂをトンネルする際、磁化固着層６ｂのスピンの方向と同じスピンの方向を持つ電子はトンネル確率が高く容易にトンネルするが、反平行のスピンは反射される。ソフト層１０ａへ反射してきた電子は、ソフト層１０ａへスピントルクを及ぼし、この２つのスピントルクにより、ソフト層１０ａのスピンが磁化固着層６ｂのスピンに対して平行→反平行へ反転する。
したがって、本変形例においてはスピン注入を行うことにより低消費電力で“１”、“０”の書き込みを行うことが可能となるとともに、通常のトンネル接合素子にスピン注入書き込みを行う場合に比べて書き込み電流を小さくできる。
なお、本変形例においては、磁化固着層６ａ、６ｂの磁化の向きは同じ向きであるため、同一の磁化固着層からパターニングにより容易に形成することができる。
また、本変形例においては、磁化固着層６ｂ、反強磁性層４ｂ、キャップ層２０ａ、ビア２７のいずれかは形成されていなくともよい。
なお、この第１変形例においても、第１実施形態で説明したように、磁気抵抗効果素子２，２ａを引き出し電極１８の下側に形成してもよい。
（第２変形例）
次に、第１実施形態による磁気メモリの第２変形例を、図５を参照して説明する。この第２変形例の磁気メモリは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を図５に示す磁気抵抗効果素子に置き換えた構成となっている。図５に示す磁気抵抗効果素子は、図１に示す磁気抵抗効果素子２の磁気記録層１０のハード層１０ｃと下地層１６との間に反強磁性層１２を設けた構成となっている。この反強磁性層１２との交換結合力によってハード層１０ｃの磁化（スピン）の向きが固着される。
次に、第１実施形態による磁気メモリの第２変形例を、図５を参照して説明する。この第２変形例の磁気メモリは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を図５に示す磁気抵抗効果素子に置き換えた構成となっている。図５に示す磁気抵抗効果素子は、図１に示す磁気抵抗効果素子２の磁気記録層１０のハード層１０ｃと下地層１６との間に反強磁性層１２を設けた構成となっている。この反強磁性層１２との交換結合力によってハード層１０ｃの磁化（スピン）の向きが固着される。
この第２変形例も第１実施形態と同様に、書き込み電流によってトンネルバリア層８に破壊が生じず、信頼性の高いものとなる。
また、この第２変形例の構造を用いることにより、ハード層１０ｃのスピンの向きが固着されているため、第１実施形態に比べてより低電流でスピンの向きを反転させることができる。
なお、上記第１実施形態、第１変形例、および第２変形例においては、磁化固着層６は磁性層からなる単層であったが、シンセティックな構造、すなわち非磁性層を挟んで反強磁性結合の磁性層が積層された構造であってもよい。
（第２実施形態）
次に、本発明の第２実施形態による磁気メモリを、図６乃至図８を参照して説明する。図６は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリのメモリセル１Ａは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を磁気抵抗効果素子２Ａに置き換えた構成となっている。磁気抵抗効果素子２Ａは、図１に示す磁気抵抗効果素子１の磁気記録層１０のソフト層１０ａを、磁性層１０ａ１、非磁性導電層１０ａ２、磁性層１０ａ３からなる３層構造とし、ハード層１０ｃを、磁性層１０ｃ１、非磁性導電層１０ｃ２、磁性層１０ｃ３からなる３層構造とした構成となっている。ソフト層１０ａの磁性層１０ａ１と磁性層１０ａ３は強磁性結合をし、ハード層１０ｃの磁性層１０ｃ１と磁性層１０ｃ３は反強磁性結合をしている。なお、ビット線２０は本体部（破線部分）がワード線３０と略並行に配置され、上記本体部から分岐した分岐部に磁気抵抗効果素子２の反強磁性層４が接続されるように構成されている。
次に、本発明の第２実施形態による磁気メモリを、図６乃至図８を参照して説明する。図６は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリのメモリセル１Ａは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を磁気抵抗効果素子２Ａに置き換えた構成となっている。磁気抵抗効果素子２Ａは、図１に示す磁気抵抗効果素子１の磁気記録層１０のソフト層１０ａを、磁性層１０ａ１、非磁性導電層１０ａ２、磁性層１０ａ３からなる３層構造とし、ハード層１０ｃを、磁性層１０ｃ１、非磁性導電層１０ｃ２、磁性層１０ｃ３からなる３層構造とした構成となっている。ソフト層１０ａの磁性層１０ａ１と磁性層１０ａ３は強磁性結合をし、ハード層１０ｃの磁性層１０ｃ１と磁性層１０ｃ３は反強磁性結合をしている。なお、ビット線２０は本体部（破線部分）がワード線３０と略並行に配置され、上記本体部から分岐した分岐部に磁気抵抗効果素子２の反強磁性層４が接続されるように構成されている。
なお、この第２実施形態におけるデータの書き込みおよび読み出し動作は、第１実施形態の場合と同じである。
この実施形態の磁気メモリも第１実施形態と同様に、書き込み電流はトンネルバリア層８を流れないため、トンネルバリア層が破壊されることがなく、信頼性の高いものとなる。また、磁気記録層１０の体積は第１実施形態に比べて大きくすることが可能となり、微細化しても熱安定性が確保することができるとともに、微細セルの場合にスピン注入するとき、より低電流で磁気記録層１０のスピン反転が可能となる。
なお、第２実施形態においては、磁気抵抗効果素子２Ａは引き出し電極１８上に形成されていたが、引き出し電極１８の下側に形成してもよい。この場合、磁気抵抗効果素子２Ａの積層膜の積層順序が本実施形態と全く逆になり、ビット線２０、ワード線３０も引き出し電極１８の下側に位置することになる。そして、この場合、ワード線３０と接続部５０が交差しないようにワード線３０の位置をずらす必要がある。
（第１変形例）
次に、第２実施形態による磁気メモリの第１変形例を、図７を参照して説明する。この第１変形例の磁気メモリは、図６に示す第２実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２Ａを図７に示す磁気抵抗効果素子に置き換えた構成となっている。図７に示す磁気抵抗効果素子は、ハード層１０ｃ、非磁性層１０ｂ、およびソフト層１０ａからなる共通の磁気記録層１０上に２つの磁気抵抗効果素子２ａ、２ｂを設けた構成となっている。すなわち、磁気抵抗効果素子２ａは、ソフト層１０ａの上面の一部分の領域上に形成された、トンネルバリア層８ａ、磁化固着層６ａ、反強磁性層４ａからなる積層膜を有し、磁気抵抗効果素子２ｂは、ソフト層１０ａの上面の他の部分の領域上に形成された、トンネルバリア層８ｂ、磁化固着層６ｂ、反強磁性層４ｂからなる積層膜を有している。そして、磁気抵抗効果素子２ａの反強磁性層４ａはビット線２０に接続され、磁気抵抗効果素子２ｂの反強磁性層４ｂは、キャップ層２０ａおよびビア２７を介してワード線３０に接続される構成となっている。なお、ソフト層１０ａは、第２実施形態と同様に、磁性層１０ａ１、非磁性導電層１０ａ２、磁性層１０ａ３からなる積層構造であり、ハード層１０ｃは、磁性層１０ｃ１、非磁性導電層１０ｃ２，磁性層１０ｃ３からなる積層構造である。
次に、第２実施形態による磁気メモリの第１変形例を、図７を参照して説明する。この第１変形例の磁気メモリは、図６に示す第２実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２Ａを図７に示す磁気抵抗効果素子に置き換えた構成となっている。図７に示す磁気抵抗効果素子は、ハード層１０ｃ、非磁性層１０ｂ、およびソフト層１０ａからなる共通の磁気記録層１０上に２つの磁気抵抗効果素子２ａ、２ｂを設けた構成となっている。すなわち、磁気抵抗効果素子２ａは、ソフト層１０ａの上面の一部分の領域上に形成された、トンネルバリア層８ａ、磁化固着層６ａ、反強磁性層４ａからなる積層膜を有し、磁気抵抗効果素子２ｂは、ソフト層１０ａの上面の他の部分の領域上に形成された、トンネルバリア層８ｂ、磁化固着層６ｂ、反強磁性層４ｂからなる積層膜を有している。そして、磁気抵抗効果素子２ａの反強磁性層４ａはビット線２０に接続され、磁気抵抗効果素子２ｂの反強磁性層４ｂは、キャップ層２０ａおよびビア２７を介してワード線３０に接続される構成となっている。なお、ソフト層１０ａは、第２実施形態と同様に、磁性層１０ａ１、非磁性導電層１０ａ２、磁性層１０ａ３からなる積層構造であり、ハード層１０ｃは、磁性層１０ｃ１、非磁性導電層１０ｃ２，磁性層１０ｃ３からなる積層構造である。
この第１変形例においては、データの読み出しには、磁気抵抗効果素子２ａに電流を流し、データの書き込みには磁気抵抗効果素子２ｂに電流を流す。これにより、第１変形例の構造を用いれば、読み出し時には通電する電流が小さいため、トンネルバリア層８ａの絶縁破壊は起きないばかりか、書き込み時には磁気抵抗効果素子２ａに電流が流れないため読み出しラインの磁気抵抗効果素子２ａが破壊されることは無い。磁気抵抗効果素子２ｂのトンネルバリアはその際破壊される可能性があるが、破壊されても、スピン注入書き込みに問題は生じない。つまり、本変形例の構造を用いれば、作成上の容易性ばかりか、素子破壊が無い信頼性ある磁気メモリを実現することができる。
なお、この第１変形例においても、第２実施形態で説明したように、磁気抵抗効果素子２ａ，２ｂを引き出し電極１８の下側に形成してもよい。
（第２変形例）
次に、第２実施形態による磁気メモリの第２変形例を、図８を参照して説明する。この第２変形例の磁気メモリは、図６に示す第２実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２Ａを図８に示す磁気抵抗効果素子に置き換えた構成となっている。図８に示す磁気抵抗効果素子は、図６に示す磁気抵抗効果素子２の磁気記録層１０のハード層１０ｃと下地層１６との間に反強磁性層１２を設けた構成となっている。この反強磁性層１２との交換結合力によってハード層１０ｃの磁化（スピン）の向きが固着される。
次に、第２実施形態による磁気メモリの第２変形例を、図８を参照して説明する。この第２変形例の磁気メモリは、図６に示す第２実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２Ａを図８に示す磁気抵抗効果素子に置き換えた構成となっている。図８に示す磁気抵抗効果素子は、図６に示す磁気抵抗効果素子２の磁気記録層１０のハード層１０ｃと下地層１６との間に反強磁性層１２を設けた構成となっている。この反強磁性層１２との交換結合力によってハード層１０ｃの磁化（スピン）の向きが固着される。
この第２変形例も第２実施形態と同様に、書き込み電流によってトンネルバリア層８に破壊が生じず、信頼性の高いものとなる。
また、この第２変形例の構造を用いることにより、ハード層１０ｃのスピンの向きが固着されているため、第２実施形態に比べてより低電流でスピンの向きを反転させることができる。
なお、上記第２実施形態、第１変形例、および第２変形例においては、磁化固着層６は磁性層からなる単層であったが、シンセティックな構造、すなわち非磁性層を挟んで反強磁性結合の磁性層が積層された構造であってもよい。
また、上記第２実施形態、第１変形例、および第２変形例においては、磁気記録層１０のソフト層１０ａおよびハード層１０ｃは、非磁性導電層を挟んで磁性層が積層された３層構造であったが、非磁性導電層を介して磁性層が積層された５層以上の多層構造であってもよい。
（第３実施形態）
次に、本発明の第３実施形態による磁気メモリを、図９乃至図１１を参照して説明する。図９は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリのメモリセル１Ｂは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を磁気抵抗効果素子２Ｂに置き換えた構成となっている。磁気抵抗効果素子２Ｂは、図１に示す磁気抵抗効果素子２において、磁化固着層６をスピンモーメントが膜厚方向（膜面に垂直方向）に向いた磁化固着層５に置き換えるとともに、磁気記録層１０をスピンモーメントが膜厚方向に向いた磁気記録層９に置き換えた構成となっている。磁気記録層９は、磁化の向きが可変の磁性層からなるソフト層９ａと、非磁性導電層９ｂと、磁化の向きが磁化固着層６の磁化の向きと反対の磁性層からなるハード層９ｃを有している。
次に、本発明の第３実施形態による磁気メモリを、図９乃至図１１を参照して説明する。図９は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリのメモリセル１Ｂは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を磁気抵抗効果素子２Ｂに置き換えた構成となっている。磁気抵抗効果素子２Ｂは、図１に示す磁気抵抗効果素子２において、磁化固着層６をスピンモーメントが膜厚方向（膜面に垂直方向）に向いた磁化固着層５に置き換えるとともに、磁気記録層１０をスピンモーメントが膜厚方向に向いた磁気記録層９に置き換えた構成となっている。磁気記録層９は、磁化の向きが可変の磁性層からなるソフト層９ａと、非磁性導電層９ｂと、磁化の向きが磁化固着層６の磁化の向きと反対の磁性層からなるハード層９ｃを有している。
ハード層９ｃは、下地層１６を介して引き出し電極１８上に形成されている。ソフト層９ａの上面の一部分の領域上にトンネルバリア層８が形成されている。トンネルバリア層８上には磁化固着層５が形成され、磁化固着層５上に反強磁性層４が形成されている。なお、磁化固着層５は上面および側面が反強磁性層４によって覆われている。ソフト層９ａの上面の他の部分が接続部３２を介してワード線３０に接続されている。なお、ビット線２０は本体部（破線部分）がワード線３０と略並行に配置され、上記本体部から分岐した分岐部に磁気抵抗効果素子２の反強磁性層４が接続されるように構成されている。
なお、この第３実施形態におけるデータの書き込みおよび読み出し動作は、第１実施形態の場合と同じである。
この第３実施形態による磁気メモリにおいても、第１実施形態と同様に、書き込み時には電流がトンネルバリア層８を流れないため、トンネルバリア層８が破壊されることがなく、信頼性の高いものとなる。また、磁気記録層９の体積を大きくすることが可能となり、微細化しても熱安定性が確保することができるとともに、微細セルの場合にスピン注入するとき、より低電流で磁気記録層９のスピン反転ができ、消費電力を少なくすることができる。
なお、第３実施形態においては、磁気抵抗効果素子２Ｂは引き出し電極１８上に形成されていたが、引き出し電極１８の下側に形成してもよい。この場合、磁気抵抗効果素子２Ｂの積層膜の積層順序が本実施形態と全く逆になり、ビット線２０、ワード線３０も引き出し電極１８の下側に位置することになる。そして、この場合、ワード線３０と接続部５０が交差しないようにワード線３０の位置をずらす必要がある。
（第１変形例）
次に、第３実施形態による磁気メモリの第１変形例を、図１０を参照して説明する。この第１変形例の磁気メモリは、図９に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２Ｂを図１０に示す磁気抵抗効果素子に置き換えた構成となっている。図１０に示す磁気抵抗効果素子は、ハード層９ｃ、非磁性層９ｂ、およびソフト層９ａからなる共通の磁気記録層９上に２つの磁気抵抗効果素子２ａ、２ｂを設けた構成となっている。すなわち、磁気抵抗効果素子２ａは、ソフト層９ａの上面の一部分の領域上に形成された、トンネルバリア層８ａ、磁化固着層５ａ、反強磁性層４ａからなる積層膜を有し、磁気抵抗効果素子２ｂは、ソフト層９ａの上面の他の部分の領域上に形成された、トンネルバリア層８ｂ、磁化固着層５ｂ、反強磁性層４ｂからなる積層膜を有している。そして、磁気抵抗効果素子２ａの反強磁性層４ａはビット線２０に接続され、磁気抵抗効果素子２ｂの反強磁性層４ｂは、キャップ層２０ａおよびビア２７を介してワード線３０に接続される構成となっている。
次に、第３実施形態による磁気メモリの第１変形例を、図１０を参照して説明する。この第１変形例の磁気メモリは、図９に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２Ｂを図１０に示す磁気抵抗効果素子に置き換えた構成となっている。図１０に示す磁気抵抗効果素子は、ハード層９ｃ、非磁性層９ｂ、およびソフト層９ａからなる共通の磁気記録層９上に２つの磁気抵抗効果素子２ａ、２ｂを設けた構成となっている。すなわち、磁気抵抗効果素子２ａは、ソフト層９ａの上面の一部分の領域上に形成された、トンネルバリア層８ａ、磁化固着層５ａ、反強磁性層４ａからなる積層膜を有し、磁気抵抗効果素子２ｂは、ソフト層９ａの上面の他の部分の領域上に形成された、トンネルバリア層８ｂ、磁化固着層５ｂ、反強磁性層４ｂからなる積層膜を有している。そして、磁気抵抗効果素子２ａの反強磁性層４ａはビット線２０に接続され、磁気抵抗効果素子２ｂの反強磁性層４ｂは、キャップ層２０ａおよびビア２７を介してワード線３０に接続される構成となっている。
この第１変形例においては、データの読み出しには、磁気抵抗効果素子２ａに電流を流し、データの書き込みには磁気抵抗効果素子２ｂに電流を流す。これにより、第１変形例の構造を用いれば、読み出し時には通電する電流が小さいため、トンネルバリア層８ａの絶縁破壊は起きないばかりか、書き込み時には磁気抵抗効果素子２ａに電流が流れないため読み出しラインの磁気抵抗効果素子２ａが破壊されることは無い。磁気抵抗効果素子２ｂのトンネルバリアはその際破壊される可能性があるが、破壊されても、スピン注入書き込みに問題は生じない。つまり、本変形例の構造を用いれば、作成上の容易性ばかりか、素子破壊が無い信頼性ある磁気メモリを実現することができる。
なお、この第１変形例においても、第３実施形態で説明したように、磁気抵抗効果素子２ａ，２ｂを引き出し電極１８の下側に形成してもよい。
（第２変形例）
次に、第３実施形態による磁気メモリの第２変形例を、図１１を参照して説明する。この第２変形例の磁気メモリは、図９に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２Ｂを図１１に示す磁気抵抗効果素子に置き換えた構成となっている。図１１に示す磁気抵抗効果素子は、図９に示す磁気抵抗効果素子２の磁気記録層９のハード層９ｃと下地層１６との間に反強磁性層１２を設けた構成となっている。この反強磁性層１２との交換結合力によってハード層９ｃの磁化（スピン）の向きが固着される。なお、反強磁性層１２は、ハード層９ｃの下面および側面を覆っている。
次に、第３実施形態による磁気メモリの第２変形例を、図１１を参照して説明する。この第２変形例の磁気メモリは、図９に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２Ｂを図１１に示す磁気抵抗効果素子に置き換えた構成となっている。図１１に示す磁気抵抗効果素子は、図９に示す磁気抵抗効果素子２の磁気記録層９のハード層９ｃと下地層１６との間に反強磁性層１２を設けた構成となっている。この反強磁性層１２との交換結合力によってハード層９ｃの磁化（スピン）の向きが固着される。なお、反強磁性層１２は、ハード層９ｃの下面および側面を覆っている。
この第２変形例も第１実施形態と同様に、書き込み電流によってトンネルバリア層８に破壊が生じず、信頼性の高いものとなる。
また、この第２変形例の構造を用いることにより、ハード層９ｃのスピンの向きが固着されているため、第３実施形態に比べてより低電流でスピンの向きを反転させることができる。
（第４実施形態）
次に、本発明の第４実施形態による磁気メモリを、図１２を参照して説明する。図１２は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリのメモリセル１Ｃは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を磁気抵抗効果素子２Ｃに置き換えた構成となっている。
次に、本発明の第４実施形態による磁気メモリを、図１２を参照して説明する。図１２は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリのメモリセル１Ｃは、図１に示す第１実施形態の磁気メモリの各メモリセルにおいて、磁気抵抗効果素子２を磁気抵抗効果素子２Ｃに置き換えた構成となっている。
磁気抵抗効果素子２Ｃは、ワード線２０上に形成された反強磁性層４と、反強磁性層４上に形成された磁化固着層６と、磁化固着層６上に形成されたトンネルバリア層８と、トンネルバリア層８上に形成された磁気記録層１０とを備えている。すなわち、磁気抵抗効果素子１Ｃは、磁化固着層６が磁気記録層１０に比べて下側に配置されたボトムピン型の磁気抵抗効果素子である。
磁気記録層１０は、ソフト層１０ａと、ソフト層１０ａ上に形成された非磁性導電層１０ｂと、非磁性導電層１０ｂの上面の一部分の領域上に形成されたハード層１０ｃとを有している。ソフト層１０ａは、トンネルバリア層８上に形成された磁性層１０ａ１と、この磁性層１０ａ１上に形成された非磁性導電層１０ａ２と、非磁性層１０ａ２上に形成された磁性層１０ａ３とからなっている。ハード層１０ｃは、非磁性導電層１０ｂの上面の一部分の領域上に形成された磁性層１０ｃ１と、この磁性層１０ｃ１上に形成された非磁性導電層１０ｃ２と、非磁性導電層１０ｃ２上に形成された磁性層１０ｃ３とからなっている。磁性層１０ｃ３は、キャップ層１７を介して引き出し電極１８の下面に接続されている。非磁性導電層１０ｂの上面の他の部分は接続部３２を介してワード線３０に接続された構成となっている。なお、ビット線２０は本体部（破線部分）がワード線３０と略並行に配置され、上記本体部から分岐した分岐部に磁気抵抗効果素子２の反強磁性層４が接続されるように構成されている。また、本実施形態においては、ワード線３０は接続部３２を介して非磁性導電層１０ｂに接続されていたが、接続部３２と磁性層１０ａ３間の非磁性導電層１０ｂを除去して接続部３２が磁性層１０ａ３に接続されるように構成してもよい。
なお、この第４実施形態におけるデータの書き込みおよび読み出し動作は、第１実施形態の場合と同じである。例えば、書き込み電流はワード線３０、接続部３２、非磁性導電層１０ｂ、ソフト層１０ａ、ハード層１０ｃ、キャップ層１７、引き出し電極１８、接続部５０、選択トランジスタ６０の順に流れる。
この第４実施形態においても、第１実施形態と同様に、書き込み時には、スピン注入のための電流はトンネルバリア層８を流れないため、トンネルバリア層８が絶縁破壊されることがなく、信頼性の高いものとなる。また、書き込みがスピン注入によって行われるため、電流磁界による書き込みに比べて低い電流で行うことが可能となり、消費電力を少なくすることができる。
なお、第４実施形態において、ハード層１０ｃの磁性層１０ｃ３と、キャップ層１７との間に反強磁性層を設け、この反強磁性層との交換結合力によってハード層１０ｃの磁化の向きを固着するようにしてもよい。この場合、第４実施形態に比べて、より低電流でソフト層１０ａの磁化の向きを反転することが可能となる。
なお、第４実施形態においては、磁気抵抗効果素子２Ｃは引き出し電極１８下に形成されていたが、引き出し電極１８の上側に形成してもよい。この場合、磁気抵抗効果素子２Ｃの積層膜の積層順序が本実施形態と全く逆になり、ビット線２０が引き出し電極１８の上側に、ワード線３０が、引き出し電極１８の下側に位置することになる。そして、この場合、ワード線３０と接続部５０が交差しないようにワード線３０の位置をずらす必要がある。
（第５実施形態）
次に、本発明の第５実施形態による磁気メモリを、図１３を参照して説明する。図１３は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリのメモリセル１Ｄは、図１２に示す第４実施形態の磁気メモリ１Ｃにおいて、磁気抵抗効果素子２Ｃを磁気抵抗効果素子２Ｄに置き換えた構成となっている。
次に、本発明の第５実施形態による磁気メモリを、図１３を参照して説明する。図１３は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリのメモリセル１Ｄは、図１２に示す第４実施形態の磁気メモリ１Ｃにおいて、磁気抵抗効果素子２Ｃを磁気抵抗効果素子２Ｄに置き換えた構成となっている。
磁気抵抗効果素子２Ｄは、ワード線２０上に形成された反強磁性層４と、反強磁性層４上に形成され磁化の向きが膜面に垂直の磁化固着層５と、磁化固着層５上に形成されたトンネルバリア層８と、トンネルバリア層８上に形成された磁気記録層９とを備えている。すなわち、磁気抵抗効果素子１Ｃは、磁化固着層５が磁気記録層９に比べて下側に配置されたボトムピン型の磁気抵抗効果素子である。なお、反強磁性層４によって磁化固着層５の下面および側面が覆われている。
磁気記録層９は、磁化の向きが膜面に垂直な磁性層からなるソフト層９ａと、ソフト層９ａ上に形成された非磁性導電層９ｂと、非磁性導電層９ｂの上面の一部分の領域上に形成された磁化の向きが膜面に垂直なハード層９ｃとを有している。ハード層９ｃは、キャップ層１７を介して引き出し電極１８の下面に接続されている。非磁性導電層１０ｂの上面の他の部分は接続部３２を介してワード線３０に接続された構成となっている。なお、ビット線２０は本体部（破線部分）がワード線３０と略並行に配置され、上記本体部から分岐した分岐部に磁気抵抗効果素子２の反強磁性層４が接続されるように構成されている。また、本実施形態においては、ワード線３０は接続部３２を介して非磁性導電層９ｂに接続されていたが、接続部３２とソフト層９ａ間の非磁性導電層９ｂを除去して接続部３２がソフト層９ａに接続されるように構成してもよい。
なお、この第３実施形態におけるデータの書き込みおよび読み出し動作は、第４実施形態の場合と同じである。
この第５実施形態においても、第４実施形態と同様に、書き込み時には、スピン注入のための電流はトンネルバリア層８を流れないため、トンネルバリア層８が絶縁破壊されることがなく、信頼性の高いものとなる。また、書き込みがスピン注入によって行われるため、電流磁界による書き込みに比べて低い電流で行うことが可能となり、消費電力を少なくすることができる。
なお、第５実施形態において、ハード層９ｃと、キャップ層１７との間に反強磁性層を設け、この反強磁性層との交換結合力によってハード層９ｃの磁化の向きを固着するようにしてもよい。この場合、第５実施形態に比べて、より低電流でソフト層９ａの磁化の向きを反転することが可能となる。
なお、第５実施形態においては、磁気抵抗効果素子２Ｄは引き出し電極１８下に形成されていたが、引き出し電極１８の上側に形成してもよい。この場合、磁気抵抗効果素子２Ｄの積層膜の積層順序が本実施形態と全く逆になり、ビット線２０が引き出し電極１８の上側に、ワード線３０が引き出し電極１８の下側に位置することになる。そして、この場合、ワード線３０と接続部５０が交差しないようにワード線３０の位置をずらす必要がある。
（第６実施形態）
次に、本発明の第６実施形態による磁気メモリを、図１４を参照して説明する。図１４は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、アレイ状に配置された複数のメモリセル１Ｅを有しており、各メモリセル１Ｅは、図１４に示すように、磁気抵抗効果素子２Ｅａ、２Ｅｂと、引き出し部２８と、ビット線２０ａ、２０ｂと、ワード線３０と、接続部５０と、選択トランジスタ６０とを備えている。接続部５０は、接続プラグ５２、５４、５６を有しており、選択トランジスタ６０は、ゲート６２と、ドレイン６４と、ソース６６とを有している。なお、図１４においては、ワード線３０の断面と選択トランジスタ６０の断面があたかも同一断面となるように記載されているが、実際には選択トランジスタ６０の断面は、ワード線３０の断面と略直交する位置における断面である。すなわち、ワード線３０と選択トランジスタ６０のゲート６２は、略直交するように配置されている。
次に、本発明の第６実施形態による磁気メモリを、図１４を参照して説明する。図１４は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、アレイ状に配置された複数のメモリセル１Ｅを有しており、各メモリセル１Ｅは、図１４に示すように、磁気抵抗効果素子２Ｅａ、２Ｅｂと、引き出し部２８と、ビット線２０ａ、２０ｂと、ワード線３０と、接続部５０と、選択トランジスタ６０とを備えている。接続部５０は、接続プラグ５２、５４、５６を有しており、選択トランジスタ６０は、ゲート６２と、ドレイン６４と、ソース６６とを有している。なお、図１４においては、ワード線３０の断面と選択トランジスタ６０の断面があたかも同一断面となるように記載されているが、実際には選択トランジスタ６０の断面は、ワード線３０の断面と略直交する位置における断面である。すなわち、ワード線３０と選択トランジスタ６０のゲート６２は、略直交するように配置されている。
磁気抵抗効果素子２Ｅａと、磁気抵抗効果素子２Ｅｂとは、磁気記録層１０およびこの磁気記録層１０上に形成されたトンネルバリア層８が共通に形成された構成となっている。磁気記録層１０は、ソフト層１０ａと、非磁性層１０ｂと、ハード層１０ｃとを備えている。ハード層１０ｃは、ワード線３０上に形成された磁性層１０ｃ３と、磁性層１０ｃ３上に形成された非磁性導電層１０ｃ２と、非磁性導電層１０ｃ２上に形成された磁性層１０ｃ１とから構成されている。非磁性層１０ｂは磁性層１０ｃ１上に形成されている。ソフト層１０ａは、非磁性層１０ｂ上に形成された磁性層１０ａ３と、磁性層１０ａ３上に形成された非磁性導電層１０ａ２と、非磁性導電層１０ａ２上に形成された磁性層１０ａ１とからなっている。トンネルバリア層８は磁性層１０ａ１上に形成されている。
磁気抵抗効果素子２Ｅａは、更にトンネルバリア層８の上面の第１領域に形成された磁化固着層６ａと、磁化固着層６ａ上に形成された反強磁性層４ａとを有し、磁気抵抗効果素子２Ｅｂは、トンネルバリア層８の上面の第２領域に形成された磁化固着層６ｂと、磁化固着層６ｂ上に形成された反強磁性層４ｂとを有している。反強磁性層４ａはビット線２０ａに接続され、反強磁性層４ｂはビット線２０ｂに接続されている。なお、磁化固着層６ａと磁化固着層６ｂのうちの少なくとも一方は、シンセティックな磁化固着層すなわち非磁性層を挟んで反強磁性結合の磁性層が積層された構造であってもよい。この場合、シンセティックな磁化固着層上の反強磁性層は不要としてもよい。
また、トンネルバリア層８の第３領域が引き出し部２８および接続部５０を介して選択トランジスタ６０のドレインに接続されている。
本実施形態においては、書き込み動作は、第１実施形態の場合と同様に、選択トランジスタ６０をＯＮして、ワード線３０と選択トランジスタ６０のソース６６との間に電流を流し、磁気記録層１０にスピン注入することにより行う。また、読み出し動作は、選択トランジスタ６０をＯＮし、選択トランジスタ６０のソース６６からドレイン６４、接続部５０、引き出し部２８を介して電流を流す。すると、この電流はソフト層１０ａで磁気抵抗効果素子２Ｅａおよび磁気抵抗効果素子２Ｅｂに分岐され、それぞれビット線２０ａおよびビット線２０ｂに流れる。このとき、ビット線２０ａ、２０ｂに流れる電流を差動増幅器８６で読み出すことにより、メモリセルからのデータの読み出しを行う。この場合、高速の読み出しが可能となる。
この実施形態も、書き込み動作時には、トンネルバリア層８の第３領域と、ワード線３０との間にスピン注入のための電流が流れ、磁化固着層６ａ、６ｂ直下のトンネルバリア層８にはほとんどスピン注入のための電流が流れないため、磁化固着層６ａ、６ｂ直下のトンネルバリア層８が絶縁破壊されることがなく、信頼性の高いものとなる。また、書き込みがスピン注入によって行われるため、電流磁界による書き込みに比べて低い電流で行うことが可能となり、消費電力を少なくすることができる。
なお、第６実施形態において、図１５に示すように、引き出し部２８と、トンネルバリア層８の第３領域との間に、磁化固着層６ｃ、反強磁性層４ｃ、およびキャップ層２０ｃからなる積層膜を挿入してもよい。この場合には、磁気抵抗効果素子２Ｅａ、２Ｅｂを覆う層間絶縁膜を平坦化し易いという製造工程メリットがある。
なお、第６実施形態においては、磁気抵抗効果素子２Ｅａ、２Ｅｂはワード線３０上に形成されていたが、ワード線３０の下側に形成してもよい。この場合、磁気抵抗効果素子２Ｅａ、２Ｅｂの積層膜の積層順序が本実施形態と全く逆になり、ビット線２０ａ、２０ｂおよび引き出し部２８がワード線３０の下側に位置することになる。
なお、本実施形態においては、引き出し部２８はトンネルバリア層８に接続するように構成されていたが、引き出し部２８とソフト層１０ａの磁性層１０ａ１との間のトンネルバリア層８を除去して引き出し部２８が磁性層１０ａ１に直接接続されるように構成してもよい。この場合は、磁化固着層６ａと磁性層１０ａ１との間のトンネルバリア層８と、磁化固着層６ｂと磁性層１０ａ１との間のトンネルバリア層８とは同じ材料で形成してもよいし、異なる材料で形成してもよい。
（第７実施形態）
次に、本発明の第７実施形態による磁気メモリを図１６を参照して説明する。図１６は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、アレイ状に配置された複数のメモリセル１Ｆを有しており、各メモリセル１Ｆは、図１６に示すように、磁気抵抗効果素子２Ｆａ、２Ｆｂと、引き出し部２８と、ビット線２０ａ、２０ｂと、ワード線３０と、接続部５０と、選択トランジスタ６０とを備えている。接続部５０は、接続プラグ５２、５４、５６を有しており、選択トランジスタ６０は、ゲート６２と、ドレイン６４と、ソース６６とを有している。
次に、本発明の第７実施形態による磁気メモリを図１６を参照して説明する。図１６は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、アレイ状に配置された複数のメモリセル１Ｆを有しており、各メモリセル１Ｆは、図１６に示すように、磁気抵抗効果素子２Ｆａ、２Ｆｂと、引き出し部２８と、ビット線２０ａ、２０ｂと、ワード線３０と、接続部５０と、選択トランジスタ６０とを備えている。接続部５０は、接続プラグ５２、５４、５６を有しており、選択トランジスタ６０は、ゲート６２と、ドレイン６４と、ソース６６とを有している。
磁気抵抗効果素子２Ｆａと、磁気抵抗効果素子２Ｆｂとは、磁化の向きが膜面に垂直な磁気記録層９およびこの磁気記録層９上に形成されたトンネルバリア層８が共通に形成された構成となっている。磁気記録層９は、ソフト層９ａと、非磁性層９ｂと、ハード層９ｃとを備えている。なお、図１６においては、ワード線３０の断面と選択トランジスタ６０の断面があたかも同一断面となるように記載されているが、実際には選択トランジスタ６０の断面は、ワード線３０の断面と略直交する位置における断面である。すなわち、ワード線３０と選択トランジスタ６０のゲート６２は、略直交するように配置されている。
磁気抵抗効果素子２Ｆａは、更にトンネルバリア層８の上面の第１領域に形成された磁化の向きが膜面に垂直な磁化固着層５ａと、磁化固着層５ａの上面および側面に形成された反強磁性層４ａとを有し、磁気抵抗効果素子２Ｆｂは、トンネルバリア層８の上面の第２領域に形成された磁化の向きが膜面に垂直な磁化固着層５ｂと、磁化固着層５ｂの上面および側面に形成された反強磁性層４ｂとを有している。反強磁性層４ａはビット線２０ａに接続され、反強磁性層４ｂはビット線２０ｂに接続されている。
また、トンネルバリア層８の第３領域が引き出し部２８および接続部５０を介して選択トランジスタ６０のドレインに接続されている。
本実施形態においては、書き込み動作は、第１実施形態の場合と同様に、選択トランジスタ６０をＯＮして、ワード線３０と選択トランジスタ６０のソース６６との間に電流を流し、磁気記録層１０にスピン注入することにより行う。また、読み出し動作は、選択トランジスタ６０をＯＮし、選択トランジスタ６０のソース６６からドレイン６４、接続部５０、引き出し部２８を介して電流を流す。すると、この電流はソフト層９ａで磁気抵抗効果素子２Ｆａおよび磁気抵抗効果素子２Ｆｂに分岐され、それぞれビット線２０ａおよびビット線２０ｂに流れる。このとき、ビット線２０ａ、２０ｂに流れる電流を差動増幅器８６で読み出すことにより、メモリセルからのデータの読み出しを行う。この場合、高速の読み出しが可能となる。
この実施形態も、書き込み動作時には、トンネルバリア層８の第３領域と、ワード線３０との間にスピン注入のための電流が流れ、磁化固着層５ａ、５ｂ直下のトンネルバリア層８にはほとんどスピン注入のための電流が流れないため、磁化固着層５ａ、５ｂ直下のトンネルバリア層８が絶縁破壊されることがなく、信頼性の高いものとなる。また、書き込みがスピン注入によって行われるため、電流磁界による書き込みに比べて低い電流で行うことが可能となり、消費電力を少なくすることができる。
なお、第７実施形態においては、磁気抵抗効果素子２Ｆａ、２Ｆｂはワード線３０上に形成されていたが、ワード線３０の下側に形成してもよい。この場合、磁気抵抗効果素子２Ｆａ、２Ｆｂの積層膜の積層順序が本実施形態と全く逆になり、ビット線２０ａ、２０ｂおよび引き出し部２８がワード線３０の下側に位置することになる。
なお、第７実施形態において、図１７に示すように、引き出し部２８と、トンネルバリア層８の第３領域との間に、磁化の向きが膜面に垂直な磁化固着層５ｃ、反強磁性層４ｃ、およびキャップ層２０ｃからなる積層膜を挿入してもよい。この場合には、磁気抵抗効果素子２Ｆａ、２Ｆｂを覆う層間絶縁膜を平坦化し易いという製造工程メリットがある。
なお、第７実施形態においては、引き出し部２８はトンネルバリア層８に接続するように構成されていたが、引き出し部２８とソフト層９ａとの間のトンネルバリア層８を除去して引き出し部２８がソフト層９ａに直接接続されるように構成してもよい。この場合は、磁化固着層５ａとソフト層９ａとの間のトンネルバリア層８と、磁化固着層５ｂとソフト層９ａとの間のトンネルバリア層８とは、同じ材料で形成してもよいし、異なる材料で形成してもよい。
上記第１乃至第７実施形態においては、磁気メモリのメモリセルの構成について説明したが、上記実施形態の磁気メモリの回路構成の一具体例を図１８に示す。なお、図１８は、第１実施形態による磁気メモリの回路構成を示しているが、第２乃至第７実施形態による磁気メモリについても同じ回路構成とすることが可能である。また、後述する第８実施形態の磁気メモリも同じ回路構成とすることができる。
図１８において、磁気メモリは、複数のビット線２０と、これらのビット線２０に並行するように形成された複数のワード線３０と、アレイ状に配置された複数のメモリセル１と、ビット線２０を選択するビット線選択トランジスタ９０と、ワード線３０を選択するワード線選択トランジスタ９２とを備えている。各メモリセル１は、磁気抵抗効果素子２と、選択トランジスタ６０とを備えている。磁気抵抗効果素子２の磁化固着層６はビット線２０に接続される。磁気抵抗効果素子２のトンネルバリア層８と磁気記録層１０との接続点がワード線３０に接続される。なお、同一行のメモリセルの選択トランジスタ６０はゲートが接続された構成となっている。
メモリセル１へのデータの書き込みは、選択すべきワード線３０に接続されたワード線選択トランジスタ９２をＯＮするとともに書き込むべきメモリセルの選択トランジスタ６０をＯＮして、選択したワード線３０に電流を流し、磁気記録層１０にスピン注入することによって行う。一方読み出しは、選択すべきビット線に接続されたビット線選択トランジスタ９０をＯＮするとともに読み出すべきメモリセルの選択トランジスタ６０をＯＮし、ビット線２０からメモリセル１に電流が流れるように電圧を印加し、流れた電流を検出することにより行う。
なお、図１８に示す回路において、磁気抵抗効果素子に流すセンス電流を制御するセンス電流制御回路（図示せず）、ドライバ（図示せず）、およびシンカー（図示せず）を更に備えている。
（第８実施形態）
次に、本発明の第８実施形態による磁気メモリを、図１９を参照して説明する。図１９は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、アレイ状に配置された複数のメモリセル１Ｇを有しており、各メモリセル１Ｇは、図１９に示すように、磁気抵抗効果素子２１、２２と、引き出し電極１８と、ビット線２０と、ワード線３０と、磁気抵抗効果素子４０と、接続部５０と、選択トランジスタ６０とを備えている。接続部５０は、接続プラグ５２、５４、５６を有しており、選択トランジスタ６０は、ゲート６２と、ドレイン６４と、ソース６６とを有している。接続プラグ５６はドレイン６４と電気的に接続される。
次に、本発明の第８実施形態による磁気メモリを、図１９を参照して説明する。図１９は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、アレイ状に配置された複数のメモリセル１Ｇを有しており、各メモリセル１Ｇは、図１９に示すように、磁気抵抗効果素子２１、２２と、引き出し電極１８と、ビット線２０と、ワード線３０と、磁気抵抗効果素子４０と、接続部５０と、選択トランジスタ６０とを備えている。接続部５０は、接続プラグ５２、５４、５６を有しており、選択トランジスタ６０は、ゲート６２と、ドレイン６４と、ソース６６とを有している。接続プラグ５６はドレイン６４と電気的に接続される。
磁気抵抗効果素子２１と、磁気抵抗効果素子２２は、同じ層構造を有している。すなわち、磁気抵抗効果素子２ｉ（ｉ＝１，２）は、下地層２５ｉと、下地層２５ｉ上に形成された反強磁性層４ｉと、反強磁性層４ｉ上に形成された磁化固着層６ｉと、磁化固着層６ｉ上にトンネルバリア層８１を介して形成された磁気記録層１０ｉとを備えている。そして、磁気抵抗効果素子２１の下地層２５１はビット線２０上に形成され、磁気記録層１０１は引き出し電極１８に接続される。また、磁気抵抗効果素子２２の下地層２５２は接続部５０の接続プラグ５２上に形成され、磁気記録層１０２は引き出し電極１８に接続される。すなわち、磁気抵抗効果素子２１はビット線２０と引き出し電極１８との間に形成され、磁気抵抗効果素子２２は接続プラグ５２と引き出し電極１８との間に形成された構成となっている。なお、ビット線２０は本体部（破線部分）がワード線３０と略並行に配置され、上記本体部から分岐した分岐部に磁気抵抗効果素子２１の反強磁性層４１が接続されるように構成されている。
また、磁気抵抗効果素子４０は、引き出し電極１８上に形成された磁性層４１と、磁性層４１上に形成された金属または半導体からなる層４２と、層４２上に形成された磁化固着層４３と、磁化固着層４３上に形成された反強磁性層４４と、反強磁性層４４上に形成されたキャップ層４５とを備えている。キャップ層４５はワード線３０に接続されている。また、磁気抵抗効果素子２１の磁気記録層１０１と、磁性層４１は、反強磁性結合または静磁結合の相互作用が働いており、スピンモーメントの向きは互いに逆方向を向いている。なお、磁化固着層６１、６２、４３は、単層の磁性層であったが、シンセティック構造であってもよい。
本実施形態においては、書き込み動作は、図２０に示すように、選択トランジスタ６０をＯＮして、ワード線３０と選択トランジスタ６０のソース６６との間、すなわち磁気抵抗効果素子２２と磁気抵抗効果素子４０に電流を流し、磁性層４１にスピン注入することにより行う。すると、磁性層４１と反強磁性結合または静磁結合している磁気抵抗効果素子２１の磁気記録層１０１のスピンの向きが、磁性層４１のスピンの反転に応じて変わり、磁気記録層１０１にデータの書き込みが行われる。
また、読み出し動作は、図２１に示すように、選択トランジスタ６０をＯＮし、ビット線２０から磁気抵抗効果素子２１、引き出し電極１８、磁気抵抗効果素子２２、接続部５０、選択トランジスタ６０のドレイン６４、ソース６６へ電流を流すことにより行われる。
この実施形態も、書き込み動作時には、磁気抵抗効果素子２１のトンネルバリア層８１にはスピン注入のための電流が流れないため、トンネルバリア層８１が絶縁破壊されることがなく、信頼性の高いものとなる。なお、書き込み時には、磁気抵抗効果素子２２には電流が流れるが、この磁気抵抗効果素子２２のトンネルバリア層８２の破壊が起きてもスピン注入書き込みには悪影響を与えない。また、書き込みがスピン注入によって行われるため、電流磁界による書き込みに比べて低い電流で行うことが可能となり、消費電力を少なくすることができる。
なお、本実施形態においては、書き込み時に電流を流す磁性層４１の膜厚が磁気記録層１０１に比べて厚いか、または実際のスピンモーメントが大きく漏れ磁界が大きい方が好ましい。実際には、磁性層４１の厚さを厚くする、または磁気モーメントが大きな材料にすることで実現できる。
なお、第８実施形態においては、磁気抵抗効果素子２１は引き出し電極１８の下側に、磁気抵抗効果素子４０は引き出し電極１８の上側に形成されていたが、磁気抵抗効果素子２１を引き出し電極１８の上側に、磁気抵抗効果素子４０を引き出し電極１８の下側に形成してもよい。この場合、磁気抵抗効果素子２１、４０の積層膜の積層順序が本実施形態と全く逆になり、ビット線２０が引き出し電極１８の上側に、ワード線３０が引き出し電極１８の下側に位置することになる。また、この場合、ワード線３０と接続部５０が交差しないようにワード線３０の位置をずらす必要がある。また、この場合、磁気抵抗効果素子２２は、磁気抵抗効果素子４０の積層膜の積層順序が逆にした構成となる。
（変形例）
次に、本発明の第８実施形態の変形例による磁気メモリの構成を図２２に示す。この変形例による磁気メモリは、第８実施形態の磁気メモリにおいて、磁気記録層１０１と、磁性層４１との反強磁性結合の強さを調整するために、引き出し電極１８の一部に磁性層からなる、または磁性層／非磁性層からなる膜１９を挿入したものである。磁気記録層１０１と磁性層４１の相互作用は、その絶対値が0.2erg/cm2以下、より好ましくは0.1erg/cm2以下であることが好ましい。この大きさ以下では、熱擾乱耐性、磁気抵抗曲線の角型比など好ましい特性を得ることができる。
次に、本発明の第８実施形態の変形例による磁気メモリの構成を図２２に示す。この変形例による磁気メモリは、第８実施形態の磁気メモリにおいて、磁気記録層１０１と、磁性層４１との反強磁性結合の強さを調整するために、引き出し電極１８の一部に磁性層からなる、または磁性層／非磁性層からなる膜１９を挿入したものである。磁気記録層１０１と磁性層４１の相互作用は、その絶対値が0.2erg/cm2以下、より好ましくは0.1erg/cm2以下であることが好ましい。この大きさ以下では、熱擾乱耐性、磁気抵抗曲線の角型比など好ましい特性を得ることができる。
（第９実施形態）
次に、本発明の第９実施形態による磁気メモリの構成を図２３に示す。図２３は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリは、図１９に示す第８実施形態による磁気メモリにおいて、ビット線２０の下方に、スピン注入時に微弱な電流磁界を、磁気記録層１０１のスピンモーメントの磁化容易軸方向に印加するためのデジット線７０を設けた構成となっている。これは、スピントルクは、スピンモーメントが多少でも傾いていると有効にスピン反転するためである。なお、電流磁界をより小さな電流で発生させるために、デジット線７０の下面および側面が磁性膜７０ａによって被覆されている。したがって、第８実施形態の場合よりも、より小さな電流で書き込みを行うことが可能となり、消費電力を少なくすることができる。なお、ビット線２０の下方にデジット線７０を設けたことにより、接続部５０Ａは、接続プラグ５２と接続プラグ５４との間に、接続プラグ５３が設けられた構成となる。この接続プラグ５３の下面および側面はデジット線７０と同様に磁性膜５３ａによって被覆されている。
次に、本発明の第９実施形態による磁気メモリの構成を図２３に示す。図２３は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。この実施形態による磁気メモリは、図１９に示す第８実施形態による磁気メモリにおいて、ビット線２０の下方に、スピン注入時に微弱な電流磁界を、磁気記録層１０１のスピンモーメントの磁化容易軸方向に印加するためのデジット線７０を設けた構成となっている。これは、スピントルクは、スピンモーメントが多少でも傾いていると有効にスピン反転するためである。なお、電流磁界をより小さな電流で発生させるために、デジット線７０の下面および側面が磁性膜７０ａによって被覆されている。したがって、第８実施形態の場合よりも、より小さな電流で書き込みを行うことが可能となり、消費電力を少なくすることができる。なお、ビット線２０の下方にデジット線７０を設けたことにより、接続部５０Ａは、接続プラグ５２と接続プラグ５４との間に、接続プラグ５３が設けられた構成となる。この接続プラグ５３の下面および側面はデジット線７０と同様に磁性膜５３ａによって被覆されている。
この実施形態による磁気メモリも、第８実施形態と同様に、書き込み動作時には、磁気抵抗効果素子２１のトンネルバリア層８１にはスピン注入のための電流が流れないため、トンネルバリア層８１が絶縁破壊されることがなく、信頼性の高いものとなる。
なお、第９実施形態においては、磁気抵抗効果素子２１は引き出し電極１８の下側に、磁気抵抗効果素子４０は引き出し電極１８の上側に形成されていたが、第８実施形態で説明したように、磁気抵抗効果素子２１を引き出し電極１８の上側に、磁気抵抗効果素子４０を引き出し電極１８の下側に形成してもよい。この場合、磁気抵抗効果素子２１、４０の積層膜の積層順序が本実施形態と全く逆になり、ビット線２０が引き出し電極１８の上側に、ワード線３０が引き出し電極１８の下側に位置することになるとともに、デジット線７０はビット線２０の上側に位置することになる。また、この場合、ワード線３０と接続部５０が交差しないようにワード線３０の位置をずらす必要がある。また、この場合、磁気抵抗効果素子２２は、磁気抵抗効果素子４０の積層膜の積層順序が逆にした構成となる。
（第１０実施形態）
次に、本発明の第１０実施形態による磁気メモリの構成を図２４、図２５に示す。図２４は、本実施形態による磁気メモリのメモリセルの構成を示す断面図であり、図２５は、図２４に示す切断線Ａ−Ａによって切断した断面図である。この実施形態による磁気メモリは、図６に示す第２実施形態による磁気メモリにおいて、引き出し電極１８の下方に、スピン注入時に微弱な電流磁界を、磁気記録層１０のスピンモーメントの磁化容易軸方向に印加するためのデジット線７０を設けた構成となっている。なお、電流磁界をより小さな電流で発生させるために、デジット線７０の下面および側面が磁性膜７０ａによって被覆されている。したがって、第２実施形態の場合よりも、より小さな電流で書き込みを行うことが可能となり、消費電力を少なくすることができる。なお、接続部５０の接続プラグ５２は、下面および側面がデジット線７０と同様に磁性膜５２ａによって被覆されている。
次に、本発明の第１０実施形態による磁気メモリの構成を図２４、図２５に示す。図２４は、本実施形態による磁気メモリのメモリセルの構成を示す断面図であり、図２５は、図２４に示す切断線Ａ−Ａによって切断した断面図である。この実施形態による磁気メモリは、図６に示す第２実施形態による磁気メモリにおいて、引き出し電極１８の下方に、スピン注入時に微弱な電流磁界を、磁気記録層１０のスピンモーメントの磁化容易軸方向に印加するためのデジット線７０を設けた構成となっている。なお、電流磁界をより小さな電流で発生させるために、デジット線７０の下面および側面が磁性膜７０ａによって被覆されている。したがって、第２実施形態の場合よりも、より小さな電流で書き込みを行うことが可能となり、消費電力を少なくすることができる。なお、接続部５０の接続プラグ５２は、下面および側面がデジット線７０と同様に磁性膜５２ａによって被覆されている。
この実施形態による磁気メモリも、第２実施形態と同様に、書き込み動作時には、磁気抵抗効果素子２Ａのトンネルバリア層８にはスピン注入のための電流が流れないため、トンネルバリア層８が絶縁破壊されることがなく、信頼性の高いものとなる。
なお、第１０実施形態において、磁気記録層１０のハード層１０ｃと、引き出し電極１８との間に図２６に示すように、反強磁性層１２を設けても良い。この反強磁性層１２との交換結合力によってハード層１０ｃの磁化（スピン）の向きが固着されるため、さらにより低電流でスピンの向きを反転させることができる。
なお、第１０実施形態においては、磁気抵抗効果素子２Ａは引き出し電極１８上に形成されていたが、第２実施形態で説明したように、引き出し電極１８の下側に形成してもよい。この場合、磁気抵抗効果素子２Ａの積層膜の積層順序が本実施形態と全く逆になり、ビット線２０、ワード線３０も引き出し電極１８の下側に位置するとともにデジット線７０が引き出し電極１８の上側に位置することになる。そして、この場合、ワード線３０と接続部５０が交差しないようにワード線３０の位置をずらす必要がある。
（第１１実施形態）
次に、本発明の第１１実施形態による磁気メモリの構成を図２７を参照して説明する。図２７は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、図１２に示す第４実施形態による磁気メモリにおいて、ビット線２０の下方、スピン注入時に微弱な電流磁界を、磁気記録層１０のスピンモーメントの磁化容易軸方向に印加するためのデジット線７０を設けた構成となっている。なお、電流磁界をより小さな電流で発生させるために、デジット線７０の下面および側面が磁性膜７０ａによって被覆されている。このようにデジット線７０を設けるとともにデジット線７０を磁性膜で被覆したことにより、第４実施形態の場合よりも、より小さな電流で書き込みを行うことが可能となり、消費電力を少なくすることができる。なお、接続部５０の接続プラグ５４は、下面および側面がデジット線７０と同様に磁性膜５４ａによって被覆されている。
次に、本発明の第１１実施形態による磁気メモリの構成を図２７を参照して説明する。図２７は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、図１２に示す第４実施形態による磁気メモリにおいて、ビット線２０の下方、スピン注入時に微弱な電流磁界を、磁気記録層１０のスピンモーメントの磁化容易軸方向に印加するためのデジット線７０を設けた構成となっている。なお、電流磁界をより小さな電流で発生させるために、デジット線７０の下面および側面が磁性膜７０ａによって被覆されている。このようにデジット線７０を設けるとともにデジット線７０を磁性膜で被覆したことにより、第４実施形態の場合よりも、より小さな電流で書き込みを行うことが可能となり、消費電力を少なくすることができる。なお、接続部５０の接続プラグ５４は、下面および側面がデジット線７０と同様に磁性膜５４ａによって被覆されている。
この実施形態による磁気メモリも、第４実施形態と同様に、書き込み動作時には、磁気抵抗効果素子２Ｃのトンネルバリア層８にはスピン注入のための電流が流れないため、トンネルバリア層８が絶縁破壊されることがなく、信頼性の高いものとなる。
なお、第１１実施形態において、磁気記録層１０のハード層１０ｃと、キャップ層１７との間に図２８に示すように、反強磁性層１２を設けても良い。この反強磁性層１２との交換結合力によってハード層１０ｃの磁化（スピン）の向きが固着されるため、さらにより低電流でスピンの向きを反転させることができる。
なお、第１１実施形態においては、磁気抵抗効果素子２Ｃは引き出し電極１８の下側に形成されていたが、第４実施形態で説明したように、引き出し電極１８の上側に形成してもよい。この場合、磁気抵抗効果素子２Ｃの積層膜の積層順序が本実施形態と全く逆になり、ビット線２０が引き出し電極１８の上側に位置し、ワード線３０が引き出し電極１８の下側に位置するとともにデジット線７０がビット線２０の上側に位置することになる。そして、この場合、ワード線３０と接続部５０が交差しないようにワード線３０の位置をずらす必要がある。
（第１２実施形態）
次に、本発明の第１２実施形態による磁気メモリの構成を図２９に示す。図２９は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、図１４に示す第６実施形態の磁気メモリにおいて、ワード線３０の下方に、スピン注入時に微弱な電流磁界を、磁気記録層１０のスピンモーメントの磁化容易軸方向に印加するためのデジット線７０を設けた構成となっている。なお、電流磁界をより小さな電流で発生させるために、デジット線７０の下面および側面が磁性膜７０ａによって被覆されている。このようにデジット線７０を設けるとともにデジット線７０を磁性膜で被覆したことにより、第６実施形態の場合よりも、より小さな電流で書き込みを行うことが可能となり、消費電力を少なくすることができる。なお、図２９においては、ワード線３０の断面と選択トランジスタ６０の断面があたかも同一断面となるように記載されているが、実際には選択トランジスタ６０の断面は、ワード線線３０の断面と略直交する位置における断面である。すなわち、ワード線３０と選択トランジスタ６０のゲート６２は、略直交するように配置されている。
次に、本発明の第１２実施形態による磁気メモリの構成を図２９に示す。図２９は、本実施形態による磁気メモリのメモリセルの構成を示す断面図である。本実施形態による磁気メモリは、図１４に示す第６実施形態の磁気メモリにおいて、ワード線３０の下方に、スピン注入時に微弱な電流磁界を、磁気記録層１０のスピンモーメントの磁化容易軸方向に印加するためのデジット線７０を設けた構成となっている。なお、電流磁界をより小さな電流で発生させるために、デジット線７０の下面および側面が磁性膜７０ａによって被覆されている。このようにデジット線７０を設けるとともにデジット線７０を磁性膜で被覆したことにより、第６実施形態の場合よりも、より小さな電流で書き込みを行うことが可能となり、消費電力を少なくすることができる。なお、図２９においては、ワード線３０の断面と選択トランジスタ６０の断面があたかも同一断面となるように記載されているが、実際には選択トランジスタ６０の断面は、ワード線線３０の断面と略直交する位置における断面である。すなわち、ワード線３０と選択トランジスタ６０のゲート６２は、略直交するように配置されている。
この実施形態による磁気メモリも、第６実施形態と同様に、書き込み動作時には、磁気抵抗効果素子２Ｅａ、２Ｅｂのトンネルバリア層８にはスピン注入のための電流がほとんど流れないため、トンネルバリア層８が絶縁破壊されることがなく、信頼性の高いものとなる。
なお、第１２実施形態において、磁気記録層１０のハード層１０ｃと、ワード線３０との間に図３０に示すように、反強磁性層１２を設けても良い。この反強磁性層１２との交換結合力によってハード層１０ｃの磁化（スピン）の向きが固着されるため、さらにより低電流でスピンの向きを反転させることができる。
なお、第１２実施形態においては、磁気抵抗効果素子２Ｅａ、２Ｅｂはワード線３０上に形成されていたが、第６実施形態で説明したように、ワード線３０の下側に形成してもよい。この場合、磁気抵抗効果素子２Ｅａ、２Ｅｂの積層膜の積層順序が本実施形態と全く逆になり、ビット線２０ａ、２０ｂおよび引き出し部２８がワード線３０の下側に位置することになる。また、この場合、デジット線７０はワード線３０の上側に位置することになる。
また、上記第９乃至第１２実施形態において、デジット線７０を被覆する磁性被覆膜材料としては、Ｎｉ−Ｆｅ，Ｃｏ−Ｆｅ， Ｃｏ−Ｆｅ−Ｎｉ合金または、（Ｃｏ、Ｆｅ、Ｎｉ）−（Ｓｉ、Ｂ）−（Ｐ、Ａｌ、Ｍｏ、Ｎｂ、Ｍｎ）系またはＣｏ−（Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ）膜などのアモルファス材料，Ｃｏ−Ｃｒ−Ｆｅ−Ａｌ系などのホイスラー材料からなる群より選ばれる少なくとも１種の薄膜またはそれら多層膜で構成される。なお、記号「−」は合金を示し、記号「（ 、 ）」は、括弧内の少なくとも一個の元素が選択されることを示す。
上記第９乃至第１２実施形態においては、磁気メモリのメモリセルの構成について説明したが、上記実施形態の磁気メモリの回路構成の一具体例を図３１に示す。なお、図３１は、第１０実施形態（図２４乃至図２６）による磁気メモリの回路構成を示しているが、第９、第１１、および第１２実施形態による磁気メモリについても同じ回路構成とすることが可能である。
図３１において、磁気メモリは、複数のビット線２０と、これらのビット線２０に並行するように形成された複数のワード線３０と、アレイ状に配列された複数のメモリセルと、ワード線３０に直交するように形成されたデジット線７０と、ビット線２０を選択するビット線選択トランジスタ９０と、ワード線３０を選択するワード線選択トランジスタ９２と、デジット線７０を選択するデジット線選択トランジスタ９４とを備えている。各メモリセルは、磁気抵抗効果素子２と、選択トランジスタ６０とを備えている。磁気抵抗効果素子２の磁化固着層６はビット線２０に接続される。磁気抵抗効果素子２のトンネルバリア層８と磁気記録層１０との接続点がワード線３０に接続される。なお、同一行のメモリセルの選択トランジスタ６０はゲートが接続された構成となっている。
メモリセルへのデータの書き込みは、選択すべきワード線３０に接続されたワード線選択トランジスタ９２および選択すべきデジット線に接続されたデジット線選択トランジスタ９４をＯＮするとともに書き込むべきメモリセルの選択トランジスタ６０をＯＮして、選択したワード線３０に書き込み電流を流すとともに選択したデジット線７０に微弱な電流を流し、磁気記録層１０にスピン注入することによって行う。一方読み出しは、選択すべきビット線２０に接続されたビット線選択トランジスタをＯＮするとともに読み出すべきメモリセルの選択トランジスタ６０をＯＮし、ビット線２０からメモリセルに電流が流れるように電圧を印加し、流れた電流を検出することにより行う。
なお、図３１に示す回路において、磁気抵抗効果素子に流すセンス電流を制御するセンス電流制御回路（図示せず）、ドライバ（図示せず）、およびシンカー（図示せず）を更に備えている。
デジット線が設けられた磁気メモリにおいて、更に書き込み時の消費電力を低減する“０”書き込みおよび“１”書き込みの方法を説明する。まず、“０”書き込み方法を図３２（ａ）のフローチャートに示す。図３２（ｂ）は、磁気記憶層１０および磁化固着層６の、“０”書き込み前後のスピンの向きを示す断面図である。まず、消費電力低減のため、最初にそのセルに記憶されているデータを読み出し（ステップＳ１参照）、読み出した値が“０”か“１”かの判定をする（ステップＳ２参照）。読み出されたデータが“０”の場合は、書き込みを行わない（ステップＳ３参照）。読み出されたデータが“１”の場合は、デジット線７０に電流を流して電流磁場を磁気記録層１０に印加し（ステップＳ４参照）、続いて、磁気記憶層１０にスピンを注入する（ステップＳ５参照）。なお、電流磁場の印加とスピン注入は同時であってもよいし、順番は逆であってもよい。その後、スピン注入を停止し（ステップＳ６参照）、続いてデジット線７０に流す電流を切り、電流磁場の印加を解除する（ステップＳ７参照）。なお、スピン注入の停止と電流磁場の印加の解除は同時であってもよいし、順番は逆であってもよい。
一方、“１”書き込みの方法を図３３（ａ）のフローチャートに示す。図３３（ｂ）は、磁気記憶層１０および磁化固着層６の、“１”書き込み前後のスピンの向きを示す断面図である。まず、消費電力低減のため、最初にそのセルに記憶されているデータを読み出し（ステップＳ１１参照）、読み出した値が“０”か“１”かの判定をする（ステップＳ１２参照）。読み出されたデータが“１”の場合は、書き込みを行わない（ステップＳ１３参照）。読み出されたデータが“０”の場合は、磁気記憶層１０にスピンを注入し（ステップＳ１４参照）、続いて、デジット線７０に電流を流して電流磁場を磁気記録層１０に印加する（ステップＳ１５参照）。なお、スピン注入と電流磁場の印加は同時であってもよし、順番は逆であってもよい。その後、スピン注入を停止し（ステップＳ１６参照）、続いてデジット線７０に流す電流を切り、電流磁場の印加を解除する（ステップＳ１７参照）。なお、スピン注入の停止と電流磁場の印加の解除は同時であってもよいし、順番は逆であってもよい。
なお、上記各実施形態における磁化固着層としては、強磁性層であって一方向異方性を、磁気記録層としては、強磁性層であって一軸異方性を有することが望ましい。また、それぞれの厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
また、磁化固着層として用いる強磁性層には、反強磁性膜を付加して磁化を固着することが望ましい。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２Ｏ３（酸化鉄）などを挙げることができる。
また、これら磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｂ（ボロン）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
より具体的には、磁性層を一方向に固着する方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、Ｃｏ（Ｃｏ−Ｆｅ）／Ｉｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｏｓ（オスニウム）／Ｃｏ（Ｃｏ−Ｆｅ），Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｅ（レニウム）／Ｃｏ（Ｃｏ−Ｆｅ），Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｕ（ルテニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｉｒ（イリジウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｏｓ（オスニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層，Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｅ（レニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層などの３層構造の積層膜を用いる。これら積層膜を磁化固着層として用いる場合は、さらに、これに隣接して反強磁性膜を設けることが望ましい。この場合の反強磁性膜としても、前述したものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などを用いることかできる。この構造を用いると、磁化固着層の磁化がビット線やワード線からの電流磁界の影響をより受け難く、しっかりと磁化が固着される。また、磁化固着層からの漏洩磁界（ｓｔｒａｙ ｆｉｅｌｄ）を減少（あるいは調節）でき、磁化固着層を形成する２層の強磁性層の膜厚を変えることにより，磁気記録層（磁気記録層）の磁化シフトを調整することができる。
さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
また、磁気記録層として、軟磁性層／強磁性層という２層構造、または、強磁性層／軟磁性層／強磁性層という３層構造を用いても良い。磁気記録層として、強磁性層／非磁性層／強磁性層という３層構造、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層という５層構造を用いて、強磁性層の層間の相互作用の強さを制御することにより、メモリセルである磁気記録層のセル幅がサブミクロン以下になっても、電流磁界の消費電力を増大させずに済むというより好ましい効果が得られる。この際、強磁性層の種類、膜厚を変えてもかまわない。
特に、絶縁障壁に近い強磁性層にはＭＲ比が大きくなるＣｏ−Ｆｅ，Ｃｏ−Ｆｅ−Ｎｉ、ＦｅリッチＮｉ−Ｆｅを用い絶縁膜と接していない強磁性体にはＮｉリッチＮｉ−Ｆｅ，ＮｉリッチＮｉ−Ｆｅ−Ｃｏなどを用いるとＭＲを大きく保ったまま，スイッチング磁界を低減でき、より好ましい。非磁性材料としては、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム），Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、またはそれら合金を用いることができる。
磁気記録層においても、これら磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム），Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
一方、磁気抵抗効果素子としてＴＭＲ素子を用いる場合に、磁化固着層と磁化記録層との間に設けられる絶縁層（あるいは誘電体層）としては、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、ＳｒＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルミニウム）などの各種の絶縁体（誘電体）を用いることができる。
これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルニウム）など各種の基板を用いることができる。
また、基板の上に、下地層や保護層、ハードマスクなどとして、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスミウム）などからなる層を設けてもよい。
なお、デジット線７０が磁気記録層の磁化容易軸方向に磁化を印加するという上記実施形態の構造は、スピン注入により磁気記録層の磁化の向きが反転するメモリに用いることが可能である。
以上、本発明の磁気メモリにおける磁気抵抗効果素子及びビット線とワード線の配置関係について説明した。
以下、実施例を参照しつつ本発明の実施形態についてさらに詳細に説明する。
（第１実施例）
まず、第１実施例として、図４に示す本発明の第１実施形態の第２変形例による磁気メモリのメモリセルを作成した。この第１実施例の製造方法を図３４乃至〜図４１に示す。
まず、第１実施例として、図４に示す本発明の第１実施形態の第２変形例による磁気メモリのメモリセルを作成した。この第１実施例の製造方法を図３４乃至〜図４１に示す。
まず、図示しないＭＯＳトランジスタが形成され、このＭＯＳトランジスタを覆うように層間絶縁膜が形成され、この層間絶縁膜に上記ＭＯＳトランジスタのドレインに接続する接続部５０が形成された基板上に、引き出し電極１８を形成し、この引き出し電極１８上に下地層１６を形成する（図３４参照）。続いて、下地層１６上にＴＭＲ膜、すなわち磁性層１０ｃ、非磁性層１０ｂ、磁性層１０ａ、トンネルバリア層８、シンセティック構造（すなわち磁性層／非磁性層／磁性層から構成される）磁化固着層６、反強磁性層４からなる積層膜を形成する（図３４参照）。そしてＴＭＲ膜上にキャップ層１０１と、Ｔａからなるハードマスク層１０２を形成する（図３４参照）。本実施例では、引き出し電極１８はＴａ、下地層１６はＲｕ、ＴＭＲ膜は、下側から順に、ＣｏＦｅ（１０ｎｍ）／Ｃｕ（２．３ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１．４ｎｍ）／ＣｏＦｅ（２ｎｍ）／Ｒｕ（０．９５ｎｍ）／ＣｏＦｅ（２ｎｍ）／Ｉｒ−Ｍｎ（１０ｎｍ）とした。なお、括弧内の数字は膜厚を示す。
次に、磁場中アニールした後、ハードマスク層１０２上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして塩素系ガスでＴａからなるハードマスク層１０２をＲＩＥ(Reactive Ion Etching)法を用いてエッチングし、ハードマスク１０２ａ、１０２ｂを形成する（図３５参照）。なお、上記エッチングはＲｕからなるキャップ層１０１でストップさせた。
次に、レジストパターンを剥離し、ハードマスク層１０２ａ、１０２ｂをマスクとして、トンネルバリア層８まで、ミリングまたはＲＩＥ法で強磁性トンネル接合を接合分離する（図３６参照）。上記接合サイズは、２つのＴＭＲ素子ともに、０．１８×０．３６μｍ２とした。
次に、図３７に示すように、ＳｉＯｘ保護膜１０３を成膜した後、ＳｉＯｘ保護膜１０３上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして磁性層１０ａ、非磁性層１０ｂ、磁性層１０ｃをＲＩＥ法でパターニングし、磁気記録層１０を形成する。その後、レジストパターンを除去し、ＳｉＯｘ層間絶縁膜１０４を成膜する（図３８参照）。
続いて、図３９に示すように、エッチバックを行い、層間絶縁膜１０４の平坦化を行う（以降、ＳｉＯｘ保護膜１０３は図示せず）。その後、図４０に示すように、ＴＭＲ膜上部のＴａハードマスク層１０２ｂに接続するビア２７を形成する。続いて、配線材料をスパッタにより堆積し、パターニングすることにより、ビア２７に接続するワード線３０を形成する（図４１参照）。その後、磁場中アニールを磁性層の長軸方向に磁場を印加し、メモリセルを完成する。
なお、上記実施例で形成したメモリセルをサンプル１とし、上記実施例のメモリセルにおいて、下地層１６と、磁性層１０ｃとの間に反強磁性層を形成したメモリセルを同様に形成してサンプル２とする。これらのサンプル１とサンプル２のメモリセルを図２、図３に示した書き込み／読み出し方法を用い、電流を印加し、何ｍＡでスピンが反転するか調べたところ、サンプル１では０．８４ｍＡ，サンプル２では０．５２ｍＡで反転し、大容量ＭＲＡＭとして適した低電流でスピン注入書き込みができることが分かった。また、サンプル１およびサンプル２に対して、書き込み−読み出しサイクルを１０９回行い信頼性の検査を行ったが、変化は無く信頼性が確保できるメモリ構造であることが分かった。
（第２実施例）
次に、第２実施例として、図１９に示した第８実施形態による磁気メモリを作製した。この第２実施例の磁気メモリの製造方法を、図４２乃至図５７に示す。
次に、第２実施例として、図１９に示した第８実施形態による磁気メモリを作製した。この第２実施例の磁気メモリの製造方法を、図４２乃至図５７に示す。
まず、図示しないＭＯＳトランジスタが形成され、このＭＯＳトランジスタを覆うように層間絶縁膜が形成され、この層間絶縁膜に上記ＭＯＳトランジスタのドレインに接続する接続部５０が形成された基板上に、ビット線用配線層１１０、下地層２５、ＴＭＲ膜、キャップ層１１１、ハードマスク層１１２をスパッタする（図４２参照）。ＴＭＲ膜は、反強磁性層４、シンセティック構造（磁性層／非磁性層／磁性層）の磁化固着層６、トンネルバリア層８、磁性層１０からなる。本実施例では、ビット線用配線層１１０はＴａ／Ａｌ−Ｃｕ／Ｔａからなる積層膜、下地層２５はＲｕ、キャップ層１１１はＲｕ、ハードマスク層１１２はＴａを用い、ＴＭＲ膜は下側から順に、Ｐｔ−Ｍｎ（１４ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）／ＡｌＯｘ（１．４ｎｍ）／ＣｏＮｉＦｅ（３ｎｍ）とした。ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）からなるシンセティック構造の磁化固着層６はＣｏＦｅＮｉからなる磁気記録層となる磁性層１０に磁界が漏れないように膜厚を設計した。なお、キャップ層１１１、ハードマスク層１１２は、図１９では図示していないが、磁性層１０１、１０２と、引き出し電極１８との間に設けられる層である。
次に、磁場中アニールした後、図４３に示すように、ハードマスク層１１２上にレジストパターン（図示せず）を形成し、塩素系ガスでＴａからなるハードマスク層をＲＩＥ法でエッチングし、ハードマスク層１１２ａ、１１２ｂを形成する。このエッチングは、Ｒｕからなるキャップ層１１１でストップさせた。
続いて、レジストパターンを剥離し、Ｔａからなるハードマスク層１１２ａ、１１２ｂをマスクとして、ビット線用配線層１１０の上部までミリングし、強磁性トンネル接合を接合分離した（図４４参照）。トンネル接合のサイズは、直径０．１８×０．３２μｍ２とした。
次に、ＳｉＯｘ保護膜１１３を成膜する（図４５参照）。続いて、図４６に示すように、レジストパターン１１４を形成する。そして、ビット線用配線層１１０をＲＩＥ法を用いてパターニングすることによりビット線２０および接続部５０の接続プラグ５２を形成し、その後レジストパターン１１４を除去する（図４７参照）。
次に、ＳｉＯｘからなる層間絶縁膜１１５を堆積し（図４８参照）、ＣＭＰ(Chemical Mechanical Polishing)を用いて、層間絶縁膜１１５を平坦化するとともに（以降ＳｉＯｘ保護膜１１３は図示せず）、Ｔａからなるハードマスク層１１２ａ、１１２ｂを露出する（図４９参照）。
続いて、引き出し電極層１８、磁性層４１、金属または半導体層４２、磁性層／非磁性層／磁性層からなるシンセティック構造の磁化固着層４３、反強磁性層４４、キャップ層４５ａ、およびＴａからなるハードマスク層４５ｂをスパッタした。実際の膜構造は、引き出し電極層１８はＴａ（５ｎｍ）／Ｒｕ（２０ｎｍ）からなり、磁性層４１はＣｏＦｅ（５ｎｍ）からなり、層４２はＣｕ（２．３ｎｍ）からなり、磁化固着層４３はＣｏＦｅ（３．２ｎｍ）／Ｒｕ（０．９ｎｍ）／ＣｏＦｅ（３ｎｍ）からなり、反強磁性層４４はＰｔＭｎ（１４ｎｍ）からなり、キャップ層４５ａはＲｕ（１０ｎｍ）からなり、ハードマスク層４５ｂはＴａ（１２０ｎｍ）からなる。
次に、レジストパターン（図示せず）を形成し、このレジストパターンをマスクとして塩素系ガスでＴａからなるハードマスク層４５ｂをＲＩＥ法を用いてエッチングし、ハードマスク４５ｂを形成する（図５１参照）。このエッチングはＲｕからなるキャップ層４５ａでストップさせた。
その後、レジストパターンを剥離し、Ｔａからなるハードマスク層４５ｂをマスクとして、Ｒｕからなる引き出し電極１８までミリングし、磁気抵抗効果素子４０を形成した（図５２参照）。この磁気抵抗効果素子４０のサイズも、直径０．１８×０．３２μｍ２とした。
次に、図５３に示すように、ＳｉＯｘ保護膜１１６を成膜した後、レジストパターン（図示せず）を形成し、Ｔａ（５ｎｍ）／Ｒｕ（２０ｎｍ）からなる引き出し電極１８をミリングし、レジストパターンを除去する（図５４参照）。続いて、ＳｉＯｘからなる層間絶縁膜１１８を堆積し（図５５参照）、ＣＭＰおよびエッチバックを用いて層間絶縁膜１１８を平坦化するとともに（以降、ＳｉＯｘ保護膜１１６は図示せず）、Ｔａからなるハードマスク層４５ｂの表面を露出させる（図５６参照）。その後、図５７に示すように、ハードマスク層４５ｂに接続するワード線３０を形成する。その後、磁場中アニールを磁性層の長軸方向に磁場を印加した。
図２０、図２１に示した書き込み／読み出し方法を用い、電流を印加し、何ｍＡでスピンが反転するか調べたところ、０．４３ｍＡで反転し、大容量ＭＲＡＭとして適した低電流でスピン注入書き込みができることが分かった。また、書き込み−読み出しサイクルを１０９回行い信頼性の検査を行ったが、変化は無く信頼性が確保できるメモリ構造であることが分かった。
（第３実施例）
本発明の第３実施例として、図２３に示したアーキテクチャを有するメモリセルを作製した。この実施例のプロセス工程は、第２実施例にデジット線７０を設けただけで、上記第２実施例のプロセス工程と同様である。また、膜構造，ＳｉＯｘ設計膜厚などの条件も同様にした。第２実施例よりもどの程度スピン注入電流が減少できるか調べた。その際、書き込み方法は、図３２、図３３で説明した方法を用いた。
本発明の第３実施例として、図２３に示したアーキテクチャを有するメモリセルを作製した。この実施例のプロセス工程は、第２実施例にデジット線７０を設けただけで、上記第２実施例のプロセス工程と同様である。また、膜構造，ＳｉＯｘ設計膜厚などの条件も同様にした。第２実施例よりもどの程度スピン注入電流が減少できるか調べた。その際、書き込み方法は、図３２、図３３で説明した方法を用いた。
電流を印加し、何ｍＡでスピンが反転するか調べた。ワード線３０に０．２ｍＡのパルス電流を印加したところ、第３実施例は０．３１ｍＡで反転し、大容量ＭＲＡＭとして適した低電流でスピン注入書き込みができることが分かった。また、書き込み−読み出しサイクルを１０９回行い信頼性の検査を行ったが変化は無く信頼性が確保できるメモリ構造であることが分かった。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気抵抗効果素子を構成する強磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
同様に、本発明の磁気メモリを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
その他、本発明の実施の形態として上述した磁気メモリを基にして、当業者が適宜設計変更して実施し得るすべての磁気メモリも同様に本発明の範囲に属する。
１ メモリセル
１Ａ〜１Ｇ メモリセル
２ 磁気抵抗効果素子
２Ａ〜２Ｇ 磁気抵抗効果素子
４ 反強磁性層
５ 磁化固着層
６ 磁化固着層
８ トンネルバリア層
１０ 磁気記録層
１６ 下地層
１８ 引き出し電極（引き出し配線）
２０ ビット線
３０ ワード線
３２ 接続部
５０ 接続部
５２ 接続プラグ
５４ 接続プラグ
５６ 接続プラグ
６０ 選択トランジスタ
６２ ゲート
６４ ドレイン
６６ ソース
１Ａ〜１Ｇ メモリセル
２ 磁気抵抗効果素子
２Ａ〜２Ｇ 磁気抵抗効果素子
４ 反強磁性層
５ 磁化固着層
６ 磁化固着層
８ トンネルバリア層
１０ 磁気記録層
１６ 下地層
１８ 引き出し電極（引き出し配線）
２０ ビット線
３０ ワード線
３２ 接続部
５０ 接続部
５２ 接続プラグ
５４ 接続プラグ
５６ 接続プラグ
６０ 選択トランジスタ
６２ ゲート
６４ ドレイン
６６ ソース
Claims (11)
- スピンの向きが固着された第１磁化固着層と、
書き込み電流によりスピンの向きが可変の磁気記録層と、
前記第１磁化固着層と前記磁気記録層との間に設けられた第１非磁性層と、
読み出し電流用の第１配線に電気的に接続され、スピンの向きが固着された第２磁化固着層と、
前記磁気記録層の前記第１非磁性層と反対側の面の第１領域と、前記第２磁化固着層の前記第１配線に電気的に接続された面と反対側の面との間に設けられた第２非磁性層と、
を備えたメモリセルを含み、前記磁気記録層の前記第１非磁性層とは反対側の面の第２領域に、前記書き込み電流用の第２配線が電気的に接続され、前記第１磁化固着層の前記第１非磁性層と反対側の面が前記書き込み電流および前記読み出し電流用の第３配線に電気的に接続されたことを特徴とする磁気メモリ。 - 前記メモリセルは、前記第２配線に電気的に接続された第３磁化固着層と、前記第３磁化固着層の前記第２配線に電気的に接続された面と反対側の面と前記磁気記録層の前記第２領域との間に設けられた第３非磁性層と、を更に備えたことを特徴とする請求項１記載の磁気メモリ。
- 前記第２非磁性層はトンネルバリア層であることを特徴とする請求項１または２記載の磁気メモリ。
- スピンの向きが固着された第１磁化固着層と、
書き込み電流によりスピンの向きが可変の磁気記録層と、
前記第１磁化固着層と前記磁気記録層との間に設けられた第１非磁性層と、
読み出し電流および前記書き込み電流用の第１配線に電気的に接続され、スピンの向きが固着された第２磁化固着層と、
前記第２磁化固着層の前記第１配線に電気的に接続された面と反対側の面と、前記磁気記録層の前記第１非磁性層と反対側の面の第１領域との間に設けられた第２非磁性層と、
を備えたメモリセルを含み、前記磁気記録層の前記第１非磁性層とは反対側の面の第２領域に、前記書き込み電流用の第２配線が電気的に接続され、前記第１磁化固着層の前記第１非磁性層と反対側の面が前記読み出し電流用の第３配線に電気的に接続されたことを特徴とする磁気メモリ。 - 前記第１非磁性層はトンネルバリア層であることを特徴とする請求項４記載の磁気メモリ。
- 書き込み電流用の第１配線に電気的に接続され、スピンの向きが固着された第１磁化固着層と、
前記書き込み電流によりスピンの向きが可変の磁気記録層と、
前記第１磁化固着層の前記第１配線に電気的に接続された面と反対側の面と、前記磁気記録層との間に設けられた第１非磁性層と、
第１読み出し電流用の第２配線に電気的に接続され、スピンの向きが固着された第２磁化固着層と、
第２読み出し電流用の第３配線に電気的に接続され、スピンの向きが固着された第３磁化固着層と、
前記磁気記録層の前記第１非磁性層と反対側の面の第１領域と、前記第２磁化固着層の前記第２配線に電気的に接続された面と反対側の面との間に設けられた第２非磁性層と、 前記磁気記録層の前記第１非磁性層と反対側の面の第２領域と、前記第３磁化固着層の前記第３配線に電気的に接続された面と反対側の面との間に設けられた第３非磁性層と、 を備えたメモリセルを含み、
前記磁気記録層の前記第１非磁性層と反対側の面の第３領域に前記書き込み電流および前記読み出し電流用の第４配線が電気的に接続されたことを特徴とする磁気メモリ。 - 前記第２および第３非磁性層はトンネルバリア層であることを特徴とする請求項６記載の磁気メモリ。
- 読み出し電流および書き込み電流用の第１配線と、
前記第１配線の一方の側に電気的に接続され、スピンの向きが可変の磁気記録層と、
前記読み出し電流用の第２配線に電気的に接続され、スピンの向きが固着された第１磁化固着層と、
前記磁気記録層と前記第１磁化固着層との間に設けられた第１非磁性層と、
前記第１配線の他方の側に電気的に接続され、前記磁気記録層と反強磁性結合または静磁結合する少なくとも１層の第１磁性層と、
前記書き込み電流用の第３配線に電気的に接続され、磁化の向きが固着された第２磁化固着層と、
前記第１磁性層と前記第２磁化固着層との間に設けられた第２非磁性層と、
を備えたメモリセルを含むことを特徴とする磁気メモリ。 - 前記第１配線は、中に第２磁性層を含む非磁性導電層からなることを特徴とする請求項８記載の磁気メモリ。
- 前記第１非磁性層はトンネルバリア層であることを特徴とする請求項８または９記載の磁気メモリ。
- 前記磁気記録層の近傍に電流磁界を印加するためのデジット線を更に備えたことを特徴とする請求項１乃至１０記載の磁気メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003350988A JP4080982B2 (ja) | 2003-10-09 | 2003-10-09 | 磁気メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003350988A JP4080982B2 (ja) | 2003-10-09 | 2003-10-09 | 磁気メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005116888A JP2005116888A (ja) | 2005-04-28 |
| JP4080982B2 true JP4080982B2 (ja) | 2008-04-23 |
Family
ID=34542391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003350988A Expired - Fee Related JP4080982B2 (ja) | 2003-10-09 | 2003-10-09 | 磁気メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4080982B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6946697B2 (en) * | 2003-12-18 | 2005-09-20 | Freescale Semiconductor, Inc. | Synthetic antiferromagnet structures for use in MTJs in MRAM technology |
| US6992359B2 (en) * | 2004-02-26 | 2006-01-31 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
| JP2007027575A (ja) * | 2005-07-20 | 2007-02-01 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
| FR2889348B1 (fr) * | 2005-07-27 | 2008-09-12 | Commissariat Energie Atomique | Dispositif magnetoresistif |
| JP5591888B2 (ja) * | 2005-07-28 | 2014-09-17 | 株式会社日立製作所 | 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ |
| JP2007053143A (ja) * | 2005-08-15 | 2007-03-01 | Sony Corp | 記憶素子、メモリ |
| JP2007095765A (ja) * | 2005-09-27 | 2007-04-12 | Fuji Electric Holdings Co Ltd | 多値記録スピン注入磁化反転素子およびこれを用いた装置 |
| JP5193419B2 (ja) * | 2005-10-28 | 2013-05-08 | 株式会社東芝 | スピン注入磁気ランダムアクセスメモリとその書き込み方法 |
| JP2007123640A (ja) * | 2005-10-28 | 2007-05-17 | Sharp Corp | 磁気メモリ、情報記録／再生方法、情報再生方法、情報記録方法 |
| JP4997789B2 (ja) * | 2006-02-23 | 2012-08-08 | Ｔｄｋ株式会社 | 磁気メモリ |
| JP5002996B2 (ja) * | 2006-03-30 | 2012-08-15 | 富士通株式会社 | 半導体記憶装置及びその製造方法並びにそのデータ書込み方法及びデータ読出し方法 |
| JP4797795B2 (ja) * | 2006-05-24 | 2011-10-19 | Ｔｄｋ株式会社 | 磁気メモリ |
| JP5034318B2 (ja) * | 2006-05-24 | 2012-09-26 | Ｔｄｋ株式会社 | 磁気メモリ |
| JP4518049B2 (ja) * | 2006-07-03 | 2010-08-04 | ソニー株式会社 | 記憶装置 |
| JP2008078378A (ja) | 2006-09-21 | 2008-04-03 | Alps Electric Co Ltd | トンネル型磁気検出素子及びその製造方法 |
| JP5147212B2 (ja) * | 2006-10-04 | 2013-02-20 | 株式会社日立製作所 | 磁気メモリセル及び磁気ランダムアクセスメモリ |
| JP2008171862A (ja) * | 2007-01-09 | 2008-07-24 | Nec Corp | 磁気抵抗効果素子及びｍｒａｍ |
| JP2009049101A (ja) * | 2007-08-16 | 2009-03-05 | Sony Corp | 磁気メモリ素子及び磁気メモリ装置 |
| US8154913B2 (en) | 2007-10-25 | 2012-04-10 | Nec Corporation | Magnetoresistance effect element and magnetic random access memory |
| US7577021B2 (en) * | 2007-11-21 | 2009-08-18 | Magic Technologies, Inc. | Spin transfer MRAM device with separated CPP assisted writing |
| US8004881B2 (en) * | 2007-12-19 | 2011-08-23 | Qualcomm Incorporated | Magnetic tunnel junction device with separate read and write paths |
| JP5299642B2 (ja) * | 2008-02-19 | 2013-09-25 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| JP5299643B2 (ja) | 2008-02-19 | 2013-09-25 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| WO2009110530A1 (ja) * | 2008-03-07 | 2009-09-11 | 日本電気株式会社 | 半導体装置 |
| JP5175750B2 (ja) | 2009-01-19 | 2013-04-03 | 株式会社日立製作所 | 磁性記憶素子を用いた半導体集積回路装置の製造方法 |
| JP5472832B2 (ja) * | 2009-09-28 | 2014-04-16 | 日本電気株式会社 | 磁気メモリ |
| JP5814680B2 (ja) | 2011-07-29 | 2015-11-17 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
| JP5809903B2 (ja) * | 2011-09-21 | 2015-11-11 | 株式会社東芝 | 不揮発性記憶装置 |
| US8570792B2 (en) | 2012-01-24 | 2013-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetoresistive random access memory |
| US8884386B2 (en) | 2012-02-02 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
-
2003
- 2003-10-09 JP JP2003350988A patent/JP4080982B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005116888A (ja) | 2005-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4080982B2 (ja) | 磁気メモリ | |
| JP3824600B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4504273B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP3863484B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP3873015B2 (ja) | 磁気メモリ | |
| JP4253225B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4693450B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| JP4157707B2 (ja) | 磁気メモリ | |
| EP1320104B1 (en) | Magnetic memory device and manufacturing method thereof | |
| JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
| JP4952725B2 (ja) | 不揮発性磁気メモリ装置 | |
| JP2007027575A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| EP1349172A1 (en) | Magnetic logic element, magnetic memory element and arrays thereof | |
| JP2009094104A (ja) | 磁気抵抗素子 | |
| JP2007299931A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2006190838A (ja) | 記憶素子及びメモリ | |
| JP4005832B2 (ja) | 磁気メモリ及び磁気メモリ装置 | |
| JP4187021B2 (ja) | 記憶素子及びメモリ | |
| JP2007281247A (ja) | スピンメモリ | |
| JP2003163330A (ja) | 磁気メモリ | |
| JP4575101B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP5087067B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2006108316A (ja) | 記憶素子及びメモリ | |
| JP2006148039A (ja) | 磁気抵抗効果素子および磁気メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |