JP5299642B2 - 磁気ランダムアクセスメモリ - Google Patents
磁気ランダムアクセスメモリ Download PDFInfo
- Publication number
- JP5299642B2 JP5299642B2 JP2009554238A JP2009554238A JP5299642B2 JP 5299642 B2 JP5299642 B2 JP 5299642B2 JP 2009554238 A JP2009554238 A JP 2009554238A JP 2009554238 A JP2009554238 A JP 2009554238A JP 5299642 B2 JP5299642 B2 JP 5299642B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- free layer
- magnetization free
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/933—Spintronics or quantum computing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/933—Spintronics or quantum computing
- Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR
Description
1−1.構成
図1Aは、本発明の実施の形態に係る第1磁気抵抗素子1の構造を示す斜視図である。図1B及び図1Cのそれぞれは、図1Aで示された構造のx−y平面図及びx−z側面図である。尚、第1磁気抵抗素子1は複数の層からなる積層構造を有しており、その積層方向がz軸方向として規定される。積層構造の各層に平行な平面がx−y平面である。
次に、本実施の形態に係る第1磁気抵抗素子1の原理を詳細に説明する。図2A及び図2Bには、第1磁化自由層30の磁化によって周辺に発生する漏れ磁界(漏れ磁束)が模式的に示されている。図2Aはx−z面内における状態を示し、図2Bはx−y面内における状態を示している。
図3A及び図3Bは、第1磁気抵抗素子1へのデータ書き込み方法を説明するための概念図である。データ書き込みは、「スピン注入磁化反転方式」により実現される。具体的には、第1磁化固定層10、第1スペーサー層20及び第1磁化自由層30が利用され、第1磁化固定層10と第1磁化自由層30との間に書き込み電流Iwriteが流される。
垂直磁化膜である第1磁化固定層10及び第1磁化自由層30は、Fe、Co、Niのうちから選択される少なくとも一つの材料を含む強磁性体で形成される。また、PtやPdを添加することにより、垂直磁気異方性を安定化することができる。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smなどを添加することにより、磁気特性を調整することができる。具体的な材料としては、Co、Co−Pt、Co−Pd、Co−Cr、Co−Pt−Cr、Co−Cr−Ta、Co−Cr−B、Co−Cr−Pt−B、Co−Cr−Ta−B、Co−V、Co−Mo、Co−W、Co−Ti、Co−Ru、Co−Rh、Fe−Pt、Fe−Pd、Fe−Co−Pt、Fe−Co−Pd、Sm−Co、Gd−Fe−Co、Tb−Fe−Co、Gd−Tb−Fe−Coなどが例示される。そのほか、Fe、Co、Niのうちから選択されるいずれか一つの材料を含む層を、異なる層と積層させることにより垂直磁気異方性を発現させることもできる。具体的には、Co/Pd、Co/Pt、Co/Ni、Fe/Auなどの積層膜が例示される。
本実施の形態によれば、スピン注入磁化反転方式のMRAMにおいて、書き込み特性及び記録データ保持特性と読み出し特性とを独立に向上させることができる。これは、本実施の形態に係る第1磁気抵抗素子1において、書き込み及び記録データの保持を担う部分と、読み出しを担う部分が異なることに起因する。特許文献1で述べられているように、諸定数が適切に設定された垂直磁化膜を用いることにより、5MA/cm2以下の書き込み閾値電流密度でスピン注入磁化反転を行うことができる。一方、非特許文献1で述べられているように、ある積層構成からなるMTJを用いることにより、500%に近いMR比を得ることができる。本実施の形態によれば、データ書き込み/保持を司る第1磁化固定層10及び第1磁化自由層30を垂直磁化膜で形成することにより、書き込み閾値電流密度を低減することが可能となる。且つ、データ読み出しを司る第2磁化自由層40及び第2磁化固定層60を面内磁化膜で形成することにより、MR比を高めて読み出し信号を増大させることが可能となる。
第1の変形例は、第1磁化自由層30と第2磁化自由層40のx−y平面内の位置関係に関する。第1磁化自由層30と第2磁化自由層40の位置関係は既出の例に限られない。x−y平面において、第2磁化自由層40の重心G40は、第1磁化自由層30の重心G30に対して“第1の方向”に位置していればよい。
第2の変形例は、第1磁気抵抗素子1を構成する各層のz軸方向(積層方向)の位置関係に関する。上述の通り、第1磁化固定層10、第1スペーサー層20及び第1磁化自由層30は、「書き込み層群」を構成しており、第2磁化自由層40、第2スペーサー層50及び第2磁化固定層60は、「読み出し層群」を構成している。また、第1導電層70及び第2導電層80は、書き込み層群及び読み出し層群に電流を導入する「プラグ群」を構成している。これら書き込み層群、読み出し層群、及びプラグ群の位置関係は、既出の例で示されたものに限られない。書き込み層群の第1磁化自由層30と読み出し層群の第2磁化自由層40が、異なる層に形成され、互いに磁気的に結合していればよい。
第3の変形例において、第1磁気抵抗素子1は、複数の書き込み層群を備える。そして、複数の書き込み層群の各々が、上述の第1磁化固定層10、第1スペーサー層20、及び第1磁化自由層30を有する。
第4の変形例では、第2導電層80が省略される。図12Aは、第1磁気抵抗素子1の一例を示す斜視図である。図12B及び図12Cのそれぞれは、図12Aで示された構造のx−y平面図及びx−z側面図である。図12A〜図12Cに示されるように、第2導電層80は省略され、第1磁気抵抗素子1は2端子の素子となる。この場合でも、第1磁化自由層30と第2磁化自由層40は磁気的に結合しており、また、第2磁化自由層40の重心G40は、第1磁化自由層30の重心G30からずれている。従って、第1磁化自由層30の磁化方向に応じて、第2磁化自由層40の磁化方向は一意に定まる。
図14は、典型的なMRAMの構成を概略的に示している。MRAMのメモリセルアレイは、マトリックス状に配置された複数のセルを有している。より詳細には、セルには、データ記録用のメモリセルMCと、データ読み出し時にリファレンスレベルを生成するために参照されるリファレンスセルRC0、RC1が含まれる。メモリセルMC、リファレンスセルRC0及びRC1は、同一の構造の磁気抵抗素子を有している。
そこで、本実施の形態によれば、リファレンスセル用に、第1磁気抵抗素子1とは異なる「第2磁気抵抗素子100」が提案される。以下に詳述されるように、第2磁気抵抗素子100の抵抗値は、上記R0とR1の間の中間値(以下、「R0.5」と参照される;図18参照)に固定されている。つまり、第2磁気抵抗素子100は、その抵抗値が単独でR0.5となるようにあらかじめ形成される。そのような第2磁気抵抗素子100をリファレンスセルに適用することによって、リファレンスレベルのばらつきが防止される。
図19Aは、本実施の形態に係る第2磁気抵抗素子100の一例を示す斜視図である。図19Bは、図19Aで示された第2磁気抵抗素子100の磁化状態を示す平面図である。本例に係る第2磁気抵抗素子100は、既出の図15で示された第1磁気抵抗素子1から書き込み層群(10〜30)が省略されたものと同様の構造を有している。
図20Aは、第2磁気抵抗素子100の他の例を示す斜視図である。図20Bは、図20Aで示された構造のx−y平面図である。本例に係る第2磁気抵抗素子100は、図19A及び図19Bで示された構造に加えて、第1磁気抵抗素子1の書き込み層群(10〜30)に相当する構造を備えている。但し、第1磁気抵抗素子1では重心が故意にずらされていたが、本例の第2磁気抵抗素子100では重心が一致している。図19A及び図19Bで示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。
図21Aは、第2磁気抵抗素子100の更に他の例を示す斜視図である。図21Bは、図21Aで示された構造のx−y平面図である。本例に係る第2磁気抵抗素子100は、図20A及び図20Bで示された構成要素と同様のものを有する。但し、重心の位置関係が異なっている。図20A及び図20Bで示された構成と同じ構成には同一の符号が付され、重複する説明は適宜省略される。
図23は、本発明の実施の形態に係るMRAMの構成を概略的に示している。MRAMのメモリセルアレイは、マトリックス状に配置された複数のセルを有している。より詳細には、セルには、データ記録用のメモリセルMCと、データ読み出し時にリファレンスレベルを生成するために参照されるリファレンスセルRCが含まれる。本発明によれば、メモリセルMCには第1磁気抵抗素子1が適用される。一方、リファレンスセルRCには、第2磁気抵抗素子100が適用される。
Claims (14)
- 第1磁気抵抗素子を含むメモリセルと、
第2磁気抵抗素子を含み、前記メモリセルからのデータ読み出し時にリファレンスレベルを生成するために参照されるリファレンスセルと
を具備し、
前記第1磁気抵抗素子は、
磁化方向が固定された第1磁化固定層と、
磁化方向が可変な第1磁化自由層と、
前記第1磁化固定層と前記第1磁化自由層とに挟まれた第1非磁性層と、
磁化方向が固定された第2磁化固定層と、
磁化方向が可変な第2磁化自由層と、
前記第2磁化固定層と前記第2磁化自由層とに挟まれた第2非磁性層と
を備え、
前記第1磁化固定層と前記第1磁化自由層は、垂直磁気異方性を有し、
前記第2磁化固定層と前記第2磁化自由層は、面内磁気異方性を有し、
前記第1磁化自由層と前記第2磁化自由層は、互いに磁気的に結合しており、
各層に平行な第1平面において、前記第2磁化自由層の重心は、前記第1磁化自由層の重心から第1方向にずれており、
前記第2磁気抵抗素子は、
磁化容易軸が第2方向に平行な第3磁化自由層と、
磁化方向が前記第2方向と直交する第3方向に固定された第3磁化固定層と、
前記第3磁化固定層と前記第3磁化自由層とに挟まれた第3非磁性層と
を備え、
前記第3磁化固定層と前記第3磁化自由層は、面内磁気異方性を有する
磁気ランダムアクセスメモリ。 - 請求の範囲1に記載の磁気ランダムアクセスメモリであって、
前記第2磁化自由層の磁化容易軸は前記第1方向と直交しており、
前記第2磁化固定層の磁化方向は前記第1方向と平行あるいは反平行である
磁気ランダムアクセスメモリ。 - 請求の範囲1又は2に記載の磁気ランダムアクセスメモリであって、
前記第3磁化自由層の平面形状の長軸方向は前記第2方向である
磁気ランダムアクセスメモリ。 - 請求の範囲1乃至3のいずれか一項に記載の磁気ランダムアクセスメモリであって、
前記第2磁化固定層と前記第3磁化固定層は同じ層に形成され、
前記第2磁化自由層と前記第3磁化自由層は同じ層に形成され、
前記第2非磁性層と前記第3非磁性層は同じ層に形成された
磁気ランダムアクセスメモリ。 - 請求の範囲1乃至4のいずれか一項に記載の磁気ランダムアクセスメモリであって、
前記第2磁気抵抗素子は、
磁化方向が固定された第4磁化固定層と、
磁化方向が可変な第4磁化自由層と、
前記第4磁化固定層と前記第4磁化自由層とに挟まれた第4非磁性層と
を更に備え、
前記第4磁化固定層と前記第4磁化自由層は、垂直磁気異方性を有し、
前記第3磁化自由層と前記第4磁化自由層は、互いに磁気的に結合しており、
前記第3磁化自由層の磁化方向は前記第2方向と平行である
磁気ランダムアクセスメモリ。 - 請求の範囲5に記載の磁気ランダムアクセスメモリであって、
前記第1平面において、前記第3磁化自由層の重心は、前記第4磁化自由層の重心と一致している
磁気ランダムアクセスメモリ。 - 請求の範囲5に記載の磁気ランダムアクセスメモリであって、
前記第1平面において、前記第3磁化自由層の重心は、前記第4磁化自由層の重心から前記第2方向にずれている
磁気ランダムアクセスメモリ。 - 請求の範囲5乃至7のいずれか一項に記載の磁気ランダムアクセスメモリであって、
前記第2磁化固定層と前記第3磁化固定層は同じ層に形成され、
前記第2磁化自由層と前記第3磁化自由層は同じ層に形成され、
前記第2非磁性層と前記第3非磁性層は同じ層に形成され、
前記第1磁化固定層と前記第4磁化固定層は同じ層に形成され、
前記第1磁化自由層と前記第4磁化自由層は同じ層に形成され、
前記第1非磁性層と前記第4非磁性層は同じ層に形成された
磁気ランダムアクセスメモリ。 - 請求の範囲1乃至8のいずれか一項に記載の磁気ランダムアクセスメモリであって、
前記メモリセルへのデータ書き込み時、前記第1磁化自由層と前記第1磁化固定層との間に書き込み電流が流れ、
前記メモリセルからのデータ読み出し時、前記第2磁化自由層と前記第2磁化固定層との間に読み出し電流が流れる
磁気ランダムアクセスメモリ。 - 請求の範囲9に記載の磁気ランダムアクセスメモリであって、
前記書き込み電流は更に、前記第2磁化自由層と前記第2磁化固定層との間にも流れる
磁気ランダムアクセスメモリ。 - 請求の範囲1乃至9のいずれか一項に記載の磁気ランダムアクセスメモリであって、
前記第1磁気抵抗素子は、複数の書き込み層群を備え、
前記複数の書き込み層群の各々が、前記第1磁化固定層、前記第1磁化自由層、及び前記第1非磁性層を有する
磁気ランダムアクセスメモリ。 - 請求の範囲11に記載の磁気ランダムアクセスメモリであって、
前記複数の書き込み層群は、第1書き込み層群と第2書き込み層群を含み、
前記第1平面において、前記第2磁化自由層の重心は、前記第1書き込み層群の前記第1磁化自由層の重心と前記第2書き込み層群の前記第1磁化自由層の重心との間に位置する
磁気ランダムアクセスメモリ。 - 請求の範囲12に記載の磁気ランダムアクセスメモリであって、
前記第1書き込み層群の前記第1磁化自由層の磁化方向は、前記第2書き込み層群の前記第1磁化自由層の磁化方向と反平行であり、
前記第1書き込み層群の前記第1磁化固定層の磁化方向は、前記第2書き込み層群の前記第1磁化固定層の磁化方向と平行である
磁気ランダムアクセスメモリ。 - 請求の範囲13に記載の磁気ランダムアクセスメモリであって、
データ書き込み時、前記第1書き込み層群と前記第2書き込み層群の各々において、前記第1磁化自由層と前記第1磁化固定層との間に書き込み電流が流され、
前記第1書き込み層群を流れる前記書き込み電流の方向は、前記第2書き込み層群を流れる前記書き込み電流の方向の逆である
磁気ランダムアクセスメモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009554238A JP5299642B2 (ja) | 2008-02-19 | 2009-01-09 | 磁気ランダムアクセスメモリ |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008038067 | 2008-02-19 | ||
JP2008038067 | 2008-02-19 | ||
PCT/JP2009/050185 WO2009104427A1 (ja) | 2008-02-19 | 2009-01-09 | 磁気ランダムアクセスメモリ |
JP2009554238A JP5299642B2 (ja) | 2008-02-19 | 2009-01-09 | 磁気ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009104427A1 JPWO2009104427A1 (ja) | 2011-06-23 |
JP5299642B2 true JP5299642B2 (ja) | 2013-09-25 |
Family
ID=40985314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009554238A Active JP5299642B2 (ja) | 2008-02-19 | 2009-01-09 | 磁気ランダムアクセスメモリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8159872B2 (ja) |
JP (1) | JP5299642B2 (ja) |
WO (1) | WO2009104427A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5488465B2 (ja) * | 2008-07-10 | 2014-05-14 | 日本電気株式会社 | 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法 |
JP5483025B2 (ja) * | 2009-01-30 | 2014-05-07 | 日本電気株式会社 | 磁気メモリ素子、磁気メモリ |
JP5445029B2 (ja) * | 2009-10-26 | 2014-03-19 | 日本電気株式会社 | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ |
JP5492144B2 (ja) * | 2011-05-27 | 2014-05-14 | 株式会社日立製作所 | 垂直磁化磁気抵抗効果素子及び磁気メモリ |
JP5814680B2 (ja) * | 2011-07-29 | 2015-11-17 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
JP5987302B2 (ja) * | 2011-11-30 | 2016-09-07 | ソニー株式会社 | 記憶素子、記憶装置 |
JP5982795B2 (ja) * | 2011-11-30 | 2016-08-31 | ソニー株式会社 | 記憶素子、記憶装置 |
JP6089081B1 (ja) | 2015-09-16 | 2017-03-01 | 株式会社東芝 | 磁気メモリ |
KR102638584B1 (ko) | 2016-09-06 | 2024-02-22 | 삼성전자주식회사 | 반도체 메모리 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116888A (ja) * | 2003-10-09 | 2005-04-28 | Toshiba Corp | 磁気メモリ |
JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
JP2007073930A (ja) * | 2005-08-11 | 2007-03-22 | Furukawa Electric Co Ltd:The | ウエハ加工用テープ |
JP2007103663A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 磁気素子、記録再生素子、論理演算素子および論理演算器 |
JP2008147488A (ja) * | 2006-12-12 | 2008-06-26 | Nec Corp | 磁気抵抗効果素子及びmram |
JP2009054715A (ja) * | 2007-08-24 | 2009-03-12 | Nec Corp | 磁壁ランダムアクセスメモリ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4143020B2 (ja) | 2003-11-13 | 2008-09-03 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
JP4413603B2 (ja) | 2003-12-24 | 2010-02-10 | 株式会社東芝 | 磁気記憶装置及び磁気情報の書込み方法 |
JP4932275B2 (ja) | 2005-02-23 | 2012-05-16 | 株式会社日立製作所 | 磁気抵抗効果素子 |
JP4444241B2 (ja) | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
JP5077732B2 (ja) * | 2006-03-23 | 2012-11-21 | 日本電気株式会社 | 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法 |
JP5201539B2 (ja) * | 2007-03-29 | 2013-06-05 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
US8009467B2 (en) * | 2007-05-29 | 2011-08-30 | Nec Corporation | Magnetic random access memory |
-
2009
- 2009-01-09 JP JP2009554238A patent/JP5299642B2/ja active Active
- 2009-01-09 WO PCT/JP2009/050185 patent/WO2009104427A1/ja active Application Filing
- 2009-01-09 US US12/865,197 patent/US8159872B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116888A (ja) * | 2003-10-09 | 2005-04-28 | Toshiba Corp | 磁気メモリ |
JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
JP2007073930A (ja) * | 2005-08-11 | 2007-03-22 | Furukawa Electric Co Ltd:The | ウエハ加工用テープ |
JP2007103663A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 磁気素子、記録再生素子、論理演算素子および論理演算器 |
JP2008147488A (ja) * | 2006-12-12 | 2008-06-26 | Nec Corp | 磁気抵抗効果素子及びmram |
JP2009054715A (ja) * | 2007-08-24 | 2009-03-12 | Nec Corp | 磁壁ランダムアクセスメモリ |
Also Published As
Publication number | Publication date |
---|---|
US20100309713A1 (en) | 2010-12-09 |
US8159872B2 (en) | 2012-04-17 |
WO2009104427A1 (ja) | 2009-08-27 |
JPWO2009104427A1 (ja) | 2011-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5360599B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ | |
JP5299642B2 (ja) | 磁気ランダムアクセスメモリ | |
TWI602331B (zh) | 使用外部鐵磁偏壓膜之壓控磁各向異性切換裝置 | |
KR102264836B1 (ko) | 패키지 구조체를 포함하며 스핀 전달 토크 메모리들에서 사용될 수 있는 자기 접합들을 제공하는 방법 및 시스템 | |
JP6290487B1 (ja) | 磁気メモリ | |
JP5961785B2 (ja) | スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム | |
US7965543B2 (en) | Method for reducing current density in a magnetoelectronic device | |
KR20180089847A (ko) | 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자 | |
JP5814680B2 (ja) | 磁気抵抗素子及び磁気メモリ | |
US20110006385A1 (en) | Magnetic stack having reference layers with orthogonal magnetization orientation directions | |
US8787076B2 (en) | Magnetic memory and method of manufacturing the same | |
KR20120080532A (ko) | 기억 소자 및 기억 장치 | |
CN103137855B (zh) | 存储元件和存储设备 | |
JP2005522044A (ja) | 高密度mram用途用の合成フェリ磁性体センス層 | |
US20060011958A1 (en) | Magnetic random access memory with bit line and/or digit line magnetic layers | |
KR20100085413A (ko) | 자기 메모리 소자 | |
JP5299643B2 (ja) | 磁気ランダムアクセスメモリ | |
US20140252438A1 (en) | Three-Dimensional Magnetic Random Access Memory With High Speed Writing | |
JP5435298B2 (ja) | 半導体装置 | |
JP5397384B2 (ja) | 磁性記憶素子の初期化方法 | |
JP5723311B2 (ja) | 磁気トンネル接合素子および磁気メモリ | |
KR20120023560A (ko) | 기억 소자 및 기억 장치 | |
CN110366756A (zh) | 磁存储器、半导体装置、电子设备和读取磁存储器的方法 | |
JP2011114108A (ja) | スピン注入型磁気ランダムアクセスメモリ | |
KR102433984B1 (ko) | 자체-초기화 기준층을 포함하는 자기 접합부를 제공하기 위한 방법 및 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5299642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |