JP5435298B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、特に、磁気抵抗効果素子をメモリセルに用いる半導体装置に関する。

磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、開発が盛んに行われている。ＭＲＡＭではメモリセルに磁気抵抗効果素子が集積化され、磁気抵抗効果素子の強磁性層の磁化の向きとしてデータが記憶される。この強磁性層の磁化をスイッチングさせる方法に対応していくつかの種類のＭＲＡＭが提案されている。

最も一般的なＭＲＡＭとしては、電流誘起磁界書き込み型のＭＲＡＭがある。このＭＲＡＭでは、磁気抵抗効果素子の周辺に書き込み電流を流すための配線を配置し、書き込み電流を流すことで発生する電流磁界によって磁気抵抗効果素子の強磁性層の磁化の方向をスイッチングさせる。このＭＲＡＭでは、原理的には１ナノ秒以下での書き込みが可能であり、高速ＭＲＡＭとして好適である。例えば、２５０ＭＨｚでの動作実証に成功した報告がある（Ｎ．Ｓａｋｉｍｕｒａ ｅｔ ａｌ．，“Ａ ２５０−ＭＨｚ １−Ｍｂｉｔ Ｅｍｂｅｄｄｅｄ ＭＲＡＭ Ｍａｃｒｏ Ｕｓｉｎｇ ２Ｔ１ＭＴＪ Ｃｅｌｌ ｗｉｔｈ Ｂｉｔｌｉｎｅ Ｓｅｐａｒａｔｉｏｎ ａｎｄ Ｈａｌｆ−Ｐｉｔｃｈ Ｓｈｉｆｔ Ａｒｃｈｉｔｅｃｔｕｒｅ”，Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ，２００７．ＡＳＳＣＣ’０７．ＩＥＥＥ Ａｓｉａｎ．ｐ．２１６．）。更に、５００ＭＨｚでの動作に適した回路構成も提案されている（Ｎ．Ｓａｋｉｍｕｒａ ｅｔ ａｌ．，“ＭＲＡＭ Ｃｅｌｌ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｏｖｅｒ ５００−ＭＨｚ ＳｏＣ”，ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４２，２００７，ｐ．８３０．）。

しかし、熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数１０［Ｏｅ］程度となる。このような磁界を発生させるためには数ｍＡ程度の大きな書き込み電流が必要となる。報告されている書き込み電流の中で最も低いものでも１ｍＡ程度である（Ｈ．Ｈｏｎｊｏ ｅｔ ａｌ．，“Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｗｒｉｔｅ−ｌｉｎｅ−ｉｎｓｅｒｔｅｄ ＭＴＪ ｆｏｒ ｌｏｗ−ｗｒｉｔｅ−ｃｕｒｒｅｎｔ ＭＲＡＭ ｃｅｌｌ”，５２ｎｄ Ｍａｇｎｅｔｉｓｍ ａｎｄ Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌｓ Ｃｏｎｆｅｒｅｎｃｅ ２００７（ＭＭＭ ２００７）．ｐ．４８１．）。書き込み電流が大きいと、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大する。これに加えて、メモリセルが微細化されると、書き込み電流はさらに増大し、スケーリングしない。

他のＭＲＡＭとしては、スピン偏極電流書き込み型のＭＲＡＭがある。このＭＲＡＭでは、磁気抵抗効果素子の強磁性導体にスピン偏極電流（ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ ｃｕｒｒｅｎｔ）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｍａｇｎｅｔｉｚａｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ」と参照される）。スピン注入磁化反転の発生の有無は、（電流の絶対値ではなく）電流密度に依存する。したがって、スピン注入磁化反転をデータ書き込みに利用する場合、メモリセルのサイズが小さくなれば、書き込み電流も低減される。すなわち、スピン注入磁化反転方式はスケーリング性に優れている。書き込み電流が小さいと、チップ面積が小さくなり、高集積化や大規模化が可能となる。ただし、電流誘起磁界書き込み型のＭＲＡＭに比較して、書き込み時間が長い傾向（例示：１ｎｓｅｃ．以上）にある。

システムＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のようなロジックとメモリを搭載した半導体装置（以下、「メモリ混載型半導体装置」とも参照される）では、高速動作が必要な領域と、大容量・高集積（つまり低書き込み電流）が必要な領域とがあり、それぞれの領域にはメモリが設けられている。例えば、高速動作が必要な領域のメモリとしてはレジスタやキャッシュが設けられ、大容量・高集積が必要な領域のメモリとしては主記憶装置や補助記憶装置が設けられている。各メモリに要求される性能や機能は互いに異なるため、一種類のメモリで対応することは出来ない。したがって、これまで、複数の種類のメモリ（ＦＦ（Ｆｌｉｐ−Ｆｌｏｐ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリなど）のうちから選択した少なくとも一つを高速動作が必要な領域に、他の少なくとも一つを大容量・高集積の領域にそれぞれ用いていた。しかし、その場合、各メモリで使用する材料やプロセスが互いに異なるため、プロセス数が増加してしまう。その結果、製造コストの増加や製造期間の長期化、製造歩留まりの低下等の問題を招くおそれがある。

したがって、本発明の目的は、内部のメモリにおける高速処理と大容量処理とを両立させることが可能なメモリ混載型の半導体装置を提供することにある。

本発明の半導体装置は、第１メモリセルを有する第１磁気ランダムアクセスメモリと、第１メモリセルと比較して高速で動作する第２メモリセルを有し、前記第１磁気ランダムアクセスメモリと同一チップ内に設けられた第２磁気ランダムアクセスメモリとを具備する。第１メモリセルは、磁化方向が固定された第１磁化固定層と、磁化方向が反転可能な第１磁化自由層と、第１磁化固定層と第１磁化自由層とに挟まれた第１非磁性層と、磁化方向が固定された第２磁化固定層と、磁化方向が反転可能な第２磁化自由層と、第２磁化固定層と第２磁化自由層とに挟まれた第２非磁性層とを備える。第１磁化固定層と第１磁化自由層は、強磁性体から構成され、且つ、垂直磁気異方性を有する。第２磁化固定層と第２磁化自由層は、強磁性体から構成され、且つ、面内磁気異方性を有する。第１磁化自由層と第２磁化自由層は、互いに磁気的に結合している。各層に平行な第１平面において、第２磁化自由層の重心は、第１磁化自由層の重心からずれている。第２磁化固定層の磁化方向は、第１磁化自由層と第２磁化自由層との間の重心のずれ方向と略平行あるいは略反平行である。第２メモリセルは、第３磁化自由層と、第３磁化固定層と、第３磁化自由層と第３磁化固定層との間に設けられた第２非磁性層とを備える。第３磁化自由層及び第３磁化固定層は、強磁性体から構成されている。

図１は、本発明の実施例に係る半導体装置の構成を示す模式図である。 図２は、本実施例の各ＭＲＡＭにおける磁気抵抗効果素子の構成を示す斜視図である。 図３Ａは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図３Ｂは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図３Ｃは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図４Ａは、本実施例の磁気抵抗効果素子における磁束の状態を説明するための断面図である。 図４Ｂは、本実施例の磁気抵抗効果素子における磁束の状態を説明するための平面である。 図５Ａは、本実施例の磁気抵抗効果素子が取りうる２つの状態を説明するための断面図である。 図５Ｂは、本実施例の磁気抵抗効果素子が取りうる２つの状態を説明するための断面図である。 図６Ａは、磁気抵抗効果素子９へのデータ書き込み方法を説明するための概念図である。 図６Ｂは、磁気抵抗効果素子９へのデータ書き込み方法を説明するための概念図である。 図７Ａは、本実施例の磁気抵抗効果素子が集積化されたメモリセルの構成例を示す回路図である。 図７Ｂは、本実施例の磁気抵抗効果素子が集積化されたＭＲＡＭの構成例を示す回路図である。 図８は、本実施例の磁気抵抗効果素子が集積化されたメモリセルの他の構成例を示す回路図である。 図９は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成を示す斜視図である。 図１０は、本実施例の磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図１１Ａは、磁気抵抗効果素子へのデータ読み出し方法を説明するための概念図である。 図１１Ｂは、磁気抵抗効果素子へのデータ読み出し方法を説明するための概念図である。 図１２Ａは、磁気抵抗効果素子へのデータ書き込み方法を説明するための概念図である。 図１２Ｂは、磁気抵抗効果素子へのデータ書き込み方法を説明するための概念図である。 図１３は、本実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第２変形例の構成を示す斜視図である。 図１４Ａは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図１４Ｂは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図１４Ｃは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図１５Ａは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図１５Ｂは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図１５Ｃは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図１６Ａは、本実施例の磁気抵抗効果素子が取りうる２つの状態を説明するための断面図である。 図１６Ｂは、本実施例の磁気抵抗効果素子が取りうる２つの状態を説明するための断面図である。 図１７Ａは、磁気抵抗効果素子９へのデータ書き込み方法を説明するための概念図である。 図１７Ｂは、磁気抵抗効果素子９へのデータ読み出し方法を説明するための概念図である。 図１８Ａは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図１８Ｂは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図１８Ｃは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図１８Ｄは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図１９Ａは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図１９Ｂは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図１９Ｃは、本実施例の磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図２０Ａは、磁気抵抗効果素子９へのデータ書き込み方法を説明するための概念図である。 図２０Ｂは、磁気抵抗効果素子９へのデータ読み出し方法を説明するための概念図である。

以下、本発明の半導体装置の実施例について説明する。図１は、本発明の実施例に係る半導体装置の構成を示す模式図である。本実施例の半導体装置１は、メモリ混載型の半導体装置である。その半導体装置１は、一つのチップ上に形成されたメモリ混載型のＬＳＩに例示され、ロジック部２とメモリ部３とを具備する。

ロジック部２は、高速動作が必要な領域であり、論理演算を行う論理回路を有している。ロジック部２は、更に、高速動作が可能なＭＲＡＭ４−１〜４−４を含んでいる。ＭＲＡＭ４−１〜４−４は、電流誘起磁界書き込み型のＭＲＡＭに例示され、レジスタやＬ１キャッシュ（１次キャッシュ）やＬ２キャッシュ（２次キャッシュ）として用いられている。以下、特に区別する必要がない場合、単にＭＲＡＭ４と省略して表記する。

電流誘起磁界書き込み型のＭＲＡＭは、既述のように原理的には１ｎｓｅｃ．以下での書き込みが可能であり、高速動作が可能なＭＲＡＭとして好適である。また、一般的には、書き込み電流が大きいため本ＭＲＡＭの面積は相対的に大きくなるが、レジスタやＬ１キャッシュやＬ２キャッシュのような相対的に容量が小さいメモリとして用いられるため、チップ全体の面積に対する影響は極めて小さい。

メモリ部３は、大容量・高集積（つまり低書き込み電流）が必要な領域であり、データを記憶する記憶回路を有している。その記憶回路として、大容量・高集積のＭＲＡＭ５−１〜５−３を含んでいる。ＭＲＡＭ５−１〜５−３は、スピン偏極電流書き込み型のＭＲＡＭに例示され、主記憶装置や補助記憶装置として用いられている。以下、特に区別する必要がない場合、単にＭＲＡＭ５と省略して表記する。

スピン偏極電流書き込み型のＭＲＡＭは、スピン注入磁化反転型のＭＲＡＭに例示される。
スピン注入磁化反転型のＭＲＡＭでは、磁気抵抗効果素子が、反転可能な磁化を有する第１の強磁性層（しばしば、磁化自由層と呼ばれる）と、磁化が固定された第２の強磁性層（しばしば、磁化固定層と呼ばれる）と、これらの強磁性層の間に設けられたトンネルバリア層を備える積層体で構成される。このようなＭＲＡＭのデータ書き込みでは、磁化自由層と磁化固定層の間で電流を流したときのスピン偏極した伝導電子の磁化自由層中の局在電子との間の相互作用を利用して磁化自由層の磁化が反転される。この場合、磁気抵抗効果素子は、磁化自由層に接続される端子と磁化固定層に接続される端子とを有する２端子の素子となる。そのため、このＭＲＡＭは、小面積化に有効である。

書き込み電流の低減に関し、例えば、スピン注入磁化反転型のＭＲＡＭでは０．２ｍＡでの書き込みを実証した報告がある（Ｔ．Ｋａｗａｈａｒａ ｅｔ ａｌ．，“２Ｍｂ Ｓｐｉｎ−Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ ＲＡＭ （ＳＰＲＡＭ） ｗｉｔｈ Ｂｉｔ−ｂｙ−Ｂｉｔ Ｂｉｄｉｒｅｃｔｉｏｎａｌ Ｃｕｒｒｅｎｔ Ｗｒｉｔｅ ａｎｄ Ｐａｒａｌｌｅｌｉｚｉｎｇ−Ｄｉｒｅｃｔｉｏｎ Ｃｕｒｒｅｎｔ Ｒｅａｄ”，Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ，２００７．ＩＳＳＣＣ ２００７．Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ．ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ．ｐ．４８０．）。ただし、書き込み電流は、原理的にナノ秒領域で急激に増加するとの報告がある（Ｔ．Ａｏｋｉ ｅｔ ａｌ．，“Ｓｐｉｎ ｔｒａｎｓｆｅｒ ｓｗｉｔｃｈｉｎｇ ｉｎ ｎａｎｏ ｓｅｃｏｎｄ ｓｗｉｔｃｈｉｎｇ ｓｐｅｅｄ ｒｅｇｉｏｎ ｆｏｒ ＭｇＯ ｂａｓｅｄ ｆｅｒｒｏｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎｓ”，Ｔｈｅ ３１ｓｔ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ ＭＡＧＮＥＴＩＣＳ ｉｎ Ｊａｐａｎ（２００７），Ｔｈｅ Ｍａｇｎｅｔｉｃｓ Ｓｏｃｉｅｔｙ ｏｆ Ｊａｐａｎ ．ｐ．３４０．）。また、低電流化のためには、垂直磁気異方性を有するタイプが面内磁気異方性を有するタイプと比較して有利との報告がある（Ｍ．Ｎａｋａｙａｍａ ｅｔ ａｌ．，“ＴｂＣｏＦｅ／ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ／ＴｂＣｏＦｅ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｔｕｎｎｅｌｉｎｇ ｊｕｎｃｔｉｏｎｓ ｗｉｔｈ ｐｅｒｐｅｎｄｉｃｕｌａｒ ｍａｇｎｅｔｉｃ ａｎｉｓｏｔｒｏｐｙ”，５２ｎｄ Ｍａｇｎｅｔｉｓｍ ａｎｄ Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌｓ Ｃｏｎｆｅｒｅｎｃｅ ２００７（ＭＭＭ ２００７）．ｐ．８０．）。

スピン注入磁化反転型のＭＲＡＭは、既述のようにスケーリング性に優れており、高集積化や大規模化が可能なＭＲＡＭとして好適である。また、動作速度は相対的に小さいが、主記憶装置や補助記憶装置のようなレジスタ等と比較して高速動作を要求されないメモリとして用いられるため、その影響は極めて小さい。

上記半導体装置１において、ロジック部２及びメモリ部３の記憶素子を全て不揮発性メモリのＭＲＡＭとした場合、電源オフの状態においても、それらＭＲＡＭにおいてデータを保持し続けることが出来、好ましい。その場合、電源オフを基本の状態（インスタントオン）とすることができる。それにより、消費電力を低下させることが出来る。

更に、上記半導体装置１において、ロジック部２及びメモリ部３の記憶素子を不揮発性メモリのＭＲＡＭとした場合、後述されるように記憶素子を同一プロセスで製造することが出来、好ましい。このように、異なる種類のＭＲＡＭを同一プロセスで製造することで、低コスト、且つ短時間で半導体装置１を製造することが可能となる。

なお、本発明の半導体装置は、図１に例示される構成に限定されるものではない。すなわち、ロジック部２及びメモリ部３の形状や配置等、各部でのＭＲＡＭの数や形状や配置等は、本発明の技術的思想の範囲内で自由に変形することが可能である。

次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の構成について説明する。図２は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の構成を示す斜視図である。本発明の実施例に係る磁気抵抗効果素子８と磁気抵抗効果素子９とは同一のチップ上に形成されている。ただし、図中の各構成内の白抜き矢印は、磁化の向きを示している（以下同じ）。

磁気抵抗効果素子８は、高速動作向けのＭＲＡＭ４（動作周波数は２００ＭＨｚ以上であることが望ましい）のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。この磁気抵抗効果素子８は、磁化自由層１４０、磁化固定層１６０、磁化自由層１４０と磁化固定層１６０との間に設けられた非磁性層１５０を備えている。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。

磁化自由層１４０及び磁化固定層１６０は、強磁性体から構成されている。磁化自由層１４０及び磁化固定層１６０は、面内磁気異方性（ｉｎ−ｐｌａｎｅ ｍａｇｎｅｔｉｃ ａｎｉｓｏｔｒｏｐｙ）を有する面内磁化膜（ｉｎ−ｐｌａｎｅ ｍａｇｎｅｔｉｚａｔｉｏｎ ｆｉｌｍ）である。つまり、磁化自由層１４０及び磁化固定層１６０は、膜面内方向（ｘｙ面内方向）の磁気異方性を有している。本実施例では、非磁性層１５０は絶縁体により構成されており、磁化自由層１４０、非磁性層１５０、及び磁化固定層１６０で磁気トンネル接合（ＭＴＪ）が形成されている。非磁性層１５０は、絶縁体により構成されることが望ましいが、半導体や導体から構成されてもよい。磁化自由層１４０、非磁性層１５０及び磁化固定層１６０の具体的な材料については後述される。

磁化固定層１６０は固定された磁化を有する。この固定磁化は、磁化固定層１６０の長手方向（ｙ方向）と垂直方向とするか、または垂直方向成分を有するようにする。一方、磁化自由層１４０は反転可能な磁化を有する。また磁化自由層１４０の磁化容易軸は磁化固定層１６０の長手方向（ｙ方向）と垂直方向とするか、または垂直方向成分を有するようにする。このような磁気異方性は形状磁気異方性によって付与することができる。

磁化固定層１６０の固定磁化、及び磁化自由層１４０の磁化容易軸が上述の通りであるとき、磁化自由層１４０の磁化は磁化固定層１６０の磁化に対して、平行成分か反平行成分のうちのいずれかを持ちうる。本実施例の磁気抵抗効果素子８においては、磁化自由層１４０の磁化の方向が記憶されるデータに対応する。

次に、本実施例の磁気抵抗効果素子８のデータの書き込み方法について説明する。まず、磁化固定層１６０に書き込み電流を流す。その書き込み電流により発生する電流誘起磁界により、磁化自由層１４０の磁化を反転させる。そのとき、書き込み電流の向きで発生する電流誘起磁界の向きを制御して、磁化自由層１４０の磁化を所望の向きに変化させることが出来る。それにより、磁化自由層１４０に所望のデータを記録する。磁化固定層１６０はその役割からベース電極と参照されることもある。そして、磁化固定層１６０、すなわちベース電極に書き込み電流を流すこのような書き込み方式をベース書き込み型とも言うことができる。この方式では、磁気抵抗効果素子８に直接書き込み電流を流すので、電流誘起磁界の大きさが相対的に大きくなる。そのため、書き込み電流を小さくすることが出来る。また、磁化固定層１６０は書き込み電流を導入することから、電気抵抗が比較的小さいことが望ましい。そのために、磁化固定層１６０に導電層を隣接させて電気抵抗を下げてもよい。

次に、本実施例の磁気抵抗効果素子８からのデータの読み出し方法について説明する。まず、非磁性層１５０を介して磁化固定層１６０と磁化自由層１４０との間で読み出し電流を流す。そして、磁化固定層１６０の磁化と磁化自由層１４０の磁化との間の相対角に応じた抵抗の変化を検出することでデータを読み出す。たとえば、磁化固定層１６０の磁化と磁化自由層１４０の磁化とが平行の場合（例示：“０”を記憶）、低抵抗状態が実現され、磁化固定層１６０の磁化と磁化自由層１４０の磁化とが反平行の場合（例示：“１”を記憶）、高抵抗状態が実現される。磁気抵抗効果素子８の抵抗の変化が、電圧信号、又は電流信号として検知され、その電圧信号、又は電流信号を用いて磁気抵抗効果素子８に記憶されているデータが判別される。

磁気抵抗効果素子９は、高集積・大容量（低電流）向けのＭＲＡＭ５（書き込み電流が０．５ｍＡ以下であることが望ましい）のメモリセルに用いられている。スピン偏極電流書き込み型のスピン注入磁化反転型の磁気抵抗効果素子である。この磁気抵抗効果素子９は、第１磁化固定層１０、第１非磁性層２０、第１磁化自由層３０、第２磁化自由層４０、第２非磁性層５０、及び第２磁化固定層６０を備えている。第１磁化固定層１０は、第１非磁性層２０の一方の面に隣接して設けられ、第１磁化自由層３０は、第１非磁性層２０の他方の面に隣接して設けられている。つまり、第１非磁性層２０は、第１磁化固定層１０と第１磁化自由層３０とに挟まれている。また、第２磁化固定層６０は、第２非磁性層５０の一方の面に隣接して設けられ、第２磁化自由層４０は、第２非磁性層５０の他方の面に隣接して設けられている。つまり、第２非磁性層５０は、第２磁化固定層６０と第２磁化自由層４０とに挟まれている。

また、磁気抵抗効果素子９は更に、第１導電層７０及び第２導電層８０を備えている。第１導電層７０は、第１磁化自由層３０及び第２磁化自由層４０に電気的に接続するように設けられている。特に、図２に示されるように、第１導電層７０は、第１磁化自由層３０と第２磁化自由層４０の間に挟まれている。第２導電層８０は、第１導電層７０に電気的に接続するように設けられている。なお、第１導電層７０や第２導電層８０を省略することも可能である。第２導電層８０を省略した実施形態については後に説明される。また、図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。

第１非磁性層２０及び第２非磁性層５０の各々は、非磁性体により形成される非磁性層である。第１非磁性層２０及び第２非磁性層５０の電気特性はいかようであってもよく、その材料は導電体でも絶縁体でも半導体でも構わない。但し、第２非磁性層５０については絶縁体により形成されることが好適である。

第１磁化固定層１０、第１磁化自由層３０、第２磁化自由層４０、及び第２磁化固定層６０の各々は、強磁性体により形成される。このうち第１磁化固定層１０及び第１磁化自由層３０は、垂直磁気異方性（ｐｅｒｐｅｎｄｉｃｕｌａｒ ｍａｇｎｅｔｉｃ ａｎｉｓｏｔｒｏｐｙ）を有する垂直磁化膜（ｐｅｒｐｅｎｄｉｃｕｌａｒ ｍａｇｎｅｔｉｚａｔｉｏｎ ｆｉｌｍ）である。つまり、第１磁化固定層１０及び第１磁化自由層３０は、膜面垂直方向（ｚ軸方向）の磁気異方性を有する。一方、第２磁化自由層４０及び第２磁化固定層６０は、面内磁気異方性を有する面内磁化膜である。つまり、第２磁化自由層４０及び第２磁化固定層６０は、膜面平行方向（ｘｙ面内方向）の磁気異方性を有する。第２磁化自由層４０の磁化容易軸の方向は任意である。後述されるように、本実施例では、第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０は、書き込み用の磁気トンネル接合（ＭＴＪ）を形成している。また、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０は、読み出し用の磁気トンネル接合（ＭＴＪ）を形成している。

本発明の実施例に係る磁気抵抗効果素子８と磁気抵抗効果素子９とは同一のチップ上に形成されている。そして、磁気抵抗効果素子８の磁化自由層１４０、非磁性層１５０及び磁化固定層１６０は、それぞれ磁気抵抗効果素子９の第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０と同一レイヤーに同一材料で同時に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。

次に、本実施例の磁気抵抗効果素子９について、より詳細に説明する。

図３Ａ〜図３Ｃは、本発明の実施例に係る磁気抵抗効果素子９の構成を模式的に示す概略図である。詳細には、図３Ａは斜視図であり、図３Ｂ及び図３Ｃは、それぞれ、図３Ａに示されるｘｙｚ座標系におけるｘｙ平面図及びｘｚ断面図である。なお、磁気抵抗効果素子９は複数の層からなる積層構造を有しており、その積層方向がｚ軸方向として規定される。積層構造の各層に平行な平面がｘｙ平面である。

図３Ｃには、各層の磁化方向が示されている。第１磁化固定層１０の磁化方向は、実質的に一方向に固定されている。一方、第１磁化自由層３０の磁化方向は、反転可能である。第１磁化固定層１０及び第１磁化自由層３０は垂直磁気異方性を有しているため、それらの磁化方向はｚ軸と略平行となる。図３Ｃで示された例では、第１磁化固定層１０の磁化は、＋ｚ方向に固定されている。一方、第１磁化自由層３０の磁化は、＋ｚ方向あるいは−ｚ方向となることが許される。つまり、第１磁化自由層３０の磁化方向は、第１磁化固定層１０の磁化方向に対して平行または反平行となり得る。

また、第２磁化固定層６０の磁化方向は、実質的に一方向に固定されている。一方、第２磁化自由層４０の磁化方向は、反転可能である。第２磁化固定層６０及び第２磁化自由層４０は面内磁気異方性を有しているため、それらの磁化方向は膜面（ｘｙ平面）に略平行となる。図３Ｃで示された例では、第２磁化固定層６０の磁化は、＋ｘ方向に固定されている。一方、第２磁化自由層４０の磁化は、＋ｘ方向あるいは−ｘ方向の成分を持つことが許されている。つまり、第２磁化自由層４０の磁化方向は、第２磁化固定層６０の磁化方向に対して平行または反平行の成分を持ち得る。

このように、本実施例に係る磁気抵抗効果素子９は、第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０からなる「第１磁気抵抗効果素子」と、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０からなる「第２磁気抵抗効果素子」とを含んでいる。第１磁気抵抗効果素子は垂直磁化膜を含んでおり、第２磁気抵抗効果素子は面内磁化膜を含んでいることに留意されたい。後述されるように、第１磁気抵抗効果素子はデータ書き込みで用いられ、第２磁気抵抗効果素子はデータ読み出しで用いられる。

また、第１磁気抵抗効果素子の第１磁化自由層３０と第２磁気抵抗効果素子の第２磁化自由層４０とは、異なる層に形成されているが、互いに磁気的に結合している。言い換えれば、第１磁化自由層３０の磁化状態と第２磁化自由層４０の磁化状態とは、互いに影響を及ぼし合う。特に、後述されるように、第１磁化自由層３０の磁化状態が第２磁化自由層４０の磁化状態に影響を及ぼすことが重要である。

また、図３Ｂには、ｘｙ平面における、第１磁化自由層３０の重心Ｇ３０及び第２磁化自由層４０の重心Ｇ４０の位置が示されている。ここでいう重心とは、ｘｙ平面における幾何学的な意味での重心である。すなわち、幾何学形状の任意の点ｉの位置ベクトルがＲｉ＝（Ｘｉ，Ｙｉ）であるとき、重心の位置ベクトルＲｇ＝（Ｘｇ，Ｙｇ）は、Σｉ（Ｒｉ−Ｒｇ）＝０の関係を満たす。ここでΣｉは、ｉに関する総和を意味する。例えば、長方形や平行四辺形の場合、重心は対角線の交点であり、楕円形の場合、重心はその中心である。

本実施例によれば、第１磁化自由層３０の重心Ｇ３０と第２磁化自由層４０の重心Ｇ４０は、ｘｙ平面においてずれている。つまり、ｘｙ平面において、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０の重心Ｇ３０から、膜面に平行な“第１の方向”にずれている。図３Ｂで示された例では、第１の方向（ずれ方向）は−ｘ方向である。第１磁化自由層３０と第２磁化自由層４０は、少なくとも一部オーバーラップしていてもよいし、オーバーラップしていなくてもよい。

尚、各層のｘｙ平面における形状は長方形に限られず、円形、楕円形、ひし形、六角形などであってもよい。また、適切な特性が得られるように、各層の表面に適宜凹凸を設けることも可能である。また、各層の面積についても任意性がある。

次に、磁気抵抗効果素子９の各層の材料について例示する。以下に示される材料は全て例であり、実際には上述のような磁化状態が実現できればいかなる材料を用いても構わない。

垂直磁化膜である第１磁化固定層１０及び第１磁化自由層３０は、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含む強磁性体で形成される。また、ＰｔやＰｄを添加することにより、垂直磁気異方性を安定化することができる。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することにより、磁気特性を調整することができる。具体的な材料としては、Ｃｏ、Ｃｏ−Ｐｔ、Ｃｏ−Ｐｄ、Ｃｏ−Ｃｒ、Ｃｏ−Ｐｔ−Ｃｒ、Ｃｏ−Ｃｒ−Ｔａ、Ｃｏ−Ｃｒ−Ｂ、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ−Ｂ、Ｃｏ−Ｖ、Ｃｏ−Ｍｏ、Ｃｏ−Ｗ、Ｃｏ−Ｔｉ、Ｃｏ−Ｒｕ、Ｃｏ−Ｒｈ、Ｆｅ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｃｏ−Ｐｔ、Ｆｅ−Ｃｏ−Ｐｄ、Ｓｍ−Ｃｏ、Ｇｄ−Ｆｅ−Ｃｏ、Ｔｂ−Ｆｅ−Ｃｏ、Ｇｄ−Ｔｂ−Ｆｅ−Ｃｏなどが例示される。そのほか、Ｆｅ、Ｃｏ、Ｎｉのうちから選択されるいずれか一つの材料を含む層を、異なる層と積層させることにより垂直磁気異方性を発現させることもできる。具体的には、Ｃｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉ、Ｆｅ／Ａｕなどの積層膜が例示される。

面内磁化膜である第２磁化自由層４０及び第２磁化固定層６０は、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含む強磁性体で形成される。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕなどを添加することにより、磁気特性を調整することができる。具体的な材料としては、Ｎｉ−Ｆｅ、Ｃｏ−Ｆｅ、Ｆｅ−Ｃｏ−Ｎｉ、Ｎｉ−Ｆｅ−Ｚｒ、Ｃｏ−Ｆｅ−Ｂ、Ｃｏ−Ｆｅ−Ｚｒ−Ｂなどが例示される。

第１非磁性層２０には、様々な材料を用いることができる。例えばＡｌ、Ｃｒ、Ｃｕなどの導電体を用いることができる。また、Ｍｇ−Ｏのような絶縁体を用いてもよい。書き込み用に用いられる第１磁気抵抗効果素子に含まれる第１非磁性層２０は、後述されるように書き込み電流の経路上に存在する。一般的に、書き込み電流経路の抵抗は低いことが望ましい。この点では、抵抗の低い材料が好ましい。一方、第１非磁性層２０が一方のスピン偏極電子を優先的に通過させるようなフィルタリング効果を有していれば、書き込みに要する電流密度は低減される。この点では、Ｍｇ−Ｏが好適である。第１非磁性層２０の材料は、当該磁気抵抗効果素子９のアプリケーションに応じて適切に選択され得る。

第２非磁性層５０は、絶縁性の材料により形成されることが好ましい。具体的な材料としては、Ｍｇ−Ｏ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｎｉ−Ｏ、Ｈｆ−Ｏなどが例示される。ただし、半導体や金属を材料として用いることも可能である。

尚、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０は、読み出し用に用いられる第２磁気抵抗効果素子に含まれるので、後述されるように読み出し電流の経路上に存在する。そのため、高いＭＲ比を発現するような材料により形成されることが好ましい。例えば近年、Ｃｏ−Ｆｅ−Ｂ／Ｍｇ−Ｏ／Ｃｏ−Ｆｅ−Ｂ系の磁気トンネル接合（ＭＴＪ）において５００％級の非常に大きなＭＲ比が得られることが報告されている（Ｈａｙａｋａｗａ ｅｔ ａｌ．，“Ｅｆｆｅｃｔ ｏｆ ｈｉｇｈ ａｎｎｅａｌｉｎｇ ｔｅｍｐｅｒａｔｕｒｅ ｏｎ ｇｉａｎｔ ｔｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｔａｎｃｅ ｒａｔｉｏ ｏｆ ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎｓ”，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．８９，ｐ．２３２５１０，（２００６）．）。この観点から言えば、第２非磁性層５０は、Ｍｇ−Ｏを含有することが好ましい。また、第２磁化自由層４０と第２磁化固定層６０の少なくとも１つが、Ｃｏ−Ｆｅ−Ｂを含有することが好ましい。

また、磁化が反平行結合した積層膜（積層フェリ結合膜）を、第１磁化固定層１０や第２磁化固定層６０といった磁化固定層に適用することもできる。この場合、磁化固定層の磁化をより強固に固定し、外部への漏れ磁界の影響を低減することができる。反平行結合の様式としては、静磁結合や、ＲＫＫＹ相互作用に基づく交換結合が考えられる。例えば、第２磁化固定層６０を、Ｃｏ−Ｆｅ−Ｂ／Ｒｕ／Ｃｏ−Ｆｅ−Ｂの積層膜で形成することができる。これにより、上下のＣｏ−Ｆｅ−Ｂ膜は、Ｒｕ膜のＲＫＫＹ相互作用によって反平行結合する。その結果、固定磁化をより強固にし、さらに外部への漏れ磁界を低減することができる。

また、第１磁化固定層１０や第２磁化固定層６０といった磁化固定層に反強磁性層を隣接させることにより、磁化を更に強固に固定することができる。反強磁性層の材料としては、Ｐｔ−Ｍｎ、Ｉｒ−Ｍｎ、Ｆｅ−Ｍｎなどが例示される。例えば、Ｃｏ−Ｆｅ−Ｂ／Ｒｕ／Ｃｏ−Ｆｅ−Ｂの第２磁化固定層６０に、Ｐｔ−Ｍｎの反強磁性層を隣接させることが考えられる。

第１導電層７０及び第２導電層８０は、電気抵抗の小さな材料により形成されることが好ましい。また、第１導電層７０の材料を適切に選択することにより、直下の第２磁化自由層４０を加工プロセスから保護することができる。この点では、化学安定性の高い材料が望ましい。また、第１磁化自由層３０の下地層としての第１導電層７０の材料を適切に選択することにより、第１磁化自由層３０の成長をコントロールすることができる。

また、第１磁化自由層３０と第２磁化自由層４０の間に挟まれる第１導電層７０は、Ｆｅ，Ｃｏ，Ｎｉ等の磁性体により形成されてもよい。この場合、第１磁化自由層３０からの漏れ磁束を第２磁化自由層４０に効率的に伝達することができ、上述の磁気的結合の観点から好適である。この観点からは、第１導電層７０は、透磁率の高い材料で形成されることが好ましい。

なお、磁気抵抗効果素子８の磁化自由層１４０、非磁性層１５０及び磁化固定層１６０は、それぞれ第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０と同じ材料を用いることができる。磁気抵抗効果素子８と磁気抵抗効果素子９とを同一のプロセスで製造する場合、磁化自由層１４０、非磁性層１５０及び磁化固定層１６０は、それぞれ第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０と同一の材料となる。

次に、本実施例に係る磁気抵抗効果素子９の原理を詳細に説明する。図４Ａ及び図４Ｂは、第１磁化自由層３０の磁化によって周辺に発生する漏れ磁界（漏れ磁束）を模式的に示している。図４Ａはｘｚ面内における状態を示し、図４Ｂはｘｙ面内における状態を示している。

第１磁化自由層３０の磁化方向が＋ｚ軸方向に一様に揃っている場合を考える。この場合、漏れ磁界の磁力線は、図４Ａに示されるようにおおよそダイポール形状を有し、第１磁化自由層３０の上面（正磁極側）から出て、滑らかに下面（負磁極側）につながる。また、図４Ｂに示されるように、漏れ磁界は、第１磁化自由層３０の重心Ｇ３０から放射状に広がる。つまり、第１磁化自由層３０の重心Ｇ３０近傍では、漏れ磁界はほぼｚ方向であり、第１磁化自由層３０の端部に近づくにつれて、漏れ磁界はより大きなｘｙ成分（膜面平行方向成分）を有するようになる。

上述の通り、ｘｙ平面において、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０の重心Ｇ３０から“第１の方向”にずれている。従って、第１磁化自由層３０の磁化によって発生する漏れ磁界は、第２磁化自由層４０の重心Ｇ４０の位置において、“第１の方向”に沿ったｘｙ成分を有することになる。すなわち、第１磁化自由層３０の磁化は、第２磁化自由層４０に対して“第１の方向”と略平行あるいは略反平行な磁気力を及ぼす。その結果、第２磁化自由層４０の磁化は、“第１の方向”と略平行あるいは略反平行の成分を有することになる。

図５Ａ及び図５Ｂは、それぞれ磁気抵抗効果素子１が取り得る２つのメモリ状態を例示している。図５Ａ及び図５Ｂで示される例では、第１磁化固定層１０の磁化方向は＋ｚ方向に固定されており、第２磁化固定層６０の磁化方向は＋ｘ方向に固定されている。但し、これらのうち一方、または両方の磁化方向が逆であってもよい。また、本例において、第２磁化自由層４０の重心Ｇ４０の第１磁化自由層３０の重心Ｇ３０に対するずれ方向（第１の方向）は、−ｘ方向である。この第１の方向も任意である。但し、第１の方向は、第２磁化固定層６０の磁化方向と略平行あるいは略反平行であることが望ましい。

図５Ａでは、第１磁化自由層３０の磁化は＋ｚ方向を向いている。この場合、第１磁化自由層３０からの漏れ磁界は、第２磁化自由層４０の重心Ｇ４０の位置において、第１の方向に沿った＋ｘ成分を有する。従って、第１磁化自由層３０と第２磁化自由層４０との磁気的結合により、第２磁化自由層４０の磁化は＋ｘ方向の成分を持つことになる。このとき、第２磁化自由層４０の磁化方向は、第２磁化固定層６０の磁化方向と“平行”成分を持ち、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０からなる第２磁気抵抗効果素子の抵抗値は比較的小さくなる。図５Ａで示されるメモリ状態は、以下“０”状態（例示：データ“０”を記憶した状態）と参照される。

一方、図５Ｂでは、第１磁化自由層３０の磁化は−ｚ方向を向いている。この場合、第１磁化自由層３０からの漏れ磁界は、第２磁化自由層４０の重心Ｇ４０の位置において、第１の方向に沿った−ｘ成分を有する。従って、第１磁化自由層３０と第２磁化自由層４０との磁気的結合により、第２磁化自由層４０の磁化は−ｘ方向の成分を持つことになる。このとき、第２磁化自由層４０の磁化方向は、第２磁化固定層６０の磁化方向と“反平行”の成分を持ち、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０からなる第２磁気抵抗効果素子の抵抗値は比較的大きくなる。図５Ｂで示されるメモリ状態は、以下“１”状態（例示：データ“１”を記憶した状態）と参照される。

以上に例示されたように、第１磁化自由層３０と第２磁化自由層４０との間の重心のずれ及び磁気的結合により、第２磁化自由層４０の磁化方向は、第１磁化自由層３０の磁化方向に応じて“一意的”に決まる。第１磁化自由層３０の磁化方向が反転すると、第２磁化自由層４０の磁化方向も変わる。その結果、第２磁化自由層４０と第２磁化固定層６０との間の磁化方向の相対角に違いが生じ、“０”状態及び“１”状態の２つのメモリ状態が実現される。つまり、第１磁化自由層３０の磁化方向に応じて、２つのメモリ状態が実現される。

尚、第２磁化固定層６０の固定磁化の方向は、第１磁化自由層３０と第２磁化自由層４０との間の重心のずれ方向（第１の方向）と略平行あるいは略反平行であることが好適である。それは、第２磁化自由層４０の変動磁化が、第１磁化自由層３０の磁化方向に応じて、第１の方向と略平行あるいは略反平行の成分を有するからである。第２磁化固定層６０の固定磁化の方向が第１の方向と略平行あるいは略反平行である場合、その固定磁化の方向と第２磁化自由層４０の変動磁化の方向との間の相対角の変化が顕著となる。その結果、２つのメモリ状態間の差異が顕著となる。

本実施例では、第１磁化自由層３０において垂直方向の磁化成分として記憶された情報が、磁気的結合を介して、第２磁化自由層４０の膜面方向の磁化成分に伝達されていると言える。そのような情報の伝達が実現される限り、磁気的結合の方式は、上述の漏れ磁界を利用したものに限られない。例えば交換結合を利用した方式など、あらゆる磁気結合方式によって、第１磁化自由層３０と第２磁化自由層４０とが磁気的に関連付けられ得る。

また、図５Ａ及び図５Ｂの例では、第２磁化自由層４０の磁化が第１磁化自由層３０からの漏れ磁界によって完全に飽和する場合が説明されている。実際には、第２磁化自由層４０の磁化は飽和しきらなくてもよい。第１磁化自由層３０の磁化方向の違いに応じて、第２磁化自由層４０の磁化方向に違いが生ずればよい。

また、第２磁化自由層４０の磁化方向を第１磁化自由層３０の磁化方向に応じて変えることができれば、第２磁化自由層４０の磁化容易軸はどの方向に沿っていても構わない。上述の例のようにｘ軸方向に沿った磁化容易軸の場合、第２磁化自由層４０の磁化は、磁化容易軸に沿った方向間で反転する。一方、ｙ軸方向に沿った磁化容易軸の場合、第２磁化自由層４０の磁化は、磁化容易軸を中心とする磁化困難軸方向へ回転する。

また、第２磁化自由層４０の磁気異方性は極度に大きくないことが望ましい。これは、第２磁化自由層４０の磁気異方性が極度に大きくなると、第１磁化自由層３０からの漏れ磁界による磁化反転が困難になるためである。また、第２磁化自由層４０の磁気異方性は、結晶磁気異方性によって付与されてもよく、形状磁気異方性によって付与されてもよい。また、第２磁化自由層４０は、複数の強磁性体からなる積層膜であってもよい。それら強磁性体の間には磁化状態を乱さない範囲で非磁性体からなる層が挿入されても構わない。

次に、本実施形態の磁気抵抗効果素子９の動作方法、具体的には、書き込み方法及び読み出し方法について説明する。

まず、本実施形態の磁気抵抗効果素子９の読み出し方法について説明する。図５Ａ及び図５Ｂは、磁気抵抗効果素子９へのデータ読み出し方法を説明するための概念図でもある。データ読み出しでは、磁気抵抗効果による抵抗値の大小が検出される。そのために、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０からなる「第２磁気抵抗効果素子」が利用され、第２磁化自由層４０と第２磁化固定層６０との間に読み出し電流Ｉｒｅａｄが流される。

図５Ａには、“０”状態の場合が示されている。この場合、第２磁化自由層４０の磁化方向は、第２磁化固定層６０の磁化方向と略平行であり、第２磁気抵抗効果素子の抵抗値は比較的小さい。一方、図５Ｂには、“１”状態の場合が示されている。この場合、第２磁化自由層４０の磁化方向は、第２磁化固定層６０の磁化方向と略反平行であり、第２磁気抵抗効果素子の抵抗値は比較的大きい。つまり、読み出し電流Ｉｒｅａｄ、又は読み出し電流Ｉｒｅａｄに応じた読み出し電圧の大きさは、“０”状態あるいは“１”状態によって変化する。従って、その読み出し電流Ｉｒｅａｄあるいは読み出し電圧を所定のリファレンスレベルと比較することにより、“０”状態か“１”状態かを判定することができる。すなわち、磁気抵抗効果素子１に記録された情報を読み出すことができる。

尚、図５Ａ及び図５Ｂで示された例では、読み出し電流Ｉｒｅａｄが第１導電層７０及び第２導電層８０を経由して流れている。しかしながら、第２磁気抵抗効果素子への読み出し電流Ｉｒｅａｄの流し方は、図５Ａや図５Ｂで示された例に限られない。第２磁化自由層４０と第２磁化固定層６０との間で双方向に読み出し電流Ｉｒｅａｄが流れればよく、その他の部分の電流経路は適宜設計され得る。

次に、本実施形態の磁気抵抗効果素子９の書き込み方法について説明する。図６Ａ及び図６Ｂは、磁気抵抗効果素子９へのデータ書き込み方法を説明するための概念図である。データ書き込みは、「スピン注入磁化反転方式」により実現される。具体的には、第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０からなる「第１磁気抵抗効果素子」が利用され、第１磁化固定層１０と第１磁化自由層３０との間に書き込み電流Ｉｗｒｉｔｅが流される。

図６Ａには、“０”状態（図５Ａ参照）から“１”状態（図５Ｂ参照）への遷移、すなわち、“１”書き込み時の書き込み電流Ｉｗｒｉｔｅの経路が示されている。図６Ａに示されるように、“０”状態において矢印の方向に書き込み電流Ｉｗｒｉｔｅが導入された場合を考える。この場合、書き込み電流Ｉｗｒｉｔｅは、第１磁化固定層１０から第１非磁性層２０を通して第１磁化自由層３０へ流れ、伝導電子は、第１磁化自由層３０から第１非磁性層２０を通して第１磁化固定層１０へと流れる。図６Ａでは、第１磁化固定層１０の磁化方向は＋ｚ方向に固定されており、−ｚ方向のスピン角運動量を有する伝導電子は、＋ｚ方向のスピン角運動量を有する伝導電子に比べると、第１磁化固定層１０の界面でより多く反射される。結果として、第１磁化自由層３０内では、−ｚ方向のスピン角運動量を有する電子がマジョリティとなり、−ｚ方向への磁化反転が誘起される。第１磁化自由層３０の磁化が−ｚ方向に反転すると、上述の磁気的結合により、第２磁化自由層４０の磁化は−ｘ方向に回転する。すなわち、図５Ｂで示された“１”状態が得られる。

一方、図６Ｂには、“１”状態（図５Ｂ参照）から“０”状態（図５Ａ参照）への遷移、すなわち、“０”書き込み時の書き込み電流Ｉｗｒｉｔｅの経路が示されている。図６Ｂに示されるように、“１”状態において矢印の方向に書き込み電流Ｉｗｒｉｔｅが導入された場合を考える。この場合、書き込み電流Ｉｗｒｉｔｅは、第１磁化自由層３０から第１非磁性層２０を通して第１磁化固定層１０へ流れ、伝導電子は、第１磁化固定層１０から第１非磁性層２０を通して第１磁化自由層３０へと流れる。図６Ｂでは、第１磁化固定層１０の磁化方向は＋ｚ方向に固定されており、＋ｚ方向のスピン角運動量を有する多くの伝導電子が第１磁化自由層３０へ流れ込む。結果として、第１磁化自由層３０内では、＋ｚ方向のスピン角運動量を有する電子がマジョリティとなり、＋ｚ方向への磁化反転が誘起される。第１磁化自由層３０の磁化が＋ｚ方向に反転すると、上述の磁気的結合により、第２磁化自由層４０の磁化は＋ｘ方向に回転する。すなわち、図５Ａで示された“０”状態が得られる。

このようにして、“０”状態からの“１”書き込み、及び、“１”状態からの“０”書き込みが実現される。また、図示されていないが、“０”状態からの“０”書き込み、及び、“１”状態からの“１”書き込み、すなわちオーバーライトも可能である。

尚、図６Ａで示された例では、書き込み電流Ｉｗｒｉｔｅは第１磁気抵抗効果素子から第１導電層７０を経由して第２導電層８０に流れ出し、図６Ｂで示された例では、書き込み電流Ｉｗｒｉｔｅは第２導電層８０から第１導電層７０を経由して第１磁気抵抗効果素子に流れ込んでいる。しかしながら、第１磁気抵抗効果素子への書き込み電流Ｉｗｒｉｔｅの流し方は、図６Ａや図６Ｂで示された例に限られない。第１磁化固定層１０と第１磁化自由層３０との間で双方向に書き込み電流Ｉｗｒｉｔｅが流れればよく、その他の部分の電流経路は適宜設計され得る。

また、第１磁化固定層１０と第１磁化自由層３０との接合に関しては面積が適度に小さいことが望ましい。これは、面積が小さくなるにつれ、電流密度が増加し、書き込みに要する電流値が低減され得るためである。好適には特徴長が１００ｎｍ以下であることが望ましい。

以上に説明されたように、本実施例に係る磁気抵抗効果素子９では、第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０がデータ書き込み時に用いられる。この意味で、第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０は、「書き込み層群」と参照される。一方、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０は、データ読み出し時に用いられる。この意味で、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０は、「読み出し層群」と参照される。

本実施例によれば、書き込み層群と読み出し層群は、別々に設けられるが、磁気結合を通して互いに関連し合っている。書き込み層群の第１磁化自由層３０に書き込まれた情報は、磁気的結合を介して、読み出し層群の第２磁化自由層４０に伝達される。逆に言えば、磁気的結合を介した情報伝達があるため、書き込み用の書き込み層群と読み出し用の読み出し層群を別々に設けることが可能となる。従って、所望の特性が得られるように書き込み層群と読み出し層群をそれぞれ独立に最適化することができ、結果として、書き込み特性の向上と読み出し特性の向上を同時に実現することが可能となる。例えば、書き込み閾値電流密度の低減のために適切な材料特性を有する垂直磁化膜を書き込み層群に適用し、且つ、高いＭＲ比を発現するＭＴＪを読み出し層群に適用することができる。

次に、本実施例のＭＲＡＭ５におけるメモリセル２０１の回路構成について、図７Ａ及び図７Ｂを用いて説明する。図７Ａ及び図７Ｂにおいて、メモリセル２０１の記憶素子として、磁気抵抗効果素子９が用いられている。この回路構成は、本実施例のＭＲＡＭ４のメモリセル２０１（記憶素子として磁気抵抗効果素子８を使用）についても同様に適用される。

図７Ａは、本実施例の磁気抵抗効果素子が集積化されたメモリセルの構成例を示す回路図である。図７Ａには、単一のメモリセル２０１の回路構成が図示されているが、実際には複数のメモリセル２０１がアレイ状に配置されてＭＲＡＭ５（又は４）に集積化されていることは、当業者には理解されよう。

磁気抵抗効果素子９の場合、図７Ａにおいて、第２磁化固定層６０につながる端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ３を介して接続されている。第１磁化固定層１０につながる端子は、ＭＯＳトランジスタＭ１のソース／ドレインの一方にノードＮ１を介して接続されている。そのソース／ドレインの他方は、ビット線ＢＬ１に接続されている。第２導電層８０につながる端子は、ＭＯＳトランジスタＭ２のソース／ドレインの一方にノードＮ２を介して接続されている。そのソース／ドレインの他方は、ビット線ＢＬ２に接続されている。ＭＯＳトランジスタＭ１、Ｍ２のゲートは、共通のワード線ＷＬに接続されている。すなわち、図中の２１０は第１磁気抵抗効果素子の第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０と、第１導電層７０及び第２導電層８０に対応する。

なお、磁気抵抗効果素子８の場合、図７Ａにおいて、磁化固定層１６０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１の一方のソース／ドレインにノードＮ１を介して接続され、他方がＭＯＳトランジスタＭ２の一方のソース／ドレインにノードＮ２を介して接続される。磁化自由層１４０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ３を介して接続される。すなわち、図中の２１０は磁化固定層１６０に対応する。

図７Ｂは、本実施例のメモリセルが集積化されたＭＲＡＭの構成例を示すブロック図である。図７Ｂにおいて、ＭＲＡＭ２６０は、複数のメモリセル２０１がマトリックス状に配置されたメモリセルアレイ２６１を有している。このメモリセルアレイ２６１は、図７Ａで説明されたデータの記録に用いられるメモリセル２０１と共に、データ読み出しの際に参照されるリファレンスセル２０１ｒを含んでいる。リファレンスセル２０１ｒの構造は、メモリセル２０１と同じである。

ワード線ＷＬは、Ｘセレクタ２６２に接続されている。Ｘセレクタ２６２は、データの書き込み動作時、及び読出し動作時において、対象メモリセル２０１ｓにつながるワード線ＷＬを選択ワード線ＷＬｓとして選択する。ビット線ＢＬ１はＹ側電流終端回路２６４に接続されており、ビット線ＢＬ２はＹセレクタ２６３に接続されている。Ｙセレクタ２６３は、データの書き込み動作時、及び読出し動作時において、対象メモリセル２０１ｓにつながるビット線ＢＬ２を選択ビット線ＢＬ２ｓとして選択する。Ｙ側電流終端回路２６４は、対象メモリセル２０１ｓにつながるビット線ＢＬ１を選択ビット線ＢＬ１ｓとして選択する。

Ｙ側電流源回路２６５は、データ書き込み動作時、選択ビット線ＢＬ２ｓに対し、所定の書き込み電流（Ｉｗｒｉｔｅ）の供給又は引き込みを行う。Ｙ側電源回路２６６は、データ書き込み動作時、Ｙ側電流終端回路２６４に所定の電圧を供給する。その結果、書き込み電流（Ｉｗｒｉｔｅ）は、Ｙセレクタ２６３へ流れ込む、あるいは、Ｙセレクタ２６３から流れ出す。これらＸセレクタ２６２、Ｙセレクタ２６３、Ｙ側電流終端回路２６４、Ｙ側電流源回路２６５、及びＹ側電源回路２６６は、メモリセル２０１に書き込み電流（Ｉｗｒｉｔｅ）を供給するための「書き込み電流供給回路」を構成している。

読み出し電流付加回路２６７は、データ読み出し動作時、選択第２ビット線ＢＬ２ｓに所定の読み出し電流（Ｉｒｅａｄ）を流す。Ｙ側電流終端回路２６４は、ビット線ＢＬ１を“Ｏｐｅｎ”に設定する。また、読み出し電流負荷回路２６７は、リファレンスセル２０１ｒにつながるリファレンスビット線ＢＬ２ｒに所定の読み出し電流（Ｉｒｅａｄ）を流す。センスアンプ２６８は、リファレンスビット線ＢＬ２ｒの電位と選択ビット線ＢＬ２ｓの電位の差に基づいて、対象メモリセル２０１ｓからデータを読み出し、そのデータを出力する。これらＸセレクタ２６２、Ｙセレクタ２６３、Ｙ側電流終端回路２６４、読み出し電流付加回路２６７、及びセンスアンプ２６８は、メモリセル２０１に読み出し電流（Ｉｒｅａｄ）を供給するための「読み出し電流供給回路」を構成している。

次に、図７Ａ及び図７Ｂに示されるＭＲＡＭにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合、ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１、Ｍ２が“ＯＮ”にされる。また、ビット線ＢＬ１、ＢＬ２のいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｌｏｗ”レベルにプルダウンされる。ビット線ＢＬ１、ＢＬ２のどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“ｌｏｗ”レベルにプルダウンするかは、当該磁気抵抗効果素子９（又は磁気抵抗効果素子８）に書き込まれるべきデータにより決定される。即ち、第１磁化自由層１０（又は磁化固定層１６０）を流れる電流の方向に応じて決定される。以上により、データ“０”と“１”を書き分けることができる。

一方、読み出しを行う場合、ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１、Ｍ２が“ＯＮ”にされる。また、ビット線ＢＬ１、ＢＬ２のいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｏｐｅｎ”（フローティング）に設定される。このときビット線ＢＬ１、ＢＬ２の一方から、磁気抵抗効果素子９（又は磁気抵抗効果素子８）を貫通する読み出し電流が第２導電層８０、第１導電層７０、第２磁化自由層４０、第２非磁性層５０、第２磁化固定層６０（又は磁化固定層１６０、非磁性層１５０、磁化自由層１４０）を経由してグラウンド線ＧＮＤへと流れる。読み出し電流が流されるビット線の電位、又は、読み出し電流の大きさは、磁気抵抗効果による磁気抵抗効果素子９（又は磁気抵抗効果素子８）の抵抗の変化に依存する。この抵抗の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。

ただし、図７Ａ及び図７Ｂに示された回路構成、及び、ここで述べられた回路動作は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。

電流誘起磁界書き込み型の磁気抵抗効果素子８に対して、図７Ａの回路構成を適用した場合、２００ＭＨｚ以上での動作が可能となることが報告されている（Ｎ．Ｓａｋｉｍｕｒａ ｅｔ ａｌ．，ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４２，２００７，ｐ．８３０．）。ただし、より高速な動作を行うために、図８に示されるような他の回路構成を用いることも可能である。

図８は、本実施例の磁気抵抗効果素子が集積化されたメモリセルの他の構成例を示す回路図である。図８には、単一のメモリセル２０２の回路構成が図示されているが、実際には複数のメモリセル２０２がアレイ状に配置されてＭＲＡＭに集積化されていることは、当業者には理解されよう。電流誘起磁界書き込み型の磁気抵抗効果素子８に対して、図８の回路構成を適用した場合、５００ＭＨｚ以上での動作が可能となることが報告されている（Ｎ．Ｓａｋｉｍｕｒａ ｅｔ ａｌ．，ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，Ｖｏｌ．４２，２００７，ｐ．８３０．）。

なお、図８は、一つのメモリセル２０２に２つのＭＴＪ１とＭＴＪ２が用いられている。ＭＴＪ１とＭＴＪ２には相補なデータ（“０”と“１”又は“１”と“０”）が記憶される。加えて、メモリセル２０２内で、ＭＯＳトランジスタＭ１３、Ｍ１４により読み出し信号がセンスされる。

ＭＴＪ１及びＭＴＪ２として磁気抵抗効果素子８（ＭＴＪ１）、８（ＭＴＪ２）を用いる場合、磁気抵抗効果素子８（ＭＴＪ２）では、磁化固定層１６０の両端に接続される２つの端子は、一方がＭＯＳトランジスタＭ１１の一方のソース／ドレインにノードＮ１１を介して接続され、他方が磁気抵抗効果素子８（ＭＴＪ１）の磁化固定層１６０の一端にノードＮ１２を介して接続される。磁化自由層１４０に接続される端子は、読み出し電流を供給する配線ＳＰＬにノードＮ１４を介して接続される。磁気抵抗効果素子８（ＭＴＪ１）では、磁化固定層１６０の両端に接続される２つの端子は、一方が磁気抵抗効果素子８（ＭＴＪ２）の磁化固定層１６０の他端にノードＮ１２を介して接続され、他方がＭＯＳトランジスタＭ１２の一方のソース／ドレインにノードＮ１３を介して接続される。磁化自由層１４０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ１５を介して接続される。すなわち、図中の２１１、２１２は、それぞれ第磁気抵抗効果素子８（ＭＴＪ１）、８（ＭＴＪ２）の磁化固定層１６０に対応する。

ＭＴＪ１及びＭＴＪ２として磁気抵抗効果素子９（ＭＴＪ１）、９（ＭＴＪ２）を用いる場合、磁気抵抗効果素子９（ＭＴＪ２）では、第２磁化固定層６０に接続される端子は、読み出し電流を供給する配線ＳＰＬにノードＮ１４を介して接続される。第１磁化自由層１０に接続される端子は、ＭＯＳトランジスタＭ１１の一方のソース／ドレインにノードＮ１１を介して接続される。第２導電層８０に接続される端子は、磁気抵抗効果素子９（ＭＴＪ１）の第１磁化自由層３０にノードＮ１２を介して接続される。磁気抵抗効果素子９（ＭＴＪ１）では、第１磁化固定層１０に接続される端子は、読み出しのためのグラウンド線ＧＮＤにノードＮ１５を介して接続される。第１磁化自由層３０に接続される端子は、磁気抵抗効果素子９（ＭＴＪ２）の第２導電層８０にノードＮ１２を介して接続される。第２導電層８０は、ＭＯＳトランジスタＭ１２の一方のソース／ドレインにノードＮ１３を介して接続される。すなわち、図中の２１１、２１２は、それぞれ磁気抵抗効果素子９（ＭＴＪ１）、９（ＭＴＪ２）の第１磁化自由層１０、第１非磁性層２０、第１磁化固定層３０、第１導電層７０、第２導電層８０に対応する。

次に、図８に示されるＭＲＡＭにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合、ワード線ＷＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１１、Ｍ１２が“ＯＮ”にされる。また、ビット線ＷＢＬａ、ＷＢＬｂのいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｌｏｗ”レベルにプルダウンされる。ビット線ＷＢＬａ、ＷＢＬｂのどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“ｌｏｗ”レベルにプルダウンするかは、ＭＴＪ１及びＭＴＪ２に書き込まれるべきデータにより決定される。即ち、二つの第１磁化自由層３０（又は二つの磁化固定層１６０）を流れる電流の方向に応じて決定される。これにより、ＭＴＪ２とＭＴＪ１には相補なデータ（“０”と“１”又は“１”と“０”）が記憶される。

一方、読み出しを行う場合、ワード線ＲＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＭＯＳトランジスタＭ１５が“ＯＮ”にされる。また、読出し電圧供給線ＳＰＬが“ｈｉｇｈ”レベルにプルアップされる。このとき読出し電圧供給線ＳＰＬから、ノードＮ１４、ＭＴＪ２、ノードＮ１２、ＭＴＪ１、ノードＮ１５の経路を通る読み出し電流がＭＴＪ１及びＭＴＪ２の第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０（又はＭＴＪ１及びＭＴＪ２の磁化固定層１６０、非磁性層１５０及び磁化自由層１４０）を経由してグラウンド線ＧＮＤへと流れる。このとき、ＭＴＪ２とＭＴＪ１との間のノードＮ１２の電位は、ＭＴＪ２とＭＴＪ１に記憶された相補的なデータに依存する。したがって、ノードＮ１２の電位をＭＯＳトランジスタＭ１３、Ｍ１４でセンスして、ビット線ＲＢＬへ出力することにより高速での読み出しが可能となる。

ただし、図８に示された回路構成、及び、ここで述べられた回路動作は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。

本実施例によれば、スピン注入磁化反転方式のＭＲＡＭにおいて、書き込み特性及び記録データ保持特性と読み出し特性とを独立に向上させることができる。これは、本実施例に係る磁気抵抗効果素子１において、書き込み及び記録データの保持を担う部分と、読み出しを担う部分が異なることに起因する。特開２００７−１４２３６４号公報（対応米国出願ＵＳ２００７０８６１２１（Ａ１））で述べられているように、諸定数が適切に設定された垂直磁化膜を用いることにより、５ＭＡ／ｃｍ^２以下の書き込み閾値電流密度でスピン注入磁化反転を行うことができる。一方、前述のＨａｙａｋａｗａ ｅｔ ａｌ．，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．８９，ｐ．２３２５１０，（２００６）で述べられているように、ある積層構成からなるＭＴＪを用いることにより、５００％に近いＭＲ比を得ることができる。本実施例によれば、データ書き込み／保持を司る第１磁化固定層１０及び第１磁化自由層３０を垂直磁化膜で形成することにより、書き込み閾値電流密度を低減することが可能となる。且つ、データ読み出しを司る第２磁化自由層４０及び第２磁化固定層６０を面内磁化膜で形成することにより、ＭＲ比を高めて読み出し信号を増大させることが可能となる。

ここで、書き込み閾値電流密度を低減するために垂直磁化膜を用いた１つのＭＴＪを考える。その同じＭＴＪの読み出し特性を同時に向上させることは、次の理由から難しいと考えられる。特開２００７−１４２３６４号公報（対応米国出願ＵＳ２００７０８６１２１（Ａ１））でも述べられているように、書き込み閾値電流密度の低減を実現するためには、記録層（今の場合、第１磁化自由層３０に相当）の飽和磁化は適度に小さいことが望ましい。しなしながら、一般的に、飽和磁化が小さくなると、磁性層のスピン分極率は低下する。スピン分極率が低下すると、読み出し信号の大きさに寄与するＭＲ比が小さくなってしまう。すなわち、書き込み閾値電流密度の低減に好適な垂直磁化膜では、読み出し特性の向上が図り難い。

一方、高いＭＲ比が得られる面内磁化膜（Ｃｏ−Ｆｅ−Ｂ等）を用いた１つのＭＴＪを考える。その同じＭＴＪにおいては、書き込み閾値電流密度を十分に低減することは困難である。また、素子サイズが縮小された場合には、保持情報の熱擾乱耐性の確保が難しくなる。本実施例によれば、垂直磁化膜で形成される第１磁化自由層３０によって情報が保持されるため、十分な熱擾乱耐性が確保される。それは、一般的な垂直磁化膜では、磁気異方性エネルギー密度（Ｋｕ）が十分に大きいためである。

また、本発明では、メモリ搭載型の半導体装置において、要求される機能に応じて適切な種類のＭＲＡＭを選択し配置する。例えば、高速動作が要求される論理回路用のメモリとしては高速動作が可能な電流誘起磁界書き込み型ＭＲＡＭを用い、低電流（大容量・高集積）が要求される主記憶装置用のメモリとしては低電流化（大容量化・高集積化）が可能なスピン注入磁化反転型ＭＲＡＭを用いる。これにより、高速処理と大容量処理とを両立させた不揮発性メモリ混載システム（メモリ搭載型半導体装置）を得ることができる。

また、本発明では、メモリセルが不揮発性であるため、電源オフを基本の状態（インスタントオン）とすることができ、低消費電力化が可能となる。更に、異なる種類のＭＲＡＭを同一チップ上に搭載しても、同一プロセス及び同一材料で製造することができる。それにより、低コスト、かつ短時間で半導体装置を製造することが可能となる。

（第１変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成について説明する。図９は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第１変形例の構成を示す斜視図である。本発明の実施例の第１変形例に係る磁気抵抗効果素子８ａと磁気抵抗効果素子９ａとは同一のチップ上に形成されている。本変形例では、高速動作向けのＭＲＡＭ４用の磁気抵抗効果素子８ａ及び高集積・大容量向けのＭＲＡＭ５用の磁気抵抗効果素子９ａの構成が図２の磁気抵抗効果素子８及び磁気抵抗効果素子９と異なる。

磁気抵抗効果素子８ａは、高速動作向けのＭＲＡＭ４のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。この磁気抵抗効果素子８ａは、磁化自由層１４０、磁化固定層１６０ａ、磁化自由層１４０と磁化固定層１６０ａとの間に設けられた非磁性層１５０、磁化自由層１４０の近傍に設けられた導電層１９０を備えている。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。

磁化自由層１４０、磁化固定層１６０ａ、非磁性層１５０は、図２の磁化自由層１４０、磁化固定層１６０、非磁性層１５０と同じである。ただし、磁化固定層１６０ａには書き込み電流が流されない点で、図２の磁化固定層１６０と異なる。

導電層１９０は、データ書き込み用の配線層であり、導電体で形成されている。導電層１９０内部を流れる書き込み電流が発生する電流誘起磁界により、磁化自由層１４０の磁化の向きが制御される。すなわち、当該電流誘起磁界により、磁気抵抗効果素子８ａはデータが書き込まれる。書き込み電流を磁化固定層（強磁性体）ではなく、銅（Ｃｕ）やアルミニウム（Ａｌ）のような高導電率の導電体で形成された導電層１９０に流すので、書き込み配線抵抗をより低くすることが出来る。導電層１９０は、磁化固定層１６０ａとコンタクト１０１を介して電気的に接続されている。
その他の構成は、図２の場合と同様であるのでその説明を省略する。

次に、本実施例の磁気抵抗効果素子８ａのデータの書き込み方法について説明する。まず、導電層１９０のいずれか一端から他端へ向かって、導電層１９０に書き込み電流を流す。その書き込み電流により発生する電流誘起磁界により、磁化自由層１４０の磁化を反転させる。そのとき、書き込み電流の向きで発生する電流誘起磁界の向きを制御して、磁化自由層１４０の磁化を所望の向きに変化させることが出来る。それにより、磁化自由層１４０に所望のデータを記録する。導電層１９０に書き込み電流を流すこのような書き込み方式は書き込み専用の配線を設けることから、配線層書き込み型とも言うことができる。

次に、本実施例の磁気抵抗効果素子８ａからのデータの読み出し方法について説明する。まず、磁化自由層１４０、非磁性層１５０、磁化固定層１６０ａの経路で読み出し電流を流す。そして、磁化固定層１６０ａの磁化と磁化自由層１４０の磁化との間の相対角に応じた抵抗の変化を検出することでデータを読み出す。たとえば、磁化固定層１６０ａの磁化と磁化自由層１４０の磁化とが平行の場合、低抵抗状態が実現され、磁化固定層１６０ａの磁化と磁化自由層１４０の磁化とが反平行の場合、高抵抗状態が実現される。磁気抵抗効果素子８ａの抵抗の変化が、電圧信号、又は電流信号として検知され、その電圧信号、又は電流信号を用いて磁気抵抗効果素子８ａに記憶されているデータが判別される。

磁気抵抗効果素子９ａは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書き込み型のスピン注入磁化反転型の磁気抵抗効果素子である。この磁気抵抗効果素子９ａは、書き込み用の第１磁気抵抗効果素子と読み出し用の第２磁気抵抗効果素子とを備えている。第１磁気抵抗効果素子は、第１磁化固定層１０、第１磁化自由層３０、及び第１磁化固定層１０と第１磁化自由層３０とに挟まれている第１非磁性層２０を含む。第２磁気抵抗効果素子は、第２磁化自由層４０、第２磁化固定層６０、及び第２磁化固定層６０と第２磁化自由層４０とに挟まれている第２非磁性層５０を含む。また、磁気抵抗効果素子９ａは更に、第１導電層７０及び第２導電層８０を備えている。第１導電層７０は、第１磁化自由層３０及び第２磁化自由層４０に電気的に接続するように設けられている。特に、図９に示されるように、第１導電層７０は、第１磁化自由層３０と第２磁化自由層４０の間に挟まれている。第２導電層８０は、第１導電層７０に電気的に接続するように設けられている。なお、第１導電層７０や第２導電層８０を省略することも可能である。第２導電層８０を省略した実施形態については後に説明される。また、図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。

この磁気抵抗効果素子９ａは、図２における磁気抵抗効果素子９の第１磁気抵抗効果素子と第２磁気抵抗効果素子とを、第１導電層７０を挟んで互いに逆の位置に変更した構成を有している。また、磁化固定層６０は、導電層９０（配線層）とコンタクト１０２を介して電気的に接続されている。

また、第１磁気抵抗効果素子の第１磁化自由層３０と第２磁気抵抗効果素子の第２磁化自由層４０とは、異なる層に形成されているが、互いに磁気的に結合している。言い換えれば、第１磁化自由層３０の磁化状態と第２磁化自由層４０の磁化状態とは、互いに影響を及ぼし合う。特に、図２の場合と同様に、第１磁化自由層３０の磁化状態が第２磁化自由層４０の磁化状態に影響を及ぼすことが重要である。

本発明の実施例に係る磁気抵抗効果素子８ａと磁気抵抗効果素子９ａとは同一のチップ上に形成されている。そして、磁気抵抗効果素子８ａの磁化自由層１４０、非磁性層１５０及び磁化固定層１６０ａは、それぞれ磁気抵抗効果素子９ａの第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０と同一レイヤーに同一材料で同時に形成される。また、導電層１９０は、導電層９０と同一レイヤーに同一材料で同時に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。

次に、本実施例の磁気抵抗効果素子９ａについて、より詳細に説明する。

図１０は、本発明の実施例に係る磁気抵抗効果素子９ａの構成を模式的に示す概略図である。図９に示されるｘｙｚ座標系におけるｘｙ平面図である。なお、磁気抵抗効果素子９ａは複数の層からなる積層構造を有しており、その積層方向がｚ軸方向として規定される。積層構造の各層に平行な平面がｘｙ平面である。

図１０には、ｘｙ平面における、第１磁化自由層３０の重心Ｇ３０及び第２磁化自由層４０の重心Ｇ４０の位置が示されている。ここでいう重心とは、ｘｙ平面における幾何学的な意味での重心である。すなわち、幾何学形状の任意の点ｉの位置ベクトルがＲｉ＝（Ｘｉ，Ｙｉ）であるとき、重心の位置ベクトルＲｇ＝（Ｘｇ，Ｙｇ）は、Σｉ（Ｒｉ−Ｒｇ）＝０の関係を満たす。ここでΣｉは、ｉに関する総和を意味する。例えば、長方形や平行四辺形の場合、重心は対角線の交点であり、楕円形の場合、重心はその中心である。

本実施例によれば、第１磁化自由層３０の重心Ｇ３０と第２磁化自由層４０の重心Ｇ４０は、ｘｙ平面においてずれている。つまり、ｘｙ平面において、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０の重心Ｇ３０から、膜面に平行な“第１の方向”にずれている。図１０で示された例では、第１の方向（ずれ方向）は＋ｘ方向である。第１磁化自由層３０と第２磁化自由層４０は、少なくとも一部オーバーラップしていてもよいし、オーバーラップしていなくてもよい。

尚、各層のｘｙ平面における形状は長方形に限られず、円形、楕円形、ひし形、六角形などであってもよい。また、適切な特性が得られるように、各層の表面に適宜凹凸を設けることも可能である。また、各層の面積についても任意性がある。

磁気抵抗効果素子９ａに関するその他の構成及び原理については、図２の場合と同様であるので、その説明を省略する。また、磁気抵抗効果素子９ａ及び磁気抵抗効果素子８ａの各層の材料については、図２の場合と同様であるので、その説明を省略する。

次に、本実施形態の磁気抵抗効果素子９ａの動作方法、具体的には、書き込み方法及び読み出し方法について説明する。

まず、本実施形態の磁気抵抗効果素子９ａの読み出し方法について説明する。図１１Ａ及び図１１Ｂは、磁気抵抗効果素子９ａへのデータ読み出し方法を説明するための概念図である。データ読み出しでは、磁気抵抗効果による抵抗値の大小が検出される。そのために、第２磁気抵抗効果素子（第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０）が利用され、第２磁化自由層４０と第２磁化固定層６０との間に読み出し電流Ｉｒｅａｄが流される。

図１１Ａには、“０”状態の場合が示されている。この場合、第２磁化自由層４０の磁化方向は、第２磁化固定層６０の磁化方向と略平行であり、第２磁気抵抗効果素子の抵抗値は比較的小さい。一方、図１１Ｂには、“１”状態の場合が示されている。この場合、第２磁化自由層４０の磁化方向は、第２磁化固定層６０の磁化方向と略反平行であり、第２磁気抵抗効果素子の抵抗値は比較的大きい。つまり、読み出し電流Ｉｒｅａｄ、又は読み出し電流Ｉｒｅａｄに応じた読み出し電圧の大きさは、“０”状態あるいは“１”状態によって変化する。従って、その読み出し電流Ｉｒｅａｄあるいは読み出し電圧を所定のリファレンスレベルと比較することにより、“０”状態か“１”状態かを判定することができる。すなわち、磁気抵抗効果素子９ａに記録された情報を読み出すことができる。

尚、図１１Ａ及び図１１Ｂで示された例では、読み出し電流Ｉｒｅａｄが第１導電層７０及び第２導電層８０を経由して流れている。しかしながら、第２磁気抵抗効果素子への読み出し電流Ｉｒｅａｄの流し方は、図１１Ａや図１１Ｂで示された例に限られない。第２磁化自由層４０と第２磁化固定層６０との間で双方向に読み出し電流Ｉｒｅａｄが流れればよく、その他の部分の電流経路は適宜設計され得る。

次に、本実施形態の磁気抵抗効果素子９ａの書き込み方法について説明する。図１２Ａ及び図１２Ｂは、磁気抵抗効果素子９へのデータ書き込み方法を説明するための概念図である。データ書き込みは、「スピン注入磁化反転方式」により実現される。具体的には、第１磁気抵抗効果素子（第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０）が利用され、第１磁化固定層１０と第１磁化自由層３０との間に書き込み電流Ｉｗｒｉｔｅが流される。

図１２Ａには、“０”状態（図１１Ａ参照）から“１”状態（図１１Ｂ参照）への遷移、すなわち、“１”書き込み時の書き込み電流Ｉｗｒｉｔｅの経路が示されている。図１２Ａに示されるように、“０”状態において矢印の方向に書き込み電流Ｉｗｒｉｔｅが導入された場合を考える。この場合、書き込み電流Ｉｗｒｉｔｅは、第１磁化固定層１０から第１非磁性層２０を通して第１磁化自由層３０へ流れ、伝導電子は、第１磁化自由層３０から第１非磁性層２０を通して第１磁化固定層１０へと流れる。図１２Ａでは、第１磁化固定層１０の磁化方向は＋ｚ方向に固定されており、−ｚ方向のスピン角運動量を有する伝導電子は、＋ｚ方向のスピン角運動量を有する伝導電子に比べると、第１磁化固定層１０の界面でより多く反射される。結果として、第１磁化自由層３０内では、−ｚ方向のスピン角運動量を有する電子がマジョリティとなり、−ｚ方向への磁化反転が誘起される。第１磁化自由層３０の磁化が−ｚ方向に反転すると、上述の磁気的結合により、第２磁化自由層４０の磁化は−ｘ方向に回転する。すなわち、図１１Ｂで示された“１”状態が得られる。

一方、図１２Ｂには、“１”状態（図１１Ｂ参照）から“０”状態（図１１Ａ参照）への遷移、すなわち、“０”書き込み時の書き込み電流Ｉｗｒｉｔｅの経路が示されている。図１２Ｂに示されるように、“１”状態において矢印の方向に書き込み電流Ｉｗｒｉｔｅが導入された場合を考える。この場合、書き込み電流Ｉｗｒｉｔｅは、第１磁化自由層３０から第１非磁性層２０を通して第１磁化固定層１０へ流れ、伝導電子は、第１磁化固定層１０から第１非磁性層２０を通して第１磁化自由層３０へと流れる。図１２Ｂでは、第１磁化固定層１０の磁化方向は＋ｚ方向に固定されており、＋ｚ方向のスピン角運動量を有する多くの伝導電子が第１磁化自由層３０へ流れ込む。結果として、第１磁化自由層３０内では、＋ｚ方向のスピン角運動量を有する電子がマジョリティとなり、＋ｚ方向への磁化反転が誘起される。第１磁化自由層３０の磁化が＋ｚ方向に反転すると、上述の磁気的結合により、第２磁化自由層４０の磁化は＋ｘ方向に回転する。すなわち、図１１Ａで示された“０”状態が得られる。

このようにして、“０”状態からの“１”書き込み、及び、“１”状態からの“０”書き込みが実現される。また、図示されていないが、“０”状態からの“０”書き込み、及び、“１”状態からの“１”書き込み、すなわちオーバーライトも可能である。

尚、図１２Ａで示された例では、書き込み電流Ｉｗｒｉｔｅは第１磁気抵抗効果素子から第１導電層７０を経由して第２導電層８０に流れ出し、図１２Ｂで示された例では、書き込み電流Ｉｗｒｉｔｅは第２導電層８０から第１導電層７０を経由して第１磁気抵抗効果素子に流れ込んでいる。しかしながら、第１磁気抵抗効果素子への書き込み電流Ｉｗｒｉｔｅの流し方は、図１２Ａや図１２Ｂで示された例に限られない。第１磁化固定層１０と第１磁化自由層３０との間で双方向に書き込み電流Ｉｗｒｉｔｅが流れればよく、その他の部分の電流経路は適宜設計され得る。

また、第１磁化固定層１０と第１磁化自由層３０との接合に関しては面積が適度に小さいことが望ましい。これは、面積が小さくなるにつれ、電流密度が増加し、書き込みに要する電流値が低減され得るためである。好適には特徴長が１００ｎｍ以下であることが望ましい。

以上に説明されたように、本実施例に係る磁気抵抗効果素子９では、第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０がデータ書き込み時に用いられる。この意味で、第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０は、「書き込み層群」と参照される。一方、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０は、データ読み出し時に用いられる。この意味で、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０は、「読み出し層群」と参照される。

本実施例によれば、書き込み層群と読み出し層群は、別々に設けられるが、磁気結合を通して互いに関連し合っている。書き込み層群の第１磁化自由層３０に書き込まれた情報は、磁気的結合を介して、読み出し層群の第２磁化自由層４０に伝達される。逆に言えば、磁気的結合を介した情報伝達があるため、書き込み用の書き込み層群と読み出し用の読み出し層群を別々に設けることが可能となる。従って、所望の特性が得られるように書き込み層群と読み出し層群をそれぞれ独立に最適化することができ、結果として、書き込み特性の向上と読み出し特性の向上を同時に実現することが可能となる。例えば、書き込み閾値電流密度の低減のために適切な材料特性を有する垂直磁化膜を書き込み層群に適用し、且つ、高いＭＲ比を発現するＭＴＪを読み出し層群に適用することができる。

（第２変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第２変形例の構成について説明する。図１３は、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第２変形例の構成を示す斜視図である。本発明の実施例の第２変形例に係る磁気抵抗効果素子８ｂと磁気抵抗効果素子９ｂとは同一のチップ上に形成されている。本変形例では、高速動作向けのＭＲＡＭ４用の磁気抵抗効果素子８ｂ及び高集積・大容量（低電流）向けのＭＲＡＭ５用の磁気抵抗効果素子９ｂの構成がそれぞれ図２の磁気抵抗効果素子８及び磁気抵抗効果素子９と異なる。

磁気抵抗効果素子８ｂは、高速動作向けのＭＲＡＭ４のメモリセルに用いられている。電流誘起磁界書き込み型の磁気抵抗効果素子である。この磁気抵抗効果素子８ｂは、磁化自由層１４０、磁化固定層１６０、磁化自由層１４０と磁化固定層１６０との間に設けられた非磁性層１５０、磁化固定層１６０を挟んで非磁性層１５０と反対側に設けられた非磁性層１５１、及び非磁性層１５１を挟んで磁化固定層１６０と反対側に設けられた磁化自由層１４０ａを備えている。図示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。

磁化自由層１４０、磁化固定層１６０、非磁性層１５０は、図２の磁化自由層１４０、磁化固定層１６０、非磁性層１５０と同じである。ただし、磁気抵抗効果素子８ｂは、磁化固定層１６０を挟んで非磁性層１５０と反対側に設けられた磁化自由層１４０ａを備えている点で、図２の磁気抵抗効果素子８と異なる。

磁化自由層１４０ａは、好適には磁化自由層１４０と同じ強磁性体の材料で形成され、同じ面内磁気異方性を有し、反転可能な逆方向の磁化を有している。磁化自由層６０ａは、磁化自由層６０と反強磁性的に磁気結合し、互いの磁化を安定化させている。また、磁化固定層１６０を挟んで両側に位置する磁化自由層１４０ａと磁化自由層１４０は、書き込み動作時に、磁化固定層１６０を流れる書き込み電流により発生する電流誘起磁界を増幅する機能を有している。非磁性層１５１は磁化固定層１６０と磁化自由層１４０ａとの間での磁気結合を切る働きを有する。非磁性層１５１は非磁性体であればどのような材料を用いてもよい。
その他の構成は、図２の場合と同様であるのでその説明を省略する。

次に、本実施例の磁気抵抗効果素子８ｂのデータの書き込み方法については、磁化固定層１６０を流れる書き込み電流による電流誘起磁界が磁化自由層１４０ａと磁化自由層１４０とによって増幅される点や、その電流誘起磁界により磁化自由層１４０ａが磁化自由層１４０と逆向きに磁化される点を除けば、図２の場合と同様であるのでその説明を省略する。磁化自由層１４０ａと磁化自由層１４０との中間に書き込み配線層となる磁化固定層１６０が位置し、ここに書き込み電流を流すこのような書き込み方式を中間配線層書き込み型とも言うことができる。
また、本実施例の磁気抵抗効果素子８ｂからのデータの読み出し方法については、図２の場合と同様であるのでその説明を省略する。

また、図１３では磁化自由層１４０と磁化自由層１４０ａはほぼ同じ形状であるものとして描かれているが、この２層の形状は異なってもよい。例えば磁化自由層１４０ａは磁化固定層１６０と同形状をしていてもよい。この場合には磁化自由層１４０ａの磁化は定常状態ではその長手方向であるｙ方向を向き、磁化固定層１６０に電流が導入されたときに、電流誘起磁界の方向に回転し、磁化自由層１４０に効率的に磁界を印加することができる。このような役割を有する磁化自由層１４０ａはしばしばクラッド層、またはヨーク層などと参照される。

磁気抵抗効果素子９ｂは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書き込み型のスピン注入磁化反転型の磁気抵抗効果素子である。この磁気抵抗効果素子９ｂは、書き込み用の第１磁気抵抗効果素子と読み出し用の第２磁気抵抗効果素子とを備えている。

この磁気抵抗効果素子９ｂは、図２の磁気抵抗効果素子９と同じである。ただし、第２磁化固定層６０下に非磁性層５１と磁性層４１を有している点で図２の磁気抵抗効果素子９と異なる。ただし、非磁性層５１と磁性層４１は、素子動作に影響は無いので、無くてもよい。
その他の構成や動作は、図２の場合と同様であるのでその説明を省略する。

本発明の実施例に係る磁気抵抗効果素子８ｂと磁気抵抗効果素子９ｂとは同一のチップ上に形成されている。そして、磁気抵抗効果素子８ｂの磁化自由層１４０、非磁性層１５０、磁化固定層１６０及び磁化自由層１４０ａは、それぞれ磁気抵抗効果素子９ｂの第２磁化自由層４０、第２非磁性層５０、第２磁化固定層４０及び磁性層４１と同一レイヤーに同一材料で同時に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。

（第３変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第３変形例の構成について説明する。第３の変形例は、磁気抵抗効果素子９ｃを構成する各層のｚ軸方向（積層方向）の位置関係に関する。磁気抵抗効果素子９ｃは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書き込み型のスピン注入磁化反転型の磁気抵抗効果素子である。

上述の通り、第１磁化固定層１０、第１非磁性層２０及び第１磁化自由層３０は、「書き込み層群」を構成しており、第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０は、「読み出し層群」を構成している。また、第１導電層７０及び第２導電層８０は、書き込み層群及び読み出し層群に電流を導入する「プラグ群」を構成している。これら書き込み層群、読み出し層群、及びプラグ群の位置関係は、既出の例で示されたものに限られない。書き込み層群の第１磁化自由層３０と読み出し層群の第２磁化自由層４０が、異なる層に形成され、互いに磁気的に結合していればよい。

図１４Ａ〜図１４Ｃは、本実施例に係る磁気抵抗効果素子の第３変形例の構成を模式的に示す概略図である。詳細には、図１４Ａは斜視図であり、図１４Ｂ及び図１４Ｃは、それぞれ、図１４Ａに示されるｘｙｚ座標系におけるｘｙ平面図、ｘｚ断面図である。

図１４Ａ〜図１４Ｃで示される例では、書き込み層群が読み出し層群に対して上層に設けられている。一方、第２導電層８０は、第１導電層７０に対して書き込み層群側（上方側）に設けられている。この場合も、書き込み層群の第１磁化自由層３０と読み出し層群の第２磁化自由層４０が、互いに磁気的に結合している。更に、ｘｙ平面において、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０の重心Ｇ３０からずれている。従って、第１磁化自由層３０からの放射状に広がる漏れ磁界により、第２磁化自由層４０の磁化方向は一意に定まる。

既出の例と同様に、書き込み電流Ｉｗｒｉｔｅは、プラグ群から書き込み層群へ流れる、あるいは、書き込み層群からプラグ群へ流れる。書き込み電流Ｉｗｒｉｔｅの方向を変えることにより、“０”書き込みと“１”書き込みの両方を実現可能である。また、既出の例と同様に、プラグ群を用いることにより、読み出し電流Ｉｒｅａｄが読み出し層群に導入される。

これらの他にも、書き込み層群、読み出し層群、及びプラグ群の位置関係としては様々考えられ得る。但し、第１磁化自由層３０と第２磁化自由層４０との間の磁気的結合の強度を高めるためには、第１磁化自由層３０と第２磁化自由層４０との間の距離は小さいことが好ましい。従って、上述の通り、第１磁化固定層１０、第１非磁性層２０、第１磁化自由層３０、第１導電層７０、第２磁化自由層４０、第２非磁性層５０、及び第２磁化固定層６０が、この順番で下からあるいは上から積層されていることが好ましい。尚、後述されるように、第１導電層７０は省略することも可能である。

本変形例において、図２のＭＲＡＭ４用の磁気抵抗効果素子８についても、図２の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る磁気抵抗効果素子９ｃと磁気抵抗効果素子８とを同一のチップ上に形成することができる。磁気抵抗効果素子８の磁化自由層１４０、非磁性層１５０及び磁化固定層１６０は、それぞれ磁気抵抗効果素子９ｃの第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０と同一レイヤーに同一材料で同時に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。

同様に、図９のＭＲＡＭ４用の磁気抵抗効果素子８ａについても、図９の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る磁気抵抗効果素子９ｃと磁気抵抗効果素子８ａとを各層を同一レイヤーに同一材料で同時に同一のチップ上に形成することができる。同様に、図１３のＭＲＡＭ４用の磁気抵抗効果素子８ｂについても、図１３の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る磁気抵抗効果素子９ｃと磁気抵抗効果素子８ｂとを各層を同一レイヤーに同一材料で同時に同一のチップ上に形成することができる。これらの場合でも、同一のプロセスでの形成が可能である。

（第４変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第４変形例の構成について説明する。第４変形例は、磁気抵抗効果素子９ｄを構成する書き込み層群の数に関する。磁気抵抗効果素子９ｄは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書き込み型のスピン注入磁化反転型の磁気抵抗効果素子である。

第４の変形例に係る磁気抵抗効果素子９ｄは、複数の書き込み層群を備える。そして、複数の書き込み層群の各々が、上述の第１磁化固定層１０、第１非磁性層２０、及び第１磁化自由層３０を有する。

図１５Ａ〜図１５Ｃは、本実施例に係る磁気抵抗効果素子の第４変形例の構成を模式的に示す概略図である。詳細には、図１５Ａは、磁気抵抗効果素子９ｄの構造の一例を示す斜視図である。図１５Ｂ及び図１５Ｃのそれぞれは、図１５Ａで示された構造のｘｙ平面図及びｘｚ側面図である。図１５Ａ〜図１５Ｃで示される例では、磁気抵抗効果素子９ｄは、第１の書き込み層群、第２の書き込み層群、第１導電層７０、及び読み出し層群（４０〜６０）を備えている。第１の書き込み層群は、第１磁化固定層１０ａ、第１非磁性層２０ａ、及び第１磁化自由層３０ａから構成されている。第２の書き込み層群は、第１磁化固定層１０ｂ、第１非磁性層２０ｂ、及び第１磁化自由層３０ｂから構成されている。

好適には、第１磁化固定層１０ａと第１磁化固定層１０ｂとは、同じ層に形成され、同じ材質、形状、膜厚を有する。また、第１非磁性層２０ａと第１非磁性層２０ｂとは、同じ層に形成され、同じ材質、形状、膜厚を有する。また、第１磁化自由層３０ａと第１磁化自由層３０ｂとは、同じ層に形成され、同じ材質、形状、膜厚を有する。同じ層、同じ材質、同じ膜厚を有することで、同一のプロセスで形成することが出来る。図１５Ａ〜図１５Ｃで示される例では、第１磁化自由層３０ａと第１磁化自由層３０ｂは共に、第１導電層７０の一方の面に接触しており、他方の面には第２磁化自由層４０が接触している。

第１磁化自由層３０ａと第２磁化自由層４０は、互いに磁気的に結合している。また、ｘｙ平面において、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０ａの重心Ｇ３０ａからずれている。従って、第１磁化自由層３０ａの磁化は、第２磁化自由層４０に対して面内方向の磁気力を及ぼす。同様に、第１磁化自由層３０ｂと第２磁化自由層４０は、互いに磁気的に結合している。また、ｘｙ平面において、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０ｂの重心Ｇ３０ｂからずれている。従って、第１磁化自由層３０ｂの磁化は、第２磁化自由層４０に対して面内方向の磁気力を及ぼす。

好適には、ｘｙ平面において、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０ａの重心Ｇ３０ａと第１磁化自由層３０ｂの重心Ｇ３０ｂとの間に位置する。特に、ｘｙ平面において、第１磁化自由層３０ａの重心Ｇ３０ａ、第２磁化自由層４０の重心Ｇ４０、及び第１磁化自由層３０ｂの重心Ｇ３０ｂが、一直線上に並んでいることが好適である。図１５Ａ〜図１５Ｃで示される例では、第２磁化自由層４０の重心Ｇ４０は第１磁化自由層３０ａの重心Ｇ３０ａから＋ｘ方向にずれており、更に、第１磁化自由層３０ｂの重心Ｇ３０ｂは第２磁化自由層４０の重心Ｇ４０から＋ｘ方向にずれている。

図１６Ａ及び図１６Ｂのそれぞれは、図１５Ａ〜図１５Ｃで示された磁気抵抗効果素子９ｄが取り得る２つのメモリ状態を例示している。図１６Ａ及び図１６Ｂで示される例では、第１磁化固定層１０ａ、１０ｂの磁化方向は、互いに平行であり、同じ＋ｚ方向に固定されている。第２磁化固定層６０の磁化方向は、＋ｘ方向に固定されている。

図１６Ａでは、第１磁化自由層３０ａの磁化は＋ｚ方向を向き、一方、第１磁化自由層３０ｂの磁化は−ｚ方向を向いている。すなわち、第１磁化自由層３０ａ、３０ｂの磁化方向は、互いに略反平行である。この場合、第１磁化自由層３０ａ、３０ｂからの漏れ磁界は共に、第２磁化自由層４０の重心Ｇ４０の位置において＋ｘ成分を有する。それは、第２磁化自由層４０の重心Ｇ４０が、第１磁化自由層３０ａ、３０ｂの重心Ｇ３０ａ、Ｇ３０ｂの間に位置しているからである。言い換えれば、重心Ｇ４０が重心Ｇ３０ａ、Ｇ３０ｂの間に位置し、第１磁化自由層３０ａ、３０ｂの磁化方向が反平行のため、第１磁化自由層３０ａ、３０ｂによる磁気力は第２磁化自由層４０の位置において互いに強め合う。磁気力の強め合い効果は、重心Ｇ３０ａ、Ｇ４０、Ｇ３０ｂが一直線上に並んでいるときに最大となり、好適である。このように、第１磁化自由層３０ａ、３０ｂと第２磁化自由層４０との磁気的結合により、第２磁化自由層４０の磁化は＋ｘ方向の成分を持つことになる。このとき、第２磁化自由層４０の磁化方向は、第２磁化固定層６０の磁化方向と “平行”な成分を持ち、第２磁気抵抗効果素子の抵抗値は比較的小さくなる（“０”状態）。

一方、図１６Ｂでは、第１磁化自由層３０ａの磁化は−ｚ方向を向き、第１磁化自由層３０ｂの磁化は＋ｚ方向を向いている。この場合、第１磁化自由層３０ａ、３０ｂからの漏れ磁界は共に、第２磁化自由層４０の重心Ｇ４０の位置において−ｘ成分を有する。結果として、第２磁化自由層４０の磁化は−ｘ方向の成分を持つことになる。このとき、第２磁化自由層４０の磁化方向は、第２磁化固定層６０の磁化方向と“反平行”な成分を持ち、第２磁気抵抗効果素子の抵抗値は比較的大きくなる（“１”状態）。

第１磁化自由層３０ａ、３０ｂの一方の磁化方向を反転させるとき、他方の磁化方向も同時に反転させる必要がある。そのため、データ書き込み時には、書き込み層群の各々において、第１磁化固定層１０と第１磁化自由層３０との間に書き込み電流Ｉｗｒｉｔｅが流される。それぞれの書き込み層群における書き込み電流Ｉｗｒｉｔｅの方向は、それぞれの第１磁化自由層３０の磁化が反転するように適宜設定される。

図１７Ａは、第４の変形例における書き込み電流Ｉｗｒｉｔｅの一例を示している。上述の通り、第１磁化固定層１０ａ、１０ｂの磁化方向は互いに平行であり、第１磁化自由層３０ａ、３０ｂの磁化方向は互いに反平行である。従って、第１の書き込み層群の第１磁化固定層１０ａと第１磁化自由層３０ａとの間を流れる書き込み電流Ｉｗｒｉｔｅの方向は、第２の書き込み層群の第１磁化固定層１０ｂと第１磁化自由層３０ｂとの間を流れる書き込み電流Ｉｗｒｉｔｅの方向と逆に設定される。つまり、一方の書き込み層群において、書き込み電流Ｉｗｒｉｔｅが第１磁化固定層１０から第１磁化自由層３０へ流れるとき、他方の書き込み層群においては、書き込み電流Ｉｗｒｉｔｅは第１磁化自由層３０から第１磁化固定層１０へ流れる。その結果、第１磁化自由層３０ａ、３０ｂの反平行磁化は共に反転する。図１７Ａで示される例では、書き込み電流Ｉｗｒｉｔｅは、第１導電層７０を経由して第１の書き込み層群と第２の書き込み層群の間に流され、その書き込み電流Ｉｗｒｉｔｅの方向を変えることにより、“０”書き込みと“１”書き込みの両方を実現可能である。但し、書き込み電流Ｉｗｒｉｔｅの導入方法はそれに限られない。

データ読み出し時には、読み出し層群の第２磁化自由層４０と第２磁化固定層６０との間に読み出し電流Ｉｒｅａｄが流される。読み出し層群への読み出し電流Ｉｒｅａｄの導入方法は、適宜設計され得る。図１７Ｂは、第４の変形例における読み出し電流Ｉｒｅａｄの導入方法の一例を示している。図１７Ｂで示された例では、読み出し電流Ｉｒｅａｄは、第２の書き込み層群を経由して導入される。読み出し電流Ｉｒｅａｄは、第１の書き込み層群を経由してもよいし、第１の書き込み層群と第２の書き込み層群の両方を経由しても構わない。

第４の変形例は、既出の変形例と組み合わせ可能である。また、第４の変形例によれば、次の効果が追加的に得られる。まず、読み出し信号が更に増大する。本変形例においては、第２磁化自由層４０の磁化の回転に寄与する漏れ磁界の発生源である第１磁化自由層３０が二つ以上設けられる。従って、第２磁化自由層４０に作用する磁界の大きさは２倍以上となり、第２磁化自由層４０の磁化はより大きく回転することになる。これにより、大きな磁気抵抗効果が発現され、大きな読み出し信号が得られる。

また、製造プロセスが簡略化される。すなわち、本変形例によれば、第１の書き込み層群と第２の書き込み層群は、同一工程で製造することが可能である。従って、製造工程数が削減され、製造コストが低減される。

本変形例において、図２のＭＲＡＭ４用の磁気抵抗効果素子８の磁化自由層１４０、非磁性層１５０及び磁化固定層１６０を、読み出し層群の第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０と同一レイヤーに同一材料で同時に形成することができる。その場合、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。

同様にすれば、図９のＭＲＡＭ４用の磁気抵抗効果素子８ａについても、図９の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る磁気抵抗効果素子９ｄと磁気抵抗効果素子８ａとを各層を同一レイヤーに同一材料で同時に同一のチップ上に形成することができる。同様に、図１３のＭＲＡＭ４用の磁気抵抗効果素子８ｂについても、図１３の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る磁気抵抗効果素子９ｄと磁気抵抗効果素子８ｂとを各層を同一レイヤーに同一材料で同時に同一のチップ上に形成することができる。これらの場合でも、同一のプロセスでの形成が可能である。

（第５変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第５変形例の構成について説明する。第５変形例は、磁気抵抗効果素子９ｅを構成する第１磁化自由層３０と第２磁化自由層４０のｘｙ平面内の位置関係に関する。磁気抵抗効果素子９ｄは、高集積・大容量（低電流）向けのＭＲＡＭ５のメモリセルに用いられている。スピン偏極電流書き込み型のスピン注入磁化反転型の磁気抵抗効果素子である。

第５変形例に係る磁気抵抗効果素子９ｅは、第１磁化自由層３０と第２磁化自由層４０の位置関係は既出の例に限られない。ｘｙ平面において、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０の重心Ｇ３０に対して“第１の方向”に位置していればよい。

図１８Ａ〜図１８Ｄは、本実施例に係る磁気抵抗効果素子の第５変形例の構成を模式的に示す概略図である。詳細には、図１８Ａは、磁気抵抗効果素子９ｅの構造の一例を示す斜視図である。図１８Ｂ、図１８Ｃ及び図１８Ｄのそれぞれは、図１８Ａで示された構造のｘｙ平面図、ｘｚ断面図及びｙｚ断面図である。磁気抵抗効果素子９ｅで示される例では、ｘｙ平面における第１磁化自由層３０と第２磁化自由層４０とのずれ方向（第１の方向）が、第１導電層７０の長手方向と異なっている。具体的には、第１導電層７０の長手方向はｘ軸方向であり、第１の方向はｘ軸方向と異なるｙ軸方向である。すなわち、ｘｙ平面において、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０の重心Ｇ３０からｙ軸方向にずれている。従って、第１磁化自由層３０からの放射状に広がる漏れ磁界により、第２磁化自由層４０の磁化方向は一意に定まる。この場合、第２磁化自由層４０の磁化方向は、第１磁化自由層３０の磁化方向に応じて、＋ｙ方向あるいは−ｙ方向の成分を持つ。第２磁化固定層６０の磁化方向は、＋ｙ方向と−ｙ方向のいずれか一方に固定されることが望ましい。

本変形例において、図２のＭＲＡＭ４用の磁気抵抗効果素子８の磁化自由層１４０、非磁性層１５０及び磁化固定層１６０を、磁気抵抗効果素子９ｅの読み出し層群の第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０と同一レイヤーに同一材料で同時に形成することができる。その場合、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。

同様にすれば、図９のＭＲＡＭ４用の磁気抵抗効果素子８ａについても、図９の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る磁気抵抗効果素子９ｅと磁気抵抗効果素子８ａとを各層を同一レイヤーに同一材料で同時に同一のチップ上に形成することができる。同様に、図１３のＭＲＡＭ４用の磁気抵抗効果素子８ｂについても、図１３の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る磁気抵抗効果素子９ｅと磁気抵抗効果素子８ａとを各層を同一レイヤーに同一材料で同時に同一のチップ上に形成することができる。これらの場合でも、同一のプロセスでの形成が可能である。

（第６変形例）
次に、本発明の実施例に係る各ＭＲＡＭにおける磁気抵抗効果素子の第６変形例の構成について説明する。第６の変形例では、磁気抵抗効果素子９ｆを構成する第２導電層８０が省略される。磁気抵抗効果素子９ｄは、高集積・大容量（低電流）向けのＭＲＡＭ５（書き込み電流が０．５ｍＡ以下であることが望ましい）のメモリセルに用いられている。スピン偏極電流書き込み型のスピン注入磁化反転型の磁気抵抗効果素子である。

図１９Ａ〜図１９Ｃは、本実施例に係る磁気抵抗効果素子の第６変形例の構成を模式的に示す概略図である。詳細には図１９Ａは、磁気抵抗効果素子９ｆの構造の一例を示す斜視図である。図１９Ｂ及び図１９Ｃのそれぞれは、図１９Ａで示された構造のｘｙ平面図及びｘｚ側面図である。図１９Ａ〜図１９Ｃに示されるように、第２導電層８０は省略され、磁気抵抗効果素子９ｆは２端子の素子となる。この場合でも、第１磁化自由層３０と第２磁化自由層４０は磁気的に結合しており、また、第２磁化自由層４０の重心Ｇ４０は、第１磁化自由層３０の重心Ｇ３０からずれている。従って、第１磁化自由層３０の磁化方向に応じて、第２磁化自由層４０の磁化方向は一意に定まる。

図２０Ａ及び図２０Ｂは、本変形例における書き込み電流Ｉｗｒｉｔｅ及び読み出し電流Ｉｒｅａｄの経路をそれぞれ示している。本変形例に係る磁気抵抗効果素子９ｆは２端子の素子であるため、データ書き込み時に書き込み層群に導入される書き込み電流Ｉｗｒｉｔｅは、読み出し層群にも流れる。また、データ読み出し時に読み出し層群に導入される読み出し電流Ｉｒｅａｄは、書き込み層群にも流れる。すなわち、書き込み電流Ｉｗｒｉｔｅの経路と読み出し電流Ｉｒｅａｄの経路は同一となる。

従って、データ読み出し時に、読み出し電流Ｉｒｅａｄにより第１磁化自由層３０においてスピン注入磁化反転が発生することを防止する必要がある。そのために、読み出し電流Ｉｒｅａｄは小さく設定される。また、データ書き込み時に、書き込み電流Ｉｗｒｉｔｅにより第２磁化自由層４０においてスピン注入磁化反転が発生することを防止する必要がある。そのためには、読み出し層群（４０、５０、６０）を流れる書き込み電流Ｉｗｒｉｔｅの電流密度を、書き込み層群（１０、２０、３０）を流れる書き込み電流Ｉｗｒｉｔｅの電流密度よりも小さくすることが望ましい。例えば、読み出し層群のｘｙ平面における面積は、書き込み層群のｘｙ平面における面積より大きく設計される。

第６変形例によれば、磁気抵抗効果素子９ｆが２端子の素子となるため、１つのメモリセルあたり１つのトランジスタが設けられるとよい。第１磁化固定層１０か第２磁化固定層６０のいずれか一方に、トランジスタが接続されればよい。例えば、図７Ａで示された回路構成から、トランジスタＭ２とビット線ＢＬ２を省くことができる。その結果、磁気メモリセルの面積が低減される。第６変形例は、他の変形例と組み合わせ可能である。

本変形例において、図２のＭＲＡＭ４用の磁気抵抗効果素子８について、図２の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係ると磁気抵抗効果素子９ｆと磁気抵抗効果素子８は同一のチップ上に形成される。磁気抵抗効果素子８の磁化自由層１４０、非磁性層１５０及び磁化固定層１６０は、それぞれ磁気抵抗効果素子９ｆの第２磁化自由層４０、第２非磁性層５０及び第２磁化固定層６０と同一レイヤーに同一材料で同時に形成される。すなわち、ＭＲＡＭ４とＭＲＡＭ５とは、同一のプロセスでの形成が可能であり、プロセス数は増大しない。それにより、低コスト、且つ短時間で半導体装置１を製造することが可能となる。

同様にすれば、図９のＭＲＡＭ４用の磁気抵抗効果素子８ａについても、図９の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る磁気抵抗効果素子９ｆと磁気抵抗効果素子８ａとを各層を同一レイヤーに同一材料で同時に同一のチップ上に形成することができる。同様に、図１３のＭＲＡＭ４用の磁気抵抗効果素子８ｂについても、図１３の場合と同様の組み合わせで半導体装置１を構成することが出来る。すなわち、本変形例に係る磁気抵抗効果素子９ｆと磁気抵抗効果素子８ｂとを各層を同一レイヤーに同一材料で同時に同一のチップ上に形成することができる。これらの場合でも、同一のプロセスでの形成が可能である。

これまでに説明された変形例以外にも、様々な変形例が考えられ得る。例えば、書き込み電流経路に、発熱効果を有する材料が挿入されてもよい。この場合、発熱により素子の温度が上昇し、データ書き込み時に熱アシスト記録効果が得られる。また、磁気抵抗効果素子の近傍に配線を配置し、その配線に電流を流すことにより誘起される磁界を、スピン注入磁化反転時のアシスト磁界として用いてもよい。

なお、以上には本発明の実施例、及びその様々な変形例が記載されているが、本発明は、上述の実施例及び変形例に限定して解釈されてはならない。上述の変形例は、矛盾しない限り、その複数が組み合わせて適用可能であることは、当業者には容易に理解されよう。

以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。

本発明の半導体装置は、メモリ混載型の半導体装置として、内部のメモリにおける高速処理と大容量処理とを両立させることができる。

この出願は、２００８年３月７日に出願された特許出願番号２００８−０５８４９４号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (22)

1. 第１メモリセルを有する第１磁気ランダムアクセスメモリと、
   前記第１メモリセルと比較して高速で動作する第２メモリセルを有し、前記第１磁気ランダムアクセスメモリと同一チップ内に設けられた第２磁気ランダムアクセスメモリとを具備し、
   前記第１磁気ランダムアクセスメモリは、スピン偏極電流書き込み型磁気ランダムアクセスメモリであり、
   前記第２磁気ランダムアクセスメモリは、電流誘起磁界書き込み型磁気ランダムアクセスメモリであり、
   前記第１メモリセルは、
   磁化方向が固定された第１磁化固定層と、
   磁化方向が反転可能な第１磁化自由層と、
   前記第１磁化固定層と前記第１磁化自由層とに挟まれた第１非磁性層と、
   磁化方向が固定された第２磁化固定層と、
   磁化方向が反転可能な第２磁化自由層と、
   前記第２磁化固定層と前記第２磁化自由層とに挟まれた第２非磁性層と
   を備え、
   前記第１磁化固定層と前記第１磁化自由層は、強磁性体から構成され、且つ、垂直磁気異方性を有し、
   前記第２磁化固定層と前記第２磁化自由層は、強磁性体から構成され、且つ、面内磁気異方性を有し、
   前記第１磁化自由層と前記第２磁化自由層は、互いに磁気的に結合しており、
   各層に平行な第１平面において、前記第２磁化自由層の重心は、前記第１磁化自由層の重心からずれ、
   前記第２磁化固定層の磁化方向は、前記第１磁化自由層と前記第２磁化自由層との間の重心のずれ方向と略平行あるいは略反平行であり、
   前記第２メモリセルは、
   第３磁化自由層と、
   第３磁化固定層と、
   前記第３磁化自由層と前記第３磁化固定層との間に設けられた第３非磁性層とを備え、
   前記第３磁化自由層及び前記第３磁化固定層は、強磁性体から構成されている
   半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記第３磁化自由層及び前記第３磁化固定層は、面内磁気異方性を有し、
   前記第２磁化自由層と前記第３磁化自由層とは、同一のレイヤーに設けられ、
   前記第２磁化固定層と前記第３磁化固定層とは、別の同一のレイヤーに設けられている
   半導体装置。
3. 請求項２に記載の半導体装置であって、
   前記第１メモリセルは、前記第１磁化自由層と前記第１磁化固定層との間に書き込み電流が流され、前記第２磁化自由層と前記第２磁化固定層との間に読み出し電流が流される
   半導体装置。
4. 請求項１乃至３のいずれか一項に記載の半導体装置であって、
   前記第２メモリセルは、前記第３磁化固定層に書き込み電流が流れる
   半導体装置。
5. 請求項１乃至３のいずれか一項に記載の半導体装置であって、
   前記第２メモリセルは、前記第３磁化自由層の近傍に設けられ、書き込み電流が流れる書き込み配線を更に含む
   半導体装置。
6. 請求項１乃至３のいずれか一項に記載の半導体装置であって、
   前記第２メモリセルは、前記第３磁化固定層を挟んで前記第２非磁性層と反対側に設けられ、強磁性体から構成された第４磁化自由層を更に含み、前記第３磁化固定層に書き込み電流が流れる
   半導体装置。
7. 請求項１乃至６のいずれか一項に記載の半導体装置であって、
   前記第１メモリセルは、前記第１平面において、前記第１磁化固定層の面積は、前記第１磁化自由層の面積より大きい
   半導体装置。
8. 請求項１乃至７のいずれか一項に記載の半導体装置であって、
   前記第１メモリセルは、前記第１平面において、前記第２磁化固定層の面積は、前記第２磁化自由層の面積より小さい
   半導体装置。
9. 請求項１乃至８のいずれか一項に記載の半導体装置であって、
   前記第１メモリセルは、前記第１磁化自由層と前記第２磁化自由層の間に挟まれた第１導電層を更に備える
   半導体装置。
10. 請求項９に記載の半導体装置であって、
    前記第１メモリセルは、前記第１導電層が磁性体で形成される
    半導体装置。
11. 請求項１乃至８のいずれか一項に記載の半導体装置であって、
    前記第１メモリセルは、前記第２磁化自由層が前記第１磁化自由層の一方の面に接触している
    半導体装置。
12. 請求項１１に記載の半導体装置であって、
    前記第１メモリセルは、前記第２磁化自由層に電気的に接続された第２導電層を更に備える
    半導体装置。
13. 請求項１乃至１１のいずれか一項に記載の半導体装置であって、
    前記第１メモリセルは、前記第１磁化自由層と前記第１磁化固定層との間に書き込み電流が流れ、更に、前記第２磁化自由層と前記第２磁化固定層との間にも流れる
    半導体装置。
14. 請求項１３に記載の半導体装置であって、
    前記第１メモリセルは、前記第２磁化自由層と前記第２磁化固定層との間に流れる前記書き込み電流の電流密度が、前記第１磁化自由層と前記第１磁化固定層との間に流れる前記書き込み電流の電流密度より小さい
    半導体装置。
15. 請求項１乃至１１のいずれか一項に記載の半導体装置であって、
    前記第１メモリセルは、複数の書き込み層群を備え、
    前記複数の書き込み層群の各々が、前記第１磁化固定層、前記第１磁化自由層、及び前記第１非磁性層を有する
    半導体装置。
16. 請求項１５に記載の半導体装置であって、
    前記第１メモリセルは、前記複数の書き込み層群が、第１書き込み層群と第２書き込み層群を含み、
    前記第１平面において、前記第２磁化自由層の重心は、前記第１書き込み層群の前記第１磁化自由層の重心と前記第２書き込み層群の前記第１磁化自由層の重心との間に位置する
    半導体装置。
17. 請求項１６に記載の半導体装置であって、
    前記第１メモリセルは、前記第１平面において、前記第１書き込み層群の前記第１磁化自由層の重心と、前記第２磁化自由層の重心と、前記第２書き込み層群の前記第１磁化自由層の重心が、一直線上に並ぶ
    半導体装置。
18. 請求項１６又は１７に記載の半導体装置であって、
    前記第１メモリセルは、前記第１書き込み層群の前記第１磁化自由層の磁化方向が、前記第２書き込み層群の前記第１磁化自由層の磁化方向と反平行である
    半導体装置。
19. 請求項１８に記載の半導体装置であって、
    前記第１メモリセルは、前記第１書き込み層群の前記第１磁化固定層の磁化方向が、前記第２書き込み層群の前記第１磁化固定層の磁化方向と平行である
    半導体装置。
20. 請求項１９に記載の半導体装置であって、
    前記第１メモリセルは、前記第１書き込み層群と前記第２書き込み層群の各々において、前記第１磁化自由層と前記第１磁化固定層との間に書き込み電流が流され、
    前記第１書き込み層群を流れる前記書き込み電流の方向は、前記第２書き込み層群を流れる前記書き込み電流の方向の逆である
    半導体装置。
21. 請求項１乃至２０のいずれか一項に記載の半導体装置であって、
    前記第１メモリセルは、前記第２非磁性層が、Ｍｇ−Ｏを含有する
    半導体装置。
22. 請求項１乃至２１のいずれか一項に記載の半導体装置であって、
    前記第１メモリセルは、前記第２磁化自由層と前記第２磁化固定層のうちの少なくとも一つが、Ｃｏ−Ｆｅ−Ｂを含有する
    半導体装置。

Images