JP5723311B2 - 磁気トンネル接合素子および磁気メモリ - Google Patents
磁気トンネル接合素子および磁気メモリ Download PDFInfo
- Publication number
- JP5723311B2 JP5723311B2 JP2012066067A JP2012066067A JP5723311B2 JP 5723311 B2 JP5723311 B2 JP 5723311B2 JP 2012066067 A JP2012066067 A JP 2012066067A JP 2012066067 A JP2012066067 A JP 2012066067A JP 5723311 B2 JP5723311 B2 JP 5723311B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ferromagnetic layer
- ferromagnetic
- magnetization
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
第1実施形態による磁気トンネル接合素子(以下、MTJ素子ともいう)を図1Aに示す。この第1実施形態のMTJ素子1は、強磁性層11、トンネルバリア層13、イオン伝導層15a、イオン源層15b、および強磁性層17がこの順序で積層された構造を有している。なお、逆の順序で積層された構造、すなわち強磁性層17、イオン源層15b、イオン伝導層15a、トンネルバリア層13、および強磁性層11がこの順序で積層された構造であってもよい。イオン伝導層15aおよびイオン源層15bが抵抗変化層15を構成する。
次に、読み出し方法について説明する。
次に、書き込み方法について図5(a)、5(b)を参照して説明する。図5(a)、5(b)はそれぞれ、書き込み工程において、強磁性層11、17間に印加される電圧および電流を示す波形図である。
第2実施形態によるMTJ素子を図6に示す。この第2実施形態のMTJ素子1Aは、図1Aまたは図1Bに示す第1実施形態またはその変形例のMTJ素子1において、強磁性層17に対してイオン源層15bと反対側に強磁性層19が設けられ、強磁性層17と強磁性層19との間に非磁性金属層18が設けられた構成を有している。なお、図6においては、図1Aに示す第1実施形態のMTJ素子において、強磁性層17に対してイオン源層15bと反対側に強磁性層19が設けられ、強磁性層17と強磁性層19との間に非磁性金属層18が設けられた構成となっている。強磁性層19は磁化の方向が固定され、強磁性層11の磁化の方向と反平行となっている。非磁性金属層18は、強磁性層17と強磁性層19との磁気的カップリングを防止し、数nm程度の厚さを有している。なお、第2実施形態も第1実施形態と同様に、イオン伝導層15aを強磁性層17側に配置し、イオン源層15bをトンネルバリア層13側に配置してもよい。
本実施形態のMTJ素子にデータを書き込む方法について図7(a)乃至図8(b)を参照して説明する。まず、磁化反転可能な強磁性層17の磁化の方向が強磁性層11の磁化の方向と平行、すなわち強磁性層19の磁化の方向と反平行であるとする(図7(a))。強磁性層19に対して強磁性層11にセット電圧以上の正の電圧を印加すると、イオン伝導層15aにAgフィラメント16が形成され、電子は強磁性層19から非磁性金属層18を介して強磁性層17へ流れ込む。強磁性層17の磁化の方向は強磁性層19の磁化の方向と反平行であるので、強磁性層19から強磁性層17の磁化の方向と逆向きのスピンが流れ込んでスピントルクを受け、スピントランスファトルクの原理によって磁化が反転する(図7(b))。また、このとき、強磁性層11の磁化の方向と反平行なスピンを有する電子は、強磁性層17、イオン源層15b、Agフィラメント16およびトンネルバリア層13を介して、強磁性層11に到達し、トンネルバリア層13と強磁性層11との界面で反射され、トンネルバリア層13、Agフィラメント16、およびイオン源層15bを介して、強磁性層17に流入し、強磁性層17の磁化を反転するスピントランスファトルクとして作用する。すなわち、この第2実施形態においては、強磁性層17には、強磁性層19と強磁性層11からのスピントランスファトルクを受ける。 このようにして、強磁性層17の磁化の方向を強磁性層11の磁化の方向に対して「平行」から「反平行」に反転させることができる。
第2実施形態の変形例によるMTJ素子を図10に示す。この変形例のMTJ素子1Bは、図6に示す第2実施形態のMTJ素子1Aにおいて、強磁性層11の磁化の方向を固定するために、強磁性層11に対してトンネルバリア層13と反対側に反強磁性層21を設け、強磁性層19の磁化の方向を固定するために、強磁性層19に対して非磁性金属層18と反対側に反強磁性層22を設けた構成となっている。この変形例においては、強磁性層11、17、19の磁化の方向は、膜面に平行となっている。一般的に、強磁性層11、17、19の磁化の方向が膜面に垂直である場合には、反強磁性層21、22は設けなくともよい。
第3実施形態による磁気メモリを図11に示す。この第3実施形態の磁気メモリは、互いに交差するワード線30とビット線40のクロスポイント(交差領域)に図6に示す第2実施形態のMTJ素子1Aを設けた構成を有している。ワード線30にMTJ素子1Aの強磁性層11が電気的に接続し、ビット線40にMTJ素子1Aの強磁性層19が電気的に接続する。動作原理については、第2実施形態と同様である。交差領域におけるMTJ素子は一般的なMTJ素子の形成プロセスと全く同様にして作ることができる。なお、記憶素子となるMTJ素子として、第1実施形態およびその変形例、または第2実施形態の変形例のMTJ素子を用いてもよい。
第4実施形態による磁気メモリを図15に示す。この第4実施形態の磁気メモリは、第1ワード線30Aとビット線40は互いに交差しており、さらにビット線40の上には第1ワード線30Aと平行な第2ワード線30Bが設けられており、第1ワード線30A、ビット線40、第2ワード線30Bは1点で交差している。この交差領域において、第1ワード線30Aとビット線40との交差領域に図6に示す第2実施形態のMTJ素子1Aを設け、ビット線40と第2ワード線30Bとの交差領域に図6に示す第2実施形態のMTJ素子1Aを設けた構成となっている。そして、この第4実施形態においては、第1ワード線30A/強磁性層11/トンネルバリア層13/イオン伝導層15a/イオン源層15b/強磁性層17/非磁性金属層18/強磁性層19/ビット線40/強磁性層11/トンネルバリア層13/イオン伝導層15a/イオン源層15b/強磁性層17/非磁性金属層18/強磁性層19/ビット線30Bの順序で積層された構造を有している。なお、記憶素子となるMTJ素子として、第1実施形態およびその変形例、または第2実施形態の変形例のMTJ素子を用いてもよい。
11 強磁性層
13 トンネルバリア層
15 抵抗変化層
15a イオン伝導層
15b イオン源層
16 Agフィラメント
17 強磁性層
18 非磁性金属層
19 強磁性層
21 反強磁性層
22 反強磁性層
30 ワード線
40 ビット線
Claims (10)
- 第1および第2強磁性層と、
前記第1強磁性層と前記第2強磁性層との間に設けられたトンネルバリア層と、
前記トンネルバリア層と前記第2強磁性層との間に設けられ金属元素を含むイオン源層と、
前記トンネルバリア層と前記第2強磁性層との間に設けられ抵抗が可変のイオン伝導層と、
を備え、前記イオン伝導層は、前記イオン伝導層に所定値以上の電圧が印加されたときに第1抵抗値となり、前記電圧が印加されなくなったときに前記第1抵抗値よりも高い第2抵抗値となる磁気トンネル接合素子。 - 第1および第2強磁性層と、
前記第1強磁性層と前記第2強磁性層との間に設けられたトンネルバリア層と、
前記トンネルバリア層と前記第2強磁性層との間に設けられ金属元素を含むイオン源層と、
前記トンネルバリア層と前記第2強磁性層との間に設けられ抵抗が可変のイオン伝導層と、
を備え、前記イオン伝導層に所定値以上の電圧が印加されるとフィラメントが前記イオン伝導層に形成され、前記電圧が印加されなくなると前記フィラメントが崩壊する磁気トンネル接合素子。 - 前記イオン伝導層は、アモルファス半導体、シリコン酸化物、金属酸化物、またはカルコゲナイドのいずれかである請求項1または2記載の磁気トンネル接合素子。
- 前記イオン源層は、AgまたはCuを含む請求項1乃至3のいずれかに記載の磁気トンネル接合素子。
- 前記イオン源層は前記第2強磁性層側に設けられ、前記イオン伝導層は前記トンネルバリア層側に設けられている請求項1乃至4のいずれかに記載の磁気トンネル接合素子。
- 前記イオン源層は前記トンネルバリア層側に設けられ、前記イオン伝導層は前記第2強磁性層側に設けられている請求項1乃至4のいずれかに記載の磁気トンネル接合素子。
- 前記第2強磁性層に対して前記イオン源層と反対側に設けられた第3強磁性層と、
前記第2強磁性層と前記第3強磁性層との間に設けられた非磁性金属層と、
を更に備え、
前記第1強磁性層は磁化の方向が固定された参照層であり、前記第2強磁性層は磁化の方向が可変の記憶層であり、前記第3強磁性層は磁化の方向が前記第1強磁性層の磁化の方向と反平行である請求項1乃至6のいずれかに記載の磁気トンネル接合素子。 - 前記第1強磁性層の磁化の方向を固定する第1反強磁性層と、
前記第3強磁性層の磁化の方向を固定する第2反強磁性層と、
を更に備えている請求項7記載の磁気トンネル接合素子。 - 第1配線と、
前記第1配線と交差する第2配線と、
前記第1配線と前記第2配線との交差領域に設けられた請求項1乃至8のいずれかに記載の第1磁気トンネル接合素子と、
を備えている磁気メモリ。 - 前記第1配線と平行でかつ前記第2配線と交差する第3配線と、
前記第2配線と前記第3配線との交差領域に設けられた請求項1乃至8のいずれかに記載の第2磁気トンネル接合素子と、
を更に備えている請求項9記載の磁気メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066067A JP5723311B2 (ja) | 2012-03-22 | 2012-03-22 | 磁気トンネル接合素子および磁気メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012066067A JP5723311B2 (ja) | 2012-03-22 | 2012-03-22 | 磁気トンネル接合素子および磁気メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197518A JP2013197518A (ja) | 2013-09-30 |
JP5723311B2 true JP5723311B2 (ja) | 2015-05-27 |
Family
ID=49396055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012066067A Expired - Fee Related JP5723311B2 (ja) | 2012-03-22 | 2012-03-22 | 磁気トンネル接合素子および磁気メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5723311B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190014445A (ko) * | 2017-08-02 | 2019-02-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 메모리를 위한 동종의 하부 전극 비아(beva) 상부면을 형성하는 방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6583818B2 (ja) * | 2015-09-10 | 2019-10-02 | 国立研究開発法人物質・材料研究機構 | 固体電気化学反応による磁気特性制御構造及び方法並びに可変磁気抵抗型電気素子 |
KR102547815B1 (ko) * | 2015-12-30 | 2023-06-27 | 에스케이하이닉스 주식회사 | 전자장치 및 그 제조방법 |
KR101874171B1 (ko) | 2016-03-24 | 2018-08-03 | 한양대학교 산학협력단 | 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자 |
JP7005452B2 (ja) * | 2018-07-30 | 2022-01-21 | 株式会社東芝 | 磁気記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4701427B2 (ja) * | 2004-04-28 | 2011-06-15 | パナソニック株式会社 | スイッチング素子およびそれを用いたアレイ型機能素子 |
JP4952985B2 (ja) * | 2006-08-10 | 2012-06-13 | 独立行政法人科学技術振興機構 | 磁気抵抗効果素子及び不揮発性ランダムアクセス磁気メモリ |
US7936585B2 (en) * | 2009-07-13 | 2011-05-03 | Seagate Technology Llc | Non-volatile memory cell with non-ohmic selection layer |
JP2012060024A (ja) * | 2010-09-10 | 2012-03-22 | Sony Corp | 記憶素子および記憶装置 |
-
2012
- 2012-03-22 JP JP2012066067A patent/JP5723311B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190014445A (ko) * | 2017-08-02 | 2019-02-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 메모리를 위한 동종의 하부 전극 비아(beva) 상부면을 형성하는 방법 |
US10276485B2 (en) | 2017-08-02 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory |
US10529658B2 (en) | 2017-08-02 | 2020-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory |
KR102066247B1 (ko) * | 2017-08-02 | 2020-01-14 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 메모리를 위한 동종의 하부 전극 비아(beva) 상부면을 형성하는 방법 |
US11315861B2 (en) | 2017-08-02 | 2022-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory |
Also Published As
Publication number | Publication date |
---|---|
JP2013197518A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10354710B2 (en) | Magnetoelectric random access memory array and methods of operating the same | |
US10468591B2 (en) | Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element | |
JP5756760B2 (ja) | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 | |
JP6304697B2 (ja) | 磁気メモリ素子および磁気メモリ | |
JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
JP5961785B2 (ja) | スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム | |
US8711608B2 (en) | Memory with separate read and write paths | |
JP6290487B1 (ja) | 磁気メモリ | |
JP4846817B2 (ja) | 抵抗変化型メモリ | |
JP5814680B2 (ja) | 磁気抵抗素子及び磁気メモリ | |
JP6861996B2 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
US10783943B2 (en) | MRAM having novel self-referenced read method | |
KR101983077B1 (ko) | 기억 소자의 제조 방법 | |
KR101946457B1 (ko) | 열적으로 안정한 자기터널접합 셀 및 이를 포함하는 메모리 소자 | |
KR20100094974A (ko) | 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치 | |
JP5723311B2 (ja) | 磁気トンネル接合素子および磁気メモリ | |
JP2017059740A (ja) | 磁気トンネル接合素子及び半導体記憶装置 | |
US8592930B2 (en) | Magnetic memory element, magnetic memory and initializing method | |
JP2010098259A (ja) | メモリセル、ならびに、磁気メモリ素子 | |
JP4438806B2 (ja) | メモリ | |
JP2017168656A (ja) | 磁気メモリ | |
KR20120023560A (ko) | 기억 소자 및 기억 장치 | |
US8514614B2 (en) | Magnetic memory | |
WO2013080437A1 (ja) | 記憶素子、記憶装置 | |
JP2010021584A (ja) | 記憶素子、メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150327 |
|
LAPS | Cancellation because of no payment of annual fees |