KR102547815B1 - 전자장치 및 그 제조방법 - Google Patents

전자장치 및 그 제조방법 Download PDF

Info

Publication number
KR102547815B1
KR102547815B1 KR1020150189272A KR20150189272A KR102547815B1 KR 102547815 B1 KR102547815 B1 KR 102547815B1 KR 1020150189272 A KR1020150189272 A KR 1020150189272A KR 20150189272 A KR20150189272 A KR 20150189272A KR 102547815 B1 KR102547815 B1 KR 102547815B1
Authority
KR
South Korea
Prior art keywords
memory
region
gate electrode
abandoned
trench
Prior art date
Application number
KR1020150189272A
Other languages
English (en)
Other versions
KR20170079090A (ko
Inventor
김치호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150189272A priority Critical patent/KR102547815B1/ko
Priority to CN201610262600.4A priority patent/CN106935611B/zh
Priority to US15/163,069 priority patent/US9972659B2/en
Publication of KR20170079090A publication Critical patent/KR20170079090A/ko
Application granted granted Critical
Publication of KR102547815B1 publication Critical patent/KR102547815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/314—In storage network, e.g. network attached cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

전자장치가 제공된다. 본 발명의 실시예에 따른 전자장치는 반도체 메모리를 포함하고, 상기 반도체 메모리는 기판에 형성된 트렌치; 상기 트렌치 표면상에 형성된 게이트절연막; 상기 게이트절연막 상에 형성되어 상기 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극; 상기 트렌치 표면에 접하여 상기 게이트전극에 대응하도록 상기 기판에 형성된 확산영역; 상기 트렌치 양측 기판에 형성된 접합영역; 및 상기 트렌치 일측의 상기 접합영역에 연결된 메모리 소자를 포함할 수 있다.

Description

전자장치 및 그 제조방법{ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME}
본 특허 문헌은 메모리 회로 또는 장치와 전자장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들은 성능이 향상된 전자 장치 및 그 제조 방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 전자장치는 반도체 메모리를 포함하고, 상기 반도체 메모리는 기판에 형성된 트렌치; 상기 트렌치 표면상에 형성된 게이트절연막; 상기 게이트절연막 상에 형성되어 상기 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극; 상기 트렌치 표면에 접하여 상기 게이트전극에 대응하도록 상기 기판에 형성된 확산영역; 상기 트렌치 양측 기판에 형성된 접합영역; 및 상기 트렌치 일측의 상기 접합영역에 연결된 메모리 소자를 포함할 수 있다.
상기 확산영역은 상기 게이트전극에 함유된 도펀트와 동종의 도펀트를 포함할 수 있다. 상기 확산영역은 상기 게이트전극에 함유된 도펀트가 상기 기판으로 확산되어 형성된 것을 포함할 수 있다. 상기 도펀트가 함유된 게이트전극은 보론이 함유된 텅스텐을 포함할 수 있다. 상기 확산영역은 보론을 포함할 수 있다.
또한, 실시예에 따른 전자장치는 상기 게이트절연막과 상기 게이트전극 사이에 게재된 확산제어막을 더 포함할 수 있다. 상기 확산제어막은 주상구조를 가질 수 있다. 상기 확산제어막은 티타늄질화막 또는 텅스텐질화막을 포함할 수 있다.
상기 접합영역은 수평방향으로 상기 게이트전극 일부와 중첩되고, 상기 확산영역은 상기 게이트전극과 상기 접합영역 사이에 위치하는 제1영역 및 상기 제1영역을 제외한 나머지인 제2영역을 포함할 수 있다. 상기 제1영역과 상기 제2영역의 도전형이 서로 동일하고, 상기 제2영역의 도핑농도가 상기 제1영역의 도핑농도보다 클 수 있다. 상기 제1영역과 상기 제2영역의 도전형이 서로 상이하고, 상기 제1영역과 상기 접합영역의 도전형이 서로 동일할 수 있다. 상기 제1영역의 도핑농도가 상기 접합영역의 도핑농도보다 작을 수 있다. 상기 메모리 소자는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 가변저항소자를 포함할 수 있다. 상기 가변저항소자는 두 자성체 사이에 터널베리어가 게재된 자기터널접합을 포함할 수 있다. 상기 가변저항소자는 금속산화물, 상변화 물질 또는 강유전 물질을 포함할 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
본 발명의 실시예에 따른 전자장치 제조방법은 기판을 선택적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치 표면상에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상에 상기 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극을 형성하는 단계; 상기 트렌치 양측 기판에 접합영역을 형성하는 단계; 및 상기 게이트전극에 함유된 도펀트를 상기 기판으로 확산시켜 확산영역을 형성하는 단계를 포함할 수 있다.
상기 도펀트가 함유된 게이트전극은 보론이 함유된 텅스텐을 포함할 수 있다. 상기 도펀트가 함유된 게이트전극은 디보란과 육불화텅스텐을 이용하여 형성할 수 있다.
또한, 실시예에 따른 전자장치 제조방법은 상기 게이트전극을 형성하기 이전에, 상기 게이트절연막 상에 확산제어막을 형성하는 단계를 더 포함할 수 있다. 상기 확산제어막은 주상구조를 갖도록 형성할 수 있다. 상기 확산제어막은 티타늄질화막 또는 텅스텐질화막을 포함할 수 있다.
상술한 과제의 해결 수단을 바탕으로 하는 본 기술은 게이트전극에 대응하도록 기판에 형성된 확산영역을 구비함으로써, 장치의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 도시한 평면도.
도 2는 본 발명의 실시예에 따른 트랜지스터를 도 1에 도시된 A-A'절취선을 따라 도시한 단면도.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 도시한 단면도.
도 4는 본 발명의 실시예에 따른 트랜지스터를 포함하는 반도체 메모리를 도시한 평면도
도 5는 본 발명의 실시예에 따른 트랜지스터를 포함하는 반도체 메모리를 도 4에 도시된 A-A'절취선을 따라 도시한 단면도.
도 6은 본 발명의 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도.
도 7은 본 발명의 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도.
도 8은 본 발명의 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도.
도 9는 본 발명의 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도.
도 10은 본 발명의 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 도면을 참조하여 설명하기로 한다. 도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1층이 제2층 상에 있거나 또는 기판상에 있는 경우, 제1층이 제2층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1층과 제2층 사이 또는 제1층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 도시한 평면도이고, 도 2는 본 발명의 실시예에 따른 트랜지스터를 도 1에 도시된 A-A'절취선을 따라 도시한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 실시예에 따른 트랜지스터는 적어도 일부가 기판(101)에 매립되는 매립형 게이트(110), 매립형 게이트(110) 양측 기판(101)에 형성된 접합영역(120) 및 매립형 게이트(110)에 대응하도록 기판(101)에 형성된 확산영역(130)을 포함할 수 있다.
이하, 실시예에 따른 트랜지스터의 구성요소에 대해 보다 구체적으로 설명하기로 한다.
먼저, 실시예에 따른 트랜지스터는 기판(101) 및 기판(101)에 형성되어 활성영역(105)을 정의하는 소자분리막(103)을 포함할 수 있다.
기판(101)은 단결정 상태를 갖는 반도체기판일 수 있으며, 실리콘 함유 재료를 포함할 수 있다. 즉, 반도체기판은 단결정의 실리콘 함유 재료를 포함할 수 있다. 일례로, 기판(101)은 단결정 벌크 실리콘 기판이거나, 또는 지지기판, 매몰절연층 및 단결정 실리콘층이 순차적으로 적층된 SOI(Silicon On Insulator) 기판일 수 있다.
활성영역(105)을 정의하는 소자분리막(103)은 STI(Shallow Trench Isolation) 공정을 통해 형성된 것일 수 있다. 따라서, 소자분리막(103)은 기판(101)에 형성된 소자분리 트렌치 및 소자분리 트렌치에 갭필된 절연막을 포함할 수 있다. 절연막은 산화물, 질화물 및 산화질화물로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 단일막 또는 둘 이상을 포함하는 다중막일 수 있다. 소자분리막(103)에 의해 정의된 활성영역(105)은 장축과 단축을 갖는 바타입(bar type) 또는 라인타입(line type)일 수 있다.
또한, 실시예에 따른 트랜지스터는 기판(101)에 적어도 일부가 매립된 매립형 게이트(110)를 포함할 수 있다. 매립형 게이트(110)는 게이트 구조물의 일부 또는 전부가 기판(101)에 매립된 형태를 갖는 구조물을 의미할 수 있다. 매립형 게이트(110)는 기판(101)에 형성된 트렌치(111), 트렌치(111) 표면에 형성된 게이트절연막(113), 게이트절연막(113) 상에 형성되어 트렌치(111)를 일부 갭필하는 게이트전극(117), 게이트절연막(113)과 게이트전극(117) 사이에 게재된 확산제어막(115) 및 게이트전극(117) 상에서 나머지 트렌치(111)를 갭필하는 실링막(119)을 포함할 수 있다.
트렌치(111)는 매립형 게이트(110)가 형성될 공간을 제공하기 위한 것으로, 활성영역(105)의 단축방향으로 활성영역(105)과 소자분리막(103)을 동시에 가로지르는 형태를 가질 수 있다. 여기서, 소자분리막(103)에 형성된 트렌치(111)의 깊이는 활성영역(105)에 형성된 트렌치(111)의 깊이와 동일하거나, 또는 더 큰 깊이를 가질 수 있다. 소자분리막(103)에 형성된 트렌치(111)가 더 큰 깊이를 갖는 경우는 매립형 게이트(110) 하부의 활성영역(105)은 핀 구조를 가질 수 있다.
게이트절연막(113)은 트렌치(111) 표면 전체에 형성되거나, 또는 게이트전극(117)에 대응하는 트렌치(111)의 표면에만 형성될 수 있다. 게이트절연막(113)은 산화물, 질화물 및 산화질화물로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 단일막 또는 둘 이상의 포함하는 다중막일 수 있다.
게이트전극(117)은 도펀트가 함유된 도전물질을 포함할 수 있다. 게이트전극(117)에 함유된 도펀트는 게이트전극(117)의 저항을 감소시키고, 확산영역(130)을 형성하는 역할을 수행할 수 있다. 예를 들어, 게이트전극(117)은 보론이 함유된 텅스텐을 포함할 수 있다. 여기서, 텅스텐에 함유된 보론은 텅스텐의 그레인사이즈를 증가시켜 텅스텐의 저항을 감소시킬 수 있다. 아울러, 텅스텐에 함유된 보론을 기판(101)으로 확산시켜 게이트전극(117)에 대응하는 확산영역(130)을 기판(101)에 형성할 수 있다. 즉, 게이트전극(117)에 함유된 도펀트를 소스로 확산영역(130)을 형성함에 따라 확산영역(130)은 게이트전극(117)의 외벽을 에워싸는 형태를 가질 수 있다.
확산제어막(115)은 게이트절연막(113) 상에서 트렌치(111) 표면 전체에 형성되거나, 또는 게이트전극(117)에 대응하는 트렌치(111)의 표면에만 형성될 수 있다. 확산제어막(115)은 게이트전극(117)과 게이트절연막(113) 사이의 계면특성을 개선하는 역할을 수행할 수 있다. 또한, 확산제어막(115)은 확산영역(130)을 형성하기 위해 게이트전극(117)에 함유된 도펀트를 기판(101)으로 확산시킬 때, 도펀트의 확산량을 제어하는 역할을 수행할 수 있다. 이때, 도펀트의 확산량은 확산제어막(115)의 구성물질, 두께, 막질 또는 결정구조를 통해 제어할 수 있다. 예를 들어, 확산제어막(115)은 티타늄질화막 또는 텅스텐질화막을 포함할 수 있으며, 결정구조가 주상구조(columnar structure)일 수 있다. 확산제어막(115)이 주상구조를 갖는 것은 주상구조의 그레인바운더리를 통해 게이트전극의 도펀트 확산이 용이하고, 그레인사이즈가 감소할수록 확산되는 도펀트량을 손쉽게 증가시킬 수 있기 때문이다.
실링막(119)은 게이트전극(117)을 보호하기 위한 것으로, 절연물질을 포함할 수 있다. 예컨대, 실링막(119)은 산화물, 질화물 및 산화질화물로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 단일막 또는 둘 이상의 포함하는 다중막일 수 있다.
또한, 실시예에 따른 트랜지스터는 매립형 게이트(110) 양측 기판(101)에 형성된 접합영역(120)을 포함할 수 있다. 접합영역(120)은 소스영역 및 드레인영역일 수 있다. 접합영역(120)은 수평방향으로 게이트전극(117) 일부와 중첩될 수 있다. 즉, 기판(101) 표면을 기준으로 게이트전극(117)의 상부면보다 접합영역(120)의 저면이 더 낮게 위치할 수 있다. 접합영역(120)은 이온주입공정을 통해 형성된 것일 수 있다. 예를 들어, 접합영역(120)은 N형 불순물인 인(P) 또는 아세닉(As)을 기판(101)에 이온주입하여 형성된 것일 수 있다. 따라서, 접합영역(120)은 N형 불순물영역일 수 있다.
또한, 실시예에 따른 트랜지스터는 트렌치(111) 표면에 접하여 게이트전극(117)에 대응하도록 기판(101)에 형성된 확산영역(130)을 포함할 수 있다. 확산영역(130)은 게이트전극(117)에 함유된 도펀트와 동종의 도펀트를 포함할 수 있고, 게이트전극(117)에 함유된 도펀트가 기판(101)으로 확산되어 형성된 것일 수 있다. 예를 들어, 게이트전극(117)이 보론이 함유된 텅스텐을 포함하는 경우에 확산영역(130)은 보론을 포함할 수 있다. 확산영역(130)은 매립형 게이트(110)의 채널영역으로 작용할 수 있으며, 물리적으로 매립형 게이트(110)의 채널 길이를 증가시키지 않고도 유효 채널 길이를 증가시킬 수 있다. 아울러, 확산영역(130)은 접합누설(Junction Leakage)의 증가없이 문턱전압을 상승시킬 수도 있다.
확산영역(130)은 게이트전극(117)과 접합영역(120) 사이에 위치하는 제1영역(131) 및 제1영역(131)을 제외한 나머지인 제2영역(132)을 포함할 수 있다. 여기서, 제1영역(131) 및 제2영역(132)은 서로 동일한 도전형을 가질 수 있고, 접합영역(120)과는 상이한 도전형을 가질 수 있다. 예를 들어, 제1영역(131) 및 제2영역(132)은 P형일 수 있고, 접합영역(120)은 N형일 수 있다. 그리고, 제1영역(131)의 불순물 도핑농도가 제2영역(132)의 불순물 도핑농도보다 작을 수 있다. 이는, 게이트전극(117)으로부터 기판(101)으로 확산된 도펀트량이 제1영역(131)에 해당하는 접합영역(120)을 카운터 도핑하고도 충분할만큼 많은 양이 확산되는 경우이다. 반면에, 제1영역(131)과 제2영역(132)은 서로 상이한 도전형을 갖고, 제1영역(131)이 접합영역(120)과 동일한 도전형을 가질 수 있다. 예를 들어, 제2영역(132)은 P형이고, 제1영역(131) 및 접합영역(120)이 N형일 수 있다. 그리고, 제1영역(131)의 불순물 도핑농도가 접합영역(120)의 불순물 도핑농도보다 작을 수 있다. 이는, 게이트전극(117)으로부터 기판(101)으로 확산된 도펀트량이 제1영역(131)에 해당하는 접합영역(120)을 카운터 도핑하기에 부족한 양이 확산되는 경우이다. 상술한 두 가지 경우 모두 상대적으로 불순물 도핑농도가 낮은 확산영역(130)의 제1영역(131)이 수평방향으로 게이트전극(117)과 접합영역(120)이 중첩되는 영역에 위치하기 때문에 전계집중에 기인한 특성 열화를 방지할 수 있다.
상술한 바와 같이, 실시예에 따른 트랜지스터는 게이트전극(117)에 대응하도록 기판(101)에 형성된 확산영역(130)을 구비함으로써, 트랜지스터의 특성을 향상시킬 수 있다.
이하에서는, 도 3a 내지 도 3d를 참조하여 도 1 및 도 2에 도시된 트랜지스터의 제조방법에 대한 일례를 설명하기로 한다. 도 3a 내지 도 3d는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 도 1에 도시된 A-A'절취선을 따라 도시한 단면도이다.
도 3a에 도시된 바와 같이, 기판(11)에 활성영역(15)을 정의하는 소자분리막(13)을 형성한다. 소자분리막(13)은 STI공정으로 형성할 수 있다. 예를 들어, 소자분리막(13)은 기판(11)을 식각하여 소자분리 트렌치를 형성한 후, 소자분리 트렌치 내부에 절연물질을 갭필하는 일련의 공정을 통해 형성할 수 있다.
다음으로, 기판(11)을 선택적으로 식각하여 트렌치(17)를 형성한다. 트렌치(17)는 활성영역(15)과 소자분리막(13)을 동시에 가로지르는 형태로 형성할 수 있다. 이때, 소자분리막(13)에 형성되는 트렌치(17)의 깊이를 활성영역(15)에 형성되는 트렌치(17)의 깊이와 동일하게 형성하거나, 또는 더 깊게 형성할 수 있다.
다음으로, 트렌치(17)를 포함한 구조물 표면을 따라 게이트절연막(19)을 형성한다. 게이트절연막(19)은 산화물, 질화물 및 산화질화물로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 다중막으로 형성할 수 있다. 일례로, 게이트절연막(19)은 열산화법을 사용하여 실리콘산화막으로 형성할 수 있다.
다음으로, 게이트절연막(19)을 포함한 구조물 표면을 따라 확산제어막(21)을 형성한다. 확산제어막(21)은 티타늄질화막 또는 텅스텐질화막으로 형성할 수 있다. 그리고, 확산제어막(21)은 주상구조를 갖도록 형성할 수 있다. 예를 들어, 확산제어막(21)은 티타늄질화막으로 형성할 수 있으며, 주상구조를 갖는 티타늄질화막은 사염화티타늄(TiCl4)과 질소(N2)를 이용한 화학기상증착(CVD)으로 형성할 수 있다.
도 3b에 도시된 바와 같이, 확산제어막(21) 상에 트렌치(17)를 일부 갭필하는 게이트전극(23)을 형성한다. 게이트전극(23)은 적어도 트렌치(17)를 갭필하도록 도전물질을 형성한 후, 평탄화공정 및 전면식각공정 순차적으로 진행하여 형성할 수 있다. 이때, 도전물질과 함께 확산제어막(21)도 일부 제거되어 게이트절연막(19)과 게이트전극(23) 사이에만 확산제어막(21)이 잔류할 수 있다. 평탄화공정은 화학적기계적연마법을 사용할 수 있고, 전면식각공정은 에치백을 사용할 수 있다.
게이트전극(23)은 도펀트가 함유된 도전물질로 형성할 수 있다. 예를 들어, 게이트전극(23)은 보론이 함유된 텅스텐으로 형성할 수 있다. 보론이 함유된 텅스텐은 디보란(B2H6)과 육불화텅스텐(WF6)을 사용하여 형성할 수 있다. 이때, 다량이 보론이 게이트전극(23) 내에 잔류하도록 형성할 수 있다.
다음으로, 게이트전극(23) 상에 나머지 트렌치(17)를 갭필하는 실링막(25)을 형성한다. 실링막(25)은 절연물질을 포함할 수 있다. 예를 들어, 실링막(25)은 산화물, 질화물 및 산화질화물로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 다중막으로 형성할 수 있다.
이로써, 매립형 게이트(27)를 형성할 수 있다.
도 3c에 도시된 바와 같이, 매립형 게이트(27) 양측 기판(11)에 접합영역(29)을 형성한다. 접합영역(29)은 소스영역 및 드레인영역일 수 있다. 접합영역(29)은 기판(11)에 N형 불순물인 아세닉(As) 또는 인(P)을 이온주입하여 형성할 수 있다. 그리고, 접합영역(29)은 수평방향으로 게이트전극(23) 일부와 중첩되도록 형성할 수 있다. 즉, 기판(11)의 표면을 기준으로 게이트전극(23)의 상부면보다 접합영역(29)의 저면을 더 낮게 위치하도록 형성할 수 있다.
도 3d에 도시된 바와 같이, 어닐을 진행하여 게이트전극(23)에 함유된 도펀트를 기판(11)으로 확산시켜 게이트전극(23)에 대응하는 확산영역(31)을 형성한다. 확산영역(31)은 게이트전극(23)에 함유된 도펀트를 소스로 하여 형성하기 때문에 트렌치(17) 표면에 접하여 기판(11)에 형성되고, 게이트전극(23) 외벽을 에워싸는 형태를 가질 수 있다.
게이트전극(23)이 보론이 함유된 텅스텐을 포함하는 경우, 확산영역(31)은 보론이 기판(11)으로 확산되어 형성된 것일 수 있다. 즉, 확산영역(31)은 보론을 포함할 수 있다.
상술한 공정과정을 통해 실시예에 따른 트랜지스터를 형성할 수 있다.
상술한 실시예에 따른 트랜지스터는 다양한 전자 장치들에 이용될 수 있으며, 특히 반도체 메모리에 이용될 수 있다. 예를 들어, 반도체 메모리는 데이터를 저장하기 위한 복수의 메모리 셀이 배열된 셀 어레이를 포함할 수 있다. 복수의 메모리 셀 각각은, 데이터가 저장되는 메모리 소자(memory element)와 메모리 소자로의 액세스(access)를 제어하기 위한 선택 소자(select element)를 포함할 수 있다. 상술한 실시예에 따른 트랜지스터는 이러한 선택 소자로 이용될 수 있다. 특히, 실시예에 따른 트랜지스터는 저항 변화를 센싱하는 반도체 메모리에 이용될 수 있다.
저항변화를 센싱하는 반도체 메모리는 메모리 소자로 가변저항소자(variable resistance element)를 사용할 수 있다. 가변저항소자는 자신에게 인가되는 전류 또는 전압에 응답하여 서로 다른 저항상태 사이를 스위칭할 수 있는 소자를 의미한다. 가변저항소자는 정보의 저장 및 소거가 저항특성의 변화에 의해 이루어지는 저항성 메모리에 사용되는 가변 저항 물질(variable resistance material)을 포함할 수 있다. 가변 저항 물질은 RRAM, PRAM, FRAM, MRAM, STTRAM 등에 이용되는 다양한 물질을 포함할 수 있다. 예컨대, 가변 저항 물질은 강자성 물질, 전이금속산화물, 페로브스카이트계 물질을 포함한 금속산화물, 칼코게나이드(chalcogenide)계 물질을 포함한 상변화 물질, 강유전 물질 등을 포함할 수 있다.
이하, 도 4 및 도 5를 참조하여 본 발명의 실시예에 따른 트랜지스터를 포함하는 반도체 메모리에 대하여 상세히 설명하기로 한다. 도 4 본 발명의 실시예에 따른 트랜지스터를 포함하는 반도체 메모리를 도시한 평면도이다. 도 5는 본 발명의 실시예에 따른 트랜지스터를 포함하는 반도체 메모리를 도 4에 도시된 A-A'절취선을 따라 도시한 단면도이다.
도 4 및 도 5에 도시된 바와 같이, 실시예에 따른 반도체 메모리는 기판(101)에 적어도 일부가 매립된 매립형 게이트(110), 매립형 게이트(110) 양측 기판(101)에 형성된 접합영역(120) 및 매립형 게이트(110)에 대응하도록 기판(101)에 형성된 확산영역(130)을 포함할 수 있다. 기판(101)에 형성된 소자분리막(103)에 의해 정의된 활성영역(105)은 장축 및 단축을 갖고, 장축이 제1방향으로 연장된 라인타입일 수 있다. 활성영역(105)은 제1방향과 교차하는 제2방향으로 소정 간격 이격되어 복수개가 배치될 수 있다. 매립형 게이트(110)는 기판(101)에 형성된 트렌치(111), 트렌치(111) 표면에 형성된 게이트절연막(113), 게이트절연막(113) 상에 형성되어 트렌치(111)를 일부 갭필하는 게이트전극(117), 게이트절연막(113)과 게이트전극(117) 사이에 게재된 확산제어막(115) 및 게이트전극(117) 상에서 나머지 트렌치(111)를 갭필하는 실링막(119)을 포함할 수 있다. 트렌치(111)는 활성영역(105)과 소자분리막(103)을 동시에 가로지르도록 제2방향으로 연장된 라인타입일 수 있다. 실시예에 따른 반도체 메모리에 적용 가능한 트랜지스터에 대해서는 앞서 자세히 설명한 바, 여기서는 자세한 설명을 생략하기로 한다.
또한, 실시예에 따른 반도체 메모리는 기판(101) 상에 형성된 제1층간절연막(131), 제1층간절연막(131)을 관통하여 활성영역(105) 양측 가장자리의 접합영역(120)에 연결되는 제1플러그(132) 및 매립형 게이트(110) 사이의 접합영역(120)에 연결되는 제2플러그(133)를 포함할 수 있다. 제1층간절연막(131)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 다중막일 수 있다. 제2방향에서 제1플러그(132)는 활성영역(105)(103)의 일측에 치우쳐 배치될 수 있고, 제2플러그(133)는 활성영역(105)(103)의 타측에 치우쳐 배치될 수 있다.
또한, 실시예에 따른 반도체 메모리는 제1층간절연막(131) 상에 제1플러그(132)와 접하는 가변저항소자(140), 가변저항소자(140)를 포함한 제1층간절연막(131) 상에 형성된 제2층간절연막(151), 제2층간절연막(151)을 관통하여 가변저항소자(140)에 접하는 제3플러그(152) 및 제2층간절연막(151)을 관통하여 제2플러그(133)에 접하는 제4플러그(153)를 포함할 수 있다. 제2층간절연막(151)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 다중막일 수 있다. 가변저항소자(140)는 자신에게 인가되는 바이어스(예컨대, 전류 또는 전압)에 응답하여 서로 다른 저항상태 사이에서 스위칭할 수 있는 소자를 의미한다. 가변저항소자(140)는 두 자성체 사이에 터널베리어가 삽입된 자기터널접합(MTJ), 금속산화물, 상변화 물질, 강유전 물질등을 포함할 수 있다.
또한, 실시예에 따른 반도체 메모리는 제2층간절연막(151) 상에 형성되어 각각 제3플러그(152) 및 제4플러그(153)에 접하는 제1도전라인(161) 및 제2도전라인(162)을 포함할 수 있다. 제1도전라인(161)은 비트라인(Bit Line)일 수 있고, 제2도전라인(162)은 소스라인(Source Line)일 수 있다. 그리고, 제2도전라인(162)에 연결된 제2플러그(133) 및 제4플러그(153)는 소스라인콘택(Source Line Contact)일 수 있다. 제1도전라인(161) 및 제2도전라인(162)은 각각 제1방향으로 연장된 라인타입의 패턴일 수 있고, 제2방향으로 소정 간격 이격되어 교번 배치될 수 있다.
상술한 반도체 메모리는 선택 소자로 확산영역(130)을 포함하는 트랜지스터를 사용함으로써, 저항 변화를 센싱하는 반도체 메모리의 동작 특성 및 신뢰성을 향상시킬 수 있다.
상술한 실시예에 따른 트랜지스터 및 이 트랜지스터를 포함하는 반도체 메모리는 다양한 전자장치 또는 시스템에 이용될 수 있다. 도 6 내지 도 10은 상술한 실시예에 따른 트랜지스터 및 이 트랜지스터를 포함하는 반도체 메모리를 이용하여 구현할 수 있는 전자장치 또는 시스템의 몇몇 예시들을 나타낸 것이다.
도 6은 본 발명의 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 6을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 기판에 형성된 트렌치, 트렌치 표면상에 형성된 게이트절연막, 게이트절연막 상에 형성되어 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극, 트렌치 표면에 접하여 게이트전극에 대응하도록 기판에 형성된 확산영역, 트렌치 양측 기판에 형성된 접합영역 및 트렌치 일측의 접합영역에 연결된 메모리 소자를 포함할 수 있다. 여기서, 확산영역은 게이트전극에 함유된 도펀트와 동종의 도펀트를 포함할 수 있다. 구체적으로, 확산영역은 게이트전극에 함유된 도펀트가 기판으로 확산되어 형성된 것일 수 있다. 상술한 확산영역을 구비함으로써, 장치의 성능을 향상시킬 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 마이크로프로세서(1000)의 신뢰성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 7은 본 발명의 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 7을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 기판에 형성된 트렌치, 트렌치 표면상에 형성된 게이트절연막, 게이트절연막 상에 형성되어 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극, 트렌치 표면에 접하여 게이트전극에 대응하도록 기판에 형성된 확산영역, 트렌치 양측 기판에 형성된 접합영역 및 트렌치 일측의 접합영역에 연결된 메모리 소자를 포함할 수 있다. 여기서, 확산영역은 게이트전극에 함유된 도펀트와 동종의 도펀트를 포함할 수 있다. 구체적으로, 확산영역은 게이트전극에 함유된 도펀트가 기판으로 확산되어 형성된 것일 수 있다. 상술한 확산영역을 구비함으로써, 장치의 성능을 향상시킬 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 프로세서(1100)의 신뢰성 향상이 가능하다.
도 7에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 8은 본 발명의 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 8을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 기판에 형성된 트렌치, 트렌치 표면상에 형성된 게이트절연막, 게이트절연막 상에 형성되어 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극, 트렌치 표면에 접하여 게이트전극에 대응하도록 기판에 형성된 확산영역, 트렌치 양측 기판에 형성된 접합영역 및 트렌치 일측의 접합영역에 연결된 메모리 소자를 포함할 수 있다. 여기서, 확산영역은 게이트전극에 함유된 도펀트와 동종의 도펀트를 포함할 수 있다. 구체적으로, 확산영역은 게이트전극에 함유된 도펀트가 기판으로 확산되어 형성된 것일 수 있다. 상술한 확산영역을 구비함으로써, 장치의 성능을 향상시킬 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 시스템(1200)의 신뢰성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 기판에 형성된 트렌치, 트렌치 표면상에 형성된 게이트절연막, 게이트절연막 상에 형성되어 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극, 트렌치 표면에 접하여 게이트전극에 대응하도록 기판에 형성된 확산영역, 트렌치 양측 기판에 형성된 접합영역 및 트렌치 일측의 접합영역에 연결된 메모리 소자를 포함할 수 있다. 여기서, 확산영역은 게이트전극에 함유된 도펀트와 동종의 도펀트를 포함할 수 있다. 구체적으로, 확산영역은 게이트전극에 함유된 도펀트가 기판으로 확산되어 형성된 것일 수 있다. 상술한 확산영역을 구비함으로써, 장치의 성능을 향상시킬 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 시스템(1200)의 신뢰성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 10의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 9는 본 발명의 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 9를 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 기판에 형성된 트렌치, 트렌치 표면상에 형성된 게이트절연막, 게이트절연막 상에 형성되어 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극, 트렌치 표면에 접하여 게이트전극에 대응하도록 기판에 형성된 확산영역, 트렌치 양측 기판에 형성된 접합영역 및 트렌치 일측의 접합영역에 연결된 메모리 소자를 포함할 수 있다. 여기서, 확산영역은 게이트전극에 함유된 도펀트와 동종의 도펀트를 포함할 수 있다. 구체적으로, 확산영역은 게이트전극에 함유된 도펀트가 기판으로 확산되어 형성된 것일 수 있다. 상술한 확산영역을 구비함으로써, 장치의 성능을 향상시킬 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 신뢰성 향상이 가능하다.
도 10은 본 발명의 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 10을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 기판에 형성된 트렌치, 트렌치 표면상에 형성된 게이트절연막, 게이트절연막 상에 형성되어 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극, 트렌치 표면에 접하여 게이트전극에 대응하도록 기판에 형성된 확산영역, 트렌치 양측 기판에 형성된 접합영역 및 트렌치 일측의 접합영역에 연결된 메모리 소자를 포함할 수 있다. 여기서, 확산영역은 게이트전극에 함유된 도펀트와 동종의 도펀트를 포함할 수 있다. 구체적으로, 확산영역은 게이트전극에 함유된 도펀트가 기판으로 확산되어 형성된 것일 수 있다. 상술한 확산영역을 구비함으로써, 장치의 성능을 향상시킬 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 메모리 시스템(1400)의 신뢰성 향상이 가능하다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 기판에 형성된 트렌치, 트렌치 표면상에 형성된 게이트절연막, 게이트절연막 상에 형성되어 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극, 트렌치 표면에 접하여 게이트전극에 대응하도록 기판에 형성된 확산영역, 트렌치 양측 기판에 형성된 접합영역 및 트렌치 일측의 접합영역에 연결된 메모리 소자를 포함할 수 있다. 여기서, 확산영역은 게이트전극에 함유된 도펀트와 동종의 도펀트를 포함할 수 있다. 구체적으로, 확산영역은 게이트전극에 함유된 도펀트가 기판으로 확산되어 형성된 것일 수 있다. 상술한 확산영역을 구비함으로써, 장치의 성능을 향상시킬 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 메모리 시스템(1400)의 신뢰성 향상이 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
101 : 기판 103 : 소자분리막
105 : 활성영역 110 : 매립형 게이트
111 : 트렌치 113 : 게이트절연막
115 : 확산제어막 117 : 게이트전극
119 : 실링막 120 : 접합영역
130 : 확산영역 131 : 제1영역
132 : 제2영역

Claims (26)

  1. 반도체 메모리를 포함하는 전자장치로서,
    상기 반도체 메모리는,
    기판에 형성된 트렌치;
    상기 트렌치 표면상에 형성된 게이트절연막;
    상기 게이트절연막 상에 형성되어 상기 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극;
    상기 트렌치 표면에 접하여 상기 게이트전극에 대응하도록 상기 기판에 형성된 확산영역;
    상기 트렌치 양측 기판에 형성된 접합영역; 및
    상기 트렌치 일측의 상기 접합영역에 연결된 메모리 소자
    를 포함하며,
    상기 확산영역은 상기 게이트전극에 함유된 도펀트와 동종의 도펀트를 포함하는 전자장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 확산영역은 상기 게이트전극에 함유된 도펀트가 상기 기판으로 확산되어 형성된 것을 포함하는 전자장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 도펀트가 함유된 게이트전극은 보론이 함유된 텅스텐을 포함하는 전자장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 확산영역은 보론을 포함하는 전자장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 게이트절연막과 상기 게이트전극 사이에 게재된 확산제어막을 더 포함하는 전자장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 확산제어막은 주상구조를 갖는 전자장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 확산제어막은 티타늄질화막 또는 텅스텐질화막을 포함하는 전자장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 접합영역은 수평방향으로 상기 게이트전극 일부와 중첩되고,
    상기 확산영역은 상기 게이트전극과 상기 접합영역 사이에 위치하는 제1영역 및 상기 제1영역을 제외한 나머지인 제2영역을 포함하는 전자장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제1영역과 상기 제2영역의 도전형이 서로 동일하고, 상기 제2영역의 도핑농도가 상기 제1영역의 도핑농도보다 큰 전자장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제1영역과 상기 제2영역의 도전형이 서로 상이하고, 상기 제1영역과 상기 접합영역의 도전형이 서로 동일한 전자장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1영역의 도핑농도가 상기 접합영역의 도핑농도보다 작은 전자장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 소자는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 가변저항소자를 포함하는 전자장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 가변저항소자는 두 자성체 사이에 터널베리어가 게재된 자기터널접합을 포함하는 전자장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 가변저항소자는 금속산화물, 상변화 물질 또는 강유전 물질을 포함하는 전자장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전자 장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인 전자장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전자 장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인 전자장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인 전자장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인 전자장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전자 장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인 전자장치.
  21. 기판을 선택적으로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 표면상에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 상에 상기 트렌치를 일부 갭필하고, 도펀트가 함유된 게이트전극을 형성하는 단계;
    상기 트렌치 양측 기판에 접합영역을 형성하는 단계; 및
    상기 게이트전극에 함유된 도펀트를 상기 기판으로 확산시켜 확산영역을 형성하는 단계
    를 포함하며,
    상기 도펀트가 함유된 게이트전극은 보론이 함유된 텅스텐을 포함하는 전자장치 제조방법.
  22. 삭제
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 도펀트가 함유된 게이트전극은 디보란과 육불화텅스텐을 이용하여 형성하는 전자장치 제조방법.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 게이트전극을 형성하기 이전에,
    상기 게이트절연막 상에 확산제어막을 형성하는 단계를 더 포함하는 전자장치 제조방법.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제24항에 있어서,
    상기 확산제어막은 주상구조를 갖도록 형성하는 전자장치 제조방법.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제24항에 있어서,
    상기 확산제어막은 티타늄질화막 또는 텅스텐질화막을 포함하는 전자장치 제조방법.
KR1020150189272A 2015-12-30 2015-12-30 전자장치 및 그 제조방법 KR102547815B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150189272A KR102547815B1 (ko) 2015-12-30 2015-12-30 전자장치 및 그 제조방법
CN201610262600.4A CN106935611B (zh) 2015-12-30 2016-04-25 电子设备及其制造方法
US15/163,069 US9972659B2 (en) 2015-12-30 2016-05-24 Electronic device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189272A KR102547815B1 (ko) 2015-12-30 2015-12-30 전자장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170079090A KR20170079090A (ko) 2017-07-10
KR102547815B1 true KR102547815B1 (ko) 2023-06-27

Family

ID=59236233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189272A KR102547815B1 (ko) 2015-12-30 2015-12-30 전자장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US9972659B2 (ko)
KR (1) KR102547815B1 (ko)
CN (1) CN106935611B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399497B1 (ko) * 2017-05-29 2022-05-19 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
JP2019047119A (ja) * 2017-09-04 2019-03-22 Tdk株式会社 磁気抵抗効果素子、磁気メモリ、および磁気デバイス
KR102403731B1 (ko) * 2017-11-01 2022-05-30 삼성전자주식회사 가변 저항 메모리 소자
US10797223B2 (en) 2018-01-29 2020-10-06 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic random access memory (MRAM) devices and methods for fabricating such devices
KR20190115508A (ko) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 강유전성 메모리 장치
CN111384171B (zh) * 2018-12-28 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 高沟道迁移率垂直型umosfet器件及其制备方法
KR20210077319A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US20220293736A1 (en) * 2021-03-11 2022-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. 2D Channel Transistors with Low Contact Resistance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228435A1 (en) * 2006-04-03 2007-10-04 Nanya Technology Corporation Semiconductor device and fabrication thereof
US20090267125A1 (en) * 2007-09-28 2009-10-29 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2013197518A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 磁気トンネル接合素子および磁気メモリ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008318B1 (ko) 2012-12-06 2019-08-08 삼성전자주식회사 반도체 소자
US9196701B2 (en) * 2013-03-11 2015-11-24 Alpha And Omega Semiconductor Incorporated High density MOSFET array with self-aligned contacts enhancement plug and method
US9171847B1 (en) * 2014-10-02 2015-10-27 Inotera Memories, Inc. Semiconductor structure
US9882125B2 (en) * 2015-02-11 2018-01-30 Globalfoundries Singapore Pte. Ltd. Selector device for a non-volatile memory cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228435A1 (en) * 2006-04-03 2007-10-04 Nanya Technology Corporation Semiconductor device and fabrication thereof
US20090267125A1 (en) * 2007-09-28 2009-10-29 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2013197518A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 磁気トンネル接合素子および磁気メモリ

Also Published As

Publication number Publication date
KR20170079090A (ko) 2017-07-10
CN106935611A (zh) 2017-07-07
CN106935611B (zh) 2020-09-22
US20170194378A1 (en) 2017-07-06
US9972659B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
KR102547815B1 (ko) 전자장치 및 그 제조방법
US9660041B2 (en) Electronic device comprising a semiconductor memory unit
US9569358B2 (en) Electronic device and method for fabricating the same
US9368356B2 (en) Method for fabricating electronic devices having semiconductor memory unit
KR102631425B1 (ko) 전자 장치 및 그 형성 방법
US9520187B2 (en) Electric device having wire contacts coupled to stack structures with variable resistance elements
KR20150020845A (ko) 수직 채널을 갖는 반도체 장치, 그를 포함하는 저항 변화 메모리 장치 및 그 제조방법
US9443581B2 (en) Electronic device and method for fabricating the same
US9570511B2 (en) Electronic device having buried gate and method for fabricating the same
US9735346B2 (en) Electronic device and method for fabricating the same
KR102275574B1 (ko) 전자장치 및 그 제조방법
US10043854B1 (en) Electronic device including transistor and method for fabricating the same
US10103143B2 (en) Fin transistor, method for fabricating the same and electronic device including the same
KR102274765B1 (ko) 전자 장치 및 그 제조 방법
US9865683B2 (en) Electronic device having a transistor with increased contact area and method for fabricating the same
KR20160023338A (ko) 전자 장치
US20160149121A1 (en) Electronic device and method for fabricating the same
US9543358B2 (en) Electronic device and method for fabricating the same
KR20150117470A (ko) 전자 장치 및 그 제조 방법
KR102465582B1 (ko) 금속-절연체-반도체 구조를 포함하는 전자 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right