KR20150117470A - 전자 장치 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법

Info

Publication number
KR20150117470A
KR20150117470A KR1020140042957A KR20140042957A KR20150117470A KR 20150117470 A KR20150117470 A KR 20150117470A KR 1020140042957 A KR1020140042957 A KR 1020140042957A KR 20140042957 A KR20140042957 A KR 20140042957A KR 20150117470 A KR20150117470 A KR 20150117470A
Authority
KR
South Korea
Prior art keywords
memory
active region
electronic device
data
gate
Prior art date
Application number
KR1020140042957A
Other languages
English (en)
Inventor
김유진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140042957A priority Critical patent/KR20150117470A/ko
Priority to US14/509,515 priority patent/US9831286B2/en
Publication of KR20150117470A publication Critical patent/KR20150117470A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/604—Details relating to cache allocation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

트랜지스터를 포함하는 전자 장치가 제공된다. 본 발명의 일 실시예에 따른 트랜지스터는, 소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판; 및 상기 소자분리막 및 상기 활성영역 상에 형성되고, 상기 활성영역을 가로지르도록 제1 방향으로 연장하는 게이트를 포함하고, 상기 게이트와 중첩하는 영역에서, 상기 활성영역은, 상기 소자분리막보다 위로 돌출된 헤드(head) 부분, 상기 헤드 부분 아래의 바디(body) 부분, 및 상기 헤드 부분과 상기 바디 부분의 사이에 위치하고 상기 제1 방향에서 상기 헤드 부분 및 상기 바디 부분보다 함몰된 넥(neck) 부분을 포함한다.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 우수한 특성을 갖는 트랜지스터, 이 트랜지스터를 포함하는 반도체 메모리, 이 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 트랜지스터를 포함하는 전자 장치로서, 상기 트랜지스터는, 소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판; 및 상기 소자분리막 및 상기 활성영역 상에 형성되고, 상기 활성영역을 가로지르도록 제1 방향으로 연장하는 게이트를 포함하고, 상기 게이트와 중첩하는 영역에서, 상기 활성영역은, 상기 소자분리막보다 위로 돌출된 헤드(head) 부분, 상기 헤드 부분 아래의 바디(body) 부분, 및 상기 헤드 부분과 상기 바디 부분의 사이에 위치하고 상기 제1 방향에서 상기 헤드 부분 및 상기 바디 부분보다 함몰된 넥(neck) 부분을 포함한다.
상기 트랜지스터에서, 상기 게이트는, 상기 제1 방향에서 상기 헤드 부분 및 상기 넥 부분을 둘러쌀 수 있다. 상기 트랜지스터는, 상기 넥 부분에 형성된 절연막을 더 포함하고, 상기 절연막에 의해 상기 헤드 부분과 상기 바디 부분은 전기적으로 분리될 수 있다. 상기 반도체 기판은, 벌크 기판일 수 있다. 상기 트랜지스터는, 상기 게이트 양측의 상기 활성영역 내에 형성된 접합 영역을 더 포함하고, 상기 헤드 부분은, 상기 절연막 및 상기 접합 영역에 의해 둘러싸일 수 있다. 상기 절연막은, 상기 헤드 부분의 표면에 더 형성될 수 있다. 상기 반도체 기판은, 수직방향에서, 반도체 물질로만 이루어진 벌크부 및 상기 벌크부 상에 위치하고 소정 소자가 배치되는 소자부로 구분되고, 상기 게이트는 상기 활성영역과 중첩하는 영역에서 상기 소자부 내에 배치될 수 있다. 상기 반도체 기판은, 수직방향에서, 반도체 물질로만 이루어진 벌크부 및 상기 벌크부 상에 위치하고 소정 소자가 배치되는 소자부로 구분되고, 상기 게이트는 상기 활성영역과 중첩하는 영역에서 상기 소자부 상에 배치될 수 있다.
상기 전자 장치는, 상기 게이트 일측의 상기 활성영역과 접속하는 메모리 소자를 더 포함할 수 있다. 상기 메모리 소자는, 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 가변 저항 소자를 포함할 수 있다. 상기 가변 저항 소자는, 제1 강자성층, 제2 강자성층 및 제1 강자성층과 제2 강자성층 사이에 개재된 터널 베리어층을 포함할 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 트랜지스터는, 상기 마이크로프로세서 내에서 상기 제어부, 상기 연산부 및 상기 기억부 중 적어도 하나의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 트랜지스터는, 상기 프로세서 내에서 상기 코어부, 상기 캐시 메모리부 및 상기 버스 인터페이스 중 적어도 하나의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 트랜지스터는, 상기 프로세싱 시스템 내에서 상기 프로세서, 상기 보조기억장치, 상기 주기억장치 및 상기 인터페이스 장치 중 적어도 하나의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 트랜지스터는, 상기 데이터 저장 시스템 내에서 상기 저장 장치, 상기 컨트롤러, 상기 임시 저장 장치 및 상기 인터페이스 중 적어도 하나의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 트랜지스터는, 상기 메모리 시스템 내에서 상기 메모리, 상기 메모리 컨트롤러, 상기 버퍼 메모리 및 상기 인터페이스 중 적어도 하나의 일부일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 트랜지스터를 포함하는 전자 장치의 제조 방법은, 소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판을 제공하는 단계; 상기 활성영역을 가로지르면서 제1 방향으로 연장하는 게이트 예정 영역의 상기 활성영역을 상기 소자분리막보다 위로 돌출시키는 단계; 상기 게이트 예정 영역에서 상기 소자분리막보다 위로 돌출된 상기 활성영역의 돌출부의 하부를 상기 제1 방향에서 안쪽으로 함몰시켜 넥 부분을 형성하는 단계; 및 상기 게이트 예정 영역의 상기 활성영역 및 상기 소자분리막 상에 게이트를 형성하는 단계를 포함한다.
상기 제조 방법에서, 상기 넥 부분 형성 단계는, 상기 활성영역의 상기 돌출부 및 상기 소자분리막 상에 제1 희생막 및 제2 희생막을 형성하는 단계; 상기 게이트 예정 영역의 상기 소자분리막 상면이 노출될 때까지 상기 제1 및 제2 희생막을 전면 식각하는 단계; 상기 전면 식각에 의해 드러나는 상기 제1 희생막의 하단을 제거하는 단계; 및 상기 제1 희생막 하단의 제거에 의해 드러나는 상기 활성영역의 일부를 제거하는 단계를 포함할 수 있다. 상기 넥 부분 형성 단계 후에, 상기 넥 부분에 상기 넥 부분 위의 상기 활성영역과 상기 넥 부분 아래의 상기 활성영역을 서로 전기적으로 분리하는 절연막을 형성하는 단계를 더 포함할 수 있다. 상기 절연막 형성 단계는, 열산화 공정으로 수행될 수 있다. 상기 게이트 예정 영역의 상기 활성영역을 상기 소자분리막보다 위로 돌출시키는 단계는, 상기 게이트 예정 영역의 상기 활성영역 및 상기 소자분리막을 제1 깊이 및 상기 제1 깊이보다 큰 제2 깊이로 각각 식각하는 단계를 포함할 수 있다. 상기 게이트 예정 영역의 상기 활성영역을 상기 소자분리막보다 위로 돌출시키는 단계는, 상기 게이트 예정 영역의 상기 소자분리막을 소정 깊이로 식각하는 단계를 포함할 수 있다.
상술한 본 발명의 실시예들에 의하면, 우수한 특성을 갖는 트랜지스터, 이 트랜지스터를 포함하는 반도체 메모리, 이 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 확보할 수 있다.
도 1a 내지 도 7은 본 발명의 일 실시예에 따른 트랜지스터 및 그 제조 방법을 설명하기 위한 도면이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 반도체 메모리를 나타내는 도면이다.
도 9a 내지 도 11은 본 발명의 다른 실시예에 따른 트랜지스터 및 그 제조 방법을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 15는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 16은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 실시예의 반도체 메모리는 데이터를 저장하기 위한 복수의 메모리 셀이 배열된 셀 어레이를 포함할 수 있다. 여기서, 복수의 메모리 셀 각각은, 실제로 데이터가 저장되는 부분인 메모리 소자(memory element)와 메모리 소자로의 액세스(access)를 제어하기 위한 액세스 소자(access element)를 포함할 수 있다. 액세스 소자로는 트랜지스터가 이용될 수 있다. 본 실시예에서는 특성이 향상된 트랜지스터 및 이 트랜지스터를 이용하는 반도체 메모리를 제공하고자 한다. 이하, 도면을 참조하여 보다 상세히 예시적으로 설명하기로 한다.
도 1a 내지 도 7은 본 발명의 일 실시예에 따른 트랜지스터 및 그 제조 방법을 설명하기 위한 도면으로 필요에 따라 평면도 및 단면도를 함께 도시하거나, 단면도만을 도시하였다. 단면도는 평면도의 A-A'선 및 B-B'선을 기준으로 하여 도시된 것이다.
먼저, 제조 방법을 설명한다.
도 1a 및 도 1b를 참조하면, 반도체 기판(100)을 제공한다. 반도체 기판(100)은 실리콘 등 다양한 반도체 물질을 포함할 수 있고, 낮은 가격의 벌크(bulk) 기판일 수 있다.
이어서, 반도체 기판(100)에 소자분리막(105)을 형성하여 반도체 기판(100)의 활성영역(100A)의 정의할 수 있다. 소자분리막(105)은 반도체 기판(100)의 소자분리영역을 선택적으로 식각하여 소자분리 트렌치를 형성한 후, 소자분리 트렌치를 산화물, 질화물 등의 절연 물질로 매립함으로써 형성될 수 있다. 본 실시예에서 복수의 활성영역(100A)은 A-A'선과 평행한 제1 방향으로 서로 이격하여 배열될 수 있고, 각 활성영역(100A)은 B-B'선과 평행한 제2 방향으로 연장하는 라인 형상을 가질 수 있다. 그러나, 활성영역(100A)의 형상, 개수 및 배열은 다양하게 변형될 수 있음은 물론이다.
도 2a 및 도 2b를 참조하면, 활성영역(100A) 및 소자분리막(105)을 선택적으로 식각하여, 활성영역(100A) 및 소자분리막(105) 내에 활성영역(100A)을 가로지르도록 제1 방향으로 연장하는 게이트 트렌치(T)를 형성할 수 있다. 본 실시예에서 복수의 게이트 트렌치(T)는 제2 방향으로 서로 이격하여 배열될 수 있고, 각 게이트 트렌치(T)는 제1 방향으로 배열되는 활성영역(100A) 전부를 가로지를 수 있다. 그러나, 게이트 트렌치(T)의 형상, 개수 및 배열은 다양하게 변형될 수 있다.
여기서, 활성영역(100A) 및 소자분리막(105)의 식각시, 활성영역(100A)보다 소자분리막(105)을 더 깊게 식각할 수 있다. 즉, 활성영역(100A)의 식각 깊이(D1)보다 소자분리막(105)의 식각 깊이(D2)가 더 클 수 있다. 그에 따라 게이트 트렌치(T) 아래에서, 활성영역(100A)은 소자분리막(105)보다 위로 돌출될 수 있다. 설명의 편의상, 게이트 트렌치(T)와 중첩하면서 소자분리막(105)보다 위로 돌출된 활성영역(100A)을 활성영역(100A)의 돌출부라 하기로 한다.
도 3을 참조하면, 도 2a 및 도 2b의 공정 결과물 상에 함몰부(도 5의 N 참조) 형성을 위한 희생막(110, 115)을 형성할 수 있다. 본 실시예에서, 희생막(110, 115)은 식각률이 서로 상이한 제1 희생막(110) 및 제2 희생막(115)의 이중막을 포함할 수 있다. 예컨대, 제1 희생막(110)은 실리콘 산화막 등과 같은 산화막일 수 있고, 제2 희생막(115)은 실리콘 질화막 등과 같은 질화막일 수 있다.
여기서, 도시하지는 않았으나, 게이트 트렌치(T) 아래에서, 활성영역(100A)의 상면 상의 제1 및 제2 희생막(110, 115)의 두께는 소자분리막(105) 상면 상의 제1 및 제2 희생막(110, 115)의 두께보다 크도록 제어될 수 있다. 제1 및 제2 희생막(110, 115)의 증착시 타겟(target)과 활성영역(100A) 상면 사이의 거리가 타겟과 소자분리막(105) 상면 사이의 거리보다 작을 수 있기 때문이다. 이외에도 다양한 방법으로 증착 두께를 조절할 수 있다.
도 4를 참조하면, 제1 및 제2 희생막(110, 115)에 대해 수직 방향으로 전면 식각을 수행하여 제1 및 제2 희생막 패턴(110', 115')을 형성할 수 있다. 이때, 전면 식각은 게이트 트렌치(T) 아래의 소자분리막(105) 상면이 드러날 때까지 수행될 수 있다. 게이트 트렌치(T) 아래의 소자분리막(105) 상면이 드러나는 시점에서 게이트 트렌치(T) 아래의 활성영역(100A) 상면은 드러나지 않을 수 있다. 이는 전술한 바와 같이 게이트 트렌치(T) 아래에서 활성영역(100A) 상면 상의 제1 및 제2 희생막(110, 115) 두께가 소자분리막(105) 상면 상의 제1 및 제2 희생막(110, 115)의 두께보다 클 수 있기 때문이다.
본 공정 결과 형성된 제1 희생막 패턴(110')은 활성영역(100A)의 돌출부의 상면 및 측면을 감쌀 수 있다. 나아가, 활성영역(100A)의 돌출부의 측면 상에서 소자분리막(105)과 접하는 제1 희생막 패턴(110')의 하단은 활성영역(100A)의 바깥쪽으로 구부러진 형상을 가질 수 있다. 제2 희생막 패턴(115')은 제1 희생막 패턴(110') 상에 위치하되, 활성영역(100A)의 돌출부의 측면 상에서 제2 희생막 패턴(115')의 하단은 제1 희생막 패턴(110')의 하단 위에 위치할 수 있다. 즉, 제2 희생막 패턴(115')은 제1 희생막 패턴(110')의 하단을 제외하고 그 표면을 감싸는 형상을 가질 수 있다. 그에 따라, 제1 희생막 패턴(110')의 하단은 노출될 수 있다.
도 5를 참조하면, 노출된 제1 희생막 패턴(110')의 하단을 식각 등의 방식으로 제거하여 활성영역(100A)의 돌출부 중 하부 측면을 노출시킬 수 있다.
이어서, 노출된 활성영역(100A)의 돌출부의 하부를 식각 등의 방식으로 일부 제거하여 활성영역(100A)의 돌출부의 상부의 표면보다 안쪽으로 함몰시킬 수 있다.
본 공정 결과, 게이트 트렌치(T) 아래의 활성영역(100A)은 윗 부분과 아랫 부분은 볼록하고 중간 부분은 오목한 튜브(tube) 유사 형상을 가질 수 있다. 설명의 편의상, 활성영역(100A)의 돌출부 중 본 공정에서 식각되지 않아 상대적으로 볼록한 형상을 갖는 윗 부분을 헤드(head) 부분(H)이라 하고, 활성영역(100A)의 돌출부 중 본 공정에서 식각되어 상대적으로 오목한 형상을 갖는 중간 부분을 넥(neck) 부분(N)이라 하고, 활성영역(100A)의 돌출부의 아랫 부분을 바디(body) 부분(B)이라 하기로 한다.
도 6을 참조하면, 제1 및 제2 희생막 패턴(110', 115')을 제거할 수 있다.
이어서, 제1 및 제2 희생막 패턴(110', 115')의 제거에 의해 드러나는 활성영역(100A)의 표면에 대해, 활성영역(100A)을 이루는 반도체와 반응하여 절연 물질을 형성하는 원소를 포함하는 분위기에서 열 처리를 수행하여, 활성영역(100A)의 표면을 절연막(120)으로 변형시킬 수 있다. 예컨대, 제1 및 제2 희생막 패턴(110', 115')의 제거에 의해 드러나는 활성영역(100A)의 표면에 대해 열 산화 공정을 수행함으로써, 실리콘 산화막 등과 같은 산화막으로 이루어지는 절연막(120)을 형성할 수 있다.
이와 같은 절연막(120) 형성시, 상대적으로 폭이 좁은 활성영역(100A)의 넥 부분(N)은 전부 절연막(120)으로 변형되게 할 수 있다. 이러한 경우, 활성영역(100A)의 헤드 부분(H)과 바디 부분(B)은 절연막(120)에 의해 서로 전기적으로 분리될 수 있다. 그에 따라, 활성영역(100A)의 헤드 부분(H)은 다른 부분과 전기적으로 연결되지 않는 플로팅(floating) 상태일 수 있다. 제1 방향에서 헤드 부분(H)은 절연막(120)에 의해 둘러싸이면서 제2 방향에서는 후술하는 접합 영역에 의해 둘러싸이기 때문이다.
도 7을 참조하면, 절연막(120)이 형성된 게이트 트렌치(T)의 일부를 매립하는 게이트(130)를 형성할 수 있다. 게이트(130)의 형성은, 절연막(120)이 형성된 결과물 상에 금속, 금속 질화물 등의 도전 물질을 형성한 후, 도전 물질이 원하는 높이가 될 때까지 에치백(etchback)하는 방식에 의할 수 있다. 본 실시예에서 게이트(130)는 게이트 트렌치(T) 일부를 매립하는 형태를 갖는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니며, 게이트 트렌치(T)의 전부를 매립하거나, 게이트 트렌치(T)의 전부를 매립하면서 반도체 기판(100) 위로 돌출된 형태를 가질 수도 있다.
게이트(130)는 게이트 트렌치(T) 아래의 활성영역(100A)의 헤드 부분(H) 및 넥 부분(N)을 감쌀 수 있다. 절연막(120)은 게이트(130)와 활성영역(100A) 사이에 개재되어 게이트 절연막으로서 기능할 수 있다.
이어서, 게이트(130) 상에 게이트 보호막(140)을 형성할 수 있다. 본 실시예와 같이 게이트(130)가 게이트 트렌치(T)의 일부를 매립하는 경우, 보호막(140)은 게이트(130) 상에 위치하면서 게이트 트렌치(T)의 나머지를 매립할 수 있다. 이러한 보호막(140)의 형성은 게이트(130)가 형성된 결과물 상에 산화물, 질화물 등의 절연 물질을 형성한 후, 반도체 기판(100) 또는 절연막(120)이 드러날 때까지 평탄화 공정 예컨대, CMP(Chemical Mechanical Polishing)를 수행하는 방식에 의할 수 있다.
이어서, 도시하지는 않았지만, 게이트(130) 양측의 활성영역(100A) 내로 불순물을 도핑하여 접합 영역(미도시됨)을 형성할 수 있다.
이상으로 설명한 공정에 의하여, 도 7과 같은 트랜지스터가 제조될 수 있다.
도 7을 다시 참조하면, 본 발명의 일 실시예에 따른 트랜지스터는, 소자분리막(105)에 의해 정의된 활성영역(100A)을 포함하는 반도체 기판(100) 내에 형성되고 활성영역(100A)을 가로지르도록 제1 방향으로 연장하는 게이트 트렌치(T), 및 게이트 트렌치(T)에 적어도 일부가 매립되는 게이트(130)를 포함할 수 있다. 게이트(130) 양측의 활성영역(100A) 내에는 불순물 도핑에 의한 접합 영역 즉, 소스 영역 및 드레인 영역이 구비되어 게이트(130)와 함께 3 단자의 트랜지스터를 형성할 수 있다. 게이트(130)와 활성영역(100A) 사이에는 절연막(120)이 개재되어 게이트 절연막으로 기능할 수 있다.
여기서, 게이트(130) 아래에서, 활성영역(100A)은 소자분리막(105)보다 위로 돌출될 수 있고, 나아가, 활성영역(100A)의 돌출부 중 하부는 상부보다 안쪽으로 함몰될 수 있다. 전술한 바와 같이 활성영역(100A)의 돌출부 중 상부는 헤드 부분(H)이라 칭하고 하부는 넥 부분(N)이라 칭할 수 있고, 넥 부분(N) 아래는 바디 부분(B)이라 칭할 수 있다. 넥 부분(N)은 헤드 부분(H)의 표면 및 바디 부분(B)의 표면보다 제1 방향에서 안쪽으로 함몰되어 형성될 수 있다. 이러한 경우, 게이트(130)의 하면이 활성영역(100A)의 상면뿐만 아니라 활성영역(100A)의 돌출부의 측면까지 접하므로, 게이트(130)와 활성영역(100A)의 접촉 면적이 증가할 수 있다. 나아가, 활성영역(100A)의 돌출부의 측면 중 하부는 안쪽으로 함몰되므로, 게이트(130)와 활성영역(100A)의 접촉 면적이 더욱 증가할 수 있다. 게이트(130)와 활성영역(100A)의 접촉 면적이 증가한다는 것은 곧 트랜지스터의 채널 면적이 증가함을 의미하므로, 트랜지스터의 동작 전류를 증가시킬 수 있다.
나아가, 넥 부분(N)에 형성된 절연막(120)은 두께에 따라 헤드 부분(H)과 바디 부분(B)은 서로 완전히 차단될 수 있다. 이러한 경우 벌크 형태의 반도체 기판(100)을 이용하더라도, 값비싼 SOI(Silicon On Insulator) 기판을 이용하는 것과 유사한 효과를 얻을 수 있다. 예컨대, 헤드 부분(H)은 바디 부분(B)과 차단될 수 있으므로, 헤드 부분(H)에 완전 공핍 채널(fully depleted channel)이 구현될 수 있고, 바디 부분(B)에 도핑된 다양한 불순물 예컨대, 웰(well) 영역의 불순물이 헤드 부분(H)으로 확산되어 트랜지스터의 문턱 전압이 변동되는 현상 등이 방지될 수 있다.
요약하자면, 게이트(130) 아래의 활성영역(100A)이 소자분리막(105)보다 위로 돌출되면서 이 튜브 형태를 갖도록 함으로써, 게이트(130)와 활성영역(100A)의 접촉 면적을 최대화하여 이에 기인한 트랜지스터의 특성 향상을 도모할 수 있다. 이에 더하여, 튜브 형태의 활성영역(100A) 중 넥 부분(N)에 형성된 절연막(120)을 이용하여 헤드 부분(H)과 바디 부분(B)을 완전히 분리함으로써 이에 기인한 트랜지스터의 특성 향상까지 도모할 수 있다.
이상으로 설명한 트랜지스터는 다양한 반도체 메모리에서 메모리 소자로의 액세스를 위한 액세스 소자로 이용될 수 있다. 특히, 위 트랜지스터는 높은 구동 전류가 요구되는 메모리 소자 예컨대, 고저항 상태와 저저항 상태 사이에서의 스위칭시 높은 전류가 요구되는 자기 저항 소자 등의 가변 저항 소자에 연결될 수 있다. 이하, 도면을 참조하여 보다 상세히 예시적으로 설명하기로 한다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 반도체 메모리를 나타내는 도면이다.
도 8a 및 도 8b를 참조하면, 본 발명의 일 실시예에 따른 반도체 메모리는 전술한 도 7의 트랜지스터의 일단 예컨대, 제2 방향에서 인접한 두 개의 게이트(130) 양측에 위치하는 드레인 영역과 하단이 접속하는 가변 저항 소자(160), 가변 저항 소자(160)의 상단과 접속하는 비트라인(180), 및 전술한 도 7의 트랜지스터의 타단 예컨대, 제2 방향에서 인접한 두 개의 게이트(130) 사이에 위치하는 소스 영역과 하단이 접속하는 소스라인(185)을 포함할 수 있다.
구체적으로, 도 7의 공정 결과물 상에는 제1 층간 절연막(ILD1)이 형성될 수 있다. 제1 층간 절연막(ILD1) 내에는 제1 층간 절연막(ILD1)을 관통하여 드레인 영역 및 소스 영역과 각각 접속하는 제1 및 제2 콘택(150, 155)이 형성될 수 있다. 여기서, 제1 방향에서 제1 콘택(150)은 활성영역(100A)의 일측, 예컨대, 우측으로 치우쳐 형성될 수 있고, 반대로 제2 콘택(155)은 활성영역(100A)의 타측 예컨대, 좌측으로 치우쳐 형성될 수 있다. 이는 제1 콘택(150)과 접속할 가변 저항 소자(160), 제3 콘택(170) 및 비트라인(180)과, 제2 콘택(155)과 접속할 제4 콘택(175) 및 소스라인(185) 사이의 거리를 확보하기 위함이다.
제1 층간 절연막(ILD1) 상에는 제1 콘택(150) 각각과 접속하는 가변 저항 소자(160)가 형성될 수 있다.
여기서, 가변 저항 소자(160)는 자신의 하단에 접속되는 트랜지스터 및 자신의 상단에 접속되는 비트라인(180)을 통하여 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭할 수 있는 소자로서, RRAM, PRAM, FRAM, MRAM 등에 이용되는 다양한 물질 예컨대, 전이 금속 산화물, 페로브스카이트(perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질 등을 포함하는 단일막 또는 다중막으로 형성될 수 있다. 가변 저항 소자(160)에서는 저항 상태에 따라 서로 다른 데이터를 저장할 수 있다.
본 실시예에서, 가변 저항 소자(160)는 제1 강자성층(160A), 터널 베리어층(160B) 및 제2 강자성층(160C)을 포함하는 MTJ(Magnetic Tunnel Junction) 소자를 포함할 수 있다. 이러한 경우, 제1 및 제2 강자성층(160A, 160C) 중 어느 하나는 자화 방향이 고정된 고정층(pinned layer)의 역할을 수행하고 다른 하나는 자화 방향이 변화되는 자유층(free layer)의 역할을 수행할 수 있으며 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금 등을 포함하는 단일막 또는 다중막으로 형성될 수 있다. 터널 베리어층(160B)은 전자가 터널링되어 자유층의 자화 방향을 변화시키는 역할을 수행하며, 예컨대, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함하는 단일막 또는 다중막으로 형성될 수 있다. 자유층의 자화 방향과 고정층의 자화 방향이 평행한 경우 가변 저항 소자(160)는 저저항 상태일 수 있고, 자유층의 자화 방향과 고정층의 자화 방향이 반평행한 경우 가변 저항 소자(160)는 고저항 상태일 수 있다. 여기서, 자유층의 자화 방향을 변화시키는 데에 상대적으로 높은 전류가 요구되고, 본 실시예의 트랜지스터를 이용하면 이러한 요구를 만족시킬 수 있다.
그러나, 본 발명이 이에 한정되는 것은 아니며, 가변 저항 소자(160) 외에도 데이터를 저장할 수 있는 다양한 메모리 소자 예컨대, 캐패시터 등이 트랜지스터의 일단과 접속할 수 있음은 물론이다.
가변 저항 소자(160) 및 제1 층간 절연막(ILD1) 상에는 제2 층간 절연막(ILD2)이 형성될 수 있다. 제2 층간 절연막(ILD2) 내에는 가변 저항 소자(160)와 접속하는 제3 콘택(170) 및 제2 콘택(155)과 접속하는 제4 콘택(175)이 형성될 수 있다.
제2 층간 절연막(ILD2) 상에는 제2 방향으로 연장하여 제2 방향으로 배열되는 제3 콘택(170)과 접속하는 비트라인(180), 및 제2 방향으로 연장하여 제2 방향으로 배열되는 제4 콘택(175)과 접속하는 소스라인(185)이 형성될 수 있다.
이상으로 설명한 반도체 메모리는 전술한 바와 같이 동작 전류가 증가하는 등 성능이 개선된 트랜지스터를 이용하여 제조될 수 있으므로, 반도체 메모리의 동작 특성이 향상될 수 있다.
한편, 전술한 도 7을 살펴보면, 반도체 기판(100)의 표면에 대해 수직 방향에서, 반도체 물질로만 이루어진 벌크부(BP), 및 벌크부(BP) 상에 배치되고 소자분리막(105), 게이트(130) 등과 같은 다양한 소자가 배치되는 소자부(EP)로 구분될 수 있다. 여기서, 게이트(130)의 적어도 일부는 활성영역(100A)과 중첩하는 영역에서 소자부(EP) 내에 형성될 수 있다(도 7의 B-B' 단면 참조). 이는 도 7의 게이트(130)가 소자분리막(105) 및 활성영역(100A)의 식각으로 형성된 게이트 트렌치(T) 내에 형성되기 때문이다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 게이트 트렌치(T)의 형성은 생략될 수 있고 그에 따라 게이트는 활성영역과 중첩하는 영역에서 소자부(EP) 상에 형성될 수도 있다. 이에 대해서는 아래의 도 9a 내지 도 11을 참조하여 예시적으로 설명하기로 한다.
도 9a 내지 도 11은 본 발명의 다른 실시예에 따른 트랜지스터 및 그 제조 방법을 설명하기 위한 도면이다. 전술한 실시예와의 차이점을 중심으로 설명하기로 한다.
도 9a 및 도 9b를 참조하면, 반도체 기판(200)에 소자분리막(205)을 형성하여 반도체 기판(200)의 활성영역(200A)의 정의할 수 있다.
이어서, 적어도 게이트 예정 영역(G)의 소자분리막(205)을 에치백 등의 방식으로 식각함으로써, 소자분리막(205)의 상면을 활성영역(200A)의 상면보다 낮아지게 할 수 있다(화살표 참조). 그에 따라 적어도 게이트 예정 영역(G)에서 활성영역(200A)은 소자분리막(205)보다 위로 돌출된 돌출부를 가질 수 있다.
도 10을 참조하면, 활성영역(200A)의 돌출부의 일부를 식각하여 넥 부분(N)을 형성할 수 있고, 그에 따라 넥 부분(N) 상하에 위치하는 활성영역(200A)의 헤드 부분(H) 및 바디 부분(B)이 정의될 수 있다. 본 공정은 전술한 도 3 내지 도 5의 공정과 실질적으로 동일한 공정을 이용하여 수행될 수 있다.
도 11을 참조하면, 활성영역(200A)의 표면에 절연막(220)을 형성할 수 있다. 본 공정은 전술한 도 6의 공정과 실질적으로 동일한 공정을 이용하여 수행될 수 있다.
이어서, 공정 결과물을 덮는 도전 물질을 증착한 후, 이 도전 물질을 선택적으로 식각하여 게이트 예정 영역(G)과 중첩하는 게이트(230)를 형성할 수 있다.
본 공정 결과, 게이트(230)는 제1 방향에서 활성영역(200A)의 헤드 부분(H) 및 넥 부분(N)을 감쌀 수 있다. 아울러, 활성영역(200A)과 중첩하는 영역에서 게이트(230)는 소자부(EP) 상에 위치할 수 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 12 내지 도 16은 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 12를 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
기억부(1010), 연산부(1020) 및 제어부(1030) 중 적어도 하나는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010), 연산부(1020) 및 제어부(1030) 중 적어도 하나는 트랜지스터를 포함하고, 상기 트랜지스터는, 소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판; 및 상기 소자분리막 및 상기 활성영역 상에 형성되고, 상기 활성영역을 가로지르도록 제1 방향으로 연장하는 게이트를 포함하고, 상기 게이트와 중첩하는 영역에서, 상기 활성영역은, 상기 소자분리막보다 위로 돌출된 헤드(head) 부분, 상기 헤드 부분 아래의 바디(body) 부분, 및 상기 헤드 부분과 상기 바디 부분의 사이에 위치하고 상기 제1 방향에서 상기 헤드 부분 및 상기 바디 부분보다 함몰된 넥(neck) 부분을 포함할 수 있다. 이를 통해, 기억부(1010), 연산부(1020) 및 제어부(1030) 중 적어도 하나의 동작 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성이 향상될 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 13을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다.
도 13에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1130)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
코어부(1110), 캐시 메모리부(1120) 및 버스 인터페이스(1130)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 코어부(1110), 캐시 메모리부(1120) 및 버스 인터페이스(1130) 중 적어도 하나는 트랜지스터를 포함하고, 상기 트랜지스터는, 소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판; 및 상기 소자분리막 및 상기 활성영역 상에 형성되고, 상기 활성영역을 가로지르도록 제1 방향으로 연장하는 게이트를 포함하고, 상기 게이트와 중첩하는 영역에서, 상기 활성영역은, 상기 소자분리막보다 위로 돌출된 헤드(head) 부분, 상기 헤드 부분 아래의 바디(body) 부분, 및 상기 헤드 부분과 상기 바디 부분의 사이에 위치하고 상기 제1 방향에서 상기 헤드 부분 및 상기 바디 부분보다 함몰된 넥(neck) 부분을 포함할 수 있다. 이를 통해 코어부(1110), 캐시 메모리부(1120) 및 버스 인터페이스(1130) 중 적어도 하나의 동작 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 동작 특성이 향상될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 14를 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 12의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
프로세서(1210), 주기억장치(1220), 보조기억장치(1230) 및 인터페이스 장치(1240) 중 적어도 하나는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 프로세서(1210), 주기억장치(1220), 보조기억장치(1230) 및 인터페이스 장치(1240) 중 적어도 하나는 트랜지스터를 포함하고, 상기 트랜지스터는, 소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판; 및 상기 소자분리막 및 상기 활성영역 상에 형성되고, 상기 활성영역을 가로지르도록 제1 방향으로 연장하는 게이트를 포함하고, 상기 게이트와 중첩하는 영역에서, 상기 활성영역은, 상기 소자분리막보다 위로 돌출된 헤드(head) 부분, 상기 헤드 부분 아래의 바디(body) 부분, 및 상기 헤드 부분과 상기 바디 부분의 사이에 위치하고 상기 제1 방향에서 상기 헤드 부분 및 상기 바디 부분보다 함몰된 넥(neck) 부분을 포함할 수 있다. 이를 통해, 프로세서(1210), 주기억장치(1220), 보조기억장치(1230) 및 인터페이스 장치(1240) 중 적어도 하나의 동작 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성이 향상될 수 있다.
도 15는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 15를 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다.
저장 장치(1310), 컨트롤러(1320), 인터페이스(1330), 및 임시 저장 장치(1340) 중 적어도 하나는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 저장 장치(1310), 컨트롤러(1320), 인터페이스(1330), 및 임시 저장 장치(1340) 중 적어도 하나는 트랜지스터를 포함하고, 상기 트랜지스터는, 소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판; 및 상기 소자분리막 및 상기 활성영역 상에 형성되고, 상기 활성영역을 가로지르도록 제1 방향으로 연장하는 게이트를 포함하고, 상기 게이트와 중첩하는 영역에서, 상기 활성영역은, 상기 소자분리막보다 위로 돌출된 헤드(head) 부분, 상기 헤드 부분 아래의 바디(body) 부분, 및 상기 헤드 부분과 상기 바디 부분의 사이에 위치하고 상기 제1 방향에서 상기 헤드 부분 및 상기 바디 부분보다 함몰된 넥(neck) 부분을 포함할 수 있다. 이를 통해, 저장 장치(1310), 컨트롤러(1320), 인터페이스(1330), 및 임시 저장 장치(1340) 중 적어도 하나의 동작 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 16은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 16을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리(1410), 메모리 컨트롤러(1420), 인터페이스(1430) 및 버퍼 메모리(1440) 중 적어도 하나는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410), 메모리 컨트롤러(1420), 인터페이스(1430) 및 버퍼 메모리(1440) 중 적어도 하나는 트랜지스터를 포함하고, 상기 트랜지스터는, 소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판; 및 상기 소자분리막 및 상기 활성영역 상에 형성되고, 상기 활성영역을 가로지르도록 제1 방향으로 연장하는 게이트를 포함하고, 상기 게이트와 중첩하는 영역에서, 상기 활성영역은, 상기 소자분리막보다 위로 돌출된 헤드(head) 부분, 상기 헤드 부분 아래의 바디(body) 부분, 및 상기 헤드 부분과 상기 바디 부분의 사이에 위치하고 상기 제1 방향에서 상기 헤드 부분 및 상기 바디 부분보다 함몰된 넥(neck) 부분을 포함할 수 있다. 이를 통해, 메모리(1410), 메모리 컨트롤러(1420), 인터페이스(1430) 및 버퍼 메모리(1440) 중 적어도 하나의 동작 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
100: 반도체 기판 105: 소자 분리막
120: 절연막 130: 게이트
140; 게이트 보호막 H: 헤드 부분
N: 넥 부분 B: 바디 부분

Claims (22)

  1. 트랜지스터를 포함하는 전자 장치로서,
    상기 트랜지스터는,
    소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판; 및
    상기 소자분리막 및 상기 활성영역 상에 형성되고, 상기 활성영역을 가로지르도록 제1 방향으로 연장하는 게이트를 포함하고,
    상기 게이트와 중첩하는 영역에서, 상기 활성영역은, 상기 소자분리막보다 위로 돌출된 헤드(head) 부분, 상기 헤드 부분 아래의 바디(body) 부분, 및 상기 헤드 부분과 상기 바디 부분의 사이에 위치하고 상기 제1 방향에서 상기 헤드 부분 및 상기 바디 부분보다 함몰된 넥(neck) 부분을 포함하는
    전자 장치.
  2. 제1 항에 있어서,
    상기 게이트는,
    상기 제1 방향에서 상기 헤드 부분 및 상기 넥 부분을 둘러싸는
    전자 장치.
  3. 제1 항에 있어서,
    상기 넥 부분에 형성된 절연막을 더 포함하고,
    상기 절연막에 의해 상기 헤드 부분과 상기 바디 부분은 전기적으로 분리되는
    전자 장치.
  4. 제3 항에 있어서,
    상기 반도체 기판은, 벌크 기판인
    전자 장치.
  5. 제3 항에 있어서,
    상기 게이트 양측의 상기 활성영역 내에 형성된 접합 영역을 더 포함하고,
    상기 헤드 부분은, 상기 절연막 및 상기 접합 영역에 의해 둘러싸이는
    전자 장치.
  6. 제3 항에 있어서,
    상기 절연막은, 상기 헤드 부분의 표면에 더 형성되는
    전자 장치.
  7. 제1 항에 있어서,
    상기 반도체 기판은, 수직방향에서, 반도체 물질로만 이루어진 벌크부 및 상기 벌크부 상에 위치하고 소정 소자가 배치되는 소자부로 구분되고,
    상기 게이트는 상기 활성영역과 중첩하는 영역에서 상기 소자부 내에 배치되는
    전자 장치.
  8. 제1 항에 있어서,
    상기 반도체 기판은, 수직방향에서, 반도체 물질로만 이루어진 벌크부 및 상기 벌크부 상에 위치하고 소정 소자가 배치되는 소자부로 구분되고,
    상기 게이트는 상기 활성영역과 중첩하는 영역에서 상기 소자부 상에 배치되는
    전자 장치.
  9. 제1 항에 있어서,
    상기 게이트 일측의 상기 활성영역과 접속하는 메모리 소자를 더 포함하는
    전자 장치.
  10. 제8 항에 있어서,
    상기 메모리 소자는,
    인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 가변 저항 소자를 포함하는
    전자 장치.
  11. 제9 항에 있어서,
    상기 가변 저항 소자는, 제1 강자성층, 제2 강자성층 및 제1 강자성층과 제2 강자성층 사이에 개재된 터널 베리어층을 포함하는
    전자 장치.
  12. 제1 항에 있어서,
    상기 전자 장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 트랜지스터는, 상기 마이크로프로세서 내에서 상기 제어부, 상기 연산부 및 상기 기억부 중 적어도 하나의 일부인
    전자 장치.
  13. 제1 항에 있어서,
    상기 전자 장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 트랜지스터는, 상기 프로세서 내에서 상기 코어부, 상기 캐시 메모리부 및 상기 버스 인터페이스 중 적어도 하나의 일부인
    전자 장치.
  14. 제1 항에 있어서,
    상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 트랜지스터는, 상기 프로세싱 시스템 내에서 상기 프로세서, 상기 보조기억장치, 상기 주기억장치 및 상기 인터페이스 장치 중 적어도 하나의 일부인
    전자 장치.
  15. 제1 항에 있어서,
    상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 트랜지스터는, 상기 데이터 저장 시스템 내에서 상기 저장 장치, 상기 컨트롤러, 상기 임시 저장 장치 및 상기 인터페이스 중 적어도 하나의 일부인
    전자 장치.
  16. 제1 항에 있어서,
    상기 전자 장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 트랜지스터는, 상기 메모리 시스템 내에서 상기 메모리, 상기 메모리 컨트롤러, 상기 버퍼 메모리 및 상기 인터페이스 중 적어도 하나의 일부인
    전자 장치.
  17. 트랜지스터를 포함하는 전자 장치의 제조 방법으로서,
    소자분리막에 의해 정의된 활성영역을 포함하는 반도체 기판을 제공하는 단계;
    상기 활성영역을 가로지르면서 제1 방향으로 연장하는 게이트 예정 영역의 상기 활성영역을 상기 소자분리막보다 위로 돌출시키는 단계;
    상기 게이트 예정 영역에서 상기 소자분리막보다 위로 돌출된 상기 활성영역의 돌출부의 하부를 상기 제1 방향에서 안쪽으로 함몰시켜 넥 부분을 형성하는 단계; 및
    상기 게이트 예정 영역의 상기 활성영역 및 상기 소자분리막 상에 게이트를 형성하는 단계를 포함하는
    전자 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 넥 부분 형성 단계는,
    상기 활성영역의 상기 돌출부 및 상기 소자분리막 상에 제1 희생막 및 제2 희생막을 형성하는 단계;
    상기 게이트 예정 영역의 상기 소자분리막 상면이 노출될 때까지 상기 제1 및 제2 희생막을 전면 식각하는 단계;
    상기 전면 식각에 의해 드러나는 상기 제1 희생막의 하단을 제거하는 단계; 및
    상기 제1 희생막 하단의 제거에 의해 드러나는 상기 활성영역의 일부를 제거하는 단계를 포함하는
    전자 장치의 제조 방법.
  19. 제17 항에 있어서,
    상기 넥 부분 형성 단계 후에,
    상기 넥 부분에 상기 넥 부분 위의 상기 활성영역과 상기 넥 부분 아래의 상기 활성영역을 서로 전기적으로 분리하는 절연막을 형성하는 단계를 더 포함하는
    전자 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 절연막 형성 단계는,
    열산화 공정으로 수행되는
    전자 장치의 제조 방법.
  21. 제17 항에 있어서,
    상기 게이트 예정 영역의 상기 활성영역을 상기 소자분리막보다 위로 돌출시키는 단계는,상기 게이트 예정 영역의 상기 활성영역 및 상기 소자분리막을 제1 깊이 및 상기 제1 깊이보다 큰 제2 깊이로 각각 식각하는 단계를 포함하는
    전자 장치의 제조 방법.
  22. 제17 항에 있어서,
    상기 게이트 예정 영역의 상기 활성영역을 상기 소자분리막보다 위로 돌출시키는 단계는,상기 게이트 예정 영역의 상기 소자분리막을 소정 깊이로 식각하는 단계를 포함하는
    전자 장치의 제조 방법.
KR1020140042957A 2014-04-10 2014-04-10 전자 장치 및 그 제조 방법 KR20150117470A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140042957A KR20150117470A (ko) 2014-04-10 2014-04-10 전자 장치 및 그 제조 방법
US14/509,515 US9831286B2 (en) 2014-04-10 2014-10-08 Electronic device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140042957A KR20150117470A (ko) 2014-04-10 2014-04-10 전자 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150117470A true KR20150117470A (ko) 2015-10-20

Family

ID=54265734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140042957A KR20150117470A (ko) 2014-04-10 2014-04-10 전자 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9831286B2 (ko)
KR (1) KR20150117470A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102247017B1 (ko) * 2014-03-03 2021-04-30 에스케이하이닉스 주식회사 전자 장치
CN111029406A (zh) * 2019-11-14 2020-04-17 中国科学院微电子研究所 一种半导体器件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743655B1 (ko) 2006-06-29 2007-07-30 주식회사 하이닉스반도체 새들 돌기형 트랜지스터의 제조방법
KR100858882B1 (ko) * 2007-03-19 2008-09-17 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
KR101219464B1 (ko) * 2007-07-23 2013-01-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2009043804A (ja) * 2007-08-07 2009-02-26 Panasonic Corp 半導体記憶装置、メモリ搭載ｌｓｉ、及び半導体記憶装置の製造方法
JP2010219326A (ja) * 2009-03-17 2010-09-30 Elpida Memory Inc 半導体記憶装置及びその製造方法
KR101772019B1 (ko) * 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US9831286B2 (en) 2017-11-28
US20150295010A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
KR102454877B1 (ko) 전자 장치 및 그 제조 방법
KR102029905B1 (ko) 전자장치 및 그 제조방법
KR20160122531A (ko) 전자 장치
KR20160022046A (ko) 전자 장치
KR20160029529A (ko) 전자장치 및 그 제조방법
KR20160006485A (ko) 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법
KR20160123067A (ko) 전자 장치 제조 방법
KR20150102323A (ko) 전자장치 및 그 제조방법
KR20150019920A (ko) 전자 장치 및 그 제조 방법
KR20150036988A (ko) 전자 장치
KR20170142341A (ko) 전자 장치 및 그 제조 방법
KR20170034961A (ko) 전자 장치 및 그 제조 방법
KR20150080795A (ko) 전자 장치 및 그 제조 방법
KR20170012792A (ko) 전자 장치 및 그 제조 방법
KR102626234B1 (ko) 전자 장치 및 그 제조 방법
KR20150020794A (ko) 전자 장치 및 그 제조 방법
KR102155783B1 (ko) 전자장치 및 그 제조 방법
KR20160073796A (ko) 전자 장치 및 그 제조 방법
KR20180100982A (ko) 전자 장치 및 그 제조 방법
KR102161610B1 (ko) 전자 장치 및 그 제조 방법
KR102679942B1 (ko) 전자 장치 및 그 제조 방법
KR20170064018A (ko) 전자 장치
US9905613B2 (en) Movement of oxygen vacancies in an electronic device
KR20160073792A (ko) 전자 장치 및 그 제조 방법
KR20150108068A (ko) 전자장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid