KR102411080B1 - 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법 - Google Patents

패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법 Download PDF

Info

Publication number
KR102411080B1
KR102411080B1 KR1020150124267A KR20150124267A KR102411080B1 KR 102411080 B1 KR102411080 B1 KR 102411080B1 KR 1020150124267 A KR1020150124267 A KR 1020150124267A KR 20150124267 A KR20150124267 A KR 20150124267A KR 102411080 B1 KR102411080 B1 KR 102411080B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
oxidation
patterns
magnetic
Prior art date
Application number
KR1020150124267A
Other languages
English (en)
Other versions
KR20170027925A (ko
Inventor
김상국
김종규
박종철
김인호
백광현
오정익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150124267A priority Critical patent/KR102411080B1/ko
Priority to US15/180,843 priority patent/US9876165B2/en
Publication of KR20170027925A publication Critical patent/KR20170027925A/ko
Application granted granted Critical
Publication of KR102411080B1 publication Critical patent/KR102411080B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H01L43/12—
    • H01L43/02—
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Computer Hardware Design (AREA)

Abstract

패턴 형성 방법이 제공된다. 상기 패턴 형성 방법은 기판 상에 식각 대상막을 형성하는 것, 상기 식각 대상막을 패터닝하여 패턴들을 형성하는 것, 및 선-산화 트림 공정을 복수 번 수행하는 것을 포함한다. 상기 선-산화 트림 공정은 산화 공정을 수행하여 상기 패턴들의 각각의 측벽 상에 절연막을 형성하는 것, 및 스퍼터 에치(sputter etch) 공정을 수행하여 상기 절연막의 적어도 일부를 제거하는 것을 포함한다.

Description

패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법{METHOD FOR FORMING PATTERNS AND METHOD FOR MANUFACTURING MAGNETIC MEMORY DEVICE USING THE SAME}
본 발명은 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 기억 소자로 자기 메모리 장치(Magnetic memory device)가 연구되고 있다. 자기 메모리 장치는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다.
자기 메모리 장치는 자기터널접합(Magnetic Tunnel Junction: MTJ)을 이용하는 메모리 장치다. 자기터널접합은 두 자성층들과 그 사이에 개재된 절연층을 포함하는데, 두 자성층들의 자화 방향에 따라 자기터널접합의 저항이 달라질 수 있다. 구체적으로, 두 자성층들의 자화 방향이 반평행하면 자기터널접합의 저항은 클 수 있고, 두 자성층들의 자화 방향이 평행하면 자기터널접합의 저항은 작을 수 있다. 자기 메모리 장치는 이러한 자기터널접합의 저항의 차이를 이용하여 데이터를 기입/판독할 수 있다.
특히, 스핀전달토크 자기 램(Spin Transfer Torque Magnetic Random Access Memory: STT-MRAM)은 자기 셀(magnetic cell)의 크기가 감소함에 따라 기록 전류의 크기도 감소하는 특성을 보이기 때문에 고집적 메모리로 주목 받고 있다.
본 발명이 해결하고자 하는 일 기술적 과제는 도전성 식각 부산물의 발생을 억제할 수 있는 패턴 형성 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 포토 리소그래피의 한계 피치보다 작은 너비를 갖는 패턴 형성 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는 우수한 신뢰성을 갖는 자기 메모리 장치의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여, 본 발명의 실시예들에 따른 패턴 형성 방법은 기판 상에 식각 대상막을 형성하는 것, 상기 식각 대상막을 패터닝하여 패턴들을 형성하는 것, 및 선-산화 트림 공정을 복수 번 수행하는 것을 포함할 수 있다. 상기 선-산화 트림 공정은 산화 공정을 수행하여 상기 패턴들의 각각의 측벽 상에 절연막을 형성하는 것, 및 스퍼터 에치(sputter etch) 공정을 수행하여 상기 절연막의 적어도 일부를 제거하는 것을 포함을 포함할 수 있다.
일 실시예에 따르면, 상기 스퍼터 에치 공정은 상기 절연막의 일부가 잔류하도록 수행될 수 있다.
일 실시예에 따르면, 상기 절연막의 잔류 부분은 상기 패턴들의 각각의 측벽을 덮을 수 있다.
일 실시예에 따르면, 상기 스퍼터 에치 공정에 의하여 형성되는 식각 부산물은 절연 물질일 수 있다.
일 실시예에 따르면, 상기 식각 대상막을 패터닝하는 공정에 의하여 형성된 식각 부산물이 상기 패턴들의 각각의 상기 측벽 상에 재증착되어 재증착막을 형성할 수 있다. 상기 절연막은 상기 재증착막의 적어도 일부가 산화되어 형성될 수 있다.
일 실시예에 따르면, 상기 선-산화 트림 공정이 수행될 때마다 상기 재증착막의 적어도 일부가 제거될 수 있다.
일 실시예에 따르면, 상기 선-산화 트림 공정은 상기 재증착막이 제거될 때까지 반복 수행될 수 있다.
일 실시예에 따르면, 상기 절연막은 상기 패턴들의 각각의 일부가 산화되어 형성될 수 있다.
일 실시예에 따르면, 상기 선-산화 트림 공정이 수행될 때마다 상기 패턴들의 각각의 너비가 감소할 수 있다.
일 실시예에 따르면, 상기 식각 대상막을 패터닝하는 것은 제1 이온 빔을 상기 기판 상에 조사하는 제1 스퍼터 에치 공정을 포함할 수 있다. 상기 선-산화 트림 공정에 포함된 상기 스퍼터 에치 공정은 제2 이온 빔을 상기 기판 상에 조사하는 제2 스퍼터 에치 공정일 수 있다.
일 실시예에 따르면, 상기 제2 이온 빔의 입사 에너지는 상기 제1 이온 빔의 입사 에너지보다 작을 수 있다.
일 실시예에 따르면, 상기 제2 이온 빔과 상기 기판의 상면이 이루는 각도는 상기 제1 이온 빔과 상기 기판의 상기 상면이 이루는 각도보다 작을 수 있다.
일 실시예에 따르면, 상기 제1 이온 빔과 상기 기판의 상기 상면이 이루는 각도는 60° 내지 90°이고, 상기 제2 이온 빔과 상기 기판의 상기 상면이 이루는 각도는 30° 내지 60°일 수 있다.
일 실시예에 따르면, 각각의 상기 선-산화 트림 공정 중에 형성되는 상기 절연막의 두께는 10 옹스트롬(angstrom) 내지 100 옹스트롬일 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여, 본 발명의 실시예들에 따른 자기 메모리 장치의 제조 방법은 기판 상에 자기터널접합막을 형성하는 것, 상기 자기터널접합막을 패터닝하여 자기터널접합 패턴들을 형성하는 것, 및 선-산화 트림 공정을 복수 번 수행하는 것을 포함할 수 있다. 상기 선-산화 트림 공정은 산화 공정을 수행하여 상기 자기터널접합 패턴들의 각각의 측벽 상에 절연막을 형성하는 것, 및 스퍼터 에치 공정을 수행하여 상기 절연막의 적어도 일부를 제거하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 스퍼터 에치 공정에 의하여 형성되는 식각 부산물은 절연 물질일 수 있다.
일 실시예에 따르면, 상기 자기터널접합막을 패터닝하는 공정에 의하여 형성된 식각 부산물이 상기 자기터널접합 패턴들의 각각의 상기 측벽 상에 재증착되어 재증착막을 형성할 수 있다. 상기 절연막은 상기 재증착막의 적어도 일부가 산화되어 형성될 수 있다.
일 실시예에 따르면, 상기 선-산화 트림 공정이 수행될 때마다 상기 재증착막의 적어도 일부가 제거될 수 있으며, 상기 선-산화 트림 공정은 상기 재증착막이 제거될 때까지 반복 수행될 수 있다.
일 실시예에 따르면, 상기 자기터널접합막을 형성하는 것은 제1 자성막, 터널 배리어막, 및 제2 자성막을 차례로 증착하는 것을 포함하고,
상기 자기터널접합막을 패터닝하는 공정에 의하여 상기 자기터널접합 패턴들의 각각의 상기 측벽 상에 인터믹싱(intermixing) 층이 형성될 수 있다. 상기 인터믹싱 층은 상기 제1 자성막, 상기 터널 배리어막, 및 상기 제2 자성막의 각각에 포함된 물질을 포함할 수 있으며, 상기 절연막은 상기 인터믹싱 층의 적어도 일부가 산화되어 형성될 수 있다.
일 실시예에 따르면, 상기 선-산화 트림 공정에 의하여, 상기 인터믹싱 층의 적어도 일부가 제거될 수 있다.
일 실시예에 따르면, 상기 선-산화 트림 공정은 상기 인터믹싱 층이 제거될 때까지 반복 수행될 수 있다.
일 실시예에 따르면, 상기 절연막은 자기터널접합 패턴들의 각각의 일부가 산화되어 형성될 수 있으며, 상기 선-산화 트림 공정이 수행될 때마다 상기 패턴들의 각각의 너비가 감소할 수 있다.
일 실시예에 따르면, 상기 자기터널접합막을 패터닝하는 것은 제1 이온 빔을 상기 기판 상에 조사하는 것을 포함하고, 상기 선-산화 트림 공정에 포함된 상기 스퍼터 에치 공정은 제2 이온 빔을 상기 기판 상에 조사하는 것을 포함할 수 있다. 상기 제2 이온 빔의 입사 에너지는 상기 제1 이온 빔의 입사 에너지보다 작을 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 자기 메모리 장치의 제조 방법에 의하면, 선-산화 트림 공정을 반복 수행함으로써 재증착막 및/또는 인터믹싱 층이 제거될 수 있다. 이에 따라, 자기 메모리 장치의 신뢰성이 향상될 수 있다.
나아가, 본 발명의 실시예들에 따른 자기 메모리 장치의 제조 방법에 의하면, 상기 선-산화 트림 공정을 반복 수행함으로써 자기터널접합 패턴들의 각각의 너비를 감소시킬 수 있다. 이에 따라, 포토 리소그래피의 한계 피치보다 작은 너비를 갖는 자기터널접합 패턴들이 형성될 수 있다.
상기 선-산화 트림 공정은, 산화 공정을 수행하여 절연막을 형성하는 것 및 제2 스퍼터 에치 공정을 수행하여 절연막의 적어도 일부를 제거하는 것을 포함할 수 있다. 이에 따라, 재증착막을 제거하는 공정에서 발생하는 식각 부산물은 절연 물질이 될 수 있다. 따라서, 제2 스퍼터 에치 공정에서 발생하는 식각 부산물은 자기터널접합 패턴들의 자성 패턴들을 단락시키지 않을 수 있다.
도 1은 본 발명의 실시예들에 따른 패턴 형성 방법을 나타내는 순서도이다.
도 2a 내지 도 2l은 도 1의 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 도 1의 단계 S300의 다른 예를 설명하기 위한 단면도들이다.
도 4는 본 발명의 실시예들에 따른 자기 메모리 장치의 제조 방법을 나타내는 순서도이다.
도 5a 내지 도 5n은 도 4의 자기 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6a 내지 도 6c는 도 4의 단계 S350의 다른 예를 설명하기 위한 단면도들이다.
도 7a 및 7b는 본 발명의 실시예들에 따른 자기터널접합 패턴들을 설명하기 위한 개념도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예들에 따른 패턴 형성 방법을 나타내는 순서도이다. 도 2a 내지 도 2l은 도 1의 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 2a는 도 1의 단계 S100을 설명하기 위한 단면도이다. 도 1 및 도 2a를 참조하면, 기판(110) 상에 식각 대상막(120)이 형성될 수 있다(S100). 기판(110)은 트랜지스터 또는 다이오드와 같은 선택 소자를 포함하는 기판일 수 있다. 식각 대상막(120)은 도전 물질을 포함할 수 있다. 일 예로, 식각 대상막(120)은 금속 물질을 포함할 수 있다.
식각 대상막(120) 상에 마스크 패턴들(130)이 형성될 수 있다. 몇몇 실시예들에 따르면, 마스크 패턴들(130)은 도전성 패턴들일 수 있다. 일 예로, 마스크 패턴들(130)은 텅스텐, 탄탈륨, 알루미늄, 구리, 금, 은, 티타늄, 및/또는 상기 금속 물질들의 도전성 금속 질화물을 포함할 수 있다.
도 2b는 도 1의 단계 S200을 설명하기 위한 단면도이다. 도 2c는 도 2b의 A 부분의 확대도이다. 도 1, 도 2b, 및 도 2c를 참조하면, 마스크 패턴들(130)을 식각 마스크로 이용하여 식각 대상막(120)을 패터닝함으로써, 기판(110) 상에 서로 이격된 패턴들(122)이 형성될 수 있다(S200).
식각 대상막(120)을 패터닝하는 것은 제1 스퍼터 에치(sputter etch) 공정을 이용하여 수행될 수 있다. 구체적으로, 이온화된 비활성 기체(예를 들어, 아르곤 이온(Ar+))가 기판(110) 상에(above the substrate) 제공될 수 있다. 상기 이온화된 비활성 기체에 제1 전압을 가해 상기 이온화된 비활성 기체를 가속시킬 수 있으며, 이에 따라, 기판(110) 상에 제1 이온 빔(IB1)이 제공될 수 있다. 제1 이온 빔(IB1)은 제1 입사 에너지를 가질 수 있으며, 상기 제1 입사 에너지는 상기 제1 전압에 비례할 수 있다. 몇몇 실시예들에서, 상기 제1 전압은 1000V 내지 2000V일 수 있다.
제1 이온 빔(IB1)은 기판(110)의 상면에 평행한 기준선(SL)에 대하여 제1 각도(AG1)를 가지며 식각 대상막(120)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제1 각도(AG1)는 60° 내지 90°일 수 있다. 식각 대상막(120)은 제1 이온 빔(IB1)에 의해 식각되어 패턴들(122)로 분리될 수 있다. 제1 이온 빔(IB1)이 조사되는 동안, 기판(110)은 그 상면에 수직한 회전축을 중심으로 회전할 수 있고, 이에 따라, 마스크 패턴들(130) 사이의 식각 대상막(120)은 대칭적으로 식각될 수 있다.
상기 제1 스퍼터 에치 공정이 수행되는 동안, 식각 대상막(120) 및/또는 마스크 패턴들(130)로부터 발생되는 제1 식각 부산물(EBP1)이 패턴들(122)의 각각의 측벽 상에 재증착되어 재증착막(RD)을 형성할 수 있다. 몇몇 실시예들에 따르면, 제1 식각 부산물(EBP1)은 마스크 패턴들(130)의 각각의 측벽 상에도 재증착될 수 있으며, 이에 따라, 재증착막(RD)은 마스크 패턴들(130)의 각각의 측벽 상으로 연장될 수 있다. 재증착막(RD)은 금속 물질을 포함할 수 있다.
도 2d는 도 1의 단계 S10을 설명하기 위한 단면도이다. 도 2e는 도 1의 단계 S20을 설명하기 위한 단면도이다. 도 2f는 도 2e의 B 부분의 확대도이다. 도 1 및 도 2d 내지 도 2f를 참조하면, 선-산화 트림 공정(pre-oxidation trim process)이 수행될 수 있다(S300). 상기 선-산화 트림 공정은, 산화 공정을 수행하여 절연막(IL)을 형성하는 것(S10) 및 제2 스퍼터 에치 공정을 수행하여 절연막(IL)의 적어도 일부를 제거하는 것을 포함할 수 있다.
먼저, 도 1 및 도 2d를 참조하면, 산화 공정이 수행되어 패턴들(122)의 각각의 측벽 상에 절연막(IL)이 형성될 수 있다(S10). 절연막(IL)을 형성하는 것은 재증착막(RD)의 적어도 일부를 산화하는 것을 포함할 수 있다. 이에 따라, 재증착막(RD)의 두께(RD_TH)가 감소할 수 있다. 상기 산화 공정이 수행되는 동안, 마스크 패턴들(130)의 각각의 노출된 표면도 산화될 수 있으며, 이에 따라, 절연막(IL)은 마스크 패턴들(130)의 각각의 표면 상으로 연장될 수 있다. 절연막(IL)의 두께(IL_TH)는 10 옹스트롬(angstrom) 내지 100 옹스트롬일 수 있다. 몇몇 실시예에 따르면, 도 2d에 도시된 바와 같이, 상기 산화 공정에 의하여 재증착막(RD)의 일부만이 산화되고, 나머지 일부는 잔류할 수 있다. 하지만, 이에 한정되는 것은 아니며, 다른 실시예에 따르면, 도 2d에 도시된 바와 달리, 상기 산화 공정에 의하여 재증착막(RD)의 전부가 산화될 수도 있다. 상기 산화 공정은, 일 예로, 산소를 이용한 스퍼터링 공정 또는 산소를 이용한 반응성 이온 식각 공정에 의해 수행될 수 있으나, 이에 한정되는 것은 아니다.
다음으로, 도 1, 도 2e, 및 도 2f를 참조하면, 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 적어도 일부가 제거될 수 있다(S20). 구체적으로, 이온화된 비활성 기체(예를 들어, 아르곤 이온)가 기판(110) 상에(above the substrate) 제공될 수 있다. 상기 이온화된 비활성 기체에 제2 전압을 가해 상기 이온화된 비활성 기체를 가속시킬 수 있으며, 이에 따라, 기판(110) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 제2 입사 에너지를 가질 수 있으며, 상기 제2 입사 에너지는 상기 제2 전압에 비례할 수 있다. 몇몇 실시예들에서, 상기 제2 전압은 상기 제1 전압보다 작을 수 있으며, 이에 따라, 상기 제2 입사 에너지는 상기 제1 입사 에너지보다 작을 수 있다. 일 예로, 상기 제2 전압은 50V 내지 200V일 수 있다.
제2 이온 빔(IB2)은 기판(110)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다. 제2 이온 빔(IB2)이 조사되는 동안, 기판(110)은 그 상면에 수직한 회전축을 중심으로 회전할 수 있고, 이에 따라, 절연막(IL)은 대칭적으로 식각될 수 있다.
몇몇 실시예들에 따르면, 도 2e 및 도 2f에 도시된 바와 같이, 제2 스퍼터 에치 공정에 의하여 절연막(IL)이 제거될 수 있다. 하지만 이에 한정되는 것은 아니며, 다른 실시예들에 따르면, 도 2e 및 도 2f에 도시된 바와 달리, 제2 스퍼터 에치 공정에 의하여 절연막(IL)의 일부만을 식각되고, 절연막(IL)의 나머지 일부는 잔류할 수 있다. 설명의 간소화를 위하여 제2 스퍼터 에치 공정에 의하여 절연막(IL)이 제거되는 경우에 대하여 먼저 설명하고, 절연막(IL)의 일부가 잔류하는 실시예들에 대해서는 도 3a 내지 도 3c를 참조하여 후술한다.
상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(EBP2)이 패턴들(122)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물(EBP2)은 절연막(IL)과 동일한 물질을 포함할 수 있으며, 따라서, 제2 식각 부산물(EBP2)은 절연 물질일 수 있다.
도 2g는 도 1의 단계 S10을 설명하기 위한 단면도이다. 도 2h는 도 1의 단계 S20을 설명하기 위한 단면도이다. 도 1, 도 2g, 및 도 2h를 참조하면, 선-산화 트림 공정이 반복 수행될 수 있다(S300). 상기 선-산화 트림 공정은, 도 1 및 도 2d 내지 도 2f를 참조하여 설명한 선-산화 트림 공정과 실질적으로 동일할 수 있다.
구체적으로, 도 1 및 도 2g를 참조하면, 산화 공정이 수행되어 패턴들(122)의 각각의 측벽 상에 절연막(IL)이 형성될 수 있다(S10). 절연막(IL)을 형성하는 것은 재증착막(RD)의 적어도 일부를 산화하는 것을 포함할 수 있다. 이에 따라, 재증착막(RD)의 두께(RD_TH)가 더욱 감소할 수 있다. 상기 산화 공정이 수행되는 동안, 마스크 패턴들(130)의 각각의 노출된 표면도 산화될 수 있으며, 이에 따라, 절연막(IL)은 마스크 패턴들(130)의 각각의 표면 상으로 연장될 수 있다. 절연막(IL)의 두께(IL_TH)는 10 옹스트롬(angstrom) 내지 100 옹스트롬일 수 있다.
다음으로, 도 1, 및 도 2h를 참조하면, 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 적어도 일부가 제거될 수 있다(S20). 구체적으로, 절연막(IL)이 형성된 기판(110) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 상기 제1 입사 에너지보다 작은 제2 입사 에너지를 가질 수 있다.
제2 이온 빔(IB2)은 기판(110)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다. 몇몇 실시예들에 따르면, 도 2h에 도시된 바와 같이, 제2 스퍼터 에치 공정에 의하여 절연막(IL)이 제거될 수 있다.
도 2f를 참조하여 설명한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 패턴들(122)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
도 1 및 도 2i를 참조하면, 선-산화 트림 공정을 반복 수행하여 재증착막(RD)이 제거될 수 있다. 상술한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 패턴들(122)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
몇몇 실시예들에 따르면, 도 2j 및 도 2k에 도시된 바와 같이, 선-산화 트림 공정이 더 수행될 수 있다. 도 2j는 도 1의 단계 S10을 설명하기 위한 단면도이다. 도 2k는 도 1의 단계 S20을 설명하기 위한 단면도이다. 상기 선-산화 트림 공정은 도 2d 내지 도 2f를 참조하여 설명한 선-산화 트림 공정과 유사할 수 있다. 구체적으로 상기 선-산화 트림 공정은, 산화 공정을 수행하여 절연막(IL)을 형성하는 것(S10) 및 제2 스퍼터 에치 공정을 수행하여 절연막(IL)의 적어도 일부를 제거하는 것(S20)을 포함할 수 있다.
먼저, 도 1 및 도 2j를 참조하면, 산화 공정이 수행되어 패턴들(122)의 각각의 측벽 상에 절연막(IL)이 형성될 수 있다(S10). 절연막(IL)을 형성하는 것은 패턴들(122)의 각각을 그 측벽으로부터 소정의 깊이만큼 산화하는 것을 포함할 수 있다. 이에 따라, 패턴들(122)의 각각의 너비(122_W)가 감소할 수 있다. 상기 산화 공정이 수행되는 동안, 마스크 패턴들(130)의 각각의 노출된 표면도 산화될 수 있으며, 이에 따라, 절연막(IL)은 마스크 패턴들(130)의 각각의 표면 상으로 연장될 수 있다. 절연막(IL)의 두께(IL_TH)는 10 옹스트롬(angstrom) 내지 100 옹스트롬일 수 있다.
다음으로, 도 1, 및 도 2k를 참조하면, 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 적어도 일부가 제거될 수 있다(S20). 구체적으로, 절연막(IL)이 형성된 기판(110) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 상기 제1 입사 에너지보다 작은 제2 입사 에너지를 가질 수 있다.
제2 이온 빔(IB2)은 기판(110)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다. 몇몇 실시예들에 따르면, 도 2k에 도시된 바와 같이, 제2 스퍼터 에치 공정에 의하여 절연막(IL)이 제거될 수 있다.
도 2f를 참조하여 설명한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 패턴들(122)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
도 2j 및 도 2k를 참조하여 설명한 선-산화 트림 공정은 적어도 한 번 이상 반복 수행될 수 있으며, 상기 선-산화 트림 공정이 수행될 때마다 패턴들(122)의 각각의 너비(122_W)가 감소될 수 있다. 이에 따라, 패턴들(122)의 각각의 너비(122_W)는 도 2l에 도시된 바와 같이 더욱 감소할 수 있다. 선-산화 트림 공정은 패턴들(122)의 각각의 너비(122_W)가 충분히 작은 소정의 크기를 가질 때까지 반복 수행될 수 있다.
도 3a 내지 도 3c는 도 1의 단계 S300의 다른 예를 설명하기 위한 단면도들이다. 도 3a는 도 1의 단계 S20을 설명하기 위한 단면도이다.
도 1 및 도 3a를 참조하면, 도 2d를 참조하여 설명한 구조체 상에 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 일부가 제거될 수 있다(S20). 구체적으로, 절연막(IL)이 형성된 기판(110) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 상기 제1 입사 에너지보다 작은 제2 입사 에너지를 가질 수 있다.
제2 이온 빔(IB2)은 기판(110)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다.
도 3a를 참조하여 설명되는 실시예에 따르면, 제2 스퍼터 에치 공정은 절연막(IL)의 일부만을 식각하고 절연막(IL)의 나머지 일부(RIL)가 잔류하도록 수행될 수 있다. 잔류 절연막(RIL)의 두께(RIL_TH)는 제2 스퍼터 에치 공정이 수행되기 전의 절연막(도 2d의 IL)의 두께(도 2d의 IL_TH)보다 작을 수 있다. 잔류 절연막(RIL)은 패턴들(122)의 각각의 측벽을 덮을 수 있으며, 나아가, 마스크 패턴들(130)의 각각을 덮도록 연장될 수 있다. 도 3a에 도시된 바와 같이, 재증착막(RD)이 존재하는 경우, 잔류 절연막(RIL)은 재증착막(RD)을 덮을 수 있다. 다시 말해, 패턴들(122), 마스크 패턴들(130), 및/또는 재증착막(RD)은 잔류 절연막(RIL)에 의해 덮여 노출되지 않을 수 있다.
도 2f를 참조하여 설명한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 패턴들(122)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
도 3b는 도 1의 단계 S10을 설명하기 위한 단면도이다. 도 3c는 도 1의 단계 S20을 설명하기 위한 단면도이다. 도 1, 도 3b, 및 도 3c를 참조하면, 선-산화 트림 공정이 반복 수행될 수 있다(S300). 상기 선-산화 트림 공정은, 도 1, 도 2d, 및 도 3a를 참조하여 설명한 선-산화 트림 공정과 유사할 수 있다.
구체적으로, 도 1 및 도 3b를 참조하면, 산화 공정이 수행되어 패턴들(122)의 각각의 측벽 상에 절연막(IL)이 형성될 수 있다(S10). 절연막(IL)을 형성하는 것은 재증착막(RD)의 적어도 일부를 산화하는 것을 포함할 수 있다. 이에 따라, 재증착막(RD)의 두께(RD_TH)가 더욱 감소할 수 있다. 상기 산화 공정이 수행되는 동안, 마스크 패턴들(130)의 각각의 노출된 표면도 산화될 수 있으며, 이에 따라, 절연막(IL)은 마스크 패턴들(130)의 각각의 표면 상으로 연장될 수 있다. 잔류 절연막(도 3a의 RIL)은 절연막(IL)에 포함될 수 있다. 절연막(IL)의 두께(IL_TH)는 10 옹스트롬(angstrom) 내지 100 옹스트롬일 수 있다.
다음으로, 도 1, 및 도 3c를 참조하면, 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 일부가 제거될 수 있다(S20). 구체적으로, 절연막(IL)이 형성된 기판(110) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 상기 제1 입사 에너지보다 작은 제2 입사 에너지를 가질 수 있다.
제2 이온 빔(IB2)은 기판(110)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다.
도 3c를 참조하여 설명되는 실시예에 따르면, 제2 스퍼터 에치 공정은 절연막(IL)의 일부만을 식각하여 절연막(IL)의 나머지 일부(RIL)가 잔류하도록 수행될 수 있다. 잔류 절연막(RIL)의 두께(RIL_TH)는 제2 스퍼터 에치 공정이 수행되기 전의 절연막(도 3b의 IL)의 두께(도 3b의 IL_TH)보다 작을 수 있다. 잔류 절연막(RIL)은 패턴들(122)의 각각의 측벽을 덮을 수 있으며, 나아가, 마스크 패턴들(130)의 각각을 덮도록 연장될 수 있다. 도 3c에 도시된 바와 같이, 재증착막(RD)이 존재하는 경우, 잔류 절연막(RIL)은 재증착막(RD)을 덮을 수 있다. 다시 말해, 패턴들(122), 마스크 패턴들(130), 및/또는 재증착막(RD)은 잔류 절연막(RIL)에 의해 덮여 노출되지 않을 수 있다.
도 2f를 참조하여 설명한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 패턴들(122)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
도 3b 및 도 3c를 참조하여 설명한 선-산화 트림 공정은 더 반복하여 수행될 수 있다. 이에 따라, 재증착막(RD)이 제거될 수 있으며, 나아가, 패턴들(122)의 각각의 너비(122_W)가 감소될 수 있다.
본 발명의 실시예들에 따른 패턴 형성 방법에 의하면, 선-산화 트림 공정을 반복 수행함으로써 재증착막(RD)이 제거될 수 있다.
나아가, 본 발명의 실시예들에 따른 패턴 형성 방법에 의하면, 상기 선-산화 트림 공정을 반복 수행함으로써 패턴들(122)의 각각의 너비(122_W)를 감소시킬 수 있다. 이에 따라, 포토 리소그래피의 한계 피치보다 작은 너비를 갖는 패턴들(122)이 형성될 수 있다.
상기 선-산화 트림 공정은, 산화 공정을 수행하여 절연막(IL)을 형성하는 것 및 제2 스퍼터 에치 공정을 수행하여 절연막(IL)의 적어도 일부를 제거하는 것을 포함할 수 있다. 이에 따라, 재증착막(RD)을 제거하는 공정에서 발생하는 식각 부산물은 절연 물질일 수 있다.
도 4는 본 발명의 실시예들에 따른 자기 메모리 장치의 제조 방법을 나타내는 순서도이다. 도 5a 내지 도 5n은 도 4의 자기 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5a는 도 4의 단계 S150을 설명하기 위한 단면도이다. 도 4 및 도 5a를 참조하면, 기판(210) 상에 하부 층간 절연막(212)이 형성될 수 있다. 기판(210)은 반도체 기판을 포함할 수 있다. 일 예로, 기판(210)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판을 포함할 수 있다. 몇몇 실시예에 따르면, 선택 소자들(미도시)이 기판(210) 상에 형성될 수 있으며, 하부 층간 절연막(212)이 상기 선택 소자들을 덮도록 형성될 수 있다. 상기 선택 소자들은 전계 효과 트랜지스터들 또는 다이오드들일 수 있다. 하부 층간 절연막(212)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
하부 콘택 플러그들(214)이 하부 층간 절연막(212) 내에 형성될 수 있다. 하부 콘택 플러그들(214)의 각각은 하부 층간 절연막(212)을 관통하여 상기 선택 소자들 중 대응하는 선택 소자에 전기적으로 연결될 수 있다. 하부 콘택 플러그들(214)은 도핑된 반도체 물질(예를 들어, 도핑된 실리콘), 금속(예를 들어, 텅스텐, 티타늄, 및/또는 탄탈륨), 도전성 금속 질화물(예를 들어, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물), 및 금속-반도체 화합물(예를 들어, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.
기판(210) 상에 자기터널접합막(220)이 형성될 수 있다(S150). 하부 층간 절연막(212)과 자기터널접합막(220) 사이에 하부 전극막(BEL)이 형성될 수 있다. 하부 전극막(BEL)은 질화티타늄 및/또는 질화탄탈늄 등과 같은 도전성 금속질화물을 포함할 수 있다.
자기터널접합막(220)은 하부 전극막(BEL) 상에 차례로 적층된 제1 자성막(ML1), 터널 배리어막(TBL), 및 제2 자성막(ML2)을 포함할 수 있다. 제1 및 제2 자성막들(ML1, ML2) 중에서 어느 하나는 일 방향으로 고정된 자화 방향을 갖는 기준층에 해당할 수 있으며, 나머지 하나는 상기 고정층의 자화 방향에 평행 또는 반평행 하게 변경 가능한 자화 방향을 갖는 자유층에 해당할 수 있다. 자기터널접합막(220)에 대해서는 도 7a 및 도 7b를 참조하여 자세히 설명한다.
자기터널접합막(220) 상에 도전성 마스크 패턴들(230)이 형성될 수 있다. 도전성 마스크 패턴들(230)은, 일 예로, 텅스텐, 탄탈륨, 알루미늄, 구리, 금, 은, 티타늄, 및/또는 상기 금속 물질들의 도전성 금속 질화물을 포함할 수 있다. 도전성 마스크 패턴들(230)은 후술될 자기터널접합 패턴들이 형성될 영역을 정의할 수 있다.
도 5b는 도 4의 단계 S250을 설명하기 위한 단면도이다. 도 5c는 도 5b의 C 부분의 확대도이다. 도 4, 도 5b, 및 도 5c를 참조하면, 도전성 마스크 패턴들(230)을 식각 마스크로 이용하여 자기터널접합막(220)을 패터닝함으로써, 기판(210) 상에 서로 이격된 자기터널접합 패턴들(222)이 형성될 수 있다(S250).
자기터널접합막(220)을 패터닝하는 것은 제1 스퍼터 에치(sputter etch) 공정을 이용하여 수행될 수 있다. 제1 스퍼터 에치 공정은 도 1, 도 2b, 및 도 2c를 참조하여 설명한 제1 스퍼터 에치 공정과 유사할 수 있다.
구체적으로, 자기터널접함막(220)이 형성된 기판(210) 상에 제1 이온 빔(IB1)이 제공될 수 있다. 제1 이온 빔(IB1)은 제1 입사 에너지를 가질 수 있다.
제1 이온 빔(IB1)은 기판(210)의 상면에 평행한 기준선(SL)에 대하여 제1 각도(AG1)를 가지며 자기터널접합막(220)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제1 각도(AG1)는 60° 내지 90°일 수 있다. 자기터널접합막(220)은 제1 이온 빔(IB1)에 의해 식각되어 자기터널접합 패턴들(222)로 분리될 수 있다. 자기터널접합 패턴들(222)의 각각은 제1 자성막(ML1)으로부터 형성된 제1 자성 패턴(MP1), 터널 배리어막(TBL)으로부터 형성된 터널 배리어 패턴(TBP), 및 제2 자성막(ML2)으로부터 형성된 제2 자성 패턴(MP2)을 포함할 수 있다. 자기터널접합 패턴(222)에 대해서는 도 7a 및 도 7b를 참조하여 자세히 설명한다. 제1 이온 빔(IB1)이 조사되는 동안, 기판(210)은 그 상면에 수직한 회전축을 중심으로 회전할 수 있고, 이에 따라, 도전성 마스크 패턴들(230) 사이의 자기터널접합막(220)은 대칭적으로 식각될 수 있다.
또한, 상기 제1 스퍼터 에치 공정에 의해 하부 전극막(BEL)이 식각되어 기판(210) 상에 서로 이격된 하부 전극 패턴들(BEP)이 형성될 수 있다. 하부 전극 패턴들(BEP)은 하부 콘택 플러그들(214)에 각각 전기적으로 연결될 수 있다. 자기터널접합 패턴들(222)은 하부 전극 패턴들(BEP) 상에 각각 형성될 수 있다.
상기 제1 스퍼터 에치 공정이 수행되는 동안, 자기터널접합 패턴들(222)의 각각의 측벽 상에 인터믹싱 층(intermixing layer, IMX)이 형성될 수 있다. 인터믹싱 층(IMX)은 자기터널접합 패턴들(222)의 각각의 측벽에 충돌되는 제1 이온 빔(IB1)에 의하여, 제1 자성 패턴(MP1), 제2 자성 패턴(MP2), 및 터널 배리어 패턴(TBP)에 포함된 물질들이 뒤섞인 층일 수 있다. 이에 따라, 인터믹싱 층(IMX)은 제1 자성 패턴(MP1), 제2 자성 패턴(MP2), 및 터널 배리어 패턴(TBP)의 각각에 포함된 물질을 포함할 수 있으며, 이에 따라, 도전성을 가질 수 있다.
상기 제1 스퍼터 에치 공정이 수행되는 동안, 자기터널접합막(220) 및/또는 도전성 마스크 패턴들(230)로부터 발생되는 제1 식각 부산물(EBP1)이 자기터널접합 패턴들(222)의 각각의 측벽 상에 재증착되어 재증착막(RD)을 형성할 수 있다. 이에 따라, 재증착막(RD)은 도전성을 가질 수 있다. 몇몇 실시예들에 따르면, 제1 식각 부산물(EBP1)은 하부 전극 패턴들(BEP) 및 도전성 마스크 패턴들(230)의 측벽들 상에도 재증착될 수 있으며, 이에 따라, 재증착막(RD)은 하부 전극 패턴들(BEP) 및 도전성 마스크 패턴들(230)의 측벽들 상으로 연장될 수 있다.
도 5d는 도 4의 단계 S10을 설명하기 위한 단면도이다. 도 5e는 도 4의 단계 S20을 설명하기 위한 단면도이다. 도 5f는 도 5e의 D 부분의 확대도이다. 도 4, 및 도 5d 내지 도 5f를 참조하면, 선-산화 트림 공정이 수행될 수 있다(S350). 상기 선-산화 트림 공정은 도 1, 및 도 2d 내지 도 2f를 참조하여 설명한 선-산화 트림 공정과 유사할 수 있다.
구체적으로, 도 4 및 도 5d를 참조하면, 산화 공정이 수행되어 자기터널접합 패턴들(222)의 각각의 측벽 상에 절연막(IL)이 형성될 수 있다(S10). 절연막(IL)을 형성하는 것은 재증착막(RD)의 적어도 일부를 산화하는 것을 포함할 수 있다. 이에 따라, 재증착막(RD)의 두께(RD_TH)가 감소할 수 있다. 상기 산화 공정이 수행되는 동안, 하부 전극 패턴들(BEP)의 각각의 측벽 및 도전성 마스크 패턴들(230)의 각각의 노출된 표면도 산화될 수 있으며, 이에 따라, 절연막(IL)은 하부 전극 패턴(BEP)의 각각의 측벽 및 도전성 마스크 패턴들(230)의 각각의 표면 상으로 연장될 수 있다. 절연막(IL)의 두께(IL_TH)는 10 옹스트롬(angstrom) 내지 100 옹스트롬일 수 있다.
다음으로, 도 4, 도 5e, 및 도 5f를 참조하면, 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 적어도 일부가 제거될 수 있다(S20). 구체적으로, 절연막(IL)이 형성된 기판(210) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 상기 제1 입사 에너지보다 작은 제2 입사 에너지를 가질 수 있다.
제2 이온 빔(IB2)은 기판(210)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다. 몇몇 실시예들에 따르면, 도 5e 및 도 5f에 도시된 바와 같이, 제2 스퍼터 에치 공정에 의하여 절연막(IL)이 제거될 수 있다. 하지만 이에 한정되는 것은 아니며, 다른 실시예들에 따르면, 도 5e 및 도 5f에 도시된 바와 달리, 제2 스퍼터 에치 공정에 의하여 절연막(IL)의 일부만이 식각되고, 절연막(IL)의 나머지 일부는 잔류할 수 있다. 설명의 간소화를 위하여 제2 스퍼터 에치 공정에 의하여 절연막(IL)이 제거되는 경우에 대하여 먼저 설명하고, 절연막(IL)의 일부가 잔류하는 실시예들에 대해서는 도 6a 내지 도 6c를 참조하여 후술한다.
상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(EBP2)이 자기터널접합 패턴들(222)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물(EBP2)은 절연막(IL)과 동일한 물질을 포함할 수 있으며, 따라서, 제2 식각 부산물(EBP2)은 절연 물질일 수 있다.
도 4 및 도 5g를 참조하면, 선-산화 트림 공정을 반복 수행하여 재증착막(RD)이 제거될 수 있다(S350). 상술한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 자기터널접합 패턴들(222)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
몇몇 실시예에 따르면, 도 5h 및 도 5i에 도시된 바와 같이, 선-산화 트림 공정이 더 반복 수행될 수 있다. 도 5h는 도 4의 단계 S10을 설명하기 위한 단면도이다. 도 5i는 도 4의 단계 S20을 설명하기 위한 단면도이다. 상기 선-산화 트림 공정은 도 5d 내지 도 5f를 참조하여 설명한 선-산화 트림 공정과 유사할 수 있다. 구체적으로 선-산화 트림 공정은, 산화 공정을 수행하여 절연막(IL)을 형성하는 것(S10) 및 제2 스퍼터 에치 공정을 수행하여 절연막(IL)의 적어도 일부를 제거하는 것(S20)을 포함할 수 있다.
먼저, 도 4 및 도 5h를 참조하면, 산화 공정이 수행되어 자기터널접합 패턴들(222)의 각각의 측벽 상에 절연막(IL)이 형성될 수 있다(S10). 절연막(IL)을 형성하는 것은 인터믹싱 층(IMX)의 적어도 일부를 산화하는 것을 포함할 수 있다. 이에 따라, 인터믹싱 층(IMX)의 두께(IMX_TH)가 감소할 수 있다. 상기 산화 공정이 수행되는 동안, 하부 전극 패턴들(BEP)의 각각의 측벽 및 도전성 마스크 패턴들(230)의 각각의 노출된 표면도 산화될 수 있으며, 이에 따라, 절연막(IL)은 하부 전극 패턴(BEP)의 각각의 측벽 및 도전성 마스크 패턴들(230)의 각각의 표면 상으로 연장될 수 있다. 절연막(IL)의 두께(IL_TH)는 10 옹스트롬(angstrom) 내지 100 옹스트롬일 수 있다.
다음으로, 도 4, 및 도 5i를 참조하면, 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 적어도 일부가 제거될 수 있다(S20). 구체적으로, 절연막(IL)이 형성된 기판(210) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 상기 제1 입사 에너지보다 작은 제2 입사 에너지를 가질 수 있다.
제2 이온 빔(IB2)은 기판(210)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다. 몇몇 실시예들에 따르면, 도 5i에 도시된 바와 같이, 제2 스퍼터 에치 공정에 의하여 절연막(IL)이 제거될 수 있다.
도 4 및 도 5j를 참조하면, 선-산화 트림 공정을 반복 수행하여 인터믹싱 층(IMX)이 제거될 수 있다(S350). 상술한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 자기터널접합 패턴들(222)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
몇몇 실시예에 따르면, 도 5k 및 도 5l에 도시된 바와 같이, 선-산화 트림 공정이 더 반복 수행될 수 있다. 도 5k는 도 4의 단계 S10을 설명하기 위한 단면도이다. 도 5j는 도 4의 단계 S20을 설명하기 위한 단면도이다. 상기 선-산화 트림 공정은 도 5d 내지 도 5f를 참조하여 설명한 선-산화 트림 공정과 유사할 수 있다. 구체적으로 선-산화 트림 공정은, 산화 공정을 수행하여 절연막(IL)을 형성하는 것(S10) 및 제2 스퍼터 에치 공정을 수행하여 절연막(IL)의 적어도 일부를 제거하는 것(S20)을 포함할 수 있다.
먼저, 도 4 및 도 5k를 참조하면, 산화 공정이 수행되어 자기터널접합 패턴들(222)의 각각의 측벽 상에 절연막(IL)이 형성될 수 있다(S10). 절연막(IL)을 형성하는 것은 자기터널접합 패턴들(222)의 각각을 그 측벽으로부터 소정의 깊이만큼 산화하는 것을 포함할 수 있다. 이에 따라, 자기터널접합 패턴들(222)의 각각의 너비(222_W)가 감소할 수 있다. 상기 산화 공정이 수행되는 동안, 하부 전극 패턴들(BEP)의 각각의 측벽 및 도전성 마스크 패턴들(230)의 각각의 노출된 표면도 산화될 수 있으며, 이에 따라, 절연막(IL)은 하부 전극 패턴(BEP)의 각각의 측벽 및 도전성 마스크 패턴들(230)의 각각의 표면 상으로 연장될 수 있다. 절연막(IL)의 두께(IL_TH)는 10 옹스트롬(angstrom) 내지 100 옹스트롬일 수 있다.
다음으로, 도 4, 및 도 5l을 참조하면, 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 적어도 일부가 제거될 수 있다(S20). 구체적으로, 절연막(IL)이 형성된 기판(210) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 상기 제1 입사 에너지보다 작은 제2 입사 에너지를 가질 수 있다. 몇몇 실시예들에 따르면, 제2 이온 빔(IB2)이 자기터널접합 패턴들(222)의 측벽들에 충돌될 수 있다. 하지만, 제2 입사 에너지는 제1 입사 에너지에 비하여 작기 때문에, 도 5b 및 도 5c를 참조하여 설명한 인터믹싱 층의 발생이 억제될 수 있다.
제2 이온 빔(IB2)은 기판(210)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다. 몇몇 실시예들에 따르면, 도 5i에 도시된 바와 같이, 제2 스퍼터 에치 공정에 의하여 절연막(IL)이 제거될 수 있다.
도 5f를 참조하여 설명한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 자기터널접합 패턴들(222)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
도 5k 및 도 5l을 참조하여 설명한 선-산화 트림 공정은 적어도 한 번 이상 반복 수행될 수 있으며, 상기 선-산화 트림 공정이 수행될 때마다 자기터널접합 패턴들(222)의 각각의 너비(222_W)가 감소될 수 있다. 이에 따라, 자기터널접합 패턴들(222)의 각각의 너비(222_W)는 도 5m에 도시된 바와 같이 더욱 감소할 수 있다. 상기 선-산화 트림 공정은 자기터널접합 패턴들(222)의 각각의 너비(222_W)가 충분히 작은 소정의 크기를 가질 때까지 반복 수행될 수 있다.
도 5n은 도 4의 단계 S450을 설명하기 위한 단면도이다. 도 4 및 5n을 참조하면, 하부 층간 절연막(212) 상에 하부 전극 패턴들(BEP), 자기터널접합 패턴들(222), 및 도전성 마스크 패턴들(230)을 덮는 상부 층간 절연막(240)이 형성될 수 있다(S450). 상부 층간 절연막(240)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
도전성 마스크 패턴들(230)은 자기터널접합 패턴들(222) 상에 각각 제공되는 상부 전극 패턴들로 기능할 수 있다. 상부 층간 절연막(240) 내에 도전성 마스크 패턴들(230)에 각각 연결되는 상부 콘택 플러그들(250)이 형성될 수 있다.
상부 층간 절연막(240) 상에 배선(260)이 형성될 수 있다. 배선(260)은 일 방향으로 연장되며, 상기 일 방향을 따라 배열된 복수 개의 자기터널접합 패턴들(222)과 전기적으로 연결될 수 있다. 몇몇 실시예에 따르면, 배선(260)은 비트 라인의 기능을 수행할 수 있다.
도 6a 내지 도 6c는 도 4의 단계 S350의 다른 예를 설명하기 위한 단면도들이다. 도 6a는 단계 S20을 설명하기 위한 단면도이다.
도 4 및 도 6a를 참조하면, 도 4d를 참조하여 설명한 구조체 상에 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 일부가 제거될 수 있다(S20). 구체적으로, 절연막(IL)이 형성된 기판(210) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 상기 제1 입사 에너지보다 작은 제2 입사 에너지를 가질 수 있다.
제2 이온 빔(IB2)은 기판(210)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다.
도 6a를 참조하여 설명되는 실시예에 따르면, 제2 스퍼터 에치 공정은 절연막(IL)의 일부만을 식각하여 절연막(IL)의 나머지 일부(RIL)가 잔류하도록 수행될 수 있다. 잔류 절연막(RIL)의 두께(RIL_TH)는 제2 스퍼터 에치 공정이 수행되기 전의 절연막(도 4d의 IL)의 두께(도 4d의 IL_TH)보다 작을 수 있다. 잔류 절연막(RIL)은 자기터널접합 패턴들(222)의 각각의 측벽을 덮을 수 있으며, 나아가, 하부 전극 패턴들(BEP) 및 도전성 마스크 패턴들(230)들을 덮도록 연장될 수 있다. 도 6a에 도시된 바와 같이, 재증착막(RD)이 존재하는 경우, 잔류 절연막(RIL)은 재증착막(RD)을 덮을 수 있다. 다시 말해, 하부 전극 패턴들(BEP), 자기터널 접합 패턴들(222), 도전성 마스크 패턴들(230), 및/또는 재증착막(RD)은 잔류 절연막(RIL)에 의해 덮여 노출되지 않을 수 있다.
도 5f를 참조하여 설명한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 자기터널접합 패턴들(222)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
도 6b는 도 4의 단계 S10을 설명하기 위한 단면도이다. 도 6c는 도 4의 단계 S20을 설명하기 위한 단면도이다. 도 4, 도 6b, 및 도 6c를 참조하면, 선-산화 트림 공정이 반복 수행될 수 있다(S350). 상기 선-산화 트림 공정은, 도 4, 도 5d, 및 도 6a를 참조하여 설명한 선-산화 트림 공정과 유사할 수 있다.
구체적으로, 도 4 및 도 6b를 참조하면, 산화 공정이 수행되어 자기터널접합 패턴들(222)의 각각의 측벽 상에 절연막(IL)이 형성될 수 있다(S10). 절연막(IL)을 형성하는 것은 재증착막(RD)의 적어도 일부를 산화하는 것을 포함할 수 있다. 이에 따라, 재증착막(RD)의 두께(RD_TH)가 더욱 감소할 수 있다. 상기 산화 공정이 수행되는 동안, 하부 전극 패턴들(BEP)의 각각의 측벽 및 도전성 마스크 패턴들(230)의 각각의 노출된 표면도 산화될 수 있으며, 이에 따라, 절연막(IL)은 하부 전극 패턴(BEP)의 각각의 측벽 및 도전성 마스크 패턴들(230)의 각각의 표면 상으로 연장될 수 있다. 잔류 절연막(도 6a의 RIL)은 절연막(IL)에 포함될 수 있다. 절연막(IL)의 두께(IL_TH)는 10 옹스트롬(angstrom) 내지 100 옹스트롬일 수 있다.
다음으로, 도 4, 및 도 6c를 참조하면, 제2 스퍼터 에치 공정이 수행되어 절연막(IL)의 일부가 제거될 수 있다(S20). 구체적으로, 절연막(IL)이 형성된 기판(210) 상에 제2 이온 빔(IB2)이 제공될 수 있다. 제2 이온 빔(IB2)은 상기 제1 입사 에너지보다 작은 제2 입사 에너지를 가질 수 있다.
제2 이온 빔(IB2)은 기판(210)의 상면에 평행한 기준선(SL)에 대하여 제2 각도(AG2)를 가지며 절연막(IL)의 표면에 조사될 수 있다. 몇몇 실시예들에 따르면, 제2 각도(AG2)는 제1 각도(AG1)보다 작을 수 있다. 예를 들어, 제2 각도(AG2)는 30° 내지 60°일 수 있다. 절연막(IL)은 제2 이온 빔(IB2)에 의해 식각될 수 있고, 이에 따라, 절연막(IL)의 두께(IL_TH)가 감소할 수 있다.
도 6c를 참조하여 설명되는 실시예에 따르면, 제2 스퍼터 에치 공정은 절연막(IL)의 일부만을 식각하여 절연막(IL)의 나머지 일부(RIL)가 잔류하도록 수행될 수 있다. 잔류 절연막(RIL)의 두께(RIL_TH)는 제2 스퍼터 에치 공정이 수행되기 전의 절연막(IL)의 두께(IL_TH)보다 작을 수 있다. 잔류 절연막(RIL)은 자기터널접합 패턴들(222)의 각각의 측벽을 덮을 수 있으며, 나아가, 하부 전극 패턴들(BEP) 및 도전성 마스크 패턴들(230)의 각각의 측벽들을 덮도록 연장될 수 있다. 도 6c에 도시된 바와 같이, 재증착막(RD)이 존재하는 경우, 잔류 절연막(RIL)은 재증착막(RD)을 덮을 수 있다. 다시 말해, 하부 전극 패턴들(BEP), 자기터널 접합 패턴들(222), 도전성 마스크 패턴들(230), 및/또는 재증착막(RD)은 잔류 절연막(RIL)에 의해 덮여 노출되지 않을 수 있다.
도 5f를 참조하여 설명한 바와 같이, 상기 제2 스퍼터 에치 공정이 수행되는 동안, 절연막(IL)으로부터 발생되는 제2 식각 부산물(미도시)이 패턴들(122)의 각각의 측벽 상에 재증착될 수 있다. 제2 식각 부산물은 절연 물질일 수 있다.
도 6b 및 도 6c를 참조하여 설명한 선-산화 트림 공정은 더 반복 수행될 수 있다. 이에 따라, 재증착막(RD) 및 인터믹싱 층(IMX)이 제거될 수 있다. 나아가, 자기터널접합 패턴들(222)의 각각의 너비(222_W)가 감소될 수 있다.
자기터널접합 패턴(222)의 측벽 상에 형성되는 재증착막(RD) 및/또는 인터믹싱 층(IMX)은 제1 자성 패턴(MP1)과 제2 자성 패턴(MP2)을 단락시킬 수 있다. 본 발명의 실시예들에 따른 자기 메모리 장치의 제조 방법에 의하면, 선-산화 트림 공정을 반복 수행함으로써 재증착막(RD) 및/또는 인터믹싱(IMX) 층이 제거될 수 있다. 이에 따라, 자기 메모리 장치의 신뢰성이 향상될 수 있다.
나아가, 본 발명의 실시예들에 따른 자기 메모리 장치의 제조 방법에 의하면, 상기 선-산화 트림 공정을 반복 수행함으로써 자기터널접합 패턴들(222)의 각각의 너비(222_W)를 감소시킬 수 있다. 이에 따라, 포토 리소그래피의 한계 피치보다 작은 너비를 갖는 자기터널접합 패턴들(222)이 형성될 수 있다.
상기 선-산화 트림 공정은, 산화 공정을 수행하여 절연막(IL)을 형성하는 것 및 제2 스퍼터 에치 공정을 수행하여 절연막(IL)의 적어도 일부를 제거하는 것을 포함할 수 있다. 이에 따라, 재증착막(RD)을 제거하는 공정에서 발생하는 식각 부산물은 절연 물질이 될 수 있다. 따라서, 제2 스퍼터 에치 공정에서 발생하는 식각 부산물은 제1 자성 패턴(MP1)과 제2 자성 패턴(MP2)을 단락시키지 않을 수 있다.
도 7a 및 7b는 본 발명의 실시예들에 따른 자기터널접합 패턴들을 설명하기 위한 개념도들이다. 자기터널접합 패턴들(222)의 각각은 제1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 및 제2 자성 패턴(MP2)을 포함할 수 있다. 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2) 중 어느 하나는 자기터널접합(magnetic tunnel junction: MTJ)의 자유 패턴이고, 나머지 하나는 자기터널접합의 고정 패턴일 수 있다. 이하, 설명의 간소화를 위하여 제1 자성 패턴(MP1)을 고정 패턴으로 제2 자성 패턴(MP2)을 자유 패턴으로 설명하나, 이와 반대로, 제1 자성 패턴(MP1)이 자유 패턴이고 제2 자성 패턴(MP2)이 고정 패턴일 수 있다. 자기터널접합 패턴(222)의 전기적 저항은 상기 자유 패턴 및 상기 고정 패턴의 자화 방향들에 의존적일 수 있다. 예를 들면, 자기터널접합 패턴(222)의 전기적 저항은 상기 자유 패턴 및 상기 고정 패턴의 자화 방향들이 평행한(parallel) 경우에 비해 이들이 반평행한(antiparallel) 경우에 훨씬 클 수 있다. 결과적으로, 자기터널접합 패턴(222)의 전기적 저항은 자유 패턴의 자화 방향을 변경함으로써 조절될 수 있으며, 이는 본 발명에 따른 자기 메모리 장치에서의 데이터 저장 원리로서 이용될 수 있다.
도 7a를 참조하면, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 자화 방향이 터널 배리어 패턴(TBP)의 상면과 실질적으로 평행한 수평 자화 구조를 형성하기 위한 자성층들일 수 있다. 이러한 실시예들에서, 제1 자성 패턴(MP1)은 반강자성 물질(anti-ferromagnetic material)을 포함하는 층과 강자성 물질(ferromagnetic material)을 포함하는 층을 포함할 수 있다. 반강자성 물질을 포함하는 층은 PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO 및 Cr 중 적어도 하나를 포함할 수 있다. 몇몇 실시예들에서, 상기 반강자성 물질을 포함하는 층은 희유 금속(precious metal) 중 선택된 적어도 하나를 포함할 수 있다. 상기 희유 금속은 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au) 또는 은(Ag)을 포함할 수 있다. 상기 강자성 물질을 포함하는 층은 CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 적어도 하나를 포함할 수 있다.
제2 자성 패턴(MP2)은 변화 가능한 자화 방향을 갖는 물질을 포함할 수 있다. 제2 자성 패턴(MP2)은 강자성 물질을 포함할 수 있다. 일 예로, 제2 자성 패턴(MP2)는 FeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다.
제2 자성 패턴(MP2)은 복수의 층으로 구성될 수 있다. 일 예로, 복수의 강자성 물질을 포함하는 층들과 상기 층들 사이에 개재되는 비자성 물질을 포함하는 층을 포함할 수 있다. 이 경우, 상기 강자성 물질을 포함하는 층들과 상기 비자성 물질을 포함하는 층은 합성 반강자성층(synthetic antiferromagnetic layer)을 구성할 수 있다. 상기 합성 반강자성층은 자기 메모리 소자의 임계 전류 밀도를 감소시키고, 열적 안정성을 향상시킬 수 있다.
터널 배리어 패턴(TBP)은 마그네슘(Mg)의 산화물, 티타늄(Ti)의 산화물, 알루미늄(Al), 마그네슘-아연(MgZn)의 산화물, 마그네슘-보론(MgB)의 산화물, 티타늄(Ti)의 질화물 및 바나듐(V)의 질화물 중 적어도 하나를 포함할 수 있다. 일 예로, 터널 배리어 패턴(TBP)은 산화마그네슘(MgO)의 단층일 수 있다. 이와 달리, 터널 배리어 패턴(TBP)은 복수의 층들을 포함할 수 있다. 터널 배리어 패턴(TBP)은 화학 기상 증착(CVD) 공정을 이용하여 형성될 수 있다.
도 7b를 참조하면, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 자화 방향이 터널 배리어 패턴(TBP)의 상면에 실질적으로 수직한 수직 자화 구조를 가질 수 있다. 이러한 실시예들에서, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 L10 결정구조를 갖는 물질, 조밀육방격자를 갖는 물질, 및 비정질 RE-TM(Rare-Earth Transition Metal) 합금 중 적어도 하나를 포함할 수 있다. 일 예로, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 Fe50Pt50, Fe50Pd50, Co50Pt50, Co50Pd50 및 Fe50Ni50를 포함하는 L10 결정구조를 갖는 물질 중 적어도 하나일 수 있다. 이와 달리, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 조밀육방격자를 갖는 10 내지 45 at. %의 백금(Pt) 함량을 갖는 코발트-백금(CoPt) 무질서 합금(disordered alloy) 또는 Co3Pt 질서합금(ordered alloy)을 포함할 수 있다. 이와 달리, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 철(Fe), 코발트(Co) 및 니켈(Ni) 중 선택된 적어도 하나와 희토류 금속인 터븀(Tb), 디스프로슘(Dy) 및 가돌리늄(Gd) 중 적어도 하나를 포함하는 비정질 RE-TM 합금 중 선택된 적어도 하나를 포함할 수 있다.
제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 계면 수직 자기 이방성(interface perpendicular magnetic anisotropy)을 갖는 물질을 포함할 수 있다. 계면 수직 자기 이방성은 내재적 수평 자화 특성을 갖는 자성층이 그와 인접하는 다른 층과의 계면으로부터의 영향에 의하여 수직 자화 방향을 갖는 현상을 말한다. 여기서, 상기 “내재적 수평 자화 특성”은 외부적 요인이 없을 경우, 자성층이 그것의 가장 넓은 표면에 평행한 자화 방향을 갖는 특성을 의미한다. 일 예로, 내재적 수평 자화 특성을 갖는 자성층이 기판 상에 형성되고 외부적 요인이 없을 경우, 상기 자성층의 자화 방향은 상기 기판의 상면과 실질적으로 평행할 수 있다.
일 예로, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 보론(B), 아연(Zn), 알루미늄(Al), 티타늄(Ti), 루테늄(Ru), 탄탈륨(Ta), 실리콘(Si), 은(Ag), 금(Au), 구리(Cu), 탄소(C) 및 질소(N)를 포함하는 비자성 물질 중 적어도 하나를 더 포함할 수 있다. 일 예로, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 CoFe 또는 NiFe를 포함하되, 보론(B)를 더 포함할 수 있다. 이에 더하여, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)의 포화 자화량을 낮추기 위해, 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 티타늄(Ti), 알루미늄(Al), 실리콘(Si), 마그네슘(Mg), 탄탈륨(Ta) 및 실리콘(Si) 중 적어도 하나를 더 포함할 수 있다. 제1 자성 패턴(MP1) 및 제2 자성 패턴(MP2)은 스퍼터링 공정 또는 화학 기상 증착(CVD) 공정을 이용하여 형성될 수 있다.
도 5a와 관련하여 설명된 자기터널접합막(220)은 자기터널접합 패턴(222)와 실질적으로 동일한 물질을 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 기판 상에 식각 대상막 및 마스크 패턴들을 차례로 형성하는 것;
    상기 마스크 패턴들을 식각 마스크로 이용하여 상기 식각 대상막을 패터닝하여 패턴들을 형성하는 것; 및
    선-산화 트림 공정을 복수 번 수행하는 것을 포함하되,
    상기 선-산화 트림 공정은:
    산화 공정을 수행하여, 상기 패턴들의 각각의 측벽 상에 절연막을 형성하는 것, 상기 절연막은 상기 마스크 패턴들의 각각의 측벽 및 상면 상으로 연장되고; 및
    스퍼터 에치(sputter etch) 공정을 수행하여, 상기 절연막의 적어도 일부를 제거하는 것을 포함하는 패턴 형성 방법.
  2. 제1 항에 있어서,
    상기 스퍼터 에치 공정은 상기 절연막의 일부가 잔류하도록 수행되는 패턴 형성 방법.
  3. 제1 항에 있어서,
    상기 스퍼터 에치 공정에 의하여 형성되는 식각 부산물은 절연 물질인 패턴 형성 방법.
  4. 제1 항에 있어서,
    상기 식각 대상막을 패터닝하는 공정에 의하여 형성된 식각 부산물이 상기 패턴들의 각각의 상기 측벽 상에 재증착되어 재증착막을 형성하며,
    상기 절연막은 상기 재증착막의 적어도 일부가 산화되어 형성되는 패턴 형성 방법.
  5. 제4 항에 있어서,
    상기 선-산화 트림 공정이 수행될 때마다 상기 재증착막의 적어도 일부가 제거되는 패턴 형성 방법.
  6. 제5 항에 있어서,
    상기 선-산화 트림 공정은 상기 재증착막이 제거될 때까지 반복 수행되는 패턴 형성 방법.
  7. 제1 항에 있어서,
    상기 절연막은 상기 패턴들의 각각의 일부가 산화되어 형성되는 패턴 형성 방법.
  8. 제7 항에 있어서,
    상기 선-산화 트림 공정이 수행될 때마다 상기 패턴들의 각각의 너비가 감소하는 패턴 형성 방법.
  9. 제1 항에 있어서,
    상기 식각 대상막을 패터닝하는 것은 제1 이온 빔을 상기 기판 상에 조사하는 제1 스퍼터 에치 공정을 포함하고,
    상기 선-산화 트림 공정에 포함된 상기 스퍼터 에치 공정은 제2 이온 빔을 상기 기판 상에 조사하는 제2 스퍼터 에치 공정인 패턴 형성 방법.
  10. 제9 항에 있어서,
    상기 제2 이온 빔의 입사 에너지는 상기 제1 이온 빔의 입사 에너지보다 작은 패턴 형성 방법.
  11. 제9 항에 있어서,
    상기 제2 이온 빔과 상기 기판의 상면이 이루는 각도는 상기 제1 이온 빔과 상기 기판의 상기 상면이 이루는 각도보다 작은 패턴 형성 방법.
  12. 제1 항에 있어서,
    각각의 상기 선-산화 트림 공정 중에 형성되는 상기 절연막의 두께는 10 옹스트롬(angstrom) 내지 100 옹스트롬인 패턴 형성 방법.
  13. 기판 상에 자기터널접합막 및 도전성 마스크 패턴들을 차례로 형성하는 것;
    상기 도전성 마스크 패턴들을 식각 마스크로 이용하여 상기 자기터널접합막을 패터닝하여 자기터널접합 패턴들을 형성하는 것; 및
    선-산화 트림 공정을 복수 번 수행하는 것을 포함하되,
    상기 선-산화 트림 공정은:
    산화 공정을 수행하여, 상기 자기터널접합 패턴들의 각각의 측벽 상에 절연막을 형성하는 것, 상기 절연막은 상기 도전성 마스크 패턴들의 각각의 측벽 및 상면 상으로 연장되고; 및
    스퍼터 에치 공정을 수행하여, 상기 절연막의 적어도 일부를 제거하는 것을 포함하는 자기 메모리 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 스퍼터 에치 공정에 의하여 형성되는 식각 부산물은 절연 물질인 자기 메모리 장치의 제조 방법.
  15. 제13 항에 있어서,
    상기 자기터널접합막을 패터닝하는 공정에 의하여 형성된 식각 부산물이 상기 자기터널접합 패턴들의 각각의 상기 측벽 상에 재증착되어 재증착막을 형성하며,
    상기 절연막은 상기 재증착막의 적어도 일부가 산화되어 형성되는 자기 메모리 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 선-산화 트림 공정이 수행될 때마다 상기 재증착막의 적어도 일부가 제거되며,
    상기 선-산화 트림 공정은 상기 재증착막이 제거될 때까지 반복 수행되는 자기 메모리 장치의 제조 방법.
  17. 제13 항에 있어서,
    상기 자기터널접합막을 형성하는 것은 제1 자성막, 터널 배리어막, 및 제2 자성막을 차례로 증착하는 것을 포함하고,
    상기 자기터널접합막을 패터닝하는 공정에 의하여, 상기 자기터널접합 패턴들의 각각의 상기 측벽 상에 인터믹싱(intermixing) 층이 형성되되, 상기 인터믹싱 층은 상기 제1 자성막, 상기 터널 배리어막, 및 상기 제2 자성막의 각각에 포함된 물질을 포함하고,
    상기 절연막은 상기 인터믹싱 층의 적어도 일부가 산화되어 형성되는 자기 메모리 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 선-산화 트림 공정에 의하여, 상기 인터믹싱 층의 적어도 일부가 제거되는 자기 메모리 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 선-산화 트림 공정은 상기 인터믹싱 층이 제거될 때까지 반복 수행되는 자기 메모리 장치의 제조 방법.
  20. 제13 항에 있어서,
    상기 절연막은 자기터널접합 패턴들의 각각의 일부가 산화되어 형성되며,
    상기 선-산화 트림 공정이 수행될 때마다 상기 패턴들의 각각의 너비가 감소하는 자기 메모리 장치의 제조 방법.
KR1020150124267A 2015-09-02 2015-09-02 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법 KR102411080B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150124267A KR102411080B1 (ko) 2015-09-02 2015-09-02 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법
US15/180,843 US9876165B2 (en) 2015-09-02 2016-06-13 Method for forming patterns and method for manufacturing magnetic memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150124267A KR102411080B1 (ko) 2015-09-02 2015-09-02 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170027925A KR20170027925A (ko) 2017-03-13
KR102411080B1 true KR102411080B1 (ko) 2022-06-21

Family

ID=58095983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150124267A KR102411080B1 (ko) 2015-09-02 2015-09-02 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법

Country Status (2)

Country Link
US (1) US9876165B2 (ko)
KR (1) KR102411080B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
US10658571B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10622551B2 (en) * 2017-11-29 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and devices for magnetic tunnel junction devices
US10446742B2 (en) * 2018-01-09 2019-10-15 Spin Memory, Inc. Method for manufacturing a magnetic memory element array using high angle side etch to open top electrical contact
WO2020176640A1 (en) * 2019-02-28 2020-09-03 Lam Research Corporation Ion beam etching with sidewall cleaning
US11031548B2 (en) 2019-11-04 2021-06-08 Headway Technologies, Inc. Reduce intermixing on MTJ sidewall by oxidation
CN111864058B (zh) * 2020-07-29 2023-04-18 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法
US11502247B2 (en) * 2020-12-28 2022-11-15 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating magnetoresistive devices
US20220336732A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating magneto-resistive random access memory (mram)
US11849644B2 (en) * 2021-04-15 2023-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating magneto-resistive random access memory (MRAM)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007422A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Protected Transducer for Dead Layer Reduction
US20120139115A1 (en) * 2010-12-03 2012-06-07 Samsung Electronics Co., Ltd. Integrated Circuit Device
JP2013201343A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体記憶装置およびその製造方法
US20150140787A1 (en) * 2013-11-19 2015-05-21 Applied Materials, Inc. Trimming silicon fin width through oxidation and etch

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445064B1 (ko) 2001-06-30 2004-08-21 주식회사 하이닉스반도체 자기저항식 랜덤 액세스 메모리 제조 방법
JP2005079258A (ja) 2003-08-29 2005-03-24 Canon Inc 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ
US7936027B2 (en) 2008-01-07 2011-05-03 Magic Technologies, Inc. Method of MRAM fabrication with zero electrical shorting
KR20100076557A (ko) 2008-12-26 2010-07-06 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
KR20120058113A (ko) 2010-11-29 2012-06-07 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법
KR20120086938A (ko) 2011-01-27 2012-08-06 성균관대학교산학협력단 마그네틱 램 제조방법
KR101202685B1 (ko) 2011-03-23 2012-11-19 에스케이하이닉스 주식회사 자기저항소자 제조 방법
KR20130016826A (ko) 2011-08-09 2013-02-19 에스케이하이닉스 주식회사 반도체 소자 제조 방법
US8574928B2 (en) 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
TWI517463B (zh) 2012-11-20 2016-01-11 佳能安內華股份有限公司 磁阻效應元件之製造方法
US9166154B2 (en) 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9087981B2 (en) 2013-02-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming a magnetic tunnel junction device
KR102082322B1 (ko) 2013-08-09 2020-02-27 삼성전자주식회사 자기 기억 소자의 제조 방법
US9070869B2 (en) 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
US8975089B1 (en) 2013-11-18 2015-03-10 Avalanche Technology, Inc. Method for forming MTJ memory element
CN106062945B (zh) * 2014-03-11 2019-07-26 东芝存储器株式会社 磁存储器和制造磁存储器的方法
CN103871902A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 半导体处理工艺及半导体器件的制备方法
US10003017B2 (en) * 2014-09-18 2018-06-19 Toshiba Memory Corporation Etching apparatus and etching method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007422A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Protected Transducer for Dead Layer Reduction
US20120139115A1 (en) * 2010-12-03 2012-06-07 Samsung Electronics Co., Ltd. Integrated Circuit Device
JP2013201343A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体記憶装置およびその製造方法
US20150140787A1 (en) * 2013-11-19 2015-05-21 Applied Materials, Inc. Trimming silicon fin width through oxidation and etch

Also Published As

Publication number Publication date
KR20170027925A (ko) 2017-03-13
US9876165B2 (en) 2018-01-23
US20170062709A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
KR102411080B1 (ko) 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법
US10128433B2 (en) Magnetic memory device
KR102449605B1 (ko) 반도체 장치 및 그 제조 방법
KR102399342B1 (ko) 메모리 장치 및 그 제조 방법
KR101811315B1 (ko) 자기 기억 소자 및 그 제조 방법
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
US9246082B2 (en) Method of forming magnetic memory devices
KR102456674B1 (ko) 자기 메모리 장치 및 이의 제조 방법
KR101073132B1 (ko) 자기터널접합 장치 제조방법
US8772845B2 (en) Technique for smoothing an interface between layers of a semiconductor device
KR102338319B1 (ko) 자기 메모리 장치 및 그 제조 방법
US20160163974A1 (en) Electric field assisted perpendicular stt-mram
US20160020386A1 (en) Method of manufacturing magnetic device
KR102638610B1 (ko) 자기 메모리 장치
US11170832B2 (en) Magnetic memory devices
US10553790B1 (en) Method of manufacuring a magnetic memory device
US20190140163A1 (en) Magnetic memory devices
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
CN111490151B (zh) 一种制作超小型磁性随机存储器阵列的方法
KR102481302B1 (ko) 자기 메모리 장치의 제조 방법
KR102665796B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
US10930702B2 (en) Magnetic memory devices
US11342495B2 (en) Magnetic memory devices for reducing electrical shorts between magnetic tunnel junction patterns
KR20090114682A (ko) 자기터널접합 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant