JP5455313B2 - 磁気記憶素子及び磁気記憶装置 - Google Patents

磁気記憶素子及び磁気記憶装置 Download PDF

Info

Publication number
JP5455313B2
JP5455313B2 JP2008039772A JP2008039772A JP5455313B2 JP 5455313 B2 JP5455313 B2 JP 5455313B2 JP 2008039772 A JP2008039772 A JP 2008039772A JP 2008039772 A JP2008039772 A JP 2008039772A JP 5455313 B2 JP5455313 B2 JP 5455313B2
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic
pinned
magnetization direction
pinned layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008039772A
Other languages
English (en)
Other versions
JP2009200216A (ja
Inventor
博史 森瀬
志保 中村
裕一 大沢
暁志 柳
大輔 才田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008039772A priority Critical patent/JP5455313B2/ja
Priority to US12/379,402 priority patent/US7889543B2/en
Publication of JP2009200216A publication Critical patent/JP2009200216A/ja
Application granted granted Critical
Publication of JP5455313B2 publication Critical patent/JP5455313B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明は、磁気記憶素子及び磁気記憶装置に関する。
近年、広範囲かつ高度に情報化された社会を支え、また、牽引していく存在として、様々な要求を満たす情報処理デバイスが求められている。特に、強磁性体の磁気モーメントを用いた記録装置として、ハードディスクドライブや磁気ランダムアクセスメモリ(MRAM: Magnetoresistive Random Access Memory)がある。このような、電子のスピン自由度を利用するスピンエレクトロニクスデバイスの特徴として、セルの微細化による高集積化に適していること、高速動作が可能なこと、不揮発性を持つことなどが挙げられる。スピンエレクトロニクスデバイスは、記憶装置やそれ以外の用途において、今後、広範囲に利用されると思われる。
スピンエレクトロニクスデバイスにおける、微小な磁性体の磁化方向の制御方法として、電流を介したスピントランスファ現象を用いる方法が知られている。「スピントランスファ」とは、伝導電子のスピンから磁性体の局在磁気モーメントへの角運動量の伝達のことを意味している。スピントランスファ方式は、磁界作用方式に比べて、セルのサイズが小さくなればなるほど、書き込み電流を低減化できるという特徴を持つ。
特許文献1には、垂直磁化材料を用いたスピントランスファ書き込みの磁気素子に関する技術が開示されている。スピントランスファ書き込みの磁気素子は、柱状の形状を有し、磁化固着磁性層(以下、固着層と言う)、中間層、磁化自由磁性層(以下、記憶層と言う)からなる積層膜が、数十から数百ナノメートル四方のドット形状にパターニングされる。この積層膜に、膜面に垂直な方向に電流を流すことにより、磁化方向の制御(書き込み)及び検出(読み出し)が行われ、記憶素子として利用することができる。垂直磁化材料を用いることで形状異方性を設けなくても熱的安定性が得られ、高集積化に適している。
垂直磁化材料を用い、スピントランスファトルクにより磁化反転させることを特徴とする磁気記憶素子において、記憶層1つにつき固着層を2つ設けることで反転の効率を高めることができるが、2つの中間層のうち一方はバリア層、他方を導電層とすると、0→1の反転と1→0の反転とで、反転電流に差異が生じる。このような非対称性が存在すると、一方の反転電流が大きくなり、素子破壊の可能性が高くなる。また、他方の反転電流が小さくなるため、読み出しの際に誤書き込みされてしまう可能性が生じる。また、この素子を用いた磁気記憶装置において、書き込みのために大きさが大きく異なる複数の電源を備えなければならず、結果として、コスト高になる可能性がある。
なお、特許文献2にも、垂直磁化材料を用いたスピントランスファ書き込みの磁気素子に関する技術が開示されているが、上記の非対称性に関しては考慮されておらず、この問題を解決する技術は知られていない。また、特許文献3にも、垂直磁化材料を用いた磁気素子に関する技術が開示されている。
特開2004−193595号公報 米国特許第6967863B2号明細書 特開2007−142364号公報
本発明は、上記の課題に基づいたものであり、その目的は、反転電流の非対称性を解消し、素子破壊の可能性を低減した高集積化に適する磁気記憶素子を実現し、また、これにより高信頼性で低コストの磁気記憶装置を提供することである。
本発明の一態様によれば、強磁性体を含み、磁化方向が固定された第1固着層と、強磁性体を含み、磁化方向が固定された第2固着層と、前記第1固着層と前記第2固着層との間に設けられ、強磁性体を含み、磁化方向が可変の記憶層と、前記第1固着層と前記記憶層との間に設けられ、絶縁体または半導体を含み、非磁性体からなるトンネルバリア層と、前記第2固着層と前記記憶層との間に設けられ、非磁性体からなり前記トンネルバリア層の導電率よりも高い導電率を有する中間層と、を備え、前記第1固着層の磁化方向及び前記第2固着層の磁化方向は、層面に対して垂直であり、前記記憶層の前記トンネルバリア層と面する部分の磁化方向と前記第1固着層の磁化方向との関係と、前記記憶層の前記中間層と面する部分の磁化方向と前記第2固着層の磁化方向との関係と、の一方が平行で他方が反平行となるように前記第1固着層の磁化方向及び前記第2固着層の磁化方向が固定され、前記第1固着層は、前記第2固着層から前記記憶層への漏洩磁界より大きな磁界を前記記憶層に及ぼし、前記第1固着層と前記第2固着層との間に電流を双方向に流すことが可能とされ、前記電流を、第1の極性で第1の閾値以上になるように流した場合に、前記記憶層の磁化方向が、スピントランスファトルクにより第1の方向となり、前記電流を、第2の極性で、第2の閾値以上になるように流した場合に、前記記憶層の磁化方向が、スピントランスファトルクにより前記第1の方向とは反対の第2の方向となる磁気記憶素子であって、前記トンネルバリア層の層厚は1nm以下であり、前記第1固着層が、強磁性体を含むN(Nは1以上の整数)個の第1強磁性層を含み、i番目の前記第1強磁性層を直方体近似したときの縦の長さa1iと、横の長さb1iと、層厚t1iと、前記i番目の前記第1強磁性層の飽和磁化の大きさM1iと、前記第2固着層が、強磁性体を含むM(Mは1以上の整数)個の第2強磁性層を含み、j番目の前記第2強磁性層を直方体近似したときの縦の長さa2jと、横の長さb2jと、層厚t2jと、前記j番目の前記第2強磁性層の飽和磁化の大きさM2jと、前記記憶層が、強磁性体を含むP(Pは1以上の整数)個の記憶層強磁性層を含み、k番目の前記記憶層強磁性層の異方性磁界の大きさHKkと、前記k番目の前記記憶層強磁性層の飽和磁化の大きさMSkと、前記i番目の前記第1強磁性層と前記k番目の前記記憶層強磁性層との距離d1ikと、前記j番目の前記第2強磁性層と前記k番目の前記記憶層強磁性層との距離d2jkと、
が、数式1
Figure 0005455313
で定められる函数φ(a,b,d)により、数式2
Figure 0005455313
を満足することを特徴とする磁気記憶素子が提供される。
本発明の別の一態様によれば、強磁性体を含み、磁化方向が固定された第1固着層と、強磁性体を含み、磁化方向が固定された第2固着層と、前記第1固着層と前記第2固着層との間に設けられ、強磁性体を含み、磁化方向が可変の記憶層と、前記第1固着層と前記記憶層との間に設けられ、絶縁体または半導体を含み、非磁性体からなるトンネルバリア層と、前記第2固着層と前記記憶層との間に設けられ、非磁性体なり前記トンネルバリア層の導電率よりも高い導電率を有する中間層と、を備え、前記第1固着層の磁化方向及び前記第2固着層の磁化方向は、層面に対して垂直であり、前記記憶層の前記トンネルバリア層と面する部分の磁化方向と前記第1固着層の磁化方向との関係と、前記記憶層の前記中間層と面する部分の磁化方向と前記第2固着層の磁化方向との関係と、の一方が平行で他方が反平行となるように前記第1固着層の磁化方向及び前記第2固着層の磁化方向が固定され、前記第1固着層は、前記第2固着層から前記記憶層への漏洩磁界より大きな磁界を前記記憶層に及ぼし、前記第1固着層と前記第2固着層との間に電流を双方向に流すことが可能とされ、前記電流を、第1の極性で第1の閾値以上になるように流した場合に、前記記憶層の磁化方向が、スピントランスファトルクにより第1の方向となり、前記電流を、第2の極性で、第2の閾値以上になるように流した場合に、前記記憶層の磁化方向が、スピントランスファトルクにより前記第1の方向とは反対の第2の方向となる磁気記憶素子であって、前記トンネルバリア層の層厚は1nm以下であり、前記第1固着層が、強磁性体を含むN(Nは1以上の整数)個の第1強磁性層を含み、i番目の前記第1強磁性層を直方体近似したときの縦の長さa1iと、横の長さb1iと、層厚t1iと、前記i番目の前記第1強磁性層の飽和磁化の大きさM1iと、前記第2固着層が、強磁性体を含むM(Mは1以上の整数)個の第2強磁性層を含み、j番目の前記第2強磁性層を直方体近似したときの縦の長さa2jと、横の長さb2jと、層厚t2jと、前記j番目の前記第2強磁性層の飽和磁化の大きさM2jと、前記記憶層が、強磁性体を含むP(Pは1以上の整数)個の記憶層強磁性層を含み、k番目の前記記憶層強磁性層の異方性磁界の大きさHKkと、前記k番目の前記記憶層強磁性層の飽和磁化の大きさMSkと、前記i番目の前記第1強磁性層と前記k番目の前記記憶層強磁性層との距離d1ikと、前記j番目の前記第2強磁性層と前記k番目の前記記憶層強磁性層との距離d2jkと、が、数式1
Figure 0005455313
で定められる函数φ(a,b,d)により、数式3
Figure 0005455313

を満足することを特徴とする磁気記憶素子が提供される。
本発明の別の一態様によれば、複数のワード線と、複数のビット線と、上記いずれかの複数の磁気記憶素子と、を備え、前記複数のワード線のいずれかと前記複数のビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第1固着層と前記第2固着層との間に電流を流すことにより、その記憶層の磁化方向を前記第1の方向と前記第2の方向とのいずれかとすることが可能とされ、前記複数のワード線のいずれかと前記複数のビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第1固着層と前記第2固着層との間に電流を流すことにより、その記憶層と第1固着層との間の磁気抵抗効果が検出可能とされたことを特徴とする磁気記憶装置が提供される。
本発明によれば、反転電流の非対称性を解消し、素子破壊の可能性を低減した高集積化に適する磁気記憶素子を実現し、また、これにより高信頼性で低コストの磁気記憶装置が提供される。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1は、本発明の第1の実施形態に係る磁気記憶素子の構成を例示する模式断面図である。
図1(a)〜(d)に表したように、本発明の第1の実施形態に係る磁気記憶素子R1〜R4は、強磁性層FP1、非磁性層S1、強磁性層FF、非磁性層S2、強磁性層FP2、がこの順に積層された構造を有する。磁気記憶素子R1〜R4の平面形状は例えば四角形であり、その場合、素子の立体形状は、四角柱、四角錐台の組み合わせとすることができる。ただし、本実施形態の磁気記憶素子において、その平面形状は四角形に限定されず、円形、楕円形、多角形、凹凸のある多角形など種々の形状をとることができる。
なお、強磁性層FP1、FP2、FFは、それぞれ、後述するように複数のサブレイヤーからなる積層構造とすることもできる。しかし、まず、強磁性層FP1、FP2、FFが単層である場合を例に取り、説明する。なお、上記の強磁性層FP1、非磁性層S1、強磁性層FF、非磁性層S2、強磁性層FP2は、例えば、基板の上に、非磁性層を介して、あるいは、介さないで設けることができる。
強磁性層FP1の磁化方向は固着されている。これは、例えば、強磁性層FP1の非磁性層S1と反対の面側に(図示しない)反強磁性層AF1を設けることにより実現できる。または、強磁性層FP1として、一軸異方性定数Kuが非常に大きい磁性材料を用いることにより実現できる。以下、強磁性層FP1を「第1固着層FP1」とも称する。
強磁性層FP2の磁化方向も固着されている。これは、例えば、強磁性層FP2の非磁性層S2と反対の面側に(図示しない)反強磁性層AF2を設けることにより実現できる。または、強磁性層FP2として、一軸異方性定数Kuが非常に大きい磁性材料を用いることにより実現できる。以下、強磁性層FP2を「第2固着層FP2」とも称する。
一方、強磁性層FFの磁化方向に関しては、このような固着化機構を設けない。よって、強磁性層FFの磁化方向は可変である。以下、強磁性層FFを「記憶層FF」とも称する。
非磁性層S1、S2は、非磁性材料からなり、非磁性層を挟む2つの強磁性層間に働く直接的な相互作用が無視できる程度に両層を隔離するだけの層厚を有する。同時に、素子に電流を流した場合に、一方の磁性層を透過した伝導電子が他方の磁性層に至るまでに電子のスピンの方向が反転しないことが要求されるため、非磁性層S1、S2の層厚はスピン拡散長よりも薄いことが望ましい。以下、非磁性層S1を「第1中間層S1」とも称し、非磁性層S2を「第2中間層S2」とも称する。
第1中間層S1は、半導体または絶縁体を含んでおり、バリア層として機能する。第1固着層FP1、第1中間層S1、記憶層FFは、いわゆるトンネル磁気抵抗効果が現れる構成となっている。以下、第1固着層FP1、第1中間層S1、記憶層FFをまとめて「トンネル磁気抵抗効果部」とも称する。
一方、第2中間層S2には、第1中間層S1より導電性の高い材料を用いる。第1中間層S1、第2中間層S2に用いることのできる具体的な材料については後述する。
第1固着層FP1、第2固着層FP2には、それぞれ(図示しない)電極EL1、EL2が接続可能とされ、例えば、電極EL1と電極EL2との間に電流を流すことにより、第1固着層FP1と第2固着層FP2との間に電流を流すことができる。第1固着層FP1と第2固着層FP2との間の電流は、双方向に流すことが可能とされている。
この素子は、例えば、スパッタリング技術とリソグラフィー技術によって作製することができる。その詳細は、後述する。
図1(a)〜(d)において矢印は、各層の磁化方向を示している。これらの図に例示したように、第1固着層FP1の磁化方向MFP1及び第2固着層FP2の磁化方向MFP2は、層面(膜面)に対して実質的に垂直とされている。また、第1固着層FP1の磁化方向MFP1及び第2固着層FP2の磁化方向MFP2は、反平行とされている。すなわち、記憶層FFの磁化方向MFFと第1固着層FP1の磁化方向MFP1との関係と、記憶層FFの磁化方向MFFと第2固着層FP2の磁化方向MFP2との関係と、の一方が平行で他方が反平行となるように設定されている。
なお、図1(a)、(b)に例示したように、第1固着層FP1、第1中間層S1、記憶層FF、第2中間層S2、第2固着層FP2の平面形状(断面の横幅)は、実質的に同じとしても良いし、図1(c)、(d)に表したように、第1固着層FP1、第1中間層S1、記憶層FF、第2中間層S2、第2固着層FP2の平面形状(断面の横幅)を変えても良い。
そして、本実施形態の磁気記憶素子においては、第1固着層FP1は、第2固着層FP2から記憶層FFへの漏洩磁界より大きな磁界を記憶層FFに及ぼす。こうすることにより、記憶層FFの磁化を反転させるために必要とされる反転電流の非対称性を抑制できる。つまり、記憶層FFの磁化を図1において上向きに反転させる電流の大きさと下向きに反転させる電流の大きさの違いを小さくできる。
以下、本実施形態の磁気記憶素子における固着層から記憶層への漏洩磁界の大きさについて説明する。
領域V中に、磁化がM(r)(単位emu/cc)に従って分布しているとき、位置rにおける磁界H(r)(単位Oe)は、数式4で与えられる。
Figure 0005455313
数式4から、磁化が大きい固着層から、または、記憶層に距離が近い固着層から、記憶層は大きな漏洩磁界を受けることが分かる。
記憶層FFが受け取る漏洩磁界を見積もるために、まず、第1固着層FP1、第2固着層FP2それぞれからの漏洩磁界を見積もる。この漏洩磁界は、各固着層の形状、大きさ、磁化M、固着層からの距離dに依存する。そして、全ての固着層からの漏洩磁界について和をとる。
図2は、本発明の第1の実施形態に係る磁気記憶素子の漏洩磁界の分布を例示するグラフ図である。
図2(a)と図2(c)は、固着層が幅a、奥行きb、厚み(層厚)tの直方体である場合に、固着層からの距離d離れた膜面に平行な平面内の各位置における磁界の膜面垂直成分の大きさについての等高線を例示している。図2(a)と図2(c)において、点線で表された領域が、固着層の平面形状の端部に対応する。
また、図2(b)と図2(d)は、図2(a)と図2(c)におけるy=0の軸上における磁界の強さH(x,0)を例示したグラフ図である。横軸は水平方向の位置x、縦軸は磁界の強さHを示す。なお、磁場の単位は任意である。図2(b)と図2(d)において、図中の縦の点線は、固着層の端部の位置に相当している。
そして、図2(a)と図2(b)は、a:b=1:1の場合を例示し、また図2(c)と図2(d)は、a:b=1:1.5の場合を例示している。
図2(a)〜(d)の特性は、層厚dの中間層が存在する場合に、記憶層FFが受ける固着層からの漏洩磁界を見積もったことに相当する。
図2によると、記憶層FFは、セルの中心において最も大きな磁界を固着層から受け、セルの端で受ける磁界は中心における磁界の半分程度になることが分かる。従って、以下では、記憶層FFは、中心点の75%の磁界を平均的に受けるものとして、見積もりを行う。
図3は、本発明の第1の実施形態に係る磁気記憶素子の固着層の形状を例示する模式図である。
図3(a)〜(c)は、本発明の第1の実施形態に係る磁気記憶素子の固着層の平面形状を例示している。図3(a)〜(c)に例示したように、固着層の平面形状は様々な形状をとり得る。
図3(d)は、本発明の第1の実施形態に係る磁気記憶素子の固着層の立体形状を例示する模式斜視図である。固着層の立体形状は、種々の形状を取ることができ、図3(d)に例示したように、例えば平面形状が楕円の場合には、楕円柱や楕円錐台等、種々の形状を取り得る。
まず、これらの形状を直方体で近似する方法について説明する。
図3(e)は、固着層を近似した直方体を例示する斜視図である。
平面形状については、その方向の長さが最も短くなる方向(楕円であれば短軸方向)の長さをa、これに直交する方向(楕円であれば長軸方向)の長さをbとする。そして、上底と下底で、a、bが異なるときは、その平均値を用いる。このようにして、固着層の近似直方体の幅aと奥行きbを用いる。近似直方体の高さについては固着層の層厚を用いる。
この近似直方体を用いて固着層からの漏洩磁界を見積もる。数式6を用いると、漏洩磁界Hの大きさは、数式5で表される。
Figure 0005455313

Figure 0005455313
図4は、本発明の第1の実施形態に係る磁気記憶素子における漏洩磁界のシミュレーション結果を例示するグラフ図である。
図4(a)は、固着層の平面形状が、a:b=1:1の場合を示し、図4(b)は、a:b=1:4の場合を示している。図4(a)、(b)において、横軸は固着層の層厚を示している。ただし、それぞれ、aと(ab)1/2で規格化された値を用いている。また、縦軸は、中間層の層厚(固着層からの距離)dを示している。ただし、同様に、それぞれ、aと(ab)1/2で規格化された値を用いている。また、H=0.75×2πMである(ただし、Mは固着層の飽和磁化である)。そして、これらの図中の線は漏洩磁界Hの等高線を例示している。
図4(a)、(b)に表したように、層厚tが大きいほど、また、中間層の層厚dが小さいほど、漏洩磁界Hは大きくなり、記憶層は固着層から大きな磁界を受ける。
次に、第1固着層FP1から記憶層FFに作用する漏洩磁界Hs1と、第2固着層FP2から記憶層FFに作用する漏洩磁界Hs2の差異の検知方法について説明する。
外部から磁気記憶素子に膜面垂直方向の磁界を印加しながら、第1固着層FP1と第2固着層FP2の間に電流を流して、この間の電気抵抗を測定する。なお、第1固着層FP1と第2固着層FP2の磁化の方向は反平行であり、従って、それぞれの固着層からの漏洩磁界の方向も反平行である。また、第1固着層FP1からの漏洩磁界Hs1と第2固着層FP2からの漏洩磁界Hs2は、それぞれが正の値になるようにとる。また、後述する図5(a)、(b)において、外部から与える磁界の正方向は、第1固着層FP1からの漏洩磁界Hs1と同方向になるようにとっている。そして、磁界の大きさを徐々に変え、その都度電気抵抗を測定する。これにより、第1固着層FP1の漏洩磁界Hs1と、第2固着層FP2の漏洩磁界Hs2と、の差異が測定可能である。
図5は、本発明の第1の実施形態に係る磁気記憶素子におけるヒステリシス特性を例示するグラフ図である。
図5の横軸は、外部から印加する磁界の強さ、縦軸は、磁化を示す。縦軸の磁化は、上記の例では、電気抵抗として検出される。図5(a)、(b)は、第1固着層FP1の漏洩磁界Hs1の大きさと第2固着層FP2の漏洩磁界Hs2の大きさが、逆転している場合を例示している。
図5に表したように、外部からの印加磁界に対する磁化の特性として、ヒステリシス曲線が得られる。後の読み出しの項でも述べるが、電気抵抗に最も大きな寄与をするのは、中間層S1を含むトンネル磁気抵抗効果部であり、この部分の電気抵抗は、第1固着層FP1と記憶層FFの磁化の相対角度が平行のときに低抵抗になり、反平行のときに高抵抗になる。
第1固着層FP1から記憶層FFに作用する漏洩磁界Hs1と、第2固着層FP2から記憶層FFに作用する漏洩磁界Hs2とは逆向きである。よって、ヒステリシス曲線の中心は、数式7で表されるΔHだけ、0からずれる。
Figure 0005455313

もし、Hs1>Hs2ならば、ヒステリシス曲線の中心は負方向、つまり第1固着層FP1の磁化と逆方向にずれる。もし、Hs1<Hs2ならば、ヒステリシス曲線の中心は正方向、つまり第1固着層FP1の磁化と同方向にずれる。
次に、磁気記憶素子Rの記憶層FFへの書き込みについて説明する。
図6は、本発明の第1の実施形態に係る磁気記憶素子における書き込み動作の原理を説明するための断面模式図である。
記憶層FFの磁化方向MFFを、第1固着層FP1の磁化方向MFP1と反平行な方向から平行な方向に反転させるには、図6(a)に表したように、第1固着層FP1から第2固着層FP2の方向に電子電流Iを流す。このとき、磁化MFP1を有する第1固着層FP1を通過した電子は、磁化MFP1の方向のスピンを持つようになる。そして、これが記憶層FFへ流れると、このスピンのもつ角運動量が記憶層FFへ伝達され、この角運動量が、記憶層FFの磁化方向MFFを磁化方向MFP1に平行な方向へ反転させるトルクとして作用する。さらに、第2固着層FP2の磁化MFP2は、磁化MFP1とは逆向きとされており、このため、電子の流れが第2固着層FP2へ入る界面においては、磁化方向MFP1と同方向のスピン(同図において上向き)を有する電子は反射される。この反射された電子が有する逆向きスピンは、やはり記憶層FFに作用する。すなわち、第1固着層FP1の磁化方向MFP1と同じ方向のスピン電子が、記憶層FFに対して2回作用するため、実質的に2倍以上の書き込み作用が得られる。その結果として、小さい電流で記憶層FFに対する書き込みを実施することができる。
また、記憶層FFの磁化方向MFFを、第1固着層FP1の磁化方向MFP1と反平行な方向から平行な方向に反転させるには、図6(b)に表したように、電子電流Iの向きを反転させれば良い。
つまり、磁気記憶素子Rの記憶層FFに、極性の異なる電流を導入することで、2つの異なる状態を書き込むことが可能である。
2つの反転電流閾値の比R≡Ic1/Ic2は1に近いことが望ましいが、漏洩磁界が作用しないとき(ΔH=0のとき)の値R(0)は、1より大きな値をとる。なぜならば、反転電流閾値の比R(0)は、数式8で書かれ、ここで導入された、第1固着層FP1の磁化方向MFP1と記憶層FFの磁化方向MFFの相対角度θの函数g(θ)は、スピントランスファの効率を表す因子であり、本発明で採用されている、固着層/バリア層/記憶層/非磁性層/固着層という構造においては、一般にg(0)>g(π)という関係があるためである。
Figure 0005455313

漏洩磁界の差ΔH≡Hs1−Hs2が作用するときのRの値をR(ΔH)と書くと、パラメータγ(ΔH)≡R(ΔH)/R(0)は、数式9で表される。
Figure 0005455313


すなわち、ΔHが正の値であれば、γ(ΔH)<1となり、反転電流の非対称性を解消することができる。そして、非対称性をx%以上改善する、すなわち、γ≦(1−x/100)を満たすためには、第1固着層FP1の飽和磁化をM1、第1固着層FP1を直方体で近似したときのサイズをa×b×t、第1中間層S1の層厚をd、第2固着層FP2の飽和磁化をM2、第2固着層FP2を直方体で近似したときのサイズをa×b×t、第2中間層S2の層厚をd、記憶層FFの飽和磁化をMs、記憶層FFの異方性磁界をHとして、数式10を満たせば良い。
Figure 0005455313

ただし、函数Hは、数式5で与えられる。
そして、係数C(x)は、C(x)=x/(200−x)で与えられ、具体的な数値を列挙すると、C(5)=0.026、C(10)=0.052、C(20)=0.11、C(30)=0.18、C(40)=0.25、C(50)=0.33、C(60)=0.43、C(70)=0.54、C(80)=0.67、C(90)=0.82、C(100)=1である。
数式10を満たすために、例えば、第1中間層S1の層厚dが第2中間層S2の層厚dより小さければ、他のパラメータに対して課せられる条件が緩和されるので望ましい。さらに、第1中間層S1の層厚dを大きくすると抵抗が指数函数的に増大し、記憶層FFへの書込みに必要な電流を流す際に第1中間層S1に高い電圧が加わることになり、絶縁性を破壊してしまう可能性が高くなるため、第1中間層S1の層厚dは1nm以下であることが望ましい。
また、第1固着層FP1の飽和磁化M1が第2固着層FP2の飽和磁化M2より大きいこと、及び、第1固着層FP1の層厚tが第2固着層FP2の層厚tより大きいこと、は、それぞれ、数式10を満たすために他のパラメータに求められる条件を緩和するため、望ましい。また、さらに、数式6において、(ab)1/2の値が大きいと、φ(a,b,d)のd依存性が小さくなるため、数式5で表される漏洩磁界Hが小さくなる。従って、第1固着層FP1の断面積が小さく、第2固着層FP2の断面積が大きいと、第1固着層FP1からの漏洩磁界Hs1が大きく、第2固着層FP2からの漏洩磁界HS2が小さくなるため、望ましい。
次に、磁気記憶素子Rのデータビットの読み出しについて説明する。このとき、データビットは、記憶層FFの磁化方向MFFとして格納されている。
第1固着層FP1から第2固着層FP2に向かって電子が流れる方向に電流を流す、あるいは、第2固着層FP2から第1固着層FP1に向かって電子が流れる方向に電流を流すときの電気抵抗は、いわゆる磁気抵抗効果により、記憶層FFの磁性層の磁化方向と非磁性層を介してそれに隣接する磁性層の磁化方向との相対角度に依存する。
第2中間層S2や配線の電気抵抗に比べて、第1中間層S1の電気抵抗が高いため、実質的に記憶層FF/第1中間層S1/第1固着層FP1からなるトンネル磁気抵抗効果部の電気抵抗変化を検出することになる。
図7は、本発明の第1の実施形態に係る磁気記憶素子における読み出し動作の原理を説明するための断面模式図である。
図7は、記憶層FF/第1中間層S1/第1固着層FP1からなるトンネル磁気抵抗効果部を例示している。第1固着層FP1から第2固着層FP2(記憶層FF)に向かって電子が流れる方向にセンス電流を流した時、図7(a)に表したように第1固着層FP1の磁化MFP1と記憶層FFの磁化MFFの方向とが同じ時の電気抵抗は、図7(b)に表したように第1固着層FP1の磁化MFP1と記憶層FFの磁化MFFの方向とが逆の時の電気抵抗より、通常、低い。
すなわち、記憶層FFの磁化方向MFFと固着層FP1の磁化方向MFP1とが、平行である場合に、通常、電気抵抗が低くなり、両者が反平行である場合に、通常、電気抵抗が高くなることを利用して、記憶層FFの磁化方向MFFとして格納されたデータビットを読み出すことができる。
なお、既に説明したように、図1に例示した磁気記憶素子R1〜R4では、第1固着層FP1と第2固着層がそれぞれ単層で構成されており、この場合、第1固着層FP1の磁化方向MFP1と第2固着層FP2の磁化方向MFP2とは、膜面に対して垂直な方向であり、互いに反平行である。また、記憶層FFの磁化の安定方向も、膜面に対して垂直な方向であり、従って、記憶層FFの磁化方向MFFは、平行であるか反平行であるかのいずれかである。
さらに、第1固着層FP1、第2固着層FP2、記憶層FFのそれぞれが積層構造となる場合について説明する。すなわち、第1固着層FP1、第2固着層FP2、記憶層FFを、強磁性サブレイヤーを2層以上含み、非磁性サブレイヤーを0層以上含む多層構造とすることもできる。この構造をシンセティック構造と言う。
図8は、非磁性層を介した2つの強磁性層の間の交換結合を例示する模式図である。
図8の横軸は、非磁性層の層厚を示し、縦軸は、2つの磁性層の交換結合を示す。図8に表したように、一般に、非磁性層を介した2つの強磁性層の間の交換結合は、非磁性層の層厚に対して正負に振動する。従って、図8において、正(負)のピーク位置のいずれかに対応するように、非磁性サブレイヤーの層厚を設定すれば、その両側に隣接する強磁性サブレイヤーの間の交換結合を、強磁性的(反強磁性的)にそれぞれ設定できる。
なお、第1固着層FP1が強磁性サブレイヤーを2層以上含むとき、強磁性サブレイヤーの各々の磁化方向は、第1固着層FP1が単層の場合と同じ条件を満たす。すなわち、強磁性サブレイヤーの各磁化方向は、層面に対し垂直である。そして、記憶層FFの第1中間層S1と面する膜の磁化方向と第1固着層FP1の磁化方向との関係と、記憶層FFの第2中間層S2と面する膜の磁化方向と第2固着層FP2との磁化方向との関係と、の一方が平行で他方が反平行となるように、第1固着層FP1を構成する強磁性サブレイヤーが固定化される。そして、固着層からの漏洩磁界は、各固着層を構成する強磁性サブレイヤーから記憶層FFに及ぼす漏洩磁界の和である。各強磁性サブレイヤーが記憶層FFに及ぼす漏洩磁界は、各強磁性サブレイヤーを先述の方法を用いて直方体近似を行い、それを数式5に適用したものによって表される。なお、第1固着層FP1の磁化方向MFP1とは、第1固着層FP1に含まれる強磁性サブレイヤーのうち最も第1中間層S1に近い強磁性サブレイヤーの磁化方向を指すものとする。
また、第2固着層FP2が強磁性サブレイヤーを2層以上含むとき、強磁性サブレイヤーの各々の磁化方向は、第2固着層FP2が単層の場合と同じ条件を満たし、第2固着層FP2の磁化方向MFP2とは、第2固着層FP2に含まれる強磁性サブレイヤーのうち最も第2中間層S2に近い強磁性サブレイヤーの磁化方向を指すものとする。
また、記憶層FFが強磁性サブレイヤーを2層以上含むとき、強磁性サブレイヤーの各々の磁化方向は、記憶層FFが単層の場合と同じ条件を満たす。そして、上記の書き込み動作の説明における記憶層FFの磁化方向MFFとは、記憶層FFを構成する強磁性サブレイヤーのうち最も第1中間層S1に近い強磁性サブレイヤー磁化方向のことである。また、上記の読み出し動作の説明における記憶層FFの磁化方向MFFとは、記憶層FFを構成する強磁性サブレイヤーのうち最も第2中間層S2に近い強磁性サブレイヤーの磁化方向のことである。
他の強磁性サブレイヤーの磁化方向は、隣接する強磁性サブレイヤー間の交換結合が強磁性的であるか反強磁性的であるかによって決まるので、一意に決まる。
なお、上記のように、第1固着層FP1、第2固着層FP2及び記憶層FFのそれぞれが、強磁性サブレイヤーを2層以上含む時は、数式10は、それぞれの強磁性サブレイヤーに関しての総和によって表現される。すなわち、第1固着層FP1、第2固着層FP2及び記憶層FFが強磁性サブレイヤーを2層以上含む時を含めて、数式10は、以下の数式11に拡張できる。
すなわち、第1の固着層FP1が、強磁性体を含むN(Nは1以上の整数)個の第1強磁性層(第1強磁性サブレイヤー)を含み、i番目の第1強磁性層FP1(i番目の第1強磁性サブレイヤーSFP1)の飽和磁化をM1i、i番目の第1強磁性層FP1(i番目の第1強磁性サブレイヤーSFP1)を直方体で近似したときのサイズ(縦の長さ×横の長さ×層厚)をa1i×b1i×t1iとし、また、第2の固着層FP2が、強磁性体を含むM個(Mは1以上の整数)の第2強磁性層(第2強磁性サブレイヤー)を含み、j番目の第2強磁性層FP2(j番目の第2強磁性サブレイヤーSFP2)の飽和磁化をM2j、j番目の第2強磁性層FP2(j番目の第2強磁性サブレイヤーSPF2)を直方体で近似したときのサイズ(縦の長さ×横の長さ×層厚)をa2j×b2j×t2jとし、記憶層FFが、強磁性体を含むP(Pは1以上の整数)個の記憶層磁性層(記憶層サブレイヤー)を含み、k番目の記憶層強磁性層FF(k番目の記憶層強磁性サブレイヤーSFF)の飽和磁化をMsk、k番目の記憶層強磁性層FF(k番目の記憶層強磁性サブレイヤーSFF)の異方性磁界をHKkとし、i番目の第1強磁性層FP1(i番目の第1強磁性サブレイヤーSFP1)とk番目の記憶層強磁性層FF(k番目の記憶層強磁性サブレイヤーSFF)との距離をd1ik、j番目の第2強磁性層FP2(j番目の第2強磁性サブレイヤーSFP2)とk番目の記憶層強磁性層FF(k番目の記憶層強磁性サブレイヤーSFF)との距離をd2jkすると、数式11を満たせば良い。
Figure 0005455313
従って、非対称性を10%改善するには、以下の数式12を満たせば良い。
Figure 0005455313
また、非対称性を30%改善するには、以下の数式13を満たせば良い。
Figure 0005455313
なお、数式11において、第1固着層FP1、第2固着層FP2及び記憶層FFが単層の強磁性体を含む層である場合は、N=1(i=1)、M=1(j=1)、P=1(k=1)であり、数式10に対応する。
その時、非対称性を10%改善するには、以下の数式14を満たせば良い。
Figure 0005455313
また、非対称性を30%改善するには、以下の数式15を満たせば良い。
Figure 0005455313
また、数式11を満たすために、第1中間層S1の層厚dが第2中間層S2の層厚dより小さければ、他のパラメータに対して課せられる条件が緩和されるので望ましい。さらに、層厚dを大きくすると抵抗が指数函数的に増大し、記憶層FF(FFまたはSFF)への書込みに必要な電流を流す際に第1中間層S1に高い電圧が加わることになり、絶縁性を破壊してしまう可能性が高くなるため、層厚dは1nm以下であることが望ましい。
なお、第1固着層FP1が2つ以上の第1強磁性サブレイヤーSFP1を含み、記憶層FFが2つ以上の記憶層強磁性サブレイヤーSFFを含む場合、第1中間層S1の層厚dは、第1強磁性サブレイヤーSFPと記憶層強磁性サブレイヤーSFFのうち、相互に最も近い第1強磁性サブレイヤーSFP1と記憶層強磁性サブレイヤーSFFとの間の距離と見なすことができる。
上記のシンセティック反強磁性結合の構成を、第1固着層FP1、第2固着層FP2、記憶層FFに用いた種々の磁気記憶素子が構成できる。
図9は、本発明の第1の実施形態に係る磁気記憶素子の構成を例示する断面模式図である。
図9(a)に例示した磁気記憶素子R5は、シンセティック反強磁性結合を第1固着層FP1に用いた例、図9(b)に例示した磁気記憶素子R6は、第2固着層FP2に用いた例、図9(c)に例示した磁気記憶素子R7は、第1固着層FP1と第2固着層FP2の両方に用いた例である。
また、図9(d)に例示した磁気記憶素子R8は、シンセティック反強磁性結合を第1固着層FP1と記憶層FFに用いた例、図9(e)に例示した磁気記憶素子R9は、第2固着層FP2と記憶層FFに用いた例、図9(f)に例示した磁気記憶素子R10は、第1固着層FP1、記憶層FF、第2固着層FP2に用いた例である。
いずれの場合も、記憶層FFの第1中間層S1と面する膜の磁化方向と第1固着層FP1の磁化方向との関係と、記憶層FFの第2中間層S2と面する膜の磁化方向と第2固着層FP2との磁化方向との関係と、の一方が平行で他方が反平行となるように第1固着層FP1の(サブレイヤーの)磁化方向及び第2固着層FP2の(サブレイヤーの)磁化方向が固定されている。
次に、本実施形態に係る磁気記憶素子の各層の構成材料について説明する。
第1固着層FP1、第2固着層FP2、記憶層FFには各種の磁性材料を用いることができる。なお、本実施形態に係る気記憶素子において、第1固着層FP1、第2固着層FP2、記憶層FFの層毎に異なる磁性材料を用いても構わない。
例えば、第1固着層FP1、第2固着層FP2、記憶層FFとして、一軸異方性定数Kuが大きく、垂直磁気異方性を示す磁性材料を用いることができる。このような材料の例として、Fe、Co、Ni、Mn、Crからなるグループから選択される1つ以上の元素と、Pt、Pd、Ir、Ru、Rhからなるグループから選択される1つ以上の元素との組み合わせによる合金がある。一軸異方性定数Kuの値は、磁性層を構成する磁性材料の組成や、熱処理による結晶規則性などによっても調整できる。
また、第1固着層FP1、第2固着層FP2、記憶層FFには、hcp構造(最密六方構造)の結晶構造を持ち、垂直磁気異方性を示す磁性材料を用いることもできる。このような磁性材料としては、Coを主成分とする金属を含むものが代表的であるが、他のhcp構造を有する金属を用いることもできる。
また、第1固着層FP1、第2固着層FP2、記憶層FFとして、その他、希土類元素と鉄族遷移元素との合金で、垂直磁気異方性を示す材料を用いることもできる。具体的には、GdFe、GdCo、GdFeCo、TbFe、TbCo、TbFeCo、GdTbFe、GdTbCo、DyFe、DyCo、DyFeCoなどが挙げられる。
また、第1固着層FP1、第2固着層FP2の層厚は、それぞれ、0.6nm以上、100nm以下の範囲内とすることが望ましい。記憶層FFの層厚は、0.2nm以上、20nm以下の範囲内とすることが望ましい。
第1固着層FP1、第2固着層FP2、記憶層FFが、積層構造を有する場合、それを構成する強磁性サブレイヤーとしてCo、CoCr、CoFeを用い、そして、非磁性サブレイヤーとしてPtまたはPdを用いることができる。代表的な例として、CoサブレイヤーとPtサブレイヤーを交互に3〜6回繰り返して積層する構造がある。また、別の積層構造の例として、磁性層を構成するサブレイヤーのうち中間層に直接接するサブレイヤーに、Fe、Co、Niのうち1つ、または、Fe、Co、Ni、Mn、Crからなるグループから選択される1つの元素を含む合金を用いることができる。このような合金の具体的な例として、CoNbZr、FeTaC、CoTaZr、FeAlSi、FeB、CoFeBのような軟磁性材料がある。この他、磁性層を構成するサブレイヤーのうち中間層に直接接するサブレイヤーに、スピン分極率が高い材料を用いると、スピントランスファによる磁化反転の効率が高くなり反転電流閾値を下げる効果や磁気抵抗比が大きくなり読み出しが容易になる効果があるため、好ましい。従って、磁性層を構成するサブレイヤーのうち中間層に直接接するサブレイヤーに用いる材料として、ハーフメタルと呼ばれる高スピン分極率材料は、理想的な材料である。ハーフメタルの例として、ホイスラー系合金、ルチル型酸化物、スピネル型酸化物、ペロブスカイト型酸化物、二重ペロブスカイト型酸化物、閃亜鉛鉱型クロム化合物、閃亜鉛鉱型マンガン化合物、パイライト型マンガン化合物、センダスト合金、磁性半導体が含まれる。ハーフメタルの具体的な例として、CoMnSi、CrO、Fe、La1−xSrMnOなどがある。
また、第1固着層FP1、第2固着層FP2、記憶層FFに用いられるこれらの磁性体には、Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb、Hなどの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。また、第1固着層FP1、第2固着層FP2、記憶層FFが、多層膜構造を有する場合、それを構成する非磁性サブレイヤーの材料として、Cu、Au、Ag、Ru、Ir、Os、あるいは、これらのいずれか1種以上を含む合金を用いることができる。
第1固着層FP1、第2固着層FP2にそれぞれ設けられる反強磁性層AF1、AF2の材料としては、Fe−Mn、Pt−Mn、Pt−Cr−Mn、Ni−Mn、Pd−Mn、Pd−Pt−Mn、Ir−Mn、Pt−Ir−Mn、NiO、Fe、磁性半導体などを用いることが望ましい。
第2中間層S2に非磁性金属を用いる場合には、Au、Cu、Cr、Zn、Ga、Nb、Mo、Ru、Pd、Ag、Hf、Ta、W、Pt、Biのうちのいずれか、あるいは、これらのいずれか1種以上を含む合金を用いることができる。また、この非磁性金属からなる第2中間層S2の層厚は、0.2nm以上20nm以下の範囲内とすることが望ましい。
本実施形態の磁気記憶素子の磁気抵抗効果を大きくするには、第1中間層S1の材料をトンネルバリア層として機能させることが効果的である。この場合、第1中間層S1の材料として、Al、SiO、MgO、AlN、Bi、MgF、CaF、SrTiO、AlLaO、Al−N−O、Si−N−O、非磁性半導体(例えば、ZnO、InMn、GaN、GaAs、TiO、Zn、Te、またはそれらに遷移金属がドープされたもの)などを用いることができる。これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していても良い。また、この絶縁材料からなる第1中間層S1の層厚は、0.2nm以上1nm以下の範囲内とすることが望ましい。
第1中間層S1が絶縁層である場合、その内部にピンホールPHが存在しても良い。この場合、ピンホールPHは、その両側の第1固着層FP1及び記憶層FFの少なくともいずれかの材料により埋め込まれている。第1固着層FP1と記憶層FFとがピンホールPHを介して接続されていると、いわゆる「磁性ポイントコンタクト」による「BMR 効果(Ballistic Magnetoresistance Effect)」が発現し、極めて大きい磁気抵抗効果が得られ、その結果、読み出しときのマージンが大きくなる。ピンホールPHの開口径は、概ね20nm以下であることが望ましい。また、ピンホールPHの形状は、円錐状、円柱状、球状、多角錘状、多角柱状などの各種の形状を取り得る。また、ピンホールPHの数は、1個でも複数でも良い。
次に、本実施形態に係る磁気記憶素子の製造方法について説明する。
図10は、本発明の第1の実施形態に係る磁気記憶素子の構成を例示する断面模式図である。
図10に表したように、第1の実施形態に係る磁気記憶素子R11は、以下の材料及び層厚の積層構造を有している。すなわち、第1電極EL1(Cu)/反強磁性層AF1(PtMn:20nm)/第1固着層FP1(FePt:10nm/Ru:1nm/FePt:25nm)/第1中間層S1(MgO:0.8nm)/記憶層FF(CoFeNiPt:3nm)/第2中間層S2(Cu:6nm)/第2固着層FP2(FeCo:0.5nm/TbFeCo:20nm)/TbFe:10nm)/反強磁性層AF2(IrMn:18nm)/第2電極EL2(Cu)である。なお、括弧内の長さは層厚である。
上記の構造及び材料を持つ磁気記憶素子R11は、以下の工程により製造することができる。まず、ウェーハの上方に第1電極EL1を形成し、その上に超高真空スパッタ装置を使って、反強磁性層AF1、第1固着層FP1、第1中間層S1、記憶層FF、第2中間層S2、第2固着層FP2、反強磁性層AF2を積層し、さらにその上に保護膜を形成する。このウェーハを磁界中真空炉にて、270℃で10時間、磁界中アニールすることにより、第1固着層FP1、第2固着層FP2に一方向異方性が付与される。次に保護膜上にレジストを塗布してEB(Electron Beam)露光することにより、素子の平面形状(50nm×60nm)に応じたマスクが形成される。次にイオンミリングにより、マスクに被覆されない領域をエッチングする。エッチング後、マスクが剥離され、さらに、超高真空スパッタを用いて、セルの相互間にSiOを成膜する。その後、表面をイオンミリングによって平滑化し、保護膜の表面を露出させる。この保護膜の表面の上に第2電極EL2を形成する。この結果、磁気記憶素子R11が形成できる。なお、磁気記憶素子R11は、図9(a)に例示した磁気記憶素子R5の磁化の方向を持つ。ただし、磁気記憶素子R11は、第2固着層FP2が、FeCo/TbFeCo/TbFeの3層構造となる例である。
なお、磁気記憶素子R11において、第1固着層FP1を構成する2つの強磁性サブレイヤーの磁化方向が反平行になっており、図9(a)に示したように、第1固着層FP1の磁化方向のうち最も外側の(第1中間層から最も離れた)サブレイヤーの磁化方向と、第2固着層FP2の強磁性サブレイヤーの磁化方向とが平行になっており、これにより1度の磁界中アニールにより、1方向異方性が付与できるという製造上のメリットがある。
以下、実施例について説明する。
(第1の実施例)
本発明の第1の実施例の磁気記憶素子R110について説明する。磁気記憶素子R110の平面サイズは、50nm×60nmである。
図11は、本発明の第1の実施例に係る磁気記憶素子の構成を例示する断面模式図である。
図11に表したように、第1の実施例の磁気記憶素子R110は、以下の積層構造を有する。なお、数字は、各層の層厚を示す。
第1固着層FP1(FePt:tnm)/第1中間層S1(MgO:0.9nm)/記憶層FF(Fe:0.2nm/CoPtCr:2nm)/第2中間層S2(Cu:dnm)/第2固着層FP2(FePt:20nm)
上記において、第1固着層FP1の層厚tと第2中間層S2の層厚dとが可変である。実施例1の磁気記憶素子R110において、まず、d=6nmに固定し、第1固着層FP1の層厚tを変化させ、漏洩磁界ΔHをシミュレーションした。
図12は、本発明の第1の実施例に係る磁気記憶素子の漏洩磁界のシミュレーション結果を例示するグラフ図である。
図12の横軸は、第1固着層FP1の層厚tを示し、縦軸は漏洩磁界ΔHを示す。なお、シミュレーションの際、第1固着層FP1に用いられているFePtの飽和磁化Ms(FePt)として、1140Oeを用いた。
図12において、t>20nmの領域が本実施例に対応する領域である。
すなわち、t>20nmのとき、ΔH>0となっており、第1固着層FP1は、第2固着層FP2から記憶層FFへの漏洩磁界より大きな磁界を記憶層FFに及ぼす。
例えば、第1固着層FP1の層厚を50nmとすると、ΔH=2kOeとなる。そして、記憶層FFの異方性磁界は13.4kOe、Msは300emu/cmであるから、H−4πMs=9.7kOeであることを考慮すると、数式9より、パラメータγ=0.66となる。つまり、この場合、反転電流の非対象性を34%改善することができ、素子破壊の可能性を抑制できる他、本磁気記憶素子を用いて後述する磁気記憶装置に用いた場合、単一電源を用いるのに有利になる。
また、第1固着層FP1の層厚を25nmとすると、ΔH=0.45kOeとなり、γ=0.91となる。すなわち、反転電流の非対称性を9%改善することができる。
次に、磁気記憶素子R110において、第1固着層FP1の層厚tを30nmに固定し、第2中間層S2の層厚dを変化させ、漏洩磁界ΔHをシミュレーションした。
図13は、本発明の第1の実施例に係る磁気記憶素子の漏洩磁界のシミュレーション結果を例示するグラフ図である。
図13の横軸は、第2中間層S2の層厚dを示し、縦軸は漏洩磁界ΔHを示す。
図13に表した第2中間層S2の層厚dの全ての領域が本実施例に対応する。
すなわち、図13に表したように、第2中間層S2の層厚dの値によらずΔH>0となっており、第1固着層FP1は、第2固着層FP2から記憶層FFへの漏洩磁界より大きな磁界を記憶層FFに及ぼす。
例えば、第2中間層S2の層厚dを3nmとすると、ΔH=0.84kOeとなり、γ=0.84となる。この場合、反転電流の非対称性を16%改善することができる。
また、磁気記憶素子R110の平面サイズを、25nm×30nmにして同様のシミュレーション計算を行うと、(t,d)=(25m,6nm)のとき、γ=0.82となる。また、(t,d)=(30nm,3nm)のとき、γ=0.82となる。これらの場合において、γの値は、平面サイズが50nm×60nmの場合と比べて同程度かそれ以下になる。
すなわち、図4に表したように、磁気記憶素子R110において、平面サイズ(a×b)1/2に対して固着層の層厚tが同程度以下で、中間層のうち少なくとも一方の層厚が薄くない((a×b)1/2の10%以上)場合には、平面サイズを小さくすることにより本発明による非対称性改善効果が著しく増大する。
(他の実施例)
以下、本発明の他の実施例に係る磁気記憶素子について説明する。
図14は、本発明の第2〜第6の実施例に係る磁気記憶素子の構成を例示する断面模式図である。
図14(a)〜(e)に表したように、本発明の第2〜第6の実施例に係る磁気記憶素子R120〜R160は、以下の構成を有す。すなわち、以下の各材料からなる層が積層されており、数字は、各層の層厚を示す。また[X/Y]は、物質Xの層と物質Yの層が、交互にそれぞれn層積層されていることを示す。
第2の実施例(R120):第1固着層FP1(CoPt:40nm)/第1中間層S1(MgO:0.9nm)/記憶層FF(Fe:0.2nm/CoPtCr:2.5nm/FeCo:0.3nm)/第2中間層S2(Cu:5nm)/第2固着層FP2(CoPt:20nm)
第3の実施例(R130):第1固着層FP1(FePt:25nm)/第1中間層S1(MgO:0.8nm)/記憶層FF(Fe:0.4nm/GdFeCo:5nm)/第2中間層S2(Cu:6nm)/第2固着層FP2(CoPt:30nm)
第4の実施例(R140):第1固着層FP1(CoPt:25nm)/第1中間層S1(Al:1.0nm)/記憶層FF(FePd:2.3nm)/第2中間層S2(Au:3nm)/第2固着層FP2([Co:0.4nm/Pt:1.0nm)]
第5の実施例(R150):第1固着層FP1(TbFeCo:40nm)/第1中間層S1(Al:0.9nm)/記憶層FF(GdFe:2.2nm/Co:0.2nm)/第2中間層S2(Cu:4nm)/第2固着層FP2(TbFe:35nm)
第6の実施例(R160):第1固着層FP1([CoCr:1.0nm/Pt:1.8nm])/第1中間層S1(MgO:1.0nm)/記憶層FF(CoPtB:3.0nm)/第2中間層S2(Cu:8nm)/第2固着層FP2([Co:0.9nm/Pt:2.0nm]/Ru:0.8nm/[Co:0.9nm/Pt:2.0nm]
以上説明した、実施例1〜実施例6の磁気記憶素子R110〜R160は、いずれも、第1固着層FP1の磁化方向MFP1及び第2固着層FP2の磁化方向MFP2が層面に対し垂直である。そして、記憶層FFの第1固着層FP1と面する膜の磁化方向と前記第1固着層FP1の磁化方向との関係と、記憶層FFの第2固着層FP2と面する膜の磁化方向と第2固着層FP2との磁化方向との関係と、の一方が平行で他方が反平行となるように第1固着層FP1の磁化方向及び第2固着層FP2の磁化方向が固定されている。そして、第1固着層FP1は、第2固着層FP2から記憶層FFへの漏洩磁界より大きな磁界を記憶層FFに及ぼすことができる。特に、第6の実施例においては、第2固着層FP2を構成する強磁性サブレイヤーの磁化方向が互いに反平行となっている。このような構造は、第2固着層FP2からの漏洩磁界を抑制するのに好適である。これにより、反転電流の非対称性を解消し、素子破壊の可能性を低減した高集積化に適する磁気記憶素子が実現できる。また、これにより高信頼性で低コストの磁気記憶装置が提供される。
(第2の実施形態)
次に、本発明の第2の実施形態の磁気記憶装置について説明する。
以上説明した本実施形態の磁気記憶素子を多数並べて、磁気記憶装置に適用することができる。
図15は、本発明の第2の実施形態に係る磁気記憶装置の構成を例示する模式回路図である。
図15に表したように、第2の実施形態の磁気記憶装置MD1においては、ワード線と呼ばれる配線WLが複数、互いに平行に並べられ、これらと交わる方向に、ビット線と呼ばれる配線BLが複数、互いに平行に並べられている。また、トランジスタ等のスイッチング素子Tと磁気記憶素子を備えるメモリセルが複数個、行列状に並べられており、それぞれのメモリセルには、1本のワード線と1本のビット線が接続されている。そして、上記の磁気記憶素子として、本実施形態の磁気記憶素子Rが用いられている。
また、上記からなるメモリセルアレイMCAの外部に、各配線を選択するデコーダや読み出し回路等を備えた周辺回路Sが配置され、周辺回路Sは各配線と接続されている。これらは、公知技術を用いて構成することができる。
図16は、本発明の第2の実施形態に係る磁気記憶装置のメモリセルの配線との接続構造を例示する模式断面図である。
図16は、メモリセル及びそれに接続されているワード線、ビット線の断面構造を模式的に示している。図16に表したように、各メモリセルは、絶縁膜Iによって、相互に電気的に絶縁されている。
そして、磁気記憶素子Rの記憶層FFへの書き込みは、まず、外部からのアドレス信号に応じたアドレスを有する配線WLを選択することにより、トランジスタTをONとする。次いで、BLに電流Iwを流すことにより、書き込みが行われる。Iwの符号、大きさに必要な条件は、上記で述べた通りである。
磁気記憶素子Rの記憶層FFに保存されたデータの読み出しは、まず、外部からのアドレス信号に応じたアドレスを有する配線WLを選択することにより、スイッチング素子(トランジスタ)TをONとする。次いで、BLに電流Irを流すことにより行われる。Irの符号は、正負どちらでも構わない。Irが正(負)のとき、Irの大きさは、正(負)の書き込み電流の大きさより小さいものとする。
これにより、アレイ状に並べられた複数の磁気記憶素子Rへの書き込み及び読み出しが可能となり、反転電流の非対称性を解消し、素子破壊の可能性を低減した高集積化に適する磁気記憶素子を用いた高信頼性で低コストの磁気記憶装置が提供される。
(第3の実施形態)
次に、本発明の第3の実施形態の磁気記憶装置について説明する。
図17は、本発明の第3の実施形態に係る磁気記憶装置の構成を例示する模式回路図である。
図17に表したように、第3の実施形態の磁気記憶装置MD2においては、図15に例示した磁気記憶装置MD1に加えて、各メモリセルに第2ビット線BL2がさらに設けられている。
本発明の実施形態の磁気記憶素子Rにおいては、書き込みに際し、書き込むデータビットに応じた方向に磁気記憶素子Rに電流を流す必要がある。図15に例示した磁気記憶装置MD1においては、ビット線BL、磁気記憶素子R、スイッチング素子Tの1端がこの順で接続され、スイッチング素子の他端は、接地される(または電源端子に接続される)。このため、ビット線BLの終端に2つの異なる値の電位を与えるか、異なる符号の電流を流す手段が具備される。これに対し、図17に例示した磁気記憶装置MD2では、各メモリセルに2本のビット線BL、BL2が接続されている。これにより、書き込み時にBLとBL2の間に電流を流すことにより書き込みを行うことができる。すなわち、BLとBL2のうち、どちらかを選択して電源に接続し、他方を接地することにより、電流の流れる向きを変える、という使い方が可能になるため、1つの電源を用意すれば済むという利点がある。特に、本発明の磁気記憶素子Rにおいては、反転電流の非対称性が解消されているため、図17に例示した磁気記憶装置MD2の構成を用いるメリットが大きい。これにより、アレイ状に並べられた複数の磁気記憶素子Rへの書き込み及び読み出しが効率的に可能となり、反転電流の非対称性を解消し、素子破壊の可能性を低減した高集積化に適する磁気記憶素子を用いた高信頼性で低コストの磁気記憶装置が提供される。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶素子を構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質、磁気記憶装置を構成する配線、周辺回路等に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、本発明の磁気記憶素子を構成する各固着層、記憶層、各中間層のそれぞれについて、全て同一形状、同一サイズとする必要はなく、互いに異なる形状、サイズとなるように設計しても構わない。
ただし、製造プロセス上、磁気記憶層の平面形状としては、縦横比で1:1から1:4までの範囲内にある正方形、長方形、多角形(例えば六角形)、円形、楕円形、菱形、または、平行四辺形とすることが望ましい。
また、本発明の実施形態の磁気記憶素子において、図1、図9、図10、図11、図14に例示した構成をそれぞれ上下反転させた構造とすることができる。
また、磁気記憶素子における反強磁性層、中間層、絶縁層などの構成要素は、それぞれ、単層として形成しても良く、あるいは、2以上の層を積層した構造としても良い。
その他、本発明の実施の形態として上述した磁気記憶素子や磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶素子、磁気記憶装置、記録再生装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
なお、本願明細書を通じて「垂直」には、製造工程のばらつき等による厳密な垂直からのずれが含まれるものとする。また、同様に、本願明細書を通じて、「平行」、「水平」は、厳密な平行、水平を意味するものではなく、実質的に平行、水平であれば良い。
本発明の第1の実施形態に係る磁気記憶素子の構成を例示する模式断面図である。 本発明の第1の実施形態に係る磁気記憶素子の漏洩磁界の分布を例示するグラフ図である。 本発明の第1の実施形態に係る磁気記憶素子の固着層の形状を例示する模式図である。 本発明の第1の実施形態に係る磁気記憶素子における漏洩磁界のシミュレーション結果を例示するグラフ図である。 本発明の第1の実施形態に係る磁気記憶素子におけるヒステリシス特性を例示するグラフ図である。 本発明の第1の実施形態に係る磁気記憶素子における書き込み動作の原理を説明するための断面模式図である。 本発明の第1の実施形態に係る磁気記憶素子における読み出し動作の原理を説明するための断面模式図である。 非磁性層を介した2つの強磁性層の間の交換結合を例示する模式図である。 本発明の第1の実施形態に係る磁気記憶素子の構成を例示する断面模式図である。 本発明の第1の実施形態に係る磁気記憶素子の構成を例示する断面模式図である。 本発明の第1の実施例に係る磁気記憶素子の構成を例示する断面模式図である。 本発明の第1の実施例に係る磁気記憶素子の漏洩磁界のシミュレーション結果を例示するグラフ図である。 本発明の第1の実施例に係る磁気記憶素子の漏洩磁界のシミュレーション結果を例示するグラフ図である。 本発明の第2〜第6の実施例に係る磁気記憶素子の構成を例示する断面模式図である。 本発明の第2の実施形態に係る磁気記憶装置の構成を例示する模式回路図である。 本発明の第2の実施形態に係る磁気記憶装置のメモリセルの配線との接続構造を例示する模式断面図である。 本発明の第3の実施形態に係る磁気記憶装置の構成を例示する模式回路図である。
符号の説明
AF1、AF2 反強磁性層
BL、BL2 ビット線
EL1、EL2 電極
FF 記憶層
FP1 第1固着層
FP2 第2固着層
MCA メモリセルアレイ
MD1、MD2 磁気記憶装置
MFF 記憶層の磁化(磁化方向)
MFP1 第1固着層の磁化(磁化方向)
MFP2 第2固着層の磁化(磁化方向)
S 周辺回路
S1 第1中間層
S2 第2中間層
SFP1 i番目の第1強磁性層(i番目の第1強磁性サブレイヤー)
SFP2 j番目の第2強磁性層(j番目の第2強磁性サブレイヤー)
SFF k番目の記憶層強磁性層(k番目の記憶層強磁性サブレイヤー)
T スイッチング素子
R、R1〜R11、R110〜R160 磁気記憶素子
WL ワード線

Claims (4)

  1. 強磁性体を含み、磁化方向が固定された第1固着層と、
    強磁性体を含み、磁化方向が固定された第2固着層と、
    前記第1固着層と前記第2固着層との間に設けられ、強磁性体を含み、磁化方向が可変の記憶層と、
    前記第1固着層と前記記憶層との間に設けられ、絶縁体または半導体を含み、非磁性体からなるトンネルバリア層と、
    前記第2固着層と前記記憶層との間に設けられ、非磁性体からなり前記トンネルバリア層の導電率よりも高い導電率を有する中間層と、
    を備え、
    前記第1固着層の磁化方向及び前記第2固着層の磁化方向は、層面に対して垂直であり、
    前記記憶層の前記トンネルバリア層と面する部分の磁化方向と前記第1固着層の磁化方向との関係と、
    前記記憶層の前記中間層と面する部分の磁化方向と前記第2固着層の磁化方向との関係と、
    の一方が平行で他方が反平行となるように前記第1固着層の磁化方向及び前記第2固着層の磁化方向が固定され、
    前記第1固着層は、前記第2固着層から前記記憶層への漏洩磁界より大きな磁界を前記記憶層に及ぼし、
    前記第1固着層と前記第2固着層との間に電流を双方向に流すことが可能とされ、前記電流を、第1の極性で第1の閾値以上になるように流した場合に、前記記憶層の磁化方向が、スピントランスファトルクにより第1の方向となり、前記電流を、第2の極性で、第2の閾値以上になるように流した場合に、前記記憶層の磁化方向が、スピントランスファトルクにより前記第1の方向とは反対の第2の方向となる磁気記憶素子であって、
    前記トンネルバリア層の層厚は1nm以下であり、
    前記第1固着層が、強磁性体を含むN(Nは1以上の整数)個の第1強磁性層を含み、i番目の前記第1強磁性層を直方体近似したときの縦の長さa1iと、横の長さb1iと、層厚t1iと、前記i番目の前記第1強磁性層の飽和磁化の大きさM1iと、
    前記第2固着層が、強磁性体を含むM(Mは1以上の整数)個の第2強磁性層を含み、j番目の前記第2強磁性層を直方体近似したときの縦の長さa2jと、横の長さb2jと、層厚t2jと、前記j番目の前記第2強磁性層の飽和磁化の大きさM2jと、
    前記記憶層が、強磁性体を含むP(Pは1以上の整数)個の記憶層強磁性層を含み、k番目の前記記憶層強磁性層の異方性磁界の大きさHKkと、前記k番目の前記記憶層強磁性層の飽和磁化の大きさMSkと、
    前記i番目の前記第1強磁性層と前記k番目の前記記憶層強磁性層との距離d1ikと、
    前記j番目の前記第2強磁性層と前記k番目の前記記憶層強磁性層との距離d2jkと、
    が、数式1
    Figure 0005455313
    で定められる函数φ(a,b,d)により、数式2
    Figure 0005455313
    を満足することを特徴とする磁気記憶素子。
  2. 強磁性体を含み、磁化方向が固定された第1固着層と、
    強磁性体を含み、磁化方向が固定された第2固着層と、
    前記第1固着層と前記第2固着層との間に設けられ、強磁性体を含み、磁化方向が可変の記憶層と、
    前記第1固着層と前記記憶層との間に設けられ、絶縁体または半導体を含み、非磁性体からなるトンネルバリア層と、
    前記第2固着層と前記記憶層との間に設けられ、非磁性体からなり前記トンネルバリア層の導電率よりも高い導電率を有する中間層と、
    を備え、
    前記第1固着層の磁化方向及び前記第2固着層の磁化方向は、層面に対して垂直であり、
    前記記憶層の前記トンネルバリア層と面する部分の磁化方向と前記第1固着層の磁化方向との関係と、
    前記記憶層の前記中間層と面する部分の磁化方向と前記第2固着層の磁化方向との関係と、
    の一方が平行で他方が反平行となるように前記第1固着層の磁化方向及び前記第2固着層の磁化方向が固定され、
    前記第1固着層は、前記第2固着層から前記記憶層への漏洩磁界より大きな磁界を前記記憶層に及ぼし、
    前記第1固着層と前記第2固着層との間に電流を双方向に流すことが可能とされ、前記電流を、第1の極性で第1の閾値以上になるように流した場合に、前記記憶層の磁化方向が、スピントランスファトルクにより第1の方向となり、前記電流を、第2の極性で、第2の閾値以上になるように流した場合に、前記記憶層の磁化方向が、スピントランスファトルクにより前記第1の方向とは反対の第2の方向となる磁気記憶素子であって、
    前記トンネルバリア層の層厚は1nm以下であり、
    前記第1固着層が、強磁性体を含むN(Nは1以上の整数)個の第1強磁性層を含み、i番目の前記第1強磁性層を直方体近似したときの縦の長さa1iと、横の長さb1iと、層厚t1iと、前記i番目の前記第1強磁性層の飽和磁化の大きさM1iと、
    前記第2固着層が、強磁性体を含むM(Mは1以上の整数)個の第2強磁性層を含み、j番目の前記第2強磁性層を直方体近似したときの縦の長さa2jと、横の長さb2jと、層厚t2jと、前記j番目の前記第2強磁性層の飽和磁化の大きさM2jと、
    前記記憶層が、強磁性体を含むP(Pは1以上の整数)個の記憶層強磁性層を含み、k番目の前記記憶層強磁性層の異方性磁界の大きさHKkと、前記k番目の前記記憶層強磁性層の飽和磁化の大きさMSkと、
    前記i番目の前記第1強磁性層と前記k番目の前記記憶層強磁性層との距離d1ikと、
    前記j番目の前記第2強磁性層と前記k番目の前記記憶層強磁性層との距離d2jkと、
    が、数式1
    Figure 0005455313
    で定められる函数φ(a,b,d)により、数式3
    Figure 0005455313
    を満足することを特徴とする磁気記憶素子。
  3. 前記第1固着層と前記第2固着層との間に電流を流すことにより、前記記憶層の磁化方向が検知可能とされたことを特徴とする請求項1または2に記載の磁気記憶素子。
  4. 複数のワード線と、
    複数のビット線と、
    請求項1〜3のいずれか1つに記載の複数の磁気記憶素子と、
    を備え、
    前記複数のワード線のいずれかと前記複数のビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第1固着層と前記第2固着層との間に電流を流すことにより、その記憶層の磁化方向を前記第1の方向と前記第2の方向とのいずれかとすることが可能とされ、
    前記複数のワード線のいずれかと前記複数のビット線のいずれかとを選択して前記複数の磁気記憶素子のいずれかの前記第1固着層と前記第2固着層との間に電流を流すことにより、その記憶層と第1固着層との間の磁気抵抗効果が検出可能とされたことを特徴とする磁気記憶装置。
JP2008039772A 2008-02-21 2008-02-21 磁気記憶素子及び磁気記憶装置 Expired - Fee Related JP5455313B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008039772A JP5455313B2 (ja) 2008-02-21 2008-02-21 磁気記憶素子及び磁気記憶装置
US12/379,402 US7889543B2 (en) 2008-02-21 2009-02-20 Magnetic memory element and magnetic memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008039772A JP5455313B2 (ja) 2008-02-21 2008-02-21 磁気記憶素子及び磁気記憶装置

Publications (2)

Publication Number Publication Date
JP2009200216A JP2009200216A (ja) 2009-09-03
JP5455313B2 true JP5455313B2 (ja) 2014-03-26

Family

ID=40998134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008039772A Expired - Fee Related JP5455313B2 (ja) 2008-02-21 2008-02-21 磁気記憶素子及び磁気記憶装置

Country Status (2)

Country Link
US (1) US7889543B2 (ja)
JP (1) JP5455313B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388855B2 (en) 2017-03-17 2019-08-20 Toshiba Memory Corporation Magnetic memory device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223533B2 (en) * 2008-09-26 2012-07-17 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory
US8891290B2 (en) * 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
JP5479487B2 (ja) * 2010-03-31 2014-04-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5655391B2 (ja) * 2010-06-23 2015-01-21 ソニー株式会社 記憶素子及び記憶装置
JP5442121B2 (ja) * 2010-07-09 2014-03-12 国立大学法人東北大学 磁気メモリセル及び磁気ランダムアクセスメモリ
US9337417B2 (en) * 2010-12-10 2016-05-10 Avalanche Technology, Inc. Magnetic random access memory with perpendicular interfacial anisotropy
JP5228015B2 (ja) * 2010-09-14 2013-07-03 株式会社東芝 スピン波装置
US8565010B2 (en) * 2011-02-16 2013-10-22 Avalanche Technology, Inc. Magnetic random access memory with field compensating layer and multi-level cell
US8399941B2 (en) * 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
JP2012146727A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
JP2012235015A (ja) * 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
SG10201408211XA (en) * 2011-05-20 2015-01-29 Agency Science Tech & Res Magnetoresistive device
JP2013089890A (ja) 2011-10-21 2013-05-13 Toshiba Corp 磁気記憶素子
US8649214B2 (en) 2011-12-20 2014-02-11 Samsung Electronics Co., Ltd. Magnetic memory including magnetic memory cells integrated with a magnetic shift register and methods thereof
KR102017623B1 (ko) 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US8860156B2 (en) 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US9082960B2 (en) * 2013-04-16 2015-07-14 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications
JP2015146370A (ja) * 2014-02-03 2015-08-13 ソニー株式会社 磁気抵抗素子
US9443577B2 (en) * 2014-05-19 2016-09-13 Avalanche Technology, Inc. Voltage-switched magnetic random access memory (MRAM) and method for using the same
KR102133178B1 (ko) * 2014-06-09 2020-07-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
WO2016076799A1 (en) * 2014-11-12 2016-05-19 Agency For Science, Technology And Research Spin torque oscillator with coir-rh oscillation layer
US10468455B2 (en) * 2016-04-12 2019-11-05 International Business Machines Corporation Simplified double magnetic tunnel junctions

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6285581B1 (en) 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
US6590806B1 (en) 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
EP1134743A3 (en) 2000-03-13 2002-04-10 Matsushita Electric Industrial Co., Ltd. Magneto-resistive device and magneto-resistive effect type storage device
US6469926B1 (en) 2000-03-22 2002-10-22 Motorola, Inc. Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP4065486B2 (ja) * 2001-12-04 2008-03-26 キヤノン株式会社 磁気抵抗効果膜の製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
EP1349184B1 (en) 2002-03-29 2004-11-17 Kabushiki Kaisha Toshiba Magnetic memory unit and magnetic memory array
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6873542B2 (en) 2002-10-03 2005-03-29 International Business Machines Corporation Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
US6639830B1 (en) 2002-10-22 2003-10-28 Btg International Ltd. Magnetic memory device
JP4371781B2 (ja) * 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
CN101114694A (zh) 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
JP3824600B2 (ja) 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2005109263A (ja) 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
JP2006049436A (ja) * 2004-08-02 2006-02-16 Sony Corp 記憶素子及びメモリ
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388855B2 (en) 2017-03-17 2019-08-20 Toshiba Memory Corporation Magnetic memory device

Also Published As

Publication number Publication date
JP2009200216A (ja) 2009-09-03
US20090213638A1 (en) 2009-08-27
US7889543B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
JP5455313B2 (ja) 磁気記憶素子及び磁気記憶装置
JP4435189B2 (ja) 磁気記憶素子及び磁気記憶装置
JP4143020B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP4458703B2 (ja) 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
US8546897B2 (en) Magnetic memory element
US9847161B2 (en) Multilayer magnetic storage element and storage device
JP4277870B2 (ja) 記憶素子及びメモリ
US9257635B2 (en) Memory element and memory device
WO2017212895A1 (ja) 磁気トンネル接合素子および磁気メモリ
US9153340B2 (en) Magnetic storage element, magnetic storage device, magnetic memory, and driving method
US9184212B2 (en) Shift-register like magnetic storage memory and method for driving the same
JP5786341B2 (ja) 記憶素子、メモリ装置
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
JP2010135512A (ja) 抵抗変化型メモリデバイス
JP2013033881A (ja) 記憶素子及び記憶装置
JP2012151213A (ja) 記憶素子、メモリ装置
WO2019187674A1 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2012160681A (ja) 記憶素子、メモリ装置
JP2009049264A (ja) 磁気記憶素子及び磁気記憶装置
JP5034317B2 (ja) 記憶素子及びメモリ
CN115996628A (zh) 自旋轨道矩磁随机存储器及其操作方法
JP2006156840A (ja) 磁気記録素子、磁気記録装置、および磁気記録方法
JP2008071903A (ja) 磁気整流素子
WO2023145371A1 (ja) 磁気抵抗素子及び磁気メモリ
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140107

R151 Written notification of patent or utility model registration

Ref document number: 5455313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees