JP2002314049A - 磁性メモリ及びその製造方法 - Google Patents
磁性メモリ及びその製造方法Info
- Publication number
- JP2002314049A JP2002314049A JP2001120253A JP2001120253A JP2002314049A JP 2002314049 A JP2002314049 A JP 2002314049A JP 2001120253 A JP2001120253 A JP 2001120253A JP 2001120253 A JP2001120253 A JP 2001120253A JP 2002314049 A JP2002314049 A JP 2002314049A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- tunnel insulating
- substrate
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 288
- 230000015654 memory Effects 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 239000012212 insulator Substances 0.000 claims description 65
- 239000004020 conductor Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 14
- 239000000696 magnetic material Substances 0.000 claims description 9
- 230000007547 defect Effects 0.000 abstract description 26
- 239000012141 concentrate Substances 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 281
- 239000010410 layer Substances 0.000 description 86
- 230000035882 stress Effects 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 230000035699 permeability Effects 0.000 description 7
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000003302 ferromagnetic material Substances 0.000 description 5
- 229910000889 permalloy Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910000531 Co alloy Inorganic materials 0.000 description 3
- 229910000640 Fe alloy Inorganic materials 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 230000005292 diamagnetic effect Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 101100244894 Sus scrofa PR39 gene Proteins 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- SHMWNGFNWYELHA-UHFFFAOYSA-N iridium manganese Chemical compound [Mn].[Ir] SHMWNGFNWYELHA-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 メモリセルに含まれるトンネル絶縁層に欠陥
が発生しにくい磁性メモリとその製造方法を提供する。 【解決手段】 基板１の上面側に、段差構造体３’、
５’を形成するステップと、段差構造体３’、５’の段
差構造体表面３ａ’、３ｂ’、５ａ’に、磁性体膜６と
トンネル絶縁膜７とを順次に形成するステップと、トン
ネル絶縁膜７の一部をエッチングして、トンネル絶縁層
７’を形成するステップとを備えている。トンネル絶縁
膜７は、段差構造体表面３ａ’，３ｂ’，５ａ’を覆
い、屈曲して形成される。トンネル絶縁膜７に印加され
る機械的ストレスは屈曲部Ａに集中し、従って、トンネ
ル絶縁膜７に発生する欠陥は、屈曲部Ａの近傍に集中す
る。このとき、トンネルに絶縁層７’の全体が、第１面
３ａ’の上方に形成されることにより、トンネル絶縁層
７’には、欠陥が含まれにくくなる。
が発生しにくい磁性メモリとその製造方法を提供する。 【解決手段】 基板１の上面側に、段差構造体３’、
５’を形成するステップと、段差構造体３’、５’の段
差構造体表面３ａ’、３ｂ’、５ａ’に、磁性体膜６と
トンネル絶縁膜７とを順次に形成するステップと、トン
ネル絶縁膜７の一部をエッチングして、トンネル絶縁層
７’を形成するステップとを備えている。トンネル絶縁
膜７は、段差構造体表面３ａ’，３ｂ’，５ａ’を覆
い、屈曲して形成される。トンネル絶縁膜７に印加され
る機械的ストレスは屈曲部Ａに集中し、従って、トンネ
ル絶縁膜７に発生する欠陥は、屈曲部Ａの近傍に集中す
る。このとき、トンネルに絶縁層７’の全体が、第１面
３ａ’の上方に形成されることにより、トンネル絶縁層
７’には、欠陥が含まれにくくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、磁性メモリとその
製造方法とに関する。本発明は、特に、トンネル絶縁層
が２つの磁性体層に挟まれたメモリセルを含む磁性メモ
リとその製造方法とに関する。
製造方法とに関する。本発明は、特に、トンネル絶縁層
が２つの磁性体層に挟まれたメモリセルを含む磁性メモ
リとその製造方法とに関する。
【０００２】
【従来の技術】不揮発的にデータを保存する半導体メモ
リの一として磁性メモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄ
ｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＭＲＡＭ）の開発
が進められている。磁性メモリには、強磁性体膜が集積
化されている。強磁性体が有する自発磁化の向きが”
１”又は”０”に対応付けられ、磁性メモリではデジタ
ルデータが不揮発的に保存される。
リの一として磁性メモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄ
ｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＭＲＡＭ）の開発
が進められている。磁性メモリには、強磁性体膜が集積
化されている。強磁性体が有する自発磁化の向きが”
１”又は”０”に対応付けられ、磁性メモリではデジタ
ルデータが不揮発的に保存される。
【０００３】磁性メモリの一としてトンネル磁気抵抗効
果（ＴＭＲ）を利用する磁性メモリが知られている。ト
ンネル磁気抵抗効果を利用する磁性メモリには、トンネ
ル電流が流れる程度の薄い絶縁膜が２つの磁性体膜に挟
まれた構造を有するメモリセルが形成される。絶縁膜の
厚さは、典型的には、約１．５ｎｍである。このとき、
トンネル磁気抵抗効果（ＴＭＲ）により、２つの磁性体
膜の自発磁化の向きが、同一であるか反対であるかによ
って、磁性体膜に挟まれた絶縁膜の抵抗値が変わる。そ
の抵抗値の違いにより”１”又は”０”のいずれがメモ
リセルに書込まれているかが判断される。
果（ＴＭＲ）を利用する磁性メモリが知られている。ト
ンネル磁気抵抗効果を利用する磁性メモリには、トンネ
ル電流が流れる程度の薄い絶縁膜が２つの磁性体膜に挟
まれた構造を有するメモリセルが形成される。絶縁膜の
厚さは、典型的には、約１．５ｎｍである。このとき、
トンネル磁気抵抗効果（ＴＭＲ）により、２つの磁性体
膜の自発磁化の向きが、同一であるか反対であるかによ
って、磁性体膜に挟まれた絶縁膜の抵抗値が変わる。そ
の抵抗値の違いにより”１”又は”０”のいずれがメモ
リセルに書込まれているかが判断される。
【０００４】トンネル磁気抵抗効果を利用する磁性メモ
リの製造方法が、公開特許公報（特開２０００−３５３
７９１）に開示されている。図１１は、公知のその磁性
メモリの製造方法の概略を示す。公知のその磁性メモリ
の製造方法では、まず、図１１（ａ）に示されているよ
うに、基板１０１の上面に、シリコン酸化膜１０２、ア
ルミ膜１０３、第１磁性体膜１０４、絶縁膜１０５、第
２磁性体膜１０６が、順次に形成される。絶縁膜１０５
の厚さは、トンネル電流が流れる程度に薄い。
リの製造方法が、公開特許公報（特開２０００−３５３
７９１）に開示されている。図１１は、公知のその磁性
メモリの製造方法の概略を示す。公知のその磁性メモリ
の製造方法では、まず、図１１（ａ）に示されているよ
うに、基板１０１の上面に、シリコン酸化膜１０２、ア
ルミ膜１０３、第１磁性体膜１０４、絶縁膜１０５、第
２磁性体膜１０６が、順次に形成される。絶縁膜１０５
の厚さは、トンネル電流が流れる程度に薄い。
【０００５】続いて、図１１（ｂ）に示されているよう
に、レジスト１０７が形成される.更に、レジスト１０
７をマスクとして、第２磁性体膜１０６、絶縁膜１０
５、及び第１磁性体膜１０４が順次にエッチングされ、
下部磁性体層１０４’、トンネル絶縁層１０５’、上部
磁性体層１０６’が形成される。下部磁性体層１０
４’、トンネル絶縁層１０５’、上部磁性体層１０６’
は、メモリセルを構成する。
に、レジスト１０７が形成される.更に、レジスト１０
７をマスクとして、第２磁性体膜１０６、絶縁膜１０
５、及び第１磁性体膜１０４が順次にエッチングされ、
下部磁性体層１０４’、トンネル絶縁層１０５’、上部
磁性体層１０６’が形成される。下部磁性体層１０
４’、トンネル絶縁層１０５’、上部磁性体層１０６’
は、メモリセルを構成する。
【０００６】続いて、図１１（ｃ）に示されているよう
に、アルミ膜１０３がエッチングされ、下部電極１０
３’が形成される。
に、アルミ膜１０３がエッチングされ、下部電極１０
３’が形成される。
【０００７】しかし、公知のその磁性メモリの製造方法
では、絶縁層１０５に加えられる機械的ストレスによ
り、メモリセルに含まれるトンネル絶縁層１０５’に欠
陥が発生しやすい。絶縁膜１０５には、磁性メモリを製
造する過程で様々な機械的ストレスが加えられる。例え
ば、基板１０１が製造装置に固定されると、基板１０１
に応力が加えられ、従って、絶縁膜１０５にも機械的ス
トレスが印加される。更に、基板１０１、シリコン酸化
膜１０２、下部電極１０３、第１磁性体膜１０４、及び
第２磁性体膜１０６と、絶縁膜１０５との熱膨張係数の
違いに起因して、絶縁膜１０５には、熱応力が加えられ
る。このように、絶縁膜１０５に機械的ストレスが加わ
ると、絶縁膜１０５が破断され、絶縁膜１０５の各部に
欠陥が確率的に発生する。発生した欠陥が、メモリセル
を構成するトンネル絶縁層１０５’に含まれると、メモ
リセルの動作不良、信頼性の低下の原因となる。
では、絶縁層１０５に加えられる機械的ストレスによ
り、メモリセルに含まれるトンネル絶縁層１０５’に欠
陥が発生しやすい。絶縁膜１０５には、磁性メモリを製
造する過程で様々な機械的ストレスが加えられる。例え
ば、基板１０１が製造装置に固定されると、基板１０１
に応力が加えられ、従って、絶縁膜１０５にも機械的ス
トレスが印加される。更に、基板１０１、シリコン酸化
膜１０２、下部電極１０３、第１磁性体膜１０４、及び
第２磁性体膜１０６と、絶縁膜１０５との熱膨張係数の
違いに起因して、絶縁膜１０５には、熱応力が加えられ
る。このように、絶縁膜１０５に機械的ストレスが加わ
ると、絶縁膜１０５が破断され、絶縁膜１０５の各部に
欠陥が確率的に発生する。発生した欠陥が、メモリセル
を構成するトンネル絶縁層１０５’に含まれると、メモ
リセルの動作不良、信頼性の低下の原因となる。
【０００８】メモリセルに含まれるトンネル絶縁層に
は、欠陥が発生しにくいことが望まれる。
は、欠陥が発生しにくいことが望まれる。
【０００９】なお、本願に係る発明に関連し得る技術と
して、薄膜磁気ヘッドの製造方法が公開特許公報（特開
平７−２３５０１６）に開示されている。当該薄膜磁気
ヘッドの製造方法では、２つの磁性体膜の間に絶縁膜
が、屈曲するように形成される。
して、薄膜磁気ヘッドの製造方法が公開特許公報（特開
平７−２３５０１６）に開示されている。当該薄膜磁気
ヘッドの製造方法では、２つの磁性体膜の間に絶縁膜
が、屈曲するように形成される。
【００１０】更に、本願に係る発明に関連し得る技術と
して、他の磁性メモリの製造方法が、米国特許公報（Ｎ
ｏ．６，１５３，４４３）に開示されている。当該磁性
メモリの製造方法では、２つの磁性体膜の間に介在する
トンネル絶縁膜が、不連続的に形成されている。
して、他の磁性メモリの製造方法が、米国特許公報（Ｎ
ｏ．６，１５３，４４３）に開示されている。当該磁性
メモリの製造方法では、２つの磁性体膜の間に介在する
トンネル絶縁膜が、不連続的に形成されている。
【００１１】
【発明が解決しようとする課題】本発明の目的は、メモ
リセルに含まれるトンネル絶縁層に欠陥が発生しにくい
磁性メモリとその製造方法とを提供することにある。
リセルに含まれるトンネル絶縁層に欠陥が発生しにくい
磁性メモリとその製造方法とを提供することにある。
【００１２】本発明の他の目的は、メモリセルに情報を
記録するために印加される書き込み磁界がメモリセルに
集中しやすい構造を有する磁性メモリとその製造方法と
を提供することにある。
記録するために印加される書き込み磁界がメモリセルに
集中しやすい構造を有する磁性メモリとその製造方法と
を提供することにある。
【００１３】本発明の更に他の目的は、メモリセルに含
まれるトンネル絶縁層に欠陥が発生しにくく、且つ、メ
モリセルに情報を記録するために印加される書き込み磁
界がメモリセルに集中しやすい構造を有する磁性メモリ
とその製造方法とを提供することにある。
まれるトンネル絶縁層に欠陥が発生しにくく、且つ、メ
モリセルに情報を記録するために印加される書き込み磁
界がメモリセルに集中しやすい構造を有する磁性メモリ
とその製造方法とを提供することにある。
【００１４】
【課題を解決するための手段】その課題を解決するため
の手段は、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の複数の実
施の形態のうちの、少なくとも１つの実施の形態を構成
する技術的事項、特に、その実施の形態に対応する図面
に表現されている技術的事項に付せられている参照番
号、参照記号等に一致している。このような参照番号、
参照記号は、請求項記載の技術的事項と実施の形態の技
術的事項との対応・橋渡しを明確にしている。このよう
な対応・橋渡しは、請求項記載の技術的事項が実施の形
態の技術的事項に限定されて解釈されることを意味しな
い。
の手段は、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の複数の実
施の形態のうちの、少なくとも１つの実施の形態を構成
する技術的事項、特に、その実施の形態に対応する図面
に表現されている技術的事項に付せられている参照番
号、参照記号等に一致している。このような参照番号、
参照記号は、請求項記載の技術的事項と実施の形態の技
術的事項との対応・橋渡しを明確にしている。このよう
な対応・橋渡しは、請求項記載の技術的事項が実施の形
態の技術的事項に限定されて解釈されることを意味しな
い。
【００１５】本発明による磁性メモリの製造方法は、基
板（１、２１、４１）の上面側に、第１磁性体膜（６、
２５、４８）を形成するステップと、第１磁性体膜
（６、２５、４８）の上面に、トンネル絶縁膜（７、２
６、４９）を形成するステップと、トンネル絶縁膜
（７、２６、４９）の上面に、第２磁性体膜（８、２
７、５０）を形成するステップと、第１磁性体膜（６、
２５、４８）とトンネル絶縁膜（７、２６、４９）と第
２磁性体膜（８、２７、５０）とをエッチングして、メ
モリセル（１０、３０、６０）を形成するステップとを
備えている。このとき、トンネル絶縁膜（７、２６、４
９）は、屈曲された屈曲部（Ａ）を含み、メモリセル
（１０、３０、６０）を形成するステップは、屈曲部
（Ａ）がメモリセル（１０、３０、６０）に含まれない
ように、トンネル絶縁膜（７、２６、４９）をエッチン
グするステップを含む。トンネル絶縁膜（７、２６、４
９）に加わる機械的ストレスは屈曲部（Ａ）に集中す
る。この屈曲部（Ａ）がメモリセル（１０、３０、６
０）に含まれないことにより、トンネル絶縁膜（７、２
６、４９）のうち、メモリセル（１０、３０、６０）に
含まれる部分から欠陥が排除される。
板（１、２１、４１）の上面側に、第１磁性体膜（６、
２５、４８）を形成するステップと、第１磁性体膜
（６、２５、４８）の上面に、トンネル絶縁膜（７、２
６、４９）を形成するステップと、トンネル絶縁膜
（７、２６、４９）の上面に、第２磁性体膜（８、２
７、５０）を形成するステップと、第１磁性体膜（６、
２５、４８）とトンネル絶縁膜（７、２６、４９）と第
２磁性体膜（８、２７、５０）とをエッチングして、メ
モリセル（１０、３０、６０）を形成するステップとを
備えている。このとき、トンネル絶縁膜（７、２６、４
９）は、屈曲された屈曲部（Ａ）を含み、メモリセル
（１０、３０、６０）を形成するステップは、屈曲部
（Ａ）がメモリセル（１０、３０、６０）に含まれない
ように、トンネル絶縁膜（７、２６、４９）をエッチン
グするステップを含む。トンネル絶縁膜（７、２６、４
９）に加わる機械的ストレスは屈曲部（Ａ）に集中す
る。この屈曲部（Ａ）がメモリセル（１０、３０、６
０）に含まれないことにより、トンネル絶縁膜（７、２
６、４９）のうち、メモリセル（１０、３０、６０）に
含まれる部分から欠陥が排除される。
【００１６】本発明による磁性メモリの製造方法は、本
発明による磁性メモリの製造方法は、基板（１、２１、
４１）の上面側に、段差構造体（３’、５’、２３、２
４、４３’、４５’、４６’）を形成するステップと、
段差構造体（３’、５’、２３、２４、４３’、４
５’、４６’）の段差構造体表面（３ａ’、３ｂ’、５
ａ’、２４ａ、２４ｂ、４６ａ’４７）に、第１磁性体
膜（６、２５、４８）を形成するステップと、第１磁性
体膜（６、２５、４８）の上面に、トンネル絶縁膜
（７、２６、４９）を形成するステップと、トンネル絶
縁膜（７、２６、４９）の上面に、第２磁性体膜（８、
２７、５０）を形成するステップと、トンネル絶縁膜
（７、２６、４９）の一部をエッチングして、トンネル
絶縁層（７’、２６’、４９’）を形成するステップと
を備えている。段差構造体表面（３ａ’、５ａ’、２４
ａ、２４ｂ、４６ａ’４７）は、基板（１、２１、４
１）の基板表面と実質的に平行な第１面（３ａ’、２４
ａ、４７）と、基板表面と実質的に平行で、且つ、第１
面（３ａ’、２４ａ、４７）と、基板表面までの距離が
異なる第２面（５ａ’、２４ｂ、４６ａ’）とを有す
る。このとき、トンネル絶縁層（７’、２６’、４
９’）の全体は、第１面（３ａ’、２４ａ、４７）の上
方に形成される。
発明による磁性メモリの製造方法は、基板（１、２１、
４１）の上面側に、段差構造体（３’、５’、２３、２
４、４３’、４５’、４６’）を形成するステップと、
段差構造体（３’、５’、２３、２４、４３’、４
５’、４６’）の段差構造体表面（３ａ’、３ｂ’、５
ａ’、２４ａ、２４ｂ、４６ａ’４７）に、第１磁性体
膜（６、２５、４８）を形成するステップと、第１磁性
体膜（６、２５、４８）の上面に、トンネル絶縁膜
（７、２６、４９）を形成するステップと、トンネル絶
縁膜（７、２６、４９）の上面に、第２磁性体膜（８、
２７、５０）を形成するステップと、トンネル絶縁膜
（７、２６、４９）の一部をエッチングして、トンネル
絶縁層（７’、２６’、４９’）を形成するステップと
を備えている。段差構造体表面（３ａ’、５ａ’、２４
ａ、２４ｂ、４６ａ’４７）は、基板（１、２１、４
１）の基板表面と実質的に平行な第１面（３ａ’、２４
ａ、４７）と、基板表面と実質的に平行で、且つ、第１
面（３ａ’、２４ａ、４７）と、基板表面までの距離が
異なる第２面（５ａ’、２４ｂ、４６ａ’）とを有す
る。このとき、トンネル絶縁層（７’、２６’、４
９’）の全体は、第１面（３ａ’、２４ａ、４７）の上
方に形成される。
【００１７】このとき、第１面（３ａ’、２４ａ、４
７）は、第２面（５ａ’、２４ｂ、４６ａ’）よりも基
板表面から離れていることが好ましい。
７）は、第２面（５ａ’、２４ｂ、４６ａ’）よりも基
板表面から離れていることが好ましい。
【００１８】また、段差構造体表面は、更に、第１面
（３ａ’）と第２面（５ａ’）とを橋絡する第３面（３
ｂ’）を有し、第３面（３ｂ’）は、第１面（３ａ’）
及び第２面（５ａ’）と実質的に垂直であることが好ま
しい。
（３ａ’）と第２面（５ａ’）とを橋絡する第３面（３
ｂ’）を有し、第３面（３ｂ’）は、第１面（３ａ’）
及び第２面（５ａ’）と実質的に垂直であることが好ま
しい。
【００１９】本発明による磁性メモリの製造方法は、基
板（１）の上面側に、導体で形成された導体部（３’）
を形成するステップと、絶縁体で形成された絶縁体部
（５’）を形成するステップと、導体部（３’）の表面
である導体部表面（３ａ’）と絶縁体部（５’）の表面
である絶縁体表面（５ａ’）との上面に、第１磁性体膜
（６）を形成するステップと、第１磁性体膜（６）の上
面に、トンネル絶縁膜（７）を形成するステップと、ト
ンネル絶縁膜（７）の上面に、第２磁性体膜（８）を形
成するステップと、トンネル絶縁膜（７）の一部をエッ
チングして、トンネル絶縁層（７’）を形成するステッ
プとを備えている。このとき、導体部表面（３ａ’）と
絶縁体表面（５ａ’）とは、基板（１）の基板表面に実
質的に平行であり、且つ、基板表面からの距離が互いに
異なる。更に、トンネル絶縁層（７’）の全体は、導体
部表面（３ａ’）の上方にある。
板（１）の上面側に、導体で形成された導体部（３’）
を形成するステップと、絶縁体で形成された絶縁体部
（５’）を形成するステップと、導体部（３’）の表面
である導体部表面（３ａ’）と絶縁体部（５’）の表面
である絶縁体表面（５ａ’）との上面に、第１磁性体膜
（６）を形成するステップと、第１磁性体膜（６）の上
面に、トンネル絶縁膜（７）を形成するステップと、ト
ンネル絶縁膜（７）の上面に、第２磁性体膜（８）を形
成するステップと、トンネル絶縁膜（７）の一部をエッ
チングして、トンネル絶縁層（７’）を形成するステッ
プとを備えている。このとき、導体部表面（３ａ’）と
絶縁体表面（５ａ’）とは、基板（１）の基板表面に実
質的に平行であり、且つ、基板表面からの距離が互いに
異なる。更に、トンネル絶縁層（７’）の全体は、導体
部表面（３ａ’）の上方にある。
【００２０】このとき、導体部表面（３ａ’）は、前記
絶縁体表面（５ａ’）よりも基板表面から離れているこ
とが好ましい。
絶縁体表面（５ａ’）よりも基板表面から離れているこ
とが好ましい。
【００２１】また、絶縁体部（５’）を形成するステッ
プは、基板（１）の上面側に、導体部（３’）を被覆す
るように絶縁体で形成された埋め込み絶縁膜（５）を形
成するステップと、埋め込み絶縁膜（５）を平坦化する
ステップと、平坦化された埋め込み絶縁膜（５）をエッ
チバックして絶縁体部（５’）を形成するステップとを
含むことが好ましい。
プは、基板（１）の上面側に、導体部（３’）を被覆す
るように絶縁体で形成された埋め込み絶縁膜（５）を形
成するステップと、埋め込み絶縁膜（５）を平坦化する
ステップと、平坦化された埋め込み絶縁膜（５）をエッ
チバックして絶縁体部（５’）を形成するステップとを
含むことが好ましい。
【００２２】また、更に、導体部（３’）と基板（１）
との間に、磁性体パターン（１３’）を形成するステッ
プを含むことが好ましい。
との間に、磁性体パターン（１３’）を形成するステッ
プを含むことが好ましい。
【００２３】本発明による磁性メモリの製造方法は、基
板（２１）の上面に、段差形成用パターン（２３）を形
成するステップと、基板（２１）と前記段差形成用パタ
ーン（２３）とを被覆して、段差を有するように下部電
極（２４）を形成するステップと、下部電極（２４）の
表面である下部電極表面（２４ａ、２４ｂ）に、第１磁
性体膜（２５）を形成するステップと、第１磁性体膜
（２５）の上面に、トンネル絶縁膜（２６）を形成する
ステップと、トンネル絶縁膜（２６）の上面に、第２磁
性体膜（２７）を形成するステップと、トンネル絶縁膜
（２６）の一部をエッチングして、トンネル絶縁層（２
６’）を形成するステップとを備えている。このとき、
下部電極表面（２４ａ、２４ｂ）は、段差形成用パター
ン（２３）の上方に形成された第１面（２４ａ）と、段
差形成用パターン（２３）の上方にない第２面（２４
ｂ）とを有し、トンネル絶縁層（２６’）は、第１面
（２４ａ）との上方に形成されている。
板（２１）の上面に、段差形成用パターン（２３）を形
成するステップと、基板（２１）と前記段差形成用パタ
ーン（２３）とを被覆して、段差を有するように下部電
極（２４）を形成するステップと、下部電極（２４）の
表面である下部電極表面（２４ａ、２４ｂ）に、第１磁
性体膜（２５）を形成するステップと、第１磁性体膜
（２５）の上面に、トンネル絶縁膜（２６）を形成する
ステップと、トンネル絶縁膜（２６）の上面に、第２磁
性体膜（２７）を形成するステップと、トンネル絶縁膜
（２６）の一部をエッチングして、トンネル絶縁層（２
６’）を形成するステップとを備えている。このとき、
下部電極表面（２４ａ、２４ｂ）は、段差形成用パター
ン（２３）の上方に形成された第１面（２４ａ）と、段
差形成用パターン（２３）の上方にない第２面（２４
ｂ）とを有し、トンネル絶縁層（２６’）は、第１面
（２４ａ）との上方に形成されている。
【００２４】このとき、段差形成用パターン（２３）
は、磁性体で形成されていることが好ましい。
は、磁性体で形成されていることが好ましい。
【００２５】また、上述の磁性メモリの製造方法の全て
において、トンネル絶縁膜（７、２６、４９）は、前記
トンネル絶縁膜の上面と下面との間にトンネル電流が流
れる程度の厚さを有することが好ましい。
において、トンネル絶縁膜（７、２６、４９）は、前記
トンネル絶縁膜の上面と下面との間にトンネル電流が流
れる程度の厚さを有することが好ましい。
【００２６】本発明による磁性メモリは、基板（１、２
１、４１）と、基板（１、２１、４１）の上面側に形成
された段差構造体（３’、５’、２３、２４、４３’、
４５’、４６’）と、段差構造体（３’、５’、２３、
２４、４３’、４５’、４６’）の上面に形成された第
１磁性体層（６’、２５’、４８’）と、第１磁性体層
（６’、２５’、４８’）の上面に形成されたトンネル
絶縁層（７’、２６’、４９’）と、トンネル絶縁層
（７’、２６’、４９’）の上面に形成された第２磁性
体層（８’、２７’、５０’）とを備えている。このと
き、段差構造体（３’、５’、２３、２４、４３’、４
５’、４６’）の段差構造体表面（３ａ’、３ｂ’、５
ａ’、２４ａ、２４ｂ、４６ａ’４７）は、基板（１、
２１、４１）の基板表面と実質的に平行な第１面（３
ａ’、２４ａ、４７）と、基板表面と実質的に平行で、
且つ、第１面（３ａ’、２４ａ、４７）と、基板表面ま
での距離が異なる第２面（５ａ’、２４ｂ、４６ａ’）
とを有する。このとき、トンネル絶縁層（７’、２
６’、４９’）の全体は、第１面（３ａ’、２４ａ、４
７）の上方に形成されている。
１、４１）と、基板（１、２１、４１）の上面側に形成
された段差構造体（３’、５’、２３、２４、４３’、
４５’、４６’）と、段差構造体（３’、５’、２３、
２４、４３’、４５’、４６’）の上面に形成された第
１磁性体層（６’、２５’、４８’）と、第１磁性体層
（６’、２５’、４８’）の上面に形成されたトンネル
絶縁層（７’、２６’、４９’）と、トンネル絶縁層
（７’、２６’、４９’）の上面に形成された第２磁性
体層（８’、２７’、５０’）とを備えている。このと
き、段差構造体（３’、５’、２３、２４、４３’、４
５’、４６’）の段差構造体表面（３ａ’、３ｂ’、５
ａ’、２４ａ、２４ｂ、４６ａ’４７）は、基板（１、
２１、４１）の基板表面と実質的に平行な第１面（３
ａ’、２４ａ、４７）と、基板表面と実質的に平行で、
且つ、第１面（３ａ’、２４ａ、４７）と、基板表面ま
での距離が異なる第２面（５ａ’、２４ｂ、４６ａ’）
とを有する。このとき、トンネル絶縁層（７’、２
６’、４９’）の全体は、第１面（３ａ’、２４ａ、４
７）の上方に形成されている。
【００２７】第１面（３ａ’、２４ａ、４７）は、第２
面（５ａ’、２４ｂ、４６ａ’）よりも基板表面から離
れていることが好ましい。
面（５ａ’、２４ｂ、４６ａ’）よりも基板表面から離
れていることが好ましい。
【００２８】本発明による磁性メモリは、基板（１）
と、基板（１）の上面側に形成された絶縁体部（５’）
と、基板（１）の上面側に形成された導電体部（３’）
と、導電体部（３’）の上面に形成された第１磁性体層
（６’）と、第１磁性体層（６’）の上面に形成された
トンネル絶縁層（７’）と、トンネル絶縁層（７’）の
上面に形成された第２磁性体層（８’）とを備えてい
る。導電体部（３’）の表面である導電体部表面（３
ａ’）と、絶縁体部（５’）の表面である絶縁体表面
（５ａ’）とは、基板（１）の基板表面に実質的に平行
であり、且つ、基板表面からの距離が互いに異なる。
と、基板（１）の上面側に形成された絶縁体部（５’）
と、基板（１）の上面側に形成された導電体部（３’）
と、導電体部（３’）の上面に形成された第１磁性体層
（６’）と、第１磁性体層（６’）の上面に形成された
トンネル絶縁層（７’）と、トンネル絶縁層（７’）の
上面に形成された第２磁性体層（８’）とを備えてい
る。導電体部（３’）の表面である導電体部表面（３
ａ’）と、絶縁体部（５’）の表面である絶縁体表面
（５ａ’）とは、基板（１）の基板表面に実質的に平行
であり、且つ、基板表面からの距離が互いに異なる。
【００２９】このとき、導電体部表面（３ａ’）は、絶
縁体表面（５ａ’）よりも基板表面から離れていること
が好ましい。
縁体表面（５ａ’）よりも基板表面から離れていること
が好ましい。
【００３０】また、当該磁性メモリは、導電体部
（３’）と基板（１）の間に、磁性体により形成された
下部磁性体層（１３’）を更に備えていることが好まし
い。
（３’）と基板（１）の間に、磁性体により形成された
下部磁性体層（１３’）を更に備えていることが好まし
い。
【００３１】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明による実施の一形態の磁性メモリとその製造方法
を説明する。
本発明による実施の一形態の磁性メモリとその製造方法
を説明する。
【００３２】実施の第１形態：図１〜図３は、実施の第
１形態の磁性メモリの製造方法を示す。図１（ａ）に示
されているように、基板１の上面に、絶縁膜２、導電膜
３が順次に形成される。絶縁膜２は、酸化シリコン膜、
酸化窒化シリコンのような絶縁体で形成される。導電膜
３は、アルミニウム、銅、窒化チタンのような導電体で
形成される。更に、導電膜３の上面には、レジスト４が
形成される。
１形態の磁性メモリの製造方法を示す。図１（ａ）に示
されているように、基板１の上面に、絶縁膜２、導電膜
３が順次に形成される。絶縁膜２は、酸化シリコン膜、
酸化窒化シリコンのような絶縁体で形成される。導電膜
３は、アルミニウム、銅、窒化チタンのような導電体で
形成される。更に、導電膜３の上面には、レジスト４が
形成される。
【００３３】続いて、図１（ｂ）に示されているよう
に、レジスト４をマスクとして導電膜３がエッチングさ
れ、下部電極３’が形成される。更に、下部電極３’を
被覆するように、高密度プラズマＣＶＤ法などにより、
埋め込み絶縁膜５が形成される。
に、レジスト４をマスクとして導電膜３がエッチングさ
れ、下部電極３’が形成される。更に、下部電極３’を
被覆するように、高密度プラズマＣＶＤ法などにより、
埋め込み絶縁膜５が形成される。
【００３４】続いて、図１（ｃ）に示されているよう
に、埋め込み絶縁膜５が化学的機械的研磨法（ＣＭＰ
法）により平坦化される。
に、埋め込み絶縁膜５が化学的機械的研磨法（ＣＭＰ
法）により平坦化される。
【００３５】続いて、図２（ａ）に示されているよう
に、埋め込み絶縁膜５が基板１の上面側からエッチバッ
クされる。エッチバックは、ＣＦ４、ＣＨＦ３のような
フルオロカーボンガスをエッチングガスとした反応性イ
オンエッチングにより行われる。下部電極３’の表面３
ａ’が完全に露出され、更に、埋め込み絶縁膜５の膜厚
が下部電極３’の膜厚よりも薄くなるまで、埋め込み絶
縁膜５のエッチバックは継続される。エッチバックされ
た埋め込み絶縁膜５は、以後、埋め込み絶縁体５’と記
載される。下部電極３’の表面３ａ’と、埋め込み絶縁
体５’の表面５ａ’とは、いずれも、基板１の表面と実
質的に平行である。
に、埋め込み絶縁膜５が基板１の上面側からエッチバッ
クされる。エッチバックは、ＣＦ４、ＣＨＦ３のような
フルオロカーボンガスをエッチングガスとした反応性イ
オンエッチングにより行われる。下部電極３’の表面３
ａ’が完全に露出され、更に、埋め込み絶縁膜５の膜厚
が下部電極３’の膜厚よりも薄くなるまで、埋め込み絶
縁膜５のエッチバックは継続される。エッチバックされ
た埋め込み絶縁膜５は、以後、埋め込み絶縁体５’と記
載される。下部電極３’の表面３ａ’と、埋め込み絶縁
体５’の表面５ａ’とは、いずれも、基板１の表面と実
質的に平行である。
【００３６】アルミニウム、銅、窒化チタンのような導
電体で形成された下部電極３’は、フルオロカーボンガ
スをエッチングガスとした反応性イオンエッチングで
は、エッチングされない。下部電極３’と埋め込み絶縁
体５’とは段差を形成する。即ち、エッチバック後で
は、下部電極３’の表面３ａ’と埋め込み絶縁体５’の
表面５ａ’とは、互いに基板１の表面１ａからの距離が
異なる。下部電極３’の表面３ａ’は、埋め込み絶縁体
５’の表面５ａ’よりも基板１の表面１ａから離れてい
る。このとき、下部電極３’と埋め込み絶縁体５’とが
形成する段差が大きすぎると、後述されるように、後の
工程で形成される層間絶縁膜の被覆性が乏しくなる。そ
のため、下部電極３’と埋め込み絶縁体５’とが形成す
る段差は、後の工程で形成される層間絶縁膜の被覆性を
劣化させない程度に抑えられる。
電体で形成された下部電極３’は、フルオロカーボンガ
スをエッチングガスとした反応性イオンエッチングで
は、エッチングされない。下部電極３’と埋め込み絶縁
体５’とは段差を形成する。即ち、エッチバック後で
は、下部電極３’の表面３ａ’と埋め込み絶縁体５’の
表面５ａ’とは、互いに基板１の表面１ａからの距離が
異なる。下部電極３’の表面３ａ’は、埋め込み絶縁体
５’の表面５ａ’よりも基板１の表面１ａから離れてい
る。このとき、下部電極３’と埋め込み絶縁体５’とが
形成する段差が大きすぎると、後述されるように、後の
工程で形成される層間絶縁膜の被覆性が乏しくなる。そ
のため、下部電極３’と埋め込み絶縁体５’とが形成す
る段差は、後の工程で形成される層間絶縁膜の被覆性を
劣化させない程度に抑えられる。
【００３７】続いて、図２（ｂ）に示されているよう
に、下部電極３’と埋め込み絶縁体５’とを被覆するよ
うに、第１磁性体膜６、トンネル絶縁膜７、及び第２磁
性体膜８が順次に形成される。第１磁性体膜６と第２磁
性体膜８とは、鉄、ニッケル、コバルト、パーマロイ
（ＮｉＦｅ）のような、金属の強磁性体で形成される。
トンネル絶縁膜７は、アルミナ（Ａｌ２Ｏ３）、酸化ハ
フニウムのような絶縁体によって形成される。トンネル
絶縁膜７の厚さは、トンネル電流が流れる程度の厚さで
ある。典型的には、トンネル絶縁膜７の厚さは約１．５
ｎｍであり、極めて薄い。トンネル絶縁膜７としてアル
ミナが使用されることは、薄く、且つ、良質なトンネル
絶縁膜７が得られる点で好ましい。
に、下部電極３’と埋め込み絶縁体５’とを被覆するよ
うに、第１磁性体膜６、トンネル絶縁膜７、及び第２磁
性体膜８が順次に形成される。第１磁性体膜６と第２磁
性体膜８とは、鉄、ニッケル、コバルト、パーマロイ
（ＮｉＦｅ）のような、金属の強磁性体で形成される。
トンネル絶縁膜７は、アルミナ（Ａｌ２Ｏ３）、酸化ハ
フニウムのような絶縁体によって形成される。トンネル
絶縁膜７の厚さは、トンネル電流が流れる程度の厚さで
ある。典型的には、トンネル絶縁膜７の厚さは約１．５
ｎｍであり、極めて薄い。トンネル絶縁膜７としてアル
ミナが使用されることは、薄く、且つ、良質なトンネル
絶縁膜７が得られる点で好ましい。
【００３８】また、第１磁性体膜６と第２磁性体膜８と
のそれぞれは、前述の強磁性体で形成された強磁性体膜
と、ルテニウムなどからなる非磁性体膜との積層膜で構
成されても良い。更に、第１磁性体膜６と第２磁性体膜
８とのそれぞれは、前述の強磁性体膜と、イリジウムマ
ンガン、白金マンガン等からなる反磁性体膜の積層膜で
構成されても良い。また、第１磁性体膜６と第２磁性体
膜８とのそれぞれは、磁性体膜、非磁性体膜、及び反磁
性体膜から構成される積層膜であってもよい。
のそれぞれは、前述の強磁性体で形成された強磁性体膜
と、ルテニウムなどからなる非磁性体膜との積層膜で構
成されても良い。更に、第１磁性体膜６と第２磁性体膜
８とのそれぞれは、前述の強磁性体膜と、イリジウムマ
ンガン、白金マンガン等からなる反磁性体膜の積層膜で
構成されても良い。また、第１磁性体膜６と第２磁性体
膜８とのそれぞれは、磁性体膜、非磁性体膜、及び反磁
性体膜から構成される積層膜であってもよい。
【００３９】第１磁性体膜６、トンネル絶縁膜７、及び
第２磁性体膜８の成膜の際、下部電極３’と埋め込み絶
縁体５’とが段差を形成していることにより、第１磁性
体膜６、トンネル絶縁膜７、及び第２磁性体膜８には、
屈曲部Ａが形成される。トンネル絶縁膜７に印加される
機械的ストレスは、屈曲部Ａに集中する。これにより、
トンネル絶縁膜７のうち、下部電極３’の表面３ａ’の
上方に存在する部分に印加される機械的ストレスが小さ
くなり、その部分には欠陥が発生しにくい。このとき、
トンネル絶縁膜７に印加される機械的ストレスをより屈
曲部Ａに集中するためには、下部電極３’の側面のうち
の第１磁性体膜６に接する部分３ｂ’が、下部電極３’
の表面３ａ’及び埋め込み絶縁膜５の表面５ａ’と垂直
であることが好ましい。これにより、トンネル絶縁膜７
の屈曲部Ａにおける曲率半径が小さくなり、トンネル絶
縁膜７に印加される機械的ストレスが、より屈曲部Ａに
集中する。
第２磁性体膜８の成膜の際、下部電極３’と埋め込み絶
縁体５’とが段差を形成していることにより、第１磁性
体膜６、トンネル絶縁膜７、及び第２磁性体膜８には、
屈曲部Ａが形成される。トンネル絶縁膜７に印加される
機械的ストレスは、屈曲部Ａに集中する。これにより、
トンネル絶縁膜７のうち、下部電極３’の表面３ａ’の
上方に存在する部分に印加される機械的ストレスが小さ
くなり、その部分には欠陥が発生しにくい。このとき、
トンネル絶縁膜７に印加される機械的ストレスをより屈
曲部Ａに集中するためには、下部電極３’の側面のうち
の第１磁性体膜６に接する部分３ｂ’が、下部電極３’
の表面３ａ’及び埋め込み絶縁膜５の表面５ａ’と垂直
であることが好ましい。これにより、トンネル絶縁膜７
の屈曲部Ａにおける曲率半径が小さくなり、トンネル絶
縁膜７に印加される機械的ストレスが、より屈曲部Ａに
集中する。
【００４０】続いて、図２（ｃ）に示されているよう
に、第２磁性体膜８、トンネル絶縁膜７、及び第１磁性
体膜６が順次にエッチングされ、それぞれ自由磁化層
８’、トンネル絶縁層７’及び固定磁化層６’が形成さ
れる。固定磁化層６’、トンネル絶縁層７’、及び自由
磁化層８’は、ＴＭＲ素子１０を構成する。このとき、
第１磁性体膜６、トンネル絶縁膜７、及び第２磁性体膜
８のうち、下部電極３’の表面３ａ’の上にある部分の
みが、固定磁化層６’、トンネル絶縁層７’、及び自由
磁化層８’として残される。これにより、トンネル絶縁
膜７のうち、機械的ストレスが小さく欠陥が少ない部分
が、トンネル絶縁層７’として使用されることになる。
に、第２磁性体膜８、トンネル絶縁膜７、及び第１磁性
体膜６が順次にエッチングされ、それぞれ自由磁化層
８’、トンネル絶縁層７’及び固定磁化層６’が形成さ
れる。固定磁化層６’、トンネル絶縁層７’、及び自由
磁化層８’は、ＴＭＲ素子１０を構成する。このとき、
第１磁性体膜６、トンネル絶縁膜７、及び第２磁性体膜
８のうち、下部電極３’の表面３ａ’の上にある部分の
みが、固定磁化層６’、トンネル絶縁層７’、及び自由
磁化層８’として残される。これにより、トンネル絶縁
膜７のうち、機械的ストレスが小さく欠陥が少ない部分
が、トンネル絶縁層７’として使用されることになる。
【００４１】続いて、図３（ａ）に示されているよう
に、基板１の上面側の全面に、層間絶縁膜９が形成され
る。層間絶縁膜９は、酸化シリコンのような絶縁体で形
成される。このとき、下部電極３’が埋め込み絶縁体
５’により埋め込まれていることにより、層間絶縁膜９
の被覆性が良くなるという副次的な効果が得られる。
に、基板１の上面側の全面に、層間絶縁膜９が形成され
る。層間絶縁膜９は、酸化シリコンのような絶縁体で形
成される。このとき、下部電極３’が埋め込み絶縁体
５’により埋め込まれていることにより、層間絶縁膜９
の被覆性が良くなるという副次的な効果が得られる。
【００４２】続いて、図３（ｂ）に示されているよう
に、自由磁化層８’に到達するコンタクトホール１１が
形成される。更に、アルミや銅のような導電体により、
上部配線１２が形成される。上部配線１２は、コンタク
トホール１１を貫通して自由磁化層８’に接続される。
以上の工程により、磁性メモリの形成が完了する。
に、自由磁化層８’に到達するコンタクトホール１１が
形成される。更に、アルミや銅のような導電体により、
上部配線１２が形成される。上部配線１２は、コンタク
トホール１１を貫通して自由磁化層８’に接続される。
以上の工程により、磁性メモリの形成が完了する。
【００４３】実施の第一形態の磁性メモリの製造方法で
は、ＴＭＲ素子１０に含まれるトンネル絶縁層７’に欠
陥が発生しにくく、高い信頼性を有するメモリセルが形
成できる。実施の第一形態では、段差を形成する下部電
極３’と埋め込み絶縁体５’との上に第１磁性体膜６、
トンネル絶縁膜７、及び第２磁性体膜８が形成され、ト
ンネル絶縁膜７に印加される機械的ストレスが、屈曲部
Ａに集中する。トンネル絶縁膜７のうち、屈曲部Ａから
はなれた部分が、ＴＭＲ素子１０として使用される。こ
れにより、トンネル絶縁膜７のうち、ＴＭＲ素子１０と
して使用される部分であるトンネル絶縁層７’には、機
械的ストレスに起因する欠陥が発生しにくい。
は、ＴＭＲ素子１０に含まれるトンネル絶縁層７’に欠
陥が発生しにくく、高い信頼性を有するメモリセルが形
成できる。実施の第一形態では、段差を形成する下部電
極３’と埋め込み絶縁体５’との上に第１磁性体膜６、
トンネル絶縁膜７、及び第２磁性体膜８が形成され、ト
ンネル絶縁膜７に印加される機械的ストレスが、屈曲部
Ａに集中する。トンネル絶縁膜７のうち、屈曲部Ａから
はなれた部分が、ＴＭＲ素子１０として使用される。こ
れにより、トンネル絶縁膜７のうち、ＴＭＲ素子１０と
して使用される部分であるトンネル絶縁層７’には、機
械的ストレスに起因する欠陥が発生しにくい。
【００４４】本実施の形態において、単に、機械的スト
レスを、段差のある部分の近傍に集中することのみを目
的とすれば、下部電極３’よりも埋め込み絶縁体５’の
方が厚くなるように段差を形成し、低い位置にある下部
電極３’の上にＴＭＲ素子を形成することも考えられ
る。しかし、下部電極３’よりも埋め込み絶縁体５’の
方が厚くなるように段差を形成すると、下部電極３’の
上面に形成される第１磁性体膜６、トンネル絶縁膜７、
及び第２磁性体膜８の膜厚の均一性は、埋め込み絶縁体
５’の存在により悪くなる。第１磁性体膜６、トンネル
絶縁膜７、及び第２磁性体膜８の膜厚が不均一であるこ
とは、ＴＭＲ素子の特性を悪くする。従って、本実施の
形態で行われているように、下部電極３’と埋め込み絶
縁体５’とが形成される段差は、ＴＭＲ素子１０が形成
される下部電極３’が埋め込み絶縁体５’よりも膜厚が
厚くなるように形成されることが好ましい。
レスを、段差のある部分の近傍に集中することのみを目
的とすれば、下部電極３’よりも埋め込み絶縁体５’の
方が厚くなるように段差を形成し、低い位置にある下部
電極３’の上にＴＭＲ素子を形成することも考えられ
る。しかし、下部電極３’よりも埋め込み絶縁体５’の
方が厚くなるように段差を形成すると、下部電極３’の
上面に形成される第１磁性体膜６、トンネル絶縁膜７、
及び第２磁性体膜８の膜厚の均一性は、埋め込み絶縁体
５’の存在により悪くなる。第１磁性体膜６、トンネル
絶縁膜７、及び第２磁性体膜８の膜厚が不均一であるこ
とは、ＴＭＲ素子の特性を悪くする。従って、本実施の
形態で行われているように、下部電極３’と埋め込み絶
縁体５’とが形成される段差は、ＴＭＲ素子１０が形成
される下部電極３’が埋め込み絶縁体５’よりも膜厚が
厚くなるように形成されることが好ましい。
【００４５】実施の第二形態：図４及び図５は、実施の
第二形態の磁性メモリの製造方法を示す。実施の第二形
態の磁性メモリの製造方法では、トンネル絶縁膜に欠陥
が発生することが抑制され、更に、情報を記録するため
にメモリセルに印加される磁界が、メモリセルに集中し
やすい構造を有する磁性メモリが形成される。
第二形態の磁性メモリの製造方法を示す。実施の第二形
態の磁性メモリの製造方法では、トンネル絶縁膜に欠陥
が発生することが抑制され、更に、情報を記録するため
にメモリセルに印加される磁界が、メモリセルに集中し
やすい構造を有する磁性メモリが形成される。
【００４６】図４（ａ）に示されているように、基板１
の上面に、下部磁性体膜１３、絶縁膜２、導電膜３が順
次に形成される。下部磁性体膜１３は、鉄、ニッケル、
コバルト、あるいは、これら構成元素を含むパーマロイ
（ＮｉＦｅ）等の合金のような高い透磁率を有する磁性
体で形成される。絶縁膜２は、酸化シリコン膜、酸化窒
化シリコンのような絶縁体で形成される。導電膜３は、
アルミニウム、銅、窒化チタンのような導電体で形成さ
れる。更に、導電膜３の上面には、レジスト４が形成さ
れる。
の上面に、下部磁性体膜１３、絶縁膜２、導電膜３が順
次に形成される。下部磁性体膜１３は、鉄、ニッケル、
コバルト、あるいは、これら構成元素を含むパーマロイ
（ＮｉＦｅ）等の合金のような高い透磁率を有する磁性
体で形成される。絶縁膜２は、酸化シリコン膜、酸化窒
化シリコンのような絶縁体で形成される。導電膜３は、
アルミニウム、銅、窒化チタンのような導電体で形成さ
れる。更に、導電膜３の上面には、レジスト４が形成さ
れる。
【００４７】続いて、図４（ｂ）に示されているよう
に、レジスト４をマスクとして導電膜３と下部磁性体膜
１３とが、順次にエッチングされ、下部電極３’及び下
部磁性体パターン１３’が形成される。下部磁性体パタ
ーン１３’は、下部電極３’に電流を紙面に垂直な方向
に流したときに発生する磁界の磁路の一部になる。
に、レジスト４をマスクとして導電膜３と下部磁性体膜
１３とが、順次にエッチングされ、下部電極３’及び下
部磁性体パターン１３’が形成される。下部磁性体パタ
ーン１３’は、下部電極３’に電流を紙面に垂直な方向
に流したときに発生する磁界の磁路の一部になる。
【００４８】続いて、図４（ｃ）に示されているよう
に、更に、下部電極３’ 及び下部磁性体パターン１
３’を被覆するように、埋め込み絶縁膜５が形成され
る。以後、図１（ｃ）に示された埋め込み絶縁膜５の平
坦化以降、実施の第一形態と同一の工程が行われて、磁
性メモリが形成される。
に、更に、下部電極３’ 及び下部磁性体パターン１
３’を被覆するように、埋め込み絶縁膜５が形成され
る。以後、図１（ｃ）に示された埋め込み絶縁膜５の平
坦化以降、実施の第一形態と同一の工程が行われて、磁
性メモリが形成される。
【００４９】図５は、形成された磁性メモリの構造を示
す。絶縁膜２の上面には、下部磁性体パターン１３’が
形成される。下部磁性体パターン１３’は、基板１、絶
縁膜２、埋め込み絶縁体５’、及び層間絶縁膜９の透磁
率よりも大きい透磁率を有する材料で形成されている。
下部磁性体パターン１３’の上面には、下部電極３’が
形成される。下部電極３’の上面には、固定磁化層
６’、トンネル絶縁層７’、及び自由磁化層８’を含む
ＴＭＲ素子１０が形成される。
す。絶縁膜２の上面には、下部磁性体パターン１３’が
形成される。下部磁性体パターン１３’は、基板１、絶
縁膜２、埋め込み絶縁体５’、及び層間絶縁膜９の透磁
率よりも大きい透磁率を有する材料で形成されている。
下部磁性体パターン１３’の上面には、下部電極３’が
形成される。下部電極３’の上面には、固定磁化層
６’、トンネル絶縁層７’、及び自由磁化層８’を含む
ＴＭＲ素子１０が形成される。
【００５０】実施の第二形態の磁性メモリの製造方法で
は、実施の第一形態と同様に、トンネル絶縁膜７のう
ち、ＴＭＲ素子１０として使用される部分であるトンネ
ル絶縁層７’には、機械的ストレスに起因する欠陥が発
生しにくい。
は、実施の第一形態と同様に、トンネル絶縁膜７のう
ち、ＴＭＲ素子１０として使用される部分であるトンネ
ル絶縁層７’には、機械的ストレスに起因する欠陥が発
生しにくい。
【００５１】更に、実施の第二形態の磁性メモリの製造
方法では、少ない電流で、ＴＭＲ素子１０に書込みを行
うことができる磁性メモリが製造される。上述の通り、
下部磁性体パターン１３’は、基板１、絶縁膜２、埋め
込み絶縁体５’、及び層間絶縁膜９の透磁率よりも大き
い透磁率を有する材料で形成され、ＴＭＲ素子１０に磁
界を印加するために下部電極３’が発生する磁界１４
は、下部磁性体パターン１３’に集中する。これによ
り、下部電極３’が発生する磁界１４は、下部電極３’
の近傍に集中する。その結果、ＴＭＲ素子１０にも磁界
１４が集中することになる。下部電極３’が発生する磁
界１４がＴＭＲ素子１０に集中することにより、ＴＭＲ
素子１０に書込みを行う場合に、下部電極３’に流す電
流を少なくすることができる。
方法では、少ない電流で、ＴＭＲ素子１０に書込みを行
うことができる磁性メモリが製造される。上述の通り、
下部磁性体パターン１３’は、基板１、絶縁膜２、埋め
込み絶縁体５’、及び層間絶縁膜９の透磁率よりも大き
い透磁率を有する材料で形成され、ＴＭＲ素子１０に磁
界を印加するために下部電極３’が発生する磁界１４
は、下部磁性体パターン１３’に集中する。これによ
り、下部電極３’が発生する磁界１４は、下部電極３’
の近傍に集中する。その結果、ＴＭＲ素子１０にも磁界
１４が集中することになる。下部電極３’が発生する磁
界１４がＴＭＲ素子１０に集中することにより、ＴＭＲ
素子１０に書込みを行う場合に、下部電極３’に流す電
流を少なくすることができる。
【００５２】実施の第三形態：図６及び図７は、実施の
第三形態の磁性メモリの製造方法を示す。実施の第三形
態の磁性メモリの製造方法では、実施の第二形態と同様
に、トンネル絶縁膜に欠陥が発生することが抑制され、
更に、情報を記録するためにメモリセルに印加される磁
界が、メモリセルに集中しやすい構造を有する磁性メモ
リが形成される。但し、実施の第三形態は、磁性体膜、
及び、トンネル絶縁膜が形成される段差の形成方法が、
実施の第二形態と異なる。
第三形態の磁性メモリの製造方法を示す。実施の第三形
態の磁性メモリの製造方法では、実施の第二形態と同様
に、トンネル絶縁膜に欠陥が発生することが抑制され、
更に、情報を記録するためにメモリセルに印加される磁
界が、メモリセルに集中しやすい構造を有する磁性メモ
リが形成される。但し、実施の第三形態は、磁性体膜、
及び、トンネル絶縁膜が形成される段差の形成方法が、
実施の第二形態と異なる。
【００５３】図６（ａ）に示されているように、基板２
１の上面に、絶縁膜２２が形成される。絶縁膜２２は、
酸化シリコン膜、酸化窒化シリコンのような絶縁体で形
成される。更に、絶縁膜２２の上面に、磁性体パターン
２３が形成される。磁性体パターン２３は、鉄、ニッケ
ル、コバルト、パーマロイ（ＮｉＦｅ）のような高い透
磁率を有する磁性体で形成される。磁性体パターン２３
は、磁性体膜が絶縁膜２２の上面の全面に形成され、更
に、形成された磁性体膜が、イオンミリングによりエッ
チングされて形成される。
１の上面に、絶縁膜２２が形成される。絶縁膜２２は、
酸化シリコン膜、酸化窒化シリコンのような絶縁体で形
成される。更に、絶縁膜２２の上面に、磁性体パターン
２３が形成される。磁性体パターン２３は、鉄、ニッケ
ル、コバルト、パーマロイ（ＮｉＦｅ）のような高い透
磁率を有する磁性体で形成される。磁性体パターン２３
は、磁性体膜が絶縁膜２２の上面の全面に形成され、更
に、形成された磁性体膜が、イオンミリングによりエッ
チングされて形成される。
【００５４】続いて、図６（ｂ）に示されているよう
に、下部配線２４が形成される。下部配線２４は、絶縁
膜２２に接続し、且つ、絶縁膜２２に接続する部分から
磁性体パターン２３を乗り越えるように形成される。下
部配線２４の下部に磁性体パターン２３が形成されてい
ることにより、下部配線２４の一部が磁性体パターン２
３の厚さだけ突出し、下部配線２４には段差が形成され
る。下部配線２４の表面のうち、磁性体パターン２３の
上方にある面２４ａから絶縁膜２２までの距離は、磁性
体パターン２３の上方にない面２４ｂから絶縁膜２２ま
での距離よりも大きくなる。
に、下部配線２４が形成される。下部配線２４は、絶縁
膜２２に接続し、且つ、絶縁膜２２に接続する部分から
磁性体パターン２３を乗り越えるように形成される。下
部配線２４の下部に磁性体パターン２３が形成されてい
ることにより、下部配線２４の一部が磁性体パターン２
３の厚さだけ突出し、下部配線２４には段差が形成され
る。下部配線２４の表面のうち、磁性体パターン２３の
上方にある面２４ａから絶縁膜２２までの距離は、磁性
体パターン２３の上方にない面２４ｂから絶縁膜２２ま
での距離よりも大きくなる。
【００５５】続いて、図６（ｃ）に示されているよう
に、下部配線２４を被覆するように、第１磁性体膜２
５、トンネル絶縁膜２６、及び第２磁性体膜２７が順次
に形成される。第１磁性体膜２５と第２磁性体膜２７と
は、鉄、ニッケル、コバルト、パーマロイ（ＮｉＦｅ）
のような、金属の強磁性体で形成される。トンネル絶縁
膜２６は、アルミナ（Ａｌ２Ｏ３）、酸化ハフニウムの
ような絶縁体によって形成される。
に、下部配線２４を被覆するように、第１磁性体膜２
５、トンネル絶縁膜２６、及び第２磁性体膜２７が順次
に形成される。第１磁性体膜２５と第２磁性体膜２７と
は、鉄、ニッケル、コバルト、パーマロイ（ＮｉＦｅ）
のような、金属の強磁性体で形成される。トンネル絶縁
膜２６は、アルミナ（Ａｌ２Ｏ３）、酸化ハフニウムの
ような絶縁体によって形成される。
【００５６】第１磁性体膜２５、トンネル絶縁膜２６、
及び第２磁性体膜２７の成膜の際に下部配線２４に段差
が形成されていることにより、第１磁性体膜２５、トン
ネル絶縁膜２６、及び第２磁性体膜２７には、屈曲部Ａ
が形成される。トンネル絶縁膜２６に印加される機械的
ストレスは、屈曲部Ａに集中する。これにより、トンネ
ル絶縁膜２６のうち、前述の面２４ａの上方に存在する
部分に印加される機械的ストレスが小さくなり、その部
分には欠陥が発生しにくい。
及び第２磁性体膜２７の成膜の際に下部配線２４に段差
が形成されていることにより、第１磁性体膜２５、トン
ネル絶縁膜２６、及び第２磁性体膜２７には、屈曲部Ａ
が形成される。トンネル絶縁膜２６に印加される機械的
ストレスは、屈曲部Ａに集中する。これにより、トンネ
ル絶縁膜２６のうち、前述の面２４ａの上方に存在する
部分に印加される機械的ストレスが小さくなり、その部
分には欠陥が発生しにくい。
【００５７】続いて、図７（ａ）に示されているよう
に、第２磁性体膜２７、トンネル絶縁膜２６、及び第１
磁性体膜２５が順次にエッチングされ、それぞれ自由磁
化層２７’、トンネル絶縁層２６’及び固定磁化層２
５’が形成される。固定磁化層２５’、トンネル絶縁層
２６’、及び自由磁化層２７’は、ＴＭＲ素子３０を構
成する。このとき、第１磁性体膜２５、トンネル絶縁膜
２６、及び第２磁性体膜２７のうち、下部電極３’の表
面３ａ’の上にある部分のみが、固定磁化層２５’、ト
ンネル絶縁層２６’、及び自由磁化層２７’として残さ
れる。これにより、トンネル絶縁膜２６のうち、機械的
ストレスが小さく欠陥が少ない部分が、ＴＭＲ素子３０
のトンネル絶縁層２６’として使用されることになる。
に、第２磁性体膜２７、トンネル絶縁膜２６、及び第１
磁性体膜２５が順次にエッチングされ、それぞれ自由磁
化層２７’、トンネル絶縁層２６’及び固定磁化層２
５’が形成される。固定磁化層２５’、トンネル絶縁層
２６’、及び自由磁化層２７’は、ＴＭＲ素子３０を構
成する。このとき、第１磁性体膜２５、トンネル絶縁膜
２６、及び第２磁性体膜２７のうち、下部電極３’の表
面３ａ’の上にある部分のみが、固定磁化層２５’、ト
ンネル絶縁層２６’、及び自由磁化層２７’として残さ
れる。これにより、トンネル絶縁膜２６のうち、機械的
ストレスが小さく欠陥が少ない部分が、ＴＭＲ素子３０
のトンネル絶縁層２６’として使用されることになる。
【００５８】続いて、図７（ｂ）に示されているよう
に、基板２１の上面側の全面に、層間絶縁膜２８が形成
される。層間絶縁膜２８は、酸化シリコンのような絶縁
体で形成される。
に、基板２１の上面側の全面に、層間絶縁膜２８が形成
される。層間絶縁膜２８は、酸化シリコンのような絶縁
体で形成される。
【００５９】続いて、図７（ｃ）に示されているよう
に、自由磁化層２７’に到達するコンタクトホール２９
が形成される。更に、アルミや銅のような導電体によ
り、上部配線３１が形成される。上部配線３１は、コン
タクトホール２９を貫通して自由磁化層２７’に接続さ
れる。以上の工程により、磁性メモリの形成が完了す
る。
に、自由磁化層２７’に到達するコンタクトホール２９
が形成される。更に、アルミや銅のような導電体によ
り、上部配線３１が形成される。上部配線３１は、コン
タクトホール２９を貫通して自由磁化層２７’に接続さ
れる。以上の工程により、磁性メモリの形成が完了す
る。
【００６０】実施の第三形態の磁性メモリの製造方法で
は、実施の第一及び第二形態と同様に、トンネル絶縁膜
２６のうち、ＴＭＲ素子３０として使用される部分であ
るトンネル絶縁膜２６には、機械的ストレスに起因する
欠陥が発生しにくい。
は、実施の第一及び第二形態と同様に、トンネル絶縁膜
２６のうち、ＴＭＲ素子３０として使用される部分であ
るトンネル絶縁膜２６には、機械的ストレスに起因する
欠陥が発生しにくい。
【００６１】更に、実施の第三形態の磁性メモリの製造
方法では、実施の第二形態と同様に、少ない電流で、Ｔ
ＭＲ素子３０に書込みを行うことができる磁性メモリが
製造される。上述の通り、磁性体パターン２３は、基板
２１、絶縁膜２２、及び層間絶縁膜２８の透磁率よりも
大きい透磁率を有する材料で形成され、ＴＭＲ素子３０
に磁界を印加するために下部配線２４が発生する磁界３
２は、磁性体パターン２３に集中する。これにより、下
部配線２４が発生する磁界３２は、下部配線２４の近傍
に集中する。その結果、ＴＭＲ素子３０にも磁界３２が
集中することになる。下部配線２４が発生する磁界３２
がＴＭＲ素子３０に集中することにより、ＴＭＲ素子３
０に書込みを行う場合に、下部配線２４に流す電流を少
なくすることができる。
方法では、実施の第二形態と同様に、少ない電流で、Ｔ
ＭＲ素子３０に書込みを行うことができる磁性メモリが
製造される。上述の通り、磁性体パターン２３は、基板
２１、絶縁膜２２、及び層間絶縁膜２８の透磁率よりも
大きい透磁率を有する材料で形成され、ＴＭＲ素子３０
に磁界を印加するために下部配線２４が発生する磁界３
２は、磁性体パターン２３に集中する。これにより、下
部配線２４が発生する磁界３２は、下部配線２４の近傍
に集中する。その結果、ＴＭＲ素子３０にも磁界３２が
集中することになる。下部配線２４が発生する磁界３２
がＴＭＲ素子３０に集中することにより、ＴＭＲ素子３
０に書込みを行う場合に、下部配線２４に流す電流を少
なくすることができる。
【００６２】なお、実施の第三形態において、磁性体パ
ターン２３の代わりに、酸化シリコンや銅のような非磁
性体で形成された非磁性体パターンが形成されることも
可能である。この場合でも、トンネル絶縁膜２６のう
ち、ＴＭＲ素子３０として使用される部分であるトンネ
ル絶縁膜２６には、機械的ストレスに起因する欠陥が発
生しにくいという効果が得られる。この非磁性体パター
ンは、酸化シリコンのような絶縁体であることが可能で
あり、更に、アルミ、銅のような導電体であることも可
能である。
ターン２３の代わりに、酸化シリコンや銅のような非磁
性体で形成された非磁性体パターンが形成されることも
可能である。この場合でも、トンネル絶縁膜２６のう
ち、ＴＭＲ素子３０として使用される部分であるトンネ
ル絶縁膜２６には、機械的ストレスに起因する欠陥が発
生しにくいという効果が得られる。この非磁性体パター
ンは、酸化シリコンのような絶縁体であることが可能で
あり、更に、アルミ、銅のような導電体であることも可
能である。
【００６３】実施の第四形態：図８〜図１０は、実施の
第四形態の磁性メモリの製造方法を示す。前述のとお
り、実施の第一形態から実施の第三形態では、形成され
た段差のうちの、高い部分にメモリセルが形成される
が、実施の第四形態では、形成された段差のうちの、低
い部分にメモリセルが形成される。
第四形態の磁性メモリの製造方法を示す。前述のとお
り、実施の第一形態から実施の第三形態では、形成され
た段差のうちの、高い部分にメモリセルが形成される
が、実施の第四形態では、形成された段差のうちの、低
い部分にメモリセルが形成される。
【００６４】図８（ａ）に示されているように、基板４
１の上面に、絶縁膜４２、導電膜４３が順次に形成され
る。絶縁膜４２は、酸化シリコン膜、酸化窒化シリコン
のような絶縁体で形成される。導電膜４３は、アルミニ
ウム、銅、窒化チタンのような導電体で形成される。更
に、導電膜４３の上面には、レジスト４４が形成され
る。
１の上面に、絶縁膜４２、導電膜４３が順次に形成され
る。絶縁膜４２は、酸化シリコン膜、酸化窒化シリコン
のような絶縁体で形成される。導電膜４３は、アルミニ
ウム、銅、窒化チタンのような導電体で形成される。更
に、導電膜４３の上面には、レジスト４４が形成され
る。
【００６５】続いて、図８（ｂ）に示されているよう
に、レジスト４４をマスクとして導電膜４３がエッチン
グされ、下部電極４３’が形成される。
に、レジスト４４をマスクとして導電膜４３がエッチン
グされ、下部電極４３’が形成される。
【００６６】続いて、図８（ｃ）に示されているよう
に、基板４１の上面側の全面に、下部電極４３’を被覆
するように、埋め込み絶縁膜４５が形成される。埋め込
み絶縁膜４５は、酸化シリコンのような絶縁体で形成さ
れる。
に、基板４１の上面側の全面に、下部電極４３’を被覆
するように、埋め込み絶縁膜４５が形成される。埋め込
み絶縁膜４５は、酸化シリコンのような絶縁体で形成さ
れる。
【００６７】続いて、図８（ｄ）に示されているよう
に、埋め込み絶縁膜４５がＣＭＰ法により平坦化され
る。埋め込み絶縁膜４５は、下部電極４３’の表面が露
出されるまで、研磨される。埋め込み絶縁膜４５は、そ
表面が、下部電極４３’の表面と実質的に同一の平面内
にあるように研磨される。研磨された埋め込み絶縁膜４
５は、以下、埋め込み絶縁体４５’と記載される。
に、埋め込み絶縁膜４５がＣＭＰ法により平坦化され
る。埋め込み絶縁膜４５は、下部電極４３’の表面が露
出されるまで、研磨される。埋め込み絶縁膜４５は、そ
表面が、下部電極４３’の表面と実質的に同一の平面内
にあるように研磨される。研磨された埋め込み絶縁膜４
５は、以下、埋め込み絶縁体４５’と記載される。
【００６８】続いて、図９（ａ）に示されているよう
に、下部電極４３’と埋め込み絶縁体４５’とを被覆す
るように、段差用絶縁膜４６が形成される。段差用絶縁
膜４６は、エッチングの際に、下部電極４３’と埋め込
み絶縁体４５’とに対して選択比が確保される絶縁体で
形成される。下部電極４３’がアルミニウムで形成さ
れ、埋め込み絶縁体４５’が酸化シリコンで形成されて
いる場合、段差用絶縁膜４６は、例えば、窒化シリコン
で形成される。
に、下部電極４３’と埋め込み絶縁体４５’とを被覆す
るように、段差用絶縁膜４６が形成される。段差用絶縁
膜４６は、エッチングの際に、下部電極４３’と埋め込
み絶縁体４５’とに対して選択比が確保される絶縁体で
形成される。下部電極４３’がアルミニウムで形成さ
れ、埋め込み絶縁体４５’が酸化シリコンで形成されて
いる場合、段差用絶縁膜４６は、例えば、窒化シリコン
で形成される。
【００６９】続いて、図９（ｂ）に示されているよう
に、段差用絶縁膜４６がエッチングされ、段差パターン
４６’が形成される。下部電極４３’と埋め込み絶縁体
４５’との表面のうちの一部が露出される。下部電極４
３’と埋め込み絶縁体４５’との表面のうち、段差用絶
縁膜４６のエッチングにより露出された部分は、以下、
露出表面４７と記載される。形成された段差パターン４
６’により、段差が形成される。即ち、段差パターン４
６’の表面４６ａは、露出表面４７よりも基板４１から
離れている。
に、段差用絶縁膜４６がエッチングされ、段差パターン
４６’が形成される。下部電極４３’と埋め込み絶縁体
４５’との表面のうちの一部が露出される。下部電極４
３’と埋め込み絶縁体４５’との表面のうち、段差用絶
縁膜４６のエッチングにより露出された部分は、以下、
露出表面４７と記載される。形成された段差パターン４
６’により、段差が形成される。即ち、段差パターン４
６’の表面４６ａは、露出表面４７よりも基板４１から
離れている。
【００７０】続いて、図９（ｃ）に示されているよう
に、基板４１の上面側の全面に、第１磁性体膜４８、ト
ンネル絶縁膜４９、及び第２磁性体膜５０が順次に形成
される。第１磁性体膜４８と第２磁性体膜５０とは、
鉄、ニッケル、コバルト、パーマロイ（ＮｉＦｅ）のよ
うな、金属の強磁性体で形成される。トンネル絶縁膜４
９は、アルミナ（Ａｌ２Ｏ３）、酸化ハフニウムのよう
な絶縁体によって形成される。
に、基板４１の上面側の全面に、第１磁性体膜４８、ト
ンネル絶縁膜４９、及び第２磁性体膜５０が順次に形成
される。第１磁性体膜４８と第２磁性体膜５０とは、
鉄、ニッケル、コバルト、パーマロイ（ＮｉＦｅ）のよ
うな、金属の強磁性体で形成される。トンネル絶縁膜４
９は、アルミナ（Ａｌ２Ｏ３）、酸化ハフニウムのよう
な絶縁体によって形成される。
【００７１】第１磁性体膜４８、トンネル絶縁膜４９、
及び第２磁性体膜５０の成膜の際、段差パターン４６’
により段差が形成されていることにより、第１磁性体膜
４８、トンネル絶縁膜４９、及び第２磁性体膜５０に
は、屈曲部Ａが形成される。トンネル絶縁膜４９に印加
される機械的ストレスは、屈曲部Ａに集中する。これに
より、トンネル絶縁膜４９のうち、下部電極４３’の表
面の上方に存在する部分に印加される機械的ストレスが
小さくなり、その部分には欠陥が発生しにくい。
及び第２磁性体膜５０の成膜の際、段差パターン４６’
により段差が形成されていることにより、第１磁性体膜
４８、トンネル絶縁膜４９、及び第２磁性体膜５０に
は、屈曲部Ａが形成される。トンネル絶縁膜４９に印加
される機械的ストレスは、屈曲部Ａに集中する。これに
より、トンネル絶縁膜４９のうち、下部電極４３’の表
面の上方に存在する部分に印加される機械的ストレスが
小さくなり、その部分には欠陥が発生しにくい。
【００７２】続いて、図１０（ａ）に示されているよう
に、第２磁性体膜５０、トンネル絶縁膜４９、及び第１
磁性体膜４８が順次にエッチングされ、それぞれ自由磁
化層５０’、トンネル絶縁層４９’及び固定磁化層４
８’が形成される。固定磁化層４８’、トンネル絶縁層
４９’、及び自由磁化層５０’は、ＴＭＲ素子６０を構
成する。このとき、第１磁性体膜４８、トンネル絶縁膜
４９、及び第２磁性体膜５０のうち、下部電極４３’の
表面の上にある部分のみが、自由磁化層５０’、トンネ
ル絶縁層４９’及び固定磁化層４８’として残される。
これにより、トンネル絶縁膜４９のうち、機械的ストレ
スが小さく欠陥が少ない部分が、ＴＭＲ素子６０のトン
ネル絶縁層４９’として使用されることになる。
に、第２磁性体膜５０、トンネル絶縁膜４９、及び第１
磁性体膜４８が順次にエッチングされ、それぞれ自由磁
化層５０’、トンネル絶縁層４９’及び固定磁化層４
８’が形成される。固定磁化層４８’、トンネル絶縁層
４９’、及び自由磁化層５０’は、ＴＭＲ素子６０を構
成する。このとき、第１磁性体膜４８、トンネル絶縁膜
４９、及び第２磁性体膜５０のうち、下部電極４３’の
表面の上にある部分のみが、自由磁化層５０’、トンネ
ル絶縁層４９’及び固定磁化層４８’として残される。
これにより、トンネル絶縁膜４９のうち、機械的ストレ
スが小さく欠陥が少ない部分が、ＴＭＲ素子６０のトン
ネル絶縁層４９’として使用されることになる。
【００７３】続いて、図１０（ｂ）に示されているよう
に、基板４１の上面側の全面に、層間絶縁膜５１が形成
される。層間絶縁膜５１は、酸化シリコンのような絶縁
体で形成される。
に、基板４１の上面側の全面に、層間絶縁膜５１が形成
される。層間絶縁膜５１は、酸化シリコンのような絶縁
体で形成される。
【００７４】続いて、図１０（ｃ）に示されているよう
に、自由磁化層５０’に到達するコンタクトホール５２
が形成される。更に、アルミや銅のような導電体によ
り、上部配線５３が形成される。上部配線５３は、コン
タクトホール５２を貫通して自由磁化層５０’に接続さ
れる。以上の工程により、磁性メモリの形成が完了す
る。
に、自由磁化層５０’に到達するコンタクトホール５２
が形成される。更に、アルミや銅のような導電体によ
り、上部配線５３が形成される。上部配線５３は、コン
タクトホール５２を貫通して自由磁化層５０’に接続さ
れる。以上の工程により、磁性メモリの形成が完了す
る。
【００７５】実施の第四形態の磁性メモリの製造方法で
は、第１磁性体膜４８、トンネル絶縁膜４９、及び第２
磁性体膜５０の成膜の際、段差パターン４６’により段
差が形成されていることにより、第１磁性体膜４８、ト
ンネル絶縁膜４９、及び第２磁性体膜５０には、屈曲部
Ａが形成される。トンネル絶縁膜４９に印加される機械
的ストレスが、屈曲部Ａに集中する。トンネル絶縁膜４
９のうち、屈曲部Ａからはなれた部分が、ＴＭＲ素子６
０として使用される。これにより、トンネル絶縁膜４９
のうち、ＴＭＲ素子６０として使用される部分であるト
ンネル絶縁層４９’には、機械的ストレスに起因する欠
陥が発生しにくい。これにより、メモリセルの信頼性が
向上する。
は、第１磁性体膜４８、トンネル絶縁膜４９、及び第２
磁性体膜５０の成膜の際、段差パターン４６’により段
差が形成されていることにより、第１磁性体膜４８、ト
ンネル絶縁膜４９、及び第２磁性体膜５０には、屈曲部
Ａが形成される。トンネル絶縁膜４９に印加される機械
的ストレスが、屈曲部Ａに集中する。トンネル絶縁膜４
９のうち、屈曲部Ａからはなれた部分が、ＴＭＲ素子６
０として使用される。これにより、トンネル絶縁膜４９
のうち、ＴＭＲ素子６０として使用される部分であるト
ンネル絶縁層４９’には、機械的ストレスに起因する欠
陥が発生しにくい。これにより、メモリセルの信頼性が
向上する。
【００７６】
【発明の効果】本発明により、メモリセルに含まれるト
ンネル絶縁層に欠陥が発生しにくい磁性メモリとその製
造方法が提供される。
ンネル絶縁層に欠陥が発生しにくい磁性メモリとその製
造方法が提供される。
【００７７】また、本発明により、メモリセルに含まれ
るトンネル絶縁層に欠陥が発生しにくく、且つ、メモリ
セルに情報を記録するために印加される書き込み磁界が
メモリセルに集中しやすい構造を有する磁性メモリとそ
の製造方法とが提供される。
るトンネル絶縁層に欠陥が発生しにくく、且つ、メモリ
セルに情報を記録するために印加される書き込み磁界が
メモリセルに集中しやすい構造を有する磁性メモリとそ
の製造方法とが提供される。
【図１】図１は、本発明の実施の第一形態の磁性メモリ
の製造方法を示す。
の製造方法を示す。
【図２】図２は、本発明の実施の第一形態の磁性メモリ
の製造方法を示す。
の製造方法を示す。
【図３】図３は、本発明の実施の第一形態の磁性メモリ
の製造方法を示す。
の製造方法を示す。
【図４】図４は、本発明の実施の第二形態の磁性メモリ
の製造方法を示す。
の製造方法を示す。
【図５】図５は、実施の第二形態の磁性メモリの製造方
法により製造された磁性メモリの構造を示す。
法により製造された磁性メモリの構造を示す。
【図６】図６は、実施の第三形態の磁性メモリの製造方
法を示す。
法を示す。
【図７】図７は、実施の第三形態の磁性メモリの製造方
法を示す。
法を示す。
【図８】図８は、実施の第四形態の磁性メモリの製造方
法を示す。
法を示す。
【図９】図９は、実施の第四形態の磁性メモリの製造方
法を示す。
法を示す。
【図１０】図１０は、実施の第四形態の磁性メモリの製
造方法を示す。
造方法を示す。
【図１１】図１１は、従来の磁性メモリの製造方法を示
す。
す。
１：基板 ２：絶縁膜 ３：導電膜 ３’：下部電極 ４：レジスト ５：埋め込み絶縁膜 ５’：埋め込み絶縁体 ６：第１磁性体膜 ６’：固定磁化層 ７：トンネル絶縁膜 ７’：トンネル絶縁層 ８：第２磁性体膜 ８’：自由磁化層 ９：層間絶縁膜 １０：ＴＭＲ素子 １１：コンタクトホール １２：上部配線 １３：下部磁性体膜 １３’：下部磁性体パターン １４：磁界 ２１：基板 ２２：絶縁膜 ２３：磁性体パターン ２４：下部配線 ２５：第１磁性体膜 ２５’：固定磁化層 ２６：トンネル絶縁膜 ２６’：トンネル絶縁層 ２７：第２磁性体膜 ２７’：自由磁化層 ２８：層間絶縁膜 ２９：コンタクトホール ３０：ＴＭＲ素子 ３１：上部配線 ３２：磁界 ４１：基板 ４２：絶縁膜 ４３：導電膜 ４４：レジスト ４５：埋め込み絶縁膜 ４５’：埋め込み絶縁体 ４６：段差用絶縁膜 ４６’：段差パターン ４７：露出表面４ ４８：第１磁性体膜 ４８’：固定磁化層 ４９：トンネル絶縁膜 ４９’：トンネル絶縁層 ５０：第２磁性体膜 ５０’：自由磁化層 ５１：層間絶縁膜 ５２：コンタクトホール ５３：上部配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E049 AA01 AA04 AA07 AC05 CB02 DB12 5F083 FZ10 JA36 JA37 JA40 PR03 PR39 PR40
Claims (16)
- 【請求項１】 基板の上面側に、第１磁性体膜を形成す
るステップと、 前記第１磁性体膜の上面に、トンネル絶縁膜を形成する
ステップと、 前記トンネル絶縁膜の上面に、第２磁性体膜を形成する
ステップと、 前記第１磁性体膜と前記トンネル絶縁膜と前記第２磁性
体膜とをエッチングして、メモリセルを形成するステッ
プとを備え、 前記トンネル絶縁膜は、屈曲された屈曲部を含み、 前記メモリセルを形成するステップは、前記屈曲部が前
記メモリセルに含まれないように、前記トンネル絶縁膜
をエッチングするステップを含む磁性メモリの製造方
法。 - 【請求項２】 基板の上面側に、段差構造体を形成する
ステップと、 前記段差構造体の段差構造体表面に、第１磁性体膜を形
成するステップと、 前記第１磁性体膜の上面に、トンネル絶縁膜を形成する
ステップと、 前記トンネル絶縁膜の上面に、第２磁性体膜を形成する
ステップと、 前記トンネル絶縁膜の一部をエッチングして、トンネル
絶縁層を形成するステップとを備え、 前記段差構造体表面は、 前記基板の基板表面と実質的に平行な第１面と、 前記基板表面と実質的に平行で、且つ、前記第１面と、
前記基板表面までの距離が異なる第２面とを有し、 前記トンネル絶縁層の全体は、前記第１面の上方に形成
される磁性メモリの製造方法。 - 【請求項３】 請求項２に記載の磁性メモリの製造方法
において、 前記第１面は、前記第２面よりも前記基板表面から離れ
ている磁性メモリの製造方法。 - 【請求項４】 請求項２に記載の磁性メモリの製造方法
において、 前記段差構造体表面は、更に、前記第１面と前記第２面
とを橋絡する第３面を有し、 前記第３面は、前記第１面及び前記第２面と実質的に垂
直である磁性メモリの製造方法。 - 【請求項５】 基板の上面側に、導体で形成された導体
部を形成するステップと、 絶縁体で形成された絶縁体部を形成するステップと、 前記導体部の表面である導体部表面と前記絶縁体部の表
面である絶縁体表面との上面に、第１磁性体膜を形成す
るステップと、 前記第１磁性体膜の上面に、トンネル絶縁膜を形成する
ステップと、 前記トンネル絶縁膜の上面に、第２磁性体膜を形成する
ステップと、 前記トンネル絶縁膜の一部をエッチングして、トンネル
絶縁層を形成するステップとを備え、 前記導体部表面と前記絶縁体表面とは、前記基板の基板
表面に実質的に平行であり、且つ、前記基板表面からの
距離が互いに異なり、 前記トンネル絶縁層の全体は、前記導体部表面の上方に
ある磁性メモリの製造方法。 - 【請求項６】 請求項５に記載の磁性メモリの製造方法
において、 前記導体部表面は、前記絶縁体表面よりも前記基板表面
から離れている磁性メモリの製造方法。 - 【請求項７】 請求項５に記載の磁性メモリの製造方法
において、 前記絶縁体部を形成するステップは、 前記基板の上面側に、前記導体部を被覆するように前記
絶縁体で形成された埋め込み絶縁膜を形成するステップ
と、 前記埋め込み絶縁膜を平坦化するステップと、 平坦化された前記埋め込み絶縁膜をエッチバックして前
記絶縁体部を形成するステップとを含む磁性メモリの製
造方法。 - 【請求項８】 請求項５に記載の磁性メモリの製造方法
において、 更に、前記導体部と前記基板との間に、磁性体パターン
を形成するステップを含む磁性メモリの製造方法。 - 【請求項９】 基板の上面に、段差形成用パターンを形
成するステップと、 前記基板と前記段差形成用パターンとを被覆して、段差
を有するように下部電極を形成するステップと、 前記下部電極の表面である下部電極表面に、第１磁性体
膜を形成するステップと、 前記第１磁性体膜の上面に、トンネル絶縁膜を形成する
ステップと、 前記トンネル絶縁膜の上面に、第２磁性体膜を形成する
ステップと、 前記トンネル絶縁膜の一部をエッチングして、トンネル
絶縁層を形成するステップとを備え、 前記下部電極表面は、 段差形成用パターンの上方に形成された第１面と、 前記段差形成用パターンの上方にない第２面とを有し、 前記トンネル絶縁層は、前記第１面の上方に形成された
磁性メモリの製造方法。 - 【請求項１０】 請求項９に記載の磁性メモリの製造方
法において、 前記段差形成用パターンは、磁性体で形成された磁性メ
モリの製造方法。 - 【請求項１１】 請求項１から請求項１０に記載の磁性
メモリの製造方法において、 前記トンネル絶縁膜は、前記トンネル絶縁膜の上面と下
面との間にトンネル電流が流れる程度の厚さを有する磁
性メモリの製造方法。 - 【請求項１２】 基板と、 前記基板の上面側に形成された段差構造体と、 前記段差構造体の上面に形成された第１磁性体層と、 前記第１磁性体層の上面に形成されたトンネル絶縁層
と、 前記トンネル絶縁層の上面に形成された第２磁性体層と
を備え、 前記段差構造体の段差構造体表面は、 前記基板の基板表面と実質的に平行な第１面と、 前記基板表面と実質的に平行で、且つ、前記第１面と、
前記基板表面までの距離が異なる第２面とを有し、 前記トンネル絶縁層の全体は、前記第１面の上方に形成
されている磁性メモリ。 - 【請求項１３】 請求項１２に記載の磁性メモリにおい
て、 前記第１面は、前記第２面よりも前記基板表面から離れ
ている磁性メモリ。 - 【請求項１４】 基板と、 前記基板の上面側に形成された絶縁体部と、 前記基板の上面側に形成された導電体部と、 前記導電体部の上面に形成された第１磁性体層と、 前記第１磁性体層の上面に形成されたトンネル絶縁層
と、 前記トンネル絶縁層の上面に形成された第２磁性体層と
を備え、 前記導電体部の表面である導電体部表面と、前記絶縁体
部の表面である絶縁体表面とは、前記基板の基板表面に
実質的に平行であり、且つ、前記基板表面からの距離が
互いに異なる磁性メモリ。 - 【請求項１５】 請求項１４に記載の磁性メモリにおい
て、 前記導電体部表面は、前記絶縁体表面よりも前記基板表
面から離れている磁性メモリ。 - 【請求項１６】 請求項１５に記載の磁性メモリにおい
て、 更に、前記導電体部と前記基板の間に、磁性体により形
成された下部磁性体層を備えている磁性メモリ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120253A JP2002314049A (ja) | 2001-04-18 | 2001-04-18 | 磁性メモリ及びその製造方法 |
| EP02008512A EP1251570A3 (en) | 2001-04-18 | 2002-04-15 | Method of fabricating magnetic random access memory based on tunnel magnetroresistance effect |
| KR1020020021012A KR20030009106A (ko) | 2001-04-18 | 2002-04-17 | 터널 자기 저항 효과에 기초하여 동작하는 자기 랜덤액세스 메모리의 제조 방법 |
| TW091107906A TW541643B (en) | 2001-04-18 | 2002-04-17 | Method of fabricating magnetic random access memory operating based on tunnel magnetroresistance effect |
| US10/125,150 US6703249B2 (en) | 2001-04-18 | 2002-04-18 | Method of fabricating magnetic random access memory operating based on tunnel magnetroresistance effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120253A JP2002314049A (ja) | 2001-04-18 | 2001-04-18 | 磁性メモリ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002314049A true JP2002314049A (ja) | 2002-10-25 |
Family
ID=18970326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001120253A Pending JP2002314049A (ja) | 2001-04-18 | 2001-04-18 | 磁性メモリ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6703249B2 (ja) |
| EP (1) | EP1251570A3 (ja) |
| JP (1) | JP2002314049A (ja) |
| KR (1) | KR20030009106A (ja) |
| TW (1) | TW541643B (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086772A (ja) * | 2001-09-07 | 2003-03-20 | Canon Inc | 磁気メモリ装置およびその製造方法 |
| JP2005019457A (ja) * | 2003-06-23 | 2005-01-20 | Nec Corp | 磁気ランダム・アクセス・メモリとその製造方法 |
| KR100615493B1 (ko) * | 2001-11-07 | 2006-08-25 | 가부시끼가이샤 도시바 | Ｓｏｉ 기판을 이용한 자기 기억 장치 및 그 제조 방법 |
| KR100669343B1 (ko) | 2004-10-26 | 2007-01-16 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
| WO2014042995A1 (en) * | 2012-09-13 | 2014-03-20 | Micron Technology, Inc. | Methods of forming memory cells and arrays of magnetic memory cell structures, and related memory cells and memory cell structures |
| US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
| US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
| US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
| US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
| US9356229B2 (en) | 2012-06-19 | 2016-05-31 | Micron Technology, Inc. | Memory cells and methods of fabrication |
| US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
| US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
| US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
| US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
| US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
| US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
| US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825058B2 (en) * | 2001-06-28 | 2004-11-30 | Sharp Laboratories Of America, Inc. | Methods of fabricating trench isolated cross-point memory array |
| JP3954573B2 (ja) * | 2002-04-22 | 2007-08-08 | 松下電器産業株式会社 | 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置 |
| CN101114694A (zh) * | 2002-11-26 | 2008-01-30 | 株式会社东芝 | 磁单元和磁存储器 |
| US7199055B2 (en) | 2003-03-03 | 2007-04-03 | Cypress Semiconductor Corp. | Magnetic memory cell junction and method for forming a magnetic memory cell junction |
| US6783999B1 (en) * | 2003-06-20 | 2004-08-31 | Infineon Technologies Ag | Subtractive stud formation for MRAM manufacturing |
| US6849465B2 (en) * | 2003-06-20 | 2005-02-01 | Infineon Technologies Ag | Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition |
| US7183130B2 (en) * | 2003-07-29 | 2007-02-27 | International Business Machines Corporation | Magnetic random access memory and method of fabricating thereof |
| US6984530B2 (en) * | 2004-03-29 | 2006-01-10 | Hewlett-Packard Development Company, L.P. | Method of fabricating a MRAM device |
| US7205164B1 (en) | 2005-01-19 | 2007-04-17 | Silicon Magnetic Systems | Methods for fabricating magnetic cell junctions and a structure resulting and/or used for such methods |
| EP1806639A1 (en) * | 2006-01-10 | 2007-07-11 | AMI Semiconductor Belgium BVBA | A DC current regulator insensitive to conducted EMI |
| JP5455313B2 (ja) * | 2008-02-21 | 2014-03-26 | 株式会社東芝 | 磁気記憶素子及び磁気記憶装置 |
| US8278122B2 (en) * | 2010-01-29 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming MTJ cells |
| US9847473B2 (en) | 2015-04-16 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for process damage minimization |
| EP3680938A4 (en) | 2017-09-07 | 2021-05-26 | TDK Corporation | SPIN CURRENT MAGNETIZING REVERSAL ELEMENT AND MAGNETIC RESISTANCE EFFECT ELEMENT OF THE SPIN ORBIT TORQUE TYPE |
| US10944049B2 (en) | 2017-11-13 | 2021-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | MTJ device performance by controlling device shape |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235016A (ja) * | 1994-02-23 | 1995-09-05 | Hitachi Ltd | 薄膜磁気ヘッドの製造方法 |
| JPH11176149A (ja) * | 1997-12-08 | 1999-07-02 | Victor Co Of Japan Ltd | 磁性メモリー |
| JP2000156531A (ja) * | 1998-09-14 | 2000-06-06 | Toshiba Corp | 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム |
| JP2002111096A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 磁気抵抗素子、磁気抵抗素子を用いた半導体記憶装置、およびこれらの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940319A (en) * | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| US6153443A (en) | 1998-12-21 | 2000-11-28 | Motorola, Inc. | Method of fabricating a magnetic random access memory |
| US6165803A (en) * | 1999-05-17 | 2000-12-26 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| JP3854767B2 (ja) * | 1999-12-13 | 2006-12-06 | ローム株式会社 | 強磁性トンネル接合素子を用いた装置、およびその製造方法 |
| US6653154B2 (en) * | 2001-03-15 | 2003-11-25 | Micron Technology, Inc. | Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure |
-
2001
- 2001-04-18 JP JP2001120253A patent/JP2002314049A/ja active Pending
-
2002
- 2002-04-15 EP EP02008512A patent/EP1251570A3/en not_active Withdrawn
- 2002-04-17 TW TW091107906A patent/TW541643B/zh not_active IP Right Cessation
- 2002-04-17 KR KR1020020021012A patent/KR20030009106A/ko not_active Application Discontinuation
- 2002-04-18 US US10/125,150 patent/US6703249B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235016A (ja) * | 1994-02-23 | 1995-09-05 | Hitachi Ltd | 薄膜磁気ヘッドの製造方法 |
| JPH11176149A (ja) * | 1997-12-08 | 1999-07-02 | Victor Co Of Japan Ltd | 磁性メモリー |
| JP2000156531A (ja) * | 1998-09-14 | 2000-06-06 | Toshiba Corp | 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム |
| JP2002111096A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 磁気抵抗素子、磁気抵抗素子を用いた半導体記憶装置、およびこれらの製造方法 |
Cited By (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086772A (ja) * | 2001-09-07 | 2003-03-20 | Canon Inc | 磁気メモリ装置およびその製造方法 |
| KR100615493B1 (ko) * | 2001-11-07 | 2006-08-25 | 가부시끼가이샤 도시바 | Ｓｏｉ 기판을 이용한 자기 기억 장치 및 그 제조 방법 |
| JP2005019457A (ja) * | 2003-06-23 | 2005-01-20 | Nec Corp | 磁気ランダム・アクセス・メモリとその製造方法 |
| KR100669343B1 (ko) | 2004-10-26 | 2007-01-16 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
| US7522447B2 (en) | 2004-10-26 | 2009-04-21 | Samsung Electronics Co., Ltd | Magnetic memory devices and methods of forming the same |
| US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
| US9548444B2 (en) | 2012-03-22 | 2017-01-17 | Micron Technology, Inc. | Magnetic memory cells and methods of formation |
| US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
| US11158670B2 (en) | 2012-06-19 | 2021-10-26 | Micron Technology, Inc. | Magnetic structures, semiconductor structures, and semiconductor devices |
| US10121824B2 (en) | 2012-06-19 | 2018-11-06 | Micron Technology, Inc. | Magnetic structures, semiconductor structures, and semiconductor devices |
| US10586830B2 (en) | 2012-06-19 | 2020-03-10 | Micron Technology, Inc. | Magnetic structures, semiconductor structures, and semiconductor devices |
| US9356229B2 (en) | 2012-06-19 | 2016-05-31 | Micron Technology, Inc. | Memory cells and methods of fabrication |
| US9406874B2 (en) | 2012-06-19 | 2016-08-02 | Micron Technology, Inc. | Magnetic memory cells and methods of formation |
| US9711565B2 (en) | 2012-06-19 | 2017-07-18 | Micron Technology, Inc. | Semiconductor devices comprising magnetic memory cells |
| US10164168B2 (en) | 2012-09-13 | 2018-12-25 | Micron Technology, Inc. | Magnetic memory cell structures, arrays, and semiconductor devices |
| US9373775B2 (en) | 2012-09-13 | 2016-06-21 | Micron Technology, Inc. | Methods of forming magnetic memory cells |
| WO2014042995A1 (en) * | 2012-09-13 | 2014-03-20 | Micron Technology, Inc. | Methods of forming memory cells and arrays of magnetic memory cell structures, and related memory cells and memory cell structures |
| US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
| US10276781B2 (en) | 2013-03-12 | 2019-04-30 | Micron Technology, Inc. | Magnetoresistive structures, semiconductor devices, and related systems |
| US10651367B2 (en) | 2013-03-12 | 2020-05-12 | Micron Technology, Inc. | Electronic devices and related electronic systems |
| US9972770B2 (en) | 2013-03-12 | 2018-05-15 | Micron Technology, Inc. | Methods of forming memory cells, arrays of magnetic memory cells, and semiconductor devices |
| US10510947B2 (en) | 2013-07-01 | 2019-12-17 | Micron Technology, Inc | Semiconductor devices with magnetic regions and stressor structures |
| US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
| US9768376B2 (en) | 2013-07-01 | 2017-09-19 | Micron Technology, Inc. | Magnetic memory cells, semiconductor devices, and methods of operation |
| US10090457B2 (en) | 2013-07-01 | 2018-10-02 | Micron Technology, Inc. | Semiconductor devices with magnetic regions and stressor structures, and methods of operation |
| US9876053B2 (en) | 2013-07-23 | 2018-01-23 | Micron Technology, Inc. | Semiconductor devices comprising magnetic memory cells and methods of fabrication |
| US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
| US10515996B2 (en) | 2013-07-23 | 2019-12-24 | Micron Technology, Inc. | Semiconductor devices with seed and magnetic regions and methods of fabrication |
| US11393872B2 (en) | 2013-07-23 | 2022-07-19 | Micron Technology, Inc. | Electronic devices with seed and magnetic regions and methods of fabrication |
| US12048167B2 (en) | 2013-07-23 | 2024-07-23 | Micron Technology, Inc. | Electronic devices including a seed region and magnetic regions |
| US10020446B2 (en) | 2013-09-13 | 2018-07-10 | Micron Technology, Inc. | Methods of forming magnetic memory cells and semiconductor devices |
| US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
| US11211554B2 (en) | 2013-09-13 | 2021-12-28 | Micron Technology, Inc. | Electronic systems including magnetic regions |
| US10290799B2 (en) | 2013-09-13 | 2019-05-14 | Micron Technology, Inc. | Magnetic memory cells and semiconductor devices |
| US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US10396278B2 (en) | 2013-09-18 | 2019-08-27 | Micron Technology, Inc. | Electronic devices with magnetic and attractor materials and methods of fabrication |
| US10014466B2 (en) | 2013-09-18 | 2018-07-03 | Micron Technology, Inc. | Semiconductor devices with magnetic and attracter materials and methods of fabrication |
| US9786841B2 (en) | 2013-09-18 | 2017-10-10 | Micron Technology, Inc. | Semiconductor devices with magnetic regions and attracter material and methods of fabrication |
| US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
| US11251363B2 (en) | 2014-04-09 | 2022-02-15 | Micron Technology, Inc. | Methods of forming electronic devices |
| US12052929B2 (en) | 2014-04-09 | 2024-07-30 | Micron Technology, Inc. | Methods of forming electronic devices |
| US10505104B2 (en) | 2014-04-09 | 2019-12-10 | Micron Technology, Inc. | Electronic devices including magnetic cell core structures |
| US10026889B2 (en) | 2014-04-09 | 2018-07-17 | Micron Technology, Inc. | Semiconductor structures and devices and methods of forming semiconductor structures and magnetic memory cells |
| US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
| US9543503B2 (en) | 2014-04-18 | 2017-01-10 | Micron Technology, Inc. | Magnetic memory cells and methods of fabrication |
| US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
| US10680036B2 (en) | 2014-10-16 | 2020-06-09 | Micron Technology, Inc. | Magnetic devices with magnetic and getter regions |
| US10355044B2 (en) | 2014-10-16 | 2019-07-16 | Micron Technology, Inc. | Magnetic memory cells, semiconductor devices, and methods of formation |
| US10347689B2 (en) | 2014-10-16 | 2019-07-09 | Micron Technology, Inc. | Magnetic devices with magnetic and getter regions and methods of formation |
| US10134978B2 (en) | 2014-12-02 | 2018-11-20 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
| US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
| US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030009106A (ko) | 2003-01-29 |
| TW541643B (en) | 2003-07-11 |
| EP1251570A2 (en) | 2002-10-23 |
| EP1251570A3 (en) | 2007-05-30 |
| US20020155627A1 (en) | 2002-10-24 |
| US6703249B2 (en) | 2004-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002314049A (ja) | 磁性メモリ及びその製造方法 | |
| US6413788B1 (en) | Keepers for MRAM electrodes | |
| KR100650465B1 (ko) | 자기 메모리 장치 및 자기 메모리 장치의 제조 방법 | |
| JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
| US20040235201A1 (en) | Methos for providing a sub .15 micron magnetic memory structure | |
| US20090039451A1 (en) | Method for manufacturing a magnetic memory device and magnetic memory device | |
| JP2002123916A (ja) | 磁気記録読取装置及びその製造方法 | |
| JP2002289944A (ja) | 磁気抵抗効果素子、磁気ヘッド、磁気再生装置及び磁気記憶装置 | |
| TWI222762B (en) | Production method of magnetic memory device | |
| CN109713006B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
| TWI252559B (en) | Method for connecting magnetoelectronic element with conductive line | |
| JP2011238679A (ja) | 磁気記憶装置の製造方法及び磁気記憶装置 | |
| US6400525B1 (en) | Thin-film magnetic head and method of manufacturing same | |
| JP2003133529A (ja) | 情報記憶装置およびその製造方法 | |
| US20060025053A1 (en) | Method for fabricating a magnetic transducer using a slurry with spherical particles for CMP-assisted photoresist lift-off | |
| JP3576118B2 (ja) | 磁気抵抗効果素子およびその製造方法 | |
| JP2009238261A (ja) | 再生磁気ヘッド及びその製造方法 | |
| JP2000173017A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JP2002111096A (ja) | 磁気抵抗素子、磁気抵抗素子を用いた半導体記憶装置、およびこれらの製造方法 | |
| US20040257711A1 (en) | Composite magnetic thin film head | |
| JP2004055918A (ja) | 磁気記憶装置及びその製造方法 | |
| US20070223139A1 (en) | Method of producing magnetic head and magnetic head | |
| JP2001084511A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JP2005243764A (ja) | 磁気記憶装置の製造方法 | |
| US7056749B2 (en) | Simplified magnetic memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120104 |