JP3854767B2 - 強磁性トンネル接合素子を用いた装置、およびその製造方法 - Google Patents
強磁性トンネル接合素子を用いた装置、およびその製造方法 Download PDFInfo
- Publication number
- JP3854767B2 JP3854767B2 JP35329599A JP35329599A JP3854767B2 JP 3854767 B2 JP3854767 B2 JP 3854767B2 JP 35329599 A JP35329599 A JP 35329599A JP 35329599 A JP35329599 A JP 35329599A JP 3854767 B2 JP3854767 B2 JP 3854767B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- film
- ferromagnetic
- forming
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、強磁性トンネル接合素子を用いた装置およびそのような装置の製造方法に関する。
【０００２】
【従来の技術】
強磁性トンネル接合素子（MTJ:Magnetic Tunnel Junction）を用いた装置は、一対の強磁性体層と、これらの間に挟まれた数nm厚のトンネル絶縁層（アルミナ層など）を有している。一対の強磁性体層間に電圧を印加すると、トンネル絶縁層にはトンネル電流が流れる。このトンネル電流は、一対の強磁性体層の磁気モーメントが平行のときに最大となり、一対の強磁性体層の磁気モーメントが反平行のときに最小となる。強磁性体層／絶縁層／強磁性体層の人工格子構造で発現する上記の効果は、ＴＭＲ（Tunnel MagnetoResistance）効果と呼ばれている。
【０００３】
強磁性体層の磁気モーメントは、外部磁界を与えることによって変化させることができるから、強磁性トンネル接合素子を利用して、磁気ヘッドや磁気メモリ（とくにＭＲＡＭ(Magnetic Random Access Memory)）を実現できる。外部磁界を与えなければ、強磁性体層の磁気モーメントは変化しないので、これを利用して情報の不揮発記憶機能を実現できる。
強磁性トンネル接合素子を用いた磁気ヘッドの製造方法は、たとえば、特開平１１−５４８１４号公報に開示されており、この方法は、本願の図７に示されている。
【０００４】
すなわち、図７(a)に示すように、シリコンなどの半導体基板１上に、第１の配線層２、第１の強磁性体層３、導電膜４、トンネル絶縁層５、第２の強磁性体層６が順に積層されて多層膜７が形成される。この多層膜７は、図７(b)に示すように、レジスト８を用いてパターニングされる。このパターニングは、イオンミリングにより行われる。
【０００５】
【発明が解決しようとする課題】
この従来技術には、図８にまとめて示す問題点がある。すなわち、第１の問題点は、イオンミリング時にエッチングされた強磁性体膜の微粒子がパターニング後の多層膜７の側壁７ａに再付着して、第１および第２の強磁性体層３，６を短絡させてしまうことである。
また、第２の問題は、半導体基板１への磁性体粒子の再付着が生じるため、不要領域における磁性体膜を完全に除去することができない、すなわち、エッチング残りが生じることである。
【０００６】
上記の従来技術の方法を磁気メモリの製造に適用しようとする場合には、さらなる問題が生じる。すなわち、イオンミリングは、イオン化したアルゴンなどを電界加速してエッチング対象物に衝突させることで対象物を飛散させて削る方式であるため、プラズマダメージが大きく、強磁性体層３，６が劣化してメモリ機能が損なわれる点である。また、層間絶縁膜上に強磁性トンネル接合素子を形成しようとする場合には、イオンミリングでは、上記の多層膜７と層間絶縁膜との間でのエッチング選択性がない点も問題となる。
【０００７】
上述の公開公報には、蒸着マスクを用いて多層膜をパターニングする技術が従来技術として記載されているが、この方法では、微細なパターニングが不可能であるため、磁気メモリの製造には適さない。
一方、通常の半導体プロセスでは、化学的および物理的に対象物をエッチングする、いわゆる反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が広く用いられている。しかし、現在のところ、強磁性体を化学的にエッチングすることができるガスが存在しないため、この方法は、強磁性体膜のパターニングには適用できない。
【０００８】
そこで、この発明の目的は、上述の技術的課題を解決し、第１および第２の強磁性体層ならびにこれらに挟まれたトンネル絶縁層を有する多層膜の構成層を良好にパターニングして、特性の改善された強磁性トンネル接合素子を有する装置を製造することができる方法を提供することである。
また、この発明の他の目的は、基板上に微細な強磁性トンネル接合素子を形成することができる方法を提供することである。
【０００９】
この発明のさらに他の目的は、特性の改善された強磁性トンネル接合素子を有する装置を提供することである。
【００１０】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、基板上の絶縁層に所定深さの凹所を形成する工程と、上記絶縁層上および上記凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部または全部を含み、上記凹所の深さよりも薄い所定厚さの素子形成膜を形成する工程と、化学的機械的研磨により、上記凹所外の上記絶縁層の表面に存在する上記素子形成膜を除去して、上記凹所内に素子形成膜を残し、上記凹所内の領域に強磁性トンネル接合素子を形成する工程と、上記絶縁層および上記素子形成膜上に、当該素子形成膜の端面に接する層間絶縁膜を形成する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法である。
【００１１】
この方法によれば、基板上の絶縁層に凹所が形成され、その後に、凹所の内外に強磁性体層／トンネル絶縁層／強磁性体層の積層構造の多層膜を構成する膜の一部または全部を含む素子形成膜が形成される。この場合に、凹所の深さは、素子形成膜の厚さよりも深くなっていて、凹所内の素子形成膜の表面は、凹所外の絶縁層の表面よりも低くなっている。
そこで、化学的機械的研磨により表面を平坦化して、凹所外の絶縁層上の素子形成膜を除去すると、凹所内には、素子形成膜がパターニングされた状態で残される。
【００１２】
このようにして、イオンミリングによることなく強磁性体層を含む多層膜の構成膜を良好にパターニングすることができる。これにより、パターニング後の多層膜の端面への磁性体材料の再付着の問題や、凹所外の絶縁層の表面への磁性体材料の再付着の問題が生じることがない。したがって、特性の優れた強磁性トンネル接合素子を形成できる。
また、絶縁層には微細なパターンの凹所を形成することができるから、それに応じて、微細のパターンの強磁性トンネル接合素子を容易に形成することができる。
【００１３】
請求項２記載の発明は、基板上の絶縁層の上に、当該絶縁層に対してエッチング選択性のある庇形成膜を形成する工程と、上記絶縁層に所定深さの凹所を形成する工程であって、上記庇形成膜に開口を形成し、この開口を通して上記絶縁層を上記庇形成膜の開口の周縁部に入り込む位置までオーバーエッチングすることにより、上記凹所を形成するとともに、当該庇形成膜の開口の周縁部を上記凹所の開口縁に形成された庇状部とする工程と、上記絶縁層上および上記凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部または全部を含み、上記凹所の深さよりも薄い所定厚さの素子形成膜を、上記庇状部によって上記凹所の内部の部分と上記凹所の外部の部分とに分断され、上記凹所の内部の部分の端面が上記凹所の側壁に対向するように形成する工程と、化学的機械的研磨により、上記凹所外の上記絶縁層の表面に存在する上記素子形成膜を除去して、上記凹所内に素子形成膜を残し、上記凹所内の領域に強磁性トンネル接合素子を形成する工程と、上記庇形成膜を除去する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法である。
また、請求項３記載の発明は、上記絶縁層が酸化シリコン膜からなり、上記庇形成膜が窒化シリコン膜からなることを特徴とする請求項２記載の方法である。
さらに、請求項４記載の発明は、基板上の絶縁層に所定深さの凹所を形成する工程と、上記凹所の側壁を逆テーパー形状とすることによって、上記凹所の開口縁に庇状部を形成する工程と、上記絶縁層上および上記凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部または全部を含み、上記凹所の深さよりも薄い所定厚さの素子形成膜を、上記庇状部によって上記凹所の内部の部分と上記凹所の外部の部分とに分断され、上記凹所の内部の部分の端面が上記凹所の側壁に対向するように形成する工程と、化学的機械的研磨により、上記凹所外の上記絶縁層の表面に存在する上記素子形成膜を除去して、上記凹所内に素子形成膜を残し、上記凹所内の領域に強磁性トンネル接合素子を形成する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法である。
これらの方法によれば、凹所内の素子形成膜の端面が側壁に対向することになるので、絶縁層上に導電性の膜（たとえば、配線など）を形成しても、第１および第２の強磁性体層間が短絡されることがない。したがって、層間絶縁膜などを予め形成することなく絶縁層上に導電性の膜を形成できる。
【００１４】
また、凹所の開口縁に庇状部が形成され、この庇状部によって、凹所の内部と外部とで素子形成膜が分断されて形成される。これにより、凹所内の素子形成膜の端面を確実に凹所に側壁に対向させることができる。
【００１５】
請求項５記載の発明は、上記凹所内に残された素子形成膜の表面に接続する配線を形成する工程をさらに含むことを特徴とする請求項１ないし４のいずれかに記載の方法である。
この場合に、素子形成膜の端面が凹所の側壁に対向していれば、上述のとおり、層間絶縁膜を形成することなく、配線を構成する導電性膜を絶縁層上に形成できる。素子形成膜の端面が凹所の開口から露出している場合には、上記のような層間絶縁膜が必要となる。
請求項６記載の発明は、基板上の絶縁層に所定深さの第１凹所を形成する工程と、上記絶縁層上および上記第１凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部を含み、上記第１凹所の深さよりも薄い所定厚さの第１素子形成膜を形成する工程と、化学的機械的研磨により、上記第１凹所外の上記絶縁層の表面に存在する上記第１素子形成膜を除去して、上記第１凹所内に第１素子形成膜を残す工程と、上記絶縁層および上記第１素子形成膜上に層間絶縁膜を形成する工程と、上記層間絶縁膜に、底部において上記第１素子形成膜を露出させる第２凹所を形成する工程と、上記層間絶縁膜上および上記第２凹所内に、上記多層膜の構成層の残部を含み、上記第２凹所の深さよりも薄い第２素子形成膜を形成する工程と、化学的機械的研磨により、上記第２凹所外の上記層間絶縁膜の表面に存在する上記第２素子形成膜を除去して、上記第２凹所内に上記第２素子形成膜を残し、上記多層膜からなる強磁性トンネル接合素子を形成する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法である。
請求項７記載の発明は、上記第２凹所内に残された第２素子形成膜の表面に接続する配線を形成する工程をさらに含むことを特徴とする請求項６に記載の方法である。
【００１６】
請求項８記載の発明は、上記多層膜は、上記第１の強磁性体層または上記第２の強磁性体層に隣接して積層された反強磁性体層を含み、上記強磁性トンネル接合素子は、不揮発性磁気メモリ素子であることを特徴とする請求項１ないし７のいずれかに記載の方法である。
この方法では、第１および第２の強磁性体層の一方に隣接して反強磁性体層を設けることによって、第１および第２の強磁性体層のうちの上記一方の磁気モーメントの方向が固定される。そこで、第１および第２の強磁性体層のうちの他方の磁気モーメントを外部磁界を与えて変化させることにより、第１および第２の強磁性体層の磁気モーメントを平行または反平行に制御できる。この状態は、外部磁界を取り除いた後も保持されるから、これにより、不揮発性磁気メモリ素子が実現される。
【００１８】
請求項９記載の発明は、基板上に形成され、凹所を有する絶縁層と、この絶縁層の上記凹所内の領域に形成され、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含み、上記凹所の開口縁から窪んだ表面を有する多層膜からなる強磁性トンネル接合素子と、上記多層膜の表面および端面ならびに上記絶縁層の上記凹所外の表面に接して形成された層間絶縁膜とを含むことを特徴とする強磁性トンネル接合素子を用いた装置である。
請求項１記載の方法により、このような構造の装置が得られる。凹所が多層膜の厚さよりも深く形成されていることにより、多層膜のパターニングは、化学的機械的研磨により行うことができる。これにより、イオンミリングによるパターニングに起因する問題を回避して、良好な特性の強磁性トンネル接合素子を形成することができる。また、微細な強磁性トンネル接合素子の形成も容易に行える。
【００１９】
請求項１０記載の発明は、上記凹所内の強磁性トンネル接合素子を形成する多層膜の表面に接続する配線をさらに含むことを特徴とする請求項９記載の装置である。
請求項１１記載の発明は、基板上に形成され、所定深さの第１凹所を有する絶縁層と、この絶縁層の上記第１凹所内の領域に形成され、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部を含み、上記第１凹所の開口縁から窪んだ表面を有する第１素子形成膜と、上記絶縁層および上記第１素子形成膜上に形成され、底部において上記第１素子形成膜を露出させる第２凹所を有する層間絶縁膜と、上記第２凹所内に形成され、上記多層膜の構成層の残部を含み、上記第１素子形成膜とともに強磁性トンネル接合素子を形成しているとともに、上記第２凹所の深さよりも薄い第２素子形成膜とを含むことを特徴とする強磁性トンネル接合素子を用いた装置である。
請求項１２記載の発明は、上記第２凹所内の上記第２素子形成膜の表面に接続する配線をさらに含むことを特徴とする請求項１１記載の装置である。
【００２０】
請求項１３記載の発明は、上記多層膜は、上記第１の強磁性体層または上記第２の強磁性体層に隣接して積層された反強磁性体層をさらに含み、上記強磁性トンネル接合素子は、不揮発性磁気メモリ素子であることを特徴とする請求項９ないし１２のいずれかに記載の装置である。
この発明によれば、強磁性体層の磁気モーメントの保存特性を利用した不揮発な記憶が可能になる。メモリセルを形成することになる強磁性トンネル接合素子は良好な特性を有することができ、かつ、微細に形成することができるので、記憶特性が良好で、かつ、高集積化された磁気メモリ装置を実現できる。
【００２２】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る不揮発性磁気メモリ装置の製造方法を工程順に示す図解的な断面図である。
図１(a)に示すように、シリコン半導体などからなる基板１１上には、層間絶縁膜１２などが形成され、この層間絶縁膜１２にワードラインとしての第１の配線１３が図１の紙面に垂直な方向に沿って形成される。この第１の配線１３上にはさらに別の層間絶縁膜１４が形成され、この層間絶縁膜１４において第１の配線１３の上方に相当する所定の箇所には、底面において配線１３の上面を露出させる凹所１５（たとえば、平面視においてほぼ矩形の凹所（たとえば、０．６μｍ×０．６μｍ））が形成される。通常、第１の配線１３の長手方向に沿って、ほぼ等間隔で複数個の凹所１５が形成され、この複数個の凹所１５に個々のメモリセルが形成される。また、第１の配線１３は、通常、図１の左右方向に複数本が平行かつほぼ等間隔で配列されて形成される。これにより、基板１１を見下す平面視においてマトリクス状に配列された複数個のメモリセルが形成される。
【００２３】
凹所１５の形成は、第１のマスクを用いたフォトリソグラフィとドライエッチングによって行える。
凹所１５が形成された状態から、第１の配線１３の表面を洗浄した後、図１(b)に示すように、層間絶縁膜１４の表面および凹所１５内に強磁性トンネル接合素子を構成する多層膜１６（素子形成膜）が形成される。凹所１５の深さＤは、多層膜１６の膜厚Ｔよりも大きく定められていて、そのため、凹所１５内における多層膜１６の表面は、層間絶縁膜１４の表面よりも凹所１５の底面に近い位置（すなわち、低い位置）に位置することになる。凹所１５の深さＤは、第１の配線１３上の層間絶縁膜１４の膜厚に等しくなり、たとえば、０．３μｍ程度である。
【００２４】
多層膜１６は、凹所１５の底部において第１の配線１３の上面に接触する反強磁性体層２５と、この反強磁性体層２５上に堆積された第１の強磁性体層２１と、この第１の強磁性体層２１上に堆積されたトンネル絶縁層２３と、このトンネル絶縁層２３上に堆積された第２の強磁性体層２２とからなっている。
反強磁性体層２５は、たとえば、Ｍｎ−Ｆｅ合金からなり、第１および第２の強磁性体層２１，２２は、たとえば、Ｃｏ−Ｆｅ合金からなり、トンネル絶縁層２３は、たとえばアルミナ（Ａｌ2Ｏ3）からなる。これらは、たとえば、超真空スパッタ装置を用いて基板の表面全体に形成される。たとえば、反強磁性体層２５は１０nm程度の膜厚を有し、第１の強磁性体層２１は８nm程度の膜厚を有し、トンネル絶縁層２３は４．５nm程度の膜厚を有し、第２の強磁性体層２１は３nm程度の膜厚を有する。したがって、これらを積層した多層膜１６の膜厚は、０．１μｍ程度であり、凹所１５の深さＤ（たとえば０．３μｍ）よりも十分に薄い。
【００２５】
反強磁性体層２５は、外部磁界が加わっても磁気モーメントの変化しない層であり、この反強磁性体層２５に隣接する第１の強磁性体層２１は、一定方向の磁界を印加しながら、反強磁性体層２５上に形成される。したがって、第１の強磁性体層２１の磁気モーメントの方向は、全てのメモリセルにおいて同じ方向に固定される。
図１(b)の状態から、たとえば、粒径０．０５μｍのＳｉＯ2およびＡｌ2Ｏ3のＰＨ値９のコロイドサスペンションなどを用いた化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）により、凹所１５外の層間絶縁膜１４上の多層膜１６が除去され、凹所１５外において、層間絶縁膜１４が露出させられる（図１(c)参照）。このとき、凹所１５内の多層膜１６は、層間絶縁膜１４の表面よりも低い位置に表面が位置しているため、研磨を受けることなく凹所１５内に残留する。こうして、凹所１５内に化学的機械的研磨による損傷を受けることなくパターニングされた多層膜１６により構成される強磁性トンネル接合素子（不揮発性磁気メモリ素子：メモリセル）が得られる。
【００２６】
パターニングにイオンミリングを用いていないので、従来技術による問題を一気に解決できることは明らかであろう。すなわち、第１および第２の強磁性体層２１，２２間が再付着物により短絡されるという問題も、層間絶縁膜１４上に強磁性体材料が残留するという問題も生じない。
しかも、酸化シリコンなどからなる層間絶縁膜１４は、通常のフォトリソグラフィプロセスによって容易に微細加工することができるから、微細な凹所１５を形成することによって、微細な強磁性トンネル接合素子を形成して、メモリセルの集積度を高くすることができる。
【００２７】
図１(c)の工程に続いては、図１(d)に示すように、層間絶縁膜１４ならびに凹所１５内の多層膜１６の表面および端面１６ａに接するように、さらに別の層間絶縁膜１７が形成される。そして、この層間絶縁膜１７には、凹所１５の直上に、第２のマスクを用いたフォトリソグラフィによって、コンタクトホール１８が形成される。さらに、このコンタクトホール１８において、層間絶縁膜１７の表面に接続するビットラインとしての第２の配線１９が形成される。この第２の配線１９は、第１の配線１３と直交するように、図１の左右方向に延びて形成され、図１の紙面に垂直な方向に複数本が平行にほぼ等間隔で並設される。
【００２８】
こうして、複数本のワードラインとこれに直交する複数本のビットラインとが形成され、ワードラインとビットラインとの交差点において、ワードラインとビットラインとの間に挟まれた強磁性トンネル接合素子を有する磁気メモリ装置が構成されることになる。
このような構成の装置の駆動方法については、たとえば、Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic random access memory, Parkin et al., JOURNAL OF APPLIED PHYSICS, VOLUME 85, NUMBER 8, 15 APRIL 1999, PP.5828-5833に示されているように、当業者においてすでに実施可能であるので、ここでは説明を省略する。
【００２９】
図２は、この発明の第２の実施形態に係る製造方法を工程順に示す断面図である。この図２において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
この実施形態では、まず、図２(a)に示すように、層間絶縁膜１４に開口を形成する前に、この層間絶縁膜１４上に庇形成膜としての窒化シリコン膜（ＳｉＮ）３１が形成される。層間絶縁膜１４は、たとえば、酸化シリコン膜からなっているから、窒化シリコン膜３１は、層間絶縁膜１４に対してエッチング選択性がある。この窒化シリコン膜３１は、たとえば、プラズマＣＶＤ法により形成することができる。
【００３０】
次に、図２(b)に示すように、窒化シリコン膜３１において第１の配線１３の直上の位置（第１の配線１３の長手方向に間隔を開けた複数箇所。セル配置位置。）に開口３２（たとえば、０．６μｍ×０．６μｍの矩形）が形成される。この開口３２の形成は、たとえば、第１のマスクを用いたフォトリソグラフィとドライエッチングによって行うことができる。
さらに、図２(c)に示すように、層間絶縁膜１４の開口３２から露出している部分に対して、等方性のエッチング、または等方性エッチングおよび異方性エッチングの組み合わせによってエッチングを行い、窒化シリコン膜３１を庇状にする。すなわち、たとえば、ふっ酸を用いたウエットエッチングや異方性のドライエッチングによって、層間絶縁膜１４に、第１の配線１３を底部において露出させる凹所３５が形成される。このとき、層間絶縁膜１４は、開口３２の周縁において、窒化シリコン膜３１の下方に入り込んだ位置まで、オーバーエッチングされる。これにより、凹所３５の開口縁は、窒化シリコン膜３１の開口３２よりも広くなる。その結果、窒化シリコン膜３１の開口３２の周縁部は、層間絶縁膜１４の凹所３５に迫り出す庇状部３３をなす。この場合、凹所３５は、ほぼすり鉢状の形状となる。
【００３１】
層間絶縁膜１４のエッチング深さ（凹所３５の深さ）は、第１の配線１３上の層間絶縁膜１４の厚さ分となるが、多層膜１６の膜厚よりも深くなっている。たとえば、凹所３５の深さは、０．３μｍ程度とされる。
この状態から、第１の配線１３の上面部を洗浄し、図２(d)に示すように、多層膜１６が窒化シリコン膜３１上および凹所３５内に形成される。多層膜１６の構成および形成方法については、第１の実施形態の場合と同様にすればよい。
【００３２】
多層膜１６の形成の際、庇状部３３の働きにより、凹所３５内に形成される多層膜１６と、窒化シリコン膜３１上（すなわち、凹所３５外）に形成される多層膜１６とが、分断される。その結果、凹所３５内に形成された多層膜１６の端面１６ａは、凹所３５のすり鉢状の側壁に対向することになる。
多層膜１６と膜厚と凹所３５の深さとの関係は、上述の第１の実施形態の場合と同様に定められている。すなわち、凹所３５の深さは、多層膜１６の膜厚よりも深く定められている。
【００３３】
したがって、凹所３５内の多層膜１６の表面は、窒化シリコン膜３１の表面よりも低い位置にあり、さらに、この実施形態では、層間絶縁膜１４の表面よりも低い位置にある。
次いで、図２(e)に示すように、たとえば、粒径０．０５μｍのＳｉＯ2およびＡｌ2Ｏ3のＰＨ値９のコロイドサスペンションなどを用いた化学的機械的研磨によって、窒化シリコン膜３１上の多層膜１６および窒化シリコン膜３１の表層部が除去される。このとき、凹所３５内の多層膜１６の表面は、層間絶縁膜１４の表面よりも低いので、凹所３５内にのみ損傷のない多層膜１６が残されることになる。この凹所３５内に残された多層膜１６が、強磁性トンネル接合素子（メモリセル）を構成することになる。こうして、イオンミリングによることなく、多層膜１６をパターニングできる。
【００３４】
その後は、図２(f)に示すように、たとえば、ウエットエッチングにより窒化シリコン膜３１が除去され、多層膜１６の表面を洗浄した後、ビットラインとなる第２の配線１９が多層膜１６の表面に接続するように形成される。凹所３５内の多層膜１６の端面１６ａは、凹所３５の側壁に対向しているので、上述の第１の実施形態の場合のような層間絶縁膜１７は不要である。すなわち、上述の第１の実施形態の場合には、多層膜１６の端面１６ａが上方を向いているため、層間絶縁膜１４上に直接第２の配線１９を形成すれば、第１および第２の強磁性体層２１，２２間を短絡してしまうため、層間絶縁膜１７が必須となっている。上記の第２の実施形態では、このような層間絶縁膜１７の形成およびコンタクトホール１８の形成工程を省くことができる。これにより、マスク工程を少なくすることができるから、製造工程が簡単になる。のみならず、コンタクトホール１８の形成時のマスクずれの余裕を考慮する必要がなくなるから、メモリセルの集積度を高めることができる。このようにして低コストで大容量のメモリ装置を実現できる。
【００３５】
図３は、この発明の第３の実施形態に係る製造方法を説明するための断面図である。この図３において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
この第３の実施形態は、層間絶縁膜１４に、第１の配線１３を底面において露出させる凹所３８を形成する際に、この凹所３８の側壁を、逆テーパー形状（すなわち、開口縁に向かうに従って狭まる形状）とし、凹所３８の開口縁が庇状部３９をなすようにした点に特徴がある。
【００３６】
このようにしても、凹所３８の内部と外部とで多層膜１６を分断して形成することができる。これにより、第２の実施形態の場合と同様に、層間絶縁膜１７（図１参照）を形成することなく、層間絶縁膜１４上に直接第２の配線１９を形成することができる。そして、この実施形態では、窒化シリコン膜３１の形成、開口３２の形成および窒化シリコン膜３１の除去の各工程（図２参照）が不要であるので、第２の実施形態の場合よりも、工程をさらに簡単にすることができる。
【００３７】
逆テーパー形状の側壁３８ａを有する凹所３８は、たとえば、側壁付着物が付きやすい条件での等方性ドライエッチングにより形成することができる。
図４(a)〜(d)および図５(e)〜(g)は、この発明の第４の実施形態に係る磁気メモリ装置の製造方法を工程順に示す断面図である。この実施形態において、上述の図１に示された各部に対応する部分には、図１の場合と同じ参照符号を付して示す。
【００３８】
まずこの実施形態によって作製される磁気メモリ装置の最終形態を図５(g)を参照して説明する。
この磁気メモリ装置は、セル選択用のＭＯＳ型トランジスタ４０を半導体基板１１上に有している。すなわち、半導体基板１１上には、一対の不純物拡散領域（ソース領域およびドレイン領域）４２，４３が間隔を開けて形成されており、これらの間の半導体基板１の表面には、絶縁膜４１を挟んでワードライン４５が図５の紙面に垂直な方向に沿って設けられている。このワードライン４５の長手方向に沿って同様の構造のＭＯＳトランジスタ４０が複数個設けられている。そして、このような構造が、図５の左右方向に複数個並列に設けられている。
【００３９】
さらに、半導体基板１１上に形成された層間絶縁膜４６上には、ワードライン４５に沿ってコントロールライン４７が配置されている。このコントロールライン４７の上方には、層間絶縁膜４８を挟んで、多層膜１６からなる強磁性トンネル接合素子が設けられている。多層膜１６と層間絶縁膜４８との間には、下部電極４９が設けられており、この下部電極４９は、プラグ５０に接続されている。このプラグ５０は、層間絶縁膜４６に形成されたコンタクトホール４６ａを介して、不純物拡散領域４２に接続されている。
【００４０】
一方、多層膜１６において上方側に位置する第２の強磁性体層２２には、ビットライン５１が接続されている。このビットライン５１は、ワードライン４５およびコントロールライン４７に直交する方向に沿って形成されている。このようなビットライン５１は、図５の紙面に垂直な方向に複数本設けられており、ビットライン５１とワードライン４５およびコントロールライン４７との交差部にメモリセルが設けられる構成となっている。
【００４１】
この構成により、第１の強磁性体層２１の磁気モーメントの方向は、反強磁性体層２５によって保持される。その一方で、第２の強磁性体層２２の磁気モーメントの方向は、ビットライン５１およびコントロールライン４７に適切な方向および大きさの電流を印加することにより、アンペールの法則に従って生じる磁界によって、反転させることができる。すなわち、第２の強磁性体層２２の磁気モーメントの方向を変化させることによって、第１および第２の強磁性体層２１，２２の磁気モーメントを平行または反平行の状態とすることができる。
【００４２】
そこで、ワードライン４５に読出電圧を印加してＭＯＳトランジスタ４０を導通させ、ビットライン５１に適切な電圧を印加すると、第１および第２の強磁性体層２１，２２の磁気モーメントが平行か反平行かに応じた大きさのトンネル電流が流れる。この電流の大きさを検出することにより、情報の読出を行える。
次に、図４(a)から順に参照して、この磁気メモリ装置の製造方法を説明する。
【００４３】
半導体基板１１上のＭＯＳトランジスタ４０、ワードライン４５、層間絶縁膜４６、コントロールライン４７、プラグ５０および層間絶縁膜４８などは、通常の半導体プロセスにより形成される。そして、層間絶縁膜４８には、各メモリセルごとに、プラグ５０およびコントロールライン４７の直上（ビットライン５１との交差位置）を含む領域に、第１のマスクを用いたフォトリソグラフィとエッチングによって、凹所５５が形成される。
【００４４】
この凹所５５には、第２のマスクを用いたフォトリソグラフィとエッチングによって、プラグ５０の直上の位置に、このプラグ５０の上面を露出させる開口５６が形成される。この状態が、図４(a)に示されている。
次に、プラグ５０の上面を洗浄した後、図４(b)に示すように、凹所５５の内外の表面に、たとえば、Ｔｉ／Ｐｄからなる下部電極膜４９Ａが形成される。この下部電極膜４９Ａの形成には、たとえば、超真空スパッタ装置を使用できる。
【００４５】
次いで、図４(c)に示すように、化学的機械的研磨によって、凹所５５の外部の層間絶縁膜４８上の下部電極膜４９Ａが除去されて、凹所５５の内壁を覆う下部電極４９が形成される。この下部電極４９は、開口５６においてプラグ５０に接続されることになる。
続いて、図４(d)に示すように、層間絶縁膜５７が形成され、この層間絶縁膜５７には、第３のマスクを用いたフォトリソグラフィとエッチングとによって、コントロールライン４７の直上に対応した位置に、多層膜１６の膜厚よりも深い凹所５８（たとえば、深さ０．３μｍ）が形成される。この凹所５８は、その底部において、下部電極４９を露出させるようになっている。
【００４６】
そして、図５(e)に示すように、凹所５８の内外に多層膜１６を構成する反強磁性体層２５、第１の強磁性体層２１、トンネル絶縁層２３および第２の強磁性体層２２が積層される。このとき、多層膜１６の表面は、凹所５８外の層間絶縁膜５７の表面よりも低い位置にある。多層膜１６を構成する各膜の形成には、超真空スパッタ装置を適用でき、また、各膜の材料および膜厚は、上述の第１の実施形態の場合と実質的に同様である。
【００４７】
次に、図５(f)に示すように、化学的機械的研磨によって、凹所５８外の多層膜１６が選択的に除去され、凹所５８内に多層膜１６がパターン化されて残され、強磁性トンネル接合素子が形成される。
この後は、図５(g)に示すように、別の層間絶縁膜５９が形成され、多層膜１６を露出させるコンタクトホール６０が形成される。そして、このコンタクトホール６０を介して多層膜１６に接続するようにビットライン５１が形成される。
【００４８】
このようにして、この実施形態においても、イオンミリングを用いることなく多層膜１６をパターニングできるから、良好な特性の強磁性トンネル接合素子を形成できる。また、多層膜１６は、酸化シリコン膜などからなる層間絶縁膜５７の微細加工精度に対応した微細なパターニングが可能であるから、高集積化された磁気メモリ装置を実現できる。
図６は、図４および図５に示された第４の実施形態の変形例を説明するための断面図である。この変形例では、層間絶縁膜４８に形成される凹所５５（第１凹所）の表面に、多層膜１６を構成する膜（構成層）のうち、反強磁性体層２５、第１の強磁性体層２１およびトンネル絶縁層２３の３層の膜（第１素子形成膜）が形成されていて、層間絶縁膜５７の凹所５８（第２凹所）内には、第２の強磁性体層２２のみ（第２素子形成膜）が形成されている。
【００４９】
すなわち、反強磁性体層２５、第１の強磁性体層２１およびトンネル絶縁層２３が形成された後に化学的機械的研磨を行う。その後に、層間絶縁膜５７を形成し、この層間絶縁膜５７に凹所５８を形成し、第２の強磁性体層２２を成膜した後に、さらに、化学的機械的研磨により、凹所５８外の第２の強磁性体層２２を除去する。この場合に、凹所５５は、反強磁性体層２５、第１の強磁性体層２１およびトンネル絶縁層２３の総膜厚よりも深く形成されている必要があり、凹所５８は、第２の強磁性体層２２の膜厚よりも深く形成されている必要がある。凹所５５，５８を連続した１つの凹所として把握すれば、多層膜１６の表面は、この凹所の開口縁から窪んだ表面をなす。
【００５０】
なお、この変形例をさらに変形して、凹所５５には反強磁性体層２５および第１の強磁性体層２１を形成し、凹所５８には、トンネル絶縁層２３および第２の強磁性体層２２を形成するようにすることもできる。さらには、凹所５５に反強磁性体層２５を形成するとともに、凹所５５に第１の強磁性体層２１、トンネル絶縁層２３および第２の強磁性体層を形成するようにしてもよい。いずれの場合にも、各凹所内に形成される素子形成膜は、当該凹所の深さよりも薄い膜厚を有するようにしなければならない。
【００５１】
以上、この発明の４つの実施形態について説明したが、この発明は、他の形態で実施することも可能である。たとえば、上記の第４の実施形態に、図２または図３にそれぞれ示された第２または第３の実施形態の手法を適用して、層間絶縁膜５７の凹所５８の開口縁に庇状部を設け、層間絶縁膜５９およびコンタクトホール６０の形成プロセスを省いてもよい。
また、上述の実施形態では、強磁性トンネル接合素子を構成する多層膜が、第１および第２の強磁性体層２１，２２、トンネル絶縁層２３および反強磁性体層２５からなる場合について説明したが、多層膜の構成はこれに限定されるものではない。たとえば、上部電極膜と下部電極膜とを上下に有するものであってもよいし、反強磁性体層／強磁性体層／反強磁性体層／強磁性体層／トンネル絶縁層／強磁性体層のような積層構造の多層膜が適用されてもよい。
【００５２】
また、上述の実施形態では、磁気メモリ装置の製造方法について説明したが、この発明の方法は、磁気ヘッドなどの他の装置にも適用できる。磁気ヘッドにこの発明が適用される場合には、多層膜の構成は、たとえば、強磁性体層／トンネル絶縁層／強磁性体層のような積層構造であってもよく、反強磁性体層は必要ではない。また、図７に示された積層構造の多層膜を適用してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る不揮発性磁気メモリ装置の製造方法を工程順に示す図解的な断面図である。
【図２】この発明の第２の実施形態に係る製造方法を工程順に示す断面図である。
【図３】この発明の第３の実施形態に係る製造方法を説明するための断面図である。
【図４】この発明の第４の実施形態に係る磁気メモリ装置の製造方法を工程順に示す断面図である。
【図５】図４の工程に続く工程を示す断面図である。
【図６】図４および図５に示された第４の実施形態の変形例を説明するための断面図である。
【図７】強磁性トンネル接合素子を構成する多層膜のパターニングに関する従来技術を説明するための断面図である。
【図８】図７の従来技術の問題点を説明するための断面図である。
【符号の説明】
１１ 基板
１３ 第１の配線
１４ 層間絶縁膜（絶縁層）
１５ 凹所
１６ 多層膜
１６ａ 端面
１７ 層間絶縁膜
１８ コンタクトホール
１９ 第２の配線
２１ 強磁性体層
２２ 強磁性体層
２３ トンネル絶縁層
２５ 反強磁性体層
３１ 窒化シリコン膜
３２ 開口
３３ 庇状部
３５ 凹所（すり鉢状）
３８ 凹所（逆テーパー状）
３９ 庇状部
４０ ＭＯＳトランジスタ
４５ ワードライン
４６ 層間絶縁膜
４６ａ コンタクトホール
４７ コントロールライン
４８ 層間絶縁膜（絶縁層）
４９ 下部電極
５０ プラグ
５１ ビットライン
５５ 凹所
５６ 開口
５７ 層間絶縁膜（絶縁層）
５８ 凹所
５９ 層間絶縁膜
６０ コンタクトホール
【発明の属する技術分野】
この発明は、強磁性トンネル接合素子を用いた装置およびそのような装置の製造方法に関する。
【０００２】
【従来の技術】
強磁性トンネル接合素子（MTJ:Magnetic Tunnel Junction）を用いた装置は、一対の強磁性体層と、これらの間に挟まれた数nm厚のトンネル絶縁層（アルミナ層など）を有している。一対の強磁性体層間に電圧を印加すると、トンネル絶縁層にはトンネル電流が流れる。このトンネル電流は、一対の強磁性体層の磁気モーメントが平行のときに最大となり、一対の強磁性体層の磁気モーメントが反平行のときに最小となる。強磁性体層／絶縁層／強磁性体層の人工格子構造で発現する上記の効果は、ＴＭＲ（Tunnel MagnetoResistance）効果と呼ばれている。
【０００３】
強磁性体層の磁気モーメントは、外部磁界を与えることによって変化させることができるから、強磁性トンネル接合素子を利用して、磁気ヘッドや磁気メモリ（とくにＭＲＡＭ(Magnetic Random Access Memory)）を実現できる。外部磁界を与えなければ、強磁性体層の磁気モーメントは変化しないので、これを利用して情報の不揮発記憶機能を実現できる。
強磁性トンネル接合素子を用いた磁気ヘッドの製造方法は、たとえば、特開平１１−５４８１４号公報に開示されており、この方法は、本願の図７に示されている。
【０００４】
すなわち、図７(a)に示すように、シリコンなどの半導体基板１上に、第１の配線層２、第１の強磁性体層３、導電膜４、トンネル絶縁層５、第２の強磁性体層６が順に積層されて多層膜７が形成される。この多層膜７は、図７(b)に示すように、レジスト８を用いてパターニングされる。このパターニングは、イオンミリングにより行われる。
【０００５】
【発明が解決しようとする課題】
この従来技術には、図８にまとめて示す問題点がある。すなわち、第１の問題点は、イオンミリング時にエッチングされた強磁性体膜の微粒子がパターニング後の多層膜７の側壁７ａに再付着して、第１および第２の強磁性体層３，６を短絡させてしまうことである。
また、第２の問題は、半導体基板１への磁性体粒子の再付着が生じるため、不要領域における磁性体膜を完全に除去することができない、すなわち、エッチング残りが生じることである。
【０００６】
上記の従来技術の方法を磁気メモリの製造に適用しようとする場合には、さらなる問題が生じる。すなわち、イオンミリングは、イオン化したアルゴンなどを電界加速してエッチング対象物に衝突させることで対象物を飛散させて削る方式であるため、プラズマダメージが大きく、強磁性体層３，６が劣化してメモリ機能が損なわれる点である。また、層間絶縁膜上に強磁性トンネル接合素子を形成しようとする場合には、イオンミリングでは、上記の多層膜７と層間絶縁膜との間でのエッチング選択性がない点も問題となる。
【０００７】
上述の公開公報には、蒸着マスクを用いて多層膜をパターニングする技術が従来技術として記載されているが、この方法では、微細なパターニングが不可能であるため、磁気メモリの製造には適さない。
一方、通常の半導体プロセスでは、化学的および物理的に対象物をエッチングする、いわゆる反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が広く用いられている。しかし、現在のところ、強磁性体を化学的にエッチングすることができるガスが存在しないため、この方法は、強磁性体膜のパターニングには適用できない。
【０００８】
そこで、この発明の目的は、上述の技術的課題を解決し、第１および第２の強磁性体層ならびにこれらに挟まれたトンネル絶縁層を有する多層膜の構成層を良好にパターニングして、特性の改善された強磁性トンネル接合素子を有する装置を製造することができる方法を提供することである。
また、この発明の他の目的は、基板上に微細な強磁性トンネル接合素子を形成することができる方法を提供することである。
【０００９】
この発明のさらに他の目的は、特性の改善された強磁性トンネル接合素子を有する装置を提供することである。
【００１０】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、基板上の絶縁層に所定深さの凹所を形成する工程と、上記絶縁層上および上記凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部または全部を含み、上記凹所の深さよりも薄い所定厚さの素子形成膜を形成する工程と、化学的機械的研磨により、上記凹所外の上記絶縁層の表面に存在する上記素子形成膜を除去して、上記凹所内に素子形成膜を残し、上記凹所内の領域に強磁性トンネル接合素子を形成する工程と、上記絶縁層および上記素子形成膜上に、当該素子形成膜の端面に接する層間絶縁膜を形成する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法である。
【００１１】
この方法によれば、基板上の絶縁層に凹所が形成され、その後に、凹所の内外に強磁性体層／トンネル絶縁層／強磁性体層の積層構造の多層膜を構成する膜の一部または全部を含む素子形成膜が形成される。この場合に、凹所の深さは、素子形成膜の厚さよりも深くなっていて、凹所内の素子形成膜の表面は、凹所外の絶縁層の表面よりも低くなっている。
そこで、化学的機械的研磨により表面を平坦化して、凹所外の絶縁層上の素子形成膜を除去すると、凹所内には、素子形成膜がパターニングされた状態で残される。
【００１２】
このようにして、イオンミリングによることなく強磁性体層を含む多層膜の構成膜を良好にパターニングすることができる。これにより、パターニング後の多層膜の端面への磁性体材料の再付着の問題や、凹所外の絶縁層の表面への磁性体材料の再付着の問題が生じることがない。したがって、特性の優れた強磁性トンネル接合素子を形成できる。
また、絶縁層には微細なパターンの凹所を形成することができるから、それに応じて、微細のパターンの強磁性トンネル接合素子を容易に形成することができる。
【００１３】
請求項２記載の発明は、基板上の絶縁層の上に、当該絶縁層に対してエッチング選択性のある庇形成膜を形成する工程と、上記絶縁層に所定深さの凹所を形成する工程であって、上記庇形成膜に開口を形成し、この開口を通して上記絶縁層を上記庇形成膜の開口の周縁部に入り込む位置までオーバーエッチングすることにより、上記凹所を形成するとともに、当該庇形成膜の開口の周縁部を上記凹所の開口縁に形成された庇状部とする工程と、上記絶縁層上および上記凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部または全部を含み、上記凹所の深さよりも薄い所定厚さの素子形成膜を、上記庇状部によって上記凹所の内部の部分と上記凹所の外部の部分とに分断され、上記凹所の内部の部分の端面が上記凹所の側壁に対向するように形成する工程と、化学的機械的研磨により、上記凹所外の上記絶縁層の表面に存在する上記素子形成膜を除去して、上記凹所内に素子形成膜を残し、上記凹所内の領域に強磁性トンネル接合素子を形成する工程と、上記庇形成膜を除去する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法である。
また、請求項３記載の発明は、上記絶縁層が酸化シリコン膜からなり、上記庇形成膜が窒化シリコン膜からなることを特徴とする請求項２記載の方法である。
さらに、請求項４記載の発明は、基板上の絶縁層に所定深さの凹所を形成する工程と、上記凹所の側壁を逆テーパー形状とすることによって、上記凹所の開口縁に庇状部を形成する工程と、上記絶縁層上および上記凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部または全部を含み、上記凹所の深さよりも薄い所定厚さの素子形成膜を、上記庇状部によって上記凹所の内部の部分と上記凹所の外部の部分とに分断され、上記凹所の内部の部分の端面が上記凹所の側壁に対向するように形成する工程と、化学的機械的研磨により、上記凹所外の上記絶縁層の表面に存在する上記素子形成膜を除去して、上記凹所内に素子形成膜を残し、上記凹所内の領域に強磁性トンネル接合素子を形成する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法である。
これらの方法によれば、凹所内の素子形成膜の端面が側壁に対向することになるので、絶縁層上に導電性の膜（たとえば、配線など）を形成しても、第１および第２の強磁性体層間が短絡されることがない。したがって、層間絶縁膜などを予め形成することなく絶縁層上に導電性の膜を形成できる。
【００１４】
また、凹所の開口縁に庇状部が形成され、この庇状部によって、凹所の内部と外部とで素子形成膜が分断されて形成される。これにより、凹所内の素子形成膜の端面を確実に凹所に側壁に対向させることができる。
【００１５】
請求項５記載の発明は、上記凹所内に残された素子形成膜の表面に接続する配線を形成する工程をさらに含むことを特徴とする請求項１ないし４のいずれかに記載の方法である。
この場合に、素子形成膜の端面が凹所の側壁に対向していれば、上述のとおり、層間絶縁膜を形成することなく、配線を構成する導電性膜を絶縁層上に形成できる。素子形成膜の端面が凹所の開口から露出している場合には、上記のような層間絶縁膜が必要となる。
請求項６記載の発明は、基板上の絶縁層に所定深さの第１凹所を形成する工程と、上記絶縁層上および上記第１凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部を含み、上記第１凹所の深さよりも薄い所定厚さの第１素子形成膜を形成する工程と、化学的機械的研磨により、上記第１凹所外の上記絶縁層の表面に存在する上記第１素子形成膜を除去して、上記第１凹所内に第１素子形成膜を残す工程と、上記絶縁層および上記第１素子形成膜上に層間絶縁膜を形成する工程と、上記層間絶縁膜に、底部において上記第１素子形成膜を露出させる第２凹所を形成する工程と、上記層間絶縁膜上および上記第２凹所内に、上記多層膜の構成層の残部を含み、上記第２凹所の深さよりも薄い第２素子形成膜を形成する工程と、化学的機械的研磨により、上記第２凹所外の上記層間絶縁膜の表面に存在する上記第２素子形成膜を除去して、上記第２凹所内に上記第２素子形成膜を残し、上記多層膜からなる強磁性トンネル接合素子を形成する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法である。
請求項７記載の発明は、上記第２凹所内に残された第２素子形成膜の表面に接続する配線を形成する工程をさらに含むことを特徴とする請求項６に記載の方法である。
【００１６】
請求項８記載の発明は、上記多層膜は、上記第１の強磁性体層または上記第２の強磁性体層に隣接して積層された反強磁性体層を含み、上記強磁性トンネル接合素子は、不揮発性磁気メモリ素子であることを特徴とする請求項１ないし７のいずれかに記載の方法である。
この方法では、第１および第２の強磁性体層の一方に隣接して反強磁性体層を設けることによって、第１および第２の強磁性体層のうちの上記一方の磁気モーメントの方向が固定される。そこで、第１および第２の強磁性体層のうちの他方の磁気モーメントを外部磁界を与えて変化させることにより、第１および第２の強磁性体層の磁気モーメントを平行または反平行に制御できる。この状態は、外部磁界を取り除いた後も保持されるから、これにより、不揮発性磁気メモリ素子が実現される。
【００１８】
請求項９記載の発明は、基板上に形成され、凹所を有する絶縁層と、この絶縁層の上記凹所内の領域に形成され、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含み、上記凹所の開口縁から窪んだ表面を有する多層膜からなる強磁性トンネル接合素子と、上記多層膜の表面および端面ならびに上記絶縁層の上記凹所外の表面に接して形成された層間絶縁膜とを含むことを特徴とする強磁性トンネル接合素子を用いた装置である。
請求項１記載の方法により、このような構造の装置が得られる。凹所が多層膜の厚さよりも深く形成されていることにより、多層膜のパターニングは、化学的機械的研磨により行うことができる。これにより、イオンミリングによるパターニングに起因する問題を回避して、良好な特性の強磁性トンネル接合素子を形成することができる。また、微細な強磁性トンネル接合素子の形成も容易に行える。
【００１９】
請求項１０記載の発明は、上記凹所内の強磁性トンネル接合素子を形成する多層膜の表面に接続する配線をさらに含むことを特徴とする請求項９記載の装置である。
請求項１１記載の発明は、基板上に形成され、所定深さの第１凹所を有する絶縁層と、この絶縁層の上記第１凹所内の領域に形成され、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部を含み、上記第１凹所の開口縁から窪んだ表面を有する第１素子形成膜と、上記絶縁層および上記第１素子形成膜上に形成され、底部において上記第１素子形成膜を露出させる第２凹所を有する層間絶縁膜と、上記第２凹所内に形成され、上記多層膜の構成層の残部を含み、上記第１素子形成膜とともに強磁性トンネル接合素子を形成しているとともに、上記第２凹所の深さよりも薄い第２素子形成膜とを含むことを特徴とする強磁性トンネル接合素子を用いた装置である。
請求項１２記載の発明は、上記第２凹所内の上記第２素子形成膜の表面に接続する配線をさらに含むことを特徴とする請求項１１記載の装置である。
【００２０】
請求項１３記載の発明は、上記多層膜は、上記第１の強磁性体層または上記第２の強磁性体層に隣接して積層された反強磁性体層をさらに含み、上記強磁性トンネル接合素子は、不揮発性磁気メモリ素子であることを特徴とする請求項９ないし１２のいずれかに記載の装置である。
この発明によれば、強磁性体層の磁気モーメントの保存特性を利用した不揮発な記憶が可能になる。メモリセルを形成することになる強磁性トンネル接合素子は良好な特性を有することができ、かつ、微細に形成することができるので、記憶特性が良好で、かつ、高集積化された磁気メモリ装置を実現できる。
【００２２】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る不揮発性磁気メモリ装置の製造方法を工程順に示す図解的な断面図である。
図１(a)に示すように、シリコン半導体などからなる基板１１上には、層間絶縁膜１２などが形成され、この層間絶縁膜１２にワードラインとしての第１の配線１３が図１の紙面に垂直な方向に沿って形成される。この第１の配線１３上にはさらに別の層間絶縁膜１４が形成され、この層間絶縁膜１４において第１の配線１３の上方に相当する所定の箇所には、底面において配線１３の上面を露出させる凹所１５（たとえば、平面視においてほぼ矩形の凹所（たとえば、０．６μｍ×０．６μｍ））が形成される。通常、第１の配線１３の長手方向に沿って、ほぼ等間隔で複数個の凹所１５が形成され、この複数個の凹所１５に個々のメモリセルが形成される。また、第１の配線１３は、通常、図１の左右方向に複数本が平行かつほぼ等間隔で配列されて形成される。これにより、基板１１を見下す平面視においてマトリクス状に配列された複数個のメモリセルが形成される。
【００２３】
凹所１５の形成は、第１のマスクを用いたフォトリソグラフィとドライエッチングによって行える。
凹所１５が形成された状態から、第１の配線１３の表面を洗浄した後、図１(b)に示すように、層間絶縁膜１４の表面および凹所１５内に強磁性トンネル接合素子を構成する多層膜１６（素子形成膜）が形成される。凹所１５の深さＤは、多層膜１６の膜厚Ｔよりも大きく定められていて、そのため、凹所１５内における多層膜１６の表面は、層間絶縁膜１４の表面よりも凹所１５の底面に近い位置（すなわち、低い位置）に位置することになる。凹所１５の深さＤは、第１の配線１３上の層間絶縁膜１４の膜厚に等しくなり、たとえば、０．３μｍ程度である。
【００２４】
多層膜１６は、凹所１５の底部において第１の配線１３の上面に接触する反強磁性体層２５と、この反強磁性体層２５上に堆積された第１の強磁性体層２１と、この第１の強磁性体層２１上に堆積されたトンネル絶縁層２３と、このトンネル絶縁層２３上に堆積された第２の強磁性体層２２とからなっている。
反強磁性体層２５は、たとえば、Ｍｎ−Ｆｅ合金からなり、第１および第２の強磁性体層２１，２２は、たとえば、Ｃｏ−Ｆｅ合金からなり、トンネル絶縁層２３は、たとえばアルミナ（Ａｌ2Ｏ3）からなる。これらは、たとえば、超真空スパッタ装置を用いて基板の表面全体に形成される。たとえば、反強磁性体層２５は１０nm程度の膜厚を有し、第１の強磁性体層２１は８nm程度の膜厚を有し、トンネル絶縁層２３は４．５nm程度の膜厚を有し、第２の強磁性体層２１は３nm程度の膜厚を有する。したがって、これらを積層した多層膜１６の膜厚は、０．１μｍ程度であり、凹所１５の深さＤ（たとえば０．３μｍ）よりも十分に薄い。
【００２５】
反強磁性体層２５は、外部磁界が加わっても磁気モーメントの変化しない層であり、この反強磁性体層２５に隣接する第１の強磁性体層２１は、一定方向の磁界を印加しながら、反強磁性体層２５上に形成される。したがって、第１の強磁性体層２１の磁気モーメントの方向は、全てのメモリセルにおいて同じ方向に固定される。
図１(b)の状態から、たとえば、粒径０．０５μｍのＳｉＯ2およびＡｌ2Ｏ3のＰＨ値９のコロイドサスペンションなどを用いた化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）により、凹所１５外の層間絶縁膜１４上の多層膜１６が除去され、凹所１５外において、層間絶縁膜１４が露出させられる（図１(c)参照）。このとき、凹所１５内の多層膜１６は、層間絶縁膜１４の表面よりも低い位置に表面が位置しているため、研磨を受けることなく凹所１５内に残留する。こうして、凹所１５内に化学的機械的研磨による損傷を受けることなくパターニングされた多層膜１６により構成される強磁性トンネル接合素子（不揮発性磁気メモリ素子：メモリセル）が得られる。
【００２６】
パターニングにイオンミリングを用いていないので、従来技術による問題を一気に解決できることは明らかであろう。すなわち、第１および第２の強磁性体層２１，２２間が再付着物により短絡されるという問題も、層間絶縁膜１４上に強磁性体材料が残留するという問題も生じない。
しかも、酸化シリコンなどからなる層間絶縁膜１４は、通常のフォトリソグラフィプロセスによって容易に微細加工することができるから、微細な凹所１５を形成することによって、微細な強磁性トンネル接合素子を形成して、メモリセルの集積度を高くすることができる。
【００２７】
図１(c)の工程に続いては、図１(d)に示すように、層間絶縁膜１４ならびに凹所１５内の多層膜１６の表面および端面１６ａに接するように、さらに別の層間絶縁膜１７が形成される。そして、この層間絶縁膜１７には、凹所１５の直上に、第２のマスクを用いたフォトリソグラフィによって、コンタクトホール１８が形成される。さらに、このコンタクトホール１８において、層間絶縁膜１７の表面に接続するビットラインとしての第２の配線１９が形成される。この第２の配線１９は、第１の配線１３と直交するように、図１の左右方向に延びて形成され、図１の紙面に垂直な方向に複数本が平行にほぼ等間隔で並設される。
【００２８】
こうして、複数本のワードラインとこれに直交する複数本のビットラインとが形成され、ワードラインとビットラインとの交差点において、ワードラインとビットラインとの間に挟まれた強磁性トンネル接合素子を有する磁気メモリ装置が構成されることになる。
このような構成の装置の駆動方法については、たとえば、Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic random access memory, Parkin et al., JOURNAL OF APPLIED PHYSICS, VOLUME 85, NUMBER 8, 15 APRIL 1999, PP.5828-5833に示されているように、当業者においてすでに実施可能であるので、ここでは説明を省略する。
【００２９】
図２は、この発明の第２の実施形態に係る製造方法を工程順に示す断面図である。この図２において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
この実施形態では、まず、図２(a)に示すように、層間絶縁膜１４に開口を形成する前に、この層間絶縁膜１４上に庇形成膜としての窒化シリコン膜（ＳｉＮ）３１が形成される。層間絶縁膜１４は、たとえば、酸化シリコン膜からなっているから、窒化シリコン膜３１は、層間絶縁膜１４に対してエッチング選択性がある。この窒化シリコン膜３１は、たとえば、プラズマＣＶＤ法により形成することができる。
【００３０】
次に、図２(b)に示すように、窒化シリコン膜３１において第１の配線１３の直上の位置（第１の配線１３の長手方向に間隔を開けた複数箇所。セル配置位置。）に開口３２（たとえば、０．６μｍ×０．６μｍの矩形）が形成される。この開口３２の形成は、たとえば、第１のマスクを用いたフォトリソグラフィとドライエッチングによって行うことができる。
さらに、図２(c)に示すように、層間絶縁膜１４の開口３２から露出している部分に対して、等方性のエッチング、または等方性エッチングおよび異方性エッチングの組み合わせによってエッチングを行い、窒化シリコン膜３１を庇状にする。すなわち、たとえば、ふっ酸を用いたウエットエッチングや異方性のドライエッチングによって、層間絶縁膜１４に、第１の配線１３を底部において露出させる凹所３５が形成される。このとき、層間絶縁膜１４は、開口３２の周縁において、窒化シリコン膜３１の下方に入り込んだ位置まで、オーバーエッチングされる。これにより、凹所３５の開口縁は、窒化シリコン膜３１の開口３２よりも広くなる。その結果、窒化シリコン膜３１の開口３２の周縁部は、層間絶縁膜１４の凹所３５に迫り出す庇状部３３をなす。この場合、凹所３５は、ほぼすり鉢状の形状となる。
【００３１】
層間絶縁膜１４のエッチング深さ（凹所３５の深さ）は、第１の配線１３上の層間絶縁膜１４の厚さ分となるが、多層膜１６の膜厚よりも深くなっている。たとえば、凹所３５の深さは、０．３μｍ程度とされる。
この状態から、第１の配線１３の上面部を洗浄し、図２(d)に示すように、多層膜１６が窒化シリコン膜３１上および凹所３５内に形成される。多層膜１６の構成および形成方法については、第１の実施形態の場合と同様にすればよい。
【００３２】
多層膜１６の形成の際、庇状部３３の働きにより、凹所３５内に形成される多層膜１６と、窒化シリコン膜３１上（すなわち、凹所３５外）に形成される多層膜１６とが、分断される。その結果、凹所３５内に形成された多層膜１６の端面１６ａは、凹所３５のすり鉢状の側壁に対向することになる。
多層膜１６と膜厚と凹所３５の深さとの関係は、上述の第１の実施形態の場合と同様に定められている。すなわち、凹所３５の深さは、多層膜１６の膜厚よりも深く定められている。
【００３３】
したがって、凹所３５内の多層膜１６の表面は、窒化シリコン膜３１の表面よりも低い位置にあり、さらに、この実施形態では、層間絶縁膜１４の表面よりも低い位置にある。
次いで、図２(e)に示すように、たとえば、粒径０．０５μｍのＳｉＯ2およびＡｌ2Ｏ3のＰＨ値９のコロイドサスペンションなどを用いた化学的機械的研磨によって、窒化シリコン膜３１上の多層膜１６および窒化シリコン膜３１の表層部が除去される。このとき、凹所３５内の多層膜１６の表面は、層間絶縁膜１４の表面よりも低いので、凹所３５内にのみ損傷のない多層膜１６が残されることになる。この凹所３５内に残された多層膜１６が、強磁性トンネル接合素子（メモリセル）を構成することになる。こうして、イオンミリングによることなく、多層膜１６をパターニングできる。
【００３４】
その後は、図２(f)に示すように、たとえば、ウエットエッチングにより窒化シリコン膜３１が除去され、多層膜１６の表面を洗浄した後、ビットラインとなる第２の配線１９が多層膜１６の表面に接続するように形成される。凹所３５内の多層膜１６の端面１６ａは、凹所３５の側壁に対向しているので、上述の第１の実施形態の場合のような層間絶縁膜１７は不要である。すなわち、上述の第１の実施形態の場合には、多層膜１６の端面１６ａが上方を向いているため、層間絶縁膜１４上に直接第２の配線１９を形成すれば、第１および第２の強磁性体層２１，２２間を短絡してしまうため、層間絶縁膜１７が必須となっている。上記の第２の実施形態では、このような層間絶縁膜１７の形成およびコンタクトホール１８の形成工程を省くことができる。これにより、マスク工程を少なくすることができるから、製造工程が簡単になる。のみならず、コンタクトホール１８の形成時のマスクずれの余裕を考慮する必要がなくなるから、メモリセルの集積度を高めることができる。このようにして低コストで大容量のメモリ装置を実現できる。
【００３５】
図３は、この発明の第３の実施形態に係る製造方法を説明するための断面図である。この図３において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
この第３の実施形態は、層間絶縁膜１４に、第１の配線１３を底面において露出させる凹所３８を形成する際に、この凹所３８の側壁を、逆テーパー形状（すなわち、開口縁に向かうに従って狭まる形状）とし、凹所３８の開口縁が庇状部３９をなすようにした点に特徴がある。
【００３６】
このようにしても、凹所３８の内部と外部とで多層膜１６を分断して形成することができる。これにより、第２の実施形態の場合と同様に、層間絶縁膜１７（図１参照）を形成することなく、層間絶縁膜１４上に直接第２の配線１９を形成することができる。そして、この実施形態では、窒化シリコン膜３１の形成、開口３２の形成および窒化シリコン膜３１の除去の各工程（図２参照）が不要であるので、第２の実施形態の場合よりも、工程をさらに簡単にすることができる。
【００３７】
逆テーパー形状の側壁３８ａを有する凹所３８は、たとえば、側壁付着物が付きやすい条件での等方性ドライエッチングにより形成することができる。
図４(a)〜(d)および図５(e)〜(g)は、この発明の第４の実施形態に係る磁気メモリ装置の製造方法を工程順に示す断面図である。この実施形態において、上述の図１に示された各部に対応する部分には、図１の場合と同じ参照符号を付して示す。
【００３８】
まずこの実施形態によって作製される磁気メモリ装置の最終形態を図５(g)を参照して説明する。
この磁気メモリ装置は、セル選択用のＭＯＳ型トランジスタ４０を半導体基板１１上に有している。すなわち、半導体基板１１上には、一対の不純物拡散領域（ソース領域およびドレイン領域）４２，４３が間隔を開けて形成されており、これらの間の半導体基板１の表面には、絶縁膜４１を挟んでワードライン４５が図５の紙面に垂直な方向に沿って設けられている。このワードライン４５の長手方向に沿って同様の構造のＭＯＳトランジスタ４０が複数個設けられている。そして、このような構造が、図５の左右方向に複数個並列に設けられている。
【００３９】
さらに、半導体基板１１上に形成された層間絶縁膜４６上には、ワードライン４５に沿ってコントロールライン４７が配置されている。このコントロールライン４７の上方には、層間絶縁膜４８を挟んで、多層膜１６からなる強磁性トンネル接合素子が設けられている。多層膜１６と層間絶縁膜４８との間には、下部電極４９が設けられており、この下部電極４９は、プラグ５０に接続されている。このプラグ５０は、層間絶縁膜４６に形成されたコンタクトホール４６ａを介して、不純物拡散領域４２に接続されている。
【００４０】
一方、多層膜１６において上方側に位置する第２の強磁性体層２２には、ビットライン５１が接続されている。このビットライン５１は、ワードライン４５およびコントロールライン４７に直交する方向に沿って形成されている。このようなビットライン５１は、図５の紙面に垂直な方向に複数本設けられており、ビットライン５１とワードライン４５およびコントロールライン４７との交差部にメモリセルが設けられる構成となっている。
【００４１】
この構成により、第１の強磁性体層２１の磁気モーメントの方向は、反強磁性体層２５によって保持される。その一方で、第２の強磁性体層２２の磁気モーメントの方向は、ビットライン５１およびコントロールライン４７に適切な方向および大きさの電流を印加することにより、アンペールの法則に従って生じる磁界によって、反転させることができる。すなわち、第２の強磁性体層２２の磁気モーメントの方向を変化させることによって、第１および第２の強磁性体層２１，２２の磁気モーメントを平行または反平行の状態とすることができる。
【００４２】
そこで、ワードライン４５に読出電圧を印加してＭＯＳトランジスタ４０を導通させ、ビットライン５１に適切な電圧を印加すると、第１および第２の強磁性体層２１，２２の磁気モーメントが平行か反平行かに応じた大きさのトンネル電流が流れる。この電流の大きさを検出することにより、情報の読出を行える。
次に、図４(a)から順に参照して、この磁気メモリ装置の製造方法を説明する。
【００４３】
半導体基板１１上のＭＯＳトランジスタ４０、ワードライン４５、層間絶縁膜４６、コントロールライン４７、プラグ５０および層間絶縁膜４８などは、通常の半導体プロセスにより形成される。そして、層間絶縁膜４８には、各メモリセルごとに、プラグ５０およびコントロールライン４７の直上（ビットライン５１との交差位置）を含む領域に、第１のマスクを用いたフォトリソグラフィとエッチングによって、凹所５５が形成される。
【００４４】
この凹所５５には、第２のマスクを用いたフォトリソグラフィとエッチングによって、プラグ５０の直上の位置に、このプラグ５０の上面を露出させる開口５６が形成される。この状態が、図４(a)に示されている。
次に、プラグ５０の上面を洗浄した後、図４(b)に示すように、凹所５５の内外の表面に、たとえば、Ｔｉ／Ｐｄからなる下部電極膜４９Ａが形成される。この下部電極膜４９Ａの形成には、たとえば、超真空スパッタ装置を使用できる。
【００４５】
次いで、図４(c)に示すように、化学的機械的研磨によって、凹所５５の外部の層間絶縁膜４８上の下部電極膜４９Ａが除去されて、凹所５５の内壁を覆う下部電極４９が形成される。この下部電極４９は、開口５６においてプラグ５０に接続されることになる。
続いて、図４(d)に示すように、層間絶縁膜５７が形成され、この層間絶縁膜５７には、第３のマスクを用いたフォトリソグラフィとエッチングとによって、コントロールライン４７の直上に対応した位置に、多層膜１６の膜厚よりも深い凹所５８（たとえば、深さ０．３μｍ）が形成される。この凹所５８は、その底部において、下部電極４９を露出させるようになっている。
【００４６】
そして、図５(e)に示すように、凹所５８の内外に多層膜１６を構成する反強磁性体層２５、第１の強磁性体層２１、トンネル絶縁層２３および第２の強磁性体層２２が積層される。このとき、多層膜１６の表面は、凹所５８外の層間絶縁膜５７の表面よりも低い位置にある。多層膜１６を構成する各膜の形成には、超真空スパッタ装置を適用でき、また、各膜の材料および膜厚は、上述の第１の実施形態の場合と実質的に同様である。
【００４７】
次に、図５(f)に示すように、化学的機械的研磨によって、凹所５８外の多層膜１６が選択的に除去され、凹所５８内に多層膜１６がパターン化されて残され、強磁性トンネル接合素子が形成される。
この後は、図５(g)に示すように、別の層間絶縁膜５９が形成され、多層膜１６を露出させるコンタクトホール６０が形成される。そして、このコンタクトホール６０を介して多層膜１６に接続するようにビットライン５１が形成される。
【００４８】
このようにして、この実施形態においても、イオンミリングを用いることなく多層膜１６をパターニングできるから、良好な特性の強磁性トンネル接合素子を形成できる。また、多層膜１６は、酸化シリコン膜などからなる層間絶縁膜５７の微細加工精度に対応した微細なパターニングが可能であるから、高集積化された磁気メモリ装置を実現できる。
図６は、図４および図５に示された第４の実施形態の変形例を説明するための断面図である。この変形例では、層間絶縁膜４８に形成される凹所５５（第１凹所）の表面に、多層膜１６を構成する膜（構成層）のうち、反強磁性体層２５、第１の強磁性体層２１およびトンネル絶縁層２３の３層の膜（第１素子形成膜）が形成されていて、層間絶縁膜５７の凹所５８（第２凹所）内には、第２の強磁性体層２２のみ（第２素子形成膜）が形成されている。
【００４９】
すなわち、反強磁性体層２５、第１の強磁性体層２１およびトンネル絶縁層２３が形成された後に化学的機械的研磨を行う。その後に、層間絶縁膜５７を形成し、この層間絶縁膜５７に凹所５８を形成し、第２の強磁性体層２２を成膜した後に、さらに、化学的機械的研磨により、凹所５８外の第２の強磁性体層２２を除去する。この場合に、凹所５５は、反強磁性体層２５、第１の強磁性体層２１およびトンネル絶縁層２３の総膜厚よりも深く形成されている必要があり、凹所５８は、第２の強磁性体層２２の膜厚よりも深く形成されている必要がある。凹所５５，５８を連続した１つの凹所として把握すれば、多層膜１６の表面は、この凹所の開口縁から窪んだ表面をなす。
【００５０】
なお、この変形例をさらに変形して、凹所５５には反強磁性体層２５および第１の強磁性体層２１を形成し、凹所５８には、トンネル絶縁層２３および第２の強磁性体層２２を形成するようにすることもできる。さらには、凹所５５に反強磁性体層２５を形成するとともに、凹所５５に第１の強磁性体層２１、トンネル絶縁層２３および第２の強磁性体層を形成するようにしてもよい。いずれの場合にも、各凹所内に形成される素子形成膜は、当該凹所の深さよりも薄い膜厚を有するようにしなければならない。
【００５１】
以上、この発明の４つの実施形態について説明したが、この発明は、他の形態で実施することも可能である。たとえば、上記の第４の実施形態に、図２または図３にそれぞれ示された第２または第３の実施形態の手法を適用して、層間絶縁膜５７の凹所５８の開口縁に庇状部を設け、層間絶縁膜５９およびコンタクトホール６０の形成プロセスを省いてもよい。
また、上述の実施形態では、強磁性トンネル接合素子を構成する多層膜が、第１および第２の強磁性体層２１，２２、トンネル絶縁層２３および反強磁性体層２５からなる場合について説明したが、多層膜の構成はこれに限定されるものではない。たとえば、上部電極膜と下部電極膜とを上下に有するものであってもよいし、反強磁性体層／強磁性体層／反強磁性体層／強磁性体層／トンネル絶縁層／強磁性体層のような積層構造の多層膜が適用されてもよい。
【００５２】
また、上述の実施形態では、磁気メモリ装置の製造方法について説明したが、この発明の方法は、磁気ヘッドなどの他の装置にも適用できる。磁気ヘッドにこの発明が適用される場合には、多層膜の構成は、たとえば、強磁性体層／トンネル絶縁層／強磁性体層のような積層構造であってもよく、反強磁性体層は必要ではない。また、図７に示された積層構造の多層膜を適用してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る不揮発性磁気メモリ装置の製造方法を工程順に示す図解的な断面図である。
【図２】この発明の第２の実施形態に係る製造方法を工程順に示す断面図である。
【図３】この発明の第３の実施形態に係る製造方法を説明するための断面図である。
【図４】この発明の第４の実施形態に係る磁気メモリ装置の製造方法を工程順に示す断面図である。
【図５】図４の工程に続く工程を示す断面図である。
【図６】図４および図５に示された第４の実施形態の変形例を説明するための断面図である。
【図７】強磁性トンネル接合素子を構成する多層膜のパターニングに関する従来技術を説明するための断面図である。
【図８】図７の従来技術の問題点を説明するための断面図である。
【符号の説明】
１１ 基板
１３ 第１の配線
１４ 層間絶縁膜（絶縁層）
１５ 凹所
１６ 多層膜
１６ａ 端面
１７ 層間絶縁膜
１８ コンタクトホール
１９ 第２の配線
２１ 強磁性体層
２２ 強磁性体層
２３ トンネル絶縁層
２５ 反強磁性体層
３１ 窒化シリコン膜
３２ 開口
３３ 庇状部
３５ 凹所（すり鉢状）
３８ 凹所（逆テーパー状）
３９ 庇状部
４０ ＭＯＳトランジスタ
４５ ワードライン
４６ 層間絶縁膜
４６ａ コンタクトホール
４７ コントロールライン
４８ 層間絶縁膜（絶縁層）
４９ 下部電極
５０ プラグ
５１ ビットライン
５５ 凹所
５６ 開口
５７ 層間絶縁膜（絶縁層）
５８ 凹所
５９ 層間絶縁膜
６０ コンタクトホール
Claims (13)
- 基板上の絶縁層に所定深さの凹所を形成する工程と、
上記絶縁層上および上記凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部または全部を含み、上記凹所の深さよりも薄い所定厚さの素子形成膜を形成する工程と、
化学的機械的研磨により、上記凹所外の上記絶縁層の表面に存在する上記素子形成膜を除去して、上記凹所内に素子形成膜を残し、上記凹所内の領域に強磁性トンネル接合素子を形成する工程と、
上記絶縁層および上記素子形成膜上に、当該素子形成膜の端面に接する層間絶縁膜を形成する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法。 - 基板上の絶縁層の上に、当該絶縁層に対してエッチング選択性のある庇形成膜を形成する工程と、
上記絶縁層に所定深さの凹所を形成する工程であって、上記庇形成膜に開口を形成し、この開口を通して上記絶縁層を上記庇形成膜の開口の周縁部に入り込む位置までオーバーエッチングすることにより、上記凹所を形成するとともに、当該庇形成膜の開口の周縁部を上記凹所の開口縁に形成された庇状部とする工程と、
上記絶縁層上および上記凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部または全部を含み、上記凹所の深さよりも薄い所定厚さの素子形成膜を、上記庇状部によって上記凹所の内部の部分と上記凹所の外部の部分とに分断され、上記凹所の内部の部分の端面が上記凹所の側壁に対向するように形成する工程と、
化学的機械的研磨により、上記凹所外の上記絶縁層の表面に存在する上記素子形成膜を除去して、上記凹所内に素子形成膜を残し、上記凹所内の領域に強磁性トンネル接合素子を形成する工程と、
上記庇形成膜を除去する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法。 - 上記絶縁層が酸化シリコン膜からなり、上記庇形成膜が窒化シリコン膜からなることを特徴とする請求項２記載の方法。
- 基板上の絶縁層に所定深さの凹所を形成する工程と、
上記凹所の側壁を逆テーパー形状とすることによって、上記凹所の開口縁に庇状部を形成する工程と、
上記絶縁層上および上記凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部または全部を含み、上記凹所の深さよりも薄い所定厚さの素子形成膜を、上記庇状部によって上記凹所の内部の部分と上記凹所の外部の部分とに分断され、上記凹所の内部の部分の端面が上記凹所の側壁に対向するように形成する工程と、
化学的機械的研磨により、上記凹所外の上記絶縁層の表面に存在する上記素子形成膜を除去して、上記凹所内に素子形成膜を残し、上記凹所内の領域に強磁性トンネル接合素子を形成する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法。 - 上記凹所内に残された素子形成膜の表面に接続する配線を形成する工程をさらに含むことを特徴とする請求項１ないし４のいずれかに記載の方法。
- 基板上の絶縁層に所定深さの第１凹所を形成する工程と、
上記絶縁層上および上記第１凹所内に、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部を含み、上記第１凹所の深さよりも薄い所定厚さの第１素子形成膜を形成する工程と、
化学的機械的研磨により、上記第１凹所外の上記絶縁層の表面に存在する上記第１素子形成膜を除去して、上記第１凹所内に第１素子形成膜を残す工程と、
上記絶縁層および上記第１素子形成膜上に層間絶縁膜を形成する工程と、
上記層間絶縁膜に、底部において上記第１素子形成膜を露出させる第２凹所を形成する工程と、
上記層間絶縁膜上および上記第２凹所内に、上記多層膜の構成層の残部を含み、上記第２凹所の深さよりも薄い第２素子形成膜を形成する工程と、
化学的機械的研磨により、上記第２凹所外の上記層間絶縁膜の表面に存在する上記第２素子形成膜を除去して、上記第２凹所内に上記第２素子形成膜を残し、上記多層膜からなる強磁性トンネル接合素子を形成する工程とを含むことを特徴とする強磁性トンネル接合素子を用いた装置の製造方法。 - 上記第２凹所内に残された第２素子形成膜の表面に接続する配線を形成する工程をさらに含むことを特徴とする請求項６に記載の方法。
- 上記多層膜は、上記第１の強磁性体層または上記第２の強磁性体層に隣接して積層された反強磁性体層を含み、
上記強磁性トンネル接合素子は、不揮発性磁気メモリ素子であることを特徴とする請求項１ないし７のいずれかに記載の方法。 - 基板上に形成され、凹所を有する絶縁層と、
この絶縁層の上記凹所内の領域に形成され、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含み、上記凹所の開口縁から窪んだ表面を有する多層膜からなる強磁性トンネル接合素子と、
上記多層膜の表面および端面ならびに上記絶縁層の上記凹所外の表面に接して形成された層間絶縁膜とを含むことを特徴とする強磁性トンネル接合素子を用いた装置。 - 上記凹所内の強磁性トンネル接合素子を形成する多層膜の表面に接続する配線をさらに含むことを特徴とする請求項９記載の装置。
- 基板上に形成され、所定深さの第１凹所を有する絶縁層と、
この絶縁層の上記第１凹所内の領域に形成され、第１の強磁性体層、第２の強磁性体層、ならびにこれら第１および第２の強磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の構成層の一部を含み、上記第１凹所の開口縁から窪んだ表面を有する第１素子形成膜と、
上記絶縁層および上記第１素子形成膜上に形成され、底部において上記第１素子形成膜を露出させる第２凹所を有する層間絶縁膜と、
上記第２凹所内に形成され、上記多層膜の構成層の残部を含み、上記第１素子形成膜とともに強磁性トンネル接合素子を形成しているとともに、上記第２凹所の深さよりも薄い第２素子形成膜とを含むことを特徴とする強磁性トンネル接合素子を用いた装置。 - 上記第２凹所内の上記第２素子形成膜の表面に接続する配線をさらに含むことを特徴とする請求項１１記載の装置。
- 上記多層膜は、上記第１の強磁性体層または上記第２の強磁性体層に隣接して積層された反強磁性体層をさらに含み、
上記強磁性トンネル接合素子は、不揮発性磁気メモリ素子であることを特徴とする請求項９ないし１２のいずれかに記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35329599A JP3854767B2 (ja) | 1999-12-13 | 1999-12-13 | 強磁性トンネル接合素子を用いた装置、およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35329599A JP3854767B2 (ja) | 1999-12-13 | 1999-12-13 | 強磁性トンネル接合素子を用いた装置、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168418A JP2001168418A (ja) | 2001-06-22 |
| JP3854767B2 true JP3854767B2 (ja) | 2006-12-06 |
Family
ID=18429880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35329599A Expired - Fee Related JP3854767B2 (ja) | 1999-12-13 | 1999-12-13 | 強磁性トンネル接合素子を用いた装置、およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3854767B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653154B2 (en) * | 2001-03-15 | 2003-11-25 | Micron Technology, Inc. | Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure |
| JP2002314049A (ja) * | 2001-04-18 | 2002-10-25 | Nec Corp | 磁性メモリ及びその製造方法 |
| JP5019681B2 (ja) * | 2001-04-26 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP2003086772A (ja) * | 2001-09-07 | 2003-03-20 | Canon Inc | 磁気メモリ装置およびその製造方法 |
| JP2003133529A (ja) * | 2001-10-24 | 2003-05-09 | Sony Corp | 情報記憶装置およびその製造方法 |
| US6943038B2 (en) * | 2002-12-19 | 2005-09-13 | Freescale Semiconductor, Inc. | Method for fabricating a flux concentrating system for use in a magnetoelectronics device |
| US7144744B2 (en) * | 2004-10-27 | 2006-12-05 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory device structures and methods for fabricating the same |
| US7919794B2 (en) * | 2008-01-08 | 2011-04-05 | Qualcomm, Incorporated | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell |
| US7579197B1 (en) * | 2008-03-04 | 2009-08-25 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
| US8634231B2 (en) | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
| US7781231B2 (en) | 2008-03-07 | 2010-08-24 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction device |
| JP2009224477A (ja) * | 2008-03-14 | 2009-10-01 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| US9368716B2 (en) * | 2009-02-02 | 2016-06-14 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ |
| JP2011238679A (ja) | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | 磁気記憶装置の製造方法及び磁気記憶装置 |
| JP2012043854A (ja) | 2010-08-16 | 2012-03-01 | Fujitsu Semiconductor Ltd | 磁気トンネル接合素子及びその製造方法 |
| KR101884201B1 (ko) | 2011-06-07 | 2018-08-01 | 삼성전자주식회사 | 자성 패턴 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법 |
| CN102938257B (zh) * | 2011-08-15 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 磁隧道结、其制作方法及含磁隧道结的存储单元 |
| CN103066199B (zh) * | 2011-10-19 | 2016-03-30 | 中芯国际集成电路制造(北京)有限公司 | 一种新型的磁隧穿结器件及其制造方法 |
| KR102099191B1 (ko) | 2013-03-15 | 2020-05-15 | 인텔 코포레이션 | 내장된 자기 터널 접합을 포함하는 로직 칩 |
| CN111613661B (zh) * | 2019-02-22 | 2024-03-26 | 中国科学院物理研究所 | 隧道结、其制备方法和应用 |
| CN112951875A (zh) * | 2019-11-26 | 2021-06-11 | 中芯国际集成电路制造(上海)有限公司 | 磁随机存取存储器及其形成方法 |
-
1999
- 1999-12-13 JP JP35329599A patent/JP3854767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168418A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3854767B2 (ja) | 強磁性トンネル接合素子を用いた装置、およびその製造方法 | |
| US8828742B2 (en) | Method of manufacturing magnetoresistive effect element that includes forming insulative sidewall metal oxide layer by sputtering particles of metal material from patterned metal layer | |
| KR101266656B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7285811B2 (en) | MRAM device for preventing electrical shorts during fabrication | |
| JP4186046B2 (ja) | Ｍｒａｍ電極用保護構造 | |
| US6623987B2 (en) | Passivated magneto-resistive bit structure and passivation method therefor | |
| KR101036703B1 (ko) | Ｍｒａｍ 장치들의 전자기 소자들의 상부의 도전 층들을접촉하는 방법 | |
| KR100746021B1 (ko) | 감소된 비트 라인 저항을 가진 자기 임의 접근 메모리어레이들 및 이를 제조하는 방법 | |
| US20050207217A1 (en) | Layered magnetic structures having improved surface planarity for bit material deposition | |
| JP2004128229A (ja) | 磁性メモリ及びその製造方法 | |
| US7569401B2 (en) | Magnetic random access memory cells having split subdigit lines having cladding layers thereon and methods of fabricating the same | |
| KR101096343B1 (ko) | 반도체 소자의 위에 놓여지는 전극과 전기적 통신을 하는 방법 및 구조 | |
| US7723827B2 (en) | Semiconductor storage device and production method therefor | |
| KR20090014958A (ko) | 자기 기억 장치의 제조 방법 및 자기 기억 장치 | |
| WO2005096371A1 (en) | Method of fabricating a mram device | |
| JP2002538614A5 (ja) | ||
| US20060141737A1 (en) | Planar magnetic tunnel junction substrate having recessed alignment marks | |
| EP1304737A2 (en) | Magnetic memory and method of its manufacture | |
| JP2003086773A (ja) | 磁気メモリ装置およびその製造方法 | |
| KR20030078136A (ko) | 마그네틱 램의 제조방법 | |
| JP3872936B2 (ja) | 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 | |
| JP2003086772A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP2004047966A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2005183579A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN113838968A (zh) | 具有缓冲层的磁性隧道结存储器单元及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |