JP3872936B2 - 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 - Google Patents
磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 Download PDFInfo
- Publication number
- JP3872936B2 JP3872936B2 JP2000200120A JP2000200120A JP3872936B2 JP 3872936 B2 JP3872936 B2 JP 3872936B2 JP 2000200120 A JP2000200120 A JP 2000200120A JP 2000200120 A JP2000200120 A JP 2000200120A JP 3872936 B2 JP3872936 B2 JP 3872936B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring electrode
- opening
- forming
- layer
- spacer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000694 effects Effects 0.000 title claims description 50
- 230000005294 ferromagnetic effect Effects 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000007772 electrode material Substances 0.000 claims description 12
- 230000005291 magnetic effect Effects 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 5
- 239000011800 void material Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 133
- 239000010410 layer Substances 0.000 description 76
- 229910020598 Co Fe Inorganic materials 0.000 description 12
- 229910002519 Co-Fe Inorganic materials 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000000992 sputter etching Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 239000010409 thin film Substances 0.000 description 8
- 229910003271 Ni-Fe Inorganic materials 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- -1 CuPd Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 101100264195 Caenorhabditis elegans app-1 gene Proteins 0.000 description 1
- 229910003336 CuNi Inorganic materials 0.000 description 1
- 229910016551 CuPt Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Landscapes
- Hall/Mr Elements (AREA)
- Magnetic Heads (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高密度磁気ディスク装置における再生用磁気ヘッド，メモリ装置，及び磁界センサ等に使用される磁気抵抗効果素子の製造方法に関する。また本発明は、特に強磁性トンネル磁気抵抗効果を利用してメモリ等を構成する強磁性トンネル接合素子に関する。
【０００２】
【従来の技術】
強磁性体薄膜を用いた磁気抵抗効果素子は、磁気ヘッドや磁気センサ等に用いられているが、近年その応用として、半導体基板上の磁気記録素子である磁気ランダムアクセスメモリ（以下、ＭＲＡＭと略記）が提案されている。このＭＲＡＭは、高速動作，大容量，不揮発性を特徴とする次世代半導体メモリ装置として注目されている。
【０００３】
磁気抵抗効果とは、強磁性体に磁場を印加すると強磁性体の磁化の向きに応じて電気抵抗が変化する現象である。この現象を利用し、磁化の向きを情報の記録に用い、それに対応する電気抵抗の大小で情報を読み出すことにより、メモリ装置（ＭＲＡＭ）として動作させることができる。
【０００４】
この磁気抵抗効果を示す素子として、２つの強磁性金属層の間に１層の非磁性絶縁体を挿入したサンドイッチ構造からなる強磁性トンネル接合（以下、ＭＴＪと略記）において、膜面に垂直なトンネル電流に対して示す強磁性トンネル磁気抵抗効果（以下、ＴＭＲ効果と略記）を利用した強磁性トンネル接合素子（以下、ＴＭＲ素子と略記）が、２０％以上の磁気抵抗変化率が得られるようになったことから（J.App1.Phys.79,4724(1996)）、ＭＲＡＭへの応用の可能性が高まり、注目を集めている。
【０００５】
ところで、ＭＲＡＭにＴＭＲ素子を用いる場合、その大きさが１μｍより小さい所謂サブミクロンサイズとなり、そのための微細加工が必要となる。このような微細加工方法の概略を示したのが図５である。
【０００６】
まず、図５（ａ）に示すように、基板５０１上に配線電極のうちＭＴＪ部の下側の強磁性層と接続する下部配線電極５０２を形成した後、ＭＴＪ部を構成する強磁性体薄膜及びトンネルバリア薄膜のトンネル磁気抵抗効果膜５０７（以下、この積層膜をＴＭＲ膜と略記）を成膜する。次いで、図５（ｂ）に示すように、フォトリソグラフィ等で形状を規定するマスク５０９を形成し、その形状にＴＭＲ膜５０７をエッチングすることにより所定の形状のＭＴＪ部を形成する。次いで、図５（ｃ）に示すように、層間絶縁膜５０４の形成とＭＴＪ部への接続孔５１０を開口した後、上部配線電極５０８の形成を行う。
【０００７】
このような微細加工方法において、素子のばらつきや不良の発生といった問題を左右する重要な点は、ＴＭＲ膜５０７のエッチングによるＭＴＪ部の形成と、それへの微細接続孔５１０の開口である。
【０００８】
ＴＭＲ膜のエッチングには、現在のところイオンミリング法を用いるのが一般的である。イオンミリング法とは、高エネルギーで加速したＡｒを被加工物にぶつけてその原子を飛ばすことによりエッチングを行う、いわゆる物理的なスパッタリング法である。このようなイオンミリング法を用いた場合、加工の際に被加工物質が残渣としてＭＴＪ部の側面やマスク材の側面或いは加工装置中に再付着する。そして、この残渣の除去は極めて困難であった。
【０００９】
なお、半導体分野における薄膜のエッチングには通常、ハロゲンガスを利用したＲＩＥ法やＣＤＥ法といった化学的エッチング法が用いられるが、ＴＭＲ膜に用いられる強磁性材料であるＦｅ，Ｎｉ，Ｃｏ等は、そのハロゲン化物の蒸気圧が低いことから化学的エッチング法でエッチングすることが難しく、そのため物理的スパッタリング法であるイオンミリング法を用いざるを得なかった。
【００１０】
また、微細なＭＴＪ部に接続孔を開口する場合、例えばＭＴＪ部の大きさが０．１５μｍ×０．２μｍとすると、一辺が０．１５μｍより小さい接続孔を開けることになり、例えばこの開口寸法を０．１μｍ×０．１５μｍとすると、位置合わせの精度が±０，０２５μｍと非常に厳しくなる。現行の露光装置でこの合わせ精度を実現するのは非常に難しく、逆に合わせ精度を緩くすると接続孔の面積が小さくなり、その開口の加工が困難になると同時に、配線電極との接続抵抗が大きくなる。
【００１１】
【発明が解決しようとする課題】
このように従来、サブミクロンサイズの微細なＴＭＲ素子を作製するには、イオンミリング法によるＴＭＲ膜の加工が必要となるが、イオンミリング法では加工の際に被加工物質が残渣としてＭＴＪ部の側面やマスク材の側面或いは加工装置中に再付着するという問題があった。また、回路の集積度が高くなり素子がサブミクロンサイズに小さくなると、接続孔を形成することが困難になるという問題があった。
【００１２】
なお、上記の問題はＴＭＲ素子に限らず、巨大磁気抵抗効果（以下、ＧＭＲ効果と略記）を用いた素子（以下、ＧＭＲ素子と略記）に関しても同様に言えることである。
【００１３】
本発明は、このような技術的課題を解決するためになされたものであり、その目的とするところは、ＴＭＲやＧＭＲ等の磁気抵抗効果部の加工にイオンミリング法を用いず、また微細な磁気抵抗効果部であっても上部配線電極との接続を確実に取ることができ、歩留まりや再現性に優れ、安価なＴＭＲ素子やＧＭＲ素子を製造することのできる磁気抵抗効果素子の製造方法を提供することにある。
【００１４】
また、本発明の他の目的は、サブミクロンサイズに小さくなっても安価に作製することのできるＴＭＲ効果を利用した強磁性トンネル接合素子を提供することにある。
【００１５】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
【００１８】
即ち本発明は、第１の配線電極と第２の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、基板上に第１の配線電極を形成する工程と、第１の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達し、且つ上部は大きく下部は小さくその断面が順テーパ形状になった開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第１の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第１の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第２の配線電極を形成する工程とを含むことを特徴とする。
【００１９】
また本発明は、第１の配線電極と第２の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、基板上に第１の配線電極を形成する工程と、第１の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達する開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第１の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第１の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口をその断面が順テーパ形状となるように加工する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第２の配線電極を形成する工程とを含むことを特徴とする。
【００２０】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
(1) 磁気抵抗効果部を構成する非磁性層は、絶縁体からなりトンネルバリア層として機能するものであること。
【００２１】
(2) 磁気抵抗効果部は、非磁性層の絶縁体薄膜を強磁性の導電体薄膜で挟んだものであり、該磁気抵抗効果部を形成する際に、非磁性の絶縁体薄膜を強磁性の導電体薄膜よりも外側に延在させて形成すること。
【００２２】
また本発明は、基板上に形成された第１の配線電極と、この第１の配線電極上に形成された開口を有するスペーサ層と、このスペーサ層上に該スペーサ層の開口の内側に一部延在するように形成された絶縁膜と、前記スペーサ層の開口内に位置する第１の配線電極上に前記絶縁膜の開口とほぼ同じ大きさに形成された、非磁性のトンネルバリア層を強磁性の導電層で挟んだ強磁性トンネル接合部と、この強磁性トンネル接合部上に形成された第２の配線電極とを具備してなる強磁性トンネル接合素子であって、前記トンネルバリア層は前記強磁性導電層よりも外側に延在するように設けられていることを特徴とする。ここで望ましくは、前記強磁性トンネル接合部は、中央部よりも周辺部の方で膜厚が薄く形成されている。
【００２３】
（作用）
本発明によれば、第１の配線電極上に磁気抵抗効果部の厚さよりも厚いスペーサ層と絶縁膜を形成し、スペーサ層及び絶縁膜の双方に絶縁膜よりもスペーサ層の方が大径となる開口を形成した状態で、強磁性層及び非磁性層からなる積層構造を堆積して磁気抵抗効果部を形成することにより、磁気抵抗効果部を必要な部分にスパッタリング法等により形成することができ、その後の加工を省略することができる。
【００２４】
つまり、磁気抵抗効果部をイオンミリング等のエッチングによって加工するのではなく、絶縁膜の庇を有するスペーサ膜の開口内にスパッタリング法等により形成することができ、これにより、被加工物質が残渣として側面に残ることもなく、良質の磁気抵抗効果部を作製することが可能となる。しかも、磁気抵抗効果部を作製する前に絶縁膜に開口を設けているので、絶縁膜の開口と磁気抵抗効果部はセルフアラインに形成されることになり、サブミクロンサイズになっても磁気抵抗効果部と第２の配線電極との接続を確実に行うことが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００２６】
図１は、本発明の一実施形態に係わる強磁性トンネル接合素子の基本的な製造工程を示す断面図である。この図を参照して、本発明の基本原理と構成を説明する。
【００２７】
まず、図１（ａ）に示すように、基板１０１上に下部配線電極（第１の配線電極）１０２を形成し、その上にスペーサ層１０３と絶縁膜１０４の２層構造を積層する。次いで、図１（ｂ）に示すように、絶縁膜１０４とスペーサ層１０３の２層を貫くように開口部１０５を形成する。このとき、絶縁膜下に空隙１０６ができるようにスペーサ層１０３に横方向のエッチングを施しておく。
【００２８】
次いで、図１（ｃ）に示すように、スペーサ層１０３の開口部１０５内にＴＭＲ膜１０７を、例えばスパッタリング法により成膜する。このとき、スペーサ層１０３の厚さをＴＭＲ膜１０７より厚くしておくと、絶縁膜下の空隙１０６により、ＴＭＲ膜１０７が開口部１０５内の下部配線電極１０２上と絶縁膜１０４上とは分離して成膜される。開口部１０５内のＴＭＲ膜１０７の形状は絶縁膜１０４の開口形状で規定され、イオンミリング法を使わずに微細なＭＴＪ部を形成することができる。
【００２９】
次いで、図１（ｄ）に示すように、開口部１０５を上部配線電極材料で埋めこむ。このとき、絶縁膜１０４に形成した開口部１０５を、予め上部が大きく下部が小さくその断面が順テーパとなるようにしておくことにより、絶縁膜１０４上の電極材料と開口部１０５を埋め込んだ電極材料とが断線することなく接続することになる。その後、所定形状に上部配線電極（第２の配線電極）１０８を加工することにより、ＭＴＪ部上にサブミクロンの接続孔を開口することなくＭＴＪ部から上部配線電極１０８を取り出すことができるようになる。この際、ＭＴＪ脇には空隙が形成される。
【００３０】
なお、上部配線電極１０８の形成方法の別の例として、埋め込みの際にフォトレジスト等で形状を規定してリフトオフ法で電極を形成するようにしてもよい。また、順テーパ形状の開口は、上部配線電極材料の成膜よりも前に行えばよく、絶縁膜１０４に開口部１０５を形成する時に順テーパとなるようにする方法、初めは絶縁膜１０４に垂直な開口を形成し、これに緩やかな傾斜のサイドウォールを形成することにより順テーパ形状にする方法、絶縁膜に垂直な開口を形成しこれを通してＭＴＪ部の形成を行った後に、開口にサイドウォールを形成する方法等が考えられる。
【００３１】
次に、本発明の製造方法において用いられる材料に望ましい特性について述べる。スペーサ層１０２として用いる材料は、導電性でも絶縁性でも構わない。導電性の材料を用いる場合、下部配線電極１０２の抵抗が小さくなるという長所があり、一方絶縁性の場合は、サイドエッチング量が小さくても短絡の問題が発生しないという長所がある。スペーサ層１０３と絶縁膜１０４との組み合わせに要求されるのは、絶縁膜１０４に対して十分速いエッチング速度の等方性エッチャントでスペーサ層１０３がエッチングできるということである。
【００３２】
また、スペーサ層１０３が下部配線電極材料と同一のものであっても構わない。但しこの場合、エッチングによって露出した下部配線電極表面の凹凸が少ないことが好ましい。スペーサ層１０３と下部配線電極材料とが異なる場合、スペーサ層１０３のエッチングに用いるエッチャントに対して下部配線電極１０２がエッチングされないか、又はエッチング速度がスペーサ層材料に対するそれに比べ、十分遅いことが望ましい。
【００３３】
これらのことを満たす材料の組み合わせとして、例えば絶縁膜１０４にＳｉＯ2 、スペーサ層１０３にＷＮ、下部配線電極１０２の最表面にＷを用いることが考えられる。或いはまた、絶縁膜１０４にＳｉＮｘ、スペーサ層１０３にＳｉＯ2 、下部配線電極最表面にＡｕを用いる組み合わせも考えられる。
【００３４】
次に、本発明の一実施形態をより具体的に説明する。図２は、同実施形態に係わる強磁性トンネル接合素子のより具体的な製造工程を示す断面図である。本実施形態の強磁性トンネル接合素子はＭＲＡＭに用いるもので、半導体基板上に形成された集積回路の一部であり、素子部分は絶縁膜上に形成されており、下部配線電極が基板主面に形成された選択トランジスタと絶縁膜を貫通するプラグを介して接続されている。
【００３５】
図２（ａ）に示すように、層間絶縁膜及びプラグの形成の終了した基板２０１上に、まずスパッタリング法にて下部配線電極材料であるＡｌを２００ｎｍ，Ｗを２０ｎｍ順次積層した後、フォトリソグラフィにて配線電極形状を規定し、ＣＦ4 を用いたＲＩＥにて下部配線電極２０２の加工を行う。続いて、スペーサ層２０３としてＷＮを６０ｎｍスパッタリング法で成膜した後、熱ＣＶＤ法にてＳｉＯ2 膜２０４を３００ｎｍ成膜する。続いて、所定形状にフォトリソグラフィでパターンニングした後、ＣＦ4 を用いたＲＩＥでエッチングすることにより、ＳｉＯ2 膜２０４に０．６μｍ×０．５μｍの開口部２０５を形成する。
【００３６】
次いで、図２（ｂ）に示すように、厚さ４００ｎｍのＳｉＯ2 膜を熱ＣＶＤ法により成膜した後、ＣＦ4 を用いたＲＩＥでエッチバックを行い、ＳｉＯ2 膜２０４の開口部２０５になだらかなサイドウォール２１１を形成することにより、開口部２０５の断面を順テーパにする。このとき、開口部２０５の底部サイズは０．２５μｍ×０．１５μｍである。
【００３７】
次いで、図２（ｃ）に示すように、ＣＦ4 ／Ｏ2 を用いたＣＤＥ法によりスペーサ層２０３としてのＷＮのエッチングを行うことにより、下部電極表面を露出させると共に、ＳｉＯ2 膜２０４の下に空隙２０６を形成する。このときのサイドエッチング量は約７０ｎｍである。
【００３８】
次いで、図２（ｄ）に示すように、ＴＭＲ膜２０７を高真空スパッタリング法により積層形成する。このＴＭＲ膜２０７は、図３に示すように、下部電極側から順に、Ｔａ膜３０１，Ｉｒ−Ｍｎ膜３０２，Ｃｏ−Ｆｅ膜３０３，Ａ１2 Ｏ3 膜３０４，Ｃｏ−Ｆｅ膜３０５，Ｎｉ−Ｆｅ膜３０６，Ｃｏ−Ｆｅ膜３０７，Ａ１2 Ｏ3 膜３０８，Ｃｏ−Ｆｅ膜３０９，Ｉｒ−Ｍｎ膜３１０，Ｎｉ−Ｆｅ膜３１１を積層することにより作製される。
【００３９】
ここで、強磁性導電層であるＣｏ−Ｆｅ膜３０３，３０５と非磁性絶縁層であるＡ１2 Ｏ3 膜３０４から１つ目の強磁性トンネル接合部３５０が構成され、強磁性導電層であるＣｏ−Ｆｅ膜３０７，３０９と非磁性絶縁層であるＡ１2 Ｏ3 膜３０８から２つ目の強磁性トンネル接合部３６０が構成されることになる。また、Ｔａ膜３０１は上層の結晶性を良くするためのバッファ層、Ｉｒ−Ｍｎ膜３０２，３１０はスピンの向きを固着するための層、Ｎｉ−Ｆｅ膜３１１は保護層として機能する。なお、固着層としてはＩｎ−Ｍｎの代わりに、Ｐｔ−Ｍｎを用いてもよい。また、保護層してはＮｉ−Ｆｅの代わりにＴａ，Ｗ，Ｔｉ等でも構わない。
【００４０】
なお、ＴＭＲ膜２０７の最下層であるＴａ膜３０１の成膜前には成膜前処理として、Ａｒプラズマにより下部電極最表面を約１〜２ｎｍエッチングしている。また、バリア層であるＡｌ2 Ｏ3 膜３０４，３０８を成膜する際には、傾斜を付けたスパッタリング法により、ＳｉＯ2 膜２０４下の空隙領域２０６までＡｌ2 Ｏ3 膜３０４，３０８が広がるようにしてあるが、他の金属材料を成膜する場合は、基板に対して垂直に金属原子が飛来するようにスパッタリングしてある。これは、後述するように上下の強磁性導電層間の絶縁を確実にするためである。
【００４１】
また、Ａｌ2 Ｏ3 膜３０４，３０８の成膜後にはＯプラズマ中にて酸化することにより、バリア層の性能向上を図っている。また、ＴＭＲ膜２０７の厚さは５０ｎｍであり、スペーサ層２０３よりも薄くなっている。これにより、開口部２０５内の下部配線電極２０２上とＳｉＯ2 膜２０４上とにＴＭＲ膜２０７は分離して成膜される。即ち、開口部２０５内に０．２５μｍ×０．１５μｍのＭＴＪ部が形成されることになる。
【００４２】
バリア層としてのＡｌ2 Ｏ3 と他の金属材料を成膜する際のスパッタ条件を変えた理由は、次の通りである。ＴＭＲ膜２０７は中央部に比して周辺部の方が薄くなる傾向にある。周辺部で絶縁層としてのＡｌ2 Ｏ3 膜が薄くなると、上下のＣｏ−Ｆｅ膜が短絡するおそれがある。そこで、図４に示すように、他の膜に比してＡｌ2 Ｏ3 膜を外側に広げて形成することにより、上下のＣｏ−Ｆｅ膜間の短絡を確実に防止することができる。なお、図中の４０１はＴａ膜３０１，Ｉｒ−Ｍｎ膜３０２，Ｃｏ−Ｆｅ膜３０３の積層膜、４０４はＡｌ2 Ｏ3 膜３０４、４０５はＣｏ−Ｆｅ膜３０５，Ｎｉ−Ｆｅ膜３０６，Ｃｏ−Ｆｅ膜３０７の積層膜、４０８はＡｌ2 Ｏ3 膜３０８、４０９はＣｏ−Ｆｅ膜３０９，Ｉｒ−Ｍｎ膜３１０，Ｎｉ−Ｆｅ膜３１１の積層膜に対応している。
【００４３】
次いで、図２（ｅ）に示すように、上部配線電極材料であるＷ膜を３００ｎｍ成膜することにより開口部２０５を埋め込む。これにより、ＭＴＪ部上のＷとＳｉＯ2 膜２０４上のＷとが接続される。続いて、フォトリソグラフィにより所定形状のフォトレジストマスクを形成し、ＲＩＥにてに上部電極２０８のＷをエッチングした後、引き続きＡｒを用いたイオンミリング法でＳｉＯ2 膜２０４上に露出しているＴＭＲ膜材料をエッチングする。これにより、強磁性トンネル接合素子が完成する。
【００４４】
かくして作製された強磁性トンネル接合素子は、微細なＭＴＪ部がイオンミリング法ではなくスパッタ法のみにより作製されていることから、ＭＴＪ部の側面に残渣が付着する等の不都合を避けることができる。また、ＭＴＪ部において、前記図４に示すように、強磁性導電膜４０１，４０５，４０９の外側に非磁性絶縁膜４０４，４０８がはみ出すように形成しているので、仮に中央部に比して周辺部が薄く形成される場合であっても、非磁性絶縁膜を挟む上下の強磁性導電膜同士（４０１と４０５及び４０５と４０９）が短絡するのを未然に防止することができる。また、ＭＴＪ部を作製する前に絶縁膜２０４に開口部２０５を設けているので、絶縁膜２０４の開口部２０５とＭＴＪ部はセルフアラインに形成されることになり、サブミクロンサイズになってもＭＴＪ部と上部配線電極２０８との接続を確実に行うことが可能となる。
【００４５】
なお、本発明は上述した実施形態に限定されるものではない。実施形態では、ＴＭＲ膜の成膜前にサイドウォールを形成したが、ＴＭＲ膜の成膜後に、同様なＳｉＯ2 成膜／エッチバックを行うことにより、サイドウォールの形成を行うことも可能である。この場合、接続孔の大きさがＭＴＪ部よりも確実に小さくなり、また接合側壁が絶縁膜に覆われるため、ＭＴＪ部の側壁に上部配線電極材料が回り込んで短絡を起こすという問題を容易に回避することができる。
【００４６】
また、実施形態ではＴＭＲ素子について説明したが、本発明はＧＭＲ素子に適用することも可能である。ＧＭＲ素子に適用する場合、非磁性層の材料としては、Ｃｕ，Ａｌ，Ｐｄ，Ｐｔ，Ｒｈ，Ｒｕ，Ｉｒ，Ａｕ，又はＡｇ等の非磁性金属や、ＣｕＰｄ，ＣｕＰｔ，ＣｕＡｕ，ＣｕＮｉ合金等を用いることができる。非磁性層の膜厚は、０．５〜２０ｎｍであるのが望ましく、特に０．８〜５ｎｍであるのが望ましい。なお、これまでに述べた２元素以上を含む合金は必ずしも１：１の組成比に限られるものではなく、その他様々な組成比を採用することが可能となる。
【００４７】
また、スペーサ層と絶縁膜の積層構造は２層以上の多層でもかまわず、さらに製造途中において層の数が適宜増減しても問題ない。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００４８】
【発明の効果】
以上詳述したように本発明によれば、スペーサ層と絶縁膜の２層構造により順テーパ形状の絶縁膜開口と絶縁膜下の空隙とを形成し、これを利用して磁気抵抗効果部を形成することにより、ＭＴＪ部の形成にイオンミリング法を用いることなく、また微細なＭＴＪ部への配線電極の接続を自己整合的に形成することができ、磁気抵抗効果素子を歩留良く、再現性良く、且つ安価に製造することができる。
【図面の簡単な説明】
【図１】本発明に係わる強磁性トンネル接合素子の製造工程を示す断面図。
【図２】本発明の一実施形態に係わるＭＲＡＭの強磁性トンネル接合素子部の製造工程を示す断面図。
【図３】ＴＭＲ膜の具体的構成例を示す断面図。
【図４】ＴＭＲ膜における上下の強磁性導電層とこれらに挟まれた非磁性絶縁層の形成状態を示す断面図。
【図５】従来の強磁性トンネル接合素子の製造工程を示す断面図。
【符号の説明】
１０１，２０１…基板
１０２，２０２…下部配線電極（第１の配線電極）
１０３，２０３…スペーサ層
１０４，２０４…絶縁膜
１０５，２０５…開口部
１０６，２０６…空隙
１０７，２０７…ＴＭＲ腹
１０８，２０８…上部配線電極（第２の配線電極）
２１１…サイドウォール
３０１…Ｔａ膜
３０２，３１０…Ｉｒ−Ｍｎ膜
３０３，３０５，３０７，３０９…Ｃｏ−Ｆｅ膜
３０４，３０８，４０４，４０８…Ａｌ2Ｏ3 膜
３０６，３１１…Ｎｉ−Ｆｅ膜
３５０…第１の強磁性トンネル接合部
３６０…第２の強磁性トンネル接合部
４０１，４０５，４０９…積層膜
【発明の属する技術分野】
本発明は、高密度磁気ディスク装置における再生用磁気ヘッド，メモリ装置，及び磁界センサ等に使用される磁気抵抗効果素子の製造方法に関する。また本発明は、特に強磁性トンネル磁気抵抗効果を利用してメモリ等を構成する強磁性トンネル接合素子に関する。
【０００２】
【従来の技術】
強磁性体薄膜を用いた磁気抵抗効果素子は、磁気ヘッドや磁気センサ等に用いられているが、近年その応用として、半導体基板上の磁気記録素子である磁気ランダムアクセスメモリ（以下、ＭＲＡＭと略記）が提案されている。このＭＲＡＭは、高速動作，大容量，不揮発性を特徴とする次世代半導体メモリ装置として注目されている。
【０００３】
磁気抵抗効果とは、強磁性体に磁場を印加すると強磁性体の磁化の向きに応じて電気抵抗が変化する現象である。この現象を利用し、磁化の向きを情報の記録に用い、それに対応する電気抵抗の大小で情報を読み出すことにより、メモリ装置（ＭＲＡＭ）として動作させることができる。
【０００４】
この磁気抵抗効果を示す素子として、２つの強磁性金属層の間に１層の非磁性絶縁体を挿入したサンドイッチ構造からなる強磁性トンネル接合（以下、ＭＴＪと略記）において、膜面に垂直なトンネル電流に対して示す強磁性トンネル磁気抵抗効果（以下、ＴＭＲ効果と略記）を利用した強磁性トンネル接合素子（以下、ＴＭＲ素子と略記）が、２０％以上の磁気抵抗変化率が得られるようになったことから（J.App1.Phys.79,4724(1996)）、ＭＲＡＭへの応用の可能性が高まり、注目を集めている。
【０００５】
ところで、ＭＲＡＭにＴＭＲ素子を用いる場合、その大きさが１μｍより小さい所謂サブミクロンサイズとなり、そのための微細加工が必要となる。このような微細加工方法の概略を示したのが図５である。
【０００６】
まず、図５（ａ）に示すように、基板５０１上に配線電極のうちＭＴＪ部の下側の強磁性層と接続する下部配線電極５０２を形成した後、ＭＴＪ部を構成する強磁性体薄膜及びトンネルバリア薄膜のトンネル磁気抵抗効果膜５０７（以下、この積層膜をＴＭＲ膜と略記）を成膜する。次いで、図５（ｂ）に示すように、フォトリソグラフィ等で形状を規定するマスク５０９を形成し、その形状にＴＭＲ膜５０７をエッチングすることにより所定の形状のＭＴＪ部を形成する。次いで、図５（ｃ）に示すように、層間絶縁膜５０４の形成とＭＴＪ部への接続孔５１０を開口した後、上部配線電極５０８の形成を行う。
【０００７】
このような微細加工方法において、素子のばらつきや不良の発生といった問題を左右する重要な点は、ＴＭＲ膜５０７のエッチングによるＭＴＪ部の形成と、それへの微細接続孔５１０の開口である。
【０００８】
ＴＭＲ膜のエッチングには、現在のところイオンミリング法を用いるのが一般的である。イオンミリング法とは、高エネルギーで加速したＡｒを被加工物にぶつけてその原子を飛ばすことによりエッチングを行う、いわゆる物理的なスパッタリング法である。このようなイオンミリング法を用いた場合、加工の際に被加工物質が残渣としてＭＴＪ部の側面やマスク材の側面或いは加工装置中に再付着する。そして、この残渣の除去は極めて困難であった。
【０００９】
なお、半導体分野における薄膜のエッチングには通常、ハロゲンガスを利用したＲＩＥ法やＣＤＥ法といった化学的エッチング法が用いられるが、ＴＭＲ膜に用いられる強磁性材料であるＦｅ，Ｎｉ，Ｃｏ等は、そのハロゲン化物の蒸気圧が低いことから化学的エッチング法でエッチングすることが難しく、そのため物理的スパッタリング法であるイオンミリング法を用いざるを得なかった。
【００１０】
また、微細なＭＴＪ部に接続孔を開口する場合、例えばＭＴＪ部の大きさが０．１５μｍ×０．２μｍとすると、一辺が０．１５μｍより小さい接続孔を開けることになり、例えばこの開口寸法を０．１μｍ×０．１５μｍとすると、位置合わせの精度が±０，０２５μｍと非常に厳しくなる。現行の露光装置でこの合わせ精度を実現するのは非常に難しく、逆に合わせ精度を緩くすると接続孔の面積が小さくなり、その開口の加工が困難になると同時に、配線電極との接続抵抗が大きくなる。
【００１１】
【発明が解決しようとする課題】
このように従来、サブミクロンサイズの微細なＴＭＲ素子を作製するには、イオンミリング法によるＴＭＲ膜の加工が必要となるが、イオンミリング法では加工の際に被加工物質が残渣としてＭＴＪ部の側面やマスク材の側面或いは加工装置中に再付着するという問題があった。また、回路の集積度が高くなり素子がサブミクロンサイズに小さくなると、接続孔を形成することが困難になるという問題があった。
【００１２】
なお、上記の問題はＴＭＲ素子に限らず、巨大磁気抵抗効果（以下、ＧＭＲ効果と略記）を用いた素子（以下、ＧＭＲ素子と略記）に関しても同様に言えることである。
【００１３】
本発明は、このような技術的課題を解決するためになされたものであり、その目的とするところは、ＴＭＲやＧＭＲ等の磁気抵抗効果部の加工にイオンミリング法を用いず、また微細な磁気抵抗効果部であっても上部配線電極との接続を確実に取ることができ、歩留まりや再現性に優れ、安価なＴＭＲ素子やＧＭＲ素子を製造することのできる磁気抵抗効果素子の製造方法を提供することにある。
【００１４】
また、本発明の他の目的は、サブミクロンサイズに小さくなっても安価に作製することのできるＴＭＲ効果を利用した強磁性トンネル接合素子を提供することにある。
【００１５】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
【００１８】
即ち本発明は、第１の配線電極と第２の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、基板上に第１の配線電極を形成する工程と、第１の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達し、且つ上部は大きく下部は小さくその断面が順テーパ形状になった開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第１の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第１の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第２の配線電極を形成する工程とを含むことを特徴とする。
【００１９】
また本発明は、第１の配線電極と第２の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、基板上に第１の配線電極を形成する工程と、第１の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達する開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第１の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第１の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口をその断面が順テーパ形状となるように加工する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第２の配線電極を形成する工程とを含むことを特徴とする。
【００２０】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
(1) 磁気抵抗効果部を構成する非磁性層は、絶縁体からなりトンネルバリア層として機能するものであること。
【００２１】
(2) 磁気抵抗効果部は、非磁性層の絶縁体薄膜を強磁性の導電体薄膜で挟んだものであり、該磁気抵抗効果部を形成する際に、非磁性の絶縁体薄膜を強磁性の導電体薄膜よりも外側に延在させて形成すること。
【００２２】
また本発明は、基板上に形成された第１の配線電極と、この第１の配線電極上に形成された開口を有するスペーサ層と、このスペーサ層上に該スペーサ層の開口の内側に一部延在するように形成された絶縁膜と、前記スペーサ層の開口内に位置する第１の配線電極上に前記絶縁膜の開口とほぼ同じ大きさに形成された、非磁性のトンネルバリア層を強磁性の導電層で挟んだ強磁性トンネル接合部と、この強磁性トンネル接合部上に形成された第２の配線電極とを具備してなる強磁性トンネル接合素子であって、前記トンネルバリア層は前記強磁性導電層よりも外側に延在するように設けられていることを特徴とする。ここで望ましくは、前記強磁性トンネル接合部は、中央部よりも周辺部の方で膜厚が薄く形成されている。
【００２３】
（作用）
本発明によれば、第１の配線電極上に磁気抵抗効果部の厚さよりも厚いスペーサ層と絶縁膜を形成し、スペーサ層及び絶縁膜の双方に絶縁膜よりもスペーサ層の方が大径となる開口を形成した状態で、強磁性層及び非磁性層からなる積層構造を堆積して磁気抵抗効果部を形成することにより、磁気抵抗効果部を必要な部分にスパッタリング法等により形成することができ、その後の加工を省略することができる。
【００２４】
つまり、磁気抵抗効果部をイオンミリング等のエッチングによって加工するのではなく、絶縁膜の庇を有するスペーサ膜の開口内にスパッタリング法等により形成することができ、これにより、被加工物質が残渣として側面に残ることもなく、良質の磁気抵抗効果部を作製することが可能となる。しかも、磁気抵抗効果部を作製する前に絶縁膜に開口を設けているので、絶縁膜の開口と磁気抵抗効果部はセルフアラインに形成されることになり、サブミクロンサイズになっても磁気抵抗効果部と第２の配線電極との接続を確実に行うことが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００２６】
図１は、本発明の一実施形態に係わる強磁性トンネル接合素子の基本的な製造工程を示す断面図である。この図を参照して、本発明の基本原理と構成を説明する。
【００２７】
まず、図１（ａ）に示すように、基板１０１上に下部配線電極（第１の配線電極）１０２を形成し、その上にスペーサ層１０３と絶縁膜１０４の２層構造を積層する。次いで、図１（ｂ）に示すように、絶縁膜１０４とスペーサ層１０３の２層を貫くように開口部１０５を形成する。このとき、絶縁膜下に空隙１０６ができるようにスペーサ層１０３に横方向のエッチングを施しておく。
【００２８】
次いで、図１（ｃ）に示すように、スペーサ層１０３の開口部１０５内にＴＭＲ膜１０７を、例えばスパッタリング法により成膜する。このとき、スペーサ層１０３の厚さをＴＭＲ膜１０７より厚くしておくと、絶縁膜下の空隙１０６により、ＴＭＲ膜１０７が開口部１０５内の下部配線電極１０２上と絶縁膜１０４上とは分離して成膜される。開口部１０５内のＴＭＲ膜１０７の形状は絶縁膜１０４の開口形状で規定され、イオンミリング法を使わずに微細なＭＴＪ部を形成することができる。
【００２９】
次いで、図１（ｄ）に示すように、開口部１０５を上部配線電極材料で埋めこむ。このとき、絶縁膜１０４に形成した開口部１０５を、予め上部が大きく下部が小さくその断面が順テーパとなるようにしておくことにより、絶縁膜１０４上の電極材料と開口部１０５を埋め込んだ電極材料とが断線することなく接続することになる。その後、所定形状に上部配線電極（第２の配線電極）１０８を加工することにより、ＭＴＪ部上にサブミクロンの接続孔を開口することなくＭＴＪ部から上部配線電極１０８を取り出すことができるようになる。この際、ＭＴＪ脇には空隙が形成される。
【００３０】
なお、上部配線電極１０８の形成方法の別の例として、埋め込みの際にフォトレジスト等で形状を規定してリフトオフ法で電極を形成するようにしてもよい。また、順テーパ形状の開口は、上部配線電極材料の成膜よりも前に行えばよく、絶縁膜１０４に開口部１０５を形成する時に順テーパとなるようにする方法、初めは絶縁膜１０４に垂直な開口を形成し、これに緩やかな傾斜のサイドウォールを形成することにより順テーパ形状にする方法、絶縁膜に垂直な開口を形成しこれを通してＭＴＪ部の形成を行った後に、開口にサイドウォールを形成する方法等が考えられる。
【００３１】
次に、本発明の製造方法において用いられる材料に望ましい特性について述べる。スペーサ層１０２として用いる材料は、導電性でも絶縁性でも構わない。導電性の材料を用いる場合、下部配線電極１０２の抵抗が小さくなるという長所があり、一方絶縁性の場合は、サイドエッチング量が小さくても短絡の問題が発生しないという長所がある。スペーサ層１０３と絶縁膜１０４との組み合わせに要求されるのは、絶縁膜１０４に対して十分速いエッチング速度の等方性エッチャントでスペーサ層１０３がエッチングできるということである。
【００３２】
また、スペーサ層１０３が下部配線電極材料と同一のものであっても構わない。但しこの場合、エッチングによって露出した下部配線電極表面の凹凸が少ないことが好ましい。スペーサ層１０３と下部配線電極材料とが異なる場合、スペーサ層１０３のエッチングに用いるエッチャントに対して下部配線電極１０２がエッチングされないか、又はエッチング速度がスペーサ層材料に対するそれに比べ、十分遅いことが望ましい。
【００３３】
これらのことを満たす材料の組み合わせとして、例えば絶縁膜１０４にＳｉＯ2 、スペーサ層１０３にＷＮ、下部配線電極１０２の最表面にＷを用いることが考えられる。或いはまた、絶縁膜１０４にＳｉＮｘ、スペーサ層１０３にＳｉＯ2 、下部配線電極最表面にＡｕを用いる組み合わせも考えられる。
【００３４】
次に、本発明の一実施形態をより具体的に説明する。図２は、同実施形態に係わる強磁性トンネル接合素子のより具体的な製造工程を示す断面図である。本実施形態の強磁性トンネル接合素子はＭＲＡＭに用いるもので、半導体基板上に形成された集積回路の一部であり、素子部分は絶縁膜上に形成されており、下部配線電極が基板主面に形成された選択トランジスタと絶縁膜を貫通するプラグを介して接続されている。
【００３５】
図２（ａ）に示すように、層間絶縁膜及びプラグの形成の終了した基板２０１上に、まずスパッタリング法にて下部配線電極材料であるＡｌを２００ｎｍ，Ｗを２０ｎｍ順次積層した後、フォトリソグラフィにて配線電極形状を規定し、ＣＦ4 を用いたＲＩＥにて下部配線電極２０２の加工を行う。続いて、スペーサ層２０３としてＷＮを６０ｎｍスパッタリング法で成膜した後、熱ＣＶＤ法にてＳｉＯ2 膜２０４を３００ｎｍ成膜する。続いて、所定形状にフォトリソグラフィでパターンニングした後、ＣＦ4 を用いたＲＩＥでエッチングすることにより、ＳｉＯ2 膜２０４に０．６μｍ×０．５μｍの開口部２０５を形成する。
【００３６】
次いで、図２（ｂ）に示すように、厚さ４００ｎｍのＳｉＯ2 膜を熱ＣＶＤ法により成膜した後、ＣＦ4 を用いたＲＩＥでエッチバックを行い、ＳｉＯ2 膜２０４の開口部２０５になだらかなサイドウォール２１１を形成することにより、開口部２０５の断面を順テーパにする。このとき、開口部２０５の底部サイズは０．２５μｍ×０．１５μｍである。
【００３７】
次いで、図２（ｃ）に示すように、ＣＦ4 ／Ｏ2 を用いたＣＤＥ法によりスペーサ層２０３としてのＷＮのエッチングを行うことにより、下部電極表面を露出させると共に、ＳｉＯ2 膜２０４の下に空隙２０６を形成する。このときのサイドエッチング量は約７０ｎｍである。
【００３８】
次いで、図２（ｄ）に示すように、ＴＭＲ膜２０７を高真空スパッタリング法により積層形成する。このＴＭＲ膜２０７は、図３に示すように、下部電極側から順に、Ｔａ膜３０１，Ｉｒ−Ｍｎ膜３０２，Ｃｏ−Ｆｅ膜３０３，Ａ１2 Ｏ3 膜３０４，Ｃｏ−Ｆｅ膜３０５，Ｎｉ−Ｆｅ膜３０６，Ｃｏ−Ｆｅ膜３０７，Ａ１2 Ｏ3 膜３０８，Ｃｏ−Ｆｅ膜３０９，Ｉｒ−Ｍｎ膜３１０，Ｎｉ−Ｆｅ膜３１１を積層することにより作製される。
【００３９】
ここで、強磁性導電層であるＣｏ−Ｆｅ膜３０３，３０５と非磁性絶縁層であるＡ１2 Ｏ3 膜３０４から１つ目の強磁性トンネル接合部３５０が構成され、強磁性導電層であるＣｏ−Ｆｅ膜３０７，３０９と非磁性絶縁層であるＡ１2 Ｏ3 膜３０８から２つ目の強磁性トンネル接合部３６０が構成されることになる。また、Ｔａ膜３０１は上層の結晶性を良くするためのバッファ層、Ｉｒ−Ｍｎ膜３０２，３１０はスピンの向きを固着するための層、Ｎｉ−Ｆｅ膜３１１は保護層として機能する。なお、固着層としてはＩｎ−Ｍｎの代わりに、Ｐｔ−Ｍｎを用いてもよい。また、保護層してはＮｉ−Ｆｅの代わりにＴａ，Ｗ，Ｔｉ等でも構わない。
【００４０】
なお、ＴＭＲ膜２０７の最下層であるＴａ膜３０１の成膜前には成膜前処理として、Ａｒプラズマにより下部電極最表面を約１〜２ｎｍエッチングしている。また、バリア層であるＡｌ2 Ｏ3 膜３０４，３０８を成膜する際には、傾斜を付けたスパッタリング法により、ＳｉＯ2 膜２０４下の空隙領域２０６までＡｌ2 Ｏ3 膜３０４，３０８が広がるようにしてあるが、他の金属材料を成膜する場合は、基板に対して垂直に金属原子が飛来するようにスパッタリングしてある。これは、後述するように上下の強磁性導電層間の絶縁を確実にするためである。
【００４１】
また、Ａｌ2 Ｏ3 膜３０４，３０８の成膜後にはＯプラズマ中にて酸化することにより、バリア層の性能向上を図っている。また、ＴＭＲ膜２０７の厚さは５０ｎｍであり、スペーサ層２０３よりも薄くなっている。これにより、開口部２０５内の下部配線電極２０２上とＳｉＯ2 膜２０４上とにＴＭＲ膜２０７は分離して成膜される。即ち、開口部２０５内に０．２５μｍ×０．１５μｍのＭＴＪ部が形成されることになる。
【００４２】
バリア層としてのＡｌ2 Ｏ3 と他の金属材料を成膜する際のスパッタ条件を変えた理由は、次の通りである。ＴＭＲ膜２０７は中央部に比して周辺部の方が薄くなる傾向にある。周辺部で絶縁層としてのＡｌ2 Ｏ3 膜が薄くなると、上下のＣｏ−Ｆｅ膜が短絡するおそれがある。そこで、図４に示すように、他の膜に比してＡｌ2 Ｏ3 膜を外側に広げて形成することにより、上下のＣｏ−Ｆｅ膜間の短絡を確実に防止することができる。なお、図中の４０１はＴａ膜３０１，Ｉｒ−Ｍｎ膜３０２，Ｃｏ−Ｆｅ膜３０３の積層膜、４０４はＡｌ2 Ｏ3 膜３０４、４０５はＣｏ−Ｆｅ膜３０５，Ｎｉ−Ｆｅ膜３０６，Ｃｏ−Ｆｅ膜３０７の積層膜、４０８はＡｌ2 Ｏ3 膜３０８、４０９はＣｏ−Ｆｅ膜３０９，Ｉｒ−Ｍｎ膜３１０，Ｎｉ−Ｆｅ膜３１１の積層膜に対応している。
【００４３】
次いで、図２（ｅ）に示すように、上部配線電極材料であるＷ膜を３００ｎｍ成膜することにより開口部２０５を埋め込む。これにより、ＭＴＪ部上のＷとＳｉＯ2 膜２０４上のＷとが接続される。続いて、フォトリソグラフィにより所定形状のフォトレジストマスクを形成し、ＲＩＥにてに上部電極２０８のＷをエッチングした後、引き続きＡｒを用いたイオンミリング法でＳｉＯ2 膜２０４上に露出しているＴＭＲ膜材料をエッチングする。これにより、強磁性トンネル接合素子が完成する。
【００４４】
かくして作製された強磁性トンネル接合素子は、微細なＭＴＪ部がイオンミリング法ではなくスパッタ法のみにより作製されていることから、ＭＴＪ部の側面に残渣が付着する等の不都合を避けることができる。また、ＭＴＪ部において、前記図４に示すように、強磁性導電膜４０１，４０５，４０９の外側に非磁性絶縁膜４０４，４０８がはみ出すように形成しているので、仮に中央部に比して周辺部が薄く形成される場合であっても、非磁性絶縁膜を挟む上下の強磁性導電膜同士（４０１と４０５及び４０５と４０９）が短絡するのを未然に防止することができる。また、ＭＴＪ部を作製する前に絶縁膜２０４に開口部２０５を設けているので、絶縁膜２０４の開口部２０５とＭＴＪ部はセルフアラインに形成されることになり、サブミクロンサイズになってもＭＴＪ部と上部配線電極２０８との接続を確実に行うことが可能となる。
【００４５】
なお、本発明は上述した実施形態に限定されるものではない。実施形態では、ＴＭＲ膜の成膜前にサイドウォールを形成したが、ＴＭＲ膜の成膜後に、同様なＳｉＯ2 成膜／エッチバックを行うことにより、サイドウォールの形成を行うことも可能である。この場合、接続孔の大きさがＭＴＪ部よりも確実に小さくなり、また接合側壁が絶縁膜に覆われるため、ＭＴＪ部の側壁に上部配線電極材料が回り込んで短絡を起こすという問題を容易に回避することができる。
【００４６】
また、実施形態ではＴＭＲ素子について説明したが、本発明はＧＭＲ素子に適用することも可能である。ＧＭＲ素子に適用する場合、非磁性層の材料としては、Ｃｕ，Ａｌ，Ｐｄ，Ｐｔ，Ｒｈ，Ｒｕ，Ｉｒ，Ａｕ，又はＡｇ等の非磁性金属や、ＣｕＰｄ，ＣｕＰｔ，ＣｕＡｕ，ＣｕＮｉ合金等を用いることができる。非磁性層の膜厚は、０．５〜２０ｎｍであるのが望ましく、特に０．８〜５ｎｍであるのが望ましい。なお、これまでに述べた２元素以上を含む合金は必ずしも１：１の組成比に限られるものではなく、その他様々な組成比を採用することが可能となる。
【００４７】
また、スペーサ層と絶縁膜の積層構造は２層以上の多層でもかまわず、さらに製造途中において層の数が適宜増減しても問題ない。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００４８】
【発明の効果】
以上詳述したように本発明によれば、スペーサ層と絶縁膜の２層構造により順テーパ形状の絶縁膜開口と絶縁膜下の空隙とを形成し、これを利用して磁気抵抗効果部を形成することにより、ＭＴＪ部の形成にイオンミリング法を用いることなく、また微細なＭＴＪ部への配線電極の接続を自己整合的に形成することができ、磁気抵抗効果素子を歩留良く、再現性良く、且つ安価に製造することができる。
【図面の簡単な説明】
【図１】本発明に係わる強磁性トンネル接合素子の製造工程を示す断面図。
【図２】本発明の一実施形態に係わるＭＲＡＭの強磁性トンネル接合素子部の製造工程を示す断面図。
【図３】ＴＭＲ膜の具体的構成例を示す断面図。
【図４】ＴＭＲ膜における上下の強磁性導電層とこれらに挟まれた非磁性絶縁層の形成状態を示す断面図。
【図５】従来の強磁性トンネル接合素子の製造工程を示す断面図。
【符号の説明】
１０１，２０１…基板
１０２，２０２…下部配線電極（第１の配線電極）
１０３，２０３…スペーサ層
１０４，２０４…絶縁膜
１０５，２０５…開口部
１０６，２０６…空隙
１０７，２０７…ＴＭＲ腹
１０８，２０８…上部配線電極（第２の配線電極）
２１１…サイドウォール
３０１…Ｔａ膜
３０２，３１０…Ｉｒ−Ｍｎ膜
３０３，３０５，３０７，３０９…Ｃｏ−Ｆｅ膜
３０４，３０８，４０４，４０８…Ａｌ2Ｏ3 膜
３０６，３１１…Ｎｉ−Ｆｅ膜
３５０…第１の強磁性トンネル接合部
３６０…第２の強磁性トンネル接合部
４０１，４０５，４０９…積層膜
Claims (4)
- 第１の配線電極と第２の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、
基板上に第１の配線電極を形成する工程と、第１の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達し、且つ上部は大きく下部は小さくその断面が順テーパ形状になった開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第１の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第１の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第２の配線電極を形成する工程とを含むことを特徴とする磁気抵抗効果素子の製造方法。 - 第１の配線電極と第２の配線電極との間に、非磁性層を強磁性層で挟んだ積層構造を一重又は多重に積層してなる磁気抵抗効果部を配置した磁気抵抗効果素子の製造方法において、
基板上に第１の配線電極を形成する工程と、第１の配線電極上に前記磁気抵抗効果部の厚さよりも厚いスペーサ層を形成する工程と、前記スペーサ層上に絶縁膜を形成する工程と、前記絶縁膜に前記スペーサ層に達する開口を形成する工程と、前記開口を通して前記スペーサ層を選択的にエッチング除去し、第１の配線電極の表面を露出させると共に、開口周辺の前記絶縁膜下に空隙を形成する工程と、次いで前記強磁性層及び前記非磁性層からなる前記積層構造を堆積して、前記開口内に露出している第１の配線電極上に前記絶縁膜上とは分離して前記磁気抵抗効果部を形成する工程と、前記開口をその断面が順テーパ形状となるように加工する工程と、前記開口を配線電極材料で埋め込むことにより前記磁気抵抗効果部の上面に接続する第２の配線電極を形成する工程とを含むことを特徴とする磁気抵抗効果素子の製造方法。 - 前記磁気抵抗効果部を構成する前記非磁性層は、絶縁体からなりトンネルバリア層として機能するものであることを特徴とする請求項１又は２記載の磁気抵抗効果素子の製造方法。
- 基板上に形成された第１の配線電極と、この第１の配線電極上に形成された開口を有するスペーサ層と、このスペーサ層上に該スペーサ層の開口の内側に一部延在するように形成された絶縁膜と、前記スペーサ層の開口内に位置する第１の配線電極上に前記絶縁膜の開口とほぼ同じ大きさに形成された、非磁性のトンネルバリア層を強磁性の導電層で挟んだ強磁性トンネル接合部と、この強磁性トンネル接合部上に形成された第２の配線電極とを具備してなり、
前記トンネルバリア層は前記強磁性導電層よりも外側に延在するように設けられていることを特徴とする強磁性トンネル接合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200120A JP3872936B2 (ja) | 2000-06-30 | 2000-06-30 | 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200120A JP3872936B2 (ja) | 2000-06-30 | 2000-06-30 | 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026421A JP2002026421A (ja) | 2002-01-25 |
| JP3872936B2 true JP3872936B2 (ja) | 2007-01-24 |
Family
ID=18698032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000200120A Expired - Fee Related JP3872936B2 (ja) | 2000-06-30 | 2000-06-30 | 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3872936B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353533A (ja) * | 2001-05-29 | 2002-12-06 | Sony Corp | 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、磁気抵抗効果型磁気ヘッド、および磁気メモリ |
| JP4032695B2 (ja) * | 2001-10-23 | 2008-01-16 | ソニー株式会社 | 磁気メモリ装置 |
| KR100461002B1 (ko) * | 2002-10-17 | 2004-12-09 | 삼성전자주식회사 | 언더컷 메탈 배선방법 |
| JP2012033515A (ja) * | 2008-10-31 | 2012-02-16 | Hitachi Ltd | Ｃｐｐ−ｇｍｒ素子、ｔｍｒ素子および磁気記録再生装置。 |
-
2000
- 2000-06-30 JP JP2000200120A patent/JP3872936B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002026421A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11189785B2 (en) | Magnetoresistive stack/structure and method of manufacturing same | |
| JP5153061B2 (ja) | 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法 | |
| US7358553B2 (en) | System and method for reducing shorting in memory cells | |
| US7528457B2 (en) | Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R | |
| US6205052B1 (en) | Magnetic element with improved field response and fabricating method thereof | |
| US10483460B2 (en) | Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers | |
| US6939722B2 (en) | Method of forming magnetic memory | |
| US8440330B2 (en) | Memory cell with radial barrier | |
| EP1607980A2 (en) | A novel capping structure for enhancing dR/R of the MTJ device | |
| JP2003534647A (ja) | 絶縁ベールを備えた磁気素子およびその製造方法 | |
| TW200400622A (en) | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same | |
| JP4515031B2 (ja) | 最小間隔のｍｒａｍ構造を作成する改善された方法 | |
| JP3872936B2 (ja) | 磁気抵抗効果素子の製造方法と強磁性トンネル接合素子 | |
| US6806127B2 (en) | Method and structure for contacting an overlying electrode for a magnetoelectronics element | |
| US7383626B2 (en) | Methods for fabricating giant magnetoresistive (GMR) devices | |
| JP2000195251A (ja) | 磁気抵抗ランダムアクセスメモリ | |
| TWI312991B (en) | Method for fabricating tunneling magnetoresistance device | |
| JP2001084526A (ja) | 磁気センサ | |
| US7384567B2 (en) | Method of manufacturing thin film magnetic head |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |