CN111566832B - 用于垂直磁化的磁性穿隧结的低电阻MgO盖层 - Google Patents

用于垂直磁化的磁性穿隧结的低电阻MgO盖层 Download PDF

Info

Publication number
CN111566832B
CN111566832B CN201880078019.4A CN201880078019A CN111566832B CN 111566832 B CN111566832 B CN 111566832B CN 201880078019 A CN201880078019 A CN 201880078019A CN 111566832 B CN111566832 B CN 111566832B
Authority
CN
China
Prior art keywords
layer
metal
metal oxide
alloy
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880078019.4A
Other languages
English (en)
Other versions
CN111566832A (zh
Inventor
沙希·帕特尔
真杰诺
童儒颖
维格纳许·桑达
沈冬娜
王郁仁
王伯刚
刘焕龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111566832A publication Critical patent/CN111566832A/zh
Application granted granted Critical
Publication of CN111566832B publication Critical patent/CN111566832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种磁性穿隧结(magnetic tunnel junction，MTJ)，其中自由层(free layer，14，FL)与第一金属氧化(metal oxide，17a，MOx)层及第二金属氧化物(13，穿隧障壁)形成交界以产生垂直磁各向异性(perpendicular magnetic anisotropy，PMA)于FL中。在一些实施例中，贵金属制的导电金属通道(15c)形成于MgO的MOx中以减少寄生电容。在第二实施例中，具有多个岛状物的不连续MgO层形成为MOx层且沉积非磁性硬掩模层以填充相邻的岛状物之间的空间且形成穿过MOx的短路路径。在另一个实施例中，通过沉积还原金属层于MOx侧壁上，或用组成气体、H2、或还原性物种进行还原工艺，将中央MOx部分的侧边及MTJ侧壁之间的端部还原以形成短路路径。

Description

用于垂直磁化的磁性穿隧结的低电阻MgO盖层
相关专利申请案
本申请案与以下相关：U.S.专利8,981,505；U.S.专利9,006,704；以及U.S.专利9,230,571，其与本案具有相同受让人，且其整体内容通过引用方式并入本公开。
技术领域
本公开是关于磁性穿隧结(magnetic tunnel junction，MTJ)，其包含和穿隧阻障层及金属氧化盖层形成交界的自由层，且特别是关于通过具有完全氧化态的盖层来减少所观察到的寄生电阻，而降低盖层电阻以减轻磁阻比的降低。
背景技术
垂直磁化磁性穿隧结(perpendicularly magnetized MTJs，p-MTJs)是一项重大的新兴技术，其用作嵌入式磁性随机存取存储器(magnetic random access memory，MRAM)的应用、以及独立磁性随机存取存储器的应用。将自旋力矩转移-磁性随机存取存储器(spin-torque，STT-MRAM)用于写入存储器位元的垂直磁化磁性穿隧结磁性随机存取存储器技术由J.C.Slonczewski记载于“Current driven excitation of magneticmultilayers”,J.Magn.Magn.Mater.V 159,L1-L7(1996)，且与现存的半导体存储器技术，例如静态随机存取存储器、动态随机存取存储器、及快闪存储器，具有高度竞争性。
磁性随机存取存储器及自旋力矩转移-磁性随机存取存储器具有基于穿隧磁阻(tunneling magnetoresistance，TMR)效应的MTJ元件，其中MTJ膜层堆叠具有两铁磁层被一薄绝缘穿隧阻障层分离的配置。当每一膜层的平面布置于x轴及y轴方向时，其中一个被称为固定层的铁磁层具有固定于一面外方向(例如+z方向)的磁矩。第二个铁磁层具有一面外磁化方向，其可以自由旋转至+z(平行或P态(P state))或-z(非平行或AP态(APstate))。P态电阻(Rp)及AP态电阻(Rap)的差是通过方程式(Rap-Rp)/Rp分析，(Rap-Rp)/Rp也称为DRR。对于MTJ装置而言，具有大的DRR值是重要的，优选为高于1，因为DRR与存储器位元的读取余度直接相关，或者与区别P态及AP态(0或1位元)有多容易相关。
当自由层具有一垂直于膜的平面的磁化方向，用于切换磁性元件所需的临界电流(Ic)与式(1)中所示的垂直各向异性场成正比，其中式(1)的e是电子电荷，α是吉柏阻尼常数，Ms是自由层的饱和磁化量，h是约化普朗克常数，g是旋磁比，
Figure GDA0002576175940000021
是要切换的磁区的面外各向异性场，且V是自由层的体积：
Figure GDA0002576175940000022
Δ＝kV/kBT的值是磁性元件的热稳定性的量度，其中kV也称为Eb或两磁性状态(P及AP)之间的能障，kB是波兹曼常数且T是温度。对于功能性的MRAM产品而言，自由层(资讯储存层)必须具有够高的Eb以抵抗热或磁性的环境扰动所造成的切换。此随机切换的能障与自由层的垂直磁各向异性(perpendicular magnetic anisotropy，PMA)的强度有关。一种获得强的PMA的实际方法是透过CoFeB自由层及MgO穿隧阻障层之间的界面的界面PMA。更高的PMA是通过为了额外的界面PMA而在相对于穿隧阻障层的自由层的相对侧形成第二个MgO界面来实现。因此，自由层中的总PMA是利用p-MTJ中的MgO/CoFeB/MgO堆叠以增加Eb来优化。
图1描绘了常规的p-MTJ1作为范例，其中依序将可选的晶种层11、固定层12、穿隧阻障13、自由层14、金属氧化盖层17、及硬掩模16形成于基板上，上述基板为MRAM结构中的底电极10。不幸的是，使用MgO盖层的后果是p-MTJ装置的寄生电阻的添加。式(2)显示了盖层电阻贡献于总MTJ电阻的效果，式(3)表示了对于DRR的影响。
Figure GDA0002576175940000023
其中/>
Figure GDA0002576175940000024
且/>
Figure GDA0002576175940000025
因为
Figure GDA0002576175940000026
Figure GDA0002576175940000027
综上所述，金属氧化盖层所造成的串联电阻(
Figure GDA0002576175940000031
及/>
Figure GDA0002576175940000032
)会造成DRR降低，有效地降低MRAM位元的读取余度，也会通过添加串连电阻以增加位元的写入电压。由于需要MgO盖层或类似物达到强PMA以增进热稳定性，需要改进的p-MTJ结构使得维持强PMA的同时得以显著降低贡献自盖层的串联电阻。
发明内容
本公开的一个目的为降低盖层电阻及p-MTJ纳米柱的电阻×面积(RA)的积，其中金属氧化层与自由层的顶表面及底表面形成交界，借此提升DRR且在降低写入电压的同时为了热稳定性维持高PMA。
第二个目的为提供形成第一个目的的p-MTJ的方法，且上述方法容易在存储器装置的制造中实施。
根据本公开，有多个方案能实现上述目的。在自由层形成于穿隧阻障层及金属氧化盖层之间的第一实施例中，金属氧化盖层优选为具有大量的未氧化的金属原子，使得金属(导电)通道介于金属氧化层的顶表面及底表面之间以降低其中的电阻。因此，例如未氧化的Mg路径可以形成于MgO层中。在替代的实施例中，可以与Mg共沉积贵金属(noblemetal，NM)，接着将Mg氧化，或者可以在氧化前先形成Mg/NM/Mg堆叠，或者可以使用包含Mg的沉积及氧化，再沉积NM，且再沉积及氧化Mg的工艺以产生NM导电路径于MgO层中。
根据第二实施例，在自由层上通过物理气相沉积(physical vapor deposition，PVD)将金属，例如Mg，形成为岛状物的形式的不连续的层。之后，进行氧化步骤以将不规则的岛状转换为不连续的MgO层。接下来，沉积非磁性的金属硬掩模层以形成穿过不连续MgO层的金属路径，借此有效降低MgO盖层对于p-MTJ的总RA积的电阻贡献。
根据第三实施例，将形成为接近MTJ纳米柱侧壁的连续的MgO盖层的外部还原以提供导电路径于MgO层的中央部周围。金属氧化物外部可以通过在p-MTJ蚀刻工艺时施加形成气体、H2、或还原剂物种来还原。在一些实施例中，通过在随后沉积的封装层中与还原金属接触，在p-MTJ侧壁的MgO层的外部被还原至未氧化态。例如，MgO层中的氧可以扩散进封装层中，借此降低p-MTJ中的MgO层的外部中的氧含量。
本公开也包含形成电阻率较低的金属氧化层的方法，此方法可见于上述实施例中。例如，在第三实施例中MgO盖层的外部可以通过在侧壁沿着盖层形成后打断MTJ的蚀刻以部分还原至非化学计量氧化态或完全还原至Mg。接着，在继续p-MTJ蚀刻以沿着自由层、穿隧阻障层、及下方膜层形成侧壁前，进行形成气体处理、H2处理、暴露至还原性物种或沉积还原金属层。结果，MgO穿隧阻障层维持实质上化学当量的氧化态以优化DRR。
在本公开的和p-MTJ的顶自旋阀配置相关的其他实施例中，自由层形成于下方的金属氧化层(称为介电常数促进层(Hk enhancing layer))及上覆的穿隧阻障层之间。如前述的底自旋阀配置的实施例，金属氧化层具有导电通道，此导电通道延伸于其顶表面及底表面之间以提供电性短路路径，作为降低寄生电阻的手段。
附图说明
图1是显示根据现有技术的垂直磁化磁性穿隧结(p-MTJ)的剖面图，其中自由层形成于两个均匀的金属氧化层之间。
图2是根据本公开的第一实施例的p-MTJ的剖面图，其中导电通道形成于金属氧化层中且接触自由层的顶表面。
图3a描绘在金属或金属氧化层上溅镀沉积贵金属，图3b绘示在来自图3a的膜层堆叠上溅镀沉积金属或金属氧化层。
图4是根据本公开的第二实施例的p-MTJ的剖面图，其中金属氧化岛状物的不连续层形成于自由层上以减少p-MTJ纳米柱中的RA积。
图5是图4中的金属岛状物的顶视图，且显示岛状物之间以随后沉积的金属层填充的空间。
图6是根据本公开的第三实施例的p-MTJ的剖面图且描绘了金属氧化层的有实质上化学计量的氧含量的中央部，且外部具有实质上少于化学计量的氧含量。
图7-12是根据本公开的实施例所显示的形成描绘于图6的有底自旋阀配置的p-MTJ的工艺的剖面图。
图13-15是描绘形成图6中的p-MTJ结构的替代方法的剖面图。
图16是具有顶自旋阀配置的p-MTJ的剖面图，其代表根据本公开的实施例以对于图2中的p-MTJ的修改。
图17是具有顶自旋阀配置的p-MTJ的剖面图，其代表根据本公开的实施例以对于图6中的p-MTJ的修改。
图18是描绘未图案化的p-MTJ膜层堆叠的剖面图，其中自由层形成于穿隧阻障层及金属氧化层之间，金属氧化层之间具有多个导电通道。
图19是图18的p-MTJ堆叠在使用根据本公开的工艺流程以产生p-MTJ纳米柱后的剖面图，其中金属氧化层具有有导电通道的中央部、及有实质上还原的氧化态的两端部。
图20表列出不同元素用于形成氧化物的自由能。
具体实施方式
本公开是关于p-MTJ纳米柱及其制造，其中自由层与穿隧阻障层形成第一界面，与金属氧化层形成第二介面，且导电通道形成于金属氧化层中或金属氧化层周围以减轻寄生电阻且降低与均匀的金属氧化层有关联的DRR，均匀的金属氧化层不具有穿隧磁阻效应。虽然例示性的实施例描绘了有底自旋阀配置和顶自旋阀配置的p-MTJ纳米柱，本公开也包含如本领域技术人员所理解的具有双自旋阀结构的p-MTJ。可以将p-MTJ并入MRAM、STT-MRAM、传感器、生物传感器、或其他自旋电子设备，例如自旋力矩振荡器(STO)。附图中只描绘了一个p-MTJ纳米柱，但是在制造存储器装置时通常会有数百万个p-MTJ纳米柱以行列形成阵列于基板上。「氧化态」、及「氧含量」可以在描述金属氧化层的状况时替换地使用。导电通道可以在与金属氧化层的平面平行的方向上具有多个金属原子的宽度。膜层的顶表面是定义为背对基板的表面，而底表面则面向基板。界面是包含一膜层的底表面及邻接的第二膜层的顶表面的边界区域。
在相关的美国专利9,006,704中，我们公开了介电常数促进层，其具有促进邻接的自由层中的垂直磁各向异性(PMA)的金属氧化物成分，且金属氧化物嵌入有Co、Fe、Ni等的导电颗粒以降低金属氧化物中的电阻率。另外，在相关的美国专利9,230,571中，我们公开了STO结构，其中盖层具有封闭电流路径(confining current pathway，CCP)配置，其包含在金属氧化基质中的金属通道。通常，金属通道由Cu形成，Cu是与金属氧化基质中的金属不同的金属。
目前已发现额外的方案以降低与自由层形成交界的金属氧化层的寄生电阻，且上述金属氧化层形成于自由层的相对于穿隧阻障层的相反侧。此处所描述的所有的实施例包含形成穿过金属氧化层或在金属氧化层周围的一或多个导电路径，上述金属氧化层邻接自由层的顶表面或底表面。虽然每个实施例包含关键特征以允许较低的电阻率，本公开预期来自一个方案的概念可以并入另一个方案中以透过如下所述的金属氧化层更加促进电阻率的降低。
如前所述，p-MTJ纳米柱1是发明者根据记录工艺(process of record，POR)方案所制造，且包含膜层堆叠，其中自由层14夹在穿隧阻障层13及金属氧化盖层17之间以促进自由层中的PMA及热稳定性。然而，需要改良的p-MTJ纳米柱以减少盖层在电阻
Figure GDA0002576175940000061
对于式(3)的右侧的分母中的和的大量贡献所造成的较低的DRR的影响。
根据如图2中的p-MTJ2所示的本公开的第一实施例，我们发现金属氧化层17a中的电阻率通过形成金属通道15c或导电路径于金属氧化层17a中以显著降低。P-MTJ2具有形成于底电极10上的可选的晶种层11、以及依序形成于晶种层上的参考层12、穿隧阻障13、自由层14、金属氧化层17a、及硬掩模16。晶种层包含NiCr、Ta、Ru、Ti、TaN、Cu、Mg、或其他通常用于在上覆膜层中促进光滑且均匀的晶粒结构的材料中的一或多个。
参考层12可以具有以AP2/Ru/AP1代表的合成反平行(synthetic anti-parallel，SyAP)配置，其中由例如Ru、Rh、或Ir所形成的反铁磁耦合层夹在AP2磁性层及AP1磁性层(未显示)之间。也被称为外固定层的AP2层形成于晶种层上，而AP1是内固定层且通常接触穿隧阻障。AP1及AP2层可以包含CoFe、CoFeB、Co、或其组合。在其他实施例中，参考层可以是有固有PMA的积层堆叠，例如(Co/Ni)n、(CoFe/Ni)n、(Co/NiFe)n、(Co/Pt)n、(Co/Pd)n等，其中n是积层数。此外，可以插入例如CoFeB或Co的过渡层于积层堆叠的最上层及穿隧阻障层13之间。
穿隧阻障层13优选为金属氧化物，其为MgO、TiOx、AlTiO、MgZnO、Al2O3、ZnO、ZrOx、MgAlOx、MgGaOx、HfOx、或MgTaO、或一或多个上述金属氧化物的积层。更优选地，MgO被选作穿隧阻障层，因为MgO提供最高的磁阻比(DRR)，尤其是夹在例如两CoFeB层之间时。
自由层14可以是Co、Fe、CoFe、或其合金，且有B及Ni中的一或两者，或是包含上述成分的组合的多层堆叠。在另一个实施例中，自由层可以具有非磁矩稀释层，例如Ta或Mg插入于铁磁性耦合的两CoFe或CoFeB层之间。在替代的实施例中，自由层具有SyAP配置，例如FL1/Ru/FL2，其中FL1及FL2是反铁磁耦合的两磁性层，或是如前述关于参考层成分且有固有PMA的积层堆叠。
硬掩模16是非磁性的且通常包含一或多个导电金属或合金，包含但不限于Ta、Ru、TaN、Ti、TiN、及W。应当理解的是，可以选择其他硬掩模材料，包含MnPt，借此在形成有停止于底电极的侧壁的MTJ纳米柱的蚀刻工艺时提供相对于下方MTJ膜层的高蚀刻选择性。在其他实施例中，硬掩模是导电非磁性层，其为RuOx、ReOx、IrOx、MnOx、MoOx、TiOx、及FeOx的一或多个。
优选地，金属氧化层17a具有选自MgO、AlOx、TiOx、MgTiOx、AlTiO、MgZnO、MgAlOx、ZnO、ZrOx、MgZrOx、HfOx、SrTiOx、BaTiOx、CaTiOx、LaAlOx、VOx、及MgTaO的其中一个的成分，其中上述金属氧化物中的一或多个金属是M1金属或合金。在一些实施例中，形成于其中的金属通道15c包含与金属氧化层相同的M1金属或合金，不像是CCP结构。因此，通过先沉积Mg层于自由层14上以形成Mg通道于MgO氧化层中。接着，进行自然氧化(natural oxidation，NOX)，因此通过降低氧的流速及缩短相对于标准NOX工艺(其中Mg层转换为化学计量氧化态(基本上没有未氧化Mg原子残留)的MgO层)的反应时间中的一或两者，大量的Mg原子维持未氧化(非化学计量氧化态)。要注意的是，通道不必具有实质上垂直的对准、或在x轴及y轴方向具有一致的宽度，但是每个通道在具有底自旋阀配置的p-MTJ2中接触自由层的顶表面及硬掩模16的底表面。
本公开也预期金属通道15c可以包含与在金属氧化层17a中不同的金属。根据另一个将金属氧化物选为MgO的实施例，将第一Mg层沉积于自由层14上，接着沉积贵金属(NM)层于第一Mg层上，再沉积第二Mg层于NM层上。所有膜层优选为用常规工艺以RF或DC溅镀。接下来，进行氧化步骤以氧化大部分已沉积的Mg原子，产生其中形成NM通道的MgO基质。要注意的是，另一M1金属或合金可以替代图3a的第一A层中的Mg，且在图3b中在沉积时可以替代第二A层。
参照图3a，显示了在金属(A)层上沉积NM层的第一步骤。应该理解的是，在第一A(M1金属或合金)层上沉积NM原子时，一定数量的A原子变位(dislodged)(再溅镀)，且与NM原子共沉积。结果，底层SP1可以包含多个NM原子，且第二层SP2可以在沉积NM后包含多个A原子。之后，在图3b中，在沉积第二A层时，一些NM原子可以从第二层变位，且在第三层或最上层SP3中与A原子共沉积。因此，来自底层SP1、第二层SP2、及最上层SP3的NM原子的堆叠可以形成第一通道15c1，且NM原子的第二堆叠形成第二导电通道15c2。只显示两通道以简化附图。然而，优选为通过在此所描述的溅镀沉积步骤顺序以产生大于两个的多个通道。也应当理解的是，一或多个通道的宽度可以由一或多个膜层SP1-SP3中的多个NM原子所决定。
参照图20，相较于贵金属，Mg或M1金属或合金具有较大的形成氧化物的负能量，且在上述沉积顺序后进行的氧化步骤时选择性地氧化。因此，在氧化步骤后，Ag、Au、Pt、Au、Pd、Ru、Rh、Ir、Os、Mo、Fe、或类似物中的一或多个的NM金属提供多个导电通道15c于MgO(或M1金属或合金)基质中以提供穿过p-MTJ2中的氧化物基质17a的电性短路路径。优选地，绝大多数的金属通道接触硬掩模16及自由层14。然而，被氧化物基质所包围的孤立NM原子的存在也降低了金属氧化层内的电阻率。
在一些实施例(未显示)中，第一Mg(或另一种M1金属或合金)层在沉积NM层之前被氧化，且接着将第二Mg(或另一种M1金属或合金)层沉积于NM层上，再进行第二氧化步骤。在MgO层上沉积NM层、以及在NM层上沉积第二Mg层的每个步骤可以分别再沉积部分的MgO及NM层，以产生NM通道于第二氧化后的MgO基质中。在其他实施例中，在进行氧化步骤以将Mg原子转换为其中有NM通道的MgO基质之前，NM金属及Mg(或其他用于形成金属氧化物基质的M1金属或合金)在溅镀工具中从单一靶材或分离的靶材共溅镀。在又另一个实施例中，第一MgO层(图3a中的A层)可以溅镀于自由层14上，接着沉积NM层，再将第二A(MgO)层溅镀于NM层上以形成图3b中的膜层SP1-SP3的堆叠。在沉积第二MgO层时，一些SP2层中的NM原子有效地再溅镀，且接着与第二MgO层共溅镀以产生有多个NM通道(包含15c1、15c2路径)于其中的MgO基质(A原子的堆叠)。
根据图4，描绘了第二实施例(p-MTJ3)，其中导电路径形成于金属氧化层中以电性连接自由层14与硬掩模16中的金属层。在此，通过例如低压PVD方法，将包含M1金属或金属合金的不连续层形成于自由层上。我们先前在美国专利8,981,505中公开了用于沉积1至3埃厚的不连续Mg层于自由层上的PVD方法。在此，如先前在第一实施例中所述，M1金属或合金是优选为Mg、MgAl、MgTi、MgGa、Ti、AlTi、MgZn、MgZr、Al、Zn、Zr、Hf、SrTi、BaTi、CaTi、LaAl、V或MgTa的其中一个。接着，进行自然氧化(NOX)或类似工艺以氧化金属或金属合金，借此如图5所示，提供多个金属氧化岛状物15i与露出一部分自由层14的顶表面的空间。之后，沉积非磁性导电材料的硬掩模于金属氧化岛状物上且填充空间，使得硬掩模接触自由层的露出的表面。在一些实施例中，硬掩模具有多个膜层(未显示)，但至少硬掩模堆叠中的最底层填充相邻的金属氧化岛状物15i之间的空间。
从图5中移除硬掩模及上覆膜层的顶视图来看，金属氧化岛状物15i具有不规则形状，且倾向覆盖大部分自由层14的顶表面。要注意的是，Mg岛状物的PVD沉积，例如，通常包含反应腔室中介于室温及400℃之间的温度。特别是，增加PVD的温度会减少Mg岛状物的表面积覆盖率。然而，在这个案例中PVD的温度上限通常是400℃，以免负面地影响自由层的热稳定性。我们发现不连续的Mg层的PVD沉积优选为进行于室温及350℃之间以优化与自由层的附着力，且形成岛状物于自由层的顶表面上。换句话说，Mg的沉积温度可以用于控制随后形成的MgO岛状物的表面覆盖率及附着力，借此调整MgO/自由层接触面积以及在MgO/自由层界面的界面垂直各向异性的大小。所以，盖层(MgO岛状物)的串联电阻贡献及自由层PMA和由MgO岛状物接触的自由层顶表面的百分比以及自由层顶表面与导电硬掩模16接触的百分比直接相关。需要权衡的是，较高的金属氧化物表面覆盖率导致较大的PMA，但是以较高的串联电阻作为代价。应当理解的是，可以降低MgO岛状物的氧化态以更加降低金属氧化盖层15i的串联电阻贡献。
p-MTJ3的总RA值是由来自每个金属氧化层的贡献所决定，且由式RATOTAL＝(RAbarrier+RAcap)代表，其中RAbarrier、及RAcap分别是穿隧阻障层13、及金属氧化岛状物15i的电阻×面积的积。RA值取决于氧化层的厚度、及氧化态。因此，RA值可以通过将较薄的膜层用于穿隧阻障层及金属氧化岛状物来调低，以及如果可能的话，通过将较低的氧化态用于金属氧化层的一或两者中以调低RA值。通常，上述膜层已减薄至当前技术可实现的程度而不牺牲其他性质。此外，在例如膜层13、15i中，将氧化态从化学当量的MgO降低至非化学当量的MgO，将会理想地降低RA，但也不理想地减少了在与自由层的界面的界面垂直各向异性的大小，且因此降低自由层14中的PMA。因此，本公开提出了有吸引力的选择，其中可以在金属氧化盖层中制造多个导电金属通道以实质上维持自由层中的PMA，同时降低RAcap对于RATOTAL的贡献。
在图6中所描绘的另一个实施例中，显示了p-MTJ4的底自旋阀配置，其中可选的晶种层11、参考层12、穿隧阻障层13、自由层14、具有金属氧化中央部17c及导电端部15e的盖层、及硬掩模16依序形成于底电极10上。一个关键特征为，盖层的金属氧化部是限制于侧边17e之间的盖层的中央，且通过和中央部相同的M1金属或合金所形成的导电端部与侧壁4s分离。M1金属或合金是Mg、MgAl、MgTi、MgGa、Ti、AlTi、MgZn、MgZr、Al、Zn、Zr、Hf、SrTi、BaTi、CaTi、LaAl、V或MgTa的其中一个。导电端部具有约1至10纳米的宽度，且与中央部相同的厚度t。换句话说，本公开预期均匀的金属氧化盖层可以沉积于自由层上，但随后在接近侧壁4s的导电端部还原至金属或具有大量的金属原子的非化学当量氧化态。
在图7-12中，根据一个用于形成导电端部15e及中央金属氧化部17c于p-MTJ4的盖层中的工艺流程描绘了一连串的步骤。参照图7，晶种层11、参考层12、穿隧阻障层13、及自由层14依序形成于底电极10上。在一个优选的实施例中，将M1金属或合金15，例如Mg，沉积于自由层上且接着进行自然氧化步骤30，其中氧以约5秒至5分钟的时间流入反应腔室。
图8显示了Mg层通过NOX工艺被转换为MgO盖层17后的制造p-MTJ4的中间步骤，硬掩模16形成于MgO层上，且在硬掩模上涂布并图案化光阻层以产生有侧壁40s的光阻掩模层40。宽度d是随后形成的p-MTJ4在y轴方向的临界尺寸。在x轴方向的纵向尺寸并未显示，但是可以等于或大于d，以分别产生从顶视图看实质上为圆或椭圆的形状。活性离子蚀刻(reactive ion etch，RIE)步骤是用于穿过硬掩模将光阻侧壁转移，且接着停止于盖层的顶表面17t上。结果，p-MTJ4上的侧壁4s部分形成为侧壁40s的延续，且将临界尺寸d复制于硬掩模中。接着通过常规方法剥离光阻掩模层。
根据图9中的一个实施例，包含第二处理气体的第二RIE用于穿过盖层17转移硬掩模16中的图案，且借此将侧壁4s从顶表面16t延伸至自由层顶表面14t。上述第二处理气体包含甲醇、CO、NH3、及Ar或另一种惰性气体中的一或多种。
参照图10，在反应腔室中使用有形成气体或氢气的还原处理31以还原接近侧壁4s的部分的盖层，借此形成包含Mg的端部15e。在一些实施例中，实质上盖层17中所有接近p-MTJ的侧壁的MgO被还原至Mg。在其他实施例中，大量的MgO转换为Mg，使得多个导电路径建立于盖层的端部中。要注意的是，取决于形成气体或H2通过盖层的水平扩散的速率、以及时间和压力方面的反应条件，随着与侧壁4s的距离增加可以形成较低浓度的Mg原子。本公开预期本领域已知的其他还原气体或还原剂可以用于代替形成气体或氢气。例如，在沿着盖层17形成侧壁4s、以及在随后的蚀刻步骤将侧壁延伸至基板顶表面10t时，等离子体可以作为还原剂。上述等离子体包含氢自由基(H·)、H+、OH-、或羟基自由基(OH·)的其中一或多个，且是在有MeOH及Ar的第二RIE步骤时产生于反应腔室中的反应性物种。替代地，反应性物种可以包含CO的自由基、C的自由基、或CH3的自由基、或C-H自由基(CH·、CH2·、CH3·、CH4·)的其中一或多个。
参照图11，在端部15e形成于盖层中后进行第三蚀刻步骤，且第三蚀刻步骤可以是具有MeOH及Ar的RIE。第三蚀刻步骤穿过自由层、穿隧阻障层13、参考层12、晶种层11以转移具有临界尺寸d的图案，且停止于底电极10的顶表面10t上。结果，侧壁4s是从硬掩模顶表面16t到底电极顶表面10t的连续表面。虽然侧壁角α在例示性的实施例中是显示为垂直的，在其他晶种层11的宽度大于硬掩模16的宽度的实施例中角α可以大于90°。在继续后续的步骤前，可以利用包含离子束蚀刻(ion beam etch，IBE)的可选的溅镀清洁步骤以移除任何侧壁4s上的残留物。
参照图12，沉积封装层19于底电极顶表面10t及邻接的侧壁4s上以填充p-MTJ4与相邻的p-MTJ之间的间隙。接着，可以利用化学机械抛光(chemical mechanical polish，CMP)步骤以形成与硬掩模的顶表面16t共平面的顶表面19t于封装层上。之后，通过常规方法形成包含顶电极20的顶电极层于硬掩模顶表面上。要注意的是，在端部是低氧化状态(under oxidized state)且在早期暴露于还原剂时并未完全转换至金属或合金的实施例中，尤其是在封装工艺时或之后为了退火目的而施加高达400℃的温度时，封装层可以吸收来自盖层的端部15e的氧。在一些实施例中，封装层包含强还原金属，包含但不限于Ta、Al、Mg、Ti、Hf、La、Y、Zr、Fe、及B。
根据另一个绘示于图13-15的形成端部15e于盖层的中央金属氧化部17c的每侧的实施例，还原工艺由图9中所示的中间p-MTJ结构开始，且包含在初始蚀刻步骤停止于自由层顶表面14t后沉积金属层18于顶表面16t及侧壁4s上。优选地，上述沉积提供具有实质上均匀的厚度的保形的金属层。金属可以是还原剂、是导电的、且优选为包含Ta、Al、Mg、Ti、Hf、La、Y、Zr、Fe、及B的其中一个，且也在随后穿过下方膜层转移侧壁4s’的蚀刻中作为有效的掩模层。
参照图14，具有MeOH及Ar的RIE，例如，穿过自由层14、穿隧阻障13、参考层12、及晶种层11延伸侧壁4s’且停止于顶表面10t上。临界尺寸d1大于前述实施例中的d。因为RIE等离子体通常实质上垂直地导向基板，在顶表面14t上方露出的顶表面18t1也会被移除，但是大部分的金属层18沿着硬掩模16及金属氧化盖层17维持在侧壁4s上。在一些实施例中，在硬掩模上方具有顶表面18t的部分的金属层也通过RIE步骤被移除。金属层作为硬掩模层及金属氧化盖层的封装层。
图15描绘了在形成封装层19于侧壁4s’上以填充p-MTJ4及相邻的p-MTJ之间的开口，且将CMP工艺用于在封装层上形成与金属层18的顶表面18t、及硬掩模16的顶表面16t共平面的顶表面19t之后的p-MTJ4。本公开预期固态反应发生于金属层18中的还原金属及金属氧化层17之间，其中氧从金属氧化端部吸收进金属层中，和盖层中原本的氧化态相比，借此形成具有实质上还原的氧化态的端部15e。固态反应可以在沉积金属层时、以及在之后的任何工艺步骤时(包含在沿着整个膜层堆叠形成侧壁4s’后退火p-MTJ4)、或在形成封装层19时发生。退火可以在封装时发生，其中反应温度可以接近400℃以加快固态反应速度。在金属封装层18不从金属氧化层17吸收氧的实施例中，封装层18提供造成金属氧化层17的电性短路所需的导电通道。
本公开也包含一实施例，其中图7-12(或图13-15)中所示的还原工艺可以适用于已经具有多个导电通道于其中的金属氧化层。例如，p-MTJ膜层堆叠中的金属氧化层17可以由具有多个导电通道15c的金属氧化层17a取代以提供图16中的p-MTJ膜层堆叠。
之后如图17所示，遵循图8-11中所代表的工艺步骤以产生具有侧壁4x的p-MTJ4’。特别是，p-MTJ具有其中具有导电通道15c的金属氧化中央部17c’，且中央部通过氧化态实质上低于金属氧化中央部中的氧化态的端部15e与侧壁分离。在一些实施例中，端部是金属氧化层17c中的第一金属或合金M1的有效导电通道，而导电通道15c包含前述贵金属(NM)的其中一个的第二金属，使得第一金属或合金具有与第二金属不同的成分。
在图18中，描绘了本公开的另一个实施例，其保留了所有来自图2中的第一实施例的膜层，除了膜层的顺序不同。显示了p-MTJ5的顶自旋阀配置，其中晶种层11、金属通道15c形成于其中的金属氧化层17a、自由层14、穿隧阻障13、参考层12、及硬掩模16依序形成于底电极10上。金属通道从晶种层的顶表面延伸至自由层的底表面。如前面所述，金属通道15c可以包含与金属氧化层中相同的金属或合金，或可以是前述的NM金属或合金的其中一个。一个关键特征为，提供电性短路路径15c于金属氧化层中以降低金属氧化层17a的寄生电阻对于p-MTJ的RATOTAL的贡献。在此，金属氧化层被称为Hk促进层而不是盖层，因为自由层中的PMA是因为产生于自由层底表面与下方金属氧化层的界面的界面垂直各向异性而增加。
在图19中的另一个顶自旋阀实施例中，通过保留所有的p-MTJ膜层以修改图6中的底自旋阀配置，但是改变了沉积的顺序以产生p-MTJ6，其中晶种层11、有端部15e的金属氧化层17c、自由层14、穿隧阻障13、参考层12、及硬掩模16依序形成于底电极10上。金属氧化层17c被视为Hk促进层，因为它不再是自由层上方的盖层。端部15e包含与金属氧化层中相同的金属或金属合金，且在中央金属氧化部17c周围提供导电通道。如前所述，端部是通过将均匀的金属氧化层暴露至还原剂或还原性物种来还原，其中上述还原剂或还原性物种可以是沉积于被蚀刻的金属氧化层的侧边上的金属层(未显示)的形式，或通过进行具有形成气体或H2、或前述自由基及前述离子的一或两者的还原工艺来还原。
在此描述的所有实施例可以并入具有标准工具及工艺的制造方案中。在显著降低p-MTJ纳米柱的RATOTAL的同时，实质上维持了DRR及自由层热稳定性，其有利于64Mb及256Mb的STT-MRAM技术、以及切换电流、RA值、DRR、及热稳定性皆为关键参数的相关自旋电子设备。
尽管已经特别根据其优选的实施例以示出且描述本公开，本领域中具有通常知识者将会理解到，可以不违背本公开的精神及范围而做各种形式及细节的变化。

Claims (31)

1.一种存储器装置中的磁性元件，包括：
(a)一穿隧阻障层，其为形成于一参考层及一自由层之间的一第一金属氧化层；
(b)一第二金属氧化层，包括一金属或合金，且接触该自由层的一第二表面，其中该第二表面与接触该穿隧阻障层的一第一自由层表面相对，且该第二金属氧化层具有从该第二金属氧化层的一顶表面延伸至一底表面的多个导电路径，借此实质上减少该第二金属氧化层的电阻率，所述多个导电路径由与所述金属或所述合金不同的贵金属制成，其中所述贵金属是由Pt、Pd、Ru、Rh、Ir、Os和Mo中的一种或多种所形成，其中在所述第二金属氧化层中有被氧化物基质包围的隔离的贵金属原子；以及
(c)该自由层，其中该第一及第二自由层表面分别与该穿隧阻障层及该第二金属氧化层的接触产生界面垂直各向异性，导致该自由层中的垂直磁各向异性。
2.如权利要求1的磁性元件，其中该金属或合金是Mg、MgAl、MgTi、MgGa、Ti、AlTi、MgZn、MgZr、Al、Zn、Zr、Hf、SrTi、BaTi、CaTi、LaAl、V或MgTa的其中一个。
3.如权利要求1的磁性元件，其中该些导电路径包括该金属或合金。
4.如权利要求1的磁性元件，还包括一最上层，其为形成于该第二金属氧化层上的一硬掩模，以及一晶种层，其具有接触一底电极的一底表面及邻接该参考层的一顶表面。
5.如权利要求1的磁性元件，还包括一最上层，其为形成于该参考层上的一硬掩模，以及一晶种层，其具有接触一底电极的一底表面及邻接该第二金属氧化层的一顶表面。
6.如权利要求1的磁性元件，其中该存储器装置是磁性随机存取存储器、自旋力矩转移-磁性随机存取存储器、传感器、生物传感器、或自旋力矩转移振荡器。
7.一种存储器装置中的磁性元件，包括：
(a)一穿隧阻障层，其为形成于一参考层上的一第一金属氧化层；
(b)一自由层，有一顶表面，且形成于该穿隧阻障层上；
(c)一不连续第二金属氧化层，具有多个岛状物于该自由层顶表面上，且在相邻的多个岛状物之间有多个开口；以及
(d)一非磁性硬掩模层，形成于该不连续第二金属氧化层上且在相邻所述岛状物之间填充，且形成于该自由层顶表面由多个开口露出的多个部分上。
8.如权利要求7的磁性元件，其中该第二金属氧化层包括MgO、AlOx、MgAlOx、MgTiOx、TiOx、AlTiOx、MgZnO、ZnO、ZrOx、HfOx、或MgTaO。
9.如权利要求7的磁性元件，其中该硬掩模层是由Ta、Ru、TaN、Ti、TiN、及W、或者是一导电氧化物形成，该导电氧化物是RuOx、ReOx、IrOx、MnOx、MoOx、TiOx、及FeOx的其中一或多个。
10.一种存储器装置中的磁性元件，包括：
(a)一穿隧阻障层，其为形成于一参考层及一自由层的一第一表面之间的一第一金属氧化层；
(b)一盖层，形成于该自由层的一第二表面上，包括：
(1)一中央部，其为具有一第一氧化态的一第二金属氧化层，且包括一金属或合金，该第二金属氧化层具有一第一厚度且两侧垂直对准于该第二表面；以及
(2)两导电端部，其具有邻接该中央部的该两侧的该第一厚度，且其中该两导电端部包括该金属或合金或具有实质上低于该第一氧化态的一氧化态的该金属或合金，因此形成一电性短路路径，其具有介于该中央部的每一侧与该磁性元件的一侧壁之间的一第一宽度；以及
(c)该自由层，其中该第一及第二自由层表面分别与该穿隧阻障层及该第二金属氧化层的接触产生界面垂直各向异性，导致该自由层中的垂直磁各向异性。
11.如权利要求10的磁性元件，其中该金属或合金是Mg、MgAl、MgTi、MgGa、Ti、AlTi、MgZn、MgZr、Al、Zn、Zr、Hf、SrTi、BaTi、CaTi、LaAl、V或MgTa的其中一个。
12.如权利要求10的磁性元件，还包括一最上层，其为形成于该第二金属氧化层和两导电端部上的一硬掩模，以及一晶种层，其具有接触一底电极的一底表面及邻接该参考层的一顶表面。
13.如权利要求10的磁性元件，还包括一最上层，其为形成于该参考层上的一硬掩模，以及一晶种层，其具有接触一底电极的一底表面及邻接该第二金属氧化层和两导电端部的一顶表面。
14.如权利要求10的磁性元件，其中该第二金属氧化层还包括从该第二金属氧化层的一顶表面延伸至一底表面的多个导电路径。
15.如权利要求14的磁性元件，其中该些导电路径是由Ag、Pt、Au、Pd、Ru、Rh、Ir、Mo、Fe及Os的其中一个贵金属形成，且该贵金属与该金属或合金不同。
16.一种磁性元件的形成方法，包括：
(a)提供一自由层，其具有一顶表面及接触一穿隧阻障层的一底表面的；
(b)形成包括金属或合金的一金属氧化层于该自由层顶表面，该金属氧化层具有多个导电通道，该些导电通道从其一顶表面延伸至其一底表面以允许从该自由层到该金属氧化层的多个导电路径，且其中该自由层中的垂直磁各向异性是透过与该穿隧阻障层及金属氧化层的接触所建立，所述多个导电路径由与所述金属或所述合金不同的贵金属制成，其中所述贵金属是由Pt、Pd、Ru、Rh、Ir、Os和Mo中的一种或多种所形成，其中在所述金属氧化层中有被氧化物基质包围的隔离的贵金属原子；以及
(c)沉积一导电非磁性层于该金属氧化层上，该导电非磁性层是该磁性元件中的一硬掩模层且接触该些导电通道。
17.如权利要求16的磁性元件的形成方法，其中通过先沉积一金属或合金于该自由层顶表面上，且接着进行氧化以形成该金属氧化层，使得大量的金属或合金原子不被氧化且形成该些导电通道。
18.如权利要求16的磁性元件的形成方法，其中该金属氧化层及该些导电通道是通过一制造流程所形成，该制造流程包括：
(a)沉积一第一金属或合金层于该自由层顶表面；
(b)沉积一非磁性层于该第一合金层上，使得一些合金原子再溅镀以形成具有合金及非磁性原子的一第一次层于该自由层上，且形成包括合金及非磁性原子的一第二次层于该第一次层上；
(c)沉积一第二合金层于该第二次层上，使得该第二次层中的一些非磁性原子再溅镀以形成具有合金及非磁性原子的一第三次层于该第二次层上；以及
(d)进行一氧化，使得该第一、第二、及第三次层中的大量的合金原子氧化以形成该金属氧化层，且该些非磁性原子不被氧化，借此形成该些导电通道。
19.如权利要求16的磁性元件的形成方法，其中该金属或合金是MgAl、MgTi、MgGa、Ti、AlTi、MgZn、Al、Zn、Zr、Hf、SrTi、BaTi、CaTi、LaAl、V或MgTa的其中一个，且该些导电通道包括该金属或合金。
20.如权利要求19的磁性元件的形成方法，其中该金属或合金是Mg、Ti、AlTi、MgZn、Al、Zn、Zr、Hf、或MgTa的其中一个，且该些导电通道中的非磁性原子包括Ag、Au、Pt、Pd、Ru、Rh、Ir、Mo、Fe及Os的其中一或多个。
21.如权利要求18的磁性元件的形成方法，其中该氧化是进行于一反应腔室的一自然氧化过程，且包括持续5秒至5分钟的时间的氧气流速。
22.一种磁性元件的形成方法，包括：
(a)提供一自由层，其具有一顶表面及接触一穿隧阻障层的一底表面；
(b)沉积一不连续金属或合金层，其包括接触大部分该自由层顶表面的多个岛状物；
(c)进行一氧化，使得该金属或合金层氧化为具有一化学计量氧化态或一非化学计量氧化态的一金属氧化层，且该些岛状物被露出一部分自由层顶表面的多个开口分离；以及
(d)沉积一导电非磁性层于该金属氧化层上，且在该露出的部分的自由层顶表面，该导电非磁性层形成穿过该金属氧化层的多个导电通道，且该金属氧化层产生垂直磁各向异性于该自由层中。
23.如权利要求22的磁性元件的形成方法，其中该金属或合金是MgAl、MgTi、MgGa、Ti、AlTi、MgZn、Al、Zn、Zr、Hf、SrTi、BaTi、CaTi、LaAl、V或MgTa的其中一个。
24.如权利要求22的磁性元件的形成方法，其中该导电非磁性层是由Ta、Ru、TaN、Ti、TiN、及W、或者是一导电氧化物形成，该导电氧化物是RuOx、ReOx、IrOx、MnOx、MoOx、TiOx、及FeOx的其中一或多个。
25.如权利要求22的磁性元件的形成方法，其中该不连续金属或合金层是通过一物理气相沉积工艺所沉积，其包括室温至350℃的温度。
26.一种磁性元件的形成方法，包括：
(a)依序在一基板上形成一参考层、一穿隧阻障层、一自由层、一盖层、以及一硬掩模层，该盖层是一金属氧化层；
(b)进行一第一蚀刻工艺以形成一侧壁于该硬掩模层上及具有一第一氧化态的该盖层上；
(c)施加一还原剂，使得该盖层的多个端部还原为一金属或合金，或还原为一非化学计量氧化态，该非化学计量氧化态具有的氧含量实质上低于该盖层的一中央金属氧化部中的该第一氧化态；以及
(d)进行一第二蚀刻工艺以产生一侧壁于该自由层、该穿隧阻障层、及该参考层上。
27.如权利要求26的磁性元件的形成方法，其中该金属氧化层包括MgO、AlOx、MgTiOx、MgAlOx、TiOx、AlTiOx、MgZnO、ZnO、ZrOx、HfOx、或MgTaO。
28.如权利要求26的磁性元件的形成方法，其中该还原剂的施加包括进行一还原工艺，其中将形成气体、氢气、或一反应性物种施加于该盖层的该侧壁，该反应性物种是氢自由基、H+、OH-、CO的自由基、C的自由基、或CH3的自由基、或C-H自由基、或羟基自由基的其中一或多个。
29.如权利要求26的磁性元件的形成方法，其中该还原剂的施加包括沉积一还原金属层于该硬掩模及该硬掩模和盖层的该侧壁上，该还原金属层从该盖层的该些端部吸收氧。
30.如权利要求28的磁性元件的形成方法，其中该第二蚀刻形成一侧壁于该自由层上、该穿隧阻障层上、及该参考层上，且该侧壁与该硬掩模和该盖层上的侧壁形成一连续的表面。
31.如权利要求29的磁性元件的形成方法，其中该第二蚀刻形成一侧壁于该自由层上、该穿隧阻障层上、及该参考层上，且该侧壁与该还原金属层上的侧壁形成一连续的表面。
CN201880078019.4A 2017-12-14 2018-12-07 用于垂直磁化的磁性穿隧结的低电阻MgO盖层 Active CN111566832B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/841,479 2017-12-14
US15/841,479 US10522745B2 (en) 2017-12-14 2017-12-14 Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
PCT/US2018/064425 WO2019118288A1 (en) 2017-12-14 2018-12-07 LOW RESISTANCE MgO CAPPING LAYER FOR PERPENDICULARLY MAGNETIZED MAGNETIC TUNNEL JUNCTIONS

Publications (2)

Publication Number Publication Date
CN111566832A CN111566832A (zh) 2020-08-21
CN111566832B true CN111566832B (zh) 2023-05-30

Family

ID=64902463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880078019.4A Active CN111566832B (zh) 2017-12-14 2018-12-07 用于垂直磁化的磁性穿隧结的低电阻MgO盖层

Country Status (5)

Country Link
US (3) US10522745B2 (zh)
KR (1) KR102424639B1 (zh)
CN (1) CN111566832B (zh)
DE (1) DE112018004617T5 (zh)
WO (1) WO2019118288A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522745B2 (en) 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US11264557B2 (en) * 2017-12-30 2022-03-01 Integrated Silicon Solution, (Cayman) Inc. High retention storage layer using ultra-low RA MgO process in perpendicular magnetic tunnel junctions for MRAM devices
US10797225B2 (en) * 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
CN112736190B (zh) * 2019-10-14 2023-04-18 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
US11522126B2 (en) * 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
US20210234091A1 (en) * 2020-01-24 2021-07-29 Applied Materials, Inc. Magnetic memory and method of fabrication
US11374167B2 (en) 2020-03-05 2022-06-28 International Business Machines Corporation Reducing parasitic bottom electrode resistance of embedded MRAM
CN113809117B (zh) * 2020-06-16 2023-12-22 联华电子股份有限公司 半导体元件及其制作方法
US11698423B2 (en) 2020-08-12 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction device and method
US11957063B2 (en) * 2021-08-28 2024-04-09 Yimin Guo Magnetoresistive element having a nano-current-channel structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194457A (ja) * 2006-01-20 2007-08-02 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
CN102916125A (zh) * 2011-08-05 2013-02-06 海力士半导体有限公司 磁存储器件及其制造方法
US9425387B1 (en) * 2015-09-08 2016-08-23 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
US9773972B1 (en) * 2016-07-12 2017-09-26 Samsung Electronics Co., Ltd. Magnetic device

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6743503B1 (en) 1999-10-05 2004-06-01 Seagate Technology Llc Ultra-thin seed layer for multilayer superlattice magnetic recording media
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
WO2003001617A2 (en) * 2001-06-25 2003-01-03 Celltech Power, Inc. Electrode layer arrangements in an electrochemical device
US6847510B2 (en) 2002-09-27 2005-01-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel junction device with bottom free layer and improved underlayer
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6977801B2 (en) 2003-02-24 2005-12-20 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6974708B2 (en) 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7859034B2 (en) 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP4929108B2 (ja) 2007-09-25 2012-05-09 株式会社東芝 磁気ヘッドおよび磁気記録装置
US7978442B2 (en) 2007-10-03 2011-07-12 Tdk Corporation CPP device with a plurality of metal oxide templates in a confining current path (CCP) spacer
WO2009101827A1 (ja) 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8203389B1 (en) 2010-12-06 2012-06-19 Headway Technologies, Inc. Field tunable spin torque oscillator for RF signal generation
US8263501B2 (en) * 2010-12-15 2012-09-11 United Microelectronics Corp. Silicon dioxide film fabricating process
US8604886B2 (en) 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
SG185900A1 (en) 2011-05-20 2012-12-28 Agency Science Tech & Res Magnetoresistive device
US8462461B2 (en) 2011-07-05 2013-06-11 HGST Netherlands B.V. Spin-torque oscillator (STO) with magnetically damped free layer
US8634163B2 (en) 2011-07-27 2014-01-21 HGST Netherlands B.V. Dual reverse microwave assisted magnetic recording (MAMR) and systems thereof
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US8946834B2 (en) 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
KR101446338B1 (ko) * 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
US8582240B1 (en) 2012-08-29 2013-11-12 Headway Technologies, Inc. Magnetic recording assisted by spin torque oscillator with a radio frequency current bias
US9252710B2 (en) * 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications
US8981505B2 (en) 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
US9082960B2 (en) * 2013-04-16 2015-07-14 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications
US9230571B1 (en) 2014-08-26 2016-01-05 Headway Technologies, Inc. MgO based perpendicular spin polarizer in microwave assisted magnetic recording (MAMR) applications
US9444035B2 (en) * 2014-09-10 2016-09-13 Qualcomm Incorporated Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194457A (ja) * 2006-01-20 2007-08-02 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
CN102916125A (zh) * 2011-08-05 2013-02-06 海力士半导体有限公司 磁存储器件及其制造方法
US9425387B1 (en) * 2015-09-08 2016-08-23 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
US9773972B1 (en) * 2016-07-12 2017-09-26 Samsung Electronics Co., Ltd. Magnetic device

Also Published As

Publication number Publication date
CN111566832A (zh) 2020-08-21
US20210020831A1 (en) 2021-01-21
US11696511B2 (en) 2023-07-04
KR102424639B1 (ko) 2022-07-25
DE112018004617T5 (de) 2020-07-16
WO2019118288A1 (en) 2019-06-20
US20190189910A1 (en) 2019-06-20
KR20200085882A (ko) 2020-07-15
US20200136025A1 (en) 2020-04-30
US10522745B2 (en) 2019-12-31
US10797232B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
CN111566832B (zh) 用于垂直磁化的磁性穿隧结的低电阻MgO盖层
CN110741487B (zh) 对于具有垂直磁异向性的磁性装置应用在高温退火后保持矫顽磁场
EP3347927B1 (en) Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
KR102330561B1 (ko) 비에칭 자기 정렬 자석 터널 접합(mtj) 디바이스 구조물
JP5425213B2 (ja) 円筒状バリアを有する磁気メモリセル
KR101142820B1 (ko) ＭＴＪ 디바이스의 ｄＲ／Ｒ을 향상시키기 위한 새로운캡핑 구조체
JP4142993B2 (ja) 磁気メモリ装置の製造方法
US7358553B2 (en) System and method for reducing shorting in memory cells
KR102381009B1 (ko) 고성능 자기저항 랜덤 액세스 메모리(mram) 디바이스를 위한 자유층 측벽 산화 및 스페이서 보조 자기 터널 접합부(mtj) 에칭
JP2007110121A (ja) 磁気トンネル接合の封入方法、磁気デバイスの形成方法、および磁気トンネル接合構造
US10957851B2 (en) Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US20160172585A1 (en) An improved method to make of fabricating ic/mram using oxygen ion implantation
CN111058001A (zh) MgO与MgMO层的形成方法
US11056643B2 (en) Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
US20190392879A1 (en) MAGNETIC MEMORY ELEMENT HAVING MgO ISOLATION LAYER
US8530988B2 (en) Junction isolation for magnetic read sensor
US20210343936A1 (en) Magnetoresistive stack device fabrication methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant