KR102424639B1 - 수직으로 자화된 자기 터널 접합부들을 위한 저저항 MgO 캡핑 층 - Google Patents

수직으로 자화된 자기 터널 접합부들을 위한 저저항 MgO 캡핑 층 Download PDF

Info

Publication number
KR102424639B1
KR102424639B1 KR1020207017842A KR20207017842A KR102424639B1 KR 102424639 B1 KR102424639 B1 KR 102424639B1 KR 1020207017842 A KR1020207017842 A KR 1020207017842A KR 20207017842 A KR20207017842 A KR 20207017842A KR 102424639 B1 KR102424639 B1 KR 102424639B1
Authority
KR
South Korea
Prior art keywords
layer
metal oxide
metal
delete delete
free layer
Prior art date
Application number
KR1020207017842A
Other languages
English (en)
Other versions
KR20200085882A (ko
Inventor
사힐 파텔
게놀레 잔
뤼잉 통
비네쉬 순다르
동나 선
위전 왕
포캉 왕
후안롱 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20200085882A publication Critical patent/KR20200085882A/ko
Application granted granted Critical
Publication of KR102424639B1 publication Critical patent/KR102424639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • H01L27/222—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

자유 층(14, FL)이 제 1 금속 산화물(17a, Mox) 층 및 제 2 금속 산화물(13, 터널 장벽)과 인터페이싱하여 FL에서 수직 자기 이방성(PMA)을 생성하는 자기 터널 접합부(MTJ)가 개시된다. 일부 실시예에서, 귀금속으로 형성된 도전성 금속 채널(15c)은 기생 저항을 감소시키기 위한 MgO인 Mox에 형성된다. 제 2 실시예에서, 복수의 아일랜드를 갖는 불연속적인 MgO 층이 Mox 층으로서 형성되고, 비자기 하드 마스크 층이 인접한 아일랜드들 간의 공간을 채우고 Mox를 관통하는 단락 경로를 형성하도록 성막된다. 추가의 예에서, 중심 Mox 부분의 측면과 MTJ 측벽 사이의 단부는, Mox 측벽 상에 환원 금속 층을 성막하거나, 형성 가스, H2, 또는 환원 종을 사용한 환원 공정을 수행함으로써 단락 경로를 형성하도록 환원된다.

Description

수직으로 자화된 자기 터널 접합부들을 위한 저저항 MgO 캡핑 층
본 출원은 미국 특허 제8,981,505호; 미국 특허 제9,006,704호; 및 미국 특허 제9,230,571호에 관련된 것으로, 이들 미국 특허는 공통 양수인에게 양도되고 그 전체가 본원에 참고로 포함된다.
본 개시 내용은 터널 장벽 층 및 금속 산화물 캡 층과 인터페이싱하는 자유 층을 포함하는 자기 터널 접합부(magnetic tunnel junction)(MTJ)에 관한 것으로, 특히 완전히 산화된 상태를 갖는 캡 층과 함께 관찰된 기생 저항을 감소시킴으로써 자기 저항 비(magnetoresistive ratio)의 감소를 완화시키기 위한 캡 층 저항의 감소에 관한 것이다.
수직으로 자기된 MTJ (p-MTJ)는 임베디드 자기 랜덤 액세스 메모리(magnetic random access memory)(MRAM) 애플리케이션, 및 독립형 MRAM 애플리케이션으로서 사용하기 위해 대두되는 주요 기술이다. 메모리 비트의 기록을 위해 스핀 토크(spin-torque)(STT-MRAM)를 사용하는 P-MTJ MRAM 기술은 J. C. Slonczewski에 의한 “자기 다층의 전류 구동 여기(Current driven excitation of magnetic multilayers)”(J. Magn. Magn. Mater. V 159, L1-L7(1996))에서 설명되었으며, SRAM, DRAM 및 플래시와 같은 기존 반도체 메모리 기술과 경쟁이 치열하다.
MRAM 및 STT-MRAM은 모두 터널링 자기 저항(tunneling magnetoresistance)(TMR) 효과에 기반한 MTJ 요소를 가지며, 여기서 MTJ 스택의 층들은 2 개의 강자성 층이 얇은 절연 터널 장벽 층에 의해 분리되는 구성을 갖는다. 핀 층(pinned layer)이라 불리는 강자성 층들 중 하나는 각 층의 평면이 x 축 및 y 축 방향으로 배치될 때 +z 방향과 같은 탈평면 방향(out-of-plane direction)으로 고정되는 자기 모멘트(magnetic moment)를 갖는다. 제 2 강자성 층은 +z (평행(parallel) 또는 P 상태) 또는 -z (역 평행(antiparallel) 또는 AP 상태)로 자유롭게 회전할 수 있는 탈평면 자기 방향을 갖는다. P 상태(Rp)와 AP 상태(Rap) 사이의 저항 차이는 DRR이라고도 하는 식 (Rap-Rp)/Rp로 특징지어진다. DRR이 메모리 비트의 판독 마진과 직접 관련되어 있거나 P 상태와 AP 상태 (0 또는 1 비트)를 쉽게 구별할 수 있으므로, MTJ 디바이스는 큰 DRR 값, 바람직하게는 1보다 큰 값을 갖는 것이 중요하다.
자유 층(free layer)이 막의 평면에 수직인 자기 방향을 갖는 경우, 자기 요소를 스위칭하는 데 필요한 임계 전류(critical current)(lc)는 식 (1)에 표시된 바와 같이 수직 이방성 필드에 정비례하며, 여기서 e는 전자 전하량, α는 길버트(Gilbert) 감쇠 상수이고, Ms는 자유 층의 포화 자기(saturation magnetization)이며, h는 감소된 플랑크 상수이며, g는 자이로 자기 비(gyromagnetic ratio)이며, 그리고
Figure 112020063339617-pct00001
는 스위칭할 자기 영역의 탈평면 이방성 필드(out-of-plane anisotropy field)이며, V 는 자유 층의 볼륨이다:
식 (1)
Figure 112020063339617-pct00002
Figure 112020063339617-pct00003
는 자기 요소의 열 안정도(thermal stability)의 측정치이며, kV는 또한 Eb 또는 두 개의 자기 상태(P와 AP) 사이의 에너지 장벽으로 알려져 있으며, k B 는 볼츠만 상수이고, 그리고 T는 온도이다. 기능성 MRAM 제품의 경우, 자유 층(정보 저장 층)은 열 및 자기 환경 변동으로 인한 스위칭에 저항하기에 매우 충분한 Eb를 가져야 한다. 랜덤 스위칭에 대한 이러한 에너지 장벽은 자유 층의 수직 자기 이방성(perpendicular magnetic anisotropy)(PMA)의 강도와 관련이 있다. 강력한 PMA를 획득하는 한 가지 실질적인 방식은 CoFeB 자유 층과 MgO 터널 장벽 층 사이의 계면에서 계면 PMA를 통과시키는 것이다. 터널 장벽과 관련하여 자유 층의 반대 측에 추가적인 계면 PMA를 위한 제 2 MgO 계면을 형성함으로써 더 높은 PMA가 달성된다. 따라서, 자유 층의 총 PMA는 p-MTJ의 MgO/CoFeB/MgO 스택으로 최적화되어 Eb를 증가시킨다.
도 1은, 예를 들어, MRAM 구조에서, 선택적인 시드 층(11), 핀 층(12), 터널 장벽(13), 자유 층(14), 금속 산화물 캡 층(17), 및 하드 마스크(16)를 하부 전극(10)인 기판 상에 순차적으로 형성한 종래의 p-MTJ(1)를 도시하고 있다. 불행하게도, MgO 캡 층을 사용한 결과는 p-MTJ 디바이스에 기생 저항을 추가한 것이 된다. 식 (2)는 총 MTJ 저항에 대한 캡 층 저항의 기여도의 효과를 나타내는 반면, 식 (3)은 DRR에 대한 영향을 나타낸다.
식 (2)
Figure 112020063339617-pct00004
, 여기서,
Figure 112020063339617-pct00005
및
Figure 112020063339617-pct00006
이고,
Figure 112020063339617-pct00007
이기 때문에
식 (3)
Figure 112020063339617-pct00008
요약하면, 금속 산화물 캡 층에 의해 야기되는 직렬 저항(series resistance)(
Figure 112020063339617-pct00009
)은 DRR을 감소시켜, MRAM 비트 판독 마진을 효과적으로 감소시킬 뿐만 아니라 직렬 저항을 추가하여 비트의 기입 전압을 증가시킬 것이다. 강화된 열 안정도를 위한 강력한 PMA를 달성하는 데 MgO 캡 층 등이 필요하기 때문에, 캡 층으로부터 직렬 저항 기여도를 크게 감소시키면서 강력한 PMA가 유지되도록 개선된 p-MTJ 구조가 필요하다.
본 개시 내용의 하나의 목적은 p-MTJ 나노 필러(nanopillars)를 위해 캡 층 저항 및 저항 x 면적(RA) 곱을 감소시키는 것이며, 여기서 금속 산화물 층은 자유 층의 최상면 및 바닥면과 인터페이싱하여, DRR을 개선하고 기입 전압을 감소시키면서 열 안정도를 위해 높은 PMA를 유지한다.
제 2 목적은 메모리 디바이스 제조에서 쉽게 구현되는 제 1 목적의 p-MTJ를 형성하는 방법을 제공하는 것이다.
본 개시 내용에 따르면, 전술한 목적을 달성하는 복수의 방식이 있다. 터널 장벽 층과 금속 산화물 캡 층 사이에 자유 층이 형성되는 제 1 실시예에서, 금속 산화물 층은 바람직하게는 금속 산화물 층의 최상면과 바닥면 사이에서 저항을 낮추기 위한 금속 (도전성) 채널이 존재하도록 상당한 개수의 산화되지 않은 금속 원자를 갖는다. 따라서, 산화되지 않은 Mg 경로는, 예를 들어, MgO 층 내에 형성될 수 있다. 대안적인 실시예에서, 귀금속(noble metal)(NM)은 Mg와 공동 성막된 후 Mg의 산화가 후속될 수 있거나, 또는 Mg/NM/Mg 스택은 산화 전에 형성될 수 있거나, 또는 Mg 성막 및 산화, 이어서 NM 성막, 그리고 이어서 Mg 성막 및 산화를 포함하는 프로세스는 MgO 층 내에서 NM 도전성 경로를 생성하는 데 사용된다.
제 2 실시예에 따르면, Mg와 같은 금속은 물리 기상 증착(physical vapor deposition)(PVD)에 의해 자유 층 상에 아일랜드 형태의 불연속 층으로서 형성된다. 그 후, 산화 단계가 수행되어, 불규칙적인 아일랜드 형상을 불연속 MgO 층으로 변환한다. 이어서, 비자기 금속 하드 마스크 층이 불연속 MgO 층을 관통하는 금속 경로를 형성하도록 성막되어, p-MTJ의 총 RA 곱에 대한 MgO 캡 층의 저항 기여도를 효과적으로 감소시킨다.
제 3 실시예에 따르면, MTJ 나노 필러 측벽에 근접하여 형성되는 연속 MgO 캡 층의 외측 부분은 MgO 층의 중심부 주위에 도전성 경로를 제공하도록 환원된다. p-MTJ 에칭 공정 동안, 형성 가스, H2, 또는 환원제 종(reducing agent species)을 도포함으로써 외측 금속 산화물 부분이 환원될 수 있다. 일부 실시예에서, p-MTJ 측벽에서 MgO 층의 외측 부분은 후속적으로 성막되는 봉지 층(encapsulation layer) 내의 환원성 금속과 접촉함으로써 산화되지 않은 상태로 환원된다. 예를 들어, MgO 층 내의 산소는 봉지 층 내로 확산되어, p-MTJ에서 MgO 층의 외측 부분의 산소 함량을 낮출 수 있다.
본 개시 내용은 또한 전술한 실시예에서 발견되는 저항률이 감소된 금속 산화물 층을 형성하는 방법을 포함한다. 예를 들어, 제 3 실시예에서 MgO 캡 층의 외측 부분은, 캡 층을 따라 측벽이 형성된 후 MTJ 에칭을 중단함으로써 비 화학량론적 산화 상태(non-stoichiometric oxidation state)로 부분적으로 환원될 수 있거나 또는 Mg로 완전히 환원될 수 있다. 그 후, 형성 가스 처리, H2 처리, 환원 종에 대한 노출, 또는 환원 금속 층의 성막을 수행하고 나서 p-MTJ 에칭을 지속하여, 자유 층, 터널 장벽 층, 및 아래에 놓인 층들을 따라 측벽을 형성하게 된다. 결과적으로, MgO 터널 장벽은 실질적으로 화학량론적 산화 상태를 유지하여 DRR을 최적화한다.
p-MTJ에 대한 탑 스핀 밸브 구성(top spin valve configurations)에 관한 본 개시 내용의 다른 실시예에서, 자유 층은 Hk 강화 층이라고 하는 아래에 놓인 금속 산화물 층과 위에 놓인 터널 장벽 층 사이에 형성된다. 전술한 바텀 스핀 밸브(bottom spin valve) 실시예에서와 같이, 금속 산화물 층은 그 최상면과 바닥면 사이에서 연장되는 도전성 채널을 가져, 기생 저항을 낮추기 위한 수단으로서 전기 단락 경로를 제공하게 된다.
도 1은 종래 기술에 따라 2 개의 균일한 금속 산화물 층 사이에 자유 층이 형성되는 수직 자기 자기 터널 접합부(p-MTJ)을 도시하는 단면도이다.
도 2는 도전성 채널이 금속 산화물 층 내에 형성되고 자유 층의 최상면과 접촉하는 본 개시 내용의 제 1 실시예에 따른 p-MTJ의 단면도이다.
도 3a는 금속 또는 금속 산화물 층 상의 귀금속의 스퍼터 성막을 도시하고, 도 3b는 도 3a로부터의 층들의 스택 상에 금속 또는 금속 산화물 층의 스퍼터 성막을 예시한다.
도 4는 p-MTJ 나노 필러에서 RA 곱을 감소시키기 위해 불연속 금속 산화물 아일랜드 층이 자유 층 상에 형성되는 본 개시 내용의 제 2 실시예에 따른 p-MTJ의 단면도이다.
도 5는 도 4의 금속 아일랜드의 평면도로서, 차후에 성막되는 금속 층으로 채워지는 아일랜드 간의 공간을 도시한다.
도 6은 본 개시 내용의 제 3 실시예에 따른 p-MTJ의 단면도이고, 실질적으로 화학량론적 산소 함량을 갖는 금속 산화물 층의 중심부 및 화학량론적 산소 함량보다 실질적으로 작은 외측 부분을 도시한다.
도 7 내지 도 12는 본 개시 내용의 일 실시예에 따라 도 6에 도시된 바텀 스핀 밸브 구성으로 p-MTJ를 형성하는 공정을 도시하는 단면도이다.
도 13 내지 도 15는 도 6의 p-MTJ 구조를 형성하는 대안적인 방법을 도시한 단면도이다.
도 16은 본 개시 내용의 일 실시예에 따른 도 2의 p-MTJ의 변형을 나타내는 탑 스핀 밸브 구성을 갖는 p-MTJ의 단면도이다.
도 17은 본 개시 내용의 일 실시예에 따른 도 6의 p-MTJ의 변형을 나타내는 탑 스핀 밸브 구성을 갖는 p-MTJ의 단면도이다.
도 18은 터널 장벽과 금속 산화물 층 사이에서 복수의 도전성 채널을 갖는 자유 층이 형성되는 패턴화되지 않은 p-MTJ 스택의 층을 도시하는 단면도이다.
도 19는 본 개시 내용에 따른 공정 흐름이 p-MTJ 나노 필러를 생성하는 데 사용된 후의 도 18의 p-MTJ 스택의 단면도로서, 여기서 금속 산화물 층은 도전성 채널을 갖는 중심부, 및 실질적으로 환원된 산화 상태를 갖는 두 개의 단부들을 갖는다.
도 20은 상이한 원소에 대한 산화물 형성의 자유 에너지를 열거한 표이다.
본 개시 내용은 p-MTJ 나노 필러 및 이의 제조에 관한 것으로, 여기서 자유 층은 터널 장벽 층과의 제 1 계면 및 금속 산화물 층과의 제 2 계면을 형성하고, 도전성 채널은 금속 산화물 층의 내부 또는 주위에 형성되어, 기생 저항을 완화시키며 터널링 자기 저항 효과가 없는 균일한 금속 산화물 층과 연관된 DRR을 낮춘다. 예시적인 실시예는 바텀 스핀 밸브 및 탑 스핀 밸브 구성을 갖는 p-MTJ 나노 필러를 도시하지만, 본 개시 내용은 또한 본 기술 분야의 기술자에게 이해되는 바와 같이 이중 스핀 밸브 구조를 갖는 p-MTJ를 포함한다. p-MTJ는 MRAM, STT-MRAM, 센서, 바이오 센서, 또는 스핀 토크 발진기(spin torque oscillator)(STO)와 같은 다른 스핀 트로닉 디바이스(spintronic device)에 통합될 수 있다. 도면에는 단지 하나의 p-MTJ 나노 필러가 도시되어 있지만, 전형적으로는 수백만의 p-MTJ 나노 필러가 메모리 디바이스의 제조 동안 기판 상에 행과 열로 배열된다. "산화 상태" 및 "산소 함량"이라는 용어는 금속 산화물 층의 상태를 설명할 때 상호 교환적으로 사용될 수 있다. 도전성 채널은 금속 산화물 층의 평면에 평행한 방향으로 복수의 금속 원자인 폭을 가질 수 있다. 층의 최상면은 기판을 등진 표면으로서 정의되지만, 바닥면은 기판으로 향하는 표면이 된다. 계면은 하나의 층의 바닥면과 제 2 층의 인접한 최상면을 포함하는 경계 영역(boundary region)이다.
관련된 미국 특허 제9,006,704호에서, 본 발명자는 인접한 자유 층에서 수직 자기 이방성(perpendicular magnetic anisotropy)(PMA)을 강화하기 위해 금속 산화물 조성을 갖는 Hk 강화 층을 공개했으며, 여기서, 금속 산화물은 내부의 저항률을 감소시키기 위해 Co, Fe, Ni 등의 도전성 입자로 임베딩되어 있다. 또한, 관련된 미국 특허 제9,230,571호에서, 본 발명자는 STO 구조를 공개했으며, 이 구조 내의 캡핑 층(capping layer)은 금속 산화물 매트릭스 내의 금속 채널을 포함하는 제한 전류 경로(confining current pathway)(CCP) 구성을 갖는다. 일반적으로, 금속 채널은 금속 산화물 매트릭스 내의 금속과는 상이한 금속인 Cu로 형성된다.
이제 본 발명자는 자유 층과 인터페이싱하고 터널 장벽 층에 대하여 자유 층의 반대 측에 형성되는 금속 산화물 층에서 기생 저항을 감소시키기 위한 추가 방안을 발견했다. 본원에서 설명되는 모든 실시예는 자유 층의 최상면 또는 바닥면에 인접한 금속 산화물 층을 관통하거나 그 주위의 하나 이상의 도전성 경로를 형성하는 것을 포함한다. 각각의 실시예는 저항률을 낮추는 것을 가능하게 하는 핵심 특징을 포함하지만, 본 개시 내용은 하나의 방식으로부터의 개념이 다른 방식에 통합되어 후술되는 바와 같은 금속 산화물 층을 관통하는 저항의 감소를 추가로 강화시킬 수 있을 것으로 예상한다.
전술한 바와 같이, p-MTJ 나노 필러(1)는 레코드 공정(process of record)(POR) 방식에 따라 본 발명자에 의해 제조되었으며, 자유 층(14)이 터널 장벽 층(13)과 금속 산화물 캡 층(17) 사이에 개재되어 자유 층에서의 PMA 및 열 안정도를 강화시킨 층들의 스택을 포함한다. 그러나, 식 (3)의 우측의 분모에서의 합계에서의 저항
Figure 112020063339617-pct00010
에 대한 캡 층의 상당한 기여도의 결과로서 더 낮은 DRR의 효과를 감소시키기 위해서는 개선된 p-MTJ 나노 필러가 필요하다.
도 2에서 p-MTJ(2)로 도시된 본 개시 내용의 제 1 실시예에 따르면, 금속 산화물 층(17a)에서의 저항률은 내부의 금속 채널(15c) 또는 도전성 경로를 형성함으로써 상당히 감소되는 것을 알게 되었다. P-MTJ(2)는 하부 전극(10) 상에 형성된 선택적인 시드 층(11)을 가지며, 시드 층 상에는 기준 층(12), 터널 장벽(13), 자유 층(14), 금속 산화물 층(17a), 및 하드 마스크(16)가 순차적으로 형성된다. 시드 층은 위에 놓인 층에서 평탄하고 균일한 입자 구조를 촉진하는 데 일반적으로 사용되는 NiCr, Ta, Ru, Ti, TaN, Cu, Mg, 또는 다른 재료 중 하나 이상을 포함한다.
기준 층 (12)은 AP2/Ru/AP1로 표현되는 합성 역 평행(synthetic anti-parallel)(SyAP) 구성을 가질 수 있으며, 여기서, 예를 들어, Ru, Rh, 또는 Ir로 형성되는 반 강자성 결합 층(antiferromagnetic coupling layer)은 AP2 자기 층과 AP1 자기 층 사이에 개재된다(도시되지는 않음). 외측 핀 층으로도 지칭되는 AP2 층은 시드 층 상에 형성되는 반면, AP1은 내측 핀 층이고 일반적으로 터널 장벽과 접촉한다. AP1 및 AP2 층은 CoFe, CoFeB, Co, 또는 이들의 조합을 포함할 수 있다. 다른 실시예에서, 기준 층은 (Co/Ni)n, (CoFe/Ni)n, (Co/NiFe)n, (Co/Pt)n, (Co/Pd)n 등과 같은 고유 PMA와 함께 적층된 스택일 수 있으며, 여기서, n은 적층 번호이다. 또한, CoFeB 또는 Co와 같은 전이 층이 적층된 스택의 최상위 층과 터널 장벽 층(13) 사이에 삽입될 수 있다.
터널 장벽 층(13)은 바람직하게는 MgO, TiOx, AlTiO, MgZnO, Al2O3, ZnO, ZrOx, MgAlOx, MgGaOx, HfOx, 또는 MgTaO 중의 하나의 금속 산화물이거나, 또는 전술한 금속 산화물 중 하나 이상의 적층물이다. 보다 바람직하게는, MgO는 터널 장벽 층으로서 선택되는데, 이는, 특히, 예를 들어, 두 개의 CoFeB 층 사이에 개재될 때, 최고의 자기 저항 비(DRR)를 제공하기 때문이다.
자유 층(14)은 Co, Fe, 또는 CoFe일 수 있거나, 또는 B 및 Ni 중 하나 또는 둘 다와의 그의 합금일 수 있거나, 또는 전술한 조성물의 조합을 포함하는 다층 스택일 수 있다. 다른 실시예에서, 자유 층은 강자성으로 결합되는 두 개의 CoFe 또는 CoFeB 층 사이에 삽입된 Ta 또는 Mg와 같은 비자기 모멘트 희석 층(non-magnetic moment diluting layer)을 가질 수 있다. 대안적인 실시예에서, 자유 층은 FL1/Ru/FL2와 같은 SyAP 구성을 가지며, 여기서 FL1 및 FL2는 반 강자성으로 결합되는 2 개의 자기 층이거나, 또는 기준 층 조성물과 관련하여 전술한 고유 PMA와 함께 적층된 스택이다.
하드 마스크(16)는 비자기적이고, 일반적으로 Ta, Ru, TaN, Ti, TiN 및 W를 포함하지만 이에 제한되지 않는 하나 이상의 도전성 금속 또는 합금을 포함한다. MnPt를 포함하는 다른 하드 마스크 재료는 하부 전극에서 정지하는 측벽을 갖는 MTJ 나노 필러를 형성하는 에칭 공정 동안 아래에 놓인 MTJ 층들에 비해 높은 에칭 선택도를 제공하도록 선택될 수 있음을 이해해야 한다. 다른 실시예에서, 하드 마스크는 RuOx, ReOx, IrOx, MnOx, MoOx, TiOx, 및 FeOx 중 하나 이상인 도전성 비자기 층(conductive non-magnetic layer)이다.
바람직하게는, 금속 산화물 층(17a)은 MgO, AlOx, TiOx, MgTiOx, AlTiO, MgZnO, MgAlOx, ZnO, ZrOx, MgZrOx, HfOx, SrTiOx, BaTiOx, CaTiOx, LaAlOx, VOx, 및 MgTaO 중 하나로부터 선택된 조성을 가지며, 전술된 금속 산화물에서 하나 이상의 금속은 M1 금속 또는 합금이다. 일부 실시예에서, 내부에 형성된 금속 채널(15c)은 CCP 구조와는 달리 금속 산화물 층에서와 같은 M1 금속 또는 합금을 포함한다. 따라서, 자유 층(14) 상에 Mg 층을 먼저 성막시킴으로써 Mg 채널이 MgO 산화물 층에 형성된다. 그런 다음, 자연 산화(natural oxidation)(NOX)가 수행되고, 이에 의한 상당한 수의 Mg 원자가 표준 NOX 공정과 비교하여 산소의 유량(flow rate)을 감소시키는 것 및 반응 시간(reaction time)을 단축시키는 것 중 하나 또는 둘 모두에 의해 산화되지 않은 상태(비 화학량론적 산화 상태)로 유지되며, 여기서 Mg 층은 화학량론적 산화 상태(본질적으로 산화되지 않은 Mg 원자가 남아 있지 않은 상태)를 갖는 MgO 층으로 변환된다. 주목할 것은 채널이 반드시 실질적으로 수직 정렬, 또는 x 축 및 y 축 방향으로 균일한 폭을 가질 필요는 없지만, 각 채널은 바텀 스핀 밸브 구성을 가진 p-MTJ(2)에서 자유 층의 최상면 및 하드 마스크(16)의 바닥면과 접촉한다는 것이다.
본 개시 내용은 또한 금속 채널(15c)이 금속 산화물 층(17a)과는 상이한 금속을 포함할 수 있다고 예상한다. 금속 산화물이 MgO로 선택되는 다른 실시예에 따르면, 제 1 Mg 층은 자유 층(14) 상에 성막되고, 이어서 제 1 Mg 층 상에 귀금속(NM) 층이 성막되고, 이어서 NM 층 상에 제 2 Mg 층이 성막된다. 모든 층은 바람직하게는 종래의 공정에 의해 RF 또는 DC 스퍼터 성막된다. 이어서, 산화 단계가 수행되어 성막된 Mg 원자의 상당 부분을 산화시켜 NM 채널이 형성되는 MgO 매트릭스를 생성하게 된다. 주목할 것은 다른 M1 금속 또는 합금이 도 3a의 제 1 A 층에서 및 도 3b의 제 2 A 층의 성막 동안 Mg를 대체할 수 있다는 것이다.
도 3a를 참조하면, 금속(A) 층 상에 NM 층을 성막하는 제 1 단계가 도시되어 있다. 제 1 A (M1 금속 또는 합금) 층 상에 NM 원자를 성막하는 동안, 특정 수의 A 원자가 제거되고(dislodged) (리스퍼터링되고) NM 원자와 공동 성막된다는 것을 이해해야 한다. 결과적으로, 하부 층(SP1)은 복수의 NM 원자를 포함할 수 있고, 제 2 층(SP2)은 NM 성막 후에 복수의 A 원자를 포함할 수 있다. 그 후, 도 3b에서, 제 2 A 층의 성막 동안, 다수의 NM 원자가 제 2 층으로부터 제거되고 제 3 또는 최상위 층(SP3)에서 A 원자와 함께 공동 성막될 수 있다. 따라서, 하부 층, 제 2 층, 및 최상위 층(SP1-SP3)으로부터의 NM 원자의 스택은 제 1 채널(15c1)을 형성할 수 있고, NM 원자의 제 2 스택은 제 2 도전성 채널(15c2)을 형성할 수 있다. 도면을 단순화하기 위해 두 개의 채널만이 도시된다. 그러나, 두 개를 초과하는 복수의 채널은 바람직하게는 본원에서 설명된 스퍼터 성막 단계들의 시퀀스에 의해 생성된다. 하나 이상의 채널의 폭은 하나 이상의 층들(SP1-SP3)에서 복수의 NM 원자에 의해 결정될 수 있음을 또한 이해해야 한다.
도 20을 참조하면, Mg 또는 M1 금속 또는 합금은 귀금속보다 더 큰 네거티브의 산화물 형성 에너지를 가지며, 전술한 성막 시퀀스 후에 수행되는 산화 단계 동안 선택적으로 산화된다. 따라서, Ag, Au, Pt, Au, Pd, Ru, Rh, Ir, Os, Mo, Fe 등 중 하나 이상인 NM 금속은 산화 단계 후 MgO (또는 M1 금속 또는 합금) 매트릭스에 복수의 도전성 채널(15c)을 제공하여, p-MTJ(2)에서 산화물 매트릭스(17a)를 관통하는 전기적 단락 경로를 제공한다. 바람직하게는, 금속 채널들의 실질적인 대다수는 하드 마스크(16) 및 자유 층(14)과 접촉한다. 그러나, 산화물 매트릭스에 의해 둘러싸인 분리된 NM 원자의 존재는 또한 금속 산화물 층 내의 저항률을 낮춘다.
(도시되지 않은) 일부 실시예에서, 제 1 Mg(또는 다른 M1 금속 또는 합금) 층이 산화된 후 NM 층이 성막되고, 그 후, 제 2 Mg(또는 다른 M1 금속 또는 합금) 층이 NM 층 상에 성막되고 이어서 제 2 산화 단계가 후속된다. MgO 층 상에 NM 층을 성막시키고, NM 층 상에 제 2 Mg 층을 성막시키는 각각의 단계는 제각기 MgO 및 NM 층의 부분을 리스퍼터링(resputter)하여, 제 2 산화 후 MgO 매트릭스에 NM 채널을 생성할 수 있다. 다른 실시예에서, NM 금속 및 Mg (또는 금속 산화물 매트릭스를 형성하는 데 사용되는 다른 M1 금속 또는 합금)는 스퍼터 성막 툴에서 단일 타겟으로부터 또는 개별 타겟으로부터 공동 스퍼터링되고, 그 후 산화 단계가 수행되어 Mg 원자를 내부에 NM 채널을 갖는 MgO 매트릭스로 변환한다. 또 다른 실시예에서, 제 1 MgO 층(도 3a의 층)은 자유 층(14) 상에 스퍼터 성막되고, 이어서 NM 층이 성막될 수 있고, 그런 다음 제 2 A (MgO) 층이 NM 층 상에 스퍼터 성막되어, 도 3b의 층들(SP1-SP3)의 스택을 형성하게 된다. 제 2 MgO 층의 성막 동안, SP2 층 내의 다수의 NM 원자는 효과적으로 리스퍼터링되고, 이어서 제 2 MgO 층과 공동 성막되어, 15c1, 15c2 경로를 포함하여 내부에 다수의 NM 채널을 갖는 MgO 매트릭스(A 원자들의 스택)를 생성하게 된다.
도 4에 따르면, 하드 마스크(16) 내의 금속 층과 자유 층(14)을 전기적으로 연결하기 위해 금속 산화물 층 내에 도전성 경로가 형성되는 제 2 실시예(p-MTJ(3))가 도시되어 있다. 여기서, M1 금속 또는 금속 합금을 포함한 불연속 층이, 예를 들어, 저압 PVD 방법에 의해 자유 층 상에 형성된다. 본 발명자는 이전에 미국 특허 제8,981,505호에서 자유 층 상에 1 내지 3 옹스트롱 두께의 불연속 Mg 층을 성막하기 위한 PVD 방법을 공개했다. 여기서, M1 금속 또는 합금은 바람직하게는 제 1 실시예에서 전술한 바와 같이, Mg, MgAl, MgTi, MgGa, Ti, AlTi, MgZn, MgZr, Al, Zn, Zr, Hf, SrTi, BaTi, CaTi, LaAl, V 또는 MgTa 중 하나이다. 다음에, 자연 산화(NOX) 등이 수행되어, 금속 또는 금속 합금을 산화시킴으로써, 도 5에 도시된 바와 같이 자유 층(14)의 최상면의 일부를 노출시키는 공간을 갖는 복수의 금속 산화물 아일랜드(15i)을 제공하게 된다. 그 후, 비자기 도전성 재료인 하드 마스크는 금속 산화물 아일랜드 상에 성막되고, 하드 마스크가 자유 층의 노출된 표면과 접촉하도록 공간을 채우게 된다. 일부 실시예에서, 하드 마스크는 (도시되지 않은) 복수의 층을 갖지만, 하드 마스크 스택에서의 적어도 최하부 층은 인접한 금속 산화물 아일랜드(15i) 사이의 공간을 채우게 된다.
하드 마스크 및 위에 놓인 층들이 제거된 도 5의 평면도에서, 금속 산화물 아일랜드(15i)는 불규칙한 형상을 가지며, 바람직하게는 자유 층(14)의 최상면의 대부분을 덮는다. 주목할 것은, 예를 들어, Mg 아일랜드의 PVD 성막은 전형적으로 반응 챔버에서 실온과 400 ℃ 사이의 온도를 포함한다는 것이다. 특히, PVD 온도를 증가시키면 Mg 아일랜드의 표면적 커버리지가 감소된다. 그러나, 이 경우 PVD 온도의 상한은 자유 층 열 안정도에 악영향을 미치지 않도록 통상 400 ℃이다. 본 발명자는 불연속 Mg 층의 PVD 성막이 바람직하게는 실온과 350 ℃ 사이에서 수행되어, 자유 층에 대한 접착을 최적화하고 자유 층 최상면 상에 아일랜드를 형성하게 된다는 것을 발견하였다. 다시 말해서, Mg 성막 온도는 후속적으로 형성된 MgO 아일랜드들의 표면 커버리지 및 접착을 제어하는 데 사용되어, MgO/자유 층 접촉 면적, 및 MgO/자유 층 계면에서 계면 수직 이방성의 크기를 조정할 수 있다. 결과적으로, 캡 층(MgO 아일랜드) 및 자유 층 PMA의 직렬 저항 기여도는 MgO 아일랜드들에 의해 접촉된 자유 층 최상면의 % 및 도전성 하드 마스크(16)와 접촉하는 자유 층 최상면의 %와 직접 관련된다. 금속 산화물 표면 커버리지가 높을수록 PMA는 커지지만 직렬 저항이 높아진다는 희생이 발생한다는 점에서 트레이드 오프(trade off)가 존재한다. MgO 아일랜드의 산화 상태가 환원되어 금속 산화물 캡 층(15i)의 직렬 저항 기여도를 추가로 낮출 수 있음을 이해해야 한다.
p-MTJ(3)의 총 RA 값은 각 금속 산화물 층으로부터의 기여도에 의해 결정되며, 식 RATOTAL = (RAbarrier + RAcap)에 의해 표현되며, 여기서 RAbarrier 및 RAcap은 각각 터널 장벽(13) 및 금속 산화물 아일랜드(15i)에 대한 저항 x 면적 곱이 된다. RA 값은 산화물 층의 두께, 및 산화물 층의 산화 상태에 의존한다. 따라서, 가능한 경우, 터널 장벽 및 금속 산화물 아일랜드에 대해 더 얇은 층을 사용하고 금속 산화물 층 중 하나 또는 둘 모두에서 더 낮은 산화 상태를 사용함으로써 RA 값을 더 낮게 조정할 수 있다. 전형적으로, 전술된 층들은 다른 특성을 희생시키지 않으면서 현재 기술로 가능한 정도로 이미 얇아졌다. 또한, 예를 들어, 층(13, 15i)에서, 화학량론적 MgO에서 비 화학량론적 MgO로 산화 상태를 낮추게 되면 바람직하게는 RA를 낮추지만, 바람직하지 않게도 자유 층과의 계면에서 계면 수직 이방성의 크기를 감소시키게 되고, 따라서 자유 층(14) 내의 PMA를 낮추게 될 것이다. 따라서, 본 개시 내용은 복수의 도전성 금속 채널이 금속 산화물 캡 층에 제조되어 자유 층에서 PMA를 실질적으로 유지시킬 수 있는 매력적인 대안을 제시하지만, RATOTAL에 대한 RACAP 기여도를 낮추게 된다.
도 6에 도시된 다른 실시예에서, p-MTJ(4)에 대해 바텀 스핀 밸브 구성이 도시되며, 여기서 선택적 시드 층(11), 기준 층(12), 터널 장벽 층(13), 자유 층(14), 금속 산화물 중심부(17c)와 도전성 단부(15e)를 갖는 캡 층, 및 하드 마스크(16)가 하부 전극(10) 상에 순차적으로 형성된다. 핵심 특징은, 캡 층의 금속 산화물 부분이 측면(17e) 사이에서 캡 층의 중심으로 제한되고, 중심부에서와 같은 M1 금속 또는 합금으로 만들어진 도전성 단부에 의해 측벽(4s)으로부터 분리된다는 것이다. M1 금속 또는 합금은 Mg, MgAl, MgTi, MgGa, Ti, AlTi, MgZn, MgZr, Al, Zn, Zr, Hf, SrTi, BaTi, CaTi, LaAl, V 또는 MgTa 중 하나이다. 도전성 단부는 약 1 내지 10 nm의 폭(w), 및 중심부와 동일한 두께(t)를 갖는다. 다시 말해서, 본 개시 내용은 균일한 금속 산화물 캡 층이 자유 층 상에 성막될 수 있지만, 이어서 측벽(4s)에 인접하여 도전성 단부에서 상당한 수의 금속 원자를 갖는 금속 또는 비 화학량론적 산화 상태로 환원되는 것으로 예상한다.
p-MTJ(4)의 캡 층에 도전성 단부(15e) 및 중심 금속 산화물 부분(17c)을 형성하기 위한 하나의 공정 흐름에 따른 단계들의 시퀀스가 도 7 내지 도 12에 도시되어 있다. 도 7을 참조하면, 하부 전극 (10) 상에 시드 층(11), 기준 층(12), 터널 장벽(13), 및 자유 층(14)이 순차적으로 형성된다. 바람직한 실시예에서, Mg와 같은 M1 금속 또는 합금 층(15)이 자유 층 상에 성막되고, 이후, 약 5 초 내지 5 분의 범위의 기간 동안 산소가 반응 챔버 내로 유입되는 자연 산화 단계(30)가 수행된다.
도 8은, NOx 공정에 의해 Mg 층이 MgO 캡 층(17)으로 변환되고, 하드 마스크(16)가 MgO 층 상에 형성되고, 그리고 포토 레지스트 층이 하드 마스크 상에 코팅되고 패터닝되어 측벽(40s)을 갖는 포토 레지스트 마스크 층(40)을 생성한 후의 p-MTJ(4)를 제조하는 중간 단계를 도시한다. 폭(d)은 후속적으로 형성된 p-MTJ(4)에 대한 y 축 방향의 임계 치수이다. x 축 방향으로의 길이 방향 치수는 도시되지 않지만, d와 같거나 그보다 클 수 있어서, 평면도로부터 각각 실질적으로 원형 또는 타원형 형상을 생성할 수 있다. 반응성 이온 에칭(reactive ion etch)(RIE) 단계는 하드 마스크를 통해 포토 레지스트 측벽을 전사한 다음 캡 층의 최상면(17t)에서 정지하도록 사용된다. 결과적으로, p-MTJ(4)상의 측벽(4s)은 측벽(40s)의 연속으로서 부분적으로 형성되고, 임계 치수(d)는 하드 마스크에 복제된다. 포토 레지스트 마스크 층은 그 후 통상적인 방법에 의해 스트리핑된다.
도 9의 일 실시예에 따르면, 메탄올, CO, NH3, 및 Ar 또는 다른 희가스를 포함한 제 2 공정 가스를 포함하는 제 2 RIE는 캡 층(17)을 통해 하드 마스크(16)의 패턴을 전사하는 데 사용되며, 이에 의해 측벽(4s)을 최상면(16t)에서부터 자유 층 최상면(14t)까지 연장시킨다.
도 10을 참조하면, 형성 가스 또는 수소와의 환원 처리(31)가 반응 챔버에 사용되어 측벽(4s)에 근접한 캡 층의 부분을 환원시키고, 이에 의해 Mg를 포함하는 단부(15e)를 형성하게 된다. 일부 실시예에서, 캡 층(17)에서 p-MTJ 측벽에 근접한 본질적으로 모든 MgO는 Mg로 환원된다. 다른 실시예에서, 캡 층의 단부에 복수의 도전성 경로가 확립되도록 상당한 양의 MgO가 Mg로 변환된다. 주목할 것은, 캡 층을 통과하는 형성 가스 또는 H2의 수평 확산 레이트, 및 시간과 압력의 관점에서의 반응 조건에 따라, 측벽(4s)으로부터의 거리가 증가할수록 더 낮은 농도의 Mg 원자가 형성될 수 있다는 것이다. 본 개시 내용은 본 기술 분야에서 알려진 다른 환원 가스 또는 환원제가 형성 가스 또는 수소 대신에 사용될 수 있음을 예상한다. 예를 들어, 하나 이상의 수소 라디칼(H . ), H+, OH-, 또는 하이드록실 라디칼(OH . )을 포함한 반응성 종이며 그리고 MeOH 및 Ar과의 제 2 RIE 단계 동안 반응 챔버에서 생성되는 플라즈마는, 캡 층(17)을 따라 측벽(4s)을 형성하는 동안 및 측벽을 기판 최상면(10t)까지 연장시키는 후속 에칭 단계 동안 환원제로서 기능할 수 있다. 대안적으로, 반응성 종은 CO, C 또는 CH3의 라디칼, 또는 C-H 라디칼(CH . , CH2 . , CH3 . , CH4 . ) 중 하나 이상을 포함할 수 있다.
도 11을 참조하면, 캡 층에 단부(15e)가 형성된 후 제 3 에칭 단계가 수행되며, MeOH 및 Ar과의 RIE일 수 있다. 제 3 에칭 단계는 임계 치수(d)를 갖는 패턴을 자유 층, 터널 장벽 층(13), 기준 층(12), 및 시드 층(11)을 관통해 전사하고, 하부 전극(10)의 최상면(10t)에서 정지한다. 결과적으로, 측벽(4s)은 하드 마스크 최상면(16t)으로부터 하부 전극 최상면(10t)까지의 연속적인 표면이 된다. 예시적인 실시예에서 측벽 각도(α)가 수직인 것으로 도시되어 있지만, 시드 층(11)의 폭이 하드 마스크(16)의 폭보다 큰 다른 실시예에서, 각도(α)는 90°보다 클 수 있다. Ar을 이용한 이온 빔 에칭(ion beam etch)(IBE)을 포함하는 선택적 스퍼터 세정 단계(sputter clean step)는 측벽(4s) 상의 임의의 잔류물을 제거하도록 사용될 수 있으며, 이후에 다음 단계로 진행할 수 있다.
도 12를 참조하면, 봉지 층(19)이 하부 전극 최상면(10t) 및 인접한 측벽(4s) 상에 성막되어 p-MTJ(4)와 인접한 p-MTJ 사이의 갭을 채우게 된다. 그 후, 화학 기계적 연마(chemical mechanical polish)(CMP) 단계는 하드 마스크의 최상면(16t)과 동일 평면에 있는 봉지 층 상에 최상면(19t)을 형성하는 데 사용될 수 있다. 그 후, 종래의 방법에 의해 하드 마스크 최상면 상에 상부 전극(20)을 포함한 상부 전극층이 형성된다. 주목할 것은, 단부가 산화된 상태에 있고 환원제에 대한 이전의 노출 동안 금속 또는 합금으로 완전히 변환되지 않은 실시예에서, 그리고 특히, 어닐링 목적을 위해 봉지 공정 동안 또는 그 후에 최대 400℃까지 상승된 온도가 적용될 때, 봉지 층은 캡 층의 단부(15e)로부터 산소를 흡수할 수 있다는 것이다. 일부 실시예에서, 봉지 층은 Ta, Al, Mg, Ti, Hf, La, Y, Zr, Fe, 및 B를 포함하지만 이에 제한되지 않는 강하게 환원되는 금속을 포함한다.
도 13 내지 도 15에 예시된 캡 층의 중심 금속 산화물 부분(17c)의 양 측면에 단부(15e)를 형성하는 다른 실시예에 따르면, 환원 프로세스는 도 9에 도시된 중간 p-MTJ 구조로 시작하고, 초기 에칭 단계가 자유 층 최상면(14t)에서 정지한 후, 최상면(16t) 및 측벽(4s) 상에 금속 층(18)을 성막하는 것을 포함한다. 바람직하게는, 성막은 실질적으로 균일한 두께를 갖는 컨포멀 금속 층을 제공한다. 금속은 환원제일 수 있고, 도전성이며, 그리고 바람직하게는 Ta, Al, Mg, Ti, Hf, La, Y, Zr, Fe, 및 B 중 하나를 포함하며, 그리고 또한 아래에 놓인 층들을 관통해 측벽(4s')을 전사하는 후속하는 에칭 동안 효율적인 마스크 층으로서 기능한다.
도 14를 참조하면, 예를 들어, MeOH 및 Ar을 이용한 RIE는 측벽(4s')을 자유 층(14), 터널 장벽(13), 기준 층(12), 및 시드 층(11)을 통해 연장하고 최상면(10t)에서 정지한다. 임계 치수(d1)는 이전 실시예에서 d보다 크다. RIE 플라즈마는 전형적으로 기판에 본질적으로 직교하게 지향되기 때문에, 최상면(14t) 위의 노출된 최상면(18t1)도 제거되지만, 금속 층(18)의 상당 부분은 하드 마스크(16) 및 금속 산화물 캡 층(17)을 따라 측벽(4s) 상에 남아 있게 된다. 일부 실시예에서, 하드 마스크 위의 최상면(18t)을 갖는 금속 층의 일부가 또한 RIE 단계에 의해 제거된다. 금속 층은 하드 마스크 및 금속 산화물 캡 층을 위한 봉지 층으로서 기능한다.
도 15는, p-MTJ(4)와 인접한 p-MTJ 사이의 개구를 채우기 위해 측벽(4s') 상에 봉지 층(19)이 형성되고, 그리고 금속 층(18)의 최상면(18t) 및 하드 마스크(16)의 최상면(16t)과 동일 평면 상에 있는 봉지 층 상에 최상면(19t)을 형성하는 데 CMP 공정이 사용된 후의 p-MTJ(4)를 도시한다. 본 개시 내용은 금속 층(18)의 환원 금속과 금속 산화물 층(17) 사이에서 고체 상태 반응이 발생하며, 여기서 산소가 금속 산화물 단부로부터 금속 층으로 흡수되어 캡 층 내의 오리지널 산화 상태에 비해 실질적으로 환원된 산화 상태를 갖는 단부(15e)를 형성하게 된다는 것을 예상한다. 고체 상태 반응은 금속 층의 성막 동안, 그리고 그 이후에 측벽(4s')이 층들의 전체 스택을 따라 형성된 후 또는 봉지 층(19)의 형성 동안 p-MTJ(4)의 어닐링을 포함하는 임의의 공정 단계 동안 발생할 수 있다. 어닐링은 봉지 동안 발생할 수 있으며, 여기서 반응 온도는 400 ℃에 근접하여 고체 상태 반응을 더 빠른 속도로 유도할 수 있다. 금속 봉지 층(18)이 금속 산화물 층(17)으로부터 산소를 흡수하지 않는 실시예에서, 봉지 층(18)은 금속 산화물 층(17)의 전기적 단락을 야기하는 데 필요한 도전성 채널을 제공한다.
본 개시 내용은 또한 도 7 내지 도 12(또는 도 13 내지 도 15)에 도시된 환원 공정이 내부에 복수의 도전성 채널을 이미 가지고 있는 금속 산화물 층에 적용될 수 있는 실시예를 포함한다. 예를 들어, 층들의 p-MTJ 스택에서 금속 산화물 층(17)은 도 16에서의 층들의 p-MTJ 스택을 제공하기 위해 복수의 도전성 채널(15c)을 갖는 금속 산화물 층(17a)으로 대체될 수 있다.
그 후, 도 17에 도시된 바와 같이, 도 8 내지 도 11에 도시된 공정 단계가 후속되어 측벽(4x)을 갖는 p-MTJ(4')를 생성하게 된다. 특히, p-MTJ는 내부에 도전성 채널(15c)을 갖는 금속 산화물 중심부(17c')를 갖고, 중심부는 금속 산화물 중심부의 산화 상태보다 실질적으로 작은 산화 상태를 갖는 단부(15e)에 의해 측벽으로부터 분리된다. 일부 실시예에서, 단부는 금속 산화물 층(17c)에서 제 1 금속 또는 합금 M1의 실질적인 도전성 채널인 반면, 도전성 채널(15c)은 제 1 금속 또는 합금이 제 2 금속과는 상이한 조성을 갖도록 전술한 귀금속(NM) 중 하나인 제 2 금속을 포함한다.
도 18에서는, 층들의 순서가 상이한 것을 제외하고는, 도 2의 제 1 실시예로부터의 모든 층을 보유하는 본 개시 내용의 다른 실시예가 도시되어 있다. 시드 층(11), 금속 채널(15c)이 내부에 형성된 금속 산화물 층(17a), 자유 층(14), 터널 장벽(13), 기준 층(12), 및 하드 마스크(16)가 하부 전극(10)에 순차적으로 형성되는 p-MTJ(5)를 위한 탑 스핀 밸브 구성이 도시되어 있다. 금속 채널은 시드 층의 최상면에서부터 자유 층의 바닥면까지 연장된다. 앞서 언급한 바와 같이, 금속 채널(15c)은 금속 산화물 층에서와 같은 금속 또는 합금을 포함할 수 있거나, 전술한 NM 금속 또는 합금 중 하나일 수 있다. 핵심 특징은, 금속 산화물 층에 전기적 단락 경로(15c)가 제공되어 p-MTJ를 위한 RATOTAL에 대한 금속 산화물 층(17a)의 기생 저항 기여도를 감소시킨다는 것이다. 여기서, 금속 산화물 층은 캡 층이 아니라 Hk 강화 층이라 지칭되는데, 그 이유는 자유 층 바닥면과 아래에 놓인 금속 산화물 층의 계면에서 생성된 계면 수직 이방성으로 인해 자유 층의 PMA가 증가하기 때문이다.
도 19에 도시된 다른 탑 스핀 밸브 실시예에서, 도 6의 바텀 스핀 밸브 구성은 모든 p-MTJ 층을 유지함으로써 수정되지만, 즉, 시드 층(11), 단부(15e)를 갖는 금속 산화물 층(17c), 자유 층(14), 터널 장벽(13), 기준 층(12), 및 하드 마스크(16)가 하부 전극(10) 상에 순차적으로 형성되는 p-MTJ(6)를 생성하도록 성막 순서가 변경된다. 금속 산화물 층(17c)은 더 이상 자유 층 위의 캡 층이 아니기 때문에 Hk 강화 층인 것으로 간주된다. 단부(15e)는 금속 산화물 층에서와 같은 금속 또는 금속 합금을 포함하고, 중심 금속 산화물 부분(17c) 주위에 도전성 채널을 제공한다. 전술한 바와 같이, 단부는, 에칭된 금속 산화물 층의 측면 상에 성막된 금속 층(도시되지 않음)의 형태일 수 있는 환원제 또는 환원 종에 균일한 금속 산화물 층의 노출에 의해 환원되거나, 또는 형성 가스 또는 H2를 사용한 또는 전술한 라디칼 및 이온 중 하나 또는 둘 모두를 사용한 환원 공정을 수행하는 것에 의해 환원된다.
본원에 설명된 모든 실시예는 표준 툴 및 공정을 갖는 제조 방식에 통합될 수 있다. p-MTJ 나노 필러를 위한 RATOTAL은 크게 감소되지만, DRR 및 자유 층 열 안정도는 실질적으로 유지되며, 이는 64Mb 및 256Mb STT-MRAM 기술, 및 스위칭 전류, RA 값, DRR 및 열 안정도가 모두 중요한 파라미터인 관련 스핀트로닉 디바이스를 가능하게 하는 이점이 된다.
본 개시 내용이 바람직한 실시예를 참조하여 특히 도시되고 설명되었지만, 본 기술 분야의 기술자는 본 개시 내용의 사상 및 영역을 벗어나지 않으면서 형태 및 세부 사항의 다양한 변경이 이루어질 수 있음을 이해할 것이다.

Claims (32)

  1. 메모리 디바이스 내 자기 요소로서,
    (a) 기준 층과 자유 층 사이에 형성된 제 1 금속 산화물 층인 터널 장벽 층;
    (b) 금속 또는 합금 M1을 포함하고, 상기 터널 장벽 층과 접촉하는 제 1 자유 층 표면에 대해 반대 측에 있는 상기 자유 층의 제 2 표면과 접촉하는 제 2 금속 산화물 층 - 상기 제 2 금속 산화물 층은, 상기 제 2 금속 산화물 층의 최상면에서부터 바닥면까지 연장되고 상기 제 2 금속 산화물 층의 저항률을 감소시키는 복수의 도전성 경로들을 내부에 갖고, 상기 복수의 도전성 경로들은 상기 금속 또는 금속 합금과는 상이한 귀금속으로 제조되고, 상기 귀금속은 Pt, Pd, Ru, Rh, Ir, Os, 및 Mo 중 하나 이상이고, 상기 제 2 금속 산화물 층 내에는 산화물 매트릭스에 의해 둘러싸인 분리된 귀금속 원자들이 존재함 -; 및
    (c) 상기 자유 층(FL) - 상기 자유 층(FL)에서는, 제 1 자유 층 표면 및 제 2 자유 층 표면과, 상기 터널 장벽 층 및 상기 제 2 금속 산화물 층 각각의 접촉이 계면 수직 이방성을 생성하여, 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)을 상기 자유 층 내에서 발생시킴 -
    을 포함하는 메모리 디바이스 내 자기 요소.
  2. 제1항에 있어서,
    상기 복수의 도전성 경로들은 상기 금속 또는 합금 M1을 포함하는 것인 메모리 디바이스 내 자기 요소.
  3. 제1항에 있어서,
    상기 제 2 금속 산화물 층 상에 형성된 하드 마스크인 최상위 층, 및
    하부 전극과 접촉하는 바닥면과, 상기 기준 층에 인접한 최상면을 갖는 시드 층
    을 더 포함하는 메모리 디바이스 내 자기 요소.
  4. 제1항에 있어서,
    상기 기준 층 상에 형성된 하드 마스크인 최상위 층, 및
    하부 전극과 접촉하는 바닥면과, 상기 제 2 금속 산화물 층에 인접한 최상면을 갖는 시드 층
    을 더 포함하는 메모리 디바이스 내 자기 요소.
  5. 메모리 디바이스 내 자기 요소로서,
    (a) 기준 층 상에 형성된 제 1 금속 산화물 층인 터널 장벽 층;
    (b) 최상면을 가지며, 상기 터널 장벽 층 상에 형성된 자유 층;
    (c) 상기 자유 층의 최상면 상에 복수의 아일랜드(island)들을 갖고, 인접하는 아일랜드들 사이에 개구들을 갖는 불연속적인 제 2 금속 산화물 층; 및
    (d) 상기 불연속적인 제 2 금속 산화물 층 상에 형성되고, 인접한 아일랜드들 사이를 충전하며, 상기 개구들에 의해 노출된 상기 자유 층의 최상면의 일부분들 상에 형성된 비자기 하드 마스크 층
    을 포함하는 메모리 디바이스 내 자기 요소.
  6. 메모리 디바이스 내 자기 요소로서,
    (a) 기준 층과 자유 층의 제 1 표면 사이에 형성된 제 1 금속 산화물 층인 터널 장벽 층;
    (b) 상기 자유 층의 제 2 표면 상에 형성된 캡 층 - 상기 캡 층은,
    (1) 제 1 산화 상태를 갖고 금속 또는 합금 M1을 포함하는 제 2 금속 산화물 층인 중심부 - 상기 제 2 금속 산화물 층은 제 1 두께를 가지며, 상기 제 2 표면에 직교하게 정렬된 두 개의 측면들을 가짐 -; 및
    (2) 상기 중심부의 두 개의 측면들에 인접한, 상기 제 1 두께를 갖는 두 개의 도전성 단부들 - 상기 두 개의 도전성 단부들은 상기 금속 또는 합금 M1을 포함하거나, 또는 상기 제 1 산화 상태보다 작은 산화 상태를 갖는 상기 금속 또는 합금 M1이어서, 상기 중심부의 각 측면과 상기 자기 요소의 측벽 사이에서 제 1 폭을 갖는 전기 단락 경로를 형성함 -
    을 포함함 -; 및
    (c) 상기 자유 층 - 상기 자유 층에서는, 제 1 자유 층 표면 및 제 2 자유 층 표면과, 상기 터널 장벽 층 및 상기 제 2 금속 산화물 층 각각의 접촉이 계면 수직 이방성을 생성하여, 수직 자기 이방성(PMA)을 상기 자유 층 내에서 발생시킴 -
    을 포함하는 메모리 디바이스 내 자기 요소.
  7. 제6항에 있어서,
    상기 제 2 금속 산화물 층은 상기 제 2 금속 산화물 층의 최상면에서부터 바닥면까지 연장되는 도전성 경로들을 더 포함한 것인 메모리 디바이스 내 자기 요소.
  8. 자기 요소를 형성하는 방법으로서,
    (a) 최상면을 가지며, 터널 장벽 층과 접촉하는 바닥면을 갖는 자유 층을 제공하는 단계;
    (b) 상기 자유 층의 최상면 상에 금속 또는 합금(M1)을 포함하는 금속 산화물 층을 형성하는 단계 - 상기 금속 산화물 층은, 상기 금속 산화물 층 자신의 최상면에서부터 바닥면까지 연장되어 상기 자유 층으로부터 상기 금속 산화물 층을 관통하는 도전성 경로들을 가능하게 하는 복수의 도전성 채널들을 가지며, 상기 자유 층 내의 수직 자기 이방성은 상기 터널 장벽 층 및 금속 산화물 층과의 접촉을 통해 확립되고, 상기 복수의 도전성 경로들은 상기 금속 또는 금속 합금과는 상이한 귀금속으로 제조되고, 상기 귀금속은 Pt, Pd, Ru, Rh, Ir, Os, 및 Mo 중 하나 이상이고, 상기 금속 산화물 층 내에는 산화물 매트릭스에 의해 둘러싸인 분리된 귀금속 원자들이 존재함 -; 및
    (c) 상기 금속 산화물 층 상에 도전성 비자기 층을 성막하는 단계 - 상기 도전성 비자기 층은 상기 자기 요소 내의 하드 마스크 층이고 상기 복수의 도전성 채널들과 접촉함 -
    를 포함하는 자기 요소를 형성하는 방법.
  9. 자기 요소를 형성하는 방법으로서,
    (a) 최상면을 가지며, 터널 장벽 층과 접촉하는 바닥면을 갖는 자유 층을 제공하는 단계;
    (b) 상기 자유 층의 최상면의 상당 부분과 접촉하는 복수의 아일랜드들을 포함하는 불연속적인 금속 또는 합금(M1) 층을 성막하는 단계;
    (c) 산화를 수행하여, 상기 금속 또는 합금(M1) 층을 화학량론적 또는 비 화학량론적 산화 상태를 갖는 금속 산화물 층으로 산화시키고, 상기 자유 층의 최상면의 일부분을 노출시키는 개구들에 의해 상기 복수의 아일랜드들을 분리시키도록 하는 산화 수행 단계; 및
    (d) 상기 금속 산화물 층 상에, 상기 복수의 아일랜드들 사이의 상기 개구들 내에, 그리고 상기 자유 층의 최상면의 노출된 부분 상에 도전성 비자기 층을 성막하는 단계 - 상기 도전성 비자기 층은 상기 금속 산화물 층을 관통하는 복수의 도전성 채널들을 형성하며, 상기 금속 산화물 층은 상기 자유 층에서 수직 자기 이방성을 생성함 -
    를 포함하는 자기 요소를 형성하는 방법.
  10. 자기 요소를 형성하는 방법으로서,
    (a) 기판 상에 기준 층, 터널 장벽 층, 자유 층, 금속 산화물 층인 캡 층, 및 하드 마스크 층을 순차적으로 형성하는 단계;
    (b) 제 1 에칭 공정을 수행하여, 상기 하드 마스크 층 상에 그리고 제 1 산화 상태를 갖는 상기 캡 층 상에 측벽을 형성하는 단계;
    (c) 상기 캡 층의 단부들이 금속 또는 합금으로 환원되거나, 또는 상기 캡 층의 중심 금속 산화물 부분에서의 제 1 산화 상태보다 산소 함량이 적은 비 화학량론적 산화 상태로 환원되도록 환원제를 도포하는 단계; 및
    (d) 제 2 에칭 프로세스를 수행하여, 상기 자유 층, 상기 터널 장벽 층, 및 상기 기준 층 상에 측벽을 생성하는 단계
    를 포함하는 자기 요소를 형성하는 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR1020207017842A 2017-12-14 2018-12-07 수직으로 자화된 자기 터널 접합부들을 위한 저저항 MgO 캡핑 층 KR102424639B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/841,479 2017-12-14
US15/841,479 US10522745B2 (en) 2017-12-14 2017-12-14 Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
PCT/US2018/064425 WO2019118288A1 (en) 2017-12-14 2018-12-07 LOW RESISTANCE MgO CAPPING LAYER FOR PERPENDICULARLY MAGNETIZED MAGNETIC TUNNEL JUNCTIONS

Publications (2)

Publication Number Publication Date
KR20200085882A KR20200085882A (ko) 2020-07-15
KR102424639B1 true KR102424639B1 (ko) 2022-07-25

Family

ID=64902463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017842A KR102424639B1 (ko) 2017-12-14 2018-12-07 수직으로 자화된 자기 터널 접합부들을 위한 저저항 MgO 캡핑 층

Country Status (5)

Country Link
US (3) US10522745B2 (ko)
KR (1) KR102424639B1 (ko)
CN (1) CN111566832B (ko)
DE (1) DE112018004617T5 (ko)
WO (1) WO2019118288A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522745B2 (en) 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US11264557B2 (en) * 2017-12-30 2022-03-01 Integrated Silicon Solution, (Cayman) Inc. High retention storage layer using ultra-low RA MgO process in perpendicular magnetic tunnel junctions for MRAM devices
US10797225B2 (en) * 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
CN112736190B (zh) * 2019-10-14 2023-04-18 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
US11522126B2 (en) * 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
US20210234091A1 (en) * 2020-01-24 2021-07-29 Applied Materials, Inc. Magnetic memory and method of fabrication
US11374167B2 (en) 2020-03-05 2022-06-28 International Business Machines Corporation Reducing parasitic bottom electrode resistance of embedded MRAM
CN113809117B (zh) * 2020-06-16 2023-12-22 联华电子股份有限公司 半导体元件及其制作方法
US11698423B2 (en) 2020-08-12 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction device and method
US11957063B2 (en) * 2021-08-28 2024-04-09 Yimin Guo Magnetoresistive element having a nano-current-channel structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160072043A1 (en) * 2014-09-10 2016-03-10 Qualcomm Incorporated Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6743503B1 (en) 1999-10-05 2004-06-01 Seagate Technology Llc Ultra-thin seed layer for multilayer superlattice magnetic recording media
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
WO2003001617A2 (en) * 2001-06-25 2003-01-03 Celltech Power, Inc. Electrode layer arrangements in an electrochemical device
US6847510B2 (en) 2002-09-27 2005-01-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel junction device with bottom free layer and improved underlayer
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6977801B2 (en) 2003-02-24 2005-12-20 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6974708B2 (en) 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7859034B2 (en) 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
JP2007194457A (ja) * 2006-01-20 2007-08-02 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP4929108B2 (ja) 2007-09-25 2012-05-09 株式会社東芝 磁気ヘッドおよび磁気記録装置
US7978442B2 (en) 2007-10-03 2011-07-12 Tdk Corporation CPP device with a plurality of metal oxide templates in a confining current path (CCP) spacer
WO2009101827A1 (ja) 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8203389B1 (en) 2010-12-06 2012-06-19 Headway Technologies, Inc. Field tunable spin torque oscillator for RF signal generation
US8263501B2 (en) * 2010-12-15 2012-09-11 United Microelectronics Corp. Silicon dioxide film fabricating process
US8604886B2 (en) 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
SG185900A1 (en) 2011-05-20 2012-12-28 Agency Science Tech & Res Magnetoresistive device
US8462461B2 (en) 2011-07-05 2013-06-11 HGST Netherlands B.V. Spin-torque oscillator (STO) with magnetically damped free layer
US8634163B2 (en) 2011-07-27 2014-01-21 HGST Netherlands B.V. Dual reverse microwave assisted magnetic recording (MAMR) and systems thereof
KR20130015929A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US8946834B2 (en) 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
KR101446338B1 (ko) * 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
US8582240B1 (en) 2012-08-29 2013-11-12 Headway Technologies, Inc. Magnetic recording assisted by spin torque oscillator with a radio frequency current bias
US9252710B2 (en) * 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications
US8981505B2 (en) 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
US9082960B2 (en) * 2013-04-16 2015-07-14 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications
US9230571B1 (en) 2014-08-26 2016-01-05 Headway Technologies, Inc. MgO based perpendicular spin polarizer in microwave assisted magnetic recording (MAMR) applications
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9425387B1 (en) * 2015-09-08 2016-08-23 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
KR102567975B1 (ko) * 2016-07-12 2023-08-17 삼성전자주식회사 자기 소자
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160072043A1 (en) * 2014-09-10 2016-03-10 Qualcomm Incorporated Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices

Also Published As

Publication number Publication date
CN111566832A (zh) 2020-08-21
US20210020831A1 (en) 2021-01-21
US11696511B2 (en) 2023-07-04
DE112018004617T5 (de) 2020-07-16
WO2019118288A1 (en) 2019-06-20
US20190189910A1 (en) 2019-06-20
KR20200085882A (ko) 2020-07-15
US20200136025A1 (en) 2020-04-30
US10522745B2 (en) 2019-12-31
CN111566832B (zh) 2023-05-30
US10797232B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
KR102424639B1 (ko) 수직으로 자화된 자기 터널 접합부들을 위한 저저항 MgO 캡핑 층
US10658577B2 (en) Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
CN108028315B (zh) 用于磁性装置的高温退火后具有低缺陷率的磁性隧道结
CN108352447B (zh) 于高温退火后保持高矫顽力的具有垂直磁各向异性的磁性组件
EP2943957B1 (en) Mg discontinuous insertion layer for improving mt j shunt
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP4732781B2 (ja) 磁気トンネル接合素子およびその形成方法
US10622552B2 (en) Magnetoresistive stacks and methods therefor
US9159908B2 (en) Composite free layer within magnetic tunnel junction for MRAM applications
JP2009253303A (ja) Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
KR102222613B1 (ko) 모멘트 향상에 의한 자기 랜덤 액세스 메모리(mram)를 위한 개선된 자기 층
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant