CN108028315B - 用于磁性装置的高温退火后具有低缺陷率的磁性隧道结 - Google Patents

用于磁性装置的高温退火后具有低缺陷率的磁性隧道结 Download PDF

Info

Publication number
CN108028315B
CN108028315B CN201680052700.2A CN201680052700A CN108028315B CN 108028315 B CN108028315 B CN 108028315B CN 201680052700 A CN201680052700 A CN 201680052700A CN 108028315 B CN108028315 B CN 108028315B
Authority
CN
China
Prior art keywords
layer
layers
free
free layer
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680052700.2A
Other languages
English (en)
Other versions
CN108028315A (zh
Inventor
刘焕龙
李元仁
朱健
诺真·杰
王柏刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108028315A publication Critical patent/CN108028315A/zh
Application granted granted Critical
Publication of CN108028315B publication Critical patent/CN108028315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种磁性隧道结，其中参考层和自由层分别包括含硼量25‑50原子百分比的第一层和相邻的含硼量1‑20原子百分比的第二层。在自由层和参考层中的每一层，第一层和第二层中的一层接触隧道势垒层。每一含硼层具有0.1‑1纳米的厚度，并可以包括一个或多个硼层和一个或多个钴、铁、钴铁或钴铁硼层。因此，可防止非磁性金属沿着结晶边界迁移到隧道势垒层，且MTJ具有约10ppm的低缺陷量，同时，在退火到约400℃的温度之后保持可接受的TMR比率。含硼层选自钴硼、铁硼钴铁硼及其包括钴铁镍硼的合金。

Description

用于磁性装置的高温退火后具有低缺陷率的磁性隧道结
相关专利申请
本申请案涉及下列案件：美国专利公告第8,059,374号专利及美国专利公告第8,946,834号专利，其皆让渡给予共同受让人，并在此以引用的方式结合于本文中。
技术领域
本发明有关于一种磁性随机存取存储器(MRAM)、自旋力矩MRAM和其他具有磁性隧道结(MTJ)的自旋电子装置，其中磁性层被设计来防止非磁性元素扩散到在两个磁性层之间的隧道势垒层，藉以提供在400℃附近的高温退火后的低缺陷率。
背景技术
MTJ是在MRAM、自旋力矩MRAM和其他自旋电子装置中的关键组件，并且包括在两个磁性层之间形成的隧道势垒层，例如形成于两个磁性层之间的金属氧化物，其一起产生穿隧磁阻(TMR)效应。其中一磁性层是自由层，并且通过响应于外场(介质场)切换其磁矩方向来作为一感测层，而另一磁性层具有固定的磁矩并作为一参考层。通过隧道势垒层(绝缘层)的电阻会随着自由层磁矩相对于参考层磁矩的相对取向而变化，并由此提供表示自由层中的磁性状态的电信号。在MRAM中，MTJ形成在顶部导体和底部导体之间。当电流通过MTJ时，当自由层和参考层的磁化方向处于平行状态(“0”记忆状态)时会检测到较低的电阻，并且当它们处于反平行状态或为“1”记忆状态时会发现到较高的电阻。隧道势垒层的厚度通常约为10埃，使得通过隧道势垒层的电流可以利用传导电子的量子力学穿隧来建立。
参考层和自由层都可具有合成反铁磁(SyAF)配置，其中外层是通过非磁性耦合层而反铁磁耦合到与隧道势垒层接触的内层。通常较佳以氧化镁作为隧道势垒层，并用以当邻接于钴铁或铁的内磁性层时来提供高的TMR比率。TMR被称为dR/R，其中R是MTJ的最小电阻，而dR是通过改变自由层的磁性状态所观察到的电阻变化。较高的TMR比率可提高读出速度。此外，高性能MTJ需要约1奥姆-平方微米的低面积电阻RA(面积x电阻)值，具有-5x10-6至5x10-6之间的低磁致伸缩(λ)的自由层，低矫顽力(Hc)以及自由层和参考层之间通过隧道势垒层的低层间耦合(Hin)。
当MTJ叠层形成面心立方(fcc)晶体结构时，能获得高的TMR比率。然而，自然沉积的钴铁或铁会倾向于形成体心立方(bcc)晶体取向，从而可防止形成钴铁/氧化镁/钴铁叠层的fcc结构。用于解决这个问题的一种常见方法是沉积非晶的钴铁硼或铁硼，而不是钴铁或铁。因此，当硼趋向于从隧道势垒层扩散离开而留下钴铁或铁与金属氧化物的隧道势垒层的界面，直到退火才会有用于晶体结构生长的模板。同时，氧化镁会形成fcc结构，诱导相邻磁性层中的fcc晶体生长。由于硼需要从与隧道势垒层的界面扩散离开以达到高TMR比率，所以钴铁硼和铁硼层中的含硼量约为20％或更少。
为了实现更小的Hc，但仍保持高的TMR比率，业界倾向于使用钴铁硼作为TMR传感器中的自由层。不幸的是，对于高密度存储器应用，钴铁硼自由层的磁致伸缩(λ)远大于约5×10-6的最大可接受值。此外，自由层可包括非磁性插入层(INS)于FL1/INS/FL2叠层中，例如，其中插入层是夹在两个铁磁层(FL1、FL2)之间，以提供反铁磁耦合或磁矩稀释效应。然而，非磁性材料不能与钴铁硼良好结合，并趋向在高温下沿着结晶磁性层中的晶界扩散。因此，在退火期间或之后，非磁性金属可能通过自由层或参考层扩散到隧道势垒层中，并破坏势垒层的绝缘性质，从而导致装置缺陷。这种类型的扩散在半导体装置中更为明显，其中MRAM装置会在400℃高温下与互补金属氧化物半导体(CMOS)单元进行整合(嵌入)。于是，有需要改良自由层(或参考层)的设计来减少非磁性金属扩散进入隧道势垒层，同时保持其它MTJ性质，例如低λ、Hc和Hin，以及接在处理温度高达400℃之后的高TMR比率。
发明内容
本发明的一个目的是提供一种磁性层结构，其可以用作MTJ中的自由层或参考层中的一者或两者，并且通过抑制非磁性金属朝向与邻接的隧道势垒层的界面迁移，可在高温退火之后保持<50ppm的缺陷等级。
本发明的第二目的是提供一种具有根据第一目的的磁性层结构的MTJ，其也具有可接受的λ、Hc、Hin和TMR比率值。
本发明进一步的目的是提供一种形成具有根据第一和第二目的的磁性层结构的MTJ的方法，其可以在制造过程中容易实施并具有成本效益。
根据本发明的一个实施例，当形成MTJ在一合适基底上，例如MRAM装置中的底部导体，这些目的是通过底部自旋阀配置来实现。可将种子层和可选的反铁磁(AFM)钉扎层依序形成在底部导体上。在较佳实施例中，将参考层/隧道势垒层/自由层叠层的多层形成在种子层或AFM层上。参考层可具有AP2/NM1/AP1配置，其中“外”AP2铁磁层接触种子层或AFM层，NM1是用于反铁磁耦合或磁矩稀释效应的第一非磁性金属或合金层，AP1是在第一表面处与隧道势垒层接触的内铁磁层。AP1包含硼含量为25-50原子百分比的第一层和硼含量为约1-20原子百分比的第二层。第一AP1层和第二AP1层形成彼此的界面，并且两个AP1层中的一个接触隧道势垒层。可以存在第三AP1层，其与第一层和第二层相比距离隧道势垒层更远，使得第三AP1层邻接NM1层。隧道势垒层较佳为氧化镁，也可以使用其它金属氧化物、金属氮化物或金属氮氧化物。自由层叠层具有高硼含量为25-50原子百分比的第一磁性层和硼含量为1-20原子百分比的第二磁性层。第一和第二磁性层形成彼此的界面，并且两个磁性层其中之一在与第一表面相对的表面上接触隧道势垒层。
在一些实施例中，自由层叠层具有FL1/FL2/NM2/FL3，其中FL1和FL2是第一和第二磁性层，NM2是第二非磁性金属或合金，并且FL3是第三磁性层。在AP1参考层和自由层叠层中具有升高的硼含量的含硼层，是有利地被用来实质上减少NM1和NM2中的非磁性金属分别向隧道势垒层的迁移。
FL1、FL2以及第一和第二AP1层具有选自钴硼铁硼、钴铁硼、钴铁镍硼或钴铁硼Q的成分，其中Q为锆、铪、铌、钽、钼和钨其中一种。在一些实施例中，一个或多个FL2和AP1层可以由与FL1合金不同的合金制成。例如，FL1可以是钴硼，而一个或多个FL2和AP1层是铁硼、钴铁硼、钴铁镍硼或钴铁硼Q其中一种。每一含硼层的厚度为1至10埃。在一些实施例中，例如，钴铁硼的含硼层可以包含钴铁/硼或硼/钴铁的双层。在其他实施例中，含硼层可以是具有一个或多个硼层以及一层或多层钴、铁、钴铁、钴铁镍、钴铁硼或钴铁Q的多层结构。NM1和NM2是选自钌、铑、铱、钽、钨、钼、铬和镁的金属M，或者可以是包括M金属其中一者和镍、铁或钴其中一者的合金。较佳地，FL1/FL2叠层和AP1层各自具有小于约20埃的总厚度，以分别促进自由层和参考层中的垂直磁各向异性。
在一个替代实施例中，MTJ可具有顶部自旋阀结构，其中自由层、隧道势垒层和参考层依序形成在种子层或AFM层上。在这个例子中，自由层具有FL3/NM2/FL2/FL1叠层，其中FL3接触种子层或AFM层，且FL1接触隧道势垒层的底面。参考层可具有AP1/NM1/AP2配置，其中AP1层接触隧道势垒层的顶面。
所有的MTJ层可以沉积在相同的溅射室中。磁性层可以在室温或高达400℃下沉积。隧道势垒层通常是先藉由在AP1参考层上沉积例如镁的金属层，执行自然氧化或自由基氧化步骤，然后在氧化的第一金属层上沉积第二金属层而形成。在将上金属层沉积在隧道势垒层叠层之前，可以重复金属沉积和氧化程序。在MTJ中的所有层被形成好之后，执行高达400℃的高温退火，以将隧道势垒层叠层转变成实质上均匀的金属氧化层，其中上部的金属层被氧化。之后，将MTJ叠层图案化，以形成多个MTJ组件。在其上形成顶部电极之前，沉积介电层，以填充相邻MTJ组件之间的间隙。
附图说明
图1a-1b是根据本发明的实施例所提供的一种底部自旋阀配置中的多层的MTJ叠层的剖面图。
图2a-2b是根据本发明的另一实施例所提供的一种顶部自旋阀配置中的多层的MTJ叠层的剖面图。
图3是根据本发明的第三实施例所提供的一种具有底部自旋阀配置的多层的MTJ叠层的剖面图。
图4是根据本发明的第四实施例所提供的一种具有顶部自旋阀配置的多层的MTJ叠层的剖面图。
图5是根据本发明的第五实施例所提供的一种具有底部自旋阀配置的MTJ叠层的剖面图。
图6是根据本发明的第六实施例所提供的一种具有底部自旋阀配置的MTJ叠层的剖面图。
图7-9是根据本发明的一个实施例所提供的一种形成包含MTJ组件的MRAM装置的流程步骤的剖面图。
具体实施方式
本发明有关于一种MTJ组件，其中每一参考层和自由层均为多层结构，其包括具有25-50原子百分比的高硼含量的第一层和具有1-20原子百分比的低硼含量的第二层。高硼含量层可防止在MTJ其它部分中的非磁性金属在接近400℃的温度下退火和其他制造工艺期间迁移到隧道势垒层内，从而可获得具有约10ppm的低缺陷量之装置。如本领域技术人员所理解的，MTJ可具有底部自旋阀、顶部自旋阀或双自旋阀配置。MTJ组件可以实现在各种记忆装置中，包括但不限于MRAM、嵌入式MRAM、自旋力矩MRAM以及其他自旋电子装置，例如自旋力矩振荡器(STO)。
如前所述，目前包括嵌入式MRAM在内的许多记忆装置被整合到CMOS平台中，以提供更高的性能。然而，当常规MTJ组件在300-330℃范围内退火并随后暴露于CMOS处理所需约400℃的温度时，可观察到明显较高的缺陷率。因此，本发明的动机是重新设计MTJ中典型的参考层/隧道势垒层/自由层叠层，以利于与CMOS制造相兼容，藉由改变每一自由层和参考层，来实现在400℃退火后具有<50ppm的低缺陷率(每百万份中的缺陷量)，并且较佳约为10ppm。
尽管不受理论所限制，但相信防止非金属迁移进入隧道势垒层的手段，是藉由破坏靠近隧道势垒层的自由层和/或参考层的至少一部分中的晶体形成。非磁性金属，例如，钌、铑或铱是在参考层中用作反铁磁性偶联剂，或者，钽、钼、钨、镁、铬等等是在自由层中用于磁矩稀释效应，其不能很好地与包括钴铁硼等等的磁性层结合。因此，当具有低于20原子百分比的低硼含量的钴铁硼于300℃和400℃之间的退火温度下开始结晶时，在晶界处会形成通路并成为从自由层或参考层到隧道势垒层的非磁性金属迁移的信道。已经发现，利用增加参考层和自由层靠近隧道势垒层的一部分的非晶特性，在所述区域中的晶体形成会被破坏或延迟到一定程度，而大大减缓了非磁性金属向隧道势垒层的移动。因此，例如在330℃的常规退火之后，10ppm的低缺陷等级也可以在约400℃的高温退火之后实现。这里，术语“约400℃”是定义为表示在一些实施例中可以达到410-420℃维持30分钟或更少的温度。
请参照图1a-1b，其绘示根据本发明所揭露的第一实施例的MTJ叠层1的剖面图。举例来说，底部自旋阀结构中多层的MTJ叠层可以形成在MRAM装置中的底部导体(图中未示)上。在MTJ叠层中的底层10可以是种子层，例如，镍铬、镍铁铬或本领域中所使用的其他材料，以促进上覆层中期望的晶体结构。在其它实施例中，底层可以是包括从钽、钌、镍铬、铬、镍铁铬、锆、铪、铌、镁、钛等等中选择的多个种子层的叠层。可选的反铁磁(AFM)钉扎层34可以是铱锰、铂锰、镍锰、镍锰、锇锰、钌锰、铑锰、钯锰、钌铑锰或锰铂钯其中之一，并可用在底层和AP2磁性层12之间，以固定在上方的AP2磁性层的磁矩。AP2磁性层是具有AP2/NM1/AP1配置的参考层15a1(图1a)或15b1(图1b)的一部分，其中NM1是第一非磁性层。
当可选的AFM层插入到底层10和AP2层12之间时，AP2层也可以被称为钉扎层，其具有固定在面内方向的磁矩11a(图1a)。在一个替代实施例中，其磁矩11b是固定在垂直于平面方向上(图1b)，且不需要AFM层。在第1b中，AP2层具有垂直磁各向异性(PMA)，其中形状各向异性会促使在面内方向上的磁化小于PMA分量的大小。较佳地，当AP2层具有PMA时，由下磁性层13和上磁性层14组成的AP1层17也具有PMA。AP1层可以进一步包括可选的磁性层16，磁性层16可由钴、铁、钴铁或其与镍、硼或其它金属的合金所制成的，其被理解为具有在与磁性层13、14相同方向上的磁矩。
在图1a中，其中NM1层12是例如钌、铑或铱之类的反铁磁性耦合层，AP1层13、14分别具有磁矩13a、14a在与AP2层中的磁矩11a方向相反的方向上。因此，参考层被认为具有合成反平行(SyAP)配置，其有利于平衡双极场和写入对称性。在一个方面中，至少上方的AP1层14在沉积时是非晶的，以提供更均匀的表面来形成隧道势垒层20。
在图1b所示的较佳实施例中，AP1层13、14分别具有与AP2层的磁矩11b相反的磁矩13b，14b，并且所有的AP1、AP2层都具有PMA。于图1b中的PMA配置通常优于面内的实施例，因为随着MTJ面内尺寸缩小以提供更高密度的记忆装置，PMA为参考层15b1(与自由层35-1)提供更高的热稳定性。
在多个替代实施例中(图中未示)，其中NM1层12是由选自钌、钽、钛、钨、锆、铪、铌、钼、钒、镁和铬的元素M或者是包括磁性元素(铁、钴或镍)和非磁性元素M的合金所制成，所有的三个层11、13、14的磁矩都在相同的方向上排列。NM1层较佳为非晶态，以阻挡结晶AP1层的生长，直到后续的退火步骤。在一些实施例中，所有磁矩都是面内的。而在其他实施例中，所有AP1和AP2层都具有PMA，当NM1是磁矩稀释层时，参考层15b1中的所有磁矩都处于垂直于平面的方向。在本发明中的磁矩稀释材料被定义为用来代替参考层(或自由层)中的磁性材料的一部分的非磁性金属或合金，藉以降低参考层或自由层的总体磁矩，同时基本上保持固定的参考层或自由层厚度。应当可理解地，当NM1是合金时，增加合金中磁性元素的含量将增加AP1和AP2层之间的结合强度，但是可能降低TMR比率。此外，为了调节AP1和AP2层之间的TMR比率、磁致伸缩(λ)和耦合强度(Hin)，NM1层的厚度可以在约1-10埃之间变化。
请回到图1a或图1b，下AP1层13是其中硼含量为25-50原子百分比的第一含硼合金，而上AP1层14是其中硼含量为1-20原子百分比的第二含硼合金。在相关的美国专利第8,059,374号和美国专利第8,946,834号中，已揭露了磁性层中磁性合金中硼含量为40原子百分比的上限。然而，令人惊讶地发现，在AP1层13的第一含硼合金中以及随后沉积的FL1层30中的硼含量可以提高到50原子百分比，而且基本上不会影响包括TMR比率的MTJ性能。如前所述，在退火过程中，硼倾向于从隧道势垒层迁移离开，而留下相邻于隧道势垒层且基本上不含硼的自由层(和参考层)的区域。由此得到的参考层/隧道势垒层/自由层叠层实现了高TMR比率。
第一和第二含硼层不必由相同的元素形成。每一AP1层13、14具有选自钴硼、铁硼、钴铁硼、钴铁镍硼或钴铁硼Q中的一种成分，其中Q为锆、铪、铌、钽、钼和钨其中一种。较佳地，AP1层13和AP1层14的每一层具有1到10埃的厚度。此外，AP1层中的一层或两层可以由双层配置所组成，其中第一层为钴、铁、钴铁、钴铁镍、钴铁硼或钴铁Q，且第二层为硼。例如，代替钴铁硼合金，AP1层中的一层或两层可以由钴铁/硼或硼/钴铁配置来表示。在又一个实施例中，AP1层中的一层或两层可以具有多层配置，其包括一个或多个硼层以及选自钴、铁、钴铁、钴铁镍、钴铁硼和钴铁Q的一层或多层，来调节在AP1层中的硼含量。
隧道势垒层20接触AP1层14的顶面。隧道势垒层可以是镁、钛、铝钛、镁锌、铝、锌、锆、钽或铪的氧化物、氮氧化物或氮化物，或者是天然的钴铁硼、钴硼或铁硼的氧化物。在其他实施例中，隧道势垒层可以是一种或多种前述材料的层压叠层。隧道势垒层的厚度通常约为10埃，但可以调整厚度以调整电阻×面积(RA)值。随着隧道势垒层厚度的增加或隧道势垒层中金属或合金的氧化程度的增加，RA值也会变大。
在最常见的实施例中，于图1a和图1b中的自由层叠层仅具有两个磁性层30、31，其中第一自由层(FL1)30接触隧道势垒层20的顶面并具有25-50原子百分比的高硼含量，且第二自由层(FL2)31具有1-20原子百分比的低硼含量并与第一自由层形成界面。FL1和FL2层可具有不同的组成。然而，层30、31都具有选自前述的钴硼、铁硼、钴铁硼、钴铁镍硼或钴铁硼Q的成分。而且，本发明包括一实施例，其中FL1、FL2层中的一层或两层中的合金被包括硼层和钴、铁、钴铁、钴铁镍或钴铁Q的一层的双层所代替。例如，钴铁硼合金可以由用钴铁/硼或硼/钴铁表示的双层来代替。而且，FL1和FL2中的一者或两者可以具有一多层配置，其由一个或多个硼层和选自钴、铁、钴铁、钴铁硼、钴铁镍和钴铁Q的一层或多层所组成。每一FL1和FL2层较佳具有1-10埃的厚度。
在一些实施例中，包括可选的层32、33。第二非磁性(NM2)层32是钌、铑或铱其中之一，并用作反铁磁性耦合层，从而使FL1，FL2层的磁矩(图中未示)沿着与第三自由层(FL3)33的磁矩的相反方向排列。与NM1功能类似，NM2层可以使用来平衡MTJ中的偶极场和写入对称性。
在其它实施例中，NM2层32是具有选自钌、铑、钽、钨、锆、铪、铌、钼、钒、镁和铬的元素M的组成的磁矩稀释层，或者是包括磁性元素(铁、钴或镍)和非磁性元素M的合金，如前述NM1 12的相关内容。因此，层30、31、33的磁矩在相同的方向上排列，并且在随后沉积的FL3层中的结晶特性被阻挡，直到沉积所有MTJ层之后所执行的退火步骤。NM2层的厚度可以介于1和10埃之间变化，以调节FL2 31和FL3 33之间的耦合强度、TMR比率和磁致伸缩(λ)。为了使MTJ中的噪声最小化并改善信噪比(SNR)，FL2和FL3层之间的强耦合(Hcp)是受到期望的。而且，随着Hcp的增加，磁稳定性得到改善。FL3层33可以由包括钴、铁、钴铁及其与镍、硼或其它金属的合金的任何磁性材料所构成。FL3层可以是钴或钴铁与镍或镍钴的叠层。为了促进FL1和FL2层中的PMA，FL1/FL2叠层的厚度较佳为约小于或等于20埃。
在又一个实施例(图中未示)中，NM2层可以被省略，以获得由FL1/FL2/FL3配置所表示的三层的自由层叠层。
值得注意的是，根据MTJ1中的磁性记忆状态“0”或“1”，FL1 30和FL2 31的磁矩(图中未示)可以相对于在图1a中的磁矩14a或相对于图1b中的磁矩14b的相同方向或相反方向排列。再者，FL1和FL2层的磁化始终处于相同的方向。
在所有实施例中，MTJ中的最上层是可以是钌、钽或其组合的覆盖层40。在其他实施例中，覆盖层可以包括金属氧化物，其与自由层叠层35-1交界，以促进或增强邻接的自由层中的PMA。
在图2a中，其绘示了根据本发明的另一个实施例所揭露的具有顶部自旋阀配置的MTJ 2。保留了图1a中层的组成，但MTJ 2叠层中层的顺序被修改。特别地，自由层叠层35-1与参考层15a1交换，并且每个叠层15a1、35-1内的层的顺序颠倒，使得目前的FL3接触底层10，并且AP1层14接触隧道势垒层20的顶层。换句话说，自由层可以具有FL2/FL1配置或者可选的FL3/NM2/FL2/FL1配置，FL1层接触隧道势垒层的底面，而参考层具有AP1/NM1/AP2配置，其中下AP1层14具有1-20原子百分比的硼含量，并且上AP1层13具有25-50原子百分比的硼含量。当包括第三AP1层16时，层16是最上面的AP1层。在一些实施例中，在AP2层11和覆盖层40之间提供可选的AFM层34。图2a显示参考层11、13、14具有面内磁化11a、13a、14a。
在图2b所示的较佳的顶部自旋阀配置中，AP1层13、14和AP2层11的每一层分别具有如磁矩方向13b、14b、11b所示的PMA。相似于图2a，自由层可具有FL3/FL2/NM2/FL1配置，其中FL3 33接触底层10，并且FL130接触隧道势垒层20的底面。此外，AP1层14邻接隧道势垒层的顶面，并且AP2层接触覆盖层40。当NM2是磁矩稀释层时，FL1、FL2、FL3层的磁矩(图中未示)可以与AP1磁化14b以相同的方向排列，或者全部可以与AP1层磁化13b、14b相反方向排列，其取决于MTJ 2的记忆状态。可选的AP1层16具有与其他AP1层相同方向的磁化。
在绘示于图3中的MTJ 3的底部自旋阀的替代实施例中，于图1b中的FL1 30和FL231的位置可以被交换，使得FL2层接触隧道势垒层20的顶面，而FL1邻接NM2层32，以获得自由层35-2的FL2/FL1/NM2/FL3配置。在多个替代实施例中，NM2层可以被省略，以获得FL2/FL1/FL3配置，或者，NM2和FL3都被省略，以提供FL2/FL1自由层叠层。此外，AP1层13、14可以在参考层叠层15b2中被交换以提供复合AP1层18，其中具有硼含量25-50原子百分比的AP1层13接触隧道势垒层的底面，并且AP1层14邻接NM1层12的顶面。当可选的AP1层16插入到AP1叠层18中时，层16是位于比层13、14更远离隧道势垒层的位置。参考层18具有形成在底层10上的AP2层11，且NM1是反铁磁耦合层或磁矩稀释层。在表示具有垂直磁各向异性的SyAP配置的示范性实施例中，AP2层具有与AP1层的磁矩13b、14b的方向相反排列的磁矩11b，并且NM1是反铁磁耦合层。
请参照图4，其绘示于MTJ 4中的另一种顶部自旋阀的替代实施例，其中图3中的自由层35-2和参考层15b2的位置被交换。另外，自由层和参考层内的层的排序是相反的。特别的是，AP1层13接触隧道势垒层20的顶面，并且AP1层14形成在具有高硼含量的AP1层上，而AP2层11与覆盖层40的底面相接。再者，FL2 31接触隧道势垒层的底面，且FL3 33与底层10的顶面相接。除此之外，从先前的实施例保留MTJ 3和MTJ 4中的每一层的所有特性和组成。当NM2层32存在时，可以让图3-4中的FL1和FL3层之间能够发生反铁磁耦合，或在自由层内提供磁矩稀释效果。
在图5中所绘示的又一个实施例中，如图1b所示实施例中的AP1层17是由AP1层18代替，以获得前述的参考层15b2配置。同时，从图1b中保留自由层叠层35-1，使得高硼含量的FL1层30接触隧道势垒层20的顶面。高硼含量的AP1层13邻接隧道势垒层的底面。本发明也预期有一种顶部自旋阀设计(图中未示)，其自由层叠层35-1和参考层15b2的配置被交换。
请参照图6，其显示了本发明的另一实施例，其中图1b中的自由层叠层35-1是被自由层叠层35-2所取代。同时，保留参考层15b1，使得低硼含量的AP1层14接触隧道势垒层20的底面。低硼含量的FL231邻接隧道势垒层的顶面。应当理解的是，参考层15b1和自由层叠层35-2的位置可以被交换，以提供图6中所示的MTJ叠层的顶部自旋阀形式(图中未示)。
本发明还包括一种制造如图7-9中所示的磁性记忆件中的MTJ的方法。根据一实施例，于图7中所示的底部导体8上形成MTJ叠层。MTJ堆栈中的所有层可沉积在例如Anelva C-7100溅射沉积系统的溅射系统的DC溅射室中，所述溅射系统包括具有多个靶材和至少一个氧化室的超高真空DC磁控溅射室。一般而言，溅射沉积制造工艺包括如氩的惰性气体和5×10-8至5×10-9托的基础压力。较低的压力能够沉积更均匀的掩模层。在沉积过程中，溅射沉积室中的温度可以从室温变化到400℃。
根据一实施例的制造流程包括沉积种子层，然后，沉积前述参考层15b1或15b2。沉积厚度4-8埃的第一镁、金属或合金层于最上层的AP1层上，即底部自旋阀实施例中的层13或14，或者于顶部自旋阀结构中的FL1 30或FL2 31上。之后，制造程序包括用自然氧化(NOX)过程氧化第一镁、金属或合金层，然后，沉积厚度2-4埃的第二镁、金属或合金层于氧化的第一镁、金属或合金层上。第二镁(或金属或合金)层用于保护随后沉积的自由层免受氧化。在底部自旋阀实施例中，沉积自由层叠层后，接着是覆盖层。在沉积MTJ叠层中最上层之后的退火步骤期间，氧气倾向于从下金属氧化物层扩散到第二金属或合金层中，从而氧化第二金属或合金层，以形成基本上被完全氧化的隧道势垒层。
NOX过程可以在溅射沉积系统内的氧化室中通过施加0.1毫托至1托的氧气压力约15至300秒来进行。当电阻x面积(RA)值为约0.5至5奥姆-平方微米时，较佳使用10-6至1托之间的氧气压力于前述氧化时间。也可使用氧气与其它惰性气体如氩、氪或氙的混合物，以更好地控制氧化过程。在替代实施例中，形成金属氧化物或金属氮氧化物的隧道势垒层的制造工艺，可以包括本领域技术人员所理解的自然氧化和常规自由基氧化(ROX)过程中的一种或两种。
一旦形成了MTJ叠层中的所有层，则将MTJ叠层在330℃至约400℃的真空炉中退火约1至5小时，以增强参考层和自由层中其中一者或两者中的PMA，来增加矫顽力(Hc)和单轴磁各向异性场(Hk)，并促进AP1层/隧道势垒层/FL1/FL2层的结晶。
接下来，将光阻层涂覆在MTJ叠层的顶面上，再进行图案曝光并显影，以提供光阻光罩55。之后，采用常规离子束蚀刻(IBE)或反应离子蚀刻(RIE)，移除MTJ叠层的未受保护部分，并产生具有延伸到底部导体的顶面8t的侧壁1s的MTJ组件1。侧壁可以垂直于底部导体顶面，但是由于用于侧壁形成过程的蚀刻制造工艺性质，所以通常是非垂直的。开口40形成在MTJ组件的每一侧上。应当理解的是，光阻剂图案化和蚀刻程序会形成通常在多个底部导体上排列成行和列的多个MTJ组件。但是，为了简化图式，仅示出了一个MTJ和一个底部导体。
请参照图8，第一绝缘层50沿着侧壁1s沉积并填充于相邻MTJ组件之间的开口40。之后，可以进行已知的化学机械抛光(CMP)制造工艺，来去除光阻光罩，并在绝缘层上形成与MTJ1的顶面1t共平面的顶面50t。
请参照图9，一种包括有光阻图案化和蚀刻过程的步骤的常规程序，用于形成顶部导体60在第二绝缘层70内，其中顶部导体邻接MTJ 1的顶面。顶部导体的制造工艺中通常会产生形成为平行数组的多个顶部导体线路，但为了简化图式，仅示出一个顶部导体。
根据本发明的实施例所提供的MTJ中的参考层/隧道势垒层/自由层叠层来达到改善性能，是藉由实验的进行来显现。如表1所示的两个MTJ组件(以下称为MTJ A和B)是以种子层/AP2/NM1/AP1/氧化镁/FL1/FL2/覆盖层的配置来制造。关键的区别在于，根据本发明揭露的实施例中，MTJ A包括在AP1层和FL1层中的高硼含量合金(Fe70B30)，而MTJ B是根据本发明实施例的记录过程(POR)所形成并仅在FL1中具有高硼含量的合金。
表一
底部自旋阀配置的MTJ组件的缺陷率比较
Figure BDA0001594033560000101
对于表1所列示的每个MTJ配置(A和B)，由多层堆栈的MTJ叠层是被图案化为100纳米的圆形装置。每个芯片藉由测量包含8Mb(8,388,608)装置的测试芯片来获得缺陷率。而表1中所列示的数据是来自数百个测试芯片的平均结果。尽管MTJ A和MTJ B在330℃退火30分钟之后的缺陷率均为10ppm，但是可观察到MTJ A的一个明显优势，因为MTJ A于400℃退火之后的缺陷率保持在10ppm。然而，在400℃、30分钟的退火过程之后，MTJ B的缺陷率增加了三倍到30ppm。
应当注意的是，本发明的参考层/隧道势垒层/自由层叠层也可以包含在例如用作读取头中的传感器的磁性隧道接面中。在这种情况下，MTJ组件形成在读取头中的底部屏蔽和顶部屏蔽之间。
由于不需要新的溅射靶或溅射室，因此，本发明于实施例中所揭露的磁性层，特别是含硼合金，可以在没有额外成本的情况下制造。在目前的制造方法中，不需要改变制作流程，而可以实现具有高达50原子百分比的硼含量的一个或多个磁性层。更应当理解的是，还可以实现根据本发明的实施例形成的MTJ于磁壁运动装置和具有超过一个氧化镁隧道势垒层的MRAM装置中，例如，具有两个隧道势垒层和三个终端的装置。
唯以上所述者，仅为本发明之较佳实施例而已，并非用来限定本发明实施之范围。故即凡依本发明申请范围所述之特征及精神所为之均等变化或修饰，均应包括于本发明之申请专利范围内。

Claims (34)

1.一种磁性隧道结MTJ组件，用于一磁性装置中，包含有：
(a)一参考层，具有一AP2/NM1/AP1配置，其中AP2为一第一磁性层，AP1为一第二磁性层并邻接于一隧道势垒层沿着一第一表面，NM1为一第一非磁性层并能够引发反铁磁性耦合于AP1与AP2之间，或提供一磁矩稀释效应于该参考层中，该AP1层是由具有含硼量25-50原子百分比并接触该隧道势垒层的一第一层和具有低含硼量1-20原子百分比的一第二层所组成，其中该AP1层的该第一层和该第二层具有一第一方向的磁矩，且该AP2层具有与该第一方向相反的一第二方向的磁矩；
(b)该隧道势垒层；及
(c)一自由层叠层，是由具有含硼量25-50原子百分比的一第一自由层和具有低含硼量1-20原子百分比的一第二自由层所组成，该第一自由层与该第二自由层形成一界面，且该第二自由层接触该隧道势垒层与该第一表面相对的一表面。
2.如权利要求1所述的MTJ组件，其中在该AP1层中该第一层和该第二层的每一层以及该第一自由层和该第二自由层具有选自钴硼、铁硼、钴铁硼、钴铁镍硼或钴铁硼Q的成分，其中Q为锆、铪、铌、钽、钼和钨其中一种。
3.如权利要求1所述的MTJ组件，其中在该AP1层中该第一层和该第二层的每一层具有1至10埃的厚度。
4.如权利要求1所述的MTJ组件，其中该第一自由层和该第二自由层的每一层具有1至10埃的厚度。
5.如权利要求2所述的MTJ组件，其中在该AP1层中该第一层和该第二层其中一者或两者是由一双层配置所组成，其中一层是钴、铁、钴铁、钴铁镍、钴铁硼或钴铁Q，且另一层是硼。
6.如权利要求2所述的MTJ组件，其中在该AP1层中该第一层和该第二层其中一者或两者具有一多层配置，该多层配置是由一层或多层的硼以及选自钴、铁、钴铁、钴铁镍、钴铁硼和钴铁Q的一层或多层所组成。
7.如权利要求2所述的MTJ组件，其中该第一自由层和该第二自由层其中一者或两者是由一双层配置所组成，其中一层是钴、铁、钴铁、钴铁镍、钴铁硼或钴铁Q，且另一层是硼。
8.如权利要求2所述的MTJ组件，其中该第一自由层和该第二自由层其中一者或两者具有一多层配置，该多层配置是由一层或多层的硼以及选自钴、铁、钴铁、钴铁镍、钴铁硼和钴铁Q的一层或多层所组成。
9.如权利要求1所述的MTJ组件，其中该隧道势垒层为镁、钛、铝钛、镁锌、铝、锌、锆、钽或铪的氧化物、氮氧化物或氮化物，或为钴铁硼、钴硼或铁硼的天然氧化物，或为一种或多种前述材料的叠层构造。
10.如权利要求1所述的MTJ组件，其中NM1为钌、铑和铱其中一者，以为该参考层提供一合成反平行(SyAP)配置。
11.如权利要求1所述的MTJ组件，其中该自由层叠层具有一FL1/FL2/NM2/FL3配置，其中FL1是该第一自由层或该第二自由层的一层，FL2是该第一自由层或该第二自由层的另一层，FL3是一第三自由层，且NM2是一第二非磁性层并能够引发反铁磁性耦合于FL2与FL3之间，或提供一磁矩稀释效应于该自由层中。
12.如权利要求1所述的MTJ组件，其中该磁性装置是磁阻随机存取存储器(MRAM)、自旋力矩MRAM、嵌入式MRAM或自旋电子装置，或是在读取头中的一传感器。
13.一种磁性隧道结MTJ组件，用于一磁性装置中，包含有：
(a)一参考层，具有一AP2/NM1/AP1配置，其中AP2为一第一磁性层，AP1为一第二磁性层并邻接于一隧道势垒层沿着一第一表面，NM1为一第一非磁性层并能够引发反铁磁性耦合于AP1与AP2之间，或提供一磁矩稀释效应于该参考层中，该AP1层是由具有含硼量1-20原子百分比的一第一层和接触该隧道势垒层且具有含硼量25-50原子百分比的一第二层所组成，其中该AP1层的该第一层和该第二层具有一第一方向的磁矩，且该AP2层具有与该第一方向相反的一第二方向的磁矩；
(b)该隧道势垒层；及
(c)一自由层叠层，是由具有含硼量25-50原子百分比的一第一自由层和具有低含硼量1-20原子百分比的一第二自由层所组成，该第一自由层与该第二自由层形成一界面，且该第二自由层接触该隧道势垒层与该第一表面相对的一表面。
14.如权利要求13所述的MTJ组件，其中在该AP1层中该第一层和该第二层的每一层以及该第一自由层和该第二自由层具有选自钴硼、铁硼、钴铁硼、钴铁镍硼或钴铁硼Q的成分，其中Q为锆、铪、铌、钽、钼和钨其中一种。
15.如权利要求13所述的MTJ组件，其中在该AP1层中该第一层和该二层的每一层具有1至10埃的厚度。
16.如权利要求13所述的MTJ组件，其中该第一自由层和该第二自由层的每一层具有1至10埃的厚度。
17.如权利要求14所述的MTJ组件，其中在该AP1层中该第一层和该第二层其中一者或两者是由一双层配置所组成，其中一层是钴、铁、钴铁、钴铁镍、钴铁硼或钴铁Q，且另一层是硼。
18.如权利要求14所述的MTJ组件，其中在该AP1层中该第一层和该第二层其中一者或两者具有一多层配置，该多层配置是由一层或多层的硼以及选自钴、铁、钴铁、钴铁镍、钴铁硼和钴铁Q的一层或多层所组成。
19.如权利要求14所述的MTJ组件，其中该第一自由层和该第二自由层其中一者或两者是由一双层配置所组成，其中一层是钴、铁、钴铁、钴铁镍、钴铁硼或钴铁Q，且另一层是硼。
20.如权利要求14所述的MTJ组件，其中该第一自由层和该第二自由层其中一者或两者具有一多层配置，该多层配置是由一层或多层的硼以及选自钴、铁、钴铁、钴铁镍、钴铁硼和钴铁Q的一层或多层所组成。
21.如权利要求13所述的MTJ组件，其中该隧道势垒层为镁、钛、铝钛、镁锌、铝、锌、锆、钽或铪的氧化物、氮氧化物或氮化物，或为钴铁硼、钴硼或铁硼的天然氧化物，或为一种或多种前述材料的叠层构造。
22.如权利要求13所述的MTJ组件，其中NM1为钌、铑和铱其中一种，以为该参考层提供一合成反平行(SyAP)配置。
23.如权利要求13所述的MTJ组件，其中该自由层叠层具有一FL1/FL2/NM2/FL3配置，其中FL1是该第一自由层或该第二自由层的一层，FL2是该第一自由层或该第二自由层的另一层，FL3是一第三自由层，且NM2是一第二非磁性层并能够引发反铁磁性耦合于FL2与FL3之间，或提供一磁矩稀释效应于该自由层中。
24.如权利要求13所述的MTJ组件，其中该磁性装置是磁阻随机存取存储器(MRAM)、自旋力矩MRAM、嵌入式MRAM或自旋电子装置，或是在读取头中的一传感器。
25.一种形成磁性隧道结MTJ组件的方法，用于一记忆装置中，包含有：
(a)提供一基底；
(b)形成一参考层于该基底上，该参考层具有一AP2/NM1/AP1配置，其中AP2为一第一磁性层，AP1为一第二磁性层，NM1为一第一非磁性层并能够引发反铁磁性耦合于AP1与AP2之间，或提供一磁矩稀释效应于该参考层中，该AP1层包含具有含硼量25-50原子百分比的一第一层和具有含硼量1-20原子百分比的一第二层，其中该AP1层的该第一层和该第二层具有一第一方向的磁矩，且该AP2层具有与该第一方向相反的一第二方向的磁矩；
(c)形成一隧道势垒层于该AP1层上，该隧道势垒层具有一第一表面，该第一表面接触该AP1层中的该第一层；
(d)形成一自由层叠层于该隧道势垒层上，该自由层叠层是由具有含硼量25-50原子百分比的一第一自由层和具有含硼量1-20原子百分比的一第二自由层所组成，该第一自由层与该第二自由层形成一界面，且该第二自由层接触该隧道势垒层与该第一表面相对的一表面；及
(e)于400℃的温度下，执行一退火过程。
26.如权利要求25所述的方法，其中该AP1层中该第一层和该第二层的每一层以及FL1和FL2具有选自钴硼、铁硼、钴铁硼、钴铁镍硼或钴铁硼Q的成分，其中Q为锆、铪、铌、钽、钼和钨其中一种。
27.如权利要求25所述的方法，其中在该AP1层中该第一层和该第二层的每一层具有1至10埃的厚度。
28.如权利要求25所述的方法，其中该第一自由层和该第二自由层的每一层具有1至10埃的厚度。
29.如权利要求26所述的方法，其中在该AP1层中该第一层和该第二层其中一者或两者是由一双层配置所组成，其中一层是钴、铁、钴铁、钴铁镍、钴铁硼或钴铁Q，且另一层是硼。
30.如权利要求26所述的方法，其中该第一自由层和该第二自由层其中一者或两者是由一双层配置所组成，其中一层是钴、铁、钴铁、钴铁镍、钴铁硼或钴铁Q，且另一层是硼。
31.如权利要求26所述的方法，其中在该AP1层中该第一层和该第二层其中一者或两者具有一多层配置，该多层配置是由一层或多层的硼以及选自钴、铁、钴铁、钴铁镍、钴铁Q和钴铁硼的一层或多层所组成。
32.如权利要求26所述的方法，其中该第一自由层和该第二自由层其中一者或两者具有一多层配置，该多层配置是由一层或多层的硼以及选自钴、铁、钴铁、钴铁镍、钴铁Q和钴铁硼的一层或多层所组成。
33.如权利要求25所述的方法，其中NM1为钌、铑和铱其中一种，以为该参考层提供一合成反平行(SyAP)配置。
34.如权利要求25所述的方法，其中该自由层叠层具有一FL1/FL2/NM2/FL3配置，其中FL1是该第一自由层或该第二自由层的一层，FL2是该第一自由层或该第二自由层的另一层，FL3是一第三自由层，且NM2是一第二非磁性层并能够引发反铁磁性耦合于FL2与FL3之间，或提供一磁矩稀释效应于该自由层中。
CN201680052700.2A 2015-07-20 2016-07-19 用于磁性装置的高温退火后具有低缺陷率的磁性隧道结 Active CN108028315B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/803,111 2015-07-20
US14/803,111 US9842988B2 (en) 2015-07-20 2015-07-20 Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
PCT/US2016/042985 WO2017015294A1 (en) 2015-07-20 2016-07-19 Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications

Publications (2)

Publication Number Publication Date
CN108028315A CN108028315A (zh) 2018-05-11
CN108028315B true CN108028315B (zh) 2021-08-27

Family

ID=56507914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680052700.2A Active CN108028315B (zh) 2015-07-20 2016-07-19 用于磁性装置的高温退火后具有低缺陷率的磁性隧道结

Country Status (4)

Country Link
US (4) US9842988B2 (zh)
EP (1) EP3326217B1 (zh)
CN (1) CN108028315B (zh)
WO (1) WO2017015294A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106030840B (zh) * 2014-03-25 2019-03-01 英特尔公司 磁畴壁逻辑器件及互连
US10128309B2 (en) * 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US9842988B2 (en) 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US20170263679A1 (en) * 2016-03-11 2017-09-14 Kabushiki Kaisha Toshiba Magnetic memory device
KR102566954B1 (ko) * 2016-08-04 2023-08-16 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US9966529B1 (en) * 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications
WO2018182650A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Perpendicular spin transfer torque memory (psttm) devices with enhanced stability and methods to form same
WO2018182642A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low resistance cap layer
US10038138B1 (en) 2017-10-10 2018-07-31 Headway Technologies, Inc. High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions
EP3718152B1 (en) * 2017-11-29 2021-11-10 Everspin Technologies, Inc. Magnetoresistive stack
US11462681B2 (en) * 2018-06-19 2022-10-04 Sony Semiconductor Solutions Corporation Magnetic storage element, magnetic head, magnetic storage device, electronic apparatus, and method for manufacturing magnetic storage element
EP3830880B1 (en) * 2018-07-30 2024-06-05 Everspin Technologies, Inc. Magnetic tunnel junction magnetoresistive device
JP2020043133A (ja) * 2018-09-06 2020-03-19 キオクシア株式会社 磁気記憶装置
CN111613720B (zh) * 2019-02-25 2022-09-09 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
JP2020155442A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気デバイス
US10916696B2 (en) * 2019-05-01 2021-02-09 Spin Memory, Inc. Method for manufacturing magnetic memory element with post pillar formation annealing
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
US11264560B2 (en) * 2019-06-21 2022-03-01 Headway Technologies, Inc. Minimal thickness, low switching voltage magnetic free layers using an oxidation control layer and magnetic moment tuning layer for spintronic applications
CN112289922B (zh) * 2019-07-22 2023-05-30 中电海康集团有限公司 磁传感器及其制作方法
CN112310277A (zh) * 2019-07-31 2021-02-02 中电海康集团有限公司 磁隧道结的制备方法
KR102632986B1 (ko) * 2019-10-01 2024-02-05 에스케이하이닉스 주식회사 전자 장치
CN112736191A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 具有对称结构的磁性隧道结结构及磁性随机存储器
CN113013323A (zh) * 2019-12-19 2021-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、半导体器件
CN113130735B (zh) * 2019-12-31 2023-08-04 浙江驰拓科技有限公司 磁隧道结中势垒层的制备方法、磁隧道结及其制备方法
US10950260B1 (en) * 2020-04-17 2021-03-16 Western Digital Technologies, Inc. Magnetoresistive sensor with improved magnetic properties and magnetostriction control
US11200934B2 (en) * 2020-04-20 2021-12-14 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
US11152048B1 (en) * 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
KR20230012371A (ko) * 2021-07-15 2023-01-26 삼성전자주식회사 자기터널접합 소자 및 자기터널접합 소자를 포함하는 메모리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465407A (zh) * 2007-12-21 2009-06-24 原子能委员会 热辅助磁写入存储器
WO2010026703A1 (ja) * 2008-09-02 2010-03-11 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
CN101859870A (zh) * 2009-04-13 2010-10-13 台湾积体电路制造股份有限公司 半导体存储装置
CN102074329A (zh) * 2009-11-23 2011-05-25 中国科学院物理研究所 一种磁性多层膜及其磁逻辑元件和磁性随机存取存储器
WO2012151098A1 (en) * 2011-05-04 2012-11-08 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
CN103296198A (zh) * 2012-01-20 2013-09-11 瑞萨电子株式会社 磁阻效应元件和磁存储器

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807592B2 (ja) 1999-06-24 2006-08-09 松下電器産業株式会社 記録再生ヘッドおよびそれを備えた記録再生装置
US20050259365A1 (en) 2002-03-08 2005-11-24 Seagate Technology Llc Magnetoresistive sensor with a specular scattering layer formed by deposition from an oxide target
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
US7333306B2 (en) 2005-08-23 2008-02-19 Headway Technologies, Inc. Magnetoresistive spin valve sensor with tri-layer free layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7780820B2 (en) 2005-11-16 2010-08-24 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
US7800868B2 (en) 2005-12-16 2010-09-21 Seagate Technology Llc Magnetic sensing device including a sense enhancing layer
US7280389B2 (en) 2006-02-08 2007-10-09 Magic Technologies, Inc. Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US7630177B2 (en) 2006-02-14 2009-12-08 Hitachi Global Storage Technologies Netherlands B.V. Tunnel MR head with closed-edge laminated free layer
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8084835B2 (en) 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
JP2007287863A (ja) 2006-04-14 2007-11-01 Tdk Corp 磁気抵抗効果素子およびその製造方法、ならびに磁気抵抗効果素子集合体、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
US7851840B2 (en) 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
JP2008103662A (ja) 2006-09-21 2008-05-01 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
US20080152834A1 (en) 2006-12-22 2008-06-26 Hitachi Global Storage Technologies Method for manufacturing a tunnel junction magnetic sensor using ion beam deposition
US7791845B2 (en) * 2006-12-26 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Tunneling magnetoresistive sensor having a high iron concentration free layer and an oxides of magnesium barrier layer
JP2008252018A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US7602033B2 (en) * 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
JP4551484B2 (ja) * 2007-06-19 2010-09-29 キヤノンアネルバ株式会社 トンネル磁気抵抗薄膜及び磁性多層膜作製装置
JP4738395B2 (ja) 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8014109B2 (en) * 2007-10-04 2011-09-06 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with antiparallel-pinned layer containing silicon
US20090122450A1 (en) * 2007-11-08 2009-05-14 Headway Technologies, Inc. TMR device with low magnetostriction free layer
JP2009152333A (ja) 2007-12-20 2009-07-09 Fujitsu Ltd 強磁性トンネル接合素子、磁気ヘッド、及び磁気記憶装置
US9040178B2 (en) * 2008-09-22 2015-05-26 Headway Technologies, Inc. TMR device with novel free layer structure
US8747629B2 (en) * 2008-09-22 2014-06-10 Headway Technologies, Inc. TMR device with novel free layer
US7829964B2 (en) 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
US8059374B2 (en) * 2009-01-14 2011-11-15 Headway Technologies, Inc. TMR device with novel free layer structure
JP2011008861A (ja) 2009-06-25 2011-01-13 Sony Corp メモリ
US8183653B2 (en) * 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US8422285B2 (en) 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8908423B2 (en) * 2009-11-27 2014-12-09 Nec Corporation Magnetoresistive effect element, and magnetic random access memory
US8259420B2 (en) 2010-02-01 2012-09-04 Headway Technologies, Inc. TMR device with novel free layer structure
US8300356B2 (en) 2010-05-11 2012-10-30 Headway Technologies, Inc. CoFe/Ni Multilayer film with perpendicular anistropy for microwave assisted magnetic recording
US9019758B2 (en) * 2010-09-14 2015-04-28 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US9024398B2 (en) * 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
US8786036B2 (en) * 2011-01-19 2014-07-22 Headway Technologies, Inc. Magnetic tunnel junction for MRAM applications
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US8790798B2 (en) * 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US8541855B2 (en) * 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
US8492169B2 (en) * 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US8981503B2 (en) * 2012-03-16 2015-03-17 Headway Technologies, Inc. STT-MRAM reference layer having substantially reduced stray field and consisting of a single magnetic domain
US8852760B2 (en) * 2012-04-17 2014-10-07 Headway Technologies, Inc. Free layer with high thermal stability for magnetic device applications by insertion of a boron dusting layer
JP2013235914A (ja) * 2012-05-08 2013-11-21 Toshiba Corp 磁気抵抗素子および磁気メモリ
US8852762B2 (en) 2012-07-31 2014-10-07 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures
US8860156B2 (en) * 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US9490054B2 (en) * 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
US9252710B2 (en) * 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications
US9130143B2 (en) 2013-09-10 2015-09-08 Toshihiko Nagase Magnetic memory and method for manufacturing the same
JP2015060970A (ja) 2013-09-19 2015-03-30 株式会社東芝 磁気抵抗素子および磁気メモリ
US9691458B2 (en) * 2013-10-18 2017-06-27 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
EP2887410A1 (en) * 2013-12-18 2015-06-24 Imec Magnetic multilayer stack
US9184375B1 (en) * 2014-07-03 2015-11-10 Samsung Electronics Co., Ltd. Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
KR102245748B1 (ko) * 2014-09-12 2021-04-29 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US9177575B1 (en) * 2014-12-05 2015-11-03 HGST Netherlands B.V. Tunneling magnetoresistive (TMR) read head with reduced gap thickness
US9502642B2 (en) * 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9842988B2 (en) 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US10297745B2 (en) * 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US11031058B2 (en) * 2019-09-03 2021-06-08 Western Digital Technologies, Inc. Spin-transfer torque magnetoresistive memory device with a free layer stack including multiple spacers and methods of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465407A (zh) * 2007-12-21 2009-06-24 原子能委员会 热辅助磁写入存储器
WO2010026703A1 (ja) * 2008-09-02 2010-03-11 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
CN101859870A (zh) * 2009-04-13 2010-10-13 台湾积体电路制造股份有限公司 半导体存储装置
CN102074329A (zh) * 2009-11-23 2011-05-25 中国科学院物理研究所 一种磁性多层膜及其磁逻辑元件和磁性随机存取存储器
WO2012151098A1 (en) * 2011-05-04 2012-11-08 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
CN103296198A (zh) * 2012-01-20 2013-09-11 瑞萨电子株式会社 磁阻效应元件和磁存储器

Also Published As

Publication number Publication date
US11309489B2 (en) 2022-04-19
US20180175287A1 (en) 2018-06-21
WO2017015294A1 (en) 2017-01-26
US10763428B2 (en) 2020-09-01
EP3326217A1 (en) 2018-05-30
US20200395534A1 (en) 2020-12-17
EP3326217B1 (en) 2021-05-19
US20220238798A1 (en) 2022-07-28
US20170025602A1 (en) 2017-01-26
CN108028315A (zh) 2018-05-11
US9842988B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
CN108028315B (zh) 用于磁性装置的高温退火后具有低缺陷率的磁性隧道结
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
CN108352447B (zh) 于高温退火后保持高矫顽力的具有垂直磁各向异性的磁性组件
US10658577B2 (en) Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
US9455400B2 (en) Magnetic tunnel junction for MRAM applications
CN108182958B (zh) 用于多层磁性材料的改良式晶种层
US8736004B2 (en) Magnetic tunnel junction for MRAM applications
US7602033B2 (en) Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
US9021685B2 (en) Two step annealing process for TMR device with amorphous free layer
KR102424639B1 (ko) 수직으로 자화된 자기 터널 접합부들을 위한 저저항 MgO 캡핑 층
US9159908B2 (en) Composite free layer within magnetic tunnel junction for MRAM applications
US11171285B1 (en) Non-ferromagnetic spacing composite layer, its method, synthetic antiferromagnetic laminated structure, and magnetoresistive random access memory
JP2007221086A (ja) トンネル型磁気検出素子及びその製造方法
JP2008166532A (ja) トンネル型磁気検出素子及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200810

Address after: Hsinchu City, Taiwan, China

Applicant after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: 678 South Mountain View Road, milpita, California, USA

Applicant before: HEADWAY TECHNOLOGIES, Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant