JP2020043133A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2020043133A
JP2020043133A JP2018167220A JP2018167220A JP2020043133A JP 2020043133 A JP2020043133 A JP 2020043133A JP 2018167220 A JP2018167220 A JP 2018167220A JP 2018167220 A JP2018167220 A JP 2018167220A JP 2020043133 A JP2020043133 A JP 2020043133A
Authority
JP
Japan
Prior art keywords
magnetic
storage device
ferromagnetic
ferromagnetic material
magnetic storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018167220A
Other languages
English (en)
Inventor
岩崎　剛之
Takayuki Iwasaki
剛之 岩崎
昭之 村山
Akiyuki Murayama
昭之 村山
甲斐　正
Tadashi Kai
正 甲斐
忠臣 大坊
Tatatomi Daibo
忠臣 大坊
将起 遠藤
Masaki Endo
将起 遠藤
俊平 大嶺
Shumpei OMINE
俊平 大嶺
太一 五十嵐
Taichi IGARASHI
太一 五十嵐
伊藤　順一
Junichi Ito
順一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018167220A priority Critical patent/JP2020043133A/ja
Priority to US16/290,481 priority patent/US10978636B2/en
Priority to CN201910176396.8A priority patent/CN110880344B/zh
Priority to TW108107983A priority patent/TWI683309B/zh
Publication of JP2020043133A publication Critical patent/JP2020043133A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits

Abstract

【課題】抵抗変化率、及びリテンションを向上させる。【解決手段】一実施形態の磁気記憶装置は、非磁性体と、上記非磁性体上に設けられた積層体と、を含む磁気抵抗効果素子を備える。上記積層体は、上記非磁性体上に設けられた第１強磁性体と、上記第１強磁性体と交換結合した第２強磁性体と、上記第１強磁性体と上記第２強磁性体との間に設けられた磁性体と、を含む。上記磁性体は、磁性元素と、炭化物、窒化物、及びホウ化物のうちから選択される少なくとも１つの化合物と、を含む。【選択図】図４

Description

実施形態は、磁気記憶装置に関する。
磁気抵抗効果素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Magnetoresistive Random Access Memory）が知られている。
特許第４２４４３１２号公報 特許第５１５０２８４号公報 特許第５５１８８９６号公報
抵抗変化率、及びリテンションを向上させる。
実施形態の磁気記憶装置は、非磁性体と、上記非磁性体上に設けられた積層体と、を含む磁気抵抗効果素子を備える。上記積層体は、上記非磁性体上に設けられた第１強磁性体と、上記第１強磁性体と交換結合した第２強磁性体と、上記第１強磁性体と上記第２強磁性体との間に設けられた磁性体と、を含む。上記磁性体は、磁性元素と、炭化物、窒化物、及びホウ化物のうちから選択される少なくとも１つの化合物と、を含む。
第１実施形態に係る磁気記憶装置の構成を説明するためのブロック図。 第１実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための回路図。 第１実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図。 第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。 第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。 第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。 第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。 第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。 第１変形例に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。 第２変形例に係る磁気記憶装置のメモリセルアレイの構成を説明するための回路図。 第２変形例に係る磁気記憶装置のメモリセルの構成を説明するための断面図。
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。ここで、添え字は、下付き文字や上付き文字に限らず、例えば、参照符号の末尾に添加される、小文字のアルファベット、及び配列を意味するインデックス等を含む。
１．第１実施形態
第１実施形態に係る磁気記憶装置について説明する。第１実施形態に係る磁気記憶装置は、例えば、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）によって磁気抵抗効果（Magnetoresistive effect）を有する素子（ＭＴＪ素子、又はmagnetoresistive effect element）を記憶素子として用いた、垂直磁化方式による磁気記憶装置である。
１．１ 構成について
まず、第１実施形態に係る磁気記憶装置の構成について説明する。
１．１．１ 磁気記憶装置の構成について
図１は、第１実施形態に係る磁気記憶装置の構成を示すブロック図である。図１に示すように、磁気記憶装置１は、メモリセルアレイ１０、ロウ選択回路１１、カラム選択回路１２、デコード回路１３、書込み回路１４、読出し回路１５、電圧生成回路１６、入出力回路１７、及び制御回路１８を備えている。
メモリセルアレイ１０は、各々が行（row）、及び列（column）の組に対応付けられた複数のメモリセルＭＣを備えている。具体的には、同一行にあるメモリセルＭＣは、同一のワード線ＷＬに接続され、同一列にあるメモリセルＭＣは、同一のビット線ＢＬに接続される。
ロウ選択回路１１は、ワード線ＷＬを介してメモリセルアレイ１０と接続される。ロウ選択回路１１には、デコード回路１３からのアドレスＡＤＤのデコード結果（ロウアドレス）が供給される。ロウ選択回路１１は、アドレスＡＤＤのデコード結果に基づいた行に対応するワード線ＷＬを選択状態に設定する。以下において、選択状態に設定されたワード線ＷＬは、選択ワード線ＷＬと言う。また、選択ワード線ＷＬ以外のワード線ＷＬは、非選択ワード線ＷＬと言う。
カラム選択回路１２は、ビット線ＢＬを介してメモリセルアレイ１０と接続される。カラム選択回路１２には、デコード回路１３からのアドレスＡＤＤのデコード結果（カラムアドレス）が供給される。カラム選択回路１２は、アドレスＡＤＤのデコード結果に基づいた列を選択状態に設定する。以下において、選択状態に設定されたビット線ＢＬは、選択ビット線ＢＬと言う。また、選択ビット線ＢＬ以外のビット線ＢＬは、非選択ビット線ＢＬと言う。
デコード回路１３は、入出力回路１７からのアドレスＡＤＤをデコードする。デコード回路１３は、アドレスＡＤＤのデコード結果を、ロウ選択回路１１、及びカラム選択回路１２に供給する。アドレスＡＤＤは、選択されるカラムアドレス、及びロウアドレスを含む。
書込み回路１４は、メモリセルＭＣへのデータの書込みを行う。書込み回路１４は、例えば、書込みドライバ（図示せず）を含む。
読出し回路１５は、メモリセルＭＣからのデータの読出しを行う。読出し回路１５は、例えば、センスアンプ（図示せず）を含む。
電圧生成回路１６は、磁気記憶装置１の外部（図示せず）から提供された電源電圧を用いて、メモリセルアレイ１０の各種の動作のための電圧を生成する。例えば、電圧生成回路１６は、書込み動作の際に必要な種々の電圧を生成し、書込み回路１４に出力する。また、例えば、電圧生成回路１６は、読出し動作の際に必要な種々の電圧を生成し、読出し回路１５に出力する。
入出力回路１７は、磁気記憶装置１の外部からのアドレスＡＤＤを、デコード回路１３に転送する。入出力回路１７は、磁気記憶装置１の外部からのコマンドＣＭＤを、制御回路１８に転送する。入出力回路１７は、種々の制御信号ＣＮＴを、磁気記憶装置１の外部と、制御回路１８と、の間で送受信する。入出力回路１７は、磁気記憶装置１の外部からのデータＤＡＴを書込み回路１４に転送し、読出し回路１５から転送されたデータＤＡＴを磁気記憶装置１の外部に出力する。
制御回路１８は、制御信号ＣＮＴ及びコマンドＣＭＤに基づいて、磁気記憶装置１内のロウ選択回路１１、カラム選択回路１２、デコード回路１３、書込み回路１４、読出し回路１５、電圧生成回路１６、及び入出力回路１７の動作を制御する。
１．１．２ メモリセルアレイの構成について
次に、第１実施形態に係る磁気記憶装置のメモリセルアレイの構成について図２を用いて説明する。図２は、第１実施形態に係る磁気記憶装置のメモリセルアレイの構成を示す回路図である。図２では、ワード線ＷＬが２つの小文字のアルファベット（“ｕ”及び“ｄ”）と、インデックス（“＜＞”）と、を含む添え字によって分類されて示されている。
図２に示すように、メモリセルＭＣ（ＭＣｕ及びＭＣｄ）は、メモリセルアレイ１０内でマトリクス状に配置され、複数のビット線ＢＬ（ＢＬ＜０＞、ＢＬ＜１＞、…、ＢＬ＜Ｎ＞））のうちの１本と、複数のワード線ＷＬｄ（ＷＬｄ＜０＞、ＷＬｄ＜１＞、…、ＷＬｄ＜Ｍ＞）及びＷＬｕ（ＷＬｕ＜０＞、ＷＬｕ＜１＞、…、ＷＬｕ＜Ｍ＞）のうちの１本と、の組に対応付けられる（Ｍ及びＮは、任意の整数）。すなわち、メモリセルＭＣｄ＜ｉ、ｊ＞（０≦ｉ≦Ｍ、０≦ｊ≦Ｎ）は、ワード線ＷＬｄ＜ｉ＞とビット線ＢＬ＜ｊ＞との間に接続され、メモリセルＭＣｕ＜ｉ、ｊ＞は、ワード線ＷＬｕ＜ｉ＞とビット線ＢＬ＜ｊ＞との間に接続される。
なお、添え字の“ｄ”及び“ｕ”はそれぞれ、例えば、ビット線ＢＬに対して下方に設けられたもの、及び上方に設けられたもの、を便宜的に識別するものである。メモリセルアレイ１０の立体的な構造の例については、後述する。
メモリセルＭＣｄ＜ｉ、ｊ＞は、直列に接続されたセレクタＳＥＬｄ＜ｉ、ｊ＞及び磁気抵抗効果素子ＭＴＪｄ＜ｉ、ｊ＞を含む。メモリセルＭＣｕ＜ｉ、ｊ＞は、直列に接続されたセレクタＳＥＬｕ＜ｉ、ｊ＞及び磁気抵抗効果素子ＭＴＪｕ＜ｉ、ｊ＞を含む。
セレクタＳＥＬは、対応する磁気抵抗効果素子ＭＴＪへのデータ書込み及び読出し時において、磁気抵抗効果素子ＭＴＪへの電流の供給を制御するスイッチとしての機能を有する。より具体的には、例えば、或るメモリセルＭＣ内のセレクタＳＥＬは、当該メモリセルＭＣに印加される電圧が閾値電圧Ｖｔｈを下回る場合、抵抗値の大きい絶縁体として電流を遮断し（オフ状態となり）、閾値電圧Ｖｔｈを上回る場合、抵抗値の小さい導電体として電流を流す（オン状態となる）。すなわち、セレクタＳＥＬは、流れる電流の方向に依らず、メモリセルＭＣに印加される電圧の大きさに応じて、電流を流すか遮断するかを切替え可能な機能を有する。
セレクタＳＥＬは、例えば２端子間スイッチ素子であってもよい。２端子間に印加する電圧が閾値以下の場合、そのスイッチ素子は”高抵抗”状態、例えば電気的に非導通状態である。２端子間に印加する電圧が閾値以上の場合、スイッチ素子は”低抵抗”状態、例えば電気的に導通状態に変わる。スイッチ素子は、電圧がどちらの極性でもこの機能を有していてもよい。例えば、このスイッチ素子には、Ｔｅ（テルル）、Ｓｅ（セレン）及びＳ（硫黄）からなる群より選択された少なくとも１種以上のカルコゲン元素を含んでもよい。または、上記カルコゲン元素を含む化合物であるカルコゲナイドを含んでいてもよい。このスイッチ素子は他にも、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｃ（炭素）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ｓｎ（スズ）、Ａｓ（ヒ素）、Ｐ（リン）、及びＳｂ（アンチモン）からなる群より選択された少なくとも１種以上の元素を含んでもよい。
磁気抵抗効果素子ＭＴＪは、セレクタＳＥＬによって供給を制御された電流により、抵抗値を低抵抗状態と高抵抗状態とに切替わることができる。磁気抵抗効果素子ＭＴＪは、その抵抗状態の変化によってデータを書込み可能であり、書込まれたデータを不揮発に保持し、読出し可能である記憶素子として機能する。
次に、メモリセルアレイ１０の断面構造について図３を用いて説明する。図３は、第１実施形態に係る磁気記憶装置のメモリセルアレイについての、ワード線に沿う断面構造の一例を示している。
図３に示すように、磁気記憶装置１は、半導体基板２０上に設けられている。以下の説明では、半導体基板２０の表面と平行な面をＸＹ平面とし、ＸＹ平面に垂直な方向をＺ方向とする。また、ワード線ＷＬに沿う方向をＸ方向とし、ビット線ＢＬに沿う方向をＹ方向とする。
半導体基板２０の上面上には、例えば、ワード線ＷＬｄとして機能する複数の導電体２１が設けられる。複数の導電体２１は、例えば、Ｙ方向に沿って並んで設けられ、各々がＸ方向に沿って延びる。図３では、複数の導電体２１のうちの１つが示されている。１つの導電体２１の上面上には、磁気抵抗効果素子ＭＴＪｄとして機能する複数の素子２２が、例えばＸ方向に沿って並んで設けられる。すなわち、１つの導電体２１には、Ｘ方向に沿って並ぶ複数の素子２２が共通して接続される。複数の素子２２の各々の上面上には、セレクタＳＥＬｄとして機能する素子２３が設けられる。複数の素子２３の各々の上面上には、ビット線ＢＬとして機能する導電体２４が設けられる。複数の導電体２４は、例えば、Ｘ方向に沿って並んで設けられ、各々がＹ方向に沿って延びる。すなわち、１つの導電体２４には、Ｙ方向に沿って並ぶ複数の素子２３が共通して接続される。
複数の導電体２４の各々の上面上には、磁気抵抗効果素子ＭＴＪｕとして機能する複数の素子２５が設けられる。すなわち、１つの導電体２４には、Ｙ方向に沿って並ぶ複数の素子２５が共通して接続される。素子２５は、例えば、素子２２と同等の機能構成を有する。複数の素子２５の各々の上面上には、セレクタＳＥＬｕとして機能する素子２６が設けられる。素子２６は、例えば、素子２３と同等の機能構成を有する。Ｘ方向に沿って並ぶ複数の素子２６の各々の上面上には、ワード線ＷＬｕとして機能する１本の導電体２７が共通して接続される。そしてこのような導電体２７がＹ方向に沿って複数本並んで設けられる。複数の導電体２７の各々は、例えば、Ｘ方向に沿って延びる。
以上のように構成されることにより、メモリセルアレイ１０は、１本のビット線ＢＬに対して、２本のワード線ＷＬｄ及びＷＬｕの組が対応する構造となる。そして、メモリセルアレイ１０は、ワード線ＷＬｄとビット線ＢＬとの間にメモリセルＭＣｄが設けられ、ビット線ＢＬとワード線ＷＬｕとの間にメモリセルＭＣｕが設けられる積層型のクロスポイント構造を有する。図３において示された積層型のクロスポイント構造においては、メモリセルＭＣｄが下層に対応付けられ、メモリセルＭＣｕが上層に対応付けられる。すなわち、１つのビット線ＢＬに共通に接続される２つのメモリセルＭＣのうち、ビット線ＢＬの上層に設けられるメモリセルＭＣは添え字“ｕ”が付されたメモリセルＭＣｕに対応し、下層に設けられるメモリセルＭＣは添え字“ｄ”が付されたメモリセルＭＣｄに対応する。
なお、図３の例では、導電体２１、素子２２及び２３、導電体２４、素子２５及び２６、並びに導電体２７は、互いに接するように示されているが、これに限らず、各要素間には、その他の要素が介在して設けられていてもよい。
１．１．３ 磁気抵抗効果素子の構成について
次に、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成について図４を用いて説明する。図４は、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図である。図４では、例えば、図３に示された磁気抵抗効果素子ＭＴＪ（すなわち、素子２２又は２５）をＺ方向に垂直な平面（例えば、ＸＺ平面）に沿って切った断面の一例が示される。
図４に示すように、素子２２及び２５の各々は、記憶層ＳＬ（Storage layer）として機能する積層体３１、トンネルバリア層ＴＢ（Tunnel barrier layer）として機能する非磁性体３２、参照層ＲＬ（Reference layer）として機能する強磁性体３３、スペーサ層ＳＰ（Spacer layer）として機能する非磁性体３４、及びシフトキャンセル層ＳＣＬ（Shift cancelling layer）として機能する強磁性体３５を含む。
素子２２は、例えば、ワード線ＷＬｄ側からビット線ＢＬ側に向けて（Ｚ軸方向に）、強磁性体３５、非磁性体３４、強磁性体３３、非磁性体３２、及び積層体３１の順に、複数の材料が積層される。素子２５は、例えば、ビット線ＢＬ側からワード線ＷＬｕ側に向けて（Ｚ軸方向に）、強磁性体３５、非磁性体３４、強磁性体３３、非磁性体３２、及び積層体３１の順に、複数の材料が積層される。素子２２及び２５は、例えば、素子２２及び２５を構成する磁性体の磁化方向がそれぞれ膜面に対して垂直方向を向く、垂直磁化型のＭＴＪ素子として機能する。
積層体３１は、界面記憶層ＳＬ１として機能する強磁性体３１ａ、機能層（ＦＬ：Function layer）として機能する軟磁性体３１ｂ、及び界面記憶層ＳＬ１と交換結合する層ＳＬ２として機能する強磁性体３１ｃを含む。積層体３１は、例えば、非磁性体３２上に、強磁性体３１ａ、軟磁性体３１ｂ、及び強磁性体３１ｃの順に積層される。
強磁性体３１ａは、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性体３１ａは、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性体３１ａは、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含み、体心立方（ｂｃｃ：Body ‐ centered cubic）系の結晶構造を有し得る。
軟磁性体３１ｂは、軟磁性を有し、強磁性体３１ａと磁気的に結合することによって強磁性体３１ａと同一の方向に向かう磁化方向を有する。軟磁性体３１ｂは、アモルファス構造を有し、互いに異なる結晶構造を有する強磁性体３１ａ、及び強磁性体３１ｃを結晶的に分断しつつ接合する機能を有する。また、軟磁性体３１ｂは、例えば、自身が有する磁性によって、強磁性体３１ａと、強磁性体３１ｃとの間の交換結合を維持する機能を有する。加えて、軟磁性体３１ｂは、高い導電性を有し得る。
上述の要求を満たす材料として、例えば、軟磁性体３１ｂは、磁性を有する元素（磁性元素）と、当該磁性元素に添加される添加物と、を含む。より具体的には、軟磁性体３１ｂは、例えば、磁性を有する観点から、磁性元素として、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のうちから選択される少なくとも１つの元素を含む。また、軟磁性体３１ｂは、添加物として、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、及びタンタル（Ｔａ）のうちから選択される少なくとも１つの添加元素を含む。
なお、磁性材料に上述の添加元素を添加すると、キュリー温度が低下し得る。一方、上述した軟磁性体３１ｂに含まれる化合物は、高温環境下（例えば、３００℃以上４００℃以下）に曝された場合でも、軟磁性を喪失しないことが望ましい。すなわち、軟磁性体３１ｂは、例えば、少なくとも６００Ｋ以上のキュリー温度を有する材料から選択されることが望ましい。上述の観点から、軟磁性体３１ｂに含まれる上述の添加元素は、窒素（Ｎ）、炭素（Ｃ）、及びホウ素（Ｂ）のうちから選択される少なくとも１つの化合物であることが望ましい。より具体的には、軟磁性体３１ｂは、例えば、添加物として、窒化チタン（ＴｉＮ）、窒化ジルコニウム（ＺｒＮ）、炭化チタン（ＴｉＣ）、炭化ジルコニウム（ＺｒＣ）、炭化ニオブ（ＮｂＣ）、炭化タンタル（ＴａＣ）、ホウ化チタン（ＴｉＢ２）、及びホウ化ジルコニウム（ＺｒＢ２）のうちから選択される少なくとも１つの化合物を含む。これにより、軟磁性体３１ｂ内で添加物と磁性元素とが混ざりにくくなる。具体的には、上述の化合物は、極性が負で絶対値が大きい（例えば、−２５０／ｋＪ・ｍｏｌ−１以下である）標準生成エネルギを有する。このため、アモルファス性を実現しつつ、キュリー温度の低下を抑制することができる。したがって、軟磁性体３１ｂは、強磁性体３１ａと３１ｃとを結晶的に分断することができ、後述する強磁性体３１ａの結晶化を促進することができる。
また、上述の化合物は、電気抵抗率が大きい（例えば、５０μΩｃｍ以上である）。これにより、軟磁性体３１ｂが設けられることによる書込み電流の増加が抑制され、より少ない電流で磁気抵抗効果素子ＭＴＪにデータの書込みを行うことができる。
なお、アモルファス化を促進するために上述の化合物の添加量を増やしていくと、軟磁性体３１ｂ内に含まれる磁性元素の割合が低下し、軟磁性体３１ｂの磁性が失われる可能性がある。このため、軟磁性体３１ｂ内の化合物は、軟磁性体３１ｂの磁性が失われない程度の割合に抑えられることが望ましい。具体的には、例えば、軟磁性体３１ｂに含まれる化合物は、例えば、５ｍｏｌ％以上５０ｍｏｌ％以下の範囲の濃度で含まれることが望ましい。
強磁性体３１ｃは、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性体３１ｃは、軟磁性体３１ｂを介して強磁性体３１ａと交換結合することによって、強磁性体３１ａと同一の磁化方向を有し得る。このため、積層体３１は、強磁性体３１ａと強磁性体３１ｃとの交換結合によって積層体３１単体としての磁化が増加し、熱や外部磁場等の外的擾乱に対して変化しにくくなる。強磁性体３１ｃは、例えば、非磁性の貴金属元素及び磁性元素を含む人工格子によって構成され、例えば、面心立方（ｆｃｃ：Face ‐ centered cubic）系の結晶構造を有し得る。貴金属元素としては、例えば、銀（Ａｇ）、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、及びロジウム（Ｒｈ）のうちから選択される少なくとも１つの元素を含む。また、磁性元素としては、例えば、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、及びニッケル（Ｎｉ）のうちから選択される少なくとも１つの元素を含む。より具体的には、強磁性体３１ｃは、コバルト（Ｃｏ）と白金（Ｐｔ）との多層膜（Ｃｏ／Ｐｔ多層膜）、コバルト（Ｃｏ）とパラジウム（Ｐｄ）との多層膜（Ｃｏ／Ｐｄ多層膜）、コバルトクロム（ＣｏＣｒ）と白金（Ｐｔ）との多層膜（ＣｏＣｒ／Ｐｔ多層膜）、コバルト（Ｃｏ）とルテニウム（Ｒｕ）との多層膜（Ｃｏ／Ｒｕ多層膜）、コバルト（Ｃｏ）とオスミウム（Ｏｓ）との多層膜（Ｃｏ／Ｏｓ多層膜）、コバルト（Ｃｏ）と金（Ａｕ）との多層膜（Ｃｏ／Ａｕ多層膜）、ニッケル（Ｎｉ）と銅（Ｃｕ）との多層膜（Ｎｉ／Ｃｕ多層膜）等により構成される人工格子が挙げられる。強磁性体３１ｃは、人工格子内の磁性元素の添加、及び磁性元素と非磁性元素の層の厚さの比を調整することで、磁気異方性エネルギの密度、及び飽和磁化等を調整することができ、高い垂直磁気異方性を得ることができる。
非磁性体３２は、非磁性の絶縁膜であり、例えば酸化マグネシウム（ＭｇＯ）を含む。非磁性体３２は、強磁性体３１ａと強磁性体３３との間に設けられて、これら２つの強磁性体間に磁気トンネル接合を構成する。
強磁性体３３は、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性体３３は、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性体３３は、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含む。強磁性体３３の磁化方向は、固定されており、図４の例では、強磁性体３５の方向を向いている。なお、「磁化方向が固定されている」とは、交換結合した強磁性体３１ａ及び３１ｃの磁化方向を反転させ得る大きさの電流（スピントルク）によって、磁化方向が変化しないことを意味する。
なお、図４では図示を省略しているが、強磁性体３３は、複数の層からなる積層体であってもよい。具体的には例えば、強磁性体３３を構成する積層体は、上述のコバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含む層の、強磁性体３５側の面上に、非磁性の導電体を介して、更なる強磁性体が積層される構造であってもよい。強磁性体３３を構成する積層体内の非磁性の導電体は、例えば、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、及びチタン（Ｔｉ）から選択される少なくとも１つの金属を含み得る。強磁性体３３を構成する積層体内の更なる強磁性体は、例えば、コバルト（Ｃｏ）と白金（Ｐｔ）との多層膜（Ｃｏ／Ｐｔ多層膜）、コバルト（Ｃｏ）とニッケル（Ｎｉ）との多層膜（Ｃｏ／Ｎｉ多層膜）、又はコバルト（Ｃｏ）とパラジウム（Ｐｄ）との多層膜（Ｃｏ／Ｐｄ多層膜）から選択される少なくとも１つの人工格子を含み得る。
非磁性体３４は、非磁性の導電膜であり、例えばルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、バナジウム（Ｖ）、又はクロム（Ｃｒ）から選択される少なくとも１つの元素を含む。
強磁性体３５は、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性体３５は、例えばコバルト白金（ＣｏＰｔ）、コバルトニッケル（ＣｏＮｉ）、又はコバルトパラジウム（ＣｏＰｄ）から選択される少なくとも１つの合金を含む。強磁性体３５は、強磁性体３３と同様、複数の層からなる積層体であってもよい。その場合、強磁性体３５は、例えば、コバルト（Ｃｏ）と白金（Ｐｔ）との多層膜（Ｃｏ／Ｐｔ多層膜）、コバルト（Ｃｏ）とニッケル（Ｎｉ）との多層膜（Ｃｏ／Ｎｉ多層膜）、又はコバルト（Ｃｏ）とパラジウム（Ｐｄ）との多層膜（Ｃｏ／Ｐｄ多層膜）から選択される少なくとも１つの人工格子を含み得る。
強磁性体３５は、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性体３５の磁化方向は、固定されており、図４の例では、強磁性体３３の方向を向いている。なお、「磁化方向が固定されている」とは、交換結合した強磁性体３１ａ及び３１ｃの磁化方向を反転させ得る大きさの電流（スピントルク）によって、磁化方向が変化しないことを意味する。
強磁性体３３及び３５は、非磁性体３４によって反強磁性的に結合される。すなわち、強磁性体３３及び３５は、互いに反平行な磁化方向を有するように結合される。このため、図４の例では、強磁性体３３の磁化方向は、強磁性体３５の方向を向いている。このような強磁性体３３、非磁性体３４、及び強磁性体３５の結合構造を、ＳＡＦ（Synthetic Anti‐Ferromagnetic）構造という。これにより、強磁性体３５は、強磁性体３３の漏れ磁場が強磁性体３１ａの磁化方向に与える影響を相殺することができる。このため、強磁性体３１ａ及び３１ｃは、強磁性体３３の漏れ磁場等に起因する外部要因によって、磁化の反転し易さに非対称性が発生すること（すなわち、磁化の方向の反転する際の反転し易さが、一方から他方に反転する場合と、その逆方向に反転する場合とで異なること）が抑制される。
第１実施形態では、このような磁気抵抗効果素子ＭＴＪに直接書込み電流を流し、この書込み電流によって記憶層ＳＬ及び参照層ＲＬにスピントルクを注入し、記憶層ＳＬの磁化方向及び参照層ＲＬの磁化方向を制御するスピン注入書込み方式を採用する。磁気抵抗効果素子ＭＴＪは、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係が平行か反平行かによって、低抵抗状態及び高抵抗状態のいずれかを取ることが出来る。
磁気抵抗効果素子ＭＴＪに、図４における矢印Ａ１の方向、即ち記憶層ＳＬから参照層ＲＬに向かう方向に、或る大きさの書込み電流Ｉｗ０を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、平行になる。この平行状態の場合、磁気抵抗効果素子ＭＴＪの抵抗値は最も低くなり、磁気抵抗効果素子ＭＴＪは低抵抗状態に設定される。この低抵抗状態は、「Ｐ（Parallel）状態」と呼ばれ、例えばデータ“０”の状態と規定される。
また、磁気抵抗効果素子ＭＴＪに、図４における矢印Ａ２の方向、即ち記憶層ＳＬから参照層ＲＬに向かう方向（矢印Ａ１と同じ方向）に、書込み電流Ｉｗ０より大きい書込み電流Ｉｗ１を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、反平行になる。この反平行状態の場合、磁気抵抗効果素子ＭＴＪの抵抗値は最も高くなり、磁気抵抗効果素子ＭＴＪは高抵抗状態に設定される。この高抵抗状態は、「ＡＰ（Anti‐Parallel）状態」と呼ばれ、例えばデータ“１”の状態と規定される。
なお、以下の説明では、上述したデータの規定方法に従って説明するが、データ“１”及びデータ“０”の規定の仕方は、上述した例に限られない。例えば、Ｐ状態をデータ“１”と規定し、ＡＰ状態をデータ“０”と規定してもよい。
１．２ 製造方法について
次に、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法について説明する。
図５〜図８は、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図である。図５〜図８では、説明を簡単にするため、便宜上、磁気抵抗効果素子ＭＴＪを構成する各層のうち、強磁性体３１ａ、軟磁性体３１ｂ、強磁性体３１ｃ、及び非磁性体３２が示され、その他の層は省略されている。
図５では、トンネルバリア層ＴＢ、及び記憶層ＳＬとして機能する予定の各種材料が積層された後、アニーリング処理がなされる前における状態が示される。図６では、図５の状態の後、アニーリング処理中の状態が示される。図７では、図６の後、アニーリング処理が完了した後の状態が示される。図８では、図７の後、着磁処理がなされることにより記憶層ＳＬとしての機能が備わる状態が示される。以下、図５〜図８の各状態について順に説明する。
図５に示すように、非磁性体３２、強磁性体３１ａ、軟磁性体３１ｂ、及び強磁性体３１ｃがこの順に積層される。非磁性体３２は、ｂｃｃ系の結晶構造を有する状態で積層される。強磁性体３１ａ及び軟磁性体３１ｂは、アモルファス状態で積層され、強磁性体３１ｃは、ｆｃｃ系の結晶構造を有する状態で積層される。積層された各層は、磁気抵抗効果素子ＭＴＪとして機能する予定の部分を除き、例えばイオンビームを用いたエッチングによって除去される。
次に、図６に示すように、図５において積層された各層に対して、アニーリング処理が行われる。具体的には、各層に対して外部から熱（例えば、３００℃以上４００℃以下の範囲）が所定の期間で加えられることにより、強磁性体３１ａがアモルファス状態から結晶質へ変換される。ここで、非磁性体３２は、強磁性体３１ａの結晶構造の配向を制御する役割を果たし得る。すなわち、強磁性体３１ａは、非磁性体３２をシードとして結晶構造を成長させ得る。これにより、強磁性体３１ａは、非磁性体３２の結晶面と同じ結晶面に配向され、ｂｃｃ系の結晶構造となる。
なお、軟磁性体３１ｂは、上述の通り、標準生成エネルギが負の値で絶対値が大きい化合物を含む。このため、当該化合物が軟磁性体３１ｂ内の磁性元素と混ざり合うことが抑制され、軟磁性体３１ｂのアモルファス性が維持される。これにより、アモルファス状態の軟磁性体３１ｂは、上述のようなアニーリング処理の間、強磁性体３１ａが強磁性体３１ｃ側から結晶化することを抑制する。このため、軟磁性体３１ｂは、ｂｃｃ系に結晶化された強磁性体３１ａと、ｆｃｃ系に結晶化された強磁性体３１ｃとを結晶的に分断することができる。
また、軟磁性体３１ｂは、上述の通り、窒化物、炭化物、及びホウ化物のうちから選択される少なくとも１つの化合物と、を含む。これにより、軟磁性体３１ｂは、アニーリングの際に加えられる温度よりも高いキュリー温度となるように設計されることができる。このため、強磁性体３１ｃは、アニーリングによって軟磁性を喪失することなく、強磁性体３１ａと強磁性体３１ｃとの間の交換結合を強めることができる。
次に、図７に示すように、図６におけるアニーリング処理が終了する。上述の通り、軟磁性体３１ｂは、ｆｃｃ系の結晶構造を有する強磁性体３１ｃによって強磁性体３１ａのｂｃｃ系への結晶化が阻害されることを抑制する。これにより、強磁性体３１ａは、記憶層ＳＬとして機能するための界面磁気異方性等の諸特性を得ることができる。
次に、図８に示すように、図７においてアニーリング処理が終了した各層に対して、着磁処理が行われる。具体的には、各層に対して外部から、強磁性体３１ｃと交換結合した強磁性体３１ａを着磁し得る程度の大きさの磁場が所定の方向（図示せず）に加えられることにより、強磁性体３１ａ及び３１ｃが着磁される。これに伴い、軟磁性体３１ｂは、強磁性体３１ａ及び３１ｃと同等の磁化方向に着磁される。これにより、強磁性体３１ａ、軟磁性体３１ｂ、及び強磁性体３１ｃは、記憶層ＳＬとしての機能し得る状態となる。
以上で、磁気抵抗効果素子ＭＴＪの製造が終了する。
１．３ 本実施形態に係る効果について
第１実施形態によれば、記憶層ＳＬは、強磁性体３１ａ及び強磁性体３１ｃを含む積層体３１によって構成される。これにより、強磁性体３１ａは、強磁性体３１ｃと交換結合することにより、積層体３１全体としての磁化体積を増加させることができる。このため、積層体３１は、熱や外部磁場などの外的擾乱によって強磁性体３１ａの磁化方向が反転しにくくなり、リテンションが向上する。
なお、強磁性体３１ｃは、ｆｃｃ系の結晶構造を有するため、強磁性体３１ａがｂｃｃ系に結晶化することを阻害する可能性がある。第１実施形態では、積層体３１は、強磁性体３１ａと強磁性体３１ｃとの間にアモルファス構造を有する軟磁性体３１ｂが設けられる。具体的には、軟磁性体３１ｂは、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のうちから選択される少なくとも１つの磁性元素を含む。これにより、軟磁性体３１ｂは、軟磁性体３１ｂの膜厚を厚くした場合でも、自身の磁性によって強磁性体３１ａ及び３１ｃの交換結合を維持することができる。このため、強磁性体３１ａと結晶構造の異なる強磁性体３１ｃが強磁性体３１ａの結晶化に与える影響を低減することができ、強磁性体３１ａを良質に結晶化させることができる。したがって、強磁性体３１ａの垂直磁気異方性を向上させることができ、ひいては、磁気抵抗効果素子ＭＴＪの抵抗変化率を向上させることができる。
また、軟磁性体３１ｂは、上述の磁性元素に加えて、窒化チタン（ＴｉＮ）、窒化ジルコニウム（ＺｒＮ）、炭化チタン（ＴｉＣ）、炭化ジルコニウム（ＺｒＣ）、炭化ニオブ（ＮｂＣ）、炭化タンタル（ＴａＣ）、ホウ化チタン（ＴｉＢ２）、ホウ化ジルコニウム（ＺｒＢ２）のうちから選択される少なくとも１つの化合物と、を更に含む。化合物は、標準生成エネルギが負で絶対値が大きいものが選択される。これにより、軟磁性体３１ｂは、磁性元素と混ざりにくく、アモルファス状態を維持し易くなると共に、キュリー温度の低下が抑制される。このため、アニーリングの際に軟磁性体３１ｂが結晶化すると共に軟磁性が失われることを抑制することができる。したがって、強磁性体３１ａの結晶化の阻害、及び強磁性体３１ａ及び３１ｃ間の交換結合の低下を更に抑制することができる。
また、軟磁性体３１ｂは、磁性を有するため、膜厚を厚くしても強磁性体３１ａ及び３１ｃ間の交換結合が維持される。これにより、非磁性の機能層を適用する場合よりも膜厚を厚く設計することができる。このため、強磁性体３１ａの結晶化における強磁性体３１ｃの影響をより低減することができ、ひいては、強磁性体３１ａの垂直磁気異方性を高めることができる。
また、軟磁性体３１ｂは、モル濃度が５ｍｏｌ％以上５０ｍｏｌ％以下の範囲で化合物を含む。これにより、軟磁性体３１ｂは、アモルファス性を維持しつつ、磁性が失われることを抑制することができる。
また、軟磁性体３１ｂ内に含まれる添加物は、添加物として、窒素（Ｎ）、炭素（Ｃ）、及びホウ素（Ｂ）のうちから選択される少なくとも１つの化合物を含む。これにより、酸素（Ｏ）の化合物を添加物として含む場合よりも高い導電性を得ることができる。このため、磁気抵抗効果素子ＭＴＪの抵抗値増加を抑制することができ、ひいては、書込み電流の増加を抑制することができる。
２．変形例等
上述の第１実施形態で述べた磁気抵抗効果素子ＭＴＪは、記憶層ＳＬが参照層ＲＬの上方に設けられるトップフリー型である場合について説明したが、記憶層ＳＬが参照層ＲＬの下方に設けられるボトムフリー型であってもよい。
図９は、第１変形例に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図である。図９は、第１実施形態の図４において説明したトップフリー型の磁気抵抗効果素子ＭＴＪに対応し、ボトムフリー型の磁気抵抗効果素子ＭＴＪの構成が示される。
図９に示すように、ボトムフリー型として構成される場合、素子２２は、例えば、ワード線ＷＬｄ側からビット線ＢＬ側に向けて（Ｚ軸方向に）、積層体３１、非磁性体３２、強磁性体３３、非磁性体３４、及び強磁性体３５の順に、複数の材料が積層される。素子２５は、例えば、ビット線ＢＬ側からワード線ＷＬｕ側に向けて（Ｚ軸方向に）、積層体３１、非磁性体３２、強磁性体３３、非磁性体３４、及び強磁性体３５の順に、複数の材料が積層される。また、積層体３１は、例えば、Ｚ軸方向に、強磁性体３１ｃ、軟磁性体３１ｂ、及び強磁性体３１ａが順に積層され、強磁性体３１ａの上面上に非磁性体３２が設けられる。強磁性体３１ａ、軟磁性体３１ｂ、強磁性体３１ｃ、非磁性体３２、強磁性体３３、非磁性体３４、及び強磁性体３５には、例えば、第１実施形態と同等の材料が適用される。以上のように構成することにより、ボトムフリー型の場合においても、第１実施形態の場合と同等の効果を奏することができる。
また、上述の第１実施形態及び第１変形例で述べたメモリセルＭＣは、セレクタＳＥＬとして、２端子間スイッチ素子が適用される場合について説明したが、セレクタＳＥＬとして、ＭＯＳ（Metal oxide semiconductor）トランジスタが適用されてもよい。すなわち、メモリセルアレイ１０は、クロスポイント型の構造に限らず、任意のアレイ構造が適用可能である。
図１０は、第２変形例に係る磁気記憶装置のメモリセルアレイの構成を説明するための回路図である。図１０は、第１実施形態の図１において説明した磁気記憶装置１のうちのメモリセルアレイ１０に対応する。
図１０に示すように、メモリセルアレイ１０Ａは、各々が行及び列に対応付けられた複数のメモリセルＭＣを備えている。そして、同一行にあるメモリセルＭＣは、同一のワード線ＷＬに接続され、同一列にあるメモリセルＭＣの両端は、同一のビット線ＢＬ及び同一のソース線／ＢＬに接続される。
図１１は、第２変形例に係る磁気記憶装置のメモリセルの構成を説明するための断面図である。図１１は、第１実施形態の図３において説明したメモリセルＭＣに対応する。なお、図１１の例では、メモリセルＭＣは、半導体基板に対して積層されないため、“ｕ”及び“ｄ”等の添え字は付されない。
図１１に示すように、メモリセルＭＣは、半導体基板４０上に設けられ、選択トランジスタ４１（Ｔｒ）及び磁気抵抗効果素子４２（ＭＴＪ）を含む。選択トランジスタ４１は、磁気抵抗効果素子４２へのデータ書込み及び読出し時において、電流の供給及び停止を制御するスイッチとして設けられる。磁気抵抗効果素子４２の構成は、第１実施形態の図３又はその他の第１変形例の図９と同等である。
選択トランジスタ４１は、ワード線ＷＬとして機能するゲート（導電体４３）と、当該ゲートのｘ方向に沿う両端において半導体基板４０上に設けられた１対のソース領域又はドレイン領域（拡散領域４４）と、を備えている。導電体４３は、半導体基板４０上に設けられたゲート絶縁膜として機能する絶縁体４５上に設けられる。導電体４３は、例えば、ｙ方向に沿って延び、ｙ方向に沿って並ぶ他のメモリセルＭＣの選択トランジスタ（図示せず）のゲートに共通接続される。導電体４３は、例えばｘ方向に並ぶ。選択トランジスタ４１の第１端に設けられた拡散領域４４上には、コンタクト４６が設けられる。コンタクト４６は、磁気抵抗効果素子４２の下面（第１端）上に接続される。磁気抵抗効果素子４２の上面（第２端）上にはコンタクト４７が設けられ、コンタクト４７の上面上には、ビット線ＢＬとして機能する導電体４８に接続される。導電体４８は、例えば、ｘ方向に延び、ｘ方向に並ぶ他のメモリセルの磁気抵抗効果素子（図示せず）の第２端に共通接続される。選択トランジスタ４１の第２端に設けられた拡散領域４４上には、コンタクト４９が設けられる。コンタクト４９は、ソース線／ＢＬとして機能する導電体５０の下面上に接続される。導電体５０は、例えば、ｘ方向に延び、例えばｘ方向に並ぶ他のメモリセルの選択トランジスタ（図示せず）の第２端に共通接続される。導電体４８及び５０は、例えばｙ方向に並ぶ。導電体４８は、例えば導電体５０の上方に位置する。なお、図１１では省略されているが、導電体４８及び５０は、互いに物理的及び電気的な干渉を避けて配置される。選択トランジスタ４１、磁気抵抗効果素子４２、導電体４３、４８、及び５０、並びに及びコンタクト４６、４７、及び４９は、層間絶縁膜５１によって被覆される。なお、磁気抵抗効果素子４２に対してｘ方向又はｙ方向に沿って並ぶ他の磁気抵抗効果素子（図示せず）は、例えば同一の階層上に設けられる。すなわち、メモリセルアレイ１０Ａ内において、複数の磁気抵抗効果素子４２は、例えばＸＹ平面上に配置される。
以上のように構成することにより、セレクタＳＥＬに２端子間スイッチではなく、３端子間スイッチであるＭＯＳトランジスタが適用される場合についても、第１実施形態と同等の効果を奏することができる。
また、上述の実施形態及び変形例で述べたメモリセルＭＣは、磁気抵抗効果素子ＭＴＪがセレクタＳＥＬの下方に設けられる場合について説明したが、磁気抵抗効果素子ＭＴＪがセレクタＳＥＬの上方に設けられてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…磁気記憶装置、１０…メモリセルアレイ、１１…ロウ選択回路、１２…カラム選択回路、１３…デコード回路、１４…書込み回路、１５…読出し回路、１６…電圧生成回路、１７…入出力回路、１８制御回路、２０，４０…半導体基板、２１，２４，２７，４３，４８，５０…導電体、２２，２３，２５，２６，４２…素子、３１…積層体、３２，３４…非磁性体、３１ａ，３１ｃ，３３，３５…強磁性体、３１ｂ…軟磁性体、４１…選択トランジスタ、４４…拡散領域、４５…絶縁体、４６，４７，４９…コンタクト、５１…層間絶縁膜。

Claims (12)

  1. 非磁性体と、前記非磁性体上に設けられた積層体と、を含む磁気抵抗効果素子を備え、
    前記積層体は、
    前記非磁性体上に設けられた第１強磁性体と、
    前記第１強磁性体と交換結合した第２強磁性体と、
    前記第１強磁性体と前記第２強磁性体との間に設けられた磁性体と、
    を含み、
    前記磁性体は、磁性元素と、炭化物、窒化物、及びホウ化物のうちから選択される少なくとも１つの化合物と、を含む、
    磁気記憶装置。
  2. 前記化合物は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、及びタンタル（Ｔａ）のうちから選択される少なくとも１つの元素を更に含む、
    請求項１記載の磁気記憶装置。
  3. 前記化合物は、窒化チタン（ＴｉＮ）、窒化ジルコニウム（ＺｒＮ）、炭化チタン（ＴｉＣ）、炭化ジルコニウム（ＺｒＣ）、炭化ニオブ（ＮｂＣ）、炭化タンタル（ＴａＣ）、ホウ化チタン（ＴｉＢ）、及びホウ化ジルコニウム（ＺｒＢ）のうちから選択される少なくとも１つの化合物を含む、
    請求項２記載の磁気記憶装置。
  4. 前記磁性元素は、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のうちから選択される少なくとも１つの元素を含む、
    請求項１記載の磁気記憶装置。
  5. 前記磁性体は、軟磁性を有する、
    請求項１記載の磁気記憶装置。
  6. 前記磁性体は、アモルファスな構造を有する、
    請求項５記載の磁気記憶装置。
  7. 前記磁性体は、５モルパーセント（ｍｏｌ％）以上５０モルパーセント（ｍｏｌ％）以下の濃度で前記化合物を含む、
    請求項１記載の磁気記憶装置。
  8. 前記第２強磁性体は、前記第１強磁性体と異なる結晶構造を有する、
    請求項１記載の磁気記憶装置。
  9. 前記第１強磁性体は、前記非磁性体と略同一の結晶構造を有する、
    請求項８記載の磁気記憶装置。
  10. 前記磁気抵抗効果素子は、前記非磁性体上において前記第１強磁性体の反対側に設けられた第３強磁性体を更に含み、
    前記第１強磁性体、前記非磁性体、及び前記第３強磁性体は、磁気トンネル接合を構成する、
    請求項１記載の磁気記憶装置。
  11. 前記第３強磁性体は、前記積層体よりも大きい磁化を有する、
    請求項１０記載の磁気記憶装置。
  12. 前記磁気抵抗効果素子と、前記磁気抵抗効果素子に接続されたセレクタと、を含むメモリセルを備えた、
    請求項１記載の磁気記憶装置。
JP2018167220A 2018-09-06 2018-09-06 磁気記憶装置 Pending JP2020043133A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018167220A JP2020043133A (ja) 2018-09-06 2018-09-06 磁気記憶装置
US16/290,481 US10978636B2 (en) 2018-09-06 2019-03-01 Magnetic storage device
CN201910176396.8A CN110880344B (zh) 2018-09-06 2019-03-08 磁存储装置
TW108107983A TWI683309B (zh) 2018-09-06 2019-03-11 磁性記憶裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018167220A JP2020043133A (ja) 2018-09-06 2018-09-06 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2020043133A true JP2020043133A (ja) 2020-03-19

Family

ID=69720108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018167220A Pending JP2020043133A (ja) 2018-09-06 2018-09-06 磁気記憶装置

Country Status (4)

Country Link
US (1) US10978636B2 (ja)
JP (1) JP2020043133A (ja)
CN (1) CN110880344B (ja)
TW (1) TWI683309B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11844287B2 (en) * 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244312B2 (ja) 2003-10-02 2009-03-25 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP5150284B2 (ja) 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US8169821B1 (en) * 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
JP5518896B2 (ja) 2009-11-27 2014-06-11 株式会社東芝 磁気抵抗効果素子、及び磁気記録再生装置
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US9647202B2 (en) * 2011-02-16 2017-05-09 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
US9396781B2 (en) * 2010-12-10 2016-07-19 Avalanche Technology, Inc. Magnetic random access memory having perpendicular composite reference layer
US9245563B2 (en) * 2011-05-17 2016-01-26 Showa Denko K.K. Magnetic medium with an orientation control layer
US9202545B2 (en) * 2012-04-09 2015-12-01 Tohoku University Magnetoresistance effect element and magnetic memory
JP6186859B2 (ja) * 2013-05-01 2017-08-30 ソニー株式会社 磁気記録媒体
US9842988B2 (en) * 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US9941469B2 (en) * 2015-10-06 2018-04-10 International Business Machines Corporation Double spin filter tunnel junction
DE112016006261T5 (de) * 2016-01-20 2018-10-04 Sony Corporation Magnetisches Aufzeichnungsmedium
US20170309813A1 (en) * 2016-04-26 2017-10-26 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic tunnel junctions and methods for producing the same
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US20180067429A1 (en) * 2016-09-02 2018-03-08 Kabushiki Kaisha Toshiba Fixing belt and fixing apparatus
JP2018157033A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 磁気抵抗素子および磁気メモリ

Also Published As

Publication number Publication date
TW202011395A (zh) 2020-03-16
US10978636B2 (en) 2021-04-13
TWI683309B (zh) 2020-01-21
US20200083431A1 (en) 2020-03-12
CN110880344B (zh) 2023-10-27
CN110880344A (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
US10707269B2 (en) Semiconductor storage device
US10854252B2 (en) Magnetic storage device with a stack of magnetic layers including iron (Fe) and cobalt (co)
US11462680B2 (en) Magnetic storage device
US10937947B2 (en) Magnetic memory device with a nonmagnet between two ferromagnets of a magnetoresistive effect element
JP7204549B2 (ja) 磁気装置
TWI794529B (zh) 磁性元件及記憶體元件
US10943632B2 (en) Magnetic storage device
US11127445B2 (en) Magnetic device
US11316095B2 (en) Magnetic device which improves write error rate while maintaining retention properties
US10978636B2 (en) Magnetic storage device
TWI698865B (zh) 磁性記憶裝置
TW202213341A (zh) 磁性記憶裝置
TW202324402A (zh) 磁性記憶體裝置