TWI794529B

TWI794529B - 磁性元件及記憶體元件

Info

Publication number: TWI794529B
Application number: TW108124648A
Authority: TW
Inventors: 澤田和也; 李永珉; 及川忠昭; 吉野健一; 北川英二; 磯田大河
Original assignee: 日商鎧俠股份有限公司
Priority date: 2019-03-18
Filing date: 2019-07-12
Publication date: 2023-03-01
Also published as: JP2020155442A; US20200302987A1; US11217288B2; CN111725389B; TW202036556A; CN111725389A

Abstract

本發明之實施形態提供一種可使元件之特性提高之磁性元件。

實施形態之磁性元件包含：第1磁性體12A，其設置於基板80之上方；基板80與第1磁性體12A之間之第2磁性體11A；第1磁性體12A與第2磁性體11A之間之非磁性體13A；第1層199A，其設置於基板80與第2磁性體11A之間，且包含非晶質層；及第2層190A，其設置於第1層199A與第2磁性體11A之間，且包含結晶層。

Description

磁性元件及記憶體元件

本發明之實施形態係關於一種磁性元件。

為了提高磁阻效應元件之特性，而推進關於元件之構造及元件之構成構件之研究及開發。

本發明所欲解決之問題在於，提供一種可使元件之特性提高之磁性元件。

本實施形態之磁性元件包含：第1磁性體，其設置於基板之上方；上述基板與上述第1磁性體之間之第2磁性體；上述第1磁性體與上述第2磁性體之間之非磁性體；第1層，其設置於上述基板與上述第2磁性體之間，且包含非晶質層；及第2層，其設置於上述非晶質層與上述第2磁性體之間，且包含結晶層。

1:記憶體元件

10:積層體(磁穿隧結)

11:磁性體

11A:磁性體

12:磁性體/記憶層

12A:磁性體

13:非磁性體/穿隧障壁層

13A:非磁性體

19:基底層

19A:基底層

20:保護膜

30:電極

31:電極

50:接點插塞

51:介層窗插塞

52:配線

55:接點插塞

56:配線

61:閘極電極

62:閘極絕緣膜

63A:源極/汲極區域

63B:源極/汲極區域

80:基板

81:層間絕緣膜

82:層間絕緣膜

100:記憶胞陣列

111:參照層

111A:磁性層

115:位移消除層

115A:磁性層

116:非磁性層

116A:非磁性層

120:列解碼器

121:字元線驅動器

122:行解碼器

123:位元線驅動器

124:開關電路

125:寫入電路

126:讀取電路

127:序列發生器

190A:結晶層

191:第1緩衝層

192:第2緩衝層

199:間隔層

199A:非晶質層

400:MTJ元件/磁阻效應元件

400A:磁阻效應元件

600:胞電晶體

AA:主動區域

ADR:位址

BL:位元線

bBL:位元線

CMD:指令

CNT:控制信號

DIN:輸入資料

DOUT:輸出資料

Hex:磁場強度

R1:第1電阻值

R2:第2電阻值

Rq:表面粗糙度

MC:記憶胞

V1~V6:比較值

WL:字元線

X:方向

Y:方向

Z:方向

圖1係顯示實施形態之磁性元件之基本例之圖。

圖2係顯示實施形態之磁性元件之構造例之圖。

圖3係顯示實施形態之磁性元件之特性之圖。

圖4係顯示實施形態之磁性元件之特性之圖。

圖5係顯示實施形態之磁性元件之特性之圖。

圖6係顯示實施形態之磁性元件之特性之圖。

圖7係顯示實施形態之磁性元件之特性之圖。

圖8係顯示實施形態之磁性元件之特性之圖。

圖9係顯示實施形態之磁性元件之特性之圖。

圖10係用於說明實施形態之磁性元件之變化例之圖。

圖11係用於說明實施形態之磁性元件之應用例之圖。

圖12係用於說明實施形態之磁性元件之應用例之圖。

圖13係用於說明實施形態之磁性元件之應用例之圖。

[實施形態]

以下，一面參照圖式(圖1至圖13)，一面對本實施形態進行詳細說明。於以下說明中，對具有相同功能及構成之要件，附設相同之符號。又，於以下之各實施形態中，於末尾附設有帶有用於區別化之數字/英文字母之參照符號(例如，字元線WL、位元線BL、各種電壓及信號等)之構成要件，於不相互區別亦可之情形時，使用省略末尾之數字/英文字母之記載(參照符號)。

(1)實施形態

參照圖1至圖9，對第1實施形態之磁性元件及其製造方法進行說明。

(a)基本例

使用圖1，對本實施形態之磁性元件之基本例進行說明。

圖1係顯示本實施形態之磁阻效應元件之基本例之構造之示意性剖視圖。

如圖1所示，本實施形態之磁阻效應元件400A包含2個磁性體11A、12A、非磁性體13A、及基底層(非磁性體)19A。

磁性體11A、12A之各者於相對於基板80之表面垂直之方向(此處，為Z方向)上，設置於基板之上方。

磁性體11A設置於磁性體12A與基板80之間。磁性體11A至少包含1個磁性層111A。

磁性體11A例如包含2個磁性層111A、115A、及非磁性層116A。磁性層111A設置於磁性層115A之Z方向之上方。非磁性層116A設置於2個磁性層111A、115A之間。非磁性層116A為金屬層。

如此，磁性體11A係包含積層於Z方向之複數個層111A、115A、116A之積層體。

例如，磁性體11A具有SAF(synthetic antiferromagnetic：合成反鐵磁性)構造。磁性體11A之2個磁性層111A、115A介隔非磁性之金屬層116A，反鐵磁性地結合。於SAF構造中，磁性層111A之磁化方向設定為磁性層115A之磁化方向之相反方向。

以下，磁性體11A亦稱為SAF構造(或SAF層)11A。

非磁性體13A設置於磁性體11A與磁性體12A之間。

基底層19A設置於SAF構造11A與基板80之間。基底層19A為積層體。基底層19A包含複數個層190A、199A。層199A設置於磁性體11A與基板80之間。層190A設置於磁性體11A與層199A之間。如此，基底層19A係包含積層於Z方向之複數個層之積層體。

基底層19A作為用於改善磁性體11A之特性之層發揮功能。

1個以上之層(構件)亦可設置於基板80與磁性體11A之間。

本實施形態之磁性元件為磁阻效應元件。本實施形態之磁阻效應元件400A根據2個磁性體11A、12A之相對磁化排列，可取得複數個電阻狀態(磁阻值、電阻值)。

於本實施形態中，基底層19A之層199A係包含非晶質層之層(以下，亦稱為非晶質層)。

於本實施形態中，基底層19A之層190A係包含結晶層之層(以下，亦稱為結晶層)。結晶層190A具有單層構造或積層構造。

非晶質層199A於Z方向上設置於結晶層190A之下方。非晶質層199A防止較非晶質層199A更下方之層(例如，基板80或導電層)之結晶特性(結晶資訊及缺陷資訊等)傳播(轉印)至較非晶質層199A更上方之層(例如，層190A及磁性體11A)。結晶層190A可促進磁性體11A之結晶生長。

因藉由非晶質層199A來防止較非晶質層199A更下方之層之結晶特性之傳播，故磁性體11A大致依存於結晶層190A之結晶特性而結晶生長。因此，於本實施形態，磁性體11A之結晶之均一性提高。

又，非晶質層199A具有較高之平坦性。藉此，設置於非晶質層199A上之結晶層190A、磁性體11A、12A及非磁性體13A之平坦性亦提高。

作為其結果，於本實施形態之磁阻效應元件，改善磁性體11A、12A之磁性特性。

藉此，本實施形態之磁阻效應元件(磁性元件)之特性提高。

(b)構造例

使用圖2，對本實施形態之磁阻效應元件(MTJ(Magnetic Tunnel Junction：磁穿隧結)元件)之構造進行說明。

圖2係顯示本實施形態之磁阻效應元件之構造例之示意性剖視圖。於圖2中，為了圖示之明確化，省略覆蓋元件之保護膜及層間絕緣膜之圖示。

如圖2所示，本實施形態之磁阻效應元件400具有長方形狀之剖面形狀。其中，本實施形態之磁阻效應元件400亦可具有梯形狀之剖面形狀。例如，本實施形態之MTJ元件400具有圓形狀、橢圓形狀、或四角形狀(例如，正方形狀、或長方形狀)之平面形狀(自Z方向觀察之形狀)。又，於四角形狀之平面形狀之MTJ元件中，有時四角形狀之平面形狀之磁性層之角亦變圓(圓形化)。

本實施形態之磁阻效應元件400包含積層體10、19及2個電極30、31。積層體10設置於2個電極30、31之間。積層體19設置於積層體10與電極30之間。

電極30設置於磁阻效應元件400之Z方向之一端側。電極31設置於磁阻效應元件400之Z方向之另一端側。電極31於Z方向上設置於電極30之上方。以下，電極30稱為下部電極30，電極31稱為上部電極31。

電極30、31之材料例如包含鎢(W)、鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、及氮化鈦(TiN)等中之至少一者。

另，各電極30、31可為單層構造，亦可為多層構造。

積層體10亦至少包含2個磁性體11、12及非磁性體13。

磁性體11設置於下部電極30與非磁性體13之間。磁性體12設置於上部電極31與非磁性體13之間。非磁性體13設置於2個磁性體11、12之間。於介隔非磁性體13之2個磁性體11、12之間，形成有磁穿隧結(MTJ)。

以下，包含磁穿隧結之磁阻效應元件稱為MTJ元件。非磁性體13稱為穿隧障壁層13。穿隧障壁層13係例如包含氧化鎂(MgO)之絕緣膜。

磁性體12具有磁化。磁性體12之磁化之方向可變。以下，磁化之方向可變之磁性體12稱為記憶層12。記憶層12亦有稱為自由層、磁化可變層或磁化自由層之情形。

記憶層12設置於電極31與穿隧障壁層13之間。記憶層12與電極31接觸。其中，於電極31與記憶層12之間，亦可設置有1個以上之層(以下，稱為覆蓋層)。覆蓋層亦可例如包含氧化鎂層。

例如，記憶層12包含鈷鐵硼(CoFeB)或硼化鐵(FeB)。

磁性體11係具有SAF構造之積層體。SAF構造之磁性體11包含2個磁性層111、115及非磁性層116。非磁性層116係金屬層。非磁性層116係例如釕膜(Ru膜)。

磁性層111、115之各者具有磁化。磁性層115之磁化方向與磁性層111之磁化方向相反。2個磁性層111、115介隔金屬層116而反鐵磁性地結合。藉此，2個磁性層111、115之磁化相互固定。

以下，於SAF構造(磁性體)11之2個磁性層111、115中，上部電極31側之磁性層111稱為參照層111。參照層111亦有稱為栓層、固定層、磁化固定層、或磁化不變層之情形。於SAF構造(磁性體)11之2個磁性層中，下部電極30側之磁性層115稱為位移消除層115。另，SAF構造11亦有稱為參照層之情形。

位移消除層115降低參照層111之洩漏磁場。藉此，抑制參照層111之洩漏磁場引起之對記憶層12之磁化之不良影響(例如，磁場位移)。

例如，參照層111包含鈷鐵硼(CoFeB)或硼化鐵(FeB)。又，參照層111亦可包含鈷鉑(CoPt)，鈷鎳(CoNi)、或鈷鈀(CoPd)。例如，參照層111為使用該等材料之合金膜或積層膜(例如，人工網格膜)。

例如，位移消除層115之材料與參照層111之材料相同。

參照層111之磁化方向及位移消除層115之磁化方向不變(固定狀態)。參照層111及位移消除層115之磁化方向「不變」或「固定狀態」意為將用於使記憶層12之磁化方向反轉之電流或電壓供給至MTJ元件400之情形時，於該電流或電壓之供給之前後，參照層111及位移消除層115之磁化方向未變化。為使參照層111及位移消除層115之磁化方向不變，而分別控制記憶層12之磁化反轉臨限值、參照層111之磁化反轉臨限值、及位移消除層115之磁化反轉臨限值。例如，為了控制磁化反轉臨限值，若記憶層與參照層(及位移消除層)為相同之材料系，則參照層111之膜厚較記憶層12之膜厚更厚。

例如，記憶層12、參照層111及位移消除層115之各者具有垂直磁性各向異性。記憶層12之磁化、參照層111之磁化及位移消除層115之磁化之方向沿相對於層112(及層111、115)之層面(膜面)大致垂直之方向。磁性層12、111、115之磁化方向(易磁化軸方向)係與磁性層12、111、113之積層方向大致平行之方向。

記憶層12之磁化朝向下部電極30側或上部電極31側之任一者。參照層111之固定狀態之磁化藉由SAF而設定(固定)為下部電極30側及上部電極31側之任一者之方向。

MTJ元件400之電阻狀態(電阻值)根據記憶層12之磁化方向與參照層111之磁化方向之相對關係(磁化排列)而變化。

於記憶層12之磁化方向與參照層111之磁化方向相同之情形(MTJ元件400之磁化排列為平行排列狀態之情形)時，MTJ元件400具有第1電阻值R1。於記憶層12之磁化方向與參照層111之磁化方向不同之情形(MTJ元件400之磁化排列為反平行排列狀態之情形)時，MTJ元件400具有高於第1電阻值R1之第2電阻值R2。

於本實施形態中，MTJ元件400之平行排列狀態亦記述為P狀態，MTJ元件400之反平行排列狀態亦記述為AP狀態。

例如，於藉由STT(Spin torque transfer：自旋力矩轉移)而轉換記憶層之磁化方向之情形時，將寫入電流供給至MTJ元件400。

根據寫入電流自記憶層12流向參照層111、或自參照層111流向記憶層12，而控制MTJ元件400之磁化排列狀態下自AP狀態向P狀態之變化、或MTJ元件400之磁化排列狀態下自P狀態向AP狀態之變化。寫入電流之電流值設定為小於參照層111之磁化反轉臨限值，為記憶層12之磁化反轉臨限值以上。藉此，將有助於記憶層12之磁化轉換之自旋力矩施加於記憶層12。

於MTJ元件400之磁化排列狀態自AP狀態向P狀態變化之情形時，將與參照層111之磁化方向相同方向之自旋(電子)之自旋力矩施加於記憶層12之磁化。於記憶層12之磁化方向相對於參照層111之磁化方向相反之情形時，記憶層12之磁化方向藉由被施加之自旋力矩而變成與參照層111之磁化方向相同之方向。

作為其結果，將MTJ元件400之磁化排列設定為P狀態。另，若對P狀態之MTJ元件400之記憶層12施加與參照層111之磁化方向相同方向之自旋之自旋力矩，則記憶層12之磁化方向不變。因此，MTJ元件400維持P狀態。

於MTJ元件400之磁化排列狀態自P狀態向AP狀態變化之情形時，將相對於參照層111之磁化方向為相反方向之自旋之自旋力矩施加於記憶層12之磁化。於記憶層12之磁化方向與參照層111之磁化方向相同之情形時，記憶層12之磁化方向藉由被施加之自旋力矩而變化為相對於參照層111之磁化方向相反之方向。

作為其結果，將MTJ元件400之磁化排列設定為AP狀態。另，若對AP狀態之MTJ元件400之記憶層12，施加與參照層111之磁化方向相反之方向之自旋之自旋力矩，則記憶層12之磁化方向不變。因此，MTJ元件400維持AP狀態。

於判別MTJ元件400之電阻值之情形時，將讀取電流供給至MTJ元件400。讀取電流之電流值設定為小於記憶層12之磁化反轉臨限值之值。基於來自供給讀取電流之MTJ元件400之輸出值(例如，電流值或電壓值)之大小，等效地判別MTJ元件400之電阻值(磁化排列狀態)。

於本實施形態之MTJ元件400中，積層體19設置於SAF構造11與下部電極30之間。積層體19係非磁性體。以下，將積層體19稱為基底層19。

基底層19係包含第1層191與第2層192之積層體。第1層191與第2層192積層於Z方向。

第1層191設置於下部電極30與第2層192之間。第2層192設置於磁性體11與第1層191之間。第2層192例如與位移消除層115直接接觸。

第1層191及第2層192係例如結晶層。第1層191及第2層192於磁性體11之形成時，作為用於磁性體11(磁性層115)之結晶生長之緩衝層發揮功能。以下，將第1層191及第2層192分別稱為第1緩衝層及第2緩衝層。第2緩衝層192於Z方向上設置於第1緩衝層191之上方。層191及層192形成積層構造之緩衝層(圖1之層190)。

例如，第1緩衝層191使第2緩衝層192之結晶性(定向性)提高。第2緩衝層192使第2緩衝層192上之磁性層之結晶性(定向性)提高。

第2緩衝層(結晶層)192較佳具有與連接於第2緩衝層192之層(此處，為位移消除層115)之結晶構造類似之結晶構造。例如，於位移消除層115，使用具有fcc(111)及/或hcp(0002)之結晶定向(結晶構造)之材料之情形時，第2緩衝層192較佳具有例如fcc(111)及/或hcp(0002)之結晶定向。

例如，第1緩衝層191之材料為鉭(Ta)。例如，第2緩衝層192之材料自鉑(Pt)、釕(Ru)等選擇。於該情形時，位移消除層115(及參照層111)之材料例如使用CoPt系之材料。

第1緩衝層191之材料及第2緩衝層192之材料並不限定於上述之例。第1緩衝層191之材料、第2緩衝層192之材料及位移消除層之材料之組合期望考慮材料(層)之熱膨脹係數、晶格常數、及結晶構造等，進行適當選擇。

例如，基底層19包含第1緩衝層191及第2緩衝層192以外之層199。

層(以下，亦稱為間隔層)199設置於下部電極30與第1緩衝層191之間。例如，層199為非晶質狀之層。層199期望為具有導電性之金屬層或化合物層(例如，硼化物層或氮化物層)。例如，層199之材料係鉿硼化物(HfB)。

非晶質層199之膜厚係緩衝層191之膜厚與緩衝層192之膜厚之合計之厚度以上。非晶質層199之膜厚及緩衝層191、192之膜厚係相對於基板9之表面垂直之方向(Z方向)之尺寸。

另，間隔層亦可作為下部電極30之一部分處理。

於本實施形態中，藉由包含非晶質層及緩衝層(結晶層)之基底層19，改善SAF構造所含之磁性層之磁性特性。

作為其結果，本實施形態之MTJ元件400之特性提高。

(c)特性

參照圖3至圖9，對本實施形態之MTJ元件之特性進行說明。

圖3係顯示本實施形態之MTJ元件之基底層之特性之一例之圖表。

於圖3中，圖表之橫軸與磁場(H[kOe])對應，圖表之縱軸與Ms×t(飽和磁化與膜厚之積)([emu/cm²])對應。

於圖3中，作為關於本實施形態之例，顯示Ru/Ta/HfB層之磁性特性。作為相對於Ru/Ta/HfB層之比較例，顯示Ru/Ta層之磁性特性。另，以下，於包含層“A”及層“B”之積層體(積層膜)以“A/B”顯示之情形時，顯示層A積層於層B之上表面上。

於Ru/Ta/HfB層中，Ru層之膜厚為2.0nm，Ta之膜厚為1.0nm，HfB之膜厚為2.0nm。於比較例之Ru/Ta層中，Ru層之膜厚為2.0nm，Ta之膜厚為2.0nm。

如圖3所示，不論有無HfB，Ru/Ta/HfB層上之磁性層之磁性特性皆顯示與Ru/Ta層上之磁性層之磁性特性大致相同之傾向。

於使用Ru/Ta/HfB層之基底層，形成包含位移消除層之MTJ元件之情形時，不具有結晶特性(結晶資訊)之非晶質之HfB層防止基板之結晶特性反映(轉印)至基底層上之磁性層之結晶特性。又，藉由非晶質層，形成較平坦之基底層。

藉由該等，改善與基底層連接之磁性層之結晶特性、及包含該磁性層之積層體(例如，磁穿隧結)之特性。

例如，於具有圖2之例之構造之MTJ元件，抑制基板之結晶特性所致之位移消除層之特性之劣化。因此，位移消除層之特性、及位移消除層與參照層之SAF構造之特性提高。

作為其結果，本實施形態之MTJ元件之特性(例如，可靠性及/或TMR(tunnel magneto-resistance：隧道磁阻)特性)提高。

圖4至圖6顯示基底層之緩衝層之膜厚之變化與磁性體及磁阻效應元件之特性之關係。

於圖4至圖6，作為關於本實施形態之基底層之一例，Pt/Ta層用於緩衝層，HfB層用於非晶質層。作為基底層之另一例，Ru/Ta層用於緩衝層，HfB層用於非晶質層。非晶質層設置於基板與緩衝層之間。

於圖4至圖6中，作為比較值，顯示Ru層與Ta層之積層構造之基底層(Ru/Ta層)。於比較值之Ru/Ta層中，Ru層具有2nm之膜厚，Ta層具有2nm之膜厚。

於圖4至圖6中，緩衝層之膜厚(x)於0nm至2nm之範圍內變化。

圖4係顯示本實施形態之基底層上之磁性體之特性之一例之圖表。

於圖4中，圖表之橫軸與緩衝層之膜厚(x)對應，圖表之縱軸與緩衝層上之磁性層之表面粗糙度(Rq)對應。另，表面粗糙度(表面形貌)Rq係表示層之表面凹凸之指標。

於圖4中，緩衝層之膜厚(x)於0nm至2nm之範圍內變化。以下，將Pt層之緩衝層稱為Pt緩衝層，將Ru層之緩衝層稱為Ru緩衝層。

如圖4所示，於非晶質層與Pt緩衝層之積層構造(Pt/Ta/HfB層)中，Pt緩衝層上之磁性體(例如，SAF構造)之表面粗糙度(Rq)於Pt緩衝層為2nm以下之情形時，小於比較值V1。

與此同樣，於非晶質層與Ru緩衝層之積層構造(Ru/Ta/HfB層)中，Ru緩衝層上之磁性體之表面粗糙度(Rq)於Ru緩衝層為2nm以下之情形時，亦小於比較值V1。

圖5係顯示本實施形態之基底層上之磁性體之磁性特性之一例之圖表。

於圖5中，圖表之橫軸與緩衝層(Ru層或Pt層)之膜厚(x[nm])對應，圖表之縱軸與基底層上之磁性體(例如，SAF構造)之交換結合磁場之強度(Hex[Oe])對應。

於圖5，緩衝層之膜厚(x)於0nm至2nm之範圍內變化。

如圖5所示，於Pt層用於緩衝層之情形時，Pt緩衝層上之磁性體之交換結合磁場之強度Hex於Pt緩衝層為1nm以上之情形時，可成為比較值V2 以上。

於Ru層用於緩衝層之情形時，Ru緩衝層上之磁性體之交換耦合磁場之強度Hex於Ru緩衝層為2nm以上之情形時，可成為與比較值V2相同程度。

圖6係顯示本實施形態中之基底層上之磁阻效應元件之特性之一例之圖表。

於圖6，圖表之橫軸與緩衝層(Ru層或Pt層)之膜厚(x[nm])對應，圖表之縱軸與磁阻效應元件(MTJ元件)之穿隧磁性電阻比(TMR比)對應。

於圖6，緩衝層之膜厚(x)於0nm至2nm之範圍內變化。

如圖6所示，於Pt層用作緩衝層之情形時，磁阻效應元件之TMR比之值高於比較值V3。

於Ru層用作緩衝層之情形時，磁阻效應元件之TMR比維持為比較值V3左右。

因此，於Pt層用於基底層之緩衝層之情形，且Pt緩衝層為1nm以上2nm以下時，可提高緩衝層上之磁阻效應元件之平坦性、磁性特性、及TMR比。

圖7至圖9顯示基底層之緩衝層之膜厚之變化與磁性體及磁阻效應元件之特性之關係。

於圖7至圖9中，與圖4至圖6之例同樣，作為基底層之例，Pt/Ta層使用於緩衝層，HfB層用於非晶質層。Ta層設置於HfB層與Pt層之間。

於圖7至圖9中，與圖4至圖6同樣，作為比較值，顯示Ru/Ta層之基底層之特性值。於比較值之基底層中，Ru層之膜厚為2nm，Ta層之膜厚為2nm。

於圖7至圖9，緩衝層之膜厚(x)於0nm至2nm之範圍內變化。

圖7係顯示本實施形態之基底層上之磁性體之特性之一例之圖表。

於圖7，圖表之橫軸與緩衝層之膜厚(x)對應，圖表之縱軸與磁性體之表面粗糙度(Rq)對應。以下，緩衝層之Ta層亦稱為Ta緩衝層。

如本實施形態，於Ta緩衝層設置於Pt緩衝層與HfB層之間之情形時，即使Ta緩衝層之膜厚增厚至2nm，磁性體(例如，SAF構造)之表面粗糙度Rq之值亦小於比較值V4。

圖8係顯示本實施形態之基底層上之磁性體之特性之一例之圖表。

於圖8中，圖表之橫軸與Ta緩衝層之膜厚(x[nm])對應，圖表之縱軸與基底層上之磁性體之交換結合磁場之強度(Hex[Oe])對應。

如圖8所示，藉由將具有0.5nm以上之膜厚之Ta緩衝層設置於Pt層與HfB層之間，Pt/Ta/HfB層上之磁性體之交換結合磁場之強度Hex為比較值V5以上。

圖9係顯示本實施形態之MTJ元件之特性之一例之圖表。

於圖9，圖表之橫軸與Ta緩衝層之膜厚(x[nm])對應，圖表之縱軸與磁阻效應元件(MTJ元件)之穿隧磁性電阻比(TMR比)對應。

如圖9所示，藉由將0.5nm以上之Ta緩衝層設置於Pt層與HfB層之間，本實施形態之MTJ元件之TMR比高於比較值V6。

因此，如本實施形態所示，於0.5nm以上之Ta層設置於基底層內之情形時，可提高緩衝層上之磁阻效應元件(磁性層)之平坦性、磁性特性、及TMR比。

基於圖7至圖9之實驗結果，作為第1緩衝層191之Ta層之膜厚可設定為0.5nm以上。作為第1緩衝層191之Ta層之膜厚較佳為2.0nm以下。例如，作為第1緩衝層191之Ta層之膜厚設定為0.5nm至1.0nm之範圍。例如，第1緩衝層(Ta層)191之膜厚為第2緩衝層192之膜厚以上。

另，第1緩衝層191之膜厚不限定於圖7至圖9之例，亦可根據使用之材料，設為大於2.0nm。例如，第1緩衝層191之膜厚可與緩衝層(結晶層)192之膜厚相同，亦可較之更小。

如上述圖3至圖9所示，於本實施形態中，藉由於包含非晶質層與緩衝層之積層構造之基底層上設置磁性體(例如，SAF構造)，而提高磁性體及MTJ元件之特性。

(d)總結

於作為本實施形態之磁性元件之磁阻效應元件(例如，MTJ元件)中，構成元件之磁性體設置於基底層上。於本實施形態中，基底層具有非晶質層與緩衝層之積層構造。緩衝層係例如結晶層。

非晶質層設置於緩衝層與基板之間。緩衝層設置於磁性體與非晶質層之間。

於本實施形態中，無實質上具有結晶性之非晶質層可抑制較非晶質層更為下方之層(例如，電極、接點插塞、及基板)之結晶特性(例如，結晶缺陷、結晶之定向性、及晶格不匹配等)傳播至較非晶質層更為上方之層(例如，緩衝層及磁性體)。

例如，非晶質層具有較平坦之表面。

於本實施形態中，緩衝層根據非晶質層之平坦性，具有較平坦之表面(上表面)。又，緩衝層藉由平坦之非晶質層，具有較好之結晶性。藉此，於本實施形態中，緩衝層依存於緩衝層之結晶性，可促進設置於緩衝層上之磁性體之結晶生長。因此，形成於緩衝層之表面上之磁性體具有較好之結晶性。作為其結果，於本實施形態，提高磁性體之磁性特性。

例如，如圖2之例，於位移消除層較記憶層及參照層設置於更靠向基板側之情形時，位移消除層之特性可對磁阻效應元件之特性造成重大之影響。本實施形態可提高位移消除層所使用之磁性層之特性。

如此，本實施形態之磁阻效應元件可藉由非晶質層與緩衝層(結晶層)之積層構造之基底層，提高穩固性。

因此，本實施形態之磁阻效應元件提高其特性(例如，TMR比)。

如上所述，根據第1實施形態之磁性元件，可提高磁性元件(磁阻效應元件)之特性。

(2)變化例

參照圖10，對實施形態之磁阻效應元件之變化例進行說明。

圖10係顯示本實施形態之磁性元件(例如，MTJ元件)之變化例之剖視圖。

如圖10所示，本變化例之MTJ元件400不包含位移消除層。

於本變化例，基底層19包含第1緩衝層(結晶層)191、第2緩衝層(結晶層)192及間隔層(非晶質層)199。

藉此，改善MTJ元件400(參照層111)之平坦性及磁性特性。

作為其結果，本變化例之MTJ元件之特性提高。

另，積層體10之參照層111與記憶層12之積層順序亦可與圖2及圖10所示之例相反。於該情形時，記憶層12以與基底層19接觸之方式，設置於基底層19上。參照層111介隔穿隧障壁層13，設置於Z方向之記憶層12之上方。於MTJ元件400內設置SAF構造之情形時，於參照層與上部電極之間，設置有位移消除層及金屬層。

(3)應用例

參照圖11至圖13，對實施形態之磁性元件之應用例進行說明。

圖11係用於說明本實施形態之磁性元件之應用例之圖。

本實施形態之磁性元件(例如，MTJ元件)應用於記憶體元件。

於圖11中，包含本實施形態之磁性元件之記憶體元件1例如電性連接於控制器、處理器或主機元件等之外部元件。

記憶體元件1接收來自外部元件之指令CMD、位址ADR、輸入資料DIN及各種控制信號CNT。記憶體元件1將輸出資料DOUT發送至外部元件。

如圖11所示，記憶體元件1至少亦包含記憶胞陣列100、列解碼器120、字元線驅動器(列線控制電路)121、行解碼器122、位元線驅動器(行線控制電路)123、開關電路124、寫入電路(寫入控制電路)125、讀取電路(讀取控制電路)126、及序列發生器127。

記憶胞陣列100包含複數個記憶胞MC。

列解碼器120對位址ADR中所含之列位址進行解碼。字元線驅動器121基於列位址之解碼結果，選擇記憶胞陣列100之列(例如，字元線)。字元線驅動器121可對字元線供給特定之電壓。

行解碼器122對位址ADR中所含之行位址進行解碼。

位元線驅動器123基於行位址之解碼結果，選擇記憶胞陣列100之行(例如，位元線)。位元線驅動器123經由開關電路124，連接於記憶胞陣列100。位元線驅動器123可對位元線供給特定之電壓。

開關電路124將寫入電路125及讀取電路126之任一者連接於記憶胞陣列100及位元線驅動器123。藉此，MRAM(Magnetic Random Access Memory：磁性隨機存取記憶體)1執行對應於指令之動作。

寫入電路125於寫入動作時，對基於位址ADR之選擇胞供給用於寫入資料之各種電壓及/或電流。例如，將資料DIN作為應寫入記憶胞陣列100之資料，供給至寫入電路124。藉此，寫入電路125將資料DIN寫入記憶胞MC內。寫入電路125例如包含寫入驅動器/沉降器等。

讀取電路126於進行讀取動作時，對基於位址ADR選擇之記憶胞(選擇胞)，供給用於讀取資料之各種電壓及/或電流。藉此，讀取儲存於記憶胞MC內之資料。

讀取電路126將自記憶胞陣列100讀取之資料作為輸出資料DOUT輸出至記憶體元件1之外部。

讀取電路126例如包含讀取驅動器及感測放大器電路等。

序列發生器127接收指令CMD及各種控制信號CNT。序列發生器127基於指令CMD及控制信號CNT，控制記憶體元件1內之各電路120~126之動作。序列發生器127可根據記憶體元件1內之動作狀況，將控制信號CNT發送至外部元件。

例如，序列發生器127保持寫入動作及讀取動作相關之各種資訊作為設定資訊。

另，各種信號CMD、CNT、ADR、DIN、DOUT可經由與記憶體元件1之晶片(封裝體)分開設置之介面電路，供給至記憶體元件1內之特定電路，亦可自記憶體元件1內之輸入輸出電路(未圖示)供給至各電路120~127。

例如，於本實施形態中，記憶體元件1係磁性記憶體。於磁性記憶體(例如，MRAM)中，作為本實施形態之磁性元件之磁阻效應元件，用於記憶胞MC內之記憶體元件。

<記憶胞陣列之內部構成>

圖12係顯示本實施形態之MRAM之記憶胞陣列之內部構成之一例之等效電路圖。

如圖12所示，複數條(n條)字元線WL(WL<0>、WL<1>、．．．、WL<n-1>)設置於記憶胞陣列100內。複數條(m條)位元線BL(BL<0>、BL<1>、．．．、BL<m-1>)及複數條(m條)位元線bBL(bBL<0>、bBL<1>、．．．、bBL<m-1>)設置於記憶胞陣列100內。1條位元線BL與1條位元線bBL形成1組位元線對。以下，為說明之明確化，亦有將位元線bBL稱為源極線之情形。

複數個記憶胞MC於記憶胞陣列100內配置為矩陣狀。

排列於D1方向(列方向)之複數個記憶胞MC連接於共通之字元線WL。字元線WL連接於字元線驅動器121。字元線驅動器121基於列位址，控制字元線WL之電位。藉此，列位址所示之字元線WL(列)經選擇而活性化。

排列於D2方向(行方向)之複數個記憶胞MC共通地連接於屬於1條位元線對之2條位元線BL、bBL。位元線BL、bBL經由開關電路124，連接於位元線驅動器123。

開關電路124將與行位址對應之位元線BL、bBL連接於位元線驅動器123。位元線驅動器123控制位元線BL、bBL之電位。藉此，行位址所示之位元線BL、bBL(行)經選擇而活性化。

又，開關電路124根據記憶胞MC所要求之動作，將選擇之位元線BL、bBL連接於寫入電路125或讀取電路126。

例如，記憶胞MC包含1個磁阻效應元件400、及1個胞電晶體600。

磁阻效應元件400之一端連接於位元線BL。磁阻效應元件400之另一端連接於胞電晶體600之一端(源極/汲極之一者)。胞電晶體600之另一端(源極/汲極之另一者)連接於位元線bBL。字元線WL連接於胞電晶體600之閘極。

記憶胞MC可包含2個以上之磁阻效應元件400，亦可包含2個以上之胞電晶體600。

記憶胞陣列100亦可具有階層位元線方式之構造。於該情形時，複數條通用位元線設置於記憶胞陣列100內。各位元線BL經由對應之開關元件連接於一通用位元線。各源極線bBL經由對應之開關元件連接於另一通用位元線。通用位元線經由開關電路124，連接於寫入電路125及讀取電路126。

磁阻效應元件400作為記憶體元件發揮功能。胞電晶體600作為記憶胞MC之開關元件發揮功能。

例如，於記憶胞MC記憶1位元之資料(“0”資料或“1”資料)之情形時，將第1資料(例如，“0”資料)相對於具有第1電阻值R1之狀態(第1電阻狀態)之MTJ元件400建立關聯。將第2資料(例如，“1”資料)相對於具有第2電阻值R2之狀態(第2電阻狀態)之MTJ元件400建立關聯。

磁阻效應元件400之電阻狀態(磁阻排列)藉由將某種大小之電壓或電流供給至磁阻效應元件400而變化。藉此，磁阻效應元件400可取得複數個電阻狀態(電阻值)。將1位元以上之資料相對於磁阻效應元件400之取得之複數個電阻狀態建立關聯。如此，磁阻效應元件400作為記憶體元件而被利用。

另，於本實施形態中，包含磁阻效應元件400之MRAM之動作可適當應用周知之資料之寫入動作(例如，使用磁場寫入方式、Spin Transfer Torque(STT方式：自旋轉移力矩方式)及/或Spin Orbit Torque(SOT方式：自旋軌道力矩方式)等之資料之寫入)及周知之資料之讀取動作(例如，使用DC(Digital Camera：數字照相機)方式、參照胞方式、及/或自身參照方式等之資料之讀取)。因此，於本實施形態中，省略包含本實施形態之MTJ元件400之MRAM之動作之說明。

<記憶胞之構造例>

圖13係顯示本實施形態之MRAM之記憶胞之構造例之剖視圖。

如圖13所示，記憶胞MC設置於半導體基板80上。

胞電晶體600係任意類型之電晶體。例如，胞電晶體600係平面構造之場效電晶體、如FinFET(Fin Field-Effect Transistor：鰭式場效電晶體)般之3維構造之場效電晶體、或具有埋入閘極構造之場效電晶體。以下，例示具有平面構造之胞電晶體。

胞電晶體600設置於半導體基板80之主動區域(半導體區域)AA內。

於胞電晶體600中，閘極電極61介隔閘極絕緣膜62設置於主動區域AA上方。閘極電極61向圖3中之深度方向(或近前方向)延伸。閘極電極61作為字元線WL發揮功能。胞電晶體600之源極/汲極區域63A、63B設置於主動區域AA內。

接點插塞55設置於源極/汲極區域63B上。作為位元線bBL之配線(金屬層)56設置於接點插塞55上。

接點插塞50設置於源極/汲極區域63A上。

磁阻效應元件400設置於接點插塞50上及層間絕緣膜81上。磁阻效應元件400設置於層間絕緣膜82內。

本實施形態之磁阻效應元件400於2個電極31、31之間，包含積層體10及基底層19。積層體10係具有磁穿隧結之多層膜。

電極30設置於接點插塞50上。電極31介隔積層體10及基底層19設置於電極30上方。於電極31上，設置有介層窗插塞51。作為位元線BL之配線(金屬層)52，設置於介層窗插塞51上及層間絕緣膜82上。導電層(例如，金屬層)亦可設置於電極30與接點插塞50之間。

例如，絕緣膜(以下，亦稱為保護膜、側壁絕緣膜)20覆蓋MTJ元件400之側面。保護膜20設置於層間絕緣膜82與隧道接合10之間。保護膜20亦可設置於電極30、31與層間絕緣膜82之間。

保護膜20之材料例如自氮化矽、氮化鋁及氧化鋁等中選擇。保護膜20可為單層膜，亦可為多層膜。

亦可不設置保護膜20。又，圖13內之保護膜20之形狀可適當調整。

另，圖13簡單地顯示本實施形態之磁性元件之構造。於圖13中，亦簡單地顯示積層體10及基底層(緩衝層及非晶質層)19。於本實施形態中，記憶胞陣列及記憶胞之構成不限定於圖12及圖13所示之例。

如上所述，於本實施形態中，包含非晶質層與緩衝層之層19可改善包含參照層與位移消除層之SAF構造之特性(例如，磁性特性)。

因此，本實施形體之磁阻效應元件可提高元件特性。

伴隨於此，包含本實施形態之磁阻效應元件之記憶體元件可提高記憶體元件之特性。

(4)其他

於上述實施形態中，磁性元件亦可為面內磁化型之MTJ元件。於面內磁化型之MTJ元件中，記憶層12、參照層111及位移消除層115之磁化面向相對於層12、111、115之積層方向垂直之方向。於面內磁化型MTJ元件，記憶層12、參照層111及位移消除層115之容易磁化軸方向係相對於磁性層12之層面(X-Y平面)平行之方向。

於上述實施形態中，顯示有設置了3端子型之場效電晶體作為記憶胞之開關元件(選擇器)之例。作為開關元件，例如亦可為2端子型之開關元件。例如，於施加於2端子間之電壓為閾值以下之情形時，該開關元件之狀態為高電阻狀態，例如電性非導通狀態。於施加於2端子間之電壓為閾值以上之情形時，開關元件之狀態變化為低電阻狀態，例如電性導通狀態。開關元件於電壓為任意極性時皆可具有該功能。該開關元件例如亦可包含由碲(Te)、硒(Se)及硫磺(S)組成之群中所選擇之至少1種以上之硫族元素。或可包含例如含有上述硫族元素之化合物即硫族化物。該開關元件此外亦可包含由硼(B)、鋁(Al)、鎵(Ga)、銦(In)、碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、砷(As)、磷(P)、及銻(Sb)組成之群中所選擇之至少1種以上之元素。

此種2端子型之開關元件介隔1層以上之導電層，連接於磁阻效應元件。

於上述實施形態中，顯示有本實施形態之磁性元件(磁阻效應元件)應用於MRAM之例。其中，本實施形態之磁性元件亦可應用於MRAM以外之磁性記憶體。又，本實施形態之磁性元件亦可應用於記憶體元件以外之裝置(磁性列印頭及/或磁性感測器)。

於本實施形態之磁性元件(磁阻效應元件)中，亦有單層構造之緩衝層(結晶層)設置於磁性層與間隔層(非晶質層)之間之情形。於該情形時，例如於第1緩衝層與間隔層之間，未設置第2緩衝層。又，3層構造之緩衝層亦可設置於磁性層與間隔層之間。

雖已說明本發明之數個實施形態，但該等實施形態係作為例而提示者，並未意欲限定發明之範圍。該等新穎之實施形態係可以其他多種形態實施，可於未脫離發明主旨之範圍內，進行多種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨，且包含於專利申請範圍所記述之發明及其均等之範圍內。

[相關申請案]

本申請案係享受以日本專利申請案第2019-049562號(申請日期：2019年3月18日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。