TW202324402A - 磁性記憶體裝置 - Google Patents

磁性記憶體裝置 Download PDF

Info

Publication number
TW202324402A
TW202324402A TW111144870A TW111144870A TW202324402A TW 202324402 A TW202324402 A TW 202324402A TW 111144870 A TW111144870 A TW 111144870A TW 111144870 A TW111144870 A TW 111144870A TW 202324402 A TW202324402 A TW 202324402A
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
memory device
conductor layer
magnetic layer
Prior art date
Application number
TW111144870A
Other languages
English (en)
Inventor
吉川将寿
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202324402A publication Critical patent/TW202324402A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明提供一種磁性記憶體裝置，改良記憶體單元保存特性。 根據一個實施例，磁性記憶體裝置包含：第一導體層、第二導體層以及第三導體層；以及記憶體單元，耦合至第一導體層、第二導體層以及第三導體層。記憶體單元包含第四導體層及磁阻效應元件。第四導體層包含分別耦合至第一導體層、第二導體層以及第三導體層的第一部分、第二部分以及第三部分。第三部分位於第一部分與第二部分之間。磁阻效應元件耦合於第三導體與第四導體層之間。第四導體層包含磁性層及位於磁性層與磁阻效應元件之間的非磁性層。磁性層在記憶體單元的備用狀態或讀取狀態期間具有第一飽和磁化，且在記憶體單元的寫入狀態期間具有大於第一飽和磁化的第二飽和磁化。

Description

磁性記憶體裝置
本文所描述的實施例大體上是關於一種磁性記憶體裝置。
已知使用磁阻效應元件作為儲存元件的磁性記憶體裝置。已提出各種方法作為用於將資料寫入至磁阻效應效應元件中的方法。
實施例提供一種磁性記憶體裝置，改良記憶體單元保存特性。
一般而言，根據一個實施例，磁性記憶體裝置包含第一導體層、第二導體層、第三導體層以及耦合至第一導體層、第二導體層以及第三導體層的三端型記憶體單元。記憶體單元包含第四導體層，包含：第一部分，耦合至第一導體層；第二部分，耦合至第二導體層；以及第三部分，耦合至第三導體層且位於第一部分與第二部分之間；以及磁阻效應元件，耦合於第三導體層與第四導體層之間。第四導體層包含磁性層及設置於磁性層與磁阻效應元件之間的第一非磁性層。磁性層在記憶體單元的備用狀態或讀取狀態期間具有第一飽和磁化，且在記憶體單元的寫入狀態期間具有大於第一飽和磁化的第二飽和磁化。
在下文中，將參考圖式描述一些實施例。在以下描述中，利用共同參考碼指定具有相同功能及組態的組件。另外，當區分具有共同參考碼的多個組件時，將後綴添加至共同參考碼以區分所述組件。當無需區分多個組件時，僅將共同參考碼添加至多個組件，且不添加下標。後綴不限於下標及上標，且包含例如小寫字母、符號以及意謂添加至參考碼末尾的序列的索引。
在本說明書中，磁性記憶體裝置為例如磁阻隨機存取記憶體（magnetoresistive random access memory；MRAM）。磁性記憶體裝置包含磁阻效應元件作為儲存元件。磁阻效應元件為藉由磁性穿隧接面（magnetic tunnel junction；MTJ）具有磁阻效應的可變電阻元件。磁阻效應元件亦稱為MTJ元件。 1.第一實施例
將描述第一實施例。 1.1組態
首先，將描述根據第一實施例的磁性記憶體裝置的組態。 1.1.1磁性記憶體裝置
圖1為示出根據第一實施例的磁性記憶體裝置的組態的實例的方塊圖。磁性記憶體裝置1包含記憶體單元陣列10、列選擇電路11、行選擇電路12、解碼電路13、寫入電路14、讀取電路15、電壓產生電路16、輸入/輸出電路17以及控制電路18。
記憶體單元陣列10為磁性記憶體裝置1中的資料記憶體單元。記憶體單元陣列10包含多個記憶體單元MC。多個記憶體單元MC中的各者與列及行的集合相關聯。同一列中的記憶體單元MC耦合至同一字元線WL，且同一行中的記憶體單元MC耦合至同一集合的讀取位元線RBL及寫入位元線WBL。
列選擇電路11為選擇記憶體單元陣列10的列的電路。列選擇電路11經由字元線WL耦合至記憶體單元陣列10。列選擇電路11經供應有來自解碼電路13的位址ADD的解碼結果（列位址）。列選擇電路11基於位址ADD的解碼結果而選擇對應於列的字元線WL。在下文中，所選擇的字元線WL被稱為選定字元線WL。此外，除選定字元線WL以外的字元線WL被稱為非選定字元線WL。
行選擇電路12為選擇記憶體單元陣列10的行的電路。行選擇電路12經由讀取位元線RBL及寫入位元線WBL耦合至記憶體單元陣列10。行選擇電路12經供應有來自解碼電路13的位址ADD的解碼結果（行位址）。行選擇電路12基於位址ADD的解碼結果而選擇對應於行的讀取位元線RBL及寫入位元線WBL。在下文中，所選擇讀取位元線RBL及所選擇寫入位元線WBL將分別稱為選定位元線RBL及選定位元線WBL。此外，除選定位元線RBL以外的讀取位元線RBL及除選定位元線WBL以外的寫入位元線WBL分別稱為非選定位元線RBL及非選定位元線WBL。
解碼電路13為解碼來自輸入/輸出電路17的位址ADD的解碼器。解碼電路13將位址ADD的解碼結果供應至列選擇電路11及行選擇電路12。位址ADD包含行位址及列位址。
寫入電路14包含例如寫入驅動器（未示出）。寫入電路14將資料寫入至記憶體單元MC中。
讀取電路15包含例如感測放大器（未示出）。讀取電路15自記憶體單元MC讀取資料。
電壓產生電路16使用自磁性記憶體裝置1的外部（未示出）提供的電源電壓以產生用於記憶體單元陣列10的各種操作的電壓。舉例而言，電壓產生電路16產生寫入操作所需的各種電壓且將電壓輸出至寫入電路14。此外，例如，電壓產生電路16產生讀取操作所需的各種電壓且將電壓輸出至讀取電路15。
輸入/輸出電路17控制與磁性記憶體裝置1外部的通信。輸入/輸出電路17將來自磁性記憶體裝置1外部的位址ADD轉移至解碼電路13。輸入/輸出電路17將來自磁性記憶體裝置1外部的命令CMD轉移至控制電路18。輸入/輸出電路17在磁性記憶體裝置1外部與控制電路18之間通信各種控制信號CNT。輸入/輸出電路17將來自磁性記憶體裝置1外部的資料DAT轉移至寫入電路14，且將自讀取電路15轉移的資料DAT輸出至磁性記憶體裝置1外部。
控制電路18包含例如處理器，諸如中央處理單元（central processing unit；CPU）及唯讀記憶體（read only memory；ROM）。控制電路18基於控制信號CNT及命令CMD而控制磁性記憶體裝置1中的列選擇電路11、行選擇電路12、解碼電路13、寫入電路14、讀取電路15、電壓產生電路16以及輸入/輸出電路17的操作。 1.1.2記憶體單元陣列
接著，將描述根據第一實施例的磁性記憶體裝置的記憶體單元陣列的組態。 電路組態
圖2為示出根據第一實施例的記憶體單元陣列的電路組態的實例的電路圖。在圖2中，將字元線WL、讀取位元線RBL以及寫入位元線WBL中的各者分類且由包含索引（「＜＞」）的後綴示出。
記憶體單元陣列10包含多個記憶體單元MC、多個字元線WL、多個讀取位元線RBL以及多個寫入位元線WBL。在圖2的實例中，多個記憶體單元MC包含（M+1）×（N+1）個記憶體單元，記憶體單元MC＜0,0＞、記憶體單元MC＜0,1＞、...、記憶體單元MC＜0,N＞、記憶體單元MC＜1,0＞、... 、以及記憶體單元MC＜M,N＞（其中M及N為2以上的整數）。在圖2的實例中，示出M及N為2以上的整數的情況，但本揭露不限於此。M及N可為0或1。多個字元線WL包含（M+1）個字元線，字元線WL＜0＞、字元線WL＜1＞、...、以及字元線WL＜M＞。多個讀取位元線RBL包含（N+1）個讀取位元線，讀取位元線RBL＜0＞、讀取位元線RBL＜1＞、...、以及讀取位元線RBL＜N＞。多個寫入位元線WBL包含（N+1）個寫入位元線，寫入位元線WBL＜0＞、寫入位元線WBL＜1＞、...、以及寫入位元線WBL＜N＞。
多個記憶體單元MC以矩陣形式配置於記憶體單元陣列10中。記憶體單元MC與一集合相關聯，所述集合包含多個字元線WL中的一者及多個讀取位元線RBL及多個寫入位元線WBL中的讀取位元線RBL及寫入位元線WBL的集合。亦即，記憶體單元MC＜i,j＞（0≤i≤M，0≤j≤N）耦合至字元線WL＜i＞、讀取位元線RBL＜j＞以及寫入位元線WBL＜j＞。
記憶體單元MC＜i,j＞為三端型記憶體單元，包含耦合至字元線WL＜i＞的第一端、耦合至寫入位元線WBL＜j＞的第二端以及耦合至讀取位元線RBL＜j＞的第三端。記憶體單元MC＜i,j＞包含切換元件SEL1＜i,j＞及切換元件SEL2＜i,j＞、磁阻效應元件MTJ＜i,j＞以及佈線SOTL＜i,j＞。
佈線SOTL＜i,j＞包含第一部分、第二部分以及第一部分與第二部分之間的第三部分。佈線SOTL＜i,j＞的第一部分連接至字元線WL＜i＞。佈線SOTL＜i,j＞的第二部分耦合至寫入位元線WBL＜j＞。佈線SOTL＜i,j＞的第三部分耦合至讀取位元線RBL＜j＞。切換元件SEL1＜i,j＞耦合於佈線SOTL＜i,j＞的第二部分與寫入位元線WBL＜j＞之間。磁阻效應元件MTJ＜i,j＞耦合於佈線SOTL＜i,j＞的第三部分與讀取位元線RBL＜j＞之間。切換元件SEL2＜i,j＞耦合於磁阻效應元件MTJ＜i,j＞與讀取位元線RBL＜j＞之間。
切換元件SEL1及切換元件SEL2為二端型切換元件。二端型切換元件不同於諸如電晶體的三端型切換元件。SEL1及SEL2分別具有臨限電壓Vth1及臨限電壓Vth2。當施加至SEL1及SEL2的電壓分別小於臨限電壓Vth1及臨限電壓Vth2時，切換元件SEL1及交換元件SEL2處於「高電阻」狀態或「斷開」狀態下。因此，SEL1及SEL2不導電。當施加至SEL1及SEL2的電壓分別等於或高於臨限電壓Vth1及臨限電壓Vth2時，SEL1及SEL2之狀態變為「低電阻」狀態或「接通」狀態。因此，SEL1及SEL2導電。更具體而言，例如，當施加至對應記憶體單元MC的電壓低於臨限電壓Vth1及臨限電壓Vth2時，切換元件SEL1及切換元件SEL2中的各者在絕緣體具有大電阻值時切斷電流（進入斷開狀態）。當施加至對應記憶體單元MC的電壓超出臨限電壓Vth1及臨限電壓Vth2時，切換元件SEL1及切換元件SEL2中的各者在導體具有較小電阻值時通過電流（進入接通狀態）。切換元件SEL1及切換元件SEL2取決於施加至對應記憶體單元MC的電壓的量值而切換為通過電流或切斷電流，而不管施加於兩個端子之間的電壓的極性如何（不管流動電流的方向如何）。
佈線SOTL為記憶體單元MC中的電流路徑。舉例而言，當切換元件SEL1處於接通狀態且切換元件SEL2處於斷開狀態時，佈線SOTL充當字元線WL與寫入位元線WBL之間的電流路徑。此外，例如，當切換元件SEL1處於斷開狀態且切換元件SEL2處於接通狀態時，佈線SOTL的一部分充當字元線WL與讀取位元線RBL之間的電流路徑。
磁阻效應元件MTJ為可變電阻元件。磁阻效應元件MTJ可基於由路徑由切換元件SEL1及切換元件SEL2控制的電流而在低電阻狀態與高電阻狀態之間切換電阻值。磁阻效應元件MTJ充當藉由改變其電阻狀態而以非揮發性方式儲存資料的儲存元件。 平面佈局
接著，將描述根據第一實施例的記憶體單元陣列的平面佈局。在下文中，平行於基底的表面的平面將稱為XY平面。相對於基底表面設置有磁性記憶體裝置1的方向為Z方向或向上方向。在XY平面中彼此相交的方向為X方向及Y方向。
圖3為示出根據第一實施例的記憶體單元陣列的平面佈局的實例的平面圖。在圖3中，省略諸如絕緣體層的結構。
記憶體單元陣列10更包含多個豎直結構V1、多個豎直結構V2以及多個豎直結構V3。多個豎直結構V1中的各者包含切換元件SEL1。多個豎直結構V2中的各者包含磁阻效應元件MTJ及切換元件SEL2。
多個寫入位元線WBL配置於X方向上。多個寫入位元線WBL中的各者在Y方向上延伸。
多個字元線WL中的各者設置於多個寫入位元線WBL中的一者上方。多個字元線WL配置於Y方向上。多個字元線WL中的各者在X方向上延伸。
多個佈線SOTL中的各者設置於多個字元線WL中的一者上方。在平面圖中，多個佈線SOTL中的各者具有在Y方向上長於X方向的矩形形狀。多個佈線SOTL中的各者在Y方向上延伸。在平面圖中，多個佈線SOTL中的各者設置於對應於與一個字元線WL及一個寫入位元線WBL重疊的位置的矩陣形式中。
多個讀取位元線RBL中的各者設置於多個佈線SOTL中的一者上方。多個讀取位元線RBL配置於X方向上。多個讀取位元線RBL中的各者在Y方向上延伸。在平面圖中，多個讀取位元線RBL中的各者設置於與多個寫入位元線WBL重疊的位置處。
多個豎直結構V1在Z方向上延伸。在平面圖中，多個豎直結構V1具有圓形形狀。多個豎直結構V1中的各者位於一個對應寫入位元線WBL與一個對應佈線SOTL之間。亦即，多個豎直結構V1中的各者耦合至對應佈線SOTL的第二部分。
多個豎直結構V2在Z方向上延伸。在平面圖中，多個豎直結構V2具有圓形形狀。多個豎直結構V2中的各者位於一個對應讀取位元線RBL與一個對應佈線SOTL之間。亦即，多個豎直結構V2中的各者耦合至對應佈線SOTL的第三部分。
多個豎直結構V3在Z方向上延伸。在平面圖中，多個豎直結構V3具有圓形形狀。多個豎直結構V3中的各者位於一個對應字元線WL與一個對應佈線SOTL之間。亦即，多個豎直結構V3中的各者耦合至對應佈線SOTL的第一部分。
在上述組態當中，一個佈線SOTL、耦合至一個佈線SOTL的一個豎直結構V1、一個豎直結構V2以及一個豎直結構V3的集合充當一個記憶體單元MC。 橫截面結構
接著，將描述根據第一實施例的記憶體單元陣列的橫截面結構。
圖4為沿著圖3的線IV-IV截取示出根據第一實施例的記憶體單元陣列的橫截面結構的實例的橫截面視圖。記憶體單元陣列10包含半導體基底20以及階層式結構L1及階層式結構L2。階層式結構L1包含導體層21_1、導體層23_1、導體層24_1、導體層25_1、導體層26_1以及導體層29_1，以及元件層22_1、元件層27_1以及元件層28_1。階層式結構L2包含導體層21_2、導體層23_2、導體層24_2、導體層25_2、導體層26_2以及導體層29_2，以及元件層22_2、元件層27_2以及元件層28_2。具有後綴「_x」的組態指示組態屬於階層式結構Lx（x為1以上的整數）。
階層式結構L1及階層式結構L2以此次序在Z方向上堆疊於半導體基底20上方。階層式結構L1及階層式結構L2中的各者對應於圖3中所示出的平面佈局。
諸如列選擇電路11及行選擇電路12的周邊電路可設置於半導體基底20與階層式結構L1之間。替代地，電路可能並不形成於半導體基底20與階層式結構L1之間。當電路不形成於半導體基底20與階層式結構L1之間時，淺溝渠隔離（shallow trench isolation；STI）可形成於位於階層式結構L1下方的半導體基底20的一部分中。
將描述階層式結構L1。
導體層21_1設置於半導體基底20上方。導體層21_1用作寫入位元線WBL。導體層21_1在Y方向上延伸。
元件層22_1設置於導體層21_1的上部表面上。元件層22_1用作切換元件SEL1。
導體層23_1設置於元件層22_1的上部表面上。導體層23_1用作觸點。元件層22_1及導體層23_1構成豎直結構V1。
導體層24_1設置於導體層23_1的上部表面上。導體層24_1用作佈線SOTL。導體層24_1的與導體層23_1接觸的部分對應於佈線SOTL的第二部分。導體層24_1在Y方向上延伸。
導體層25_1設置於導體層24_1的與設置有導體層23_1的部分不同的部分的下部表面上。導體層24_1的與導體層25_1接觸的部分對應於佈線SOTL的第一部分。導體層25_1用作觸點。導體層25_1構成豎直結構V3。
導體層26_1設置於導體層25_1的下部表面上。導體層26_1用作字元線WL。導體層26_1在X方向上延伸。
元件層27_1設置於設置有導體層23_1的部分與設置有導體層25_1的部分之間的導體層24_1的部分的上部表面上。導體層24_1的與元件層27_1接觸的部分對應於佈線SOTL的第三部分。元件層27_1用作磁阻效應元件MTJ。
元件層28_1設置於元件層27_1的上部表面上。元件層28_1用作切換元件SEL2。元件層27_1及元件層28_1構成豎直結構V2。
導體層29_1設置於元件層28_1的上部表面上。導體層29_1用作讀取位元線RBL。導體層29_1在Y方向上延伸。
在上述組態的情況下，階層式結構L1中的導體層24_1以及豎直結構V1、豎直結構V2以及豎直結構V3的集合充當具有分別耦合至導體層21_1、導體層26_1以及導體層29_1的三個端子的一個記憶體單元MC。
階層式結構L2具有與階層式結構L1相同的組態。亦即，導體層21_2、導體層23_2、導體層24_2、導體層25_2、導體層26_2以及導體層29_2以及元件層22_2、元件層27_2以及元件層28_2分別具有與導體層21_1、導體層23_1、導體層24_1、導體層25_1、導體層26_1以及導體層29_1以及元件層22_1、元件層27_1以及元件層28_1相同的結構及功能。因此，階層式結構L2中的導體層24_2以及豎直結構V1、豎直結構V2以及豎直結構V3的集合充當具有分別耦合至導體層21_2、導體層26_2以及導體層29_2的三個端子的一個記憶體單元MC。 1.1.3磁阻效應元件及周邊佈線
接著，將描述根據第一實施例的磁性記憶體裝置的磁阻效應元件及周邊佈線的組態。
圖5及圖6為圖4的區域V的橫截面視圖，示出根據第一實施例的磁阻效應元件及周邊佈線的橫截面結構的實例。圖5對應於佈線SOTL處於低溫下的情況。圖6對應於佈線SOTL處於高溫下的情況。
作為佈線SOTL的導體層24包含非磁性層24a、磁性層24b以及非磁性層24c。元件層27包含鐵磁性層27a、非磁性層27b、鐵磁性層27c、非磁性層27d以及鐵磁性層27e。
首先，將描述導體層24的結構的細節。
非磁性層24a為非磁性導電膜。非磁性層24a充當磁性層24b的基底層。出於改良膜黏著力的觀點，非磁性層24a含有鉭（Ta）、鎢（W）、鈦（Ti）、氮化鈦（TiN）以及類似物。非磁性層24a的膜厚度為0.5奈米以上且5奈米以下。自導體層24中的膜的連續性觀點來看，判定非磁性層24a的膜厚度的下限值。此外，自防止電流分流的觀點來看，非磁性層24a的膜厚度更佳為3奈米以下。
磁性層24b設置於非磁性層24a的上部表面上。磁性層24b為展示反鐵磁性相與鐵磁性相之間的可逆磁性相變或磁性相轉移的導電膜。磁性層24b具有例如含有鐵（Fe）及銠（Rh）的合金（FeRh合金）。在FeRh合金中，鐵及銠之組成比率（原子%）為約50:50，且發生磁性相轉移（磁性相變）。FeRh合金中的鐵的組成比率較佳為50±10原子%（40原子%以上且60原子%以下）。可藉由能量分散X射線光譜術（energy dispersive X-ray spectroscopy；EDX）、二次離子質譜法（secondary ion mass spectroscopySIMS）以及螢光X射線在薄膜狀態下分析磁性層24b的組成。自防止電流分流且在磁性層24b中產生焦耳熱（Joule heat）觀點來看，磁性層24b較佳地為具有高電阻的薄膜。磁性層24b的膜厚度較佳地為2奈米以上且10奈米以下。
在臨限溫度TA作為邊界的情況下發生磁性層24b的磁性相變。亦即，臨限溫度TA為磁性層24b的相變溫度。具體言之，如圖5中所示出，當磁性層24b的溫度T小於臨限溫度TA（T＜TA）時，磁性層24b展現反鐵磁性屬性。另一方面，如圖6中所示出，當磁性層24b的溫度T超出臨限溫度TA（T＞TA）時，磁性層24b展現鐵磁性屬性。
當磁性層24b展現鐵磁性屬性時，磁性層24b的飽和磁化（saturation magnetization；Ms）顯著大於零。磁性層24b在磁性層24b外部產生漏磁場SF。歸因於（例如）形狀異向性，磁性層24b的磁化方向沿著Y方向穩定。磁性層24b的磁化方向根據在磁性層24b中流動的電流的方向而逆向。亦即，磁性層24b在磁性層24b的延伸方向（±Y方向）上具有易於磁化的軸向方向。另一方面，當磁性層24b展現反鐵磁性屬性時，磁性層24b的磁矩經內部抵消。因此，磁性層24b的飽和磁化Ms變為零。因此，磁性層24b在磁性層24b外部不產生漏磁場SF。
磁性層24b可更含有銥（Ir）、鈀（Pd）、釕（Ru）、鋨（Os）、鉑（Pt）、金（Au）、銀（Ag）或銅（Cu）作為添加劑。當FeRh合金用於磁性層24b時，較佳藉由取代銠（Rh）來添加添加劑。藉由將添加劑包含於磁性層24b中，可將臨限溫度TA調整至所需值。
此外，磁性層24b可含有鈷（Co）或鎳（Ni）作為另一添加劑。另一添加劑較佳藉由取代鐵（Fe）來添加。在含有另一添加劑的情況下，磁性層24b可調整鐵磁性狀態下的飽和磁化Ms。因此，可調整來自磁性層24b的漏磁場SF的強度。
圖7為示出根據第一實施例的磁性層的溫度與飽和磁化之間的關係的實例的視圖。在圖7中，示出了磁性層24b的飽和磁化Ms對於溫度T的改變的磁滯H1及磁滯H2。實線磁滯H1對應於例如磁性層24b不含有添加劑的情況。短劃線磁滯H2對應於例如磁性層24b含有添加劑的情況。
如磁滯H1中所示出，當不含有添加劑時，磁性層24b在臨限溫度TA1下經歷相變。另一方面，如磁滯H2中所示出，當含有添加劑時，磁性層24b在高於臨限溫度TA1的臨限溫度TA2下經歷相變。藉由改變添加劑的組成比率（原子%），可調整鐵磁化之後的臨限溫度TA2及飽和磁化Ms的層級。當含有添加劑X的磁性層24b的組成表示為Fe a(Rh (1-b)X b) (100-a)時，可例如在0原子%以上且0.1原子%以下的範圍內調整組成比b。
將再次參考圖5及圖6來描述導體層24的結構的細節。
非磁性層24c設置於磁性層24b的上部表面上。非磁性層24c為由非磁性重金屬製成的導電膜。舉例而言，非磁性層24c含有選自以下的至少一種元素：鉭（Ta）、鎢（W）、釕（Ru）、銠（Rh）、鈀（Pd）、銀（Ag）、銅（Cu）、鋨（Os）、銥（Ir）、鉑（Pt）以及金（Au）。
非磁性層24c為產生主要由歸因於非磁性層24c中流動的電流的自旋電洞效應引起的自旋軌道力矩（spin orbit torque；SOT）的層。為獲得大自旋軌道力矩，需要增加流經非磁性層24c的電流，亦即，增加電流密度。因此，需要防止電流分流至作為其他層的非磁性層24a及磁性層24b。自旋軌道力矩作用於鐵磁性層27a。非磁性層24c的膜厚度較佳地為例如0.3奈米以上且10奈米以下。自導體層24中的膜連續性的觀點來看，非磁性層24c的膜厚度較佳為1奈米以上。
接著，將描述元件層27的結構的細節。
鐵磁性層27a設置於非磁性層24c的上表面上。鐵磁性層27a為具有鐵磁性屬性的導電膜。鐵磁性層27a用作儲存層。鐵磁性層27a在垂直於膜表面的方向（Z方向）上具有易於磁化的軸向方向。
當磁性層24b展現反鐵磁性屬性時，漏磁場SF未施加至鐵磁性層27a。亦即，當磁性層24b展現反鐵磁性屬性時，偏壓磁場未施加至鐵磁性層27a。另一方面，當磁性層24b展現鐵磁性屬性時，漏磁場SF施加至鐵磁性層27a。亦即，當磁性層24b展現鐵磁性屬性時，偏壓磁場未施加至鐵磁性層27a。非磁性層24c中產生的自旋軌道力矩作用於鐵磁性層27a。當施加預定量值的漏磁場SF且施加預定量值的自旋軌道力矩時，鐵磁性層27a的磁化方向逆向。
鐵磁性層27a含有鐵（Fe）。鐵磁性層27a可更含有鈷（Co）及鎳（Ni）中的至少一種元素。此外，鐵磁性層27a可更含有硼（B）。更具體言之，例如，鐵磁性層27a含有鈷鐵硼（CoFeB）或硼化鐵（FeB）。
自增加用於資料保存的儲存層的保存能量ΔE的觀點來看，鐵磁性層27a可含有層A及層B的堆疊膜。層A為含有選自鈷（Co）、鐵（Fe）以及鎳（Ni）中的至少一種元素的層。層B為含有選自鉑（Pt）、銥（Ir）、釕（Ru）、鋨（Os）、鈀（Pd）以及金（Au）中的至少一種元素的層。堆疊膜的實例包含Co/Pt堆疊膜、Co/Ir堆疊膜、Co/Pd堆疊膜以及其類似者。當（001）定向氧化鎂（MgO）用於非磁性層27b時，堆疊膜更堆疊有含有鈷鐵硼（CoFeB）或其類似物的層C（介面層）。在此情況下，堆疊膜與非磁性層24c接觸且層C與非磁性層27b接觸。
非磁性層27b設置於鐵磁性層27a的上部表面上。非磁性層27b為非磁性絕緣膜。非磁性層27b用作穿隧障壁層。非磁性層27b設置於鐵磁性層27a與鐵磁性層27c之間，且與此兩個鐵磁性層一起形成磁性穿隧接面。此外，當諸如鈷鐵硼（CoFeB）的初始非晶形層用於鐵磁性層27a及鐵磁性層27c的介面層時，在鐵磁性層27a的結晶處理中，非磁性層27b充當用於自鐵磁性層27a的介面生長結晶膜的核心晶種材料。此處，初始非晶層緊接在膜沈積之後為非晶態且在黏接處理之後結晶。非磁性層27b具有具備（001）定向的NaCl型晶體結構。用於非磁性層27b的化合物的實例包含氧化鎂（MgO）。當氧化鎂（MgO）用於非磁性層27b時，氧化鎂（MgO）之（001）介面與鈷鐵硼（CoFeB）的（001）介面彼此配向生長。因此，鈷鐵硼（CoFeB）具有以（100）定向體為中心的立方（body-centered cubic；BCC）結構。當使用（001）定向氧化鎂（MgO）、氧化鎂鋁（MgAlO）或其類似物時，可能不需要鈷鐵硼（CoFeB）或其類似物作為介面層。
鐵磁性層27c設置於非磁性層27b的上部表面上。鐵磁性層27c為具有鐵磁性屬性的導電膜。鐵磁性層27c用作參考層。鐵磁性層27c在垂直於膜表面的方向（Z方向）上具有易於磁化的軸向方向。鐵磁性層27c的磁化方向為固定的。在圖5的實例中，鐵磁性層27c的磁化方向經導向至鐵磁性層27a。片語「磁化方向為固定的」意謂磁化方向不由於具有可使鐵磁性層27a的磁化方向逆向的量值的力矩而改變。鐵磁性層27c包含例如選自以下的至少一種合金膜：鈷鉑（CoPt）、鈷鎳（CoNi）以及鈷鈀（CoPd）。亦可使用堆疊膜，諸如Co/Pt堆疊膜或Co/Pd堆疊膜。當（001）定向MgO用於非磁性層27b時，初始非晶層（諸如CoFeB或其類似物）作為介面層用於鐵磁性層27c。藉由堆疊CoPt、CoPd、Co/Pt堆疊膜、Co/Pd堆疊膜以及其類似者來使用初始非晶層。在此情況下，鐵磁性層27c當中含有CoFeB的層形成於具有（001）定向MgO的非磁性層27b側上而非其他層。
非磁性層27d設置於鐵磁性層27c的上部表面上。非磁性層27d為非磁性導電膜。非磁性層27d用作間隔物層。舉例而言，非磁性層27d由選自以下的元素或其合金構成：釕（Ru）、鋨（Os）、銠（Rh）、銥（Ir）、釩（V）以及鉻（Cr）。舉例而言，非磁性層27d的膜厚度為2奈米以下。
鐵磁性層27e設置於非磁性層27d的上部表面上。鐵磁性層27e為具有鐵磁性屬性的導電膜。鐵磁性層27e用作偏移抵消層。鐵磁性層27e在垂直於膜表面的方向（Z方向）上具有易於磁化的軸向方向。鐵磁性層27e含有例如選自以下的至少一種合金層：鈷鉑（CoPt）、鈷鎳（CoNi）以及鈷鈀（CoPd）。鐵磁性層27e可為堆疊膜，諸如Co/Pt堆疊膜及Co/Pd堆疊膜。
鐵磁性層27c及鐵磁性層27e藉由非磁性層27d反鐵磁性地耦合。亦即，鐵磁性層27c及鐵磁性層27e耦合從而以具有彼此逆平行的磁化方向。鐵磁性層27c、非磁性層27d以及鐵磁性層27e的此類耦合結構稱為合成反鐵磁性（synthetic anti-ferromagnetic；SAF）結構。歸因於SAF結構，鐵磁性層27e抵消鐵磁性層27c的漏磁場對鐵磁性層27a的磁化方向改變的效應，且可減小實質鐵磁性層27c的漏磁場。
磁阻效應元件MTJ可取決於儲存層的磁化方向與參考層的磁化方向之間的相對關係是平行還是逆平行而呈低電阻狀態或高電阻狀態。在實施例中，在不使寫入電流穿過此類磁阻效應元件MTJ的情況下，控制儲存層相對於參考層的磁化方向的磁化方向。具體言之，採用使用藉由使電流穿過佈線SOTL而產生的自旋軌道力矩的寫入方法。
當特定量值的寫入電流Ic0在Y方向上穿過佈線SOTL時，儲存層的磁化方向與參考層的磁化方向之間的相對關係變得平行。在此平行狀態下，磁阻效應元件MTJ的電阻值最低，且磁阻效應元件MTJ經設定為低電阻狀態。此低電阻狀態稱為「P（平行）狀態」，且定義為例如資料「0」的狀態。
此外，當大於寫入電流Ic0的寫入電流Ic1在與寫入電流Ic0相對的方向上穿過佈線SOTL時，儲存層的磁化方向與參考層的磁化方向之間的相對關係變得逆平行。在此逆平行狀態下，磁阻效應元件MTJ的電阻值最高，磁阻效應元件MTJ經設定為高電阻狀態。此高電阻狀態稱為「AP（逆平行）狀態」，且定義為例如資料「1」的狀態。
定義資料「1」及資料「0」的方法不限於上文所提及的實例。舉例而言，P狀態可定義為資料「1」，且AP狀態可定義為資料「0」。
在Z方向上所見的磁阻效應元件MTJ的形狀是橢圓形或圓形。自記憶體單元MC的高密度整合的觀點來看，在Z方向上所見的磁阻效應元件MTJ的形狀較佳為圓形。自減小面積及功耗的觀點來看，在磁阻效應元件MTJ為橢圓形時的短側邊長度及在磁阻效應元件MTJ為圓形時的直徑較佳為100奈米以下。當相對於鐵磁性層27a執行5奈秒以下的高速磁化逆向時，較佳地，磁阻效應元件MTJ的直徑為30奈米以下。當磁阻效應元件MTJ的直徑為30奈米以下時，磁化逆向模式大致變為單一磁域模式或其中未形成明顯磁性壁的磁化逆向模式。因此，實現高速逆向反轉。 1.2操作
接著，將描述根據第一實施例的磁性記憶體裝置的操作。 1.2.1磁性層的各種操作與溫度之間的關係
圖8為示出根據第一實施例的磁性記憶體裝置中的磁性層的各種操作與溫度之間的關係的實例的視圖。
將磁性記憶體裝置1的狀態劃分成例如寫入狀態、讀取狀態以及備用狀態。寫入狀態為其中將資料寫入至記憶體單元陣列10（執行寫入操作）的狀態。讀取狀態為其中自記憶體單元陣列10讀取資料（執行讀取操作）的狀態。備用狀態為其中既不執行寫入操作亦不執行讀取操作的狀態。
在備用狀態或讀取狀態下，磁性層24b的溫度T經設計成小於臨限溫度TA。另一方面，在寫入狀態下，磁性層24b的溫度T經設計成超出臨限溫度TA。從而，磁性層24b的磁性特性可取決於是否正執行寫入操作而改變。具體言之，當未執行寫入操作時，磁性層24b展現反鐵磁性屬性。另一方面，當執行寫入操作時，磁性層24b展現鐵磁性屬性。 1.2.2寫入操作
圖9為示出根據第一實施例的磁性記憶體裝置中的寫入操作的實例的電路圖。在圖9的實例中，示出將資料寫入至多個記憶體單元MC當中的記憶體單元MC＜m,n＞中的情況（0＜m＜M，0＜n＜N）。
當將資料寫入至記憶體單元MC＜m,n＞中時，將電壓VDD或電壓VSS施加至字元線WL＜m＞及寫入位元線WBL＜n＞中的各者。當將電壓VDD施加至字元線WL＜m＞時，將電壓VSS施加至寫入位元線WBL＜n＞。當將電壓VSS施加至字元線WL＜m＞時，將電壓VDD施加至寫入位元線WBL＜n＞。將電壓VDD/2施加至除字元線WL＜m＞以外的所有字元線WL、除寫入位元線WBL＜n＞以外的所有寫入位元線WBL以及所有讀取位元線RBL。
電壓VSS為參考電壓。電壓VSS為例如0伏。電壓VDD（表示電壓VDD與電壓VSS之間的電壓差）為接通切換元件SEL1及切換元件SEL2的電壓。此外，VDD的電位差為可使電流穿過以改變磁阻效應元件MTJ的電阻狀態所處的電壓。VDD/2的電壓差為斷開切換元件SEL1及切換元件SEL2的電壓。
因此，VDD的電壓差產生於字元線WL＜m＞與寫入位元線WBL＜n＞之間。VDD/2的電壓差產生於字元線WL＜m＞與除寫入位元線WBL＜n＞以外的任何寫入位元線WBL之間。VDD/2的電壓差產生於字元線WL＜m＞與任何讀取位元線RBL之間。
此外，VDD/2的電壓差產生於除字元線WL＜m＞以外的任何字元線WL與寫入位元線WBL＜n＞之間。除字元線WL＜m＞以外的任何字元線WL與除寫入位元線WBL＜n＞以外的任何寫入位元線WBL之間不產生電壓差。除字元線WL＜m＞以外的任何字元線WL與任何讀取位元線RBL之間不產生電壓差。
VDD/2的電壓差產生於寫入位元線WBL＜n＞與讀取位元線RBL＜n＞之間。除寫入位元線WBL＜n＞以外的任何寫入位元線WBL與對應讀取位元線RBL之間不產生電壓差。
因此，接通切換元件SEL1＜m,n＞。斷開除切換元件SEL1＜m,n＞以外的所有切換元件SEL1。此外，斷開所有切換元件SEL2。
因此，有可能在不使電流穿過除佈線SOTL＜m,n＞以外的所有佈線SOTL以及所有磁阻效應元件MTJ的情況下使電流穿過佈線SOTL＜m,n＞。
在上文所提及的寫入操作中，記憶體單元MC＜m,n＞的狀態亦稱為選定狀態。記憶體單元MC＜0,n＞至記憶體單元MC＜m-1,n＞、記憶體單元MC＜m+1,n＞至記憶體單元MC＜M,n＞、記憶體單元MC＜m,0＞至記憶體單元MC＜m,n-1＞以及記憶體單元MC＜m,n+1＞至記憶體單元MC＜m,N＞的狀態亦稱為半選定狀態。不處於選定狀態或半選定狀態下的所有記憶體單元MC的狀態亦稱為非選定狀態。
圖10及圖11為示出根據第一實施例的磁性記憶體裝置中的寫入操作的實例的橫截面視圖。圖10及圖11示意性地示出流經選定記憶體單元MC及磁阻效應元件MTJ的磁化方向的電流。圖10對應於在寫入資料「1」時的寫入操作。圖11對應於在寫入資料「0」時的寫入操作。
首先，將參考圖10描述寫入資料「1」的操作。在圖10的實例中，示出寫入電流Ic1自字元線WL（紙表面的右側）流動至寫入位元線WBL（紙表面的左側）的情況。
如上文所描述，接通切換元件SEL1的VDD的電壓差產生於導體層24的兩端處。藉由控制VDD的電壓差，寫入電流Ic1在導體層24中流動。當寫入電流Ic1在導體層24中（特定而言，在非磁性層24c中）流動時，產生試圖使鐵磁性層27a的磁化方向逆平行於鐵磁性層27c的磁化方向的自旋軌道力矩。自旋軌道力矩作用於接近非磁性層24c的鐵磁性層27a。
此外，歸因於在導體層24中流動的寫入電流Ic1，磁性層24b的溫度T超出臨限溫度TA。因此，磁性層24b經歷自反鐵磁體至鐵磁體的相變。因此，磁性層24b產生磁化且亦在磁性層24b外部產生漏磁場SF。磁性層24b的磁化方向不取決於寫入電流Ic1流動的方向。在圖10的實例中，在逆平行於磁性層24b內部的磁化方向的+Y方向上將漏磁場SF施加至鐵磁性層27a。
因此，鐵磁性層27a的磁化方向藉由自旋軌道力矩且藉由漏磁場SF輔助而在逆平行於鐵磁性層27c的磁化方向的方向上逆向。藉由如上文所描述操作，完成資料「1」的寫入操作。
接著，將參考圖11描述寫入資料「0」的操作。在圖11的實例中，示出寫入電流Ic0自寫入位元線WBL（紙表面的左側）流動至字元線WL（紙表面的右側）的情況。
如上文所描述，接通切換元件SEL1的VDD的電壓差產生於導體層24的兩端處。藉由控制VDD的電壓差，寫入電流Ic0在導體層24中流動。當寫入電流Ic0在導體層24中（特定而言，在非磁性層24c中）流動時，產生試圖使鐵磁性層27a的磁化方向平行於鐵磁性層27c的磁化方向的自旋軌道力矩。自旋軌道力矩作用於接近非磁性層24c的鐵磁性層27a。
此外，歸因於在導體層24中流動的寫入電流Ic0，磁性層24b的溫度T超出臨限溫度TA。因此，磁性層24b經歷自反鐵磁體至鐵磁體的相變。因此，磁性層24b產生磁化且亦在磁性層24b外部產生漏磁場SF。磁性層24b的磁化方向不取決於寫入電流Ic0流動的方向。在圖11所示出的實例中，類似於圖10，在逆平行於磁性層24b內部的磁化方向的+Y方向上將漏磁場SF施加至鐵磁性層27a。
因此，鐵磁性層27a的磁化方向藉由自旋軌道力矩且藉由漏磁場SF輔助而在平行於鐵磁性層27c的磁化方向的方向上逆向。藉由如上文所描述操作，完成資料「0」的寫入操作。 1.3與第一實施例相關的效應
在第一實施例中，在具有帶有豎直磁化的磁阻效應元件MTJ的MRAM中，應用利用自旋軌道力矩的寫入方法。在此情況下，需要偏壓磁場作用於磁阻效應元件MTJ。用於產生偏壓磁場的組態可為複雜的裝置結構的原因。根據第一實施例，可藉由產生偏壓磁場同時避免裝置結構的複雜情況來減小寫入操作的負載。在下文中，將描述根據第一實施例的此效應。
佈線SOTL包含耦合至字元線WL的第一部分、耦合至寫入位元線WBL的第二部分以及耦合至讀取位元線RBL的第三部分。磁阻效應元件MTJ耦合於佈線SOTL的第三部分與讀取位元線RBL之間。切換元件SEL1耦合於佈線SOTL的第二部分與寫入位元線WBL之間。切換元件SEL2耦合於磁阻效應元件MTJ與讀取位元線RBL之間。此使得有可能組態應用使用自旋軌道力矩的寫入方法的記憶體單元MC。
佈線SOTL包含磁性層24b。磁性層24b具有含有鐵（Fe）及銠（Rh）的合金。因此，磁性層24b可具有當溫度低於臨限溫度TA時展現反鐵磁性屬性且當溫度超出臨限溫度TA時展現鐵磁性屬性的磁性特性。
磁性層24b更含有選自以下的至少一種元素作為添加劑：銥（Ir）、釕（Ru）、鈀（Pd）、鋨（Os）、鉑（Pt）、金（Au）、銀（Ag）以及銅（Cu），從而將磁性層24b的臨限溫度TA調整至所需層級的溫度。
具體言之，歸因於由在寫入狀態下流動穿過磁性層24b的電流Ic0及電流Ic1中的各者產生的熱，磁性層24b的溫度T經設計成超出臨限溫度TA。因此，漏磁場SF可經產生作為寫入狀態下的偏壓磁場。因此，歸因於自旋軌道力矩，磁性層24b可輔助鐵磁性層27a的磁化方向的逆向。
另一方面，在備用狀態或讀取狀態下，磁性層24b的溫度T經設計成小於臨限溫度TA。由此，在備用狀態或讀取狀態下，有可能防止產生作為偏壓磁場的漏磁場SF。因此，磁性層24b可防止將不必要外部磁場施加至磁阻效應元件MTJ。因此，藉由避免施加不必要的偏壓磁場，可防止磁阻效應元件MTJ的儲存層的保存特性在備用期間的劣化。 2.第二實施例
接著，將描述第二實施例。在第二實施例中，在佈線SOTL中產生磁化的機制不同於在第一實施例中產生磁化的機制。以下描述主要描述不同於第一實施例的組態及操作。對於等效於第一實施例的組態及操作，適當地省略描述。 2.1 磁阻效應元件及周邊佈線的組態
圖12及圖13為示出根據第二實施例的磁阻效應元件及周邊佈線的橫截面結構的實例的橫截面視圖。圖12及圖13分別對應於第一實施例中的圖5及圖6。具體言之，圖12對應於佈線SOTL處於低溫下的情況。圖13對應於佈線SOTL處於高溫下的情況。
在第二實施例中，導體層24'代替導體層24經提供作為佈線SOTL。亦即，導體層24'包含非磁性層24a、磁性層24b'以及非磁性層24c。非磁性層24a及非磁性層24c的組態與第一實施例中的非磁性層24a及非磁性層24c的組態相同。元件層27的組態與第一實施例中的元件層27的組態相同。
磁性層24b'設置於非磁性層24a與非磁性層24c之間。磁性層24b'為包含鐵磁性合金的導電膜。磁性層24b'含有選自以下的至少一種磁性元素（3d過渡金屬鐵磁性元素）：鐵（Fe）、鈷（Co）以及鎳（Ni）。磁性層24b'含有選自以下的至少一種稀土元素：鑭（La）、銫（Ce）、鐠（Pr）、釹（Nd）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、銩（Tm）、釔（Yb）以及鎦（Lu）。磁性層24b'可為含有磁性元素及稀土元素的合金的單層膜。
當磁性層24b'為單層膜時，磁性層24b'具有非晶形結構。磁性層24b'可為其中含有磁性元素的層及含有稀土元素的層以此次序堆疊的堆疊膜。當磁性層24b'為堆疊膜時，磁性層24b'當中含有至少一種稀土元素的層具有非晶形結構。如上文所描述，藉由具有非晶形結構，磁性層24b'經設計成具有高電阻。自防止電流分流的觀點來看，磁性層24b'較佳地具有帶有高電阻的薄膜。磁性層24b'的膜厚度較佳地為2奈米以上且10奈米以下。
磁性層24b'的磁性特性在臨限溫度TB作為邊界的情況下改變。亦即，臨限溫度TB為磁性層24b'的補償溫度。具體言之，如圖12中所示出，當磁性層24b'的溫度T小於臨限溫度TB（T＜TB）時，磁性層24b'的淨飽和磁化Ms變得幾乎為零。因此，磁性層24b'在磁性層24b外部不產生漏磁場SF。因此，漏磁場SF未施加至鐵磁性層27a。
另一方面，如圖13中所示出，當磁性層24b'的溫度T超出臨限溫度TB（T＞TB）時，磁性層24b'的淨飽和磁化顯著大於零。歸因於（例如）形狀異向性，磁性層24b'的磁化方向沿著Y方向穩定。磁性層24b'的磁化方向根據在磁性層24b'中流動的電流的方向而逆向。亦即，磁性層24b'在磁性層24b'的延伸方向（±Y方向）上具有易於磁化的軸向方向。磁性層24b'在磁性層24b'外部產生漏磁場SF。因此，漏磁場SF施加至鐵磁性層27a。
施加至鐵磁性層27a的漏磁場SF的方向逆平行於磁性層24b'的磁化方向。非磁性層24c中產生的自旋軌道力矩作用於鐵磁性層27a。當施加預定量值的漏磁場SF且預定量值的自旋軌道力矩起作用時，如同在第一實施例中，鐵磁性層27a的磁化方向經組態以逆向。
藉由調節磁性層24b'的組成達成如上文所描述的磁性層24b'的磁性特性。
圖14為示出根據第二實施例的磁性層的組成與飽和磁化之間的關係的實例的視圖。圖15為示出根據第二實施例的磁性層的組成與矯頑磁性之間的關係的實例的視圖。在圖14及圖15中，當磁性層24b'中含有的磁性元素TM及稀土元素RE的組成由RE xTM (100-x)表示時，在橫軸上示出稀土元素的組成比x。在圖14中，藉由線Le1示出淨飽和磁化Ms相對於組成比x的改變。在圖15中，藉由線Le2及線Le3示出矯頑磁性（Hc）相對於組成比x的改變。
如線Le1所示出，隨著稀土元素的組成比x接近x0，淨飽和磁化Ms變得較小。當組成比x為x0時，淨飽和磁化Ms變為零。
如線Le2及線Le3所示出，矯頑磁性Hc隨著稀土元素的組成物比x接近x0而增加。當組成比x為x0時，矯頑磁性Hc發散。
具有此組合物比x0的磁性層24b'的組成亦稱為補償組成。使得磁性層24b'變成補償組成的組成物比x0可例如在20原子%以上且30原子%以下的範圍內實現，在概念上，補償組成是更佳的。然而，自可控性的觀點來看，組成可經設定為使得鐵磁性元素的組成略微地大於補償組成。 2.2磁性層的各種操作與溫度之間的關係
圖16為示出根據第二實施例的磁性記憶體裝置中的磁性層的各種操作與溫度之間的關係的實例的視圖。圖16對應於第一實施例中的圖8。
在備用狀態或讀取狀態下，磁性層24b'的溫度T經設計成小於臨限溫度TB。另一方面，在寫入狀態下，磁性層24b'的溫度T經設計成超出臨限溫度TB。因此，磁性層24b'可取決於是否執行寫入操作而改變淨飽和磁化Ms。具體言之，當未執行寫入操作時，磁性層24b'的淨飽和磁化Ms幾乎為零。另一方面，當執行寫入操作時，磁性層24b'的淨飽和磁化Ms顯著大於零。 2.3寫入操作
圖17及圖18為示出根據第二實施例的磁性記憶體裝置中的寫入操作的實例的橫截面視圖。圖17及圖18分別對應於第一實施例中的圖10及圖11。具體言之，圖17對應於在寫入資料「1」時的寫入操作。圖18對應於在寫入資料「0」時的寫入操作。
首先，將參考圖17描述寫入資料「1」的操作。在圖17的實例中，示出寫入電流Ic1自字元線WL（紙表面的右側）流動至寫入位元線WBL（紙表面的左側）的情況。
如上文所描述，接通切換元件SEL1的VDD的電壓差產生於導體層24'的兩端處。藉由控制VDD的電壓差，寫入電流Ic1在導體層24'中流動。當寫入電流Ic1在導體層24'中（特定而言，在非磁性層24c中）流動時，產生試圖使鐵磁性層27a的磁化方向逆平行於鐵磁性層27c的磁化方向的自旋軌道力矩。自旋軌道力矩作用於接近非磁性層24c的鐵磁性層27a。
此外，歸因於在導體層24'中流動的寫入電流Ic1，磁性層24b'的溫度T超出臨限溫度TB。因此，磁性層24b'的淨飽和磁化Ms顯著大於零。因此，磁性層24b'在磁性層24b'外部產生漏磁場SF。磁性層24b'的磁化方向不取決於寫入電流Ic1流動的方向。在圖17的實例中，在逆平行於磁性層24b'內部的磁化方向的+Y方向上將漏磁場SF施加至鐵磁性層27a。
因此，鐵磁性層27a的磁化方向藉由自旋軌道力矩且藉由漏磁場SF輔助而在逆平行於鐵磁性層27c的磁化方向的方向上逆向。藉由如上文所描述操作，完成資料「1」的寫入操作。
接著，將參考圖18描述寫入資料「0」的操作。在圖18的實例中，示出寫入電流Ic0自寫入位元線WBL（紙表面的左側）流動至字元線WL（紙表面的右側）的情況。
如上文所描述，接通切換元件SEL1的VDD的電壓差產生於導體層24的兩端處。藉由控制VDD的電壓差，寫入電流Ic0在導體層24'中流動。當寫入電流Ic0在導體層24'中（特定而言，在非磁性層24c中）流動時，產生試圖使鐵磁性層27a的磁化方向平行於鐵磁性層27c的磁化方向的自旋軌道力矩。自旋軌道力矩作用於接近非磁性層24c的鐵磁性層27a。
此外，歸因於在導體層24'中流動的寫入電流Ic0，磁性層24b'的溫度T超出臨限溫度TB。因此，磁性層24b'的淨飽和磁化Ms顯著大於零。因此，磁性層24b'的淨飽和磁化Ms產生在磁性層24b'外部產生漏磁場SF。磁性層24b'的磁化方向不取決於寫入電流Ic0流動的方向。在圖18所示出的實例中，類似於圖17，在逆平行於磁性層24b'內部的磁化方向的+Y方向上將漏磁場SF施加至鐵磁性層27a。
因此，鐵磁性層27a的磁化方向藉由自旋軌道力矩且藉由漏磁場SF輔助而在平行於鐵磁性層27c的磁化方向的方向上逆向。藉由如上文所描述操作，完成資料「0」的寫入操作。 2.4 第二實施例的效應
根據第二實施例，佈線SOTL包含磁性層24b'。磁性層24b'含有選自以下的至少一種磁性元素（3d過渡金屬鐵磁性元素）：鐵（Fe）、鈷（Co）以及鎳（Ni）；以及選自以下的至少一種稀土元素：鑭（La）、銫（Ce）、鐠（Pr）、釹（Nd）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、銩（Tm）、釔（Yb）以及鎦（Lu）。因此，磁性層24b'充當具有臨限溫度TB作為補償溫度的鐵磁性材料。
此處，鐵磁性材料為至少由一種稀土元素及一種鐵磁性元素構成的材料，所述稀土元素及所述鐵磁性元素磁耦合使得其磁化的方向彼此相對。具體言之，當磁性層24b'的淨飽和磁化Ms小於臨限溫度TB時，可藉由控制組成而將飽和磁化Ms設定成最小值（幾乎為零）。當磁性層24b'的淨飽和磁化Ms超出臨限溫度TB時，隨著稀土元素側上的飽和磁化Ms藉由溫度特性消失，鐵磁性元素側上的飽和磁化Ms出現。因此，當溫度超出臨限溫度TB時，磁性層24b'的淨飽和磁化Ms具有變得顯著大於初始狀態的特性。具有此類特徵的磁性材料亦稱作稀土鐵磁性材料。稀土鐵磁性材料具有其中淨飽和磁化Ms在室溫下變成零的補償組成且稀土元素的組成比為20原子%以上且30原子%以下。此稀土鐵磁性材料的組成經描述為RE xTM 100-X（20≦X30原子%）。此處，TM為諸如Co、Fe以及Ni的3d鐵磁性元素。RE為稀土元素。實際上，較佳的是選擇初始狀態下稀土鐵磁性材料的組成，使得TM的組成稍微大於補償組成，且淨飽和磁化Ms經略為零以上。
歸因於由在寫入狀態下隨附流動穿過磁性層24b'的電流Ic0或電流Ic1的熱產生或電流干擾，磁性層24b'的溫度T經設計成超出臨限溫度TB。因此，漏磁場SF可經產生作為寫入狀態下的偏壓磁場。因此，歸因於自旋軌道力矩，磁性層24b'可輔助鐵磁性層27a的磁化方向的逆向。
另一方面，在備用狀態或讀取狀態下，磁性層24b'的溫度T經設計成小於臨限溫度TB。由此，在備用狀態或讀取狀態下，有可能防止產生作為偏壓磁場的漏磁場SF。因此，磁性層24b'可防止將不必要外部磁場施加至磁阻效應元件MTJ。因此，如同第一實施例，藉由避免施加不必要的偏壓磁場，可防止磁阻效應元件MTJ的儲存層的保存特性在備用期間的劣化。 3.修改實例
上文所描述的第一實施例及第二實施例不限於以上實例，且各種修改實例為可適用的。
在上文所描述的第一實施例及第二實施例中，已描述其中將由磁性層24b及磁性層24b'產生的漏磁場SF作為偏壓磁場施加至鐵磁性層27a的情況。然而，施加至鐵磁性層27a的偏壓磁場不限於漏磁場SF。舉例而言，可藉由利用磁性層24b及磁性層24b'與鐵磁性層27a之間的交換耦合來產生偏壓磁場。在此情況下，在鐵磁性層27a與非磁性層24c之間的介面處產生偏壓磁場。類似於利用漏磁場SF的偏壓磁場，利用交換耦合的偏壓磁場僅在歸因於伴隨激磁的熱產生而在磁性層24b或磁性層24b'中出現自發磁化時作用於磁阻效應元件MTJ。因此，如同處於備用狀態或讀取狀態下，當磁性層24b不產生熱至磁性層24b超出臨限值溫度TA或磁性層24b'超出臨限溫度TB，可防止將不必要的外部磁場施加至磁阻效應元件MTJ。
在上文所描述的第一實施例及第二實施例中，描述將選擇器應用為應用於切換元件SEL2的兩端型切換元件的情況，但不限於此。舉例而言，二極體可應用於切換元件SEL2。
在上文所描述的第一實施例及第二實施例中，描述了兩端型切換元件應用於切換元件SEL1及切換元件SEL2的情況，但不限於此。舉例而言，如圖19及圖20中所示出，可將三端型切換元件應用於切換元件SEL1及切換元件SEL2。具體言之，例如，可將諸如環繞閘極電晶體（surrounding gate transistor；SGT）的電晶體應用於切換元件SEL1及切換元件SEL2。在此情況下，所有佈線SOTL的第一部分共同連接至源極線SL。源極線SL例如接地。切換元件SEL1＜i, j＞的閘極耦合至字元線WL1＜i, j＞。切換元件SEL2＜i, j＞的閘極耦合至字元線WL2＜i, j＞。以此方式，可在各切換元件SEL1及切換元件SEL2分別由個別字元線WL1及字元線WL2控制時選擇一個記憶體單元MC。
如圖19中所示出，當三端型切換元件應用於切換元件SEL1及切換元件SEL2時，同一記憶體單元MC中的切換元件SEL1及切換元件SEL2可分別耦合至對應寫入位元線WBL及讀取位元線RBL。如圖20中所示出，當三端型切換元件應用於切換元件SEL1及切換元件SEL2時，同一記憶體單元MC中的切換元件SEL1及切換元件SEL2共同耦合至對應位元線BL。
在上文所描述的第一實施例及第二實施例中，描述了切換元件SEL1及切換元件SEL2均為兩端型或三端型的情況，但不限於此。舉例而言，如圖21中所示出，切換元件SEL1及切換元件SEL2可分別具有三端型切換元件及兩端型切換元件。在此情況下，所有佈線SOTL的第一部分共同連接至源極線SL。源極線SL例如接地。切換元件SEL1＜i, j＞的閘極耦合至字元線WL1＜i, j＞。同一記憶體單元MC中的切換元件SEL1及切換元件SEL2分別耦合至對應寫入位元線WBL及讀取位元線RBL。因此，可選擇一個記憶體單元MC。
在上文所描述的第一實施例及第二實施例中，描述了兩個階層式結構L1及階層式結構L2堆疊於半導體基底20上方的情況，但不限於此。舉例而言，三個以上具有相同結構的階層式結構可堆疊於半導體基底20上。此外，舉例而言，一個階層式結構可堆疊於半導體基底20上方。
儘管已描述某些實施例，但此等實施例僅藉助於實例呈現，且並不意欲限制本揭露的範疇。實際上，可以多種其他形式來體現本文所描述的新穎實施例；此外，可在不脫離本揭露的精神的情況下進行本文所描述的實施例的各種省略、替換以及形式的改變。隨附申請專利範圍及其等效物意欲涵蓋將屬於本揭露的範疇及精神內的此類形式或修改。
相關申請的交叉參考 本申請案基於且主張2021年12月13日申請的日本專利申請案第2021-201548號及2022年9月1日申請的美國專利申請案第17/901773號的優先權益，所述申請案的全部內容以引用的方式併入本文中。
1:磁性記憶體裝置 10:記憶體單元陣列 11:列選擇電路 12:行選擇電路 13:解碼電路 14:寫入電路 15:讀取電路 16:電壓產生電路 17:輸入/輸出電路 18:控制電路 20:半導體基底 21_1、21_2、23_1、23_2、24、24'、24_1、24_2、25_1、25_2、26_1、26_2、29_1、29_2:導體層 22_1、22_2、27、27_1、27_2、28_1、28_2:元件層 24a、24c、27b、27d:非磁性層 24b、24b':磁性層 27a、27c、27e:鐵磁性層 ADD:位址 CMD:命令 CNT:控制信號 DAT:資料 Hc:矯頑磁性 H1、H2:磁滯 Ic0、Ic1:寫入電流 Le1、Le2、Le3、IV-IV:線 L1、L2:階層式結構 MC:記憶體單元 Ms:飽和磁化 MTJ:磁阻效應元件 RBL:讀取位元線 SEL1、SEL2:切換元件 SF:漏磁場 SL:源極線 SOTL:佈線 X、Y、Z:方向 T:溫度 TA、TA1、TA2、TB:臨限溫度 v:區域 V1、V2、V3:豎直結構 VDD、VDD/2、VSS:電壓 WBL:寫入位元線 WL:字元線
圖1為示出根據第一實施例的磁性記憶體裝置的組態的實例的方塊圖。 圖2為示出根據第一實施例的記憶體單元陣列的電路組態的實例的電路圖。 圖3為示出根據第一實施例的記憶體單元陣列的平面佈局的實例的平面圖。 圖4為沿著圖3的線IV-IV截取示出根據第一實施例的記憶體單元陣列的橫截面結構的實例的橫截面視圖。 圖5為圖4的區域V的橫截面視圖，示出根據第一實施例的磁阻效應元件及周邊佈線的橫截面結構的實例。 圖6為圖4的區域V的橫截面視圖，示出根據第一實施例的磁阻效應元件及周邊佈線的橫截面結構的實例。 圖7為示出根據第一實施例的磁性層的溫度與飽和磁化之間的關係的實例的視圖。 圖8為示出根據第一實施例的磁性記憶體裝置中的各種操作與磁性層的特性之間的關係的實例的視圖。 圖9為示出根據第一實施例的磁性記憶體裝置中的寫入操作的實例的電路圖。 圖10為示出根據第一實施例的磁性記憶體裝置中的寫入操作的實例的橫截面視圖。 圖11為示出根據第一實施例的磁性記憶體裝置中的寫入操作的實例的橫截面視圖。 圖12為示出根據第二實施例的磁阻效應元件及周邊佈線的橫截面結構的實例的橫截面視圖。 圖13為示出根據第二實施例的磁阻效應元件及周邊佈線的橫截面結構的實例的橫截面視圖。 圖14為示出根據第二實施例的磁性層的組成與飽和磁化之間的關係的實例的視圖。 圖15為示出根據第二實施例的磁性層的組成與矯頑磁性之間的關係的實例的視圖。 圖16為示出根據第二實施例的磁性記憶體裝置中的各種操作與磁性層的特性之間的關係的實例的視圖。 圖17為示出根據第二實施例的磁性記憶體裝置中的寫入操作的實例的橫截面視圖。 圖18為示出根據第二實施例的磁性記憶體裝置中的寫入操作的實例的橫截面視圖。 圖19為示出根據第一修改實例的記憶體單元陣列的電路組態的實例的電路圖。 圖20為示出根據第二修改實例的記憶體單元陣列的電路組態的實例的電路圖。 圖21為示出根據第三修改實例的記憶體單元陣列的電路組態的實例的電路圖。
24:導體層
27:元件層
24a、24c、27b、27d:非磁性層
24b:磁性層
27a、27c、27e:鐵磁性層
MTJ:磁阻效應元件
SOTL:佈線
X、Y、Z:方向
T:溫度
TA:臨限溫度

Claims (20)

  1. 一種磁性記憶體裝置，包括： 第一導體層； 第二導體層； 第三導體層；以及 三端型記憶體單元，耦合至所述第一導體層、所述第二導體層以及所述第三導體層，其中 所述記憶體單元包含： 第四導體層，包含耦合至所述第一導體層的第一部分、耦合至所述第二導體層的第二部分以及耦合至所述第三導體層且位於所述第一部分與所述第二部分之間的第三部分，以及 磁阻效應元件，耦合於所述第三導體層與所述第四導體層之間； 所述第四導體層包含磁性層及設置於所述磁性層與所述磁阻效應元件之間的第一非磁性層；以及 所述磁性層在所述記憶體單元的備用狀態或讀取狀態期間具有第一飽和磁化，且在所述記憶體單元的寫入狀態期間具有大於所述第一飽和磁化的第二飽和磁化。
  2. 如請求項1所述的磁性記憶體裝置，其中 所述磁性層在所述記憶體單元的所述備用狀態或所述讀取狀態期間展現反鐵磁性屬性，且在所述記憶體單元的所述寫入狀態期間展現鐵磁性屬性。
  3. 如請求項2所述的磁性記憶體裝置，其中 所述磁性層的溫度在所述記憶體單元的所述備用狀態或所述讀取狀態期間小於所述磁性層的相變溫度，且在所述記憶體單元的所述寫入狀態期間超出所述相變溫度。
  4. 如請求項2所述的磁性記憶體裝置，其中 所述磁性層包含含有鐵（Fe）及銠（Rh）的合金，且 所述合金中鐵（Fe）的組成為40原子%以上且60原子%以下。
  5. 如請求項4所述的磁性記憶體裝置，其中 所述磁性層更含有選自以下的至少一種元素：銥（Ir）、鈀（Pd）、釕（Ru）、鋨（Os）、鉑（Pt）、金（Au）、銀（Ag）以及銅（Cu）。
  6. 如請求項1所述的磁性記憶體裝置，其中 所述磁性層展現次鐵磁性。
  7. 如請求項6所述的磁性記憶體裝置，其中 所述磁性層的溫度在所述記憶體單元的所述備用狀態或所述讀取狀態期間小於預定溫度，且在所述記憶體單元的所述寫入狀態期間超出所述預定溫度。
  8. 如請求項6所述的磁性記憶體裝置，其中 所述磁性層含有選自以下的至少一種第一元素：鑭（La）、銫（Ce）、鐠（Pr）、釹（Nd）、釤（Sm）、銪（Eu）、釓（Gd）、鋱（Tb）、鏑（Dy）、鈥（Ho）、鉺（Er）、銩（Tm）、釔（Yb）以及鎦（Lu）；以及選自以下的至少一種第二元素：鐵（Fe）、鈷（Co）以及鎳（Ni）。
  9. 如請求項8所述的磁性記憶體裝置，其中 所述磁性層包含含有所述第一元素的第一層及含有所述第二元素的第二層。
  10. 如請求項8所述的磁性記憶體裝置，其中 所述磁性層包含含有所述第一元素及所述第二元素的非晶形合金。
  11. 如請求項1所述的磁性記憶體裝置，其中 所述第一非磁性層含有選自以下的至少一種元素：鉭（Ta）、鎢（W）、釕（Ru）、銠（Rh）、鈀（Pd）、銀（Ag）、銅（Cu）、鋨（Os）、銥（Ir）、鉑（Pt）以及金（Au）。
  12. 如請求項1所述的磁性記憶體裝置，其中 所述第一非磁性層的膜厚度為0.3奈米以上且10奈米以下。
  13. 如請求項1所述的磁性記憶體裝置，其中 所述磁性層的膜厚度為2奈米以上且10奈米以下。
  14. 如請求項1所述的磁性記憶體裝置，其中 所述第四導體層更包含相對於所述磁性層而設置於所述第一非磁性層的相對側上的第二非磁性層。
  15. 如請求項14所述的磁性記憶體裝置，其中 所述第二非磁性層含有選自以下的至少一種元素：鉭（Ta）、鈦（Ti）以及鎢（W）。
  16. 如請求項14所述的磁性記憶體裝置，其中 所述第二非磁性層的膜厚度為0.5奈米以上且5奈米以下。
  17. 如請求項1所述的磁性記憶體裝置，其中 在所述記憶體單元的所述寫入狀態期間，所述磁阻效應元件具有 根據自所述第四導體層的所述第一部分流動至所述第二部分的第一電流的第一電阻值，以及 根據自所述第四導體層的所述第二部分流動至所述第一部分的第二電流的不同於所述第一電阻值的第二電阻值。
  18. 如請求項17所述的磁性記憶體裝置，其中 所述磁阻效應元件包含： 第一鐵磁性層， 第二鐵磁性層，相對於所述第一鐵磁性層而設置於所述第四導體層的相對側上，以及 第三非磁性層，設置於所述第一鐵磁性層與所述第二鐵磁性層之間，且 所述第一鐵磁性層及所述第二鐵磁性層的磁化方向是沿著所述第一鐵磁性層、所述第三非磁性層以及所述第二鐵磁性層的堆疊方向。
  19. 如請求項1所述的磁性記憶體裝置，其中 所述記憶體單元更包含： 第一切換元件，耦合於所述第二導體層與所述第四導體層之間，以及 第二切換元件，耦合於所述第一導體層與所述第三導體層之間。
  20. 如請求項19所述的磁性記憶體裝置，其中 所述第一切換元件為三端型切換元件，且 所述第二切換元件為兩端型切換元件。
TW111144870A 2021-12-13 2022-11-23 磁性記憶體裝置 TW202324402A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021201548A JP2023087260A (ja) 2021-12-13 2021-12-13 磁気メモリデバイス
JP2021-201548 2021-12-13
US17/901,773 2022-09-01
US17/901,773 US20230189662A1 (en) 2021-12-13 2022-09-01 Magnetic memory device

Publications (1)

Publication Number Publication Date
TW202324402A true TW202324402A (zh) 2023-06-16

Family

ID=86694441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111144870A TW202324402A (zh) 2021-12-13 2022-11-23 磁性記憶體裝置

Country Status (4)

Country Link
US (1) US20230189662A1 (zh)
JP (1) JP2023087260A (zh)
CN (1) CN116264778A (zh)
TW (1) TW202324402A (zh)

Also Published As

Publication number Publication date
US20230189662A1 (en) 2023-06-15
JP2023087260A (ja) 2023-06-23
CN116264778A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
CN108538328B (zh) 一种磁性存储器的数据写入方法
US8476723B2 (en) Magnetic element having low saturation magnetization
JP4991155B2 (ja) 半導体記憶装置
US7660153B2 (en) Memory device and memory
CN100524793C (zh) 自旋注入磁随机存取存储器
TWI677119B (zh) 磁性記憶裝置
US7697322B2 (en) Integrated circuits; method for manufacturing an integrated circuit; method for decreasing the influence of magnetic fields; memory module
KR20140113428A (ko) 스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 터널 자기 접합과 이러한 이중 자기 터널 접합을 사용하는 메모리를 제공하기 위한 방법 및 시스템
US20080310215A1 (en) Magnetic random access memory and write method of the same
US10854252B2 (en) Magnetic storage device with a stack of magnetic layers including iron (Fe) and cobalt (co)
US11462680B2 (en) Magnetic storage device
US10937947B2 (en) Magnetic memory device with a nonmagnet between two ferromagnets of a magnetoresistive effect element
JP7204549B2 (ja) 磁気装置
US11316095B2 (en) Magnetic device which improves write error rate while maintaining retention properties
CN115811928A (zh) 磁存储器装置
TW202324402A (zh) 磁性記憶體裝置
CN113380944A (zh) 磁存储装置
JP2020043133A (ja) 磁気記憶装置
JP2020043134A (ja) 磁気記憶装置
US20240079039A1 (en) Magnetic memory device
TWI842408B (zh) 磁性記憶體裝置
JP2023140671A (ja) 磁気記憶装置
JP2022049878A (ja) 磁気記憶装置