CN116264778A - 磁存储器装置 - Google Patents

Abstract

实施例提供了一种改善存储器基元保持特性的磁存储器装置。根据一个实施例，一种磁存储器装置包括第一、第二和第三导体层；以及耦接到第一、第二和第三导体层的存储器基元。存储器基元包括第四导体层和磁阻效应元件。第四导体层分别包括耦接到第一、第二和第三导体层的第一、第二和第三部分。第三部分位于第一和第二部分之间。磁阻效应元件耦接在第三导体层和第四导体层之间。第四导体层包括磁性层以及位于磁性层和磁阻效应元件之间的非磁性层。磁性层在存储器基元的待机状态或读取状态期间具有第一饱和磁化强度，并且在存储器基元的写入状态期间具有大于第一饱和磁化强度的第二饱和磁化强度。

Description

磁存储器装置

相关申请的交叉引用

本申请基于并要求2021年12月13日提交的日本专利申请2021-201548和2022年9月1日提交的美国专利申请17/901773的优先权益，这些申请的全部内容通过引用并入本文中。

技术领域

本文所述的实施例一般地涉及磁存储器装置。

背景技术

使用磁阻效应元件作为存储元件的磁存储器装置是已知的。已经提出了各种方法作为将数据写入磁阻效应元件中的方法。

发明内容

实施例提供了一种改善存储器基元(memory cell)保持特性的磁存储器装置。

一般而言，根据一个实施例，一种磁存储器装置包括：第一导体层；第二导体层；第三导体层；以及三端子型存储器基元，其耦接(couple)到所述第一导体层、所述第二导体层和所述第三导体层。所述存储器基元包括：第四导体层，其包括耦接到所述第一导体层的第一部分、耦接到所述第二导体层的第二部分，以及耦接到所述第三导体层并位于所述第一部分和所述第二部分之间的第三部分；以及磁阻效应元件，其耦接在所述第三导体层和所述第四导体层之间。所述第四导体层包括磁性层以及设置在所述磁性层和所述磁阻效应元件之间的第一非磁性层。所述磁性层在所述存储器基元的待机(standby)状态或读取状态期间具有第一饱和磁化强度，并且在所述存储器基元的写入状态期间具有大于所述第一饱和磁化强度的第二饱和磁化强度。

附图说明

图1是示出根据第一实施例的磁存储器装置的配置示例的框图。

图2是示出根据第一实施例的存储器基元阵列的电路配置示例的电路图。

图3是示出根据第一实施例的存储器基元阵列的平面布局示例的平面图。

图4是沿着图3的线IV-IV截取的截面图，示出了根据第一实施例的存储器基元阵列的截面结构示例。

图5是图4的区域V的截面图，示出了根据第一实施例的磁阻效应元件和外围布线的截面结构示例。

图6是图4的区域V的截面图，示出了根据第一实施例的磁阻效应元件和外围布线的截面结构示例。

图7是示出根据第一实施例的磁性层温度和饱和磁化强度之间的关系示例的视图。

图8是示出根据第一实施例的磁存储器装置中的各种操作和磁性层的特性之间的关系示例的视图。

图9是示出根据第一实施例的磁存储器装置中的写入操作示例的电路图。

图10是示出根据第一实施例的磁存储器装置中的写入操作示例的截面图。

图11是示出根据第一实施例的磁存储器装置中的写入操作示例的截面图。

图12是示出根据第二实施例的磁阻效应元件和外围布线的截面结构示例的截面图。

图13是示出根据第二实施例的磁阻效应元件和外围布线的截面结构示例的截面图。

图14是示出根据第二实施例的磁性层组成和饱和磁化强度之间的关系示例的视图。

图15是示出根据第二实施例的磁性层的组成和矫顽力之间的关系示例的视图。

图16是示出根据第二实施例的磁存储器装置中的各种操作和磁性层的特性之间的关系示例的视图。

图17是示出根据第二实施例的磁存储器装置中的写入操作示例的截面图。

图18是示出根据第二实施例的磁存储器装置中的写入操作示例的截面图。

图19是示出根据第一变形例的存储器基元阵列的电路配置示例的电路图。

图20是示出根据第二变形例的存储器基元阵列的电路配置示例的电路图。

图21是示出根据第三变形例的存储器基元阵列的电路配置示例的电路图。

具体实施方式

在下文中，将参考附图描述一些实施例。在以下描述中，具有相同功能和配置的部件由共同参考标号标示。此外，当区分具有共同参考标号的多个部件时，向该共同参考标号添加后缀以区分这些部件。当不需要区分多个部件时，仅向该多个部件添加共同参考标号，而不添加下标。后缀不限于下标和上标，例如包括表示添加到参考标号末尾的顺序的小写字母、符号和索引。

在本说明书中，磁存储器装置例如是磁阻随机存取存储器(MRAM)。磁存储器装置包括磁阻效应元件作为存储元件。磁阻效应元件是通过磁隧道结(MTJ)具有磁阻效应的可变电阻元件。磁阻效应元件也称为MTJ元件。

1.第一实施例

将描述第一实施例。

1.1配置

首先，将描述根据第一实施例的磁存储器装置的配置。

1.1.1磁存储器装置

图1是示出根据第一实施例的磁存储器装置的配置示例的框图。磁存储器装置1包括存储器基元阵列10、行选择电路11、列选择电路12、解码电路13、写入电路14、读取电路15、电压生成电路16、输入/输出电路17和控制电路18。

存储器基元阵列10是磁存储器装置1中的数据存储器单元。存储器基元阵列10包括多个存储器基元MC。多个存储器基元MC中的每一个与一行和列的组相关联。同一行中的存储器基元MC耦接到同一字线WL，并且同一列中的存储器基元MC耦接到读取位线RBL和写入位线WBL的同一组。

行选择电路11是选择存储器基元阵列10的行的电路。行选择电路11经由字线WL耦接到存储器基元阵列10。从解码电路13向行选择电路11提供地址ADD的解码结果(行地址)。行选择电路11基于地址ADD的解码结果选择对应于该行的字线WL。在下文中，被选择的字线WL被称为选定字线WL。此外，选定字线WL以外的字线WL被称为非选定字线WL。

列选择电路12是选择存储器基元阵列10的列的电路。列选择电路12经由读取位线RBL和写入位线WBL耦接到存储器基元阵列10。从解码电路13向列选择电路12提供地址ADD的解码结果(列地址)。列选择电路12基于地址ADD的解码结果选择对应于该列的读取位线RBL和写入位线WBL。在下文中，被选择的读取位线RBL和被选择的写入位线WBL将分别被称为选定位线RBL和选定位线WBL。此外，选定位线RBL之外的读取位线RBL和选定位线WBL之外的写入位线WBL分别被称为非选定位线RBB和非选定位线WBL。

解码电路13是对来自输入/输出电路17的地址ADD进行解码的解码器。解码电路13将地址ADD的解码结果提供给行选择电路11和列选择电路12。地址ADD包括列地址和行地址。

写入电路14例如包括写入驱动器(未示出)。写入电路14将数据写入存储器基元MC。

读取电路15例如包括感测放大器(未示出)。读取电路15从存储器基元MC读取数据。

电压生成电路16使用从磁存储器装置1的外部(未示出)提供的电源电压来产生用于存储器基元阵列10的各种操作的电压。例如，电压生成电路16产生写入操作所需的各种电压，并将这些电压输出到写入电路14。此外，例如，电压生成电路16产生读取操作所需的各种电压，并将这些电压输出到读取电路15。

输入/输出电路17控制与磁存储器装置1外部的通信。输入/输出电路17将地址ADD从磁存储器装置1的外部传送到解码电路13。输入/输出电路17将命令CMD从磁存储器装置1的外部传送到控制电路18。输入/输出电路17在磁存储器装置1的外部和控制电路18之间传送各种控制信号CNT。输入/输出电路17将数据DAT从磁存储器装置1的外部传送到写入电路14，并将从读取电路15传送的数据DAT输出到磁存储器装置1的外部。

控制电路18例如包括诸如中央处理单元(CPU)的处理器以及只读存储器(ROM)。控制电路18基于控制信号CNT和命令CMD控制磁存储器装置1中的行选择电路11、列选择电路12、解码电路13、写入电路14、读取电路15、电压生成电路16和输入/输出电路17的操作。

1.1.2存储器基元阵列

接下来，将描述根据第一实施例的磁存储器装置的存储器基元阵列的配置。

电路配置

图2是示出根据第一实施例的存储器基元阵列的电路配置示例的电路图。在图2中，字线WL、读取位线RBL和写入位线WBL中的每一者都由包括索引(“<>”)的后缀来被分类和示出。

存储器基元阵列10包括多个存储器基元MC、多条字线WL、多条读取位线RBL和多条写入位线WBL。在图2的示例中，多个存储器基元MC包括(M+1)×(N+1)个存储器基元MC<0,0>、MC<0,1>、……、MC<0,N>、MC<1,0>、……和MC<M,N>(其中M和N是大于等于2的整数)。在图2的示例中，示出了M和N是大于等于2的整数的情况，但本公开不限于此。M和N可以是0或1。多条字线WL包括(M+1)条字线WL<0>、WL<1>、……和WL<M>。多条读取位线RBL包括(N+1)条读取位线RBL<0>、RBL<1>、……和RBL<N>。多条写入位线WBL包括(N+1)条写入位线WBL<0>、WBL<1>、……和WBL<N>。

多个存储器基元MC以矩阵形式布置在存储器基元阵列10中。存储器基元MC与这样的组相关联：该组包括多条读取位线RBL和多条写入位线WBL中的读取位线RBL和写入位线WBL的一组以及多条字线WL中的一条字线WL。也就是说，存储器基元MC<i,j>(0≤i≤M，0≤j≤N)耦接到字线WL<i>、读取位线RBL<j>和写入位线WBL<j>。

存储器基元MC<i,j>是三端子型存储器基元，其包括耦接到字线WL<i>的第一端、耦接到写入位线WBL<j>的第二端和耦接到读取位线RBL<j>的第三端。存储器基元MC<i,j>包括切换元件SEL1<i,j>和SEL2<i,j>、磁阻效应元件MTJ<i,j>和布线SOTL<i,j>。

布线SOTL<i,j>包括第一部分、第二部分以及位于第一部分和第二部分之间的第三部分。布线SOTL<i,j>的第一部分耦接到字线WL<i>。布线SOTL<i,j>的第二部分耦接到写入位线WBL<j>。布线SOTL<i,j>的第三部分耦接到读取位线RBL<j>。切换元件SEL1<i,j>耦接在布线SOTL<i,j>的第二部分和写入位线WBL<j>之间。磁阻效应元件MTJ<i,j>耦接在布线SOTL<i,j>的第三部分和读取位线RBL<j>之间。切换元件SEL2<i,j>耦接在磁阻效应元件MTJ<i,j>和读取位线RBL<j>之间。

切换元件SEL1和SEL2是二端子型切换元件。二端子型切换元件不同于诸如晶体管的三端子型切换元件。SEL1和SEL2分别具有阈值电压Vth1和Vth2。当施加到SEL1和SEL2的电压分别小于阈值电压Vth1和Vth2时，切换元件SEL1和SEL2处于“高电阻”状态或“关断”状态。结果，SEL1和SEL2不导电。当施加到SEL1和SEL2的电压分别等于或高于阈值电压Vth1和Vth2时，SEL1和SEL2的状态变为“低电阻”状态或“导通”状态。结果，SEL1和SEL2导电。更具体地，例如，当施加到对应的存储器基元MC的电压低于阈值电压Vth1和Vth2时，切换元件SEL1和SEL2中的每一者切断电流(进入关断状态)，作为具有大电阻值的绝缘体。当施加到对应的存储器基元MC的电压超过阈值电压Vth1和Vth2时，切换元件SEL1和SEL2中的每一者使电流通过(进入导通状态)，作为具有小电阻值的导体。无论施加在两个端子之间的电压的极性如何(无论流动电流的方向如何)，切换元件SEL1和SEL2根据施加到对应的存储器基元MC的电压的大小来切换是使电流通过还是切断电流。

布线SOTL是存储器基元MC中的电流路径。例如，当切换元件SEL1处于导通状态并且切换元件SEL2处于关断状态时，布线SOTL用作字线WL和写入位线WBL之间的电流路径。此外，例如，当切换元件SEL1处于关断状态并且切换元件SEL2处于导通状态时，布线SOTL的一部分用作字线WL和读取位线RBL之间的电流路径。

磁阻效应元件MTJ是可变电阻元件。磁阻效应元件MTJ可以基于其路径由切换元件SEL1和SEL2控制的电流而在低电阻状态和高电阻状态之间切换电阻值。磁阻效应元件MTJ充当存储元件，该存储元件通过改变其电阻状态以非易失性的方式存储数据。

平面布局

接下来，将描述根据第一实施例的存储器基元阵列的平面布局。在下文中，平行于衬底表面的平面将被称为XY平面。其中相对于衬底表面设置磁存储器装置1的方向是Z方向或向上方向。在XY平面中彼此相交的方向是X方向和Y方向。

图3是示出根据第一实施例的存储器基元阵列的平面布局示例的平面图。在图3中，省略了诸如绝缘体层的结构。

存储器基元阵列10还包括多个竖直(vertical)结构V1、多个竖直结构V2和多个竖直结构V3。多个竖直结构V1中的每一个包括切换元件SEL1。多个竖直结构V2中的每一个包括磁阻效应元件MTJ和切换元件SEL2。

多条写入位线WBL在X方向上布置。多条写入位线WBL中的每一条在Y方向上延伸。

多条字线WL中的每一条设置在多条写入位线WBL之一上方。多条字线WL在Y方向上布置。多条字线WL中的每一条在X方向上延伸。

多条布线SOTL中的每一条设置在多条字线WL之一上方。在平面图中，多条布线SOTL中的每一条具有在Y方向上比在X方向上长的矩形形状。多条布线SOTL中的每一条在Y方向上延伸。在平面图中，多条布线SOTL中的每一条以对应于与一条字线WL和一条写入位线WBL重叠的位置的矩阵形式设置。

多条读取位线RBL中的每一条设置在多条布线SOTL之一上方。多条读取位线RBL在X方向上布置。多条读取位线RBL中的每一条在Y方向上延伸。在平面图中，多条读取位线RBL中的每一条设置在与多条写入位线WBL重叠的位置处。

多个竖直结构V1在Z方向上延伸。在平面图中，多个竖直结构V1具有圆形形状。多个竖直结构V1中的每一个位于一条对应的写入位线WBL和一条对应的布线SOTL之间。也就是说，多个竖直结构V1中的每一个耦接到对应的布线SOTL的第二部分。

多个竖直结构V2在Z方向上延伸。在平面图中，多个竖直结构V2具有圆形形状。多个竖直结构V2中的每一个位于一条对应的读取位线RBL和一条对应的布线SOTL之间。也就是说，多个竖直结构V2中的每一个耦接到对应的布线SOTL的第三部分。

多个竖直结构V3在Z方向上延伸。在平面图中，多个竖直结构V3具有圆形形状。多个竖直结构V3中的每一个位于一条对应的字线WL和一条对应的布线SOTL之间。也就是说，多个竖直结构V3中的每一个耦接到对应的布线SOTL的第一部分。

在上述配置中，一条布线SOTL、耦接到该一条布线SOTL的一个竖直结构V1、一个竖直结构V2和一个竖直结构V3的组用作一个存储器基元MC。

截面结构

接下来，将描述根据第一实施例的存储器基元阵列的截面结构。

图4是沿着图3的线IV-IV截取的截面图，示出了根据第一实施例的存储器基元阵列的截面结构示例。存储器基元阵列10包括半导体衬底20和分层结构(hierarchicalstructure)L1和L2。分层结构L1包括导体层21_1、23_1、24_1、25_1、26_1和29_1以及元件层22_1、27_1和28_1。分层结构L2包括导体层21_2、23_2、24_2、25_2、26_2和29_2以及元件层22_2、27_2和28_2。带有后缀“_x”的配置表示该配置属于分层结构Lx(x是大于等于1的整数)。

分层结构L1和L2在半导体衬底20上方沿Z方向按此顺序堆叠。分层结构L1和L2中的每一者对应于图3所示的平面布局。

可以在半导体衬底20和分层结构L1之间设置诸如行选择电路11和列选择电路12的外围电路。或者，可以不在半导体衬底20和分层结构L1之间形成电路。当不在半导体衬底20和分层结构L1之间形成电路时，浅沟槽隔离(STI)可以形成在位于分层结构L1下方的半导体衬底20的一部分中。

将描述分层结构L1。

导体层21_1设置在半导体衬底20上方。导体层21_2用作写入位线WBL。导体层21_1在Y方向上延伸。

元件层22_1设置在导体层21_1的上表面上。元件层22_1用作切换元件SEL1。

导体层23_1设置在元件层22_1的上表面上。导体层23_1用作接触。元件层22_1和导体层23_1构成竖直结构V1。

导体层24_1设置在导体层23_1的上表面上。导体层24_1用作布线SOTL。与导体层23_1接触的导体层24_1的部分对应于布线SOTL的第二部分。导体层24_1在Y方向上延伸。

导体层25_1设置在与设置导体层23_1的部分不同的导体层24_1的部分的下表面上。与导体层25_1接触的导体层24_1的部分对应于布线SOTL的第一部分。导体层25_1用作接触。导体层25_1构成竖直结构V3。

导体层26_1设置在导体层25_1的下表面上。导体层26_1用作字线WL。导体层26_1在X方向上延伸。

元件层27_1设置在位于设置导体层23_1的部分和设置导体层25_1的部分之间的导体层24_1的部分的上表面上。与元件层27_1接触的导体层24_1的部分对应于布线SOTL的第三部分。元件层27_1用作磁阻效应元件MTJ。

元件层28_1设置在元件层27_1的上表面上。元件层28_1用作切换元件SEL2。元件层27_1和28_1构成竖直结构V2。

导体层29_1设置在元件层28_1的上表面上。导体层29_1用作读取位线RBL。导体层29_1在Y方向上延伸。

利用上述配置，分层结构L1中的导体层24_1的组以及竖直结构V1、V2和V3用作一个存储器基元MC，该存储器基元MC具有分别耦接到导体层21_1、26_1和29_1的三个端子。

分层结构L2具有与分层结构L1相同的配置。也就是说，导体层21_2、23_2、24_2、25_2、26_2和29_2以及元件层22_2、27_2和28_2分别具有与导体层21_1、23_1、24_1、25_1、26_1和29_1以及元件层21_1，27_1和28_1相同的结构和功能。结果，分层结构L2中的导体层24_2的组以及竖直结构V1、V2和V3用作一个存储器基元MC，该存储器基元MC具有分别耦接到导体层21_2、26_2和29_2的三个端子。

1.1.3磁阻效应元件和外围布线

接下来，将描述根据第一实施例的磁存储器装置的磁阻效应元件和外围布线的配置。

图5和图6是图4的区域V的截面图，示出了根据第一实施例的磁阻效应元件和外围布线的截面结构示例。图5对应于布线SOTL处于低温的情况。图6对应于布线SOTL处于高温的情况。

作为布线SOTL的导体层24包括非磁性层24a、磁性层24b和非磁性层24c。元件层27包括铁磁层27a、非磁性层27b、铁磁层27c、非磁性层27d和铁磁层27e。

首先，将描述导体层24的结构细节。

非磁性层24a是非磁性导电膜。非磁性层24a用作磁性层24b的基底层。从提高膜粘附性的观点，非磁性层24a包含钽(Ta)、钨(W)、钛(Ti)、氮化钛(TiN)等。非磁性层24a的膜厚度优选地大于等于0.5纳米且小于等于5纳米。非磁性层24a的膜厚度下限是从导体层24中的膜连续性的观点来确定的。此外，从防止电流分流的观点，非磁性层24a的膜厚度更优选地小于等于3纳米。

磁性层24b设置在非磁性层24a的上表面上。磁性层24b是显示反铁磁性相和铁磁性相之间的可逆磁相变或磁相移的导电膜。磁性层24b例如具有包含铁(Fe)和铑(Rh)的合金(FeRh合金)。在FeRh合金中，铁和铑的组成比(at％)为约50:50，并且发生磁相移(磁相变)。FeRh合金中铁的组成比优选地为50±10at％(大于等于40at％且小于等于60at％)。磁性层24b的组成可以通过能量色散X射线光谱(EDX)、二次离子质谱(SIMS)和荧光X射线在薄膜状态下分析。从防止电流分流和在磁性层24b中产生焦耳热的观点，磁性层24a优选地为具有高电阻的薄膜。磁性层24b的膜厚度优选地大于等于2纳米且小于等于10纳米。

磁性层24b的磁相变以阈值温度TA为边界发生。也就是说，阈值温度TA是磁性层24b的相变温度。具体地，如图5所示，当磁性层24b的温度T低于阈值温度TA(T<TA)时，磁性层24b表现出反铁磁特性。另一方面，如图6所示，当磁性层24b的温度T超过阈值温度TA(T>TA)时，磁性层24b表现出铁磁特性。

当磁性层24b表现出铁磁特性时，磁性层24a的饱和磁化强度(Ms)显著大于零。磁性层24b在磁性层24b的外部产生泄露磁场SF。由于例如形状各向异性，磁性层24b的磁化方向沿Y方向稳定。磁性层24b的磁化方向根据在磁性层24b中流动的电流的方向而被反转。也就是说，磁性层24b在磁性层24b的延伸方向(±Y方向)上具有易于磁化的轴向。另一方面，当磁性层24b表现出反铁磁特性时，磁性层24b的磁矩在内部被抵消。结果，磁性层24b的饱和磁化强度Ms变为零。因此，磁性层24b不会在磁性层24b的外部产生泄露磁场SF。

磁性层24b还可以包含铱(Ir)、钯(Pd)、钌(Ru)、锇(Os)、铂(Pt)、金(Au)、银(Ag)或铜(Cu)作为添加剂。当FeRh合金用于磁性层24b时，优选地通过取代铑(Rh)来添加这些添加剂。通过在磁性层24b中包括添加剂，可以将阈值温度TA调节到期望的值。

此外，磁性层24b可以包含钴(Co)或镍(Ni)作为另外的添加剂。另外的添加剂优选地通过取代铁(Fe)来添加。在包含该另外的添加剂的情况下，磁性层24b可以在铁磁状态下调节饱和磁化强度Ms。结果，可以调节来自磁性层24b的泄露磁场SF的强度。

图7是示出根据第一实施例的磁性层的温度和饱和磁化强度之间的关系示例的视图。在图7中，示出了饱和磁化强度Ms对磁性层24b的温度T的变化的磁滞H1和H2。实线磁滞H1对应于例如磁性层24b不包含添加剂的情况。虚线磁滞H2对应于例如磁性层24b包含添加剂的情况。

如磁滞H1所示，当不含添加剂时，磁性层24b在阈值温度TA1下发生相变。另一方面，如磁滞H2所示，当包含添加剂时，磁性层24b在高于阈值温度TA1的阈值温度TA2下发生相变。通过改变添加剂的组成比(at％)，可以调节阈值温度TA2的水平和铁磁化后的饱和磁化强度Ms。当包含添加剂X的磁性层24b的组成表示为Fe_a(Rh_(1-b)X_b)_(100-a)时，可以在例如大于等于0at％且小于等于0.1at％的范围内调节组成比b。

导体层24的结构细节将再次参考图5和图6进行描述。

非磁性层24c设置在磁性层24b的上表面上。非磁性层24c是由非磁性重金属制成的导电膜。例如，非磁性层24c包含选自钽(Ta)、钨(W)、钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、铜(Cu)、锇(Os)、铱(Ir)、铂(Pt)和金(Au)的至少一种元素。

非磁性层24c是产生自旋轨道转矩(SOT)的层，该自旋轨道转矩主要由非磁性层24c中流动的电流引起的自旋空穴效应导致。为了获得大自旋轨道转矩，需要增加流过非磁性层24c的电流，也就是说，增加电流密度。因此，需要防止电流分流到作为其他层的非磁性层24a和磁性层24b。自旋轨道转矩作用于铁磁层27a。非磁性层24c的膜厚度优选地例如大于等于0.3纳米且小于等于10纳米。从导体层24中的膜连续性的观点，非磁性层24c的膜厚度优选地大于等于1纳米。

接下来，将描述元件层27的结构细节。

铁磁层27a设置在非磁性层24c的上表面上。铁磁层27a是具有铁磁特性的导电膜。铁磁层27a用作存储层。铁磁层27a在垂直于膜表面的方向(Z方向)上具有易于磁化的轴向。

当磁性层24b表现出反铁磁特性时，不向铁磁层27a施加泄露磁场SF。也就是说，当磁性层24b表现出反铁磁特性时，不向铁磁层27a施加偏置磁场。另一方面，当磁性层24b表现出铁磁特性时，向铁磁层27a施加泄露磁场SF。也就是说，当磁性层24b表现出铁磁特性时，向铁磁层27a施加偏置磁场。在非磁性层24c中产生的自旋轨道转矩作用于铁磁层27a。当施加预定大小的泄露磁场SF并且施加预定大小的自旋轨道转矩时，铁磁层27a的磁化方向反转。

铁磁层27a包含铁(Fe)。铁磁层27a还可以包含钴(Co)和镍(Ni)中的至少一种元素。此外，铁磁层27a还可以包含硼(B)。更具体地，例如，铁磁层27a包含钴铁硼(CoFeB)或硼化铁(FeB)。

从增加用于数据保持的存储层的保持能量ΔE的观点，铁磁层27a可以包含层A和层B的堆叠膜。层A是包含选自钴(Co)、铁(Fe)和镍(Ni)的至少一种元素的层。层B是包含选自铂(Pt)、铱(Ir)、钌(Ru)、锇(Os)、钯(Pd)和金(Au)的至少一种元素的层。堆叠膜的示例包括Co/Pt堆叠膜、Co/Ir堆叠膜、Co/Pd堆叠膜等。当(001)取向的氧化镁(MgO)用于非磁性层27b时，堆叠膜还与包含钴铁硼(CoFeB)等的层C(界面层)堆叠。在这种情况下，堆叠膜与非磁性层24c接触，层C与非磁性层27b接触。

非磁性层27b设置在铁磁层27a的上表面上。非磁性层27b是非磁性绝缘膜。非磁性层27b用作隧道势垒层。非磁性层27b设置在铁磁层27a和铁磁层27c之间，并与这两个铁磁层一起形成磁隧道结。此外，当诸如钴铁硼(CoFeB)的初始非晶层用于铁磁层27a和铁磁层27c的界面层时，在铁磁层27a的结晶化处理中，非磁性层27b用作核心种子材料，用于从与铁磁层17a的界面生长结晶膜。这里，初始非晶层在膜沉积之后立即处于非晶状态，并且在退火处理之后结晶化。非磁性层27b具有取向为(001)的NaCl型晶体结构。用于非磁性层27b的化合物的示例包括氧化镁(MgO)。当氧化镁(MgO)用于非磁性层27b时，氧化镁(ZnO)的(001)界面和钴铁硼(CoFeB)的(001)界面彼此对准地生长。因此，钴铁硼(CoFeB)具有(100)取向的体心立方(BCC)结构。当使用(001)取向的氧化镁(MgO)、氧化镁铝(MgAlO)等时，可以不需要钴铁硼(CoFeB)等作为界面层。

铁磁层27c设置在非磁性层27b的上表面上。铁磁层27c是具有铁磁特性的导电膜。铁磁层27c用作参考层。铁磁层27c在垂直于膜表面的方向(Z方向)上具有易于磁化的轴向。铁磁层27c的磁化方向是固定的。在图5的示例中，铁磁层27c的磁化方向指向铁磁层27a。短语“磁化方向是固定的”意味着磁化方向不会由于具有可以反转铁磁层27a的磁化方向的大小的转矩而改变。铁磁层27c例如包括选自钴铂(CoPt)、钴镍(CoNi)和钴钯(CoPd)的至少一种合金膜。也可以使用诸如Co/Pt堆叠膜或Co/Pd堆叠膜的堆叠膜。当(001)取向的MgO用于非磁性层27b时，作为界面层的初始非晶层(例如CoFeB等)用于铁磁层27c。通过堆叠CoPt、CoPd、Co/Pt堆叠膜、Co/Pd堆叠膜等来使用初始非晶层。在这种情况下，铁磁层27c中的含CoFeB的层形成在非磁性层27b侧，与其他层相比，非磁性层27b侧具有更(001)取向的MgO。

非磁性层27d设置在铁磁层27c的上表面上。非磁性层27d是非磁性导电膜。非磁性层27d用作间隔物(spacer)层。例如，非磁性层27d由选自钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钒(V)和铬(Cr)或其合金的元素组成。例如，非磁性层27d的膜厚度小于等于2nm。

铁磁层27e设置在非磁性层27d的上表面上。铁磁层27e是具有铁磁特性的导电膜。铁磁层27e用作移位消除层(shift cancelling layer)。铁磁层27e在垂直于膜表面的方向(Z方向)上具有易于磁化的轴向。铁磁层27e例如包含选自钴铂(CoPt)、钴镍(CoNi)和钴钯(CoPd)的至少一个合金层。铁磁层27e可以是堆叠膜，例如Co/Pt堆叠膜和Co/Pd堆叠膜。

铁磁层27c和铁磁层27e由非磁性层27d反铁磁性耦合。也就是说，铁磁层27c和铁磁层27e被耦合以具有彼此反平行的磁化方向。铁磁层27c、非磁性层27d和铁磁层27e的这种耦合结构被称为合成反铁磁(SAF)结构。由于SAF结构，铁磁层27e抵消了铁磁层27c的泄露磁场对铁磁层27a的磁化方向变化的影响，并且可以减小实质铁磁层27c的泄露磁场。

磁阻效应元件MTJ可以采取低电阻状态或高电阻状态，具体取决于存储层和参考层的磁化方向之间的相对关系是平行的还是反平行的。在该实施例中，控制相对于参考层的磁化方向的存储层的磁化方向，而不使写入电流通过这样的磁阻效应元件MTJ。具体地，采用使用通过使电流通过布线SOTL而产生的自旋轨道转矩的写入方法。

当一定大小的写入电流Ic0在Y方向上通过布线SOTL时，存储层和参考层的磁化方向之间的相对关系变为平行。在该平行状态下，磁阻效应元件MTJ的电阻值最低，并且磁阻效应元件MTJ被设置为低电阻状态。这种低电阻状态被称为“P(平行)状态”，并被定义为例如数据“0”的状态。

此外，当大于写入电流Ic0的写入电流Ic1在与写入电流Ic0相反的方向上通过布线SOTL时，存储层和参考层的磁化方向之间的相对关系变为反平行。在该反平行状态下，磁阻效应元件MTJ的电阻值最高，磁阻效应元件MTJ被设置为高电阻状态。这种高电阻状态被称为“AP(反平行)状态”，并被定义为例如数据“1”的状态。

定义数据“1”和数据“0”的方法不限于上述示例。例如，P状态可以被定义为数据“1”，AP状态可以被定义为数据“0”。

在Z方向上看到的磁阻效应元件MTJ的形状是椭圆形或圆形。从存储器基元MC的高密度集成的观点，在Z方向上看到的磁阻效应元件MTJ的形状优选地为圆形。从减小面积和功耗的观点，当磁阻效应元件MTJ为椭圆形时的短边长度和当磁阻效应元件MTJ为圆形时的直径优选地小于等于100纳米。当相对于铁磁层27a执行小于等于5nsec的高速磁化反转时，磁阻效应元件MTJ的直径优选地小于等于30纳米。当磁阻效应元件MTJ的直径小于等于30nm时，磁化反转模式近似变为单磁畴模式或不形成明确磁壁的磁化反转模式。由此，实现了高速磁化反转。

1.2操作

接下来，将描述根据第一实施例的磁存储器装置的操作。

1.2.1各种操作和磁性层温度之间的关系

图8是示出根据第一实施例的磁存储器装置中的各种操作和磁性层的温度之间的关系示例的视图。

磁存储器装置1的状态被分为例如写入状态、读取状态和待机状态。写入状态是将数据写入存储器基元阵列10(正在执行写入操作)的状态。读取状态是正从存储器基元阵列10读取数据(正在执行读取操作)的状态。待机状态是既不在执行写入操作也不在执行读取操作的状态。

在待机状态或读取状态下，磁性层24b的温度T被设计为低于阈值温度TA。另一方面，在写入状态下，磁性层24b的温度T被设计为超过阈值温度TA。由此，可以根据是否执行正在写入操作来改变磁性层24b的磁特性。具体地，当不在执行写入操作时，磁性层24b表现出反铁磁特性。另一方面，当正在执行写入操作时，磁性层24b表现出铁磁特性。

1.2.2写入操作

图9是示出根据第一实施例的磁存储器装置中的写入操作示例的电路图。在图9的示例中，示出了数据被写入多个存储器基元MC中的存储器基元MC<m,n>的情况(0<m<M，0<n<N)。

当数据被写入存储器基元MC<m,n>时，电压VDD或VSS被施加到字线WL<m>和写入位线WBL<n>中的每一者。当电压VDD被施加到字线WL<m>时，电压VSS被施加到写入位线WBL<n>。当电压VSS被施加到字线WL<m>时，电压VDD被施加到写入位线WBL<n>。电压VDD/2被施加到字线WL<m>之外的所有字线WL、写入位线WBL<n>之外的所有写入位线WBL以及所有读取位线RBL。

电压VSS是参考电压。电压VSS例如为0V。电压VDD(表示电压VDD和电压VSS之间的电压差)是使切换元件SEL1和SEL2导通的电压。此外，VDD电压差是可以使电流通过来改变磁阻效应元件MTJ的电阻状态的电压。VDD/2的电压差是使切换元件SEL1和SEL2关断的电压。

结果，在字线WL<m>和写入位线WBL<n>之间产生VDD电压差。在字线WL<m>和写入位线WBL<n>之外的任何写入位线WBL之间产生VDD/2的电压差。在字线WL<m>和任何读取位线RBL之间产生VDD/2的电压差。

此外，在字线WL<m>之外的任何字线WL和写入位线WBL<n>之间产生VDD/2的电压差。在字线WL<m>之外的任何字线WL和写入位线WBL<n>之外的任何写入位线WBL之间不产生电压差。在字线WL<m>之外的任何字线WL和任何读取位线RBL之间不产生电压差。

在写入位线WBL<n>和读取位线RBL<n>之间产生VDD/2的电压差。在写入位线WBL<n>之外的任何写入位线WBL和对应的读取位线RBL之间不产生电压差。

因此，切换元件SEL1<m,n>被导通。切换元件SEL<m,n>之外的所有切换元件SEL1被关断。此外，所有切换元件SEL2被关断。

因此，可以使电流通过布线SOTL<m,n>，而不使电流通过布线SOTL<m,n>之外的所有布线SOTL和所有磁阻效应元件MTJ。

在上述写入操作中，存储器基元MC<m,n>的状态也被称为选定状态。存储器基元MC<0,n>至MC<m-1,n>、MC<m+1,n>至MC<M,n>、MC<m,0>至MC<m,n-1>、以及MC<m,n+1>至MC<m,N>的状态也被称为半选定状态。不处于选定状态或半选定状态的所有存储器基元MC的状态也被称为非选定状态。

图10和图11是示出根据第一实施例的磁存储器装置中的写入操作示例的截面图。图10和图11示意性地示出了流过选定存储器基元MC的电流和磁阻效应元件MTJ的磁化方向。图10对应于写入数据“1”时的写入操作。图11对应于写入数据“0”时的写入操作。

首先，将参考图10描述写入数据“1”的操作。在图10的示例中，示出了写入电流Ic1从字线WL(纸面右侧)流向写入位线WBL(纸面左侧)的情况。

如上所述，在导体层24的两端产生使切换元件SEL1导通的VDD电压差。通过控制VDD电压差，写入电流Ic1在导体层24中流动。当写入电流Ic1在导体层24中流动，特别是在非磁性层24c中流动时，产生试图使铁磁层27a的磁化方向与铁磁层27c的磁化方向反平行的自旋轨道转矩。自旋轨道转矩作用于靠近非磁性层24c的铁磁层27a。

此外，由于在导体层24中流动的写入电流Ic1，磁性层24b的温度T超过阈值温度TA。结果，磁性层24b发生从反铁磁体到铁磁体的相变。因此，磁性层24b产生磁化，并且还在磁性层24b的外部产生泄露磁场SF。磁性层24b的磁化方向不依赖于写入电流Ic1流动的方向。在图10的示例中，泄露磁场SF在与磁性层24b内部的磁化方向反平行的+Y方向上施加到铁磁层27a。

结果，铁磁层27a的磁化方向通过泄露磁场SF的辅助和自旋轨道转矩而在与铁磁层27c的磁化方向反平行的方向上反转。通过上述操作，数据“1”的写入操作完成。

接下来，将参考图11描述写入数据“0”的操作。在图11的示例中，示出了写入电流Ic0从写入位线WBL(纸面左侧)流向字线WL(纸面右侧)的情况。

如上所述，在导体层24的两端产生使切换元件SEL1导通的VDD电压差。通过控制VDD电压差，写入电流Ic0在导体层24中流动。当写入电流Ic0在导体层24中流动，特别是在非磁性层24c中流动时，产生试图使铁磁层27a的磁化方向与铁磁层27c的磁化方向平行的自旋轨道转矩。该自旋轨道转矩作用于靠近非磁性层24c的铁磁层27a。

此外，由于在导体层24中流动的写入电流Ic0，磁性层24b的温度T超过阈值温度TA。结果，磁性层24b发生从反铁磁体到铁磁体的相变。因此，磁性层24b产生磁化，并且还在磁性层24b的外部产生泄露磁场SF。磁性层24b的磁化方向不依赖于写入电流Ic0流动的方向。在图11所示的示例中，类似于图10，泄露磁场SF在与磁性层24b内部的磁化方向反平行的+Y方向上施加到铁磁层27a。

结果，铁磁层27a的磁化方向通过泄露磁场SF的辅助和自旋轨道转矩而在与铁磁层27c的磁化方向平行的方向上反转。通过上述操作，数据“0”的写入操作完成。

1.3与第一实施例有关的效果

在第一实施例中，在包括具有竖直磁化的磁阻效应元件MTJ的MRAM中，应用利用自旋轨道转矩的写入方法。在这种情况下，需要偏置磁场来作用于磁阻效应元件MTJ。用于产生偏置磁场的配置可能是复杂装置结构的原因。根据第一实施例，可以在避免装置结构的复杂性的同时，通过产生偏置磁场来减小写入操作的负载。在下文中，将描述根据第一实施例的这种效果。

布线SOTL包括耦接到字线WL的第一部分、耦接到写入位线WBL的第二部分和耦接到读取位线RBL的第三部分。磁阻效应元件MTJ耦接在布线SOTL的第三部分和读取位线RBL之间。切换元件SEL1耦接在布线SOTL的第二部分和写入位线WBL之间。切换元件SEL2耦接在磁阻效应元件MTJ和读取位线RBL之间。这使得可以配置应用了使用自旋轨道转矩的写入方法的存储器基元MC。

布线SOTL包括磁性层24b。磁性层24b具有包含铁(Fe)和铑(Rh)的合金。结果，磁性层24b可以具有在温度低于阈值温度TA时表现出反铁磁特性并且在温度超过阈值温度TA时表现出铁磁特性的磁性特性。

磁性层24b还包含选自铱(Ir)、钌(Ru)、钯(Pd)、锇(Os)、铂(Pt)、金(Au)、银(Ag)和铜(Cu)的至少一种元素作为添加剂，从而将磁性层24b的阈值温度TA调节到期望水平的温度。

具体地，由于在写入状态下流过磁性层24b的电流Ic0和Ic1中的每一者产生的热量，磁性层24b的温度T被设计为超过阈值温度TA。结果，可以在写入状态下产生泄露磁场SF作为偏置磁场。因此，磁性层24b可以辅助由自旋轨道转矩引起的铁磁层27a的磁化方向的反转。

另一方面，磁性层24b的温度T被设计为在待机状态或读取状态下低于阈值温度TA。由此，在待机状态或读取状态下，可以防止产生作为偏置磁场的泄露磁场SF。因此，磁性层24b可以防止向磁阻效应元件MTJ施加不必要的外部磁场。因此，通过避免施加不必要的偏置磁场，可以防止在待机期间磁阻效应元件MTJ的存储层的保持特性的劣化。

2.第二实施例

接下来，将描述第二实施例。在第二实施例中，在布线SOTL中产生磁化的机制与第一实施例中的不同。以下描述主要描述与第一实施例不同的配置和操作。对于与第一实施例等效的配置和操作，适当地省略了描述。

2.1磁阻效应元件和外围布线的配置

图12和图13是示出根据第二实施例的磁阻效应元件和外围布线的截面结构示例的截面图。图12和图13分别对应于第一实施例中的图5和图6。具体地，图12对应于布线SOTL处于低温的情况。图13对应于布线SOTL处于高温的情况。

在第二实施例中，设置导体层24'代替导体层24作为布线SOTL。也就是说，导体层24′包括非磁性层24a、磁性层24b'和非磁性层24c。非磁性层24a和非磁性层24c的配置与第一实施例中的非磁性层24a和非磁性层24c的配置相同。元件层27的配置与第一实施例中的元件层27的配置相同。

磁性层24b'设置在非磁性层24a和非磁性层24c之间。磁性层24b'是包括铁磁性合金的导电膜。磁性层24b'包含选自铁(Fe)、钴(Co)和镍(Ni)的至少一种磁性元素(3d过渡金属铁磁元素)。磁性层24b'包含选自镧(La)、铯(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、钇(Yb)和镥(Lu)的至少一种稀土元素。磁性层24b'可以是包含磁性元素和稀土元素的合金的单层膜。

当磁性层24b'是单层膜时，磁性层24b'具有非晶结构。磁性层24b'可以是堆叠膜，在该堆叠膜中，包含磁性元素的层和包含稀土元素的层依此顺序堆叠。当磁性层24b'是堆叠膜时，磁性层24b'中至少包含稀土元素的层具有非晶结构。如上所述，通过具有非晶结构，磁性层24b'被设计为具有高电阻。从防止电流分流的观点，磁性层24b'优选地具有电阻高的薄膜。磁性层24b'的膜厚度优选地大于等于2纳米且小于等于10纳米。

磁性层24b'的磁性特性以阈值温度TB为边界而变化。也就是说，阈值温度TB是磁性层24b'的补偿温度。具体地，如图12所示，当磁性层24b'的温度T低于阈值温度TB(T＜TB)时，磁性层24b'的净饱和磁化强度Ms变为几乎零。结果，磁性层24b'不在磁性层24b的外部产生泄露磁场SF。因此，不向铁磁层27a施加泄露磁场SF。

另一方面，如图13所示，当磁性层24b'的温度T超过阈值温度TB(T＞TB)时，磁性层24b'的净饱和磁化强度Ms显著大于零。由于例如形状各向异性，磁性层24b'的磁化方向沿Y方向稳定。磁性层24b'的磁化方向根据在磁性层24b'中流动的电流的方向而反转。也就是说，磁性层24b'在磁性层24b'的延伸方向(Y方向)上具有易于磁化的轴向。磁性层24b'在磁性层24b'的外部产生泄露磁场SF。因此，向铁磁层27a施加泄露磁场SF。

施加到铁磁层27a的泄露磁场SF的方向与磁性层24b'的磁化方向反平行。在非磁性层24c中产生的自旋轨道转矩作用于铁磁层27a。当施加预定大小的泄露磁场SF并且预定大小的自旋轨道转矩起作用时，与在第一实施例中一样，铁磁层27a的磁化方向被配置为反转。

上述磁性层24b'的磁性特性是通过调节磁性层24b'的组成来实现的。

图14是示出根据第二实施例的磁性层的组成和饱和磁化强度之间的关系示例的视图。图15是示出根据第二实施例的磁性层的组成和矫顽力之间的关系示例的视图。在图14和图15中，当磁性层24b'中包含的磁性元素TM和稀土元素RE的组成用RE_xTM_(100-x)表示时，稀土元素的组成比x在横轴上示出。在图14中，净饱和磁化强度Ms相对于组成比x的变化由线Le1表示。在图15中，矫顽力(Hc)相对于组成比x的变化由线Le2和Le3表示。

如线Le1所示，随着稀土元素的组成比x接近x0，净饱和磁化强度Ms变小。当组成比x为x0时，净饱和磁化强度Ms变为零。

如线Le2和Le3所示，矫顽力Hc随着稀土元素的组成比x接近x0而增加。当组成比x为x0时，矫顽性Hc发散。

具有这种组成比x0的磁性层24b'的组成也被称为补偿组成。使得磁性层24b'变为补偿组成的组成比x0可以在例如大于等于20at％且小于等于30at％的范围内实现。从概念上讲，补偿组成更好。然而，从可控性的观点，可以将组成设置为使得铁磁元件的组成略大于补偿组成。

2.2各种操作和磁性层的温度之间的关系

图16是示出根据第二实施例的磁存储器装置中的各种操作和磁性层的温度之间的关系示例的视图。图16对应于第一实施例中的图8。

在待机状态或读取状态下，磁性层24b'的温度T被设计为低于阈值温度TB。另一方面，在写入状态下，磁性层24b'的温度T被设计为超过阈值温度TB。结果，磁性层24b'可以根据是否执行写入操作来改变净饱和磁化强度Ms。具体地，当不在执行写入操作时，磁性层24b'的净饱和磁化强度Ms几乎为零。另一方面，当正在执行写入操作时，磁性层24b'的净饱和磁化强度Ms显著大于零。

2.3写入操作

图17和图18是示出根据第二实施例的磁存储器装置中的写入操作示例的截面图。图17和图18分别对应于第一实施例中的图10和图11。具体地，图17对应于写入数据“1”时的写入操作。图18对应于写入数据“0”时的写入操作。

首先，将参考图17描述写入数据“1”的操作。在图17的示例中，示出了写入电流Ic1从字线WL(纸面右侧)流向写入位线WBL(纸面左侧)的情况。

如上所述，在导体层24′的两端产生使切换元件SEL1导通的VDD电压差。通过控制VDD电压差，写入电流Ic1在导体层24'中流动。当写入电流Ic1在导体层24'中流动，特别是在非磁性层24c中流动时，产生试图使铁磁层27a的磁化方向与铁磁层27c的磁化方向反平行的自旋轨道转矩。该自旋轨道转矩作用于靠近非磁性层24c的铁磁层27a。

此外，由于在导体层24'中流动的写入电流Ic1，磁性层24b'的温度T超过阈值温度TB。结果，磁性层24b'的净饱和磁化强度Ms显著大于零。因此，磁性层24b'在磁性层24b'的外部产生泄露磁场SF。磁性层24b'的磁化方向不依赖于写入电流Ic1流动的方向。在图17的示例中，泄露磁场SF在与磁性层24b'内部的磁化方向反平行的+Y方向上施加到铁磁层27a。

结果，铁磁层27a的磁化方向通过泄露磁场SF的辅助和自旋轨道转矩而在与铁磁层27c的磁化方向反平行的方向上反转。通过上述操作，数据“1”的写入操作完成。

接下来，将参考图18描述写入数据“0”的操作。在图18的示例中，示出了写入电流Ic0从写入位线WBL(纸面左侧)流向字线WL(纸面右侧)的情况。

如上所述，在导体层24的两端产生使切换元件SEL1导通的VDD电压差。通过控制VDD电压差，写入电流Ic0在导体层24'中流动。当写入电流Ic0在导体层24'中流动，特别是在非磁性层24c中流动时，产生试图使铁磁层27a的磁化方向与铁磁层27c的磁化方向平行的自旋轨道转矩。该自旋轨道转矩作用于靠近非磁性层24c的铁磁层27a。

此外，由于在导体层24'中流动的写入电流Ic0，磁性层24b'的温度T超过阈值温度TB。结果，磁性层24b'的净饱和磁化强度Ms显著大于零。因此，磁性层24b'的净饱和磁化强度Ms在磁性层24b'的外部产生泄露磁场SF。磁性层24b'的磁化方向不依赖于写入电流Ic0流动的方向。在图18所示的示例中，与图17类似，泄露磁场SF在与磁性层24b'内部的磁化方向反平行的+Y方向上施加到铁磁层27a。

结果，铁磁层27a的磁化方向通过泄露磁场SF的辅助和自旋轨道转矩而在与铁磁层27c的磁化方向平行的方向上反转。通过上述操作，数据“0”的写入操作完成。

2.4第二实施例的效果

根据第二实施例，布线SOTL包括磁性层24b'。磁性层24b'包含选自铁(Fe)、钴(Co)和镍(Ni)的至少一种磁性元素(3d过渡金属铁磁元素)，以及选自镧(La)、铯(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、钇(Yb)和镥(Lu)的至少一种稀土元素。结果，磁性层24b'用作具有作为补偿温度的阈值温度TB的铁磁性材料。

这里，铁磁性材料是由磁性耦合的使得其磁化方向彼此相反的至少一种稀土元素和至少一种铁磁元素组成的材料。具体地，当磁性层24b'的净饱和磁化强度Ms低于阈值温度TB时，通过控制组成，可以将饱和磁化强度Ms设置为最小值(几乎为零)。当磁性层24b'的净饱和磁化强度Ms超过阈值温度TB时，由于稀土元素侧的饱和磁化强度Ms因温度特性而消失，因此铁磁元素侧出现饱和磁化强度Ms。结果，当温度超过阈值温度TB时，磁性层24b'的净饱和磁化强度Ms具有变为显著大于初始状态的特性。具有这种特性的磁性材料也称为稀土铁磁性材料。稀土铁磁性材料具有补偿组成，在该补偿组成中，在室温下净饱和磁化强度Ms变为零，并且稀土元素的组成比大于等于20at％且小于等于30at％。这种稀土铁磁性材料的组成被描述为RE_xTM_100-X(20≦X30 at％)。这里，TM是3d铁磁元素，例如Co、Fe和Ni。RE是稀土元素。实际上，优选地，选择初始状态下的稀土铁磁性材料的组成，使得TM的组成略大于补偿组成，并且净饱和磁化强度Ms略大于等于零。

磁性层24b'的温度T被设计为在写入状态下由于伴随流过磁性层24b'的电流Ic0或Ic1的发热或电流干扰而超过阈值温度TB。结果，可以在写入状态下产生泄露磁场SF作为偏置磁场。因此，磁性层24b'可以辅助由自旋轨道转矩引起的铁磁层27a的磁化方向反转。

另一方面，磁性层24b'的温度T被设计为在待机状态或读取状态下低于阈值温度TB。由此，在待机状态或读取状态下，可以防止产生作为偏置磁场的泄露磁场SF。因此，磁性层24b'可以防止向磁阻效应元件MTJ施加不必要的外部磁场。因此，与第一实施例一样，通过避免施加不必要的偏置磁场，可以防止在待机期间磁阻效应元件MTJ的存储层的保持特性劣化。

3.变形例

上述第一实施例和第二实施例不限于上述示例，并且可以应用各种变形例。

在上述第一实施例和第二实施例中，已经描述了从磁性层24b和24b'产生的泄露磁场SF作为偏置磁场施加到铁磁层27a的情况。然而，施加到铁磁层27a的偏置磁场不限于泄露磁场SF。例如，可以通过利用磁性层24b和24b'与铁磁层27a之间的交换耦合来产生偏置磁场。在这种情况下，在铁磁层27a和非磁性层24c之间的界面处产生偏置磁场。与利用泄露磁场SF的偏置磁场类似，利用交换耦合的偏置磁场仅在由于伴随通电的发热而在磁性层24b或磁性层24b'中发生自发磁化时作用于磁阻效应元件MTJ。因此，当磁性层24b如在待机状态或读取状态下一样不发热到磁性层24b超过阈值温度TA或磁性层24b'超过阈值温度TB的程度时，可以防止向磁阻效应元件MTJ施加不必要的外部磁场。

在上述第一实施例和第二实施例中，描述了将选择器应用为应用于切换元件SEL2的二端子型切换元件的情况，但不限于此。例如，二极管可以应用于切换元件SEL2。

在上述第一实施例和第二实施例中，描述了将二端子型切换元件应用于切换元件SEL1和SEL2的情况，但不限于此。例如，如图19和图20所示，三端子型切换元件可以应用于切换元件SEL1和SEL2。具体地，例如，诸如环绕栅极晶体管(SGT)的晶体管可以应用于切换元件SEL1和SEL2。在这种情况下，所有布线SOTL的第一部分共同连接到源极线SL。源极线SL例如接地。切换元件SEL1<i,j>的栅极耦接到字线WL1<i,j>。切换元件SEL2<i,j>的栅极耦接到字线WL2<i,j>。这样，当每个切换元件SEL1和SEL2分别由单独的字线WL1和WL2控制时，可以选择一个存储器基元MC。

如图19所示，当将三端子型切换元件应用于切换元件SEL1和SEL2时，同一存储器基元MC中的切换元件SEL1和SEL2可以分别耦接到对应的写入位线WBL和读取位线RBL。如图20所示，当将三端子型切换元件应用于切换元件SEL1和SEL2时，同一存储器基元MC中的切换元件SEL2和SEL1共同耦接到对应的位线BL。

在上述第一实施例和第二实施例中，描述了切换元件SEL1和SEL2都是二端子型或三端子型的情况，但不限于此。例如，如图21所示，切换元件SEL1和SEL2可以分别具有三端子型和二端子型切换元件。在这种情况下，所有布线SOTL的第一部分共同连接到源极线SL。源极线SL例如接地。切换元件SEL1<i,j>的栅极耦接到字线WL1<i,j>。同一存储器基元MC中的切换元件SEL1和SEL2分别耦接到对应的写入位线WBL和读取位线RBL。结果，可以选择一个存储器基元MC。

在上述第一实施例和第二实施例中，描述了两个分层结构L1和L2堆叠在半导体衬底20上方的情况，但不限于此。例如，具有相同结构的三个或更多个分层结构可以堆叠在半导体衬底20上。此外，例如，一个分层结构可以堆叠在半导体衬底20上方。

尽管已经描述了某些实施例，但这些实施例仅作为示例呈现，并不旨在限制本公开的范围。实际上，本文所述的新颖实施例可以以多种其他形式体现；此外，在不脱离本公开的精神的情况下，可以对本文描述的实施例的形式进行各种省略、替换和改变。所附权利要求及其等价物旨在覆盖落入本公开的范围和精神内的此类形式或修改。

标号说明

1：磁存储器装置

10：存储器基元阵列

11：行选择电路

12：列选择电路

13：解码电路

14：写入电路

15：读取电路

16：电压生成电路

17：输入/输出电路

18：控制电路

20：半导体衬底

21、23、24、25、26、29：导体层

22、27、28：元件层

24a、24c、24d、27b、27d：非磁性层

24b：磁性层

27a、27c、27e：铁磁层

Claims (20)

1.一种磁存储器装置，包括：

第一导体层；

第二导体层；

第三导体层；以及

三端子型存储器基元，其耦接到所述第一导体层、所述第二导体层和所述第三导体层，其中

所述存储器基元包括：

第四导体层，其包括耦接到所述第一导体层的第一部分、耦接到所述第二导体层的第二部分，以及耦接到所述第三导体层并位于所述第一部分和所述第二部分之间的第三部分，以及

磁阻效应元件，其耦接在所述第三导体层和所述第四导体层之间；所述第四导体层包括磁性层以及设置在所述磁性层和所述磁阻效应元件之间的第一非磁性层；以及

所述磁性层在所述存储器基元的待机状态或读取状态期间具有第一饱和磁化强度，并且在所述存储器基元的写入状态期间具有大于所述第一饱和磁化强度的第二饱和磁化强度。

2.根据权利要求1所述的磁存储器装置，其中

所述磁性层在所述存储器基元的所述待机状态或所述读取状态期间表现出反铁磁特性，并且在所述存储器基元的所述写入状态期间表现出铁磁特性。

3.根据权利要求2所述的磁存储器装置，其中

所述磁性层的温度在所述存储器基元的所述待机状态或所述读取状态期间低于所述磁性层的相变温度，并且在所述存储器基元的所述写入状态期间超过所述相变温度。

4.根据权利要求2所述的磁存储器装置，其中

所述磁性层包括包含铁(Fe)和铑(Rh)的合金，以及

所述合金中的铁(Fe)的组成大于等于40at％且小于等于60at％。

5.根据权利要求4所述的磁存储器装置，其中

所述磁性层还包含选自铱(Ir)、钯(Pd)、钌(Ru)、锇(Os)、铂(Pt)、金(Au)、银(Ag)和铜(Cu)的至少一种元素。

6.根据权利要求1所述的磁存储器装置，其中

所述磁性层表现出铁磁性。

7.根据权利要求6所述的磁存储器装置，其中

所述磁性层的温度在所述存储器基元的所述待机状态或所述读取状态期间低于预定温度，并且在所述存储器基元的所述写入状态期间超过所述预定温度。

8.根据权利要求6所述的磁存储器装置，其中

所述磁性层包含选自镧(La)、铯(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、钇(Yb)和镥(Lu)的至少一种第一元素，以及选自铁(Fe)、钴(Co)和镍(Ni)的至少一种第二元素。

9.根据权利要求8所述的磁存储器装置，其中

所述磁性层包括包含所述第一元素的第一层和包含所述第二元素的第二层。

10.根据权利要求8所述的磁存储器装置，其中

所述磁性层包括包含所述第一元素和所述第二元素的非晶合金。

11.根据权利要求1所述的磁存储器装置，其中

所述第一非磁性层包含选自钽(Ta)、钨(W)、钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、铜(Cu)、锇(Os)、铱(Ir)、铂(Pt)和金(Au)的至少一种元素。

12.根据权利要求1所述的磁存储器装置，其中

所述第一非磁性层的膜厚度大于等于0.3纳米且小于等于10纳米。

13.根据权利要求1所述的磁存储器装置，其中

所述磁性层的膜厚度大于等于2纳米且小于等于10纳米。

14.根据权利要求1所述的磁存储器装置，其中

所述第四导体层还包括第二非磁性层，所述第二非磁性层相对于所述磁性层设置在所述第一非磁性层的相对侧上。

15.根据权利要求14所述的磁存储器装置，其中

所述第二非磁性层包含选自钽(Ta)、钛(Ti)和钨(W)的至少一种元素。

16.根据权利要求14所述的磁存储器装置，其中

所述第二非磁性层的膜厚度大于等于0.5纳米且小于等于5纳米。

17.根据权利要求1所述的磁存储器装置，其中

在所述存储器基元的所述写入状态期间，所述磁阻效应元件具有

根据从所述第四导体层的所述第一部分流向所述第二部分的第一电流的第一电阻值，以及

根据从所述第四导体层的所述第二部分流向所述第一部分的第二电流的不同于所述第一电阻值的第二电阻值。

18.根据权利要求17所述的磁存储器装置，其中

所述磁阻效应元件包括：

第一铁磁层，

第二铁磁层，其相对于所述第一铁磁层设置在所述第四导体层的相对侧上，以及

第三非磁性层，其设置在所述第一铁磁层和所述第二铁磁层之间，以及

所述第一铁磁层和所述第二铁磁层的磁化方向沿着所述第一铁磁层、所述第三非磁性层和所述第二铁磁层的堆叠方向。

19.根据权利要求1所述的磁存储器装置，其中

所述存储器基元还包括

第一切换元件，其耦接在所述第二导体层和所述第四导体层之间，以及

第二切换元件，其耦接在所述第一导体层和所述第三导体层之间。

20.根据权利要求19所述的磁存储器装置，其中

所述第一切换元件是三端子型切换元件，以及

所述第二切换元件是二端子型切换元件。

Images