JP2023140671A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2023140671A
JP2023140671A JP2022046633A JP2022046633A JP2023140671A JP 2023140671 A JP2023140671 A JP 2023140671A JP 2022046633 A JP2022046633 A JP 2022046633A JP 2022046633 A JP2022046633 A JP 2022046633A JP 2023140671 A JP2023140671 A JP 2023140671A
Authority
JP
Japan
Prior art keywords
layer
nonmagnetic layer
nonmagnetic
ferromagnetic
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022046633A
Other languages
English (en)
Inventor
英二 北川
Eiji Kitagawa
永ミン 李
Youngmin Eeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022046633A priority Critical patent/JP2023140671A/ja
Priority to US17/942,365 priority patent/US20230309413A1/en
Priority to TW112103874A priority patent/TW202404105A/zh
Publication of JP2023140671A publication Critical patent/JP2023140671A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Abstract

【課題】外部磁場耐性を向上させる。【解決手段】実施形態に係る磁気記憶装置は、磁気抵抗効果素子MTJを含む。磁気抵抗効果素子MTJは、第1強磁性層33と、第2強磁性層35と、積層体37と、第1非磁性層34と、第2非磁性層36と、第3非磁性層38aとを含む。積層体37は、第2強磁性層35に対して第1強磁性層33と反対側に設けられる。第1非磁性層34は、第1強磁性層33と第2強磁性層35との間に設けられる。第2非磁性層36は、第2強磁性層35と積層体37との間に設けられる。第3非磁性層38aは、積層体37に対して第2非磁性層36と反対側に設けられ、金属酸化物を含む。積層体37は、第3非磁性層38aと接し、白金(Pt)を含む第4非磁性層37hを含む。【選択図】図5

Description

本発明の実施形態は、磁気記憶装置に関する。
磁気抵抗効果素子を記憶素子として用いた磁気記憶装置(MRAM:Magnetoresistive Random Access Memory)が知られている。
米国特許第8841139号明細書 米国特許第9793469号明細書 米国特許第10873021号明細書
外部磁場耐性を向上させる。
実施形態に係る磁気記憶装置は、磁気抵抗効果素子を含む。磁気抵抗効果素子は、第1強磁性層と、第2強磁性層と、積層体と、第1非磁性層と、第2非磁性層と、第3非磁性層とを含む。積層体は、第2強磁性層に対して第1強磁性層と反対側に設けられる。第1非磁性層は、第1強磁性層と第2強磁性層との間に設けられる。第2非磁性層は、第2強磁性層と積層体との間に設けられる。第3非磁性層は、積層体に対して第2非磁性層と反対側に設けられ、金属酸化物を含む。積層体は、第3非磁性層と接し、白金(Pt)を含む第4非磁性層を含む。
第1実施形態に係る磁気記憶装置の構成を示すブロック図。 第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を示す回路図。 第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図。 第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図。 第1実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。 第1実施形態に係るシフトキャンセル層の素子加工する前の膜特性と加工後の素子特性との関係を説明するためのダイアグラム。 第2実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。 変形例に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図。 変形例に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図。
以下、実施形態につき図面を参照して説明する。説明に際し、略同一の機能及び構成を有する構成要素については、同一符号を付す。また、以下に示す実施形態は、技術的思想を例示するものである。実施形態は、構成部品の材質、形状、構造、配置等を特定するものではない。実施形態は、種々の変更を加えることができる。
[1]第1実施形態
第1実施形態に係る磁気記憶装置について説明する。第1実施形態に係る磁気記憶装置は、例えば、磁気トンネル接合(MTJ:Magnetic Tunnel Junction)によって磁気抵抗効果(Magnetoresistance effect)を有する素子(MTJ素子)を抵抗変化素子として用いた、垂直磁化方式による磁気記憶装置を含む。MTJ素子を磁気抵抗効果素子(Magnetoresistance effect element)とも称する場合もある。本実施形態を含めて後述する実施形態では、磁気抵抗効果素子としてMTJ素子を適用した場合にて説明を行う。また、説明の便宜上、磁気抵抗効果素子MTJと表記して説明を行う。
[1-1]構成
まず、第1実施形態に係る磁気記憶装置の構成について説明する。
[1-1-1]磁気記憶装置
図1は、第1実施形態に係る磁気記憶装置の構成を示すブロック図である。図1に示すように、磁気記憶装置1は、メモリセルアレイ10、ロウ選択回路11、カラム選択回路12、デコード回路13、書込み回路14、読出し回路15、電圧生成回路16、入出力回路17、及び制御回路18を備えている。
メモリセルアレイ10は、各々が行(row)、及び列(column)の組に対応付けられた複数のメモリセルMCを備えている。具体的には、同一行にあるメモリセルMCは、同一のワード線WLに接続され、同一列にあるメモリセルMCは、同一のビット線BLに接続される。
ロウ選択回路11は、ワード線WLを介してメモリセルアレイ10と接続される。ロウ選択回路11には、デコード回路13からのアドレスADDのデコード結果(ロウアドレス)が供給される。ロウ選択回路11は、アドレスADDのデコード結果に基づいた行に対応するワード線WLを選択状態に設定する。以下において、選択状態に設定されたワード線WLは、選択ワード線WLと言う。また、選択ワード線WL以外のワード線WLは、非選択ワード線WLと言う。
カラム選択回路12は、ビット線BLを介してメモリセルアレイ10と接続される。カラム選択回路12には、デコード回路13からのアドレスADDのデコード結果(カラムアドレス)が供給される。カラム選択回路12は、アドレスADDのデコード結果に基づいた列に対応するビット線BLを選択状態に設定する。以下において、選択状態に設定されたビット線BLは、選択ビット線BLと言う。また、選択ビット線BL以外のビット線BLは、非選択ビット線BLと言う。
デコード回路13は、入出力回路17からのアドレスADDをデコードする。デコード回路13は、アドレスADDのデコード結果を、ロウ選択回路11、及びカラム選択回路12に供給する。アドレスADDは、選択されるカラムアドレス、及びロウアドレスを含む。
書込み回路14は、メモリセルMCへのデータの書込みを行う。書込み回路14は、例えば、書込みドライバ(図示せず)を含む。
読出し回路15は、メモリセルMCからのデータの読出しを行う。読出し回路15は、例えば、センスアンプ(図示せず)を含む。
電圧生成回路16は、磁気記憶装置1の外部(図示せず)から提供された電源電圧を用いて、メモリセルアレイ10の各種の動作のための電圧を生成する。例えば、電圧生成回路16は、書込み動作の際に必要な種々の電圧を生成し、書込み回路14に出力する。また、例えば、電圧生成回路16は、読出し動作の際に必要な種々の電圧を生成し、読出し回路15に出力する。
入出力回路17は、磁気記憶装置1の外部からのアドレスADDを、デコード回路13に転送する。入出力回路17は、磁気記憶装置1の外部からのコマンドCMDを、制御回路18に転送する。入出力回路17は、種々の制御信号CNTを、磁気記憶装置1の外部と、制御回路18と、の間で送受信する。入出力回路17は、磁気記憶装置1の外部からのデータDATを書込み回路14に転送し、読出し回路15から転送されたデータDATを磁気記憶装置1の外部に出力する。
制御回路18は、制御信号CNT及びコマンドCMDに基づいて、磁気記憶装置1内のロウ選択回路11、カラム選択回路12、デコード回路13、書込み回路14、読出し回路15、電圧生成回路16、及び入出力回路17の動作を制御する。
[1-1-2]メモリセルアレイ
次に、第1実施形態に係る磁気記憶装置のメモリセルアレイの構成について図2を用いて説明する。図2は、第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を示す回路図である。図2では、ワード線WLが2つの小文字のアルファベット(“u”及び“d”)と、インデックス(“<>”)と、を含む添え字によって分類されて示されている。
図2に示すように、メモリセルMC(MCu及びMCd)は、メモリセルアレイ10内でマトリクス状に配置され、複数のビット線BL(BL<0>、BL<1>、…、BL<N>)のうちの1本と、複数のワード線WLd(WLd<0>、WLd<1>、…、WLd<M>)及びWLu(WLu<0>、WLu<1>、…、WLu<M>)のうちの1本と、の組に対応付けられる(M及びNは、任意の整数)。すなわち、メモリセルMCd<i、j>(0≦i≦M、0≦j≦N)は、ワード線WLd<i>とビット線BL<j>との間に接続され、メモリセルMCu<i、j>は、ワード線WLu<i>とビット線BL<j>との間に接続される。
なお、添え字の“d”及び“u”はそれぞれ、複数のメモリセルMCのうちの、(例えば、ビット線BLに対して)下方に設けられたもの、及び上方に設けられたもの、を便宜的に識別するものである。メモリセルアレイ10の立体的な構造の例については、後述する。
メモリセルMCd<i、j>は、直列に接続されたスイッチング素子SELd<i、j>及び磁気抵抗効果素子MTJd<i、j>を含む。メモリセルMCu<i、j>は、直列に接続されたスイッチング素子SELu<i、j>及び磁気抵抗効果素子MTJu<i、j>を含む。
スイッチング素子SELは、対応する磁気抵抗効果素子MTJへのデータ書込み及び読出し時において、磁気抵抗効果素子MTJへの電流の供給を制御するスイッチとしての機能を有する。より具体的には、例えば、或るメモリセルMC内のスイッチング素子SELは、当該メモリセルMCに印加される電圧が閾値電圧Vthを下回る場合、抵抗値の大きい絶縁体として電流を遮断し(オフ状態となり)、閾値電圧Vthを上回る場合、抵抗値の小さい導電体として電流を流す(オン状態となる)。すなわち、スイッチング素子SELは、流れる電流の方向に依らず、メモリセルMCに印加される電圧の大きさに応じて、電流を流すか遮断するかを切替え可能な機能を有する。
スイッチング素子SELは、例えば2端子型のスイッチング素子であってもよい。2端子間に印加する電圧が閾値未満の場合、そのスイッチング素子は”高抵抗”状態、例えば電気的に非導通状態である。2端子間に印加する電圧が閾値以上の場合、スイッチング素子は”低抵抗”状態、例えば電気的に導通状態に変わる。スイッチング素子は、電圧がどちらの極性でもこの機能を有していてもよい。
磁気抵抗効果素子MTJは、スイッチング素子SELによって供給を制御された電流により、抵抗値を低抵抗状態と高抵抗状態とに切替わることができる。磁気抵抗効果素子MTJは、その抵抗状態の変化によってデータを書込み可能であり、書込まれたデータを不揮発に保持し、読出し可能である記憶素子として機能する。
次に、メモリセルアレイ10の断面構造について図3及び図4を用いて説明する。図3及び図4は、第1実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図の一例を示している。図3及び図4はそれぞれ、メモリセルアレイ10を互いに交差する異なる方向から見た断面図である。
図3及び図4に示すように、メモリセルアレイ10は、半導体基板20上に設けられている。以下の説明では、半導体基板20の表面と平行な面をXY平面とし、XY平面に垂直な軸をZ軸とする。また、XY平面内において、ワード線WLに沿う軸をX軸とし、ビット線BLに沿う軸をY軸とする。すなわち、図3及び図4はそれぞれ、メモリセルアレイ10をY軸及びX軸に沿って見た場合の断面図である。
半導体基板20の上面上には、例えば、複数の導電体21が設けられる。複数の導電体21は、導電性を有し、ワード線WLdとして機能する。複数の導電体21は、例えば、Y軸に沿って並んで設けられ、各々がX軸に沿って延びる。なお、図3及び図4では、複数の導電体21が半導体基板20上に設けられる場合について説明したが、これに限られない。例えば、複数の導電体21は、半導体基板20に接することなく、上方に離れて設けられてもよい。
1つの導電体21の上面上には、各々がスイッチング素子SELdとして機能する複数の素子22が設けられる。1つの導電体21の上面上に設けられる複数の素子22は、例えば、X軸に沿って並んで設けられる。すなわち、1つの導電体21の上面には、X軸に沿って並ぶ複数の素子22が共通して接続される。
複数の素子22の各々の上面上には、磁気抵抗効果素子MTJdとして機能する素子23が設けられる。なお、素子23の構成の詳細については、後述する。複数の素子23の各々の上面は、複数の導電体24のいずれか1つに接続される。複数の導電体24は、導電性を有し、ビット線BLとして機能する。複数の導電体24は、例えば、X軸に沿って並んで設けられ、各々がY軸に沿って延びる。すなわち、1つの導電体24には、Y軸に沿って並ぶ複数の素子23が共通して接続される。なお、図3及び図4では、複数の素子23の各々が素子22の上面上、及び導電体24の下面上に接して設けられる場合について説明したが、これに限られない。例えば、複数の素子23の各々は、導電性のコンタクトプラグ(図示せず)を介して、素子22、及び導電体24と接続されていてもよい。
1つの導電体24の上面上には各々がスイッチング素子SELuとして機能する複数の素子25が設けられる。1つの導電体24の上面上に設けられる複数の素子25は、例えば、X軸に沿って並んで設けられる。すなわち、1つの導電体24の上面には、Y軸に沿って並ぶ複数の素子25が共通して接続される。
複数の素子25の各々の上面上には、磁気抵抗効果素子MTJuとして機能する素子26が設けられる。なお、素子26は、例えば、素子23と同等の構成を有する。複数の素子26の各々の上面は、複数の導電体27のいずれか1つに接続される。複数の導電体27は、導電性を有し、ワード線WLuとして機能する。複数の導電体27は、例えば、Y軸に沿って並んで設けられ、各々がX軸に沿って延びる。すなわち、1つの導電体27には、X軸に沿って並ぶ複数の素子26が共通して接続される。なお、図3及び図4では、複数の素子26の各々が素子25の上面上、及び導電体27の下面上に接して設けられる場合について説明したが、これに限られない。例えば、複数の素子26の各々は、導電性のコンタクトプラグ(図示せず)を介して、素子25、及び導電体27と接続されていてもよい。
以上のように構成されることにより、メモリセルアレイ10は、1本のビット線BLに対して、2本のワード線WLd及びWLuの組が対応する構造となる。そして、メモリセルアレイ10は、ワード線WLdとビット線BLとの間にメモリセルMCdが設けられ、ビット線BLとワード線WLuとの間にメモリセルMCuが設けられる。つまり、メモリセルアレイ10は、複数のメモリセルMCがZ軸に沿って異なる高さに設けられる構造を有する。図3及び図4において示されたセル構造においては、メモリセルMCdが下層に対応付けられ、メモリセルMCuが上層に対応付けられる。すなわち、1つのビット線BLに共通に接続される2つのメモリセルMCのうち、ビット線BLの上層に設けられるメモリセルMCは添え字“u”が付されたメモリセルMCuに対応し、下層に設けられるメモリセルMCは添え字“d”が付されたメモリセルMCdに対応する。
[1-1-3]磁気抵抗効果素子
次に、第1実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成について図5を用いて説明する。図5は、第1実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図である。図5では、例えば、図3及び図4に示された磁気抵抗効果素子MTJdをZ軸に垂直な平面(例えば、XZ平面)に沿って切った断面の一例が示される。なお、磁気抵抗効果素子MTJuは、磁気抵抗効果素子MTJdと同等の構成を有するため、その図示が省略される。
図5に示すように、磁気抵抗効果素子MTJは、例えば、トップ層TOP(Top layer)として機能する非磁性層31、キャップ層CAP(Capping layer)として機能する非磁性層32、記憶層SL(Storage layer)として機能する強磁性層33、トンネルバリア層TB(Tunnel barrier layer)として機能する非磁性層34、参照層RL(Reference layer)として機能する積層体35、スペーサ層SP(Spacer layer)として機能する非磁性層36、シフトキャンセル層SCL(Shift cancelling layer)として機能する積層体37、及びバッファ層BUF(Buffer layer)として機能する積層体38を含む。記憶層SL、参照層RL、及びシフトキャンセル層SCLの各々は、一体として強磁性を有する構造体とみなし得る。バッファ層BUFは、一体として非磁性を有する構造体とみなし得る。
磁気抵抗効果素子MTJdは、例えば、ワード線WLd側からビット線BL側に向けて(Z軸方向に)、積層体38、積層体37、非磁性層36、積層体35、非磁性層34、強磁性層33、非磁性層32、及び非磁性層31の順に、複数の膜が積層される。磁気抵抗効果素子MTJuは、例えば、ビット線BL側からワード線WLu側に向けて(Z軸方向に)、積層体38、積層体37、非磁性層36、積層体35、非磁性層34、強磁性層33、非磁性層32、及び非磁性層31の順に、複数の膜が積層される。磁気抵抗効果素子MTJd及びMTJuは、例えば、磁気抵抗効果素子MTJd及びMTJuを構成する磁性体の磁化方向がそれぞれ膜面に対して垂直方向を向く、垂直磁化型のMTJ素子として機能する。なお、磁気抵抗効果素子MTJは、上述の各層31~38の間に、図示しない更なる層を含んでいてもよい。
第1実施形態では、例えば、このような磁気抵抗効果素子MTJに直接書込み電流を流し、この書込み電流によって記憶層SL及び参照層RLにスピントルクを注入し、記憶層SLの磁化方向及び参照層RLの磁化方向を制御するスピン注入書込み方式が採用される。磁気抵抗効果素子MTJは、記憶層SL及び参照層RLの磁化方向の相対関係が平行か反平行かによって、低抵抗状態及び高抵抗状態のいずれかを取ることが出来る。
磁気抵抗効果素子MTJに、図5における矢印A1の方向、即ち記憶層SLから参照層RLに向かう方向に、或る大きさの書込み電流IwAPPを流すと、記憶層SL及び参照層RLの磁化方向の相対関係は、平行になる。この平行状態の場合、磁気抵抗効果素子MTJの抵抗値は最も低くなり、磁気抵抗効果素子MTJは低抵抗状態に設定される。この低抵抗状態は、「P(Parallel)状態」と呼ばれ、例えばデータ“0”の状態と規定される。
また、磁気抵抗効果素子MTJに、図5における矢印A2の方向、即ち参照層RLから記憶層SLに向かう方向(矢印A1と反対方向)に、書込み電流IwAPPより大きい書込み電流IwPAPを流すと、記憶層SL及び参照層RLの磁化方向の相対関係は、反平行になる。この反平行状態の場合、磁気抵抗効果素子MTJの抵抗値は最も高くなり、磁気抵抗効果素子MTJは高抵抗状態に設定される。この高抵抗状態は、「AP(Anti-Parallel)状態」と呼ばれ、例えばデータ“1”の状態と規定される。
次に、磁気抵抗効果素子MTJの各層の構成の詳細について説明する。
非磁性層31は、非磁性の導電体であり、磁気抵抗効果素子MTJの上端とビット線BL又はワード線WLとの電気的な接続性を向上させる上部電極(top electrode)としての機能を有する。非磁性層31は、例えば、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ハフニウム(Hf)、ルテニウム(Ru)、窒化タンタル(TaN)、チタン(Ti)、及び窒化チタン(TiN)から選択される少なくとも1つの元素又は化合物を含む。または前記材料から選択される少なくとも1つの元素又は化合物を含む積層体を含む。
非磁性層32は、非磁性体の層であり、強磁性層33のダンピング定数の上昇を抑制し、書込み電流を低減させる機能を有する。非磁性層32は、例えば、アルカリ土類元素或いは希土類元素および酸素を含むか、実質的にアルカリ土類金属酸化物或いは希土類元素酸化物を含む。一例として、酸素およびマグネシウムを含むか、実質的に酸化マグネシウム(MgO)を含む。同様に、酸素およびアルミニウムを含むか、実質的に酸化アルミニウム(Al)を含む。また、非磁性層32は、これら酸化物の混合物でもよい。すなわち、非磁性層32は、2種類の元素からなる二元化合物に限らず、3種類の元素からなる三元化合物、例えば、酸化マグネシウムアルミニウム(MgAlO)等を含み得る。
強磁性層33は、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性層33は、Z軸に沿って、ビット線BL側、ワード線WL側のいずれかの方向に向かう磁化方向を有する。強磁性層33は、鉄(Fe)、コバルト(Co)、及びニッケル(Ni)のうちの少なくともいずれか1つを含み得る。また、強磁性層33は、ボロン(B)を更に含み得る。より具体的には、例えば、強磁性層33は、鉄コバルトボロン(FeCoB)又はホウ化鉄(FeB)を含み、体心立方系の結晶構造を有し得る。
非磁性層34は、非磁性の絶縁体であり、例えば、酸素およびマグネシウムを含むか、実質的に酸化マグネシウム(MgO)を含む。非磁性層34は、膜面が(001)面に配向したNaCl結晶構造を有し、強磁性層33の結晶化処理において、強磁性層33との界面から結晶質の膜を成長させるための核となるシード材として機能する。非磁性層34は、強磁性層33と積層体35との間に設けられて、これら2つの強磁性層と共に磁気トンネル接合を形成する。
積層体35は、全体として1つの強磁性層とみなすことができ、膜面に垂直な方向に磁化容易軸方向を有する。積層体35は、Z軸に沿って、ビット線BL側、ワード線WL側のいずれかの方向に向かう磁化方向を有する。積層体35の磁化方向は、固定されており、図5の例では、積層体37の方向を向いている。なお、「磁化方向が固定されている」とは、強磁性層33の磁化方向を反転させ得る大きさの電流(スピントルク)によって、磁化方向が変化しないことを意味する。
より具体的には、積層体35は、界面層IL(Interface layer)として機能する強磁性層35a、機能層FL(Function layer)として機能する非磁性層35b、及び主参照層MRL(Main reference layer)35cとして機能する強磁性層35cを含む。例えば、非磁性層36の上面と非磁性層34の下面との間に、強磁性層35c、非磁性層35b、及び強磁性層35aがこの順に積層される。
強磁性層35aは、強磁性の導電体であり、例えば、鉄(Fe)、コバルト(Co)、及びニッケル(Ni)のうちの少なくともいずれか1つを含み得る。また、強磁性層35aは、ボロン(B)を更に含み得る。より具体的には、例えば、強磁性層35aは、鉄コバルトボロン(FeCoB)又はホウ化鉄(FeB)を含み、体心立方系の結晶構造を有し得る。
非磁性層35bは、非磁性の導電体であり、例えば、タンタル(Ta)、ハフニウム(Hf)、タングステン(W)、ジルコニウム(Zr)、モリブデン(Mo)、ニオブ(Nb)、及びチタン(Ti)から選択される少なくとも1つの金属を含む。非磁性層35bは、強磁性層35aと強磁性層35cとの間の交換結合を維持する機能を有する。
強磁性層35cは、例えば、コバルト(Co)と白金(Pt)との多層膜(Co/Pt多層膜)、コバルト(Co)とニッケル(Ni)との多層膜(Co/Ni多層膜)、及びコバルト(Co)とパラジウム(Pd)との多層膜(Co/Pd多層膜)から選択される少なくとも1つの多層膜を含み得る。あるいは少なくともCoを含むCoPt、CoPd、CoNi単層膜、あるいはCo単層膜であってもよい。なお、強磁性層35cを構成する多層膜や単層膜のうち、非磁性層36と接する層は、例えば、コバルト(Co)を含む。
非磁性層36は、非磁性の導電体であり、例えばルテニウム(Ru)、オスミウム(Os)、ロジウム(Rh)、イリジウム(Ir)、バナジウム(V)、及びクロム(Cr)から選択される少なくとも1つの元素を含む。非磁性層36は積層体35の磁化と積層体37の磁化を反平行に結合させる機能を有する。
積層体37は、全体として1つの強磁性層とみなすことができ、膜面に垂直な方向に磁化容易軸方向を有する。積層体37は、Z軸に沿って、ビット線BL側、ワード線WL側のいずれかの方向に向かう磁化方向を有する。積層体37の磁化方向は、積層体35と同様に固定されており、図5の例では、積層体35の方向を向いている。
より具体的には、積層体37は、各々が多層膜ML(Multi-layer)の1つとして機能する強磁性層37a(ML1)、非磁性層37b(ML2)、強磁性層37c(ML3)、非磁性層37d(ML4)、強磁性層37e(ML5)、非磁性層37f(ML6)、強磁性層37g(ML7)、及び非磁性層37h(ML8)を含む。例えば、積層体38の上面と非磁性層36の下面との間に、非磁性層37h、強磁性層37g、非磁性層37f、強磁性層37e、非磁性層37d、強磁性層37c、非磁性層37b、及び強磁性層37aがこの順に積層される。
強磁性層37aは、六方最密充填構造(hcp:Hexagonal close-packed)又は面心立方(fcc:face-centered cubic)系の結晶構造を有する強磁性の導電体であり、例えば、コバルト(Co)を含む。強磁性層35c及び37aは、非磁性層36によって反強磁性的に結合される。すなわち、強磁性層35c(より具体的には、強磁性層35cを構成する多層膜のうち、非磁性層36に接する層)、及び強磁性層37aは、互いに反平行な磁化方向を有するように結合される。このため、図5の例では、強磁性層35c及び37aの磁化方向は、互いに向かい合う方向を向いている。このような強磁性層35c、非磁性層36、及び強磁性層37aの結合構造を、SAF(Synthetic Anti-Ferromagnetic)構造という。
非磁性層37bは、非磁性の導電体であり、白金(Pt)を含む。強磁性層37cは、強磁性の導電体であり、コバルト(Co)を含む。非磁性層37dは、非磁性の導電体であり、白金(Pt)を含む。強磁性層37eは、強磁性の導電体であり、コバルト(Co)を含む。非磁性層37fは、非磁性の導電体であり、白金(Pt)を含む。強磁性層37gは、強磁性の導電体であり、コバルト(Co)を含む。非磁性層37hは、非磁性の導電体であり、白金(Pt)を含む。非磁性層37hは、膜面が(111)面に配向した面心立方系の結晶構造を有する。
なお、図5の例では、積層体37において、強磁性層及び非磁性層の組が4組積層される場合が示されるが、強磁性層及び非磁性層の組は、5組以上積層されてもよいし、2~3組積層されてもよい。すなわち、複数回積層された強磁性層及び非磁性層の組の各々は、コバルト(Co)と白金(Pt)との多層膜を形成し得る。
以上の構成により、積層体37は、積層体35の漏れ磁場が強磁性層33の磁化方向に与える影響を相殺することができる。このため、積層体35の漏れ磁場等によって強磁性層33の磁化の反転し易さに非対称性が発生すること(すなわち、強磁性層33の磁化の方向の反転する際の反転し易さが、一方から他方に反転する場合と、その逆方向に反転する場合とで異なること)が抑制される。
積層体38は、全体として1つの非磁性層とみなすことができ、ビット線BLやワード線WLとの電気的な接続性を向上させる電極としての機能を有する。具体的には、積層体38は、各々がバッファ層BUFの1つとして機能する非磁性層38a(BUF1)、及び非磁性層38b(BUF2)を含む。例えば、半導体基板20と積層体37の下面との間に、非磁性層38b、及び非磁性層38aが、Z軸に沿ってこの順に積層される。
非磁性層38aは、金属酸化膜である。非磁性層38aは、非磁性の導電体であり、電気陰性度が1.8以下の金属の酸化物、例えば、酸化ガドリニウム(GdO)または酸化アルミニウム(AlO)を含む。非磁性層38aの厚さは、例えば1.0nmである。非磁性層38aは、アモルファス構造を有し、かつ白金(Pt)のような貴金属との結合エネルギーが比較的小さい。これにより、非磁性層38aは、非磁性層37hの成膜の際、非磁性層37hの結晶化を促進する機能を有する。
非磁性層38bは、非磁性の導電体であり、窒化チタン(TiN)、窒化ハフニウム(HfN)、窒化ジルコニウム(ZrN)、窒化タンタル(TaN)、及び窒化タングステン(WN)から選択される少なくとも一つの化合物を含む。
[1-2]効果
第1実施形態によれば、磁気抵抗効果素子の外部磁場耐性を向上させることができる。
磁気抵抗効果素子MTJの参照層は、書込み、読出し時および記憶保持時において磁化が反転しないことが必要である。参照層の書込み、読出し時および記憶保持時における誤反転を抑制するためには、参照層に対して反平行に磁気結合させたシフトキャンセル層の異方性磁界を高めることが必要となる。
図6は、第1実施形態に係るシフトキャンセル層の素子加工する前の膜特性と加工後の素子特性との関係を説明するためのダイアグラムである。横軸は、シフトキャンセル層の膜の異方性磁界(Hk)を示している。縦軸は、シフトキャンセル層の膜の保磁力(Hc)を示している。鎖線は、参照層とシフトキャンセル層が反平行を維持したまま反転する素子のフリップ磁場(Hsw)がある値Hsw0と等しくなる線を示している。値Hsw0は、例えば、複数の素子のフリップ磁場(Hsw)が正規分布する場合に、-3σの確率で存在する素子のHswである。鎖線よりも右側では-3σの素子のフリップ磁場(Hsw)は値Hsw0よりも高くなり、鎖線よりも左側では-3σの素子のフリップ磁場(Hsw)は値Hsw0よりも低くなる。図6では、2つのプロットP1及びP2が示される。プロットP1は、バッファ層に金属酸化物を用いない比較例を示している。プロットP1は、素子のフリップ磁場(Hsw)が値Hsw0よりも低い。プロットP2は、第1実施形態に対応している。プロットP2は、プロットP1と比べてシフトキャンセル層の異方性磁界(Hk)が高く、素子のフリップ磁場(Hsw)が値Hsw0よりも高い。このように、第1実施形態によれば、素子加工する前の膜特性としてのシフトキャンセル層の保磁力(Hc)を維持しつつ異方性磁界(Hk)を高めることで、-3σの確率で存在する素子のフリップ磁場(Hsw)を高めることができる。
シフトキャンセル層の異方性磁界は、シフトキャンセル層の結晶性が高まると高くなる。第1実施形態では、シフトキャンセル層と隣接するバッファ層の非磁性層38aに、アモルファス構造を有する、電気陰性度が1.8以下の金属の酸化物を用いている。また、隣接するシフトキャンセル層の非磁性層37hは、白金(Pt)を含む。アモルファス構造の金属酸化物と白金(Pt)との結合エネルギーは小さい。さらに、白金(Pt)は(111)面に優先配向する。このため、アモルファス構造の非磁性層38aに隣接する非磁性層37hでは、白金(Pt)の結晶化が促進される。よって、第1実施形態によれば、結晶性の高いシフトキャンセル層、すなわち異方性磁界の高いシフトキャンセル層を設けることができる。
このように、第1実施形態によれば、異方性磁界の高いシフトキャンセル層を設けることができ、参照層の反転磁場が高くなるため、磁気抵抗効果素子MTJの外部磁場耐性を向上させることができる。
なお、結晶性の高いシフトキャンセル層を設ける方法として、バッファ層に白金(Pt)、ルテニウム(Ru)、イリジウム(Ir)等の層を厚さ2.0nm程度設ける方法も考えられる。第1実施形態では、非磁性層38aの厚さは、例えば1.0nmであり、白金(Pt)、ルテニウム(Ru)、イリジウム(Ir)等の層を厚さ2.0nm程度設ける場合よりも、バッファ層を薄くすることができる。これにより、第1実施形態に係る磁気記憶装置は、磁気抵抗効果素子MTJをより高集積化することができる。
[2]第2実施形態
第2実施形態に係る磁気記憶装置は、第1実施形態に係る磁気記憶装置に対して、磁気抵抗効果素子MTJの積層体38の構成が異なる。以下に、第2実施形態に係る磁気抵抗効果素子について、第1実施形態と異なる点を説明する。
[2-1]構成
[2-1-1]磁気抵抗効果素子
図7は、第2実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図である。第2実施形態に係る磁気抵抗効果素子は、第1実施形態に係る磁気抵抗効果素子に対して、積層体38が非磁性層38cをさらに含む点が異なる。
積層体38は、全体として1つの非磁性層とみなすことができ、ビット線BLやワード線WLとの電気的な接続性を向上させる電極としての機能を有する。具体的には、積層体38は、各々がバッファ層BUFの1つとして機能する非磁性層38a(BUF1)、非磁性層38c(BUF3)、及び非磁性層38b(BUF2)を含む。例えば、半導体基板20と積層体37の下面との間に、非磁性層38b、非磁性層38c、及び非磁性層38aが、Z軸に沿ってこの順に積層される。
非磁性層38cは、非磁性の導電体であり、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、カーボン(C)、シリコン(Si)、及びゲルマニウム(Ge)から選択される少なくとも1つの元素を含む。非磁性層38bは、積層体38の抵抗を低減させる機能を有する。
第2実施形態に係る磁気抵抗効果素子のその他の構成は、第1実施形態と同様である。
[2-2]効果
第2実施形態によれば、第1実施形態と同様に、磁気抵抗効果素子の外部磁場耐性を向上させることができる。さらに、第2実施形態によれば、MR比の低下を抑制できる。
第2実施形態では、アモルファス構造の非磁性層38aの下に、非磁性層38cが設けられる。非磁性層38cが設けられることで、積層体38の抵抗が低減される。これにより、磁気抵抗効果素子MTJの高抵抗状態の抵抗値と、低抵抗状態の抵抗値との比率、すなわちMR比が低下することを抑制できる。
[3]その他
上述の実施形態で述べたメモリセルMCは、磁気抵抗効果素子MTJがスイッチング素子SELの上方に設けられる場合について説明したが、磁気抵抗効果素子MTJがスイッチング素子SELの下方に設けられてもよい。
上述の実施形態では、スイッチング素子SELの上面上に磁気抵抗効果素子MTJが設けられる場合について説明したが、スイッチング素子SELと磁気抵抗効果素子MTJとの間には、導電体が設けられても良い。図8及び図9は、変形例に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図の一例を示している。図8に示す断面は、図3に示した断面に対応している。図9に示す断面は、図4に示した断面に対応している。複数の素子22の各々の上面上には、それぞれ導電体28が設けられる。導電体28は、導電性を有する。複数の導電体28の各々の上面上には、素子23が設けられる。複数の素子25の各々の上面上には、それぞれ導電体29が設けられる。導電体29は、導電性を有する。複数の導電体29の各々の上面上には、素子26が設けられる。変形例に係る磁気記憶装置のその他の構成は、第1実施形態に係る磁気記憶装置と同様である。変形例によっても、第1実施形態または第2実施形態と同様に、磁気抵抗効果素子の外部磁場耐性を向上させることができる。
上述の実施形態では、積層体38が、非磁性層38bを含む場合について説明したが、非磁性層38bは省略されてもよい。例えば、第1実施形態において非磁性層38bが省略された場合、磁気抵抗効果素子MTJの下端は、非磁性層38aとなる。例えば、第2実施形態において非磁性層38bが省略された場合、磁気抵抗効果素子MTJの下端は、非磁性層38cとなる。磁気抵抗効果素子MTJの下端は、上述の実施形態で示した例では、スイッチング素子SELに接続される。磁気抵抗効果素子MTJの下端は、磁気抵抗効果素子MTJがスイッチング素子SELの下方に設けられた場合は、ワード線WLまたはビット線BLに接続される。磁気抵抗効果素子MTJの下端は、磁気抵抗効果素子MTJがスイッチング素子SELの上方に設けられ、かつスイッチング素子SELと磁気抵抗効果素子MTJとの間に導電体が設けられた場合は、導電体に接続される。
本明細書において“接続”は、電気的に接続されている事を示し、例えば間に別の素子を介することを除外しない。また、“電気的に接続される”は、電気的に接続されたものと同様に動作することが可能であれば、絶縁体を介していても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…磁気記憶装置、10…メモリセルアレイ、11…ロウ選択回路、12…カラム選択回路、13…デコード回路、14…書込み回路、15…読出し回路、16…電圧生成回路、17…入出力回路、18…制御回路、20…半導体基板、21…導電体、22,23,25,26…素子、24,27,28,29…導電体、31,32,34,35b,36,37b,37d,37f,37h,38a,38b,38c…非磁性層、33,35a、35c,37a,37c,37e,37g…強磁性層、35,37,38…積層体。

Claims (14)

  1. 磁気抵抗効果素子を備え、
    前記磁気抵抗効果素子は、
    第1強磁性層と、
    第2強磁性層と、
    前記第2強磁性層に対して前記第1強磁性層と反対側に設けられた積層体と、
    前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、
    前記第2強磁性層と前記積層体との間に設けられた第2非磁性層と、
    前記積層体に対して前記第2非磁性層と反対側に設けられ、金属酸化物を含む第3非磁性層と、
    を含み、
    前記積層体は、前記第3非磁性層と接し、白金(Pt)を含む第4非磁性層を含む、
    磁気記憶装置。
  2. 前記第3非磁性層は、ガドリニウム(Gd)またはアルミニウム(Al)を含む、
    請求項1に記載の磁気記憶装置。
  3. 前記第3非磁性層は、電気陰性度が1.8よりも小さい金属元素の酸化物を含む、
    請求項1に記載の磁気記憶装置。
  4. 前記積層体は、
    前記第4非磁性層に対して前記第3非磁性層と反対側において前記第4非磁性層と接する第3強磁性層と、
    前記第3強磁性層に対して前記第4非磁性層と反対側において前記第3強磁性層と接する第5非磁性層と、
    前記第5非磁性層に対して前記第3強磁性層と反対側において前記第5非磁性層と接する第4強磁性層と、
    をさらに含む、
    請求項1に記載の磁気記憶装置。
  5. 前記第5非磁性層は白金(Pt)を含み、
    前記第3強磁性層及び前記第4強磁性層はコバルト(Co)を含む、
    請求項4に記載の磁気記憶装置。
  6. 前記積層体は、
    前記第4非磁性層に対して前記第3非磁性層と反対側において前記第4非磁性層と接する第3強磁性層と、
    前記第3強磁性層に対して前記第4非磁性層と反対側において前記第3強磁性層と接するサブ積層体と、
    をさらに含み、
    前記サブ積層体は、複数の第6非磁性層と、複数の第5強磁性層とを含み、
    前記サブ積層体は、前記第6非磁性層と前記第5強磁性層とが、前記第3強磁性層側から、前記第6非磁性層、前記第5強磁性層の順に積層された組が、複数積層された構造を有する、
    請求項1に記載の磁気記憶装置。
  7. 前記第6非磁性層は白金(Pt)を含み、
    前記第3強磁性層及び前記第5強磁性層はコバルト(Co)を含む、
    請求項6に記載の磁気記憶装置。
  8. 前記磁気抵抗効果素子は、前記第3非磁性層に対して前記積層体と反対側において前記第3非磁性層と接する第7非磁性層をさらに含み、
    前記第7非磁性層は、窒化チタン(TiN)、窒化ハフニウム(HfN)、窒化ジルコニウム(ZrN)、窒化タンタル(TaN)、及び窒化タングステン(WN)から選択される少なくとも一つの化合物を含む、
    請求項1に記載の磁気記憶装置。
  9. 前記磁気抵抗効果素子は、前記第3非磁性層に対して前記積層体と反対側において前記第3非磁性層と接する第8非磁性層をさらに含み、
    前記第8非磁性層は、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、カーボン(C)、シリコン(Si)、及びゲルマニウム(Ge)から選択される少なくとも1つの元素を含む、
    請求項1に記載の磁気記憶装置。
  10. 前記磁気抵抗効果素子は、前記第8非磁性層に対して前記第3非磁性層と反対側において前記第8非磁性層と接する第9非磁性層をさらに含み、
    前記第9非磁性層は、窒化チタン(TiN)、窒化ハフニウム(HfN)、窒化ジルコニウム(ZrN)、窒化タンタル(TaN)、及び窒化タングステン(WN)から選択される少なくとも一つの化合物を含む、
    請求項9に記載の磁気記憶装置。
  11. 前記第3非磁性層はアモルファスである、
    請求項1に記載の磁気記憶装置。
  12. 前記第2非磁性層は、ルテニウム(Ru)、オスミウム(Os)、ロジウム(Rh)、イリジウム(Ir)、バナジウム(V)、及びクロム(Cr)から選択される少なくとも1つの元素を含む、
    請求項1に記載の磁気記憶装置。
  13. 前記第1非磁性層は、酸化マグネシウム(MgO)を含む、
    請求項1に記載の磁気記憶装置。
  14. 基板をさらに含み、
    前記基板の表面に垂直な方向に、前記基板、前記第3非磁性層、前記積層体、前記第2非磁性層、前記第2強磁性層、前記第1非磁性層、前記第1強磁性層の順に設けられた、
    請求項1に記載の磁気記憶装置。
JP2022046633A 2022-03-23 2022-03-23 磁気記憶装置 Pending JP2023140671A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022046633A JP2023140671A (ja) 2022-03-23 2022-03-23 磁気記憶装置
US17/942,365 US20230309413A1 (en) 2022-03-23 2022-09-12 Magnetic memory device
TW112103874A TW202404105A (zh) 2022-03-23 2023-02-03 磁性記憶裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022046633A JP2023140671A (ja) 2022-03-23 2022-03-23 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2023140671A true JP2023140671A (ja) 2023-10-05

Family

ID=88096963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022046633A Pending JP2023140671A (ja) 2022-03-23 2022-03-23 磁気記憶装置

Country Status (2)

Country Link
US (1) US20230309413A1 (ja)
JP (1) JP2023140671A (ja)

Also Published As

Publication number Publication date
US20230309413A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US10515678B2 (en) Magnetic memory devices
TWI677119B (zh) 磁性記憶裝置
US10937947B2 (en) Magnetic memory device with a nonmagnet between two ferromagnets of a magnetoresistive effect element
US10854252B2 (en) Magnetic storage device with a stack of magnetic layers including iron (Fe) and cobalt (co)
US10943632B2 (en) Magnetic storage device
US11316095B2 (en) Magnetic device which improves write error rate while maintaining retention properties
US11563168B2 (en) Magnetic memory device that suppresses diffusion of elements
JP2023140671A (ja) 磁気記憶装置
TWI794931B (zh) 磁性記憶裝置
CN116806114A (zh) 磁存储装置
TW202404105A (zh) 磁性記憶裝置
US10867650B2 (en) Magnetic storage device
US11659773B2 (en) Magnetic memory device and manufacturing method of magnetic memory device
JP2020043134A (ja) 磁気記憶装置
TW202324402A (zh) 磁性記憶體裝置
TW202412346A (zh) 磁性記憶體裝置
JP2022049876A (ja) 磁気記憶装置及び磁気記憶装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106