KR20140113428A - 스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 터널 자기 접합과 이러한 이중 자기 터널 접합을 사용하는 메모리를 제공하기 위한 방법 및 시스템 - Google Patents

스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 터널 자기 접합과 이러한 이중 자기 터널 접합을 사용하는 메모리를 제공하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20140113428A
KR20140113428A KR1020140029119A KR20140029119A KR20140113428A KR 20140113428 A KR20140113428 A KR 20140113428A KR 1020140029119 A KR1020140029119 A KR 1020140029119A KR 20140029119 A KR20140029119 A KR 20140029119A KR 20140113428 A KR20140113428 A KR 20140113428A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
spin
active layer
reference layer
Prior art date
Application number
KR1020140029119A
Other languages
English (en)
Other versions
KR102145271B1 (ko
Inventor
알렉시 바실예비히 크발코브스키
드미트로 아팔코브
모하매드 토우픽 크로운비
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/851,591 external-priority patent/US9105830B2/en
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20140113428A publication Critical patent/KR20140113428A/ko
Application granted granted Critical
Publication of KR102145271B1 publication Critical patent/KR102145271B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 메모리가 설명된다. 자기 메모리는 이중 자기 접합들 및 스핀 궤도 상호작용(SO) 활성층(들)을 포함한다. 각각의 이중 자기 접합들은 제1 기준층, 제1 비자성 스페이서층, 자유층, 제2 비자성 스페이서층, 및 제2 기준층을 포함한다. 자유층은 자성을 가지며, 비자성 스페이서층들 사이에 있다. 비자성 스페이서층들은 대응하는 기준층들과 자유층 사이에 있다. SO 활성층(들)은 각각의 이중 자기 접합의 제1 기준층에 인접한다. SO 활성층(들)은 SO 활성층(들)과 제1 기준층 사이의 방향에 수직인 방향으로 SO 활성층(들)을 통과하여 흐르는 전류에 기인하여 제1 기준층에 SO 토크를 가한다. 제1 기준층은 적어도 SO 토크에 의해 변화될 수 있는 자기 모멘트를 갖는다. 자유층은 이중 자기 접합을 통과하여 구동되는 스핀 전달 쓰기 전류를 이용하여 스위칭 될 수 있다.

Description

스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 터널 자기 접합과 이러한 이중 자기 터널 접합을 사용하는 메모리를 제공하기 위한 방법 및 시스템{Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions}
본 발명은 자기 접합 및 자기메모리에 관한 것으로, 특히 스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 자기 접합 및 이를 사용한 자기 메모리에 관한 것이다.
자기 메모리, 특히 자기 램들(Magnetic Random Access Memories: MRAMs)은 높은 읽기/쓰기 속도, 뛰어난 내구성, 비휘발성 및 동작 시의 낮은 전력 소모 등의 잠재력 때문에 점점 더 주목받고 있다. 자기 메모리는 자기 물질들을 정보 저장매체로 이용하여 정보를 저장할 수 있다. 자기 메모리의 한 종류로 STT-RAM(Spin Transfer Torque Random Access Memory)이 있다. STT-RAM은 자기 접합을 통과하는 전류에 의하여 적어도 일부가 기록된 자기 접합을 이용한다. 자기 접합을 통과하는 스핀 분극된 전류는 자기 접합 내의 자기 모멘트에 스핀 토크를 가한다. 따라서, 스핀 토크에 반응하는 자기 모멘트를 갖는 층(들)은 원하는 상태로 스위칭 될 수 있다.
일 예로, 도 1은 일반적인 STT-RAM에 사용될 수 있는 일반적인 이중 자기 터널 접합(magnetic tunneling junction: MTJ)(10)을 도시한다. 일반적인 이중 MTJ(10)는 일반적으로 하부 콘택(11) 상에 제공되며, 씨드(seed)층(들)(12)을 사용한다. 일반적인 이중 MTJ(10)는 제1 일반적인 반강자성층(antiferromagnetic layer: AFM, 14), 제1 일반적인 피고정층(pinned layer, 16)(또는 기준층(reference layer)), 제1 일반적인 터널링 장벽층(18), 일반적인 자유층(20), 제2 일반적인 터널링 장벽층(22), 제2 일반적인 피고정층(pinned layer)(24), 제2 일반적인 AFM층(26), 및 일반적인 캡핑층(28)을 포함한다. 또한, 상부 콘택(30)이 도시된다.
일반적인 콘택들(11, 30)은 면 수직 전류(current-perpendicular-to-plane: CPP) 방향, 또는 도 1에 도시된 z축으로 전류를 구동하도록 사용된다. 일반적인 씨드층(들)(12)은 일반적으로, AFM층(14)과 같은, 원하는 결정 구조를 갖는 그 다음 층들의 성장을 돕는데 활용된다. 일반적인 터널링 장벽층들(18, 22)은 비자성이며, 일 예로 MgO와 같은 얇은 절연체일 수 있다.
일반적인 피고정층들(16, 24) 및 일반적인 자유층(20)은 자성을 갖는다. 일반적인 기준층들(16, 24)의 자화(17, 25)는 일반적으로 대응되는 AFM층들(14, 26)과의 교환-바이어스 상호작용(exchange-bias interaction)에 의하여 특정 방향으로 고정(fixed)되거나, 피닝된다(pinned). 단일층으로 도시되었으나, 일반적인 피고정층들(16, 24)은 복수의 층을 포함할 수 있다. 일 예로, 일반적인 피고정층들(16 및/또는 24)은 루테늄(Ru) 같은 얇은 도전층을 통하여 반강자성적으로 결합된(coupled) 자성층들을 포함하는 합성 반강자성층(Sythetic AntiFerromagnetic layer: SAF층)일 수 있다. 루테늄(Ru) 박막이 삽입된 복수의 자성층들이 이와 같은 SAF층에 사용될 수 있다. 다른 실시예에서, Ru 막들을 가로지르는 결합은 강자성일 수 있다. 비록 단일 기준층(16 또는 24) 및 단일 터널링 장벽층(18 또는 26)이 사용될 수도 있지만, 만일 기준층들(16, 24)이 이중 상태(기준층들(16, 24)의 자기 모멘트들(17, 25)이 반평행한)로 고정된다면, 이중 MTJ(10)는 향상된 스핀 토크의 이점들을 가질 수 있다. 그러나, 이중 상태의 이중 MTJ(10)는 감소된 자기저항(magnetoresistance)을 가질 수 있다. 이에 반해서, 기준층들(16, 24)이 반-이중(antidual) 상태(기준층들(16, 24)의 자기 모멘트들(17, 25)이 평행한)로 고정된다면, 이중 MTJ(10)는 향상된 자기저항을 가질 수 있다. 이에 더해, 반-이중 상태의 배치에서, 두 기준층들(16, 24)로부터의 스핀 전달 토크의 기여는 서로를 상쇄시킨다(counteract). 결과적으로, 반-이중 상태에서 자유층에 대한 스핀 전달 토크의 진폭은, 이중 상태 또는 심지어 단일 장벽을 갖는 유사한 셀의 그것(자유층에 대한 스핀 전달 토크의 진폭)에 비해 실질적으로 감소될 수 있다. 따라서, 읽기 에러율(이는 읽기 동작 중 비의도적으로 자유층이 스위칭 될 확률이다)은 현저하게 감소될 수 있다. 이는 이중 배치에서 읽기 전류들이 쓰기 전류들에 근접하게 하는 센싱 마진(sensing margin)(이는 감지 증폭기에 의해 허용 가능한 최소한의 읽기 전류와 용납할 수 없는 읽기 에러들을 초래하는 전류 사이의 차이이다)의 현저한 증가를 가능하게 할 수 있다. 이는 또한 MTJ 셀 파라미터들(parameters)에 대한 요건들, 특히 MTJ 셀의 열적 안정성에 대한 요건을 완화할 수 있다. 이는 읽기 에러율이 셀의 열적 안정성에 의존하기 때문이다. 그러나, 이는 또한 스핀 전달에 기반한 스위칭이 보다 큰 쓰기 전류를 요구할 수 있음을 의미한다.
일반적인 자유층(20)은 변경 가능한 자화(21)를 갖는다. 비록 단일의 층으로 도시되었으나, 일반적인 자유층(20)은 또한 복수의 층들을 포함할 수 있다. 일 예로, 자유층(20)은 루테늄(Ru)과 같은 얇은 도전성 층들을 통하여 반강자성적 또는 강자성적으로 결합된 자성층들을 포함하는 합성층일 수 있다. 면 내(in-plane)로 도시되었으나, 일반적인 자유층(20)의 자화(21)는 수직 이방성(perpendicular anisotropic)을 가질 수 있다. 유사하게, 일반적인 피고정층(16)의 자화(17)는 면에 수직일 수 있다.
일반적인 자유층(20)의 자화(21)를 스위치(switch) 하기 위하여, 면에 수직인 방향으로(Z 방향) 전류가 구동된다. 전류 캐리어(carrier)들은 스핀 분극되어, 일반적인 자유층의 자화(21)에 토크를 가한다. 일반적인 이중 MTJ(10)에서, 기준층들(16, 24)로부터의 스핀 토크는 이 층들이 반-이중 상태(자기 모멘트들(17, 25)이 반평행한)에 있을 때 부가(additive)될 수 있을 것이다. 일반적인 자유층(20)의 자기 모멘트(21)에 대한 스핀 전달 토크는 자기 모멘트(21)가 자화 용이축(easy axis)(안정상태)에 평행한 처음에는 작다. 이러한 면에서, 자기 모멘트(21)의 안정한 상태는 또한 스위칭에서의 정체 지점(stagnation point)에 상응한다. 열적 변동들에 기인하여, 자기 모멘트(21)는 일반적인 자유층(20)의 자화 용이축과의 정렬로부터 회전(rotate)할 수 있다. 그러면, 스핀 전달 토크는 더욱 효과적으로 작용할 수 있고, 자유층(20)의 자기 모멘트가 스위치 될 수 있다. 충분한 전류가 상부 콘택(30)으로부터 하부 콘택(11)으로 흐를 때, 일반적인 자유층(20)의 자화(21)는 일반적인 기준층(16)의 자화(17)에 평행하게 스위치 될 수 있다. 충분한 전류가 하부 콘택(11)으로부터 상부 콘택(24)으로 흐를 때, 자유층의 자화(21)는 기준층(16)의 자화(17)에 반평행하게 스위치 될 수 있다. 자기적 배치들(magnetic configurations)의 차이점들은 다른 자기저항들(magnetoresistances)과 이에 따른 일반적인 MTJ(10)의 다른 논리 상태들(예를 들어, 논리 0와 논리 1)에 상응한다.
STT-RAM 어플리케이션들에 사용될 때, 일반적인 MTJ(10)의 자유층(20)은 일반적인 자기 접합(10)의 손상을 방지하고, 전류(미도시)를 공급하는 트랜지스터의 크기를 줄이고, 메모리 동작을 위한 에너지 소비를 줄이기 위해 비교적 상대적으로 낮은 전류에서 스위치 되는 것이 요구된다. 이에 더해, 높은 데이터 속도에서 일반적인 자기 소자(10)를 프로그래밍 하는데 사용하기 위하여 짧은 전류 펄스가 요구된다. 일 예로, 일반적인 자유층(20)의 자화를 보다 빠르게 스위치 하기 위해서는 5-30 ns 이하 정도의 전류 펄스들이 요구된다.
일반적인 MTJ(10)는 스핀 전달(spin transfer)을 사용하여 기록될 수 있고 STT-RAM에 사용될 수 있으나, 이에는 문제점들이 있다. 일 예로, 쓰기 에러율(write error rates: WER)이 허용 가능한 펄스폭(pulse width)을 갖는 메모리들에서 요구되는 것보다 높을 수 있다. 쓰기 에러율(WER)은 일반적인 스위칭 전류와 적어도 동일한 전류가 적용되는 때, 셀(즉, 종래의 자기 접합의 자유층(20)의 자화(21))이 스위치 되지 않을 가능성이다. WER은 10-9 이하일 것이 요구된다. 그러나, 이 WER 값에서 일반적인 자유층(20)을 스위칭 시키는 것을 달성하기 위해서는 매우 높은 전류들이 요구될 수 있다. 또한, 더 짧은 쓰기 전류 펄스(write current pulse)에서, 쓰기 에러율을 향상시키는 것은 도전적인 것으로 판명되어 왔다. 일 예로, 도 2는 다른 폭들의 펄스들에 대한 WER들의 트렌드를 도시하는 그래프(50)이다. 그래프(50)의 실제 데이터는 기입되지 않음을 주의한다. 그 대신에, 그래프(50)는 트랜드들을 나타내고 있다. 가장 긴 것부터 가장 짧은 것까지의 펄스 폭은 곡선들(52,54,56,58)을 그린다. 그래프(50)에서 알 수 있는 바와 같이, 더 큰 펄스 폭들에 대해서, WER 대 접합(10)에 인가된 전압은 더 큰 기울기를 가진다. 따라서, 같은 펄스 폭에서 더 큰 기록 전압의 인가는 WER의 상당한 감소를 가져올 수 있다. 그러나, 곡선 54, 56 및 58에서 펄스 폭들이 짧아짐에 따라, 곡선 54, 56 및 58의 기울기는 감소한다. 감소하는 펄스 폭에 대하여, 전압 및/또는 전류의 증가가 WER의 감소를 가져올 가능성은 더 적다. 충분히 짧은 펄스들에서, 심지어 높은 전류/전압이더라도 더 낮은 에러율의 결과가 나오지 않는다. 그 결과로서, 일반적인 MTJ(10)를 이용하는 메모리들은 전압의 증가에 의해 치유되지 않을 수 있는, 용인될 수 없는 큰 WER을 가질 수 있다. 게다가, 높은 스핀 전달 토크를 얻기 위해서 기준층들(16, 24)은 이중 상태(서로 반대 방향으로 고정된)의 자기 모멘트들(17, 25)을 가진다. 이 상태일 때, 읽기 동작 중에 자기저항이 제거(cancellation) 되는데, 이는 읽기 신호(signal)를 감소시킨다. 이러한 신호의 감소는 바람직하지 않다.
그러한 이유로, 스핀 전달 토크에 기반한 메모리들의 성능을 개선할 수 있는 방법 및 시스템이 필요하다. 여기에서 설명된 방법 및 시스템은 이러한 필요를 다룬다.
본 발명이 해결하고자 하는 과제는 스핀 전달 토크에 기반한 메모리들의 성능을 개선할 수 있는 방법 및 시스템을 제공하는데 있다.
자기 메모리가 설명된다. 자기 메모리는 이중 자기 접합들 및 스핀 궤도 상호작용(SO) 활성층(들)을 포함한다. 이중 자기 접합들의 각각은 제1 기준층, 제1 비자성 스페이서층, 자유층, 제2 비자성 스페이서층, 및 제2 기준층을 포함한다. 상기 자유층은 자성을 가지며, 상기 제1 비자성 스페이서층과 상기 제2 비자성 스페이서층 사이에 있다. 상기 제1 비자성 스페이서층은 상기 제1 기준층과 상기 자유층 사이에 있다. 상기 제2 비자성 스페이서층은 상기 제2 기준층과 상기 자유층 사이에 있다. 상기 SO 활성층(들)은 상기 이중 자기 접합들 각각의 상기 제1 기준층에 인접한다. 상기 SO 활성층(들)은 상기 적어도 하나의 SO 활성층과 상기 제1 기준층 사이의 방향에 실질적으로 수직인 방향으로 상기 적어도 하나의 SO 활성층을 통과하여 흐르는 전류에 기인하여 상기 제1 기준층에 SO 토크를 가하도록 구성된다. 상기 제1 기준층은 적어도 상기 SO 토크에 의해 변화될 수 있도록 구성된 자기 모멘트를 갖는다. 상기 자유층은 상기 이중 자기 접합을 통과하여 구동되는 스핀 전달 쓰기 전류를 이용하여 스위칭 될 수 있도록 구성된다.
본 발명의 실시예들에 따르면, 스핀 전달 토크에 기반한 메모리들의 성능이 개선될 수 있다.
도 1은 일반적인 자기 접합을 도시한다.
도 2는 일반적인 스핀 전달 토크 RAM의 전압에 대한 쓰기 에러율을 도시한다.
도 3은 스핀 궤도 상호작용을 이용하여 스위치 되는 자기 접합의 예시적인 일 실시예를 도시한다.
도 4는 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 자기 메모리의 일부의 예시적인 일 실시예를 도시한다.
도 5a 내지 도 5d는 스위칭에 있어 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 자기 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 6a 내지 도 6d는 스위칭에 있어 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 자기 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 7a 및 도 7b는 스위칭에 있어 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 자기 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 8a 및 도 8b는 스위칭에 있어 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 자기 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 9는 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 자기 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 10은 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 자기 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 11은 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 자기 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 12는 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 자기 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 13은 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 메모리의 일부의 예시적인 일 실시예를 도시한다.
도 14는 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 15는 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 16은 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합을 포함하는 메모리의 일부의 예시적인 다른 실시예를 도시한다.
도 17은 스핀 궤도 상호작용을 이용하여 스위치 되는 자기 접합(들)을 제공하는 방법의 예시적인 일 실시예를 도시하는 플로우 차트이다.
도 18은 스핀 궤도 상호작용을 이용하여 스위치 되는 자기 접합(들)을 프로그래밍하는 방법의 예시적인 일 실시예를 도시하는 플로우 차트이다.
예시적인 실시예들은 자기 메모리들과 같은 자기 장치에 사용될 수 있는 자기 접합 및 그와 같은 자기 접합들을 사용하는 장치들에 관한 것이다. 이하, 설명은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 실시할 수 있도록 제공되었으며 특허 출원과 그 요구사항의 일부로 제공된다. 본 명세서에 기재된 예시적인 실시예들 및 그에 대한 원리 및 형태들의 다양한 변형들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명할 수 있다. 예시적인 실시예들은 주로 특정한 실시예에 제공되는 특정한 방법들 및 시스템들로 기술되었으나, 상기 방법들 및 시스템들은 다른 실시에서도 유효하게 작동할 수 있다. "예시적인 실시예", "일 실시예", 및 "다른 실시예"와 같은 문구는 복수의 실시예들 뿐 아니라 동일하거나 다른 실시예들에 대한 것일 수 있다. 실시예들은 시스템들 및/또는 일정 구성들을 갖는 장치들에 대하여 기술될 것이나, 시스템들 및/또는 장치들은 도시된 구성들보다 많거나 적은 구성들을 포함할 수 있고, 배치 및 구성들의 형태에 대한 변화가 본 발명의 범위 내에서 이루어질 수 있다. 또한, 예시적인 실시예들은 일정 단계들을 갖는 특정 방법들의 맥락에서 기술될 수 있으나, 이러한 방법 및 시스템은 다른 및/또는 추가적인 단계들을 갖거나 예시적인 실시예들과 순서가 다른 단계들을 갖는 다른 방법들에서 유효하게 작동할 것이다. 따라서, 본 발명은 도시된 실시예들에 한정할 의도가 아니며, 본 명세서에 기재된 원리들 및 형태들과 모순되지 않는 가장 넓은 범위에 따른다.
예시적 실시예들은 자기 메모리를 제공하는 방법 및 시스템들을 설명한다. 자기 메모리는 이중 자기 접합들 및 적어도 하나의 스핀 궤도 상호작용(spin-orbit interaction: SO) 활성층을 포함한다. 이중 자기 접합들의 각각은 제1 기준층, 제1 비자성 스페이서층, 자유층, 제2 비자성 스페이서층, 및 제2 기준층을 포함한다. 자유층은 자성을 가지며, 제1 비자성 스페이서층과 제2 비자성 스페이서층 사이에 있다. 제1 비자성 스페이서층은 제1 기준층과 자유층 사이에 있다. 제2 비자성 스페이서층은 제2 기준층과 자유층 사이에 있다. SO 활성층(들)은 이중 자기 접합들 각각의 제1 기준층에 인접한다. SO 활성층(들)은, 적어도 하나의 SO 활성층과 제1 기준층 사이의 방향에 실질적으로 수직인 방향으로 적어도 하나의 SO 활성층을 통과하여 흐르는 전류에 기인하여, 제1 기준층에 스핀 궤도 상호작용(SO) 토크를 가하도록 구성된다. 제1 기준층은 적어도 SO 토크에 의해 변화 가능하도록 구성된 자기 모멘트를 가진다. 자유층은 이중 자기 접합을 통과하여 구동되는 스핀 전달 쓰기 전류를 이용하여 스위치 될 수 있도록 구성된다.
예시적인 실시예들은 특정한 자기 접합들, 및 특정한 구성 요소들을 갖는 자기 메모리들의 맥락 내에서 설명된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는, 본 발명이 다른 및/또는 추가적인 구성들 및/또는 본 발명과 모순되지 않는 다른 특징들을 가지는 자기 접합들과 자기 메모리들의 사용에 일관됨을 쉽게 알 것이다. 상기 방법 및 시스템은 또한 스핀 궤도 상호작용, 스핀 전달 현상, 자기 이방성 및 다른 물리적 현상의 현재 이해의 맥락 내에서 설명된다. 따라서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법 및 시스템의 가동에 대한 이론적 설명들이 스핀 궤도 상호작용, 스핀 전달, 자기 이방성 및 다른 물리적 현상의 이러한 현재의 이해를 바탕으로 이루어 짐을 쉽게 알 것이다. 그러나, 여기에서 설명된 방법과 시스템은 특정한 물리적 설명에 의존하지 않는다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 또한 상기 방법과 시스템은 기판에 특정한 관계를 가지는 구조의 맥락 내에서 설명됨을 쉽게 알 것이다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법과 시스템이 다른 구조들에서도 일관됨을 쉽게 알 것이다. 또한, 상기 방법과 시스템은 합성 및/또는 단일의 특정 층들의 맥락 내에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 층들이 다른 구조를 가질 수 있음을 쉽게 알 것이다. 나아가, 상기 방법과 시스템은 자기 접합들, 스핀 궤도 활성층들, 및/또는 특정한 층들을 가지는 다른 구조들의 맥락 내에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 자기 접합들, 스핀 궤도 활성층들, 및/또는 상기 방법과 시스템에 모순되지 않는 추가적인 및/또는 다른 층들을 갖는 다른 구조들 또한 사용될 수 있음을 쉽게 알 것이다. 게다가, 특정 구성들은 자성(magnetic), 강자성(ferromagnetic) 및 페리자성(ferrimagnetic)으로 설명된다. 여기에서 사용된 것과 같이, 자성이란 용어는 강자성, 페리자성 또는 유사한 구조들을 포함할 수 있다. 이렇게, 여기에서 사용되는 바와 같이, 상기 “자성” 또는 “강자성”이라는 용어는 강자성체들 및 페리자성체들을 포함하나, 그에 한정되지 않는다. 상기 방법과 시스템은 또한 단일 자기 접합들의 맥락 내에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법과 시스템이 복수의 자기 접합들을 갖는 자기 메모리들의 사용에 일관됨을 쉽게 알 것이다. 나아가, 여기서 사용된 대로, “면 내(in-plane)”는 실질적으로 자기 접합의 하나 이상의 층들의 면 내에 있거나 그 면에 평행한 것이다. 반대로, “수직인(perpendicular)”은 자기 접합의 하나 이상의 층들에 실질적으로 수직인 방향에 해당한다.
도 3은 스위칭에 있어 스핀 궤도 상호작용을 이용하는, 이전에 개발된 자기 메모리(100)의 일부의 예시적인 일 실시예를 도시한다. 도 3은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 또한, 비트 라인들, 워드 라인들, 로우 셀렉터들, 및 컬럼 셀렉터들과 같은 자기 메모리(100)의 일부들은 도시되지 않거나, 표시되지 않았다. 자기 메모리(100)는 자기 저장 셀(102)을 포함한다. 자기 저장 셀(102)은 어레이로 정렬된 다수의 자기 저장 셀들 중의 하나일 수 있다. 자기 저장 셀들 각각은 선택 소자(104) 및 자기 접합(110)을 포함할 수 있다. 일부 실시예들에서, 복수의 자기 접합들(110) 및/또는 복수의 선택 소자들(104)이 단일 셀에 사용될 수 있다. 또한, 스핀 궤도 상호작용(SO) 활성층(122)을 포함하는 버스(bus, 120)가 도시된다. 공통 버스(120)는 복수의 저장 셀들(그 중의 하나가 도 3에 도시된다)에 걸쳐 펼쳐져 있다. 도시된 실시예에서, SO 활성층(122)을 형성하는 물질(들)은 저장 셀(102)의 부근에만 있다. 따라서, 다른 물질들(보다 높은 도전성 물질 및/또는 비자성 물질들을 포함하나, 이에 제한되지 않는)은 셀들(102) 사이에 사용될 수 있다. 그러나, 다른 실시예들에서, 공통 버스(120)는 SO 활성층(122)으로 구성될 수 있다. 또 다른 실시예들에서, SO 활성층들(122)은 공통 버스(120)로부터 분리될 수 있다. 일 예로, SO 활성층(122)은 자기 접합(110)과 공통 버스(120) 사이에 있을 수 있다. 다른 실시예들에서, SO 활성층(122)은 저장 셀(102)의 일부로서 포함될 수 있고, 공통 버스(120)는 생략될 수도 있다.
도시된 실시예에서, 자기 접합(110)은 데이터 저장층(또는 자유층)(112), 비자성 스페이서층(114), 및 기준층(116)을 포함한다. 스페이서층(114)은 비자성이다. 일부 실시예들에서, 스페이서층(114)은 절연체(예를 들면, 터널링 장벽)이다. 그러한 실시예들에서, 각각의 스페이서층(114)은 자기 접합(110)의 터널링 자기저항(tunneling magnetoresistance: TMR), 및 스핀 전달 효율성 및/또는 스핀 궤도 상호작용을 향상시킬 수 있는 결정성 MgO를 포함할 수 있다. 다른 실시예들에서, 스페이서층(114)은 Cu와 같은 도전체일 수 있다. 다른 대체 실시예들에서, 스페이서층(114)은 다른 구조, 예를 들면 절연 매트릭스(insulating matrix) 내에 도전성 채널들(conductive channel)을 포함하는 과립층(granular layer)일 수도 있다.
자유층(112)은 스위치 가능한 자기 모멘트(미도시)를 갖는 자유층(112)이다. 자기 접합(110)이 대기 상태(스위치 되지 않은)일 때, 자유층(112)의 자기 모멘트는 자유층(112)의 자화 용이축을 따른다. 기준층(116)의 자기 모멘트는 자기 메모리(100)가 동작되는 동안 실질적으로 고정되는 것이 요구된다. 기준층(116)은 단일층으로 도시된다. 그러나, 다른 실시예들에서, 기준층(116)은 비자성층(들)에 의해 분리되는 강자성층들을 갖는 합성 반강자성체를 포함(이에 제한되지 않는다)하는 다층일 수 있다. 비자성층(들)은 루테늄(Ru)일 수 있다. 일부 실시예들에서, 자기 접합(110)은 또한 기준층(116)의 자기 모멘트을 고정시키는 반강자성층(미도시)과 같은 고정층을 포함한다. 다른 실시예들에서, 기준층(116)의 자기 모멘트는 다른 방식으로 고정된다. 자유층(112) 및 기준층(116)은 강자성이고, 따라서 Fe, Ni, 및 Co 중 하나 이상을 포함할 수 있다. 도시된 실시예에서, 층들(112,116)의 자기 모멘트는 일부 실시예들에서 면에 수직일 수 있다. 따라서, 층들(112,116)의 각각은 면을 벗어나는 반자화장(out-of-plane demagnetization filed, 일반적으로 4πMs의 상당 부분)을 초과하는 수직 이방성장(perpendicular anisotropy field)을 가질 수 있다. 다른 실시예들에서, 자기 모멘트들은 면 내에 있다.
자유층(112)의 자기 모멘트는 아래에서 설명되는 스핀 궤도 상호작용 효과를 이용하여 스위치 된다. 일부 실시예들에서, 자유층(112)은 효과들의 결합을 이용하여 스위치 될 수 있다. 일 예로, 자유층(112)의 자기 모멘트는 스핀 궤도 상호작용에 의해 유도된 토크에 의해 보조될 수 있는 스핀 전달 토크를 주된 효과로써 이용하여 스위치 될 수 있다. 그러나 다른 실시예들에서, 주된 스위칭 메커니즘은 스핀 궤도 상호작용에 의해 유도되는 토크이다. 이러한 일부 실시예들에서, 다른 효과(스핀 전달 토크를 포함하나, 이에 제한되지 않는) 는 자기 접합(110)의 스위칭 및/또는 선택을 보조할 수 있다. 또 다른 실시예들에서, 자유층(112)의 자기 모멘트는 스핀 궤도 상호작용 효과만을 이용하여 스위치 된다.
SO 활성층(122)은 강한 스핀 궤도 상호작용을 갖고, 자유층(112)의 자기 모멘트를 스위칭 하는데 이용될 수 있는 층이다. SO 활성층(122)은 스핀 궤도 장(spin-orbit field, HSO)을 생성하는데 이용될 수 있다. 좀 더 구체적으로, 전류는 SO 활성층(122)을 통과하여 면 내에 구동된다. 이는 공통 버스(120)를 통하여 전류(예를 들면, 전류 밀도(JSO)를 갖는)를 구동함으로써 달성될 수 있다. SO 활성층(122) 내의 스핀 궤도 상호작용에 기인하여, 이 층을 통과하여 흐르는 전류는 전류 밀도(JSO)에 비례하는 스핀 궤도 장(HSO)을 발생시킬 수 있다. 일부 실시예들의 경우, 스핀 궤도 장(HSO)은 벡터(p SO)에 평행하다. 이는 물질 파라미터들, 및 SO 활성층(122)의 기하학적 구조에 의해 결정되고, 전류 밀도(JSO)의 방향에 의해 결정된다. 일부 다른 실시예들의 경우, 스핀 궤도 장(HSO)은 벡터들([Mxp SO], p SO)에 평행하다. 여기서, M은 자기 모멘트(115)의 벡터이다. 일부 다른 실시예들의 경우, 스핀 궤도 장(HSO)은 벡터들([Mxp SO], p SO)의 선형 결합에 비례한다. 이 스핀 궤도 장(HSO)은 자기 모멘트(115)에 대한 스핀 궤도 토크(TSO)와 대등하다. 자유층(112)에 대한 스핀 궤도 토크는 TSO= - γ[M x H SO]로 주어지며, 여기서 M은 자기 모멘트(115)의 벡터이다. 이 상호 상관된(mutually correlated) 토크 및 장(field)은 본 명세서에서 상호 교환적으로 스핀 궤도 토크(spin orbit torque) 및 스핀 궤도 장(spin orbit field)으로 언급된다. 이는 스핀 궤도 상호작용이 스핀 궤도 토크와 스핀 궤도 장의 근원이라는 사실을 반영한다. 이러한 전문용어는 또한 좀 더 일반적인 스핀 전달 토크(STT)와 스핀 궤도(SO) 토크를 구별한다. 스핀 궤도 토크는 SO 활성층(122)의 면 내에 구동되는 전류 및 스핀 궤도 상호작용에 의해 발생한다. 일 예로, 도시된 실시예에서, 스핀 궤도 토크는 전류 밀도(JSO)에 의해 발생한다. 이와 대조적으로, 스핀 전달 토크는 자유층(112), 스페이서층(114) 및 기준층(116)을 통과하여 흐르는 면 수직 전류(perpendicular-to-plane current)에 기인한다. 이러한 면 수직 전류는 자유층(112) 내로 스핀 분극된 전하 캐리어들을 주입한다. 도시된 실시예에서, 스핀 전달 토크는 전류 밀도(JSTT)에 기인한다. 스핀 궤도 토크(TSO)는 자화 용이축에 평행한 평형 상태로부터 자유층(112)의 자기 모멘트의 방향을 급속하게 바꿀 수 있다. 전류가 면 내에 있기 때문에, SO 활성층(122)을 통과하여 흐르는 전류는 매우 큰 전류 밀도(최대 대략 108 A/cm2 정도)를 가질 수 있다. SO 활성층(122)에 대한 이 전류 밀도는 MTJ 셀의 장벽을 통과하여 흐르는 전류 밀도 보다 훨씬 크다. 이는 후자의 전류 밀도가 셀 트랜지스터의 크기 및 MTJ의 항복 전압(breakdown voltage)에 의해 제한되기 때문이다. 따라서, 자기 접합(110)을 통과하는 면 수직 전류는 보통 몇 MA/cm2를 초과하지 않는다. 그러므로, JSO에 의해 생성되는 스핀 궤도 토크(TSO)는 MTJ 셀을 통과하여 흐르는 전류에 의해 생성되는 최대의 스핀 전달 토크(STT)보다 상당히 클 수 있다. 결과적으로, 스핀 궤도 토크(TSO)는 일반적인 스핀 전달 토크(STT)보다 상당히 빠르게 자유층의 자화를 기울일(tilt) 수 있다. 스핀 궤도 토크(TSO)는 유사한 최대 진폭의 일반적인 STT 토크보다 상당히 빠르게 자유층의 자화를 기울일 수 있다. 일부 실시예들에서, 스핀 전달과 같은 다른 메커니즘들이 스위칭을 완료하는데 이용될 수 있다. 다른 실시예들에서, 스위칭은 스핀 궤도 토크를 이용하여 완성될 수 있다. 이렇게, 생성된 스핀 궤도 장/스핀 궤도 토크는 자유층(112)의 자기 모멘트를 스위칭 하는데 이용될 수 있다.
일부 실시예들에서, 스핀 궤도 상호작용은 스핀 홀 효과(spin Hall effet) 및 라쉬바 효과(Rashba effect)와 같은 두 효과들의 조합을 포함할 수 있다. 많은 스핀 궤도 활성층들에서, 스핀 궤도 상호작용은 스핀 홀 효과 및 라쉬바 효과를 둘 다 포함하지만, 둘 중 하나가 지배적이다. 다른 스핀 궤도 효과들 또한 적용될 수 있다. 스핀 홀 효과는 일반적으로 몸체(bulk) 효과로 여겨진다. 일반적으로 스핀 홀 효과에 대하여, 스핀 궤도 활성 라인(122)의 주어진 표면에서의 벡터(p SO)는 전류의 방향 및 그 표면에 대한 법선 벡터(normal vector)에 수직으로 향한다. 종종 스핀 홀 효과를 보여주는 물질들은 무거운 금속 또는 무거운 금속이 도핑된 물질들을 포함한다. 일 예로, 그러한 물질들은 A 및 M(B가 도핑된) 중 적어도 하나로부터 선택될 수 있다. A는 Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Cd, In, Sb, Te, Hf, Ta(높은 저항성 비정질의 β-Ta 포함), W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, 및/또는 그들의 조합들을 포함하고; M은 Al, Ti, V, Cr, Mn, Cu, Zn, Ag, Hf, Ta, W, Re, Pt, Au, Hg, Pb, Si, Ga, GaMn 또는 GaAs 중의 적어도 하나를 포함하며, B는 V, Cr, Mn, Fe, Co, Ni, P, S, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, InSb, Te, I, Lu Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm 및 Yb 중의 적어도 하나를 포함한다. 일부 실시예들에서, SO 활성층(122)은 Ir이 도핑된 Cu 및/또는 Bi가 도핑된 Cu로 구성되거나, 이를 포함할 수 있다. 도핑은 일반적으로 0.1부터 10 원자 퍼센트의 범위이다. 다른 실시예들에서, 다른 물질들이 사용될 수 있다.
SO 활성층(122) 내의 스핀 궤도 장(HSO)의 다른 소스는 계면들에서의 상호작용과 관련될 수 있다. 이 경우, 스핀 궤도 장의 세기는 종종 결정장(crystal field)의 세기와 관련되며, 종종 계면에서 크다. 인접 층들과의 격자상수 불일치, 계면에서의 무거운 금속의 존재, 및 다른 효과들 때문에, 스핀 궤도 상호작용이 일부 계면들에서 상당히 클 수 있다. 계면에서의 강한 스핀 궤도 효과는 계면 방향에 수직방향으로의 결정 장의 구배(gradient)와 관련되며, 종종 라쉬바 효과로 언급된다. 그러나, 본 명세서에 사용된 것처럼, 그것의 근원과 방향에 관계 없이, 라쉬바 효과는 계면에서의 스핀 궤도 상호작용을 말한다. 적어도 일부 실시예들에서, 상당한 크기의 라쉬바 효과를 얻기 위해서 SO 활성층(122)을 위한 계면들은 달라야 한다. 일 예로, 자기 접합(110)에 인접한 SO 활성층(122)은 Pt층, 자유층(112)은 Co층, 그리고 비자성 스페이서층(114)은 산화 알루미늄(aluminum oxide) 또는 MgO 비자성층(114)일 때, SO 활성층(122)에서 그러한 Rashba 효과가 일어날 수 있다. 일부 실시예들에서, 다른 물질들이 사용될 수 있다.
라쉬바 효과를 위한 스핀 분극의 단위 벡터(PSO)는 일반적으로 결정장과 전류 방향에 대해 수직이다. 많은 SO 활성층들(122)은 층(120)의 면에 대해 수직인 결정장을 갖는다. 이와 같이, 스핀 궤도 분극은 면 내(예를 들면, 도 3의 HSO의 방향 내)에 있을 수 있다. 그 대신에, SO 활성층(122)은 면 내 또는 면쪽으로 기울어진 결정장을 가질 수 있다. 이와 같이, SO 활성층(122)은 면에 수직인(도 3에 도시되지 않음) 또는 상대적으로 면쪽으로 기울어진(도 3에 도시되지 않음) 스핀 궤도 분극을 갖는다. 일부 그러한 실시예들에서, SO 활성층(122)은 표면 합금(surface alloy)일 수 있다. 일 예로, SO 활성층(122)은 Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, I, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, 및/또는 그들의 조합들 중 적어도 하나를 포함할 수 있다. 다른 실시예들에서, SO 활성층(122)은 A/B의 표면 합금들(예를 들면, 주 물질인 B의 (111) 표면에 배치된 A의 원자들)을 포함하는데, 상부의 원자층들의 것은 A와 B의 혼합물이다. A는 Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, I, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 중의 적어도 하나를 포함하며, B는 Si, Zn, Cu, Ag, Au, W, Zn, Cr, Pt, Pd 중의 적어도 하나를 포함한다. 많은 실시예들에서, A는 두 개 또는 세 개의 다른 물질들을 포함한다. 일부 실시예들에서, 적어도 0.1에서 세 개의 단일층들(monolayers)의 A가 증착된다. 일부 그러한 실시예들에서, 대략적으로 1/3의 단일층의 A가 증착된다. 일부 실시예들에서, 이것은 치환형 Bi/Ag, 치환형 Pb/Ag, 치환형 Sb/Ag, 치환형 Bi/Si, 치환형 Ag/Pt, 치환형 Pb/Ge, 치환형 Bi/Cu, 및 Au, Ag, Cu 또는 Si의 (111) 표면 상에 배치된 층을 포함하는 이중층 중의 하나 이상일 수 있다. 다른 실시예들에서, SO 활성층(122)은 InGaAs, HgCdTe, 또는 이중층들 LaAlO3/SrTiO3, LaTiO3/SrTiO3와 같은 화합물들을 포함할 수 있다. 다른 실시예들에서, 다른 물질들이 사용될 수 있다. 일부 실시예들에서, 라쉬바 효과가 자유층(112)에서의 스핀 궤도 토크(TSO) 및 관련된 스핀 궤도 장(HSO)을 야기할 것이다.
따라서, 자기 메모리(100)는, 자유층(112)의 자기 모멘트를 스위칭 하는데 있어서, SO 활성층(122)에 의해 생성된 스핀 궤도 상호작용 및 스핀 궤도 장을 사용할 수 있다. 일부 실시예들에서, SO 활성층(122)은 스핀 홀 효과 및 라쉬바(Rashba) 효과의 하나 또는 양쪽에 의존하여 스핀 궤도 장(HSO)을 생성할 수 있다. 결과적으로, 본 명세서에 사용된 것처럼, “스핀 궤도 효과”, “스핀 궤도 장” 및/또는 “스핀 궤도 상호작용들”과 같은 조건들은 라쉬바 효과, 스핀 홀 효과, 두 효과들의 일부 조합, 및/또는 어떤 다른 스핀 궤도 상호작용 또는 스핀 궤도 상호작용과 유사한 효과를 통하여 스핀 궤도 결합(spin orbit coupling)을 포함할 수 있다. 스핀 궤도 장들은 데이터 저장층/자유층(112)의 자기 모멘트에 토크를 가한다. 이 스핀 궤도 토크는 자유층(112)의 자기 모멘트를 스위칭 하는데 이용될 수 있다. 일부 실시예들에서, 스핀 궤도 장은 자유층(112)의 자기 모멘트를 스위칭 하는 것을 보조한다. 스핀 전달 토크와 같은 다른 메커니즘은 주된 스위칭 메커니즘이다. 다른 실시예들에서, 스핀 궤도 토크는 자유층(112)의 자기 모멘트를 위한 주된 스위칭 메커니즘이다. 그러나, 일부 그러한 실시예들에서, 스핀 궤도 토크는 스핀 전달 토크 같은 다른 메커니즘에 의해 보조될(assisted) 수 있다. 보조(assistance)는 자유층(112)의 자기 모멘트를 스위칭 하는 것 및/또는 스위치 된 자기 접합을 선택하는 것에 있을 수 있다.
스핀 궤도 토크가 자유층(112)의 자기 모멘트를 스위칭 하는데 사용될 수 있기 때문에 메모리(100)의 성능은 향상될 수 있다. 위에서 설명한 바와 같이, SO 활성층(122)에 의해 생성된 스핀 궤도 토크는 자기 접합(110)의 스위칭 시간을 감소시킬 수 있다. 스핀 궤도 토크는 통상적으로 높은 효율(PSO)을 가지며, 전류(JSO)에 비례한다. 이 전류 밀도는 면 내에 있으며, 스페이서층(114)을 통과하여 흐르지 않기 때문에, 이러한 스핀 궤도 전류는 자기 접합(110)에 손상을 주지 않고 증가될 수 있다. 결과적으로, 스핀 궤도 장 및 스핀 궤도 토크는 증가될 수 있다. 따라서, 쓰기 시간(write time)은 감소하고 쓰기 에러율은 향상될 수 있다.
이전에 개발된 메모리(100)가 제대로 기능한다고 하더라도, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 더 많은 개선들이 요구되는 것을 쉽게 알 수 있을 것이다. 일 예로, 이전에 개발된 메모리(100)에서, SO 활성층(122)은 스위칭을 보조하기 위하여 자유층(112)에 스핀 궤도 토크를 가한다. 그렇게 하기 위해서, SO 활성층(122)은 자유층(112)에 가까이 있다. 일 예로, SO 활성층(122)은 자유층(112)에 인접하거나, 단지 선택적인 스페이서층에 의해 자유층(112)으로부터 분리된다. 어느 경우에나, 스핀 궤도 토크는 자유층(112)에 작용한다. 따라서, 자기 접합(110)은 하나의 자유층(112) 및 하나의 기준층(116)을 갖는 단일 자기 접합이다. 다른 구성들(두 개의 기준층들 및 두 개의 비자성 스페이서층들을 갖는 이중 자기 접합과 같은)의 이점들은 달성되지 않을 수 있다.
도 4는 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합(210)을 포함하는 자기 메모리(200)의 일부의 예시적인 일 실시예를 도시한다. 도 4는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 또한, 비트 라인들, 워드 라인들, 로우 셀렉터들, 및 컬럼 셀렉터들과 같은 자기 메모리(200)의 일부들은 도시되지 않거나, 표시되지 않았다. 자기 메모리(200)는 적어도 하나의 자기 접합(210)을 갖는 자기 저장 셀을 포함한다. 일부 실시예들에서, 자기 저장 셀은 다른 자기 접합 및 하나 이상의 선택 장치들을 포함하는 다른 구성들을 포함할 수 있으나, 이에 제한되는 것은 아니다. 이러한 선택 장치는 트랜지스터일 수 있다. 자기 저장 셀은 어레이로 정렬된 다수의 자기 저장 셀들 중의 하나일 수 있다.
도시된 실시예에서, 자기 접합(210)은 제1 기준층(212), 제1 비자성 스페이서층(214), 데이터 저장층/자유층(216), 제2 비자성 스페이서층(218), 및 제2 기준층(220)을 포함한다. 스페이서층들(214, 218)은 비자성이다. 일부 실시예들에서, 스페이서층들(214, 218)의 하나 또는 둘 모두는 절연체(예를 들면, 터널링 장벽)이다. 그러한 실시예들에서, 각각의 스페이서층들(214, 218)은 자기 접합(210)의 TMR 및 스핀 전달 효율성 및/또는 스핀 궤도 상호작용을 향상시킬 수 있는 결정성 MgO를 포함할 수 있다. 다른 실시예들에서, 스페이서층들(214, 218)은 Cu와 같은 도전체일 수 있다. 다른 대체 실시예들에서, 스페이서층들(214, 218)은 다른 구조, 예를 들면 절연 매트릭스(insulating matrix) 내에 도전성 채널들(conductive channel)을 포함하는 과립층(granular layer)일 수도 있다.
자유층(216)은 스위치 가능한 자기 모멘트(미도시)를 갖는 자유층(216)이다. 자기 접합(210)이 대기 상태(스위치 되지 않은)일 때, 자유층(216)의 자기 모멘트는 자유층(216)의 자화 용이축을 따른다. 일부 실시예들에서, 자유층(216)은 강자성 물질 및/또는 합금을 포함하는 단일층이다. 다른 실시예들에서, 자유층(216)은 다층일 수 있다. 다층은 강자성층들 또는 강자성층 및 비강자성층(들)의 혼합층으로 형성될 수 있다. 일 예로, 자유층(216)은 루테늄(Ru)과 같은 비자성층(들)이 삽입된 자성층들을 포함하는 합성 반강자성체(SAF)일 수 있다. 자유층(216)은 또한 강자성의 다층일 수 있다.
자기 접합(210)은 또한 기준층들(212, 220)을 포함한다. 기준층(들)(212 및/또는 220)은 강자성 물질로 구성된 단일층, 또는 다층일 수 있다. 일부 실시예들에서, 기준층(들)(212 및/또는 220)은 강자성층들 및 비자성층들을 포함할 수 있다. 이러한 일부 실시예들에서, 기준층(들)(212 및/또는 220)은 SAF일 수 있다.
기준층(220)의 자기 모멘트(미도시)는 고정되는 것이 요구된다. 따라서 일부 실시예들에서, 이중 자기 접합(210)은 기준층의 자기 모멘트를 고정시키는 고정층을 포함할 수 있다. 일 예로, 이러한 고정층은 기준층(220)에 인접하는 반강자성층(AFM층)일 수 있다. 다른 실시예들에서, 기준층(220)의 자기 모멘트는 다른 방식으로 고정된다. 자유층(216) 및 기준층들(216, 220)은 강자성이고, 따라서 Fe, Ni, 및 Co 중 하나 이상을 포함할 수 있다. 비록 자기 모멘트들이 도시되지 않았지만, 층들(212, 216, 220)의 자기 모멘트들은 일부 실시예들에서 면에 수직일 수 있다. 따라서, 층들(212, 216 및/또는 220)의 각각은 면을 벗어나는 반자화장(out-of-plane demagnetization filed, 일반적으로 4πMs의 상당 부분)을 초과하는 수직 이방성장(perpendicular anisotropy field)을 가질 수 있다. 다른 실시예들에서, 자기 모멘트들은 면 내에 있다.
SO 활성층(230)은 스핀 궤도 장(spin-orbit field, HSO)을 생성하는데 이용될 수 있는 강한 스핀 궤도 상호작용을 가진다. 따라서, SO 활성층(230)은 SO 활성층(122)과 유사하다. 스핀 궤도 상호작용은 스핀 홀 효과, 라쉬바 효과, 다른 효과 또는 이들의 조합에 의한 것일 수 있다. 도시된 실시예에서, SO 활성층(230)은 전체 라인일 수 있다. 따라서, SO 활성층(230)은 복수의 자기 접합들(210)로 연장될 수 있다. 일부 다른 실시예들에서, SO 활성층(230)은 단순히 자기 접합(210)의 영역 내에 있을 수 있다. 이는 층(230)에 점선으로 표시된다. 또 다른 실시예들에서, SO 활성층은 자기 접합(210)(따라서, 기준층(212))과 면 내 전류(JSO)를 운반하는 워드 라인 사이에 있을 수 있다. 설명의 간소화를 위해, 도면 부호 230은 라인 및 SO 활성층을 형성하는 라인의 부분들 모두에 사용될 것이다.
동작 중에, 전류(JSO)는 SO 활성층(230)을 통과하여 면 내에 구동된다. SO 활성층(230)을 통과하는 전류는 스핀 궤도 장(HSO)을 야기할 수 있는 스핀 궤도 상호작용과 관련된다. 스핀 궤도 장(HSO)은 앞서 설명한 스핀 궤도 토크(TSO)와 유사하다. 따라서, SO 활성층(230)은 A 및 M(B가 도핑된)으로부터 선택된 물질들을 포함할 수 있다. A는 Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Cd, In, Sb, Te, Hf, Ta(높은 저항성 비정질의 β-Ta 포함), W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, 및/또는 그들의 조합들을 포함하고; M은 Al, Ti, V, Cr, Mn, Cu, Zn, Ag, Hf, Ta, W, Re, Pt, Au, Hg, Pb, Si, Ga, GaMn 또는 GaAs 중의 적어도 하나를 포함하며, B는 V, Cr, Mn, Fe, Co, Ni, P, S, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, InSb, Te, I, Lu Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm 및 Yb 중의 적어도 하나를 포함한다. 일부 실시예들에서, SO 활성층(230)은 Ir이 도핑된 Cu 및/또는 Bi가 도핑된 Cu로 구성되거나, 이를 포함할 수 있다. 도핑은 일반적으로 0.1부터 10 원자 퍼센트의 범위이다. 다른 실시예들에서, 다른 물질들이 사용될 수 있다. 다른 실시예들에서, SO 활성층(230)은 또한 계면들에서의 스핀 궤도 상호작용과 관련된 스핀 궤도(SO) 상호작용을 가질 수 있다. 이 경우, 스핀 궤도 장의 세기는 종종 결정장(crystal field)의 세기와 관련되며, 종종 계면에서 크다. 인접 층들과의 격자상수 불일치, 계면에서의 무거운 금속의 존재, 및 다른 효과들 때문에, 스핀 궤도 상호작용이 일부 계면들에서 상당히 클 수 있다. 일 예로, SO 활성층(230)은 자기 접합(210)에 인접한 Pt층, 기준층(212)은 Co층, 그리고 비자성 스페이서층은 산화 알루미늄(aluminum oxide) 또는 MgO층일 수 있다. 일부 실시예들에서, 다른 물질들이 사용될 수 있다.
일부 실시예들에서, SO 활성층(230)은 표면 합금(surface alloy)일 수 있다. 일 예로, SO 활성층(230)은 Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, I, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, 및/또는 그들의 조합들 중 적어도 하나를 포함할 수 있다. 다른 실시예들에서, SO 활성층(230)은 A/B의 표면 합금들(예를 들면, 주 물질인 B의 (111) 표면에 배치된 A의 원자들)을 포함하는데, 상부의 원자층들의 것은 A와 B의 혼합물이다. A는 Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, I, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 중의 적어도 하나를 포함하며, B는 Si, Zn, Cu, Ag, Au, W, Zn, Cr, Pt, Pd 중의 적어도 하나를 포함한다. 많은 실시예들에서, A는 두 개 또는 세 개의 다른 물질들을 포함한다. 일부 실시예들에서, 적어도 0.1에서 세 개의 단일층들(monolayers)의 A가 증착된다. 일부 그러한 실시예들에서, 대략적으로 1/3의 단일층의 A가 증착된다. 일부 실시예들에서, 이것은 치환형 Bi/Ag, 치환형 Pb/Ag, 치환형 Sb/Ag, 치환형 Bi/Si, 치환형 Ag/Pt, 치환형 Pb/Ge, 치환형 Bi/Cu, 및 Au, Ag, Cu 또는 Si의 (111) 표면 상에 배치된 층을 포함하는 이중층 중의 하나 이상일 수 있다. 다른 실시예들에서, SO 활성층(230)은 InGaAs, HgCdTe, 또는 이중층들 LaAlO3/SrTiO3, LaTiO3/SrTiO3와 같은 화합물들을 포함할 수 있다. 다른 실시예들에서, 다른 물질들이 사용될 수 있다. 일부 실시예들에서, 라쉬바 효과가 기준층(212)에서의 스핀 궤도 토크(TSO) 및 관련된 스핀 궤도 장(HSO)을 야기할 것이다.
일부 실시예들에서, 스핀 확산층(도 4에 미도시)은 기준층(212)과 SO 활성층(230) 사이에 있을 수 있다. 일부 실시예들에서 선택적 스핀 확산층은 금속이다. 그러나, 다른 실시예들에서, 이 층은 얇은 절연 물질일 수 있으며, 예를 들면, 결정성 MgO 또는 다른 산화물 또는 다른 절연층일 수 있다. 이러한 층의 저항면적(resistance-area, RA)은 작아야 한다. 예를 들면, 2 Ohm-μm2 보다 작다. 다른 실시예들에서, 선택적 스핀 확산 층은 다른 물질들의 둘 이상의 층들을 포함하는 다층일 수 있다. 만약, 선택적 스핀 확산 삽입층이 자기 접합(210)의 스위칭에 주된 기여를 하도록 요구된다면, 선택적 스핀 확산 삽입층은 스핀 궤도 장의 기여를 줄이는데 또는/및 스핀 궤도 장의 기여를 강화하는데 사용될 수 있다. 또한, 선택적 스핀 확산 삽입층은 기준층(212)을 위한 향상된 씨드층을 제공하는데 및/또는 SO 활성층(230)과의 근접성과 연관된 기준층의 감쇠(damping)를 줄이는데 사용될 수 있다. 그러나, 다른 실시예들에서, 스핀 확산층은 도 4에 도시된 바와 같이 생략될 수 있다.
기준층(212)의 자기 모멘트는 SO 활성층(230)으로부터의 스핀 궤도 상호작용을 이용하여 변화될 수 있도록 구성된다. 그러나, 기준층(212)의 자기 모멘트는 자기 접합(210)을 통과하여 구동되는 읽기 전류 및 스핀 전달 전류에 대해 고정된다. 일부 실시예들에서, 기준층(212)의 자기 모멘트는 SO 활성층(230)으로부터의 스핀 궤도(SO) 토크에 의해 평형 위치로부터 교란될 수 있다. 다른 실시예들에서, 기준층(212)의 자기 모멘트는 SO 활성층(230)으로부터의 SO 토크를 이용하여 평형 위치들 사이에서 스위치 될 수 있다. 일 예로, 기준층(212)의 자기 모멘트는 상태들 사이에서 스위치 되어, 기준층들(212, 220)의 자기 모멘트들은 각각 쓰기 및 읽기를 위한 이중 및 반-이중 상태들이 될 수 있다. 이러한 실시예들에서, 기준층(212)의 자기 모멘트는 이중 및 반-이중 상태들에서 안정되거나, 안정성을 위해 SO 토크를 요구할 수 있다. 또 다른 실시예들에서, 효과들의 조합이 사용될 수 있다. 일 예로, 기준층의 자기 모멘트는 이중 상태로 스위치 될 수 있고, 쓰기를 위해 평행/반평행으로 되는 것이 자유층의 자기 모멘트에 의해 교란될 수 있다. 읽기를 위해, 기준층(212)의 자기 모멘트는 반-이중 상태로 스위치 될 수 있다.
자유층(216)은 스핀 궤도(SO) 토크 및 스핀 전달 토크의 조합을 이용하여 기록될 수 있다. 좀 더 구체적으로, 전류(JSO)는 SO 활성층(230)을 통과하여 면 내에 구동된다. SO 활성층(230)을 통과하는 전류는 스핀 궤도 장(HSO)을 야기할 수 있는 스핀 궤도 상호작용과 관련된다. 이 스핀 궤도 장(HSO)은 자기 모멘트에 대한 스핀 궤도 토크(TSO)와 대등하다. 기준층(212)에 대한 스핀 궤도 토크는 TSO= - γ[M x H SO]로 주어지며, 여기서 M은 기준층(212)의 자기 모멘트의 크기이다. 기준층(212)에 대한 SO 토크는 자유층(216)의 자기 모멘트와 정렬 또는 반대로 정렬되는 평형 상태로부터 기준층을 교란한다. 기준층(212)의 자기 모멘트는, 평형 상태로부터 자유층 자기 모멘트를 기울게 하는 장(field)을 자유층(216)에 가한다. 달리 얘기하면, 자유층 자기 모멘트는 정체 지점으로부터 기울어진다. 스핀 전달 전류(JSTT)는 자기 접합(210)을 통과하여 면에 수직으로 구동될 수 있다. 스핀 전달 토크가 자유층 자기 모멘트에 가해질 수 있다. 따라서, 자유층(216)의 자기 모멘트는 STT를 이용하여 스위치 된다.
다른 실시예들에서, 전류(JSO)는 SO 활성층(230)을 통과하여 면 내에 구동된다. 이 토크는 기준층들(212, 220)을 이중 상태에 놓이게 한다. 이 후, 자유층(216)은 스핀 전달 토크를 이용하여 기록될 수 있다. 자유층(216)의 자기 모멘트는 스핀 전달 토크를 이용하여 기록될 수 있다. 데이터가 자기 접합(210)으로부터 읽혀질 때, SO 전류는 반대 방향으로 구동된다. 그러고 나서, 기준층들(212, 260)은 반-이중 상태에 있게 된다. 이 후, 자기 접합(210)의 자기저항은 읽혀질 수 있다.
자기 접합(210)은 보다 빠른 스위칭을 겪을 수 있다. SO 토크가 기준층(212)의 자기 모멘트를 교란하고, 생성된 표유 자계(stray field)가 자유층 자기 모멘트를 정체 지점으로부터 멀어지게 이동시키기 때문에, STT 토크를 이용한 스위칭은 보다 빨라질 수 있다. 게다가, 이중 자기 접합(210)이 사용되기 때문에, 자유층(216)에 대한 스핀 전달 토크는 이중 상태에 있는 기준층들(212, 220)에서 더 높을 수 있다. 이 후, 더 낮은 스위칭 전류가 자기 접합(210)을 통과하여 구동될 수 있다. 만일 기준층들(212, 220)이 반-이중 상태에 있게 된다면, 자기 접합(210)의 자기저항은 더 높을 수 있다. 따라서, 더 높은 신호를 얻을 수 있다. 나아가, 반-이중 상태에서, 주어진 전류 밀도에서의 감소된 STT 진폭에 기인하여 읽기 에러율은 상당하게 감소될 수 있다. 그러므로, 센싱 마진(sensing margin)이 증가될 수 있고, 셀들의 열적 안정성에 대한 요건들은 완화될 수 있다.
도 5a 내지 도 5d는 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합(310)을 포함하는 자기 메모리(300)의 일부의 예시적인 일 실시예를 도시한다. 도 5a 내지 도 5d는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 또한, 비트 라인들, 워드 라인들, 로우 셀렉터들, 및 컬럼 셀렉터들과 같은 자기 메모리(200)의 일부들은 도시되지 않거나, 표시되지 않았다. 자기 메모리(300)는 자기 메모리(200)와 유사하다. 따라서, 자기 메모리(300)는 자기 접합(210) 및 SO 활성층(230)을 포함하는 라인(230)과 유사한, 자기 저장 셀(310) 및 SO 활성층(330)을 포함하는 라인(330)을 포함한다. 자기 저장 셀(310)은 어레이로 정렬된 다수의 자기 저장 셀들 중의 하나일 수 있다.
자기 접합(310)은 각각 제1 기준층(212), 제1 비자성 스페이서층(214), 데이터 저장층/자유층(216), 제2 비자성 스페이서층(218), 및 제2 기준층(220)과 유사한 제1 기준층(312), 제1 비자성 스페이서층(314), 데이터 저장층/자유층(316), 제2 비자성 스페이서층(318), 및 제2 기준층(320)을 포함한다. 스페이서층들(314, 318)은 비자성이다. 일부 실시예들에서, 스페이서층들(314, 318)의 하나 또는 둘 모두는 결정성 MgO와 같은 절연성 터널링 장벽이다. 다른 실시예들에서, 스페이서층(314 및/또는 318)은 도전체일 수 있다. 다른 대체 실시예들에서, 스페이서층(314 및/또는 318)은 다른 구조를 가질 수도 있다. 층들(312, 316, 320)은 강자성이고, 따라서 Co, Ni 및/또는 Fe와 같은 물질들을 포함할 수 있다.
자유층(316)은 스위치 가능한 자기 모멘트(317)를 갖는다. 자기 접합(310)이 대기 상태(스위치 되지 않은)일 때, 자유층(316)의 자기 모멘트(317)는 자유층(316)의 자화 용이축을 따른다. 도 5a 내지 도 5d에 도시된 실시예에서, 자화 용이축은 면 내에 있다. 그러나, 다른 실시예들에서, 자화 용이축은 다른 방향(면에 수직인 방향을 포함하나, 이에 제한되지 않는) 일 수 있다. 일부 실시예들에서, 자유층(316)은 강자성 물질 및/또는 합금을 포함하는 단일층이다. 다른 실시예들에서, 자유층(316)은 SAF 또는 다른 구조를 포함하는 다층일 수 있으나, 이에 제한되지 않는다.
자기 접합(310)은 또한 각각 자기 모멘트들(313, 321)을 갖는 기준층들(312, 320)을 포함한다. 각각의 기준층(들)(312 및/또는 320)은 강자성 물질로 구성된 단일층, 또는 SAF와 같은 다층일 수 있다. 기준층(320)의 자기 모멘트(321)는 고정되거나, 피닝(pinned)되는 것이 요구된다. 따라서 일부 실시예들에서, 이중 자기 접합(310)은 자기 모멘트(321)를 고정시키는, AFM층과 같은 고정층(도 5a 내지 도 5d에 미도시)을 포함할 수 있다. 기준층(312)의 자기 모멘트(313)는 자기 접합(310)을 통과하여 구동되는 읽기 전류 및 스핀 전달 전류에 대해 고정된다. 다른 실시예들에서, 자기 모멘트(321)는 다른 방식으로 고정될 수 있다. 도시된 실시예에서, 자기 모멘트들(313, 321)은 면 내에 있다. 그러나, 일부 실시예들에서, 자기 모멘트(들)(313 및/또는 321)는 다른 방향(면에 수직인 방향을 포함하나, 이에 제한되지 않는)일 수 있다.
SO 활성층(330)은 스핀 궤도 장(spin-orbit field, HSO)을 생성하는데 이용될 수 있는 강한 스핀 궤도(SO) 상호작용을 가진다. SO 상호작용은 스핀 홀 효과, 라쉬바 효과, 다른 효과 또는 이들의 조합에 의한 것일 수 있다. 도시된 실시예에서, SO 활성층(330)은 전체 라인일 수 있다. 따라서, SO 활성층(330)은 복수의 자기 접합들(310)로 연장될 수 있다. 다른 실시예들에서, SO 활성층(330)은 단순히 자기 접합(310)의 영역 내에 있을 수 있다. 또 다른 실시예들에서, SO 활성층은 자기 접합(310)(따라서, 기준층(312))과 면 내 전류(JSO)를 운반하는 워드 라인 사이에 있을 수 있다. 설명의 간소화를 위해, 도면 부호 330은 라인 및 SO 활성층을 형성하는 라인의 부분들 모두에 사용될 것이다. 따라서, SO 활성층(330)은 앞서 설명한 SO 활성층들(122, 230)의 물질들과 유사한 물질들을 포함할 수 있다.
일부 실시예들에서, 선택적인 스핀 확산층(도 5a 내지 도 5d에 미도시)은 기준층(312)과 SO 활성층(330) 사이에 있을 수 있다. 그러나, 다른 실시예들에서, 스핀 확산층은 도 5a 내지 도 5d에 도시된 바와 같이 생략될 수 있다.
일반적으로 자기 접합(310)을 통과하여 구동되는 스핀 전달 전류 및 읽기 전류에 기인하는 것은 아니지만, 기준층(312)의 자기 모멘트(313)는 SO 활성층(330)으로부터의 스핀 궤도 상호작용을 이용하여 변화될 수 있도록 구성된다. 자기 모멘트의 이런 변화는, 도 5a 내지 도 5d에 도시된 바와 같이, 자유층(316)의 쓰기 동작 중에 발생된다. 도 5a에 도시된 것처럼, 면 내 전류(JSO)는 SO 활성층(330)을 통과하여 구동될 수 있다. 이는 스핀 궤도 장(HSO)을 생성한다. SO 장은 자기 모멘트(313)의 위치를 교란한다. 그 결과가 도 5b에 도시된다. 자기 모멘트(313a)는 이전 위치로부터 기울어져 있다. 따라서, 기준층(312)의 자기 모멘트(313a)는 자유층(316)의 자기 모멘트(317)의 평형 위치와 더 이상 (반대로)정렬되지 않는다. 그 결과, 기준층(312)은 자유층 자기 모멘트(317)에 자기장(Hstray)을 가한다. 자유층 자기 모멘트(317)는 자기장(Hstray)에 의해 평형 위치로부터 기울어진다. 이는 도 5c에 도시된다. 따라서, 자유층 자기 모멘트(317a)는 자유층(316)에 점선으로 도시된 자화 용이축으로부터 기울어져 있다. 자유층 자기 모멘트(317a)는 정체 지점으로부터 기울어져 있다. 스핀 전달 전류(JSTT,)는, 도 5c에 도시된 것처럼, 자기 접합(310)을 통과하여 면에 수직인 방향으로 구동된다. 스핀 전달 토크가 자유층 자기 모멘트(317a)에 가해질 수 있다. 이에 더해, 면 내 전류(JSO)는 제거될 수 있다. 따라서, 자유층(316)의 자기 모멘트는 STT를 이용하여 스위치 되고, 기준층(312)은 평형 상태로 돌아간다. 이는 도 5d에 도시된다. 따라서, 자유층 자기 모멘트(317b)는 자기 모멘트(313b)와 반평행(antiparallel)하게 정렬된다. 이는 도 5a 내지 도 5d에서 스핀 전달 토크 전류가 라인(330)으로부터 멀어지게 구동되기 때문이다. 만일 스핀 전달 토크 전류가 반대 방향으로 구동된다면, 자유층 자기 모멘트(317b)는 자기 모멘트(313b)와 평행하게 될 수 있을 것이다. 다른 실시예들에서, 주어진 스핀 전달 토크 전류에 대한 자유층의 스위칭 방향은 도 5a 내지 도 5d에 도시된 것과 반대 방향일 수 있다.
자기 접합(310)은 보다 빠른 스위칭을 겪을 수 있다. SO 토크가 기준층(312)의 자기 모멘트(313a)를 교란하기 때문에, 장(Hstray)은 자유층 자기 모멘트를 정체 지점으로부터 멀어지게 이동시킨다. 그 결과, STT 토크를 이용한 스위칭은 감소된 쓰기 에러율(WER)과 함께 보다 빨라질 수 있다. 게다가, 이중 자기 접합(310)이 사용되기 때문에, 자유층(316)에 대한 스핀 전달 토크는 이중 상태에 있는 기준층들(312, 320)의 자기 모멘트들(313, 313a, 313b, 321)에서 더 높을 수 있다. 이 후, 더 낮은 스핀 전달 스위칭 전류(JSTT)가 자기 접합(310)을 통과하여 구동될 수 있다. 만일 기준층들(312, 320)이 반-이중 상태에 있게 된다면, 자기 접합(310)의 자기저항은 더 높을 수 있다. 따라서, 더 높은 신호를 얻을 수 있다. 나아가, 반-이중 상태에서, 주어진 전류 밀도에서의 감소된 STT 진폭에 기인하여 읽기 에러율은 상당하게 감소될 수 있다. 그러므로, 센싱 마진(sensing margin)이 증가될 수 있고, 셀들의 열적 안정성에 대한 요건들은 완화될 수 있다. 이중 및 반-이중 상태들 사이의 스위칭은 아래 도 8a 및 도 8b에 관한 예에서 설명된다.
도 6a 내지 도 6d는 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합(410)을 포함하는 자기 메모리(400)의 일부의 예시적인 다른 실시예를 도시한다. 도 6a 내지 도 6d는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 또한, 비트 라인들, 워드 라인들, 로우 셀렉터들, 및 컬럼 셀렉터들과 같은 자기 메모리(200)의 일부들은 도시되지 않거나, 표시되지 않았다. 자기 메모리(400)는 자기 메모리들(200, 300)과 유사하다. 따라서, 자기 메모리(400)는 자기 접합(210, 310) 및 SO 활성층(230, 330)을 포함하는 라인(230, 330)과 유사한, 자기 저장 셀(410) 및 SO 활성층(430)을 포함하는 라인(430)을 포함한다. 자기 저장 셀(410)은 어레이로 정렬된 다수의 자기 저장 셀들 중의 하나일 수 있다.
자기 접합(410)은 각각 제1 기준층(212, 312), 제1 비자성 스페이서층(214, 314), 데이터 저장층/자유층(216, 316), 제2 비자성 스페이서층(218, 318), 및 제2 기준층(220, 320)과 유사한 제1 기준층(412), 제1 비자성 스페이서층(414), 데이터 저장층/자유층(416), 제2 비자성 스페이서층(418), 및 제2 기준층(420)을 포함한다. 스페이서층들(414, 418)은 각각 비자성이다. 일부 실시예들에서, 스페이서층들(414, 418)의 하나 또는 둘 모두는 결정성 MgO와 같은 절연성 터널링 장벽이다. 다른 실시예들에서, 스페이서층(414 및/또는 418)은 도전체일 수 있다. 다른 대체 실시예들에서, 스페이서층(414 및/또는 418)은 다른 구조를 가질 수도 있다. 층들(412, 416, 420)은 강자성이고, 따라서 Co, Ni 및/또는 Fe와 같은 물질들을 포함할 수 있다.
자유층(416)은 스위치 가능한 자기 모멘트(417)를 갖는다. 자기 접합(410)이 대기 상태(스위치 되지 않은)일 때, 자유층(416)의 자기 모멘트(417)는 자유층(416)의 자화 용이축을 따른다. 도 6a 내지 도 6d에 도시된 실시예에서, 자화 용이축은 면에 수직이다. 따라서, 자유층(416)은 면을 벗어나는 반자화장(out-of-plane demagnetization filed, 일반적으로 4πMs의 상당 부분)을 초과하는 수직 이방성장(perpendicular anisotropy field)을 가질 수 있다. 그러나, 다른 실시예들에서, 자화 용이축은 다른 방향(면 내의 방향을 포함하나, 이에 제한되지 않는)일 수 있다. 일부 실시예들에서, 자유층(416)은 강자성 물질 및/또는 합금을 포함하는 단일층이다. 다른 실시예들에서, 자유층(416)은 SAF 또는 다른 구조를 포함하는 다층일 수 있으나, 이에 제한되지 않는다.
자기 접합(410)은 또한 각각 자기 모멘트들(413, 421)을 갖는 기준층들(412, 420)을 포함한다. 각각의 기준층(들)(412 및/또는 420)은 강자성 물질로 구성된 단일층, 또는 SAF와 같은 다층일 수 있다. 기준층(420)의 자기 모멘트(421)는 고정되거나, 피닝(pinned)되는 것이 요구된다. 기준층(412)의 자기 모멘트(413)는 자기 접합(410)을 통과하여 구동되는 읽기 전류 및 스핀 전달 전류에 대해 고정된다. 도시된 실시예에서, 자기 모멘트들(413, 421)은 면에 수직이다. 따라서, 기준층들(412, 420) 각각은 면을 벗어나는 반자화장(일반적으로 4πMs의 상당 부분)을 초과하는 수직 이방성장(perpendicular anisotropy field)을 가질 수 있다. 그러나, 일부 실시예들에서, 자기 모멘트(들)(413 및/또는 421)는 다른 방향(면 내의 방향을 포함하나, 이에 제한되지 않는)일 수 있다.
SO 활성층(430)은 스핀 궤도 장(spin-orbit field, HSO)을 생성하는데 이용될 수 있는 강한 스핀 궤도(SO) 상호작용을 가진다. SO 상호작용은 스핀 홀 효과, 라쉬바 효과, 다른 효과 또는 이들의 조합에 의한 것일 수 있다. 도시된 실시예에서, SO 활성층(430)은 전체 라인일 수 있다. 따라서, SO 활성층(430)은 복수의 자기 접합들(410)로 연장될 수 있다. 다른 실시예들에서, SO 활성층(430)은 단순히 자기 접합(410)의 영역 내에 있을 수 있다. 이는 층(430)에 점선으로 표시된다. 또 다른 실시예들에서, SO 활성층은 자기 접합(410)(따라서, 기준층(412))과 면 내 전류(JSO)를 운반하는 워드 라인 사이에 있을 수 있다. 설명의 간소화를 위해, 도면 부호 430은 라인 및 SO 활성층을 형성하는 라인의 부분들 모두에 사용될 것이다. 따라서, SO 활성층(430)은 앞서 설명한 SO 활성층들(122, 230, 330)의 물질들과 유사한 물질들을 포함할 수 있다.
일부 실시예들에서, 선택적인 스핀 확산층(도 6a 내지 도 6d에 미도시)은 기준층(412)과 SO 활성층(430) 사이에 있을 수 있다. 그러나, 다른 실시예들에서, 스핀 확산층은 도 6a 내지 도 6d에 도시된 바와 같이 생략될 수 있다.
기준층(412)의 자기 모멘트(413)는 SO 활성층(430)으로부터의 스핀 궤도 상호작용을 이용하여 변화될 수 있도록 구성된다. 그러나, 앞서 설명한 바와 같이, 자기 모멘트(413)는 면에 수직인 방향으로 자기 접합(410)을 통과하여 구동되는 읽기 전류 또는 스핀 전달 전류에 대해 안정될 수 있을 것이다. 자기 모멘트(413)의 변화는, 도 6a 내지 도 6d에 도시된 바와 같이, 자유층(416)의 쓰기 동작 중에 발생된다. 도 6a에 도시된 것처럼, 면 내 전류(JSO)는 SO 활성층(430)을 통과하여 구동될 수 있다. 이는 스핀 궤도 장(HSO)을 생성한다. SO 장은 자기 모멘트(413)의 위치를 교란한다. 그 결과가 도 6b에 도시된다. 자기 모멘트(413a)는 이전 위치로부터 기울어져 있다. 이제, 자기 모멘트(413a)는 면 내의 구성 요소를 가진다. 따라서, 기준층(412)의 자기 모멘트(413a)는 자유층(416)의 자기 모멘트(417)의 평형 위치와 더 이상 (반대로)정렬되지 않는다. 그 결과, 기준층(412)은 자유층 자기 모멘트(417)에 자기장(Hstray)을 가한다. 자유층 자기 모멘트(417)는 자기장(Hstray)에 의해 평형 위치로부터 기울어진다. 이는 도 6c에 도시된다. 따라서, 자유층 자기 모멘트(417a)는 자유층(416)에 점선으로 도시된 자화 용이축(도 6c에 도시 요)으로부터 기울어져 있다. 자유층 자기 모멘트(417a)는 면 내 구성 요소를 가진다. 게다가, 자유층 자기 모멘트(417a)는 정체 지점으로부터 기울어져 있다. 스핀 전달 전류(JSTT,)는, 도 6c에 도시된 것처럼, 자기 접합(410)을 통과하여 면에 수직인 방향으로 구동된다. 스핀 전달 토크가 자유층 자기 모멘트(417a)에 가해질 수 있다. 이에 더해, 면 내 전류(JSO)는 제거될 수 있다. 따라서, 자유층(416)의 자기 모멘트는 STT를 이용하여 스위치 되고, 기준층(412)은 평형 상태로 돌아간다. 이는 도 6d에 도시된다. 따라서, 자유층 자기 모멘트(417b)는 자기 모멘트(413b)와 평행하게 정렬된다. 이는 스핀 전달 토크 전류가 라인(430)을 향해 구동되기 때문이다. 만일 스핀 전달 토크 전류가 반대 방향으로 구동된다면, 자유층 자기 모멘트(417b)는 자기 모멘트(413b)와 반평행하게 될 수 있을 것이다. 다른 실시예들에서, 주어진 스핀 전달 토크 전류에 대한 자유층의 스위칭 방향은 도 6a 내지 도 6d에 도시된 것과 반대 방향일 수 있다.
자기 접합(410)은 보다 빠른 스위칭을 겪을 수 있다. SO 토크가 기준층(412)의 자기 모멘트(413a)를 교란하기 때문에, 장(Hstray)은 자유층 자기 모멘트를 정체 지점으로부터 멀어지게 이동시킨다. 그 결과, STT 토크를 이용한 스위칭은 감소된 쓰기 에러율(WER)과 함께 보다 빨라질 수 있다. 게다가, 이중 자기 접합(410)이 사용되기 때문에, 자유층(416)에 대한 스핀 전달 토크는 이중 상태에 있는 기준층들(412, 420)의 자기 모멘트들(413, 413a, 413b, 421)에서 더 높을 수 있다. 이 후, 더 낮은 스핀 전달 스위칭 전류(JSTT)가 자기 접합(410)을 통과하여 구동될 수 있다. 만일 기준층들(412, 420)이 반-이중 상태에 있게 된다면, 자기 접합(410)의 자기저항은 더 높을 수 있다. 따라서, 더 높은 신호를 얻을 수 있다. 나아가, 반-이중 상태에서, 주어진 전류 밀도에서의 감소된 STT 진폭에 기인하여 읽기 에러율은 상당하게 감소될 수 있다. 그러므로, 센싱 마진(sensing margin)이 증가될 수 있고, 셀들의 열적 안정성에 대한 요건들은 완화될 수 있다. 이중 및 반-이중 상태들 사이의 스위칭은 아래 도 8a 및 도 8b에 관한 예에서 설명된다.
도 7a 및 도 7b는 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합(410a)을 포함하는 자기 메모리(400A)의 일부의 예시적인 다른 실시예를 도시한다. 도 7a 및 도 7b는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 또한, 비트 라인들, 워드 라인들, 로우 셀렉터들, 및 컬럼 셀렉터들과 같은 자기 메모리(200)의 일부들은 도시되지 않거나, 표시되지 않았다. 자기 메모리(400A)는 자기 메모리들(200, 300, 400) 유사하다. 따라서, 자기 메모리(400A)는 자기 접합(210, 310, 410) 및 SO 활성층(230, 330, 430)을 포함하는 라인(230, 330, 430)과 유사한, 자기 저장 셀(410a) 및 SO 활성층(430a)을 포함하는 라인(430a)을 포함한다. 자기 저장 셀(410a)은 어레이로 정렬된 다수의 자기 저장 셀들 중의 하나일 수 있다. SO 활성층은 전체 버스(bus)를 구성하거나, 자기 접합(410a)의 부근에만 있을 수 있다. 이는 공통 라인/SO 활성층(430a)의 점선에 의해 표시된다. 설명의 간소화를 위해, 도면 부호 430a는 라인 및 SO 활성층을 형성하는 라인의 부분들 모두에 사용될 것이다.
자기 접합(410a)은 각각 제1 기준층(212, 312, 412), 제1 비자성 스페이서층(214, 314, 414), 데이터 저장층/자유층(216, 316, 416), 제2 비자성 스페이서층(218, 318, 418), 및 제2 기준층(220, 320, 420)과 유사한 제1 기준층(412a), 제1 비자성 스페이서층(414a), 데이터 저장층/자유층(416a), 제2 비자성 스페이서층(418a), 및 제2 기준층(420a)을 포함한다. 비록 층들(414a, 418a)이 단순 층들로 도시되었지만, 층들(414a, 418a)의 하나 또는 둘 모두는 다층(SAF를 포함하나, 이에 제한되지 않는)일 수 있다.
도시된 실시예에서, 기준층(412a)은 Ru과 같은 비자성층(444)에 의해 분리되는 강자성층들(442, 446)을 포함하는 SAF 이다. 각각의 강자성층(442, 446)은 자기 모멘트(443, 447)을 가진다. 층들(412a, 416a, 420a)은 면에 수직인 자기 모멘트들을 갖는 것으로 도시된다. 그러나, 다른 실시예에서, 자기 모멘트(들)는 면 내에 있을 수 있다. 일부 실시예들에서, 선택적인 스핀 확산층(도 7a 및 도 7b에 미도시)은 기준층(412a)과 SO 활성층(430a) 사이에 있을 수 있다. 그러나, 다른 실시예들에서, 스핀 확산층은 도 7a 및 도 7b에 도시된 바와 같이 생략될 수 있다.
면에 수직인 방향으로 자기 접합(410a)을 통과하여 구동되는 읽기 전류 및 스핀 전달 전류에 기인하는 것은 아니지만, 기준층(412a)의 자기 모멘트들(443, 447)은 SO 활성층(430a)으로부터의 스핀 궤도 상호작용을 이용하여 변화될 수 있도록 구성된다. 도 7a에 도시된 것처럼, 면 내 전류(JSO)는 SO 활성층(430a)을 통과하여 구동될 수 있다. 이는 스핀 궤도 장(HSO)을 생성한다. SO 장은 자기 모멘트(443)의 위치를 교란한다. 반강자성적으로 결합되기 때문에, 자기 모멘트(447) 또한, 도 7a에 도시된 바와 같이, 면에 수직인 방향으로부터 기울어져 있다. 기준층(412a)의 자기 모멘트들(443, 447)은 각각 자유층(416a)의 자기 모멘트(417c)의 평형 위치와 더 이상 정렬 또는 반대로 정렬되지 않는다. 그 결과, 기준층(412a)은 자유층 자기 모멘트(417c)에 자기장(Hstray)을 가한다. 일부 실시예들에서, 자기 모멘트들(443, 447)의 크기들은 장(Hstray)의 세기를 증가시키기 위해 불균형할 것이 요구된다. 자유층 자기 모멘트(417c)는 자기장(Hstray)에 의해 평형 위치로부터 기울어질 것이다. 따라서, 자유층 자기 모멘트(417c)는 정체 지점으로부터 기울어질 것이다. 스핀 전달 전류(JSTT,)는, 도 7a에 도시된 것처럼, 자기 접합(410a)을 통과하여 면에 수직인 방향으로 구동된다. 스핀 전달 토크가 자유층 자기 모멘트(417c)에 가해질 수 있다. 이에 더해, 면 내 전류(JSO)는 제거될 수 있다. 따라서, 자유층(416a)의 자기 모멘트는 STT를 이용하여 스위치 되고, 기준층(412a)은 평형 상태로 돌아간다. 이는 도 7b에 도시된다. 따라서, 도 7b에 도시된 자유층 자기 모멘트(417d)는 자기 모멘트(447a)와 평행하게 정렬된다. 이는 스핀 전달 토크 전류가 라인(430a)을 향해 구동되기 때문이다. 만일 스핀 전달 토크 전류가 반대 방향으로 구동된다면, 자유층 자기 모멘트(417d)는 자기 모멘트(447a)와 반평행하게 될 수 있을 것이다. 다른 실시예들에서, 주어진 스핀 전달 토크 전류에 대한 자유층의 스위칭 방향은 도 7a 및 도 7b에 도시된 것과 반대 방향일 수 있다.
자기 접합(410a)은 보다 빠른 스위칭을 겪을 수 있다. SO 토크가 기준층(412a)의 자기 모멘트들(443, 447)을 교란하기 때문에, 장(Hstray)은 자유층 자기 모멘트(417c)를 정체 지점으로부터 멀어지게 이동시킨다. 그 결과, STT 토크를 이용한 스위칭은 보다 빨라질 수 있다. 게다가, 이중 자기 접합(410a)이 사용되기 때문에, 자유층(416a)에 대한 스핀 전달 토크는 이중 상태에 있는 기준층들(412a, 420a)에서 더 높을 수 있다. 이 후, 더 낮은 스핀 전달 스위칭 전류(JSTT)가 자기 접합(410a)을 통과하여 구동될 수 있다. 만일 기준층들(412a, 420a)이 반-이중 상태에 있게 된다면, 자기 접합(410a)의 자기저항은 더 높을 수 있다. 따라서, 더 높은 신호를 얻을 수 있다. 나아가, 반-이중 상태에서, 주어진 전류 밀도에서의 감소된 STT 진폭에 기인하여 읽기 에러율은 상당하게 감소될 수 있다. 그러므로, 센싱 마진(sensing margin)이 증가될 수 있고, 셀들의 열적 안정성에 대한 요건들은 완화될 수 있다. 이중 및 반-이중 상태들 사이의 스위칭은 아래 도 8a 및 도 8b에 관한 예에서 설명된다.
도8a 및 도 8b는 스위칭 되는 동안 스핀 궤도 상호작용을 이용하여 스위치 되는 이중 자기 접합(510)을 포함하는 자기 메모리(500)의 일부의 예시적인 다른 실시예를 도시한다. 도8a 및 도 8b는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 또한, 비트 라인들, 워드 라인들, 로우 셀렉터들, 및 컬럼 셀렉터들과 같은 자기 메모리(500)의 일부들은 도시되지 않거나, 표시되지 않았다. 자기 메모리(500)는 자기 메모리들(200, 300, 400, 400A)과 유사하다. 따라서, 자기 메모리(500)는 자기 접합(210, 310, 410, 410a) 및 SO 활성층(230, 330, 430, 430a)을 포함하는 라인(230, 330, 430, 430a)과 유사한, 자기 저장 셀(510) 및 SO 활성층(530)을 포함하는 라인(530)을 포함한다. 자기 저장 셀(510)은 어레이로 정렬된 다수의 자기 저장 셀들 중의 하나일 수 있다. 설명의 간소화를 위해, 도면 부호 530은 라인 및 SO 활성층을 형성하는 라인의 부분들 모두에 사용될 것이다
자기 접합(510)은 각각 제1 기준층(212, 312, 412, 412a), 제1 비자성 스페이서층(214, 314, 414, 414a), 데이터 저장층/자유층(216, 316, 416, 416a), 제2 비자성 스페이서층(218, 318, 418, 418a), 및 제2 기준층(220, 320, 420, 420a)과 유사한 제1 기준층(512), 제1 비자성 스페이서층(514), 데이터 저장층/자유층(516), 제2 비자성 스페이서층(518), 및 제2 기준층(520)을 포함한다. 스페이서층들(514, 518)은 각각 비자성이다. 일부 실시예들에서, 스페이서층들(514, 518)의 하나 또는 둘 모두는 결정성 MgO와 같은 절연성 터널링 장벽이다. 다른 실시예들에서, 스페이서층(514 및/또는 518)은 도전체일 수 있다. 다른 대체 실시예들에서, 스페이서층(514 및/또는 518)은 다른 구조를 가질 수도 있다. 층들(512, 516, 520)은 강자성이고, 따라서 Co, Ni 및/또는 Fe와 같은 물질들을 포함할 수 있다.
자유층(516)은 스위치 가능한 자기 모멘트(517)를 갖는다. 자기 접합(510)이 대기 상태(스위치 되지 않은)일 때, 자유층(516)의 자기 모멘트(517)는 자유층(516)의 자화 용이축을 따른다. 도8a 및 도 8b에 도시된 실시예에서, 자화 용이축은 면에 수직이다. 따라서, 자유층(516)은 면을 벗어나는 반자화장(일반적으로 4πMs의 상당 부분)을 초과하는 수직 이방성장을 가질 수 있다. 그러나, 다른 실시예들에서, 자화 용이축은 다른 방향(면 내의 방향을 포함하나, 이에 제한되지 않는)일 수 있다. 일부 실시예들에서, 자유층(516)은 강자성 물질 및/또는 합금을 포함하는 단일층이다. 다른 실시예들에서, 자유층(516)은 SAF 또는 다른 구조를 포함하는 다층일 수 있으나, 이에 제한되지 않는다.
SO 활성층(530)은 스핀 궤도 장(spin-orbit field, HSO)을 생성하는데 이용될 수 있는 강한 스핀 궤도(SO) 상호작용을 가진다. SO 상호작용은 스핀 홀 효과, 라쉬바 효과, 다른 효과 또는 이들의 조합에 의한 것일 수 있다. 도시된 실시예에서, SO 활성층(530)은 전체 라인일 수 있다. 따라서, SO 활성층(530)은 복수의 자기 접합들(510)로 연장될 수 있다. 다른 실시예들에서, SO 활성층(530)은 단순히 자기 접합(510)의 영역 내에 있을 수 있다. 이는 층(530)에 점선으로 표시된다. 또 다른 실시예들에서, SO 활성층은 자기 접합(510)(따라서, 기준층(512))과 면 내 전류(JSO)를 운반하는 워드 라인 사이에 있을 수 있다. 따라서, SO 활성층(530)은 앞서 설명한 SO 활성층들(122, 230, 330, 430, 430a)의 물질들과 유사한 물질들을 포함할 수 있다.
일부 실시예들에서, 선택적인 스핀 확산층(도8a 및 도 8b에 미도시)은 기준층(512)과 SO 활성층(530) 사이에 있을 수 있다. 그러나, 다른 실시예들에서, 스핀 확산층은 도8a 및 도 8b에 도시된 바와 같이 생략될 수 있다.
자기 접합(510)은 또한 기준층들(512, 520)을 포함한다. 기준층(520)은 비자성층(524)에 의해 분리되는 강자성층들(522, 526)을 포함한다. 강자성층들(522, 526)은 각각 자기 모멘트들(523, 527)을 가진다. 따라서, 기준층(520)은 SAF 일 수 있다. 그러나, 기준층(512)은 자기 모멘트(513)를 갖는 단순층이다. 다른 실시예들에서, 기준층은 다층일 수 있다. 기준층(520)의 자기 모멘트들(523, 527)은 고정(fixed)되거나, 피닝(pinned)되는 것이 요구된다. 그러나, 기준층(512)의 자기 모멘트(513)는 변화 가능하도록 요구된다. 특히, 기준층(512)은 도 8a에 도시된 반-이중 상태와 도 8b에 도시된 이중 상태 사이에서 스위치 가능할 것이 요구된다. 반-이중 상태는 읽기를 위해 사용되고, 반면에 이중 상태는 쓰기를 위해 사용된다.
기준층(512)의 자기 모멘트(513)는 SO 활성층(530)으로부터의 스핀 궤도 상호작용을 이용하여 변화될 수 있도록 구성된다. 자기 모멘트(513)의 변화는 자유층(516)의 읽기 또는 쓰기 동작 중에 발생된다. 도 8a에 도시된 것처럼, 면 내 전류(JSO)는 SO 활성층(530)을 통과하여 구동될 수 있다. 이는 스핀 궤도 장(HSO)을 생성한다. 면에 수직인 기준층(512)의 자기 모멘트(513)를 스위치 하기 위하여, SO 장 또한 기본적으로 면에 수직이다. 그러나, 만일 자기 모멘트(513)가 면 내에 있다면, SO 장은 기본적으로 면 내에 있다. SO 장은 자기 모멘트(513)의 위치를 교란한다. 읽기를 위해, 면 내 전류(JSO1)는 도 8a에 도시된 이중/반-이중 상태에 대하여 SO 장을 생성하는 방향으로 구동된다. 따라서, 자기 모멘트(513)는 반-이중 상태가 되도록 스위치 된다. 이 후, 자기 접합(510)은 읽혀질 수 있다. 쓰기를 위해, 면 내 전류(JSO2)는, 반대 방향으로 SO 장을 생성하는, 반대의 방향으로 구동된다. 그 결과, 자기 모멘트(513a)는 이중 상태가 되도록 스위치 된다. 이 후, 자기 접합(510)은 스핀 전달 토크를 이용하여 쓰여질 수 있다.
일부 실시예들에서, 기준층(512)의 자기 모멘트(513)는 SO 장/SO 토크의 부재 하에 이중 및 반-이중 상태들에서 안정적이다. 달리 얘기하면, 자기 모멘트(513)는 자유층(516)의 자화 용이축에 평행 또는 반평행하게 안정적으로 정렬된다. 따라서, 기준층(512)은 면에 수직인 이방성을 가진다. 이러한 실시예들에서, SO 전류는 읽기 또는 쓰기 중에 감소되거나, 제거될 수 있다. 다른 실시예들에서, 기준층(512)의 자기 모멘트(513)는 SO 장/SO 토크의 부재 하에서 안정적이지 않다. 이러한 실시예들에서, SO 전류는 읽기 및 쓰기 중에 남아 있는다.
자기 접합(510)에서, 쓰기는 기준층(512)으로부터의 표유 자계(stray field)에 의해 보조되는 스핀 전달 토크를 이용하여 수행될 수 있다. 일부 실시예들에서, 자성층(512)이 반-이중 상태에서 이중 상태로(또는 그 반대로) 스위칭 할 때, 자성층(512)은 자유층(516)에 충분히 센 표유 자계(stray field)를 가하여 자기 모멘트(517)를 정체 지점으로부터 멀어지게 이동시킬 수 있다. 일부 실시예들에서, 자기 모멘트(513)는 자유층(516)의 자기 모멘트(517)에 평행/반평행으로부터 기울어질 수 있다. 일 예로, SO 토크가 가해질 때, 자기 모멘트(513/513a)가 단지 안정적이라면, SO 전류는 감소되어 도 8a 및 도 8b에 도시된 위치들로부터 자기 모멘트(513/513a)를 기울게 할 수 있다. 이러한 실시예들에서, 기울어진 자기 모멘트(513/513a)는 또한 자기 모멘트(517)를 정체 지점으로부터 멀어지게 이동시키는, 자유층에서의 표유 자계(stray field)를 야기할 수 있다. 자기 접합(510)은 자기 접합들(210, 310, 410, 410a)과 유사한 방식으로 기록될 수 있다. 이러한 실시예들에서, 기준층(512)의 자기 모멘트(513/513a)는 충분하게 커야 한다. 일 예로, 이러한 실시예들에서 기준층(512)의 평균 포화 자화는 700-1200 emu/cm3 일 수 있다. 그러나, 다른 실시예들에서, 자기 접합(510)은 다른 방식으로 기록될 수 있다. 일 예로, 자기 접합(510)은 일반적인 스핀 전달 토크만을 이용하여 기록될 수 있다. 이러한 실시예들에서, 자유층 자기 모멘트(517)가, 예를 들어, 스핀 전달 토크를 이용하여 스위치 되기 전에, 기준층(512)의 자기 모멘트(513/513a)가 먼저 스위치 될 수 있을 것이다. 이러한 실시예들에서, 자기 모멘트(513)의해 가해진 자유층(516)에 대한 정적 및 동적인 표유 자계(stray field)는 열적 안정성을 감소시킬 수 있기 때문에, 기준층(512)의 자기 모멘트를 줄이는 것이 바람직하다. 그러므로, 일부 실시예들에서, 평균 포화 자화는 0과 500 emu/cm3 사이일 수 있다. 일부 실시예들에서, 이러한 낮은 자기 모멘트를 달성하기 위하여, 기준층(512)은 두 자성층들의 자기 모멘트들이 완전하게 또는 부분적으로 보상되는 SAF로 형성될 수 있다. 게다가, 일부 실시예들에서, 자기 모멘트(513)에 의해 가해지는 자유층(516)에 대한 정적 표유 자계(stray field)를 줄이기 위해, 자기 모멘트(513)는 대기 상태가 자유층(516)의 자기 모멘트(517)의 자화 용이축에 수직하도록 형성될 수 있다. 일 예로, 자기 모멘트(517)가 도 8a 및 도 8b에 도시된 것과 같이 면에 수직이라면, 기준층(512)의 자기 모멘트(513)는 면 내(미도시)에 형성될 수 있다. 만일 자기 모멘트(517)가 면 내에 있다면, 자기 모멘트(513)는 면에 수직하게 형성되거나, 자유층(516)의 자화 용이축에 수직인 자화 용이축과 함께 면 내에 형성될 수 있다(미도시).
자기 모멘트(513/513a)를 자유층(516)의 자기 모멘트(517)에 평행/반평행하게 되는 것으로부터 기울게 하기 위해 SO 토크가 사용되는 실시예들에서, 자기 접합(510)은 자기 접합들(210, 310, 410 및/또는 410a)의 이점들을 향유할 수 있다. 일 예로, 자기 접합(510)은 보다 빠른 스위칭을 겪을 수 있다. 자기 접합(510)은 또한 원하는 대로 이중 또는 반-이중 상태일 수 있다. 쓰기를 위한 이중 상태에서 이중 자기 접합(510)이 사용되기 때문에, 자유층(516)에 대한 스핀 전달 토크는 더 높을 수 있다. 이 후, 더 낮은 스핀 전달 스위칭 전류(JSTT)가 자기 접합(510)을 통과하여 구동될 수 있다. 읽기를 위해 기준층들(512, 520)이 반-이중 상태에 있기 때문에, 자기 접합(510)의 자기저항은 더 높을 수 있다. 따라서, 더 높은 신호를 얻을 수 있다. 나아가, 반-이중 상태에서, 주어진 전류 밀도에서의 감소된 STT 진폭에 기인하여 읽기 에러율은 상당하게 감소될 수 있다. 그러므로, 센싱 마진(sensing margin)이 증가될 수 있고, 셀들의 열적 안정성에 대한 요건들은 완화될 수 있다. 비록 이중 및 반-이중 상태들 사이의 스위칭이 면에 수직인 자기 모멘트들을 갖는 자기 접합(510)에 대하여 도시되었지만, 이러한 스위칭은 다른 배치들(면 내의 자기 모멘트들을 포함하나, 이에 제한되지 않는)에 대해서도 달성될 수 있다. 따라서, 자기 접합의 성능은 향상될 수 있다.
도 9는 기준층의 자기 모멘트를 변화시키기 위해 스핀 궤도 상호작용을 이용하는 자기 접합(562)을 사용한 자기 메모리(550)의 예시적인 다른 실시예를 도시한다. 도 9는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 메모리(550)는 자기 메모리들(200, 300, 400, 400A 및/또는 500)과 유사하다. 따라서, 자기 메모리(550)는 각각 자기 접합(210, 310, 410, 410a, 510) 및 SO 활성층(230, 330, 430, 430a, 530)과 유사한 자기 접합(562) 및 SO 활성층(572)을 포함한다. 따라서, 자기 접합(562)은 이중 접합이다. 그러므로, 구성 요소들(562, 572)의 구조 및 기능은 각각 앞서 설명한 구성들(210/310/410/410a/510 및 230/330/430/430a/530)의 그것과 유사하다. 일 예로, 자성층들은 면 내 또는 면에 수직인 자화 용이축을 가질 수 있다. 기준층들은 또한 면 내 또는 면에 수직인 자기 모멘트들을 가질 수 있다. 자기 접합(562)은, 앞서 설명한 바와 같이, 자유층의 스위칭을 위한 스핀 전달 토크와 더불어 기준층의 모멘트를 제어하기 위한 스핀 궤도 상호작용을 이용하여 스위치 될 수 있다.
자기 접합(562)에 더하여, 자기 메모리(550)는 저장 셀(560)의 각각의 자기 접합(562)에 상응하는 선택 장치(564)를 포함한다. 도시된 실시예에서, 메모리 셀은 자기 접합(562) 및 선택 장치(564)를 포함한다. 선택 장치(564)는 트랜지스터이고, 비트 라인과 결합될 수 있다. 도시된 실시예에서, 자기 메모리(550)는 또한 선택적 스핀 확산 삽입층(566)을 포함할 수 있다. 일부 실시예들의 선택적 스핀 확산층(566)은 금속일 수 있다. 그러나, 다른 실시예들에서, 이 층은 얇은 절연 물질, 예를 들면, 결정성 MgO 또는 다른 산화물, 또는 다른 절연층일 수 있다. 이러한 층의 저항 면적(resistance-area, RA)은 작아야 한다. 예를 들면, 2 Ohm-μm2 보다 작다. 다른 실시예들에서, 선택적 스핀 확산층(566)은 다른 물질들의 둘 이상의 층들을 포함하는 다층일 수 있다. 선택적 스핀 확산 삽입층(566)은 라쉬바 효과와 유사하게 스핀 궤도 장의 기여를 줄이는데 또는/및 스핀 홀 효과와 유사하게 스핀 궤도 장의 기여를 강화하는데 사용될 수 있다. 또한 선택적 스핀 확산 삽입층(566)은 기준층을 위해 향상된 씨드층을 제공하는데 사용될 수 있다.
도 9에 단지 하나의 자기 접합(562)만 도시되었지만, SO 활성층(572)은 복수의 자기 접합들로 연장될 수 있다. 따라서, SO 활성층(572)은 또한 워드 라인(570)으로서 기능할 수 있다. 나아가, SO 활성층(572)은 실질적으로 일정한 두께(z 방향의 치수) 및 폭(y 방향의 치수)를 갖는 것으로 도시된다. 일부 실시예들에서, SO 활성층의 두께 및/또는 폭은 적어도 자기 접합(562)의 아래서 감소된다. 이러한 실시예들에서, 스핀 궤도 전류 밀도는 자기 접합(562)의 영역 내에서 증가된다. 따라서, 스핀 궤도 상호작용을 이용하는 스위칭은 향상될 수 있다. 일부 실시예들에서, SO 활성층(572)은 선택적인 소스(574) 및 선택적인 드레인(576)을 포함하는 트랜지스터의 일부 일 수 있다. 그러나, 다른 실시예들에서, 그러한 구조들이 생략될 수 있다.
자기 메모리(550)는 자기 메모리들(200, 300, 400, 400A 및/또는 500)의 이점들을 공유할 수 있다. 자유층의 자기 모멘트를 스위칭 하는데 스핀 궤도 토크가 이용되기 때문에, 자기 메모리(550)의 성능은 향상될 수 있다. SO 활성층(572)에 대한 SO 전류가 면 내에 있기 때문에, 전류 밀도(JSO)는 클 수 있다. 게다가, 자기 접합(562)은 이중 자기 접합일 수 있다. 따라서, 더 큰 자기저항 및/또는 더 높은 스핀 전달 토크가 달성될 수 있다. 따라서, 자기 메모리(550)의 성능이 향상될 수 있다.
도 10은 기준층의 자기 모멘트를 변화시키기 위해 스핀 궤도 상호작용을 이용하는 자기 접합(562a)을 사용한 자기 메모리(550A)의 예시적인 다른 실시예를 도시한다. 도 10은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 메모리(550A)는 자기 메모리들(200, 300, 400, 400A 및/또는 500)과 유사하다. 따라서, 자기 메모리(550A)는 각각 자기 접합(210/310/410/410a/510) 및 SO 활성층(230/330/430/430a/530)과 유사한 자기 접합(562a) 및 SO 활성층(572a)을 포함한다. 그러므로, 구성 요소들(562a, 572a)의 구조 및 기능은 각각 앞서 설명한 구성들(210/310/410/410a/510 및 230/330/430/430a/530)의 그것과 유사하다. 일 예로, 자성층들은 면 내 또는 면에 수직인 자기 모멘트(들)을 가질 수 있다. SO 활성층(572a)에 가장 가까운 기준층은 또한 스핀 궤도 장에 기인하여 변화될 수 있는 자기 모멘트를 가질 수 있다. 자기 접합(562a)은, 앞서 설명한 바와 같이, 스핀 궤도 상호작용 및 스핀 전달 토크를 이용하여 스위치 되어, 기준층의 모멘트를 변화시키고 자유층에 기록을 할 수 있다. 자기 메모리(550A)는 또한 선택적 스핀 확산 삽입층(566)과 유사한 선택적 스핀 확산 삽입층(566a)을 포함할 수 있다. 설명의 간소화를 위해, SO 장은 y 방향으로 도시된다. 그러나, SO 장은 다른 방향(면에 수직인 방향, 예를 들면 양 또는 음의 z 방향을 포함하나, 이에 제한되지 않는)일 수 있다.
자기 메모리(550A)는 또한 워드 라인(570a)을 포함한다. 워드 라인(570a)은 복수의 자기 접합들(562a)로 연장되고, 따라서, 복수의 메모리 셀들로 연장된다. SO 활성층(572a)은 워드라인에 전기적으로 결합되지만, 단일 자기 접합(562a)의 영역에 국한된다. 따라서 도시된 실시예에서, 각각의 SO 활성층(572a)은 자기 접합(562a)에 상응한다. 도시된 실시예에서, SO 활성층(572a)은 워드 라인(570a)으로 연장한다. 그러나, 다른 실시예들에서, SO 활성층(572a)의 상단은 워드 라인(570a)의 상단과 실질적으로 같은 높이를 포함하는 다른 위치에 있을 수 있지만, 이에 한정되지 않는다. 도시된 실시예에서, 활성층(572a)의 하단은 워드 라인(570a) 내에 있다. 따라서, SO 활성층(572a)은 워드 라인(570a) 내의 움푹 패인 곳에 배치될 수 있다. 그러나, 다른 실시예들에서, SO 활성층(572a)의 하단은 다른 위치에 있을 수 있다. 그 대신에, SO 활성층(572a)은 워드 라인(570a)의 두께와 같거나 보다 작은 두께를 가질 수 있으며, 워드라인의 구멍(aperture) 내에 있을 수 있다. 그러한 실시예들에서, SO 활성층(572a)을 통과하는 전류 밀도는 그 주변의 워드 라인(570a)에서 보다 더 클 수 있다. SO 활성층(572a)은 또한 자기 접합(562a)의 가장자리들로 연장되는 것으로 도시된다. 그러나, 다른 실시예들에서, SO 활성층(572a)은 x-y면에서 자기 접합(562a) 보다 더 멀리 연장될 수 있다.
자기 메모리(550A)는 자기 메모리들(200, 300, 400, 400A, 500, 550)의 이점들을 공유할 수 있다. SO 활성층(572a)에 가장 가까운 기준층의 자기 모멘트를 변화시키는데 스핀 궤도 토크가 이용되기 때문에, 자기 메모리(550A)의 성능은 향상될 수 있다. SO 활성층(572a)에 대한 SO 전류가 면 내에 있기 때문에, 전류 밀도(JSO)는 클 수 있다. 게다가, 자기 접합(562a)은 향상된 스핀 전달 토크 및/또는 자기저항을 갖는 이중 접합일 수 있다. 따라서, 자기 메모리(550A)의 성능은 향상될 수 있다.
도 11은 스핀 궤도 상호작용을 이용하는 자기 접합(562b)을 사용한 자기 메모리(550B)의 예시적인 다른 실시예를 도시한다. 도 11은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 메모리(550B)는 자기 메모리들(200, 300, 400, 400A, 500, 550 및/또는 550A )과 유사하다. 따라서, 자기 메모리(550B)는 각각 자기 접합(210/310/410/410a/510) 및 SO 활성층(230/330/430/430a/530)과 유사한 자기 접합(562b) 및 SO 활성층(572b)을 포함한다. 그러므로, 구성 요소들(562b, 572b)의 구조 및 기능은 각각 앞서 설명한 구성들(210/310/410/410a/510 및 230/330/430/430a/530)의 그것과 유사하다. 일 예로, 자성층들은 면 내 또는 면에 수직인 자기 모멘트들을 가질 수 있다. SO 활성층(572b)에 가장 가까운 기준층은 또한 SO 토크에 의해 변화되는 자기 모멘트를 가질 수 있다. 자기 메모리(550B)는 또한 선택적 스핀 확산 삽입층(566b)을 포함할 수 있다.
자기 메모리(550B)는 또한 워드 라인(570a)과 유사한 워드 라인(570b)을 포함한다. 워드 라인(570b)은 복수의 자기 접합들(562b)로 연장되고, 따라서, 복수의 메모리 셀들로 연장된다. SO 활성층(572b)은 워드 라인에 전기적으로 결합되지만, 단일 자기 접합(562b)의 영역에 국한된다. 따라서 도시된 실시예에서, 각각의 SO 활성층(572b)은 자기 접합(562b)에 상응한다. 도시된 실시예에서, SO 활성층(572b)은 워드 라인(570b)의 위와 아래로 연장된다. 도시된 실시예에서, SO 활성층(572b)은 워드 라인(570b)의 구멍(aperture) 내에 있을 수 있다. 그러나, 다른 실시예들에서, SO 활성층(572b)의 상단 및/또는 하단은 다른 위치에 있을 수 있다. SO 활성층(572b)은 또한 자기 접합(562b)의 가장자리들로 연장되는 것으로 도시된다. 그러나, 다른 실시예들에서, SO 활성층(572b)은 x-y면에서 자기 접합(562b) 보다 더 멀리 연장될 수 있다.
자기 메모리(550B)는 자기 메모리들(200, 300, 400, 400A, 500, 550 및/또는 550A)의 이점들을 공유할 수 있다. SO 활성층(572b)에 가장 가까운 기준층의 자기 모멘트를 변화시키는데 스핀 궤도 토크가 이용되기 때문에, 자기 메모리(550B)의 성능은 향상될 수 있다. SO 활성층(572b)에 대한 SO 전류가 면 내에 있기 때문에, 전류 밀도(JSO)는 클 수 있다. 게다가, 자기 접합(562b)은 향상된 스핀 전달 토크 및/또는 자기저항을 갖는 이중 접합일 수 있다. 따라서, 자기 메모리(550B)의 성능은 향상될 수 있다.
도 12은 스핀 궤도 상호작용을 이용하여 스위치 되는 기준층의 자기 모멘트를 갖는 자기 접합(562c)을 사용한 자기 메모리(550C)의 예시적인 다른 실시예를 도시한다. 도 12은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 메모리(550C)는 자기 메모리들(200, 300, 400, 400A, 500, 550, 550A 및/또는 550B)과 유사하다. 따라서, 자기 메모리(550C)는 각각 자기 접합(210/310/410/410a/510) 및 SO 활성층(230/330/430/430a/530)과 유사한 자기 접합(562c) 및 SO 활성층(572c)을 포함한다. 구성 요소들(562c, 572c)의 구조 및 기능은 각각 앞서 설명한 구성들(210/310/410/410a/510 및 230/330/430/430a/530)의 그것과 유사하다. 일 예로, 자성층들은 면 내 또는 면에 수직인 자기 모멘트들을 가질 수 있다. SO 활성층(572c)에 가장 가까운 기준층은 또한 SO 토크에 의해 변화되는 자기 모멘트를 가질 수 있다. 자기 메모리(550C)는 또한 선택적 스핀 확산 삽입층(566c)을 포함할 수 있다.
자기 메모리(550C)는 또한 워드 라인(230/330/430/430a/530)과 유사한 워드 라인(570c)을 포함한다. 워드 라인(570c)은 복수의 자기 접합들(562c)로 연장되고, 따라서, 복수의 메모리 셀들로 연장된다. SO 활성층(572c)은 워드 라인에 전기적으로 결합되지만, 단일 자기 접합(562c)의 영역에 국한된다. 도시된 실시예에서, SO 활성층(572c)은 자기 접합(562c)에 인접한다. SO 활성층(572c)은 자기 접합(562c)의 바래 아래에 있지 않다. 대신에, 워드 라인(570c)의 다른 부분이 자기 접합(562c)의 아래에 있다. SO 활성층(572c)은 자기 접합(562c)으로부터 다소 분리되어 있을 수 있다. 이러한 분리는 매우 커서는 아니 되고, 일반적으로 MTJ의 폭보다 작다. 그러나 일부 실시예들에서, 그것보다 클 수 있으며, 최대 100nm 일 수 있다.
자기 메모리(550C)는 자기 메모리들(200, 300, 400, 400A, 500)의 이점들을 공유할 수 있다. 기준층의 자기 모멘트를 변화시키는데 스핀 궤도 토크가 이용되기 때문에, 자기 메모리(550C)의 성능은 향상될 수 있다. SO 활성층(572c)에 대한 SO 전류가 면 내에 있기 때문에, 전류 밀도(JSO)는 클 수 있다. 게다가, 자기 접합(562c)은 스핀 전달 토크의 향상 및/또는 자기저항의 증가가 가능한 이중 자기 접합일 수 있다. 따라서, 자기 메모리(550C)의 성능은 향상될 수 있다.
도 13은 스핀 궤도 상호작용을 모방하는 특징을 이용하여 변화될 수 있는 기준층 자기 모멘트를 갖는 이중 자기 접합(260)을 사용한 자기 메모리(600)의 예시적인 일 실시예를 도시한다. 도 13은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 메모리(600)는 자기 메모리들(200, 300, 400, 400A 및/또는 500)과 유사하다. 그 결과, 유사한 구성 요소들은 유사한 도면 부호들을 가진다. 따라서, 자기 메모리(600)는 각각 자기 접합(210/310/410/410a/510) 및 SO 활성층(230/330/430/430a/530)과 유사한 자기 접합(610) 및 구조(620)을 포함한다. 따라서, 구성 요소들(610, 620)의 구조 및 기능은 앞서 설명한 구성 요소들(210/310/410/410a/510 및 230/330/430/430a/530)과 각각 유사하다. 자기 메모리(600)는 또한 선택적 스핀 확산 삽입층(566)과 유사한 선택적 스핀 확산 삽입층(614)을 포함할 수 있다.
본 명세서의 맥락에서, SO 활성층과 유사한 구조(620)가 사용되기 때문에, 자기 메모리(600)는 자기 접합들(610)을 스위칭 하는데 있어 스핀 궤도 상호작용을 이용하도록 구성된다. 좀 더 구체적으로, 자기 접합들(610)의 외부 구조(620)는 자기 접합(610)의 자기 모멘트를 변화시키는데 이용되는 스핀 분극된 면 내 전류를 제공한다. 좀 더 분명하게, 워드 라인(624)에 가장 가까운 자기 모멘트가 변화될 수 있다. 따라서, 메모리(600)의 스위칭 메커니즘은 스핀 궤도 상호작용을 모방한다.
자기 메모리(600)에서, SO 활성층과 유사한 구조(620)가 고전도성 워드 라인(624)과 적어도 하나의 스핀 분극 전류 인젝터(spin polarized current injector, 622)의 조합으로부터 형성된다. 도 13에 도시된 실시예에서, 단 하나의 스핀 분극 전류 인젝터(622)만이 사용된다. 그러나, 다른 실시예들에서, 복수의 스핀 분극 전류 인젝터들이 사용될 수 있다. 일 예로, 반대의 스핀 분극들을 갖는 두 개의 인젝터들이 사용될 수 있다. 그렇지 않으면, 하나의 스핀 분극 전류 인젝터(622)가 사용될 수 있다. 스핀 분극 전류 인젝터(622)는 스핀 분극 전류 인젝터(622)를 통과하여 구동되는 전류에 대해 전하 캐리어들의 스핀들을 분극화 시킨다. 일 예로, 스핀 분극 전류 인젝터(622)는 자성층일 수 있다. 게다가, 하나의 스핀 분극 인젝터(622)는 복수의 자기 접합들(610)에 대해 분극된 스핀들을 제공하도록 요구된다. 따라서, 고전도성 워드 라인(624)은 긴 스핀 확산 길이(spin diffusion length)를 갖는 적어도 하나의 도전층이다. 일 예로, 일부 실시예들에서, 스핀 확산 길이는 적어도 100 나노미터이다. 일부 이러한 실시예들에서, 스핀 확산 길이는 적어도 1 마이크로미터이다. 일 예로, 일 실시예에서, 고전도성 워드 라인(624)은 그래핀 라인(graphene line)일 수 있다. 인젝터(622)로부터의 스핀 분극된 전하 캐리어들이 그들의 스핀 정보를 파괴하는 심각한 산란을 겪지 않고 워드 라인(624)을 가로질러, 적어도 하나의 자기 접합(610)에 도달할 수 있도록 긴 스핀 확산 길이가 요구된다.
전류는 인젝터(622)에 의해 분극화되고, 고전도성 워드 라인(624)을 통과하여 흐를 때 스핀 정보를 유지하기 때문에, 분극된 전류는, 앞서 설명한 스핀 홀 및 라쉬바 효과들에 대한 스핀 분극의 방식과 유사한 방식으로 행동한다. 따라서, 인젝터(622)와 고전도성 워드 라인(624)의 조합은 SO 활성층들(230/330/430/430a/530)과 유사한 방식으로 기능한다. 다르게 말하면, 스핀 분극 전류는 스핀 궤도 장 및 스핀 궤도 토크와 유사한 장과 토크를 제공할 수 있다.
자기 메모리(600)는 자기 메모리들(200, 300, 400, 400A, 500)의 이점들을 공유한다. 기준층의 자기 모멘트를 변화시키는데 스핀 궤도 토크가 이용되기 때문에, 메모리(600)의 성능은 향상될 수 있다. 게다가, 자기 접합(610)은 스핀 전달 토크의 향상 및/또는 자기저항의 증가가 가능한 이중 자기 접합일 수 있다. 따라서, 메모리(600)의 성능은 향상될 수 있을 것이다. 따라서, 메모리들(550, 550A, 550B, 550C, 600)은 각각 SO 활성층(572, 572a, 572b, 572c, 620)의 다양한 배치들을 도시한다. 하나 이상의 이러한 배치들을 이용하여, 자기 메모리의 성능은 향상될 수 있다.
도 14는 스핀 궤도 상호작용을 주로 이용하여 스위치 되는 자기 접합들(710)을 사용한 자기 메모리(700)의 예시적인 일 실시예를 도시한다. 도 14는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 메모리(700)는 자기 메모리들(200, 300, 400, 400A, 500))과 유사하다. 그 그 결과, 유사한 구성 요소들은 유사한 도면 부호들을 가진다. 따라서, 자기 메모리(700)는 앞서 설명한 자기 접합들, 선택 소자들, 스핀 확산 삽입층들, 및 SO 활성층들과 유사한 자기 접합들(710), 선택 소자들(718), 선택적 스핀 확산 삽입층(730a) 및 SO 활성층(720a)을 포함한다. 비록 도시되지 않았지만, 자기 접합(710)은 앞서 설명한 것과 유사한 데이터 저장층/자유층, 비자성 스페이서층들, 및 기준층들을 포함한다. 따라서, 구성 요소들(710, 720a)의 구조 및 기능은 앞서 설명한 것과 유사하다. 비록 SO 활성층(720a)이 워드 라인으로 도시되지만, 다른 실시예들에서, 다른 배치들이 사용될 수 있다. 자기 접합들(710)의 자성층들 각각은 면 내 또는 면에 수직인 자화 용이축을 가질 수 있다. 비록 HSO1 및 HSO2들은 모두 x-y면에 있는 것으로 도시되지만, 다른 실시예들에서, 상기 장들 HSO1, 및 HSO2는 면에 수직인 방향을 포함하는 다른 방향일 수 있다.
메모리(700)에서, 스핀 궤도 상호작용 스위칭은 저항 조절에 의해 보조 받는 기준층의 자기 모멘트를 변화시키는데 이용된다. 도시된 실시예에서, 저항기(735)의 저항이 저항 선택 트랜지스터들(736)을 통해 조절된다. 따라서, 저항기들(735)은 가변 저항 소자들이다. 저항 R1은 SO 활성층(720a)의 저항에 비해 상대적으로 높은 저항이다. 따라서, SO 활성층(720a)에서의 전류는 저항기(735)를 통한 흐름으로 방향을 바꾸지 않는다(즉, 분류되지 않는다). 이와 같이, HSO1에 의해 생성된 스핀 궤도 토크는 자기 소자(710)의 기준층 자기 모멘트를 스위치 하기에 여전히 충분하다. SO 활성층(720a)에 비해 낮은 저항기 R2에 대하여, 스핀 궤도 전류(JSO) 저항기 R2를 통하여 흐른다(즉, 분류(shunt)된다). 층(720a)의 상부 표면에서의 전하 캐리어들의 축적은 감소된다. 스핀 궤도 장(HSO2) 또한 감소된다. R2 위에 생성된 스핀 궤도 장은 자기 접합(710)의 기준층 자기 모멘트를 변화시키기에 충분하지 않다. 따라서, 자기 메모리(700)는 자기 접합에 대한 저항 변화들을 활용하여, 기준층 자기 모멘트가 변화되어야 하는 자기 접합(710)을 선택한다. 따라서, 자기 메모리(700)는 기록 및/또는 판독될 수 있는 이중 자기 접합을 선택하기 위해 저항 변화들을 이용하는 것이 고려될 수 있다.
자기 메모리(700)는 자기 메모리들(200, 300, 400, 400A, 500))의 이점들을 공유한다. 기준층의 자기 모멘트를 변화시키는데 스핀 궤도 토크가 이용되기 때문에, 메모리(700)의 성능은 향상될 수 있다. 게다가, 프로그램 될 원하는 자기 접합(710)은 저항 변화들을 이용하여 선택될 수 있다. 따라서, 메모리(700)의 성능은 향상될 수 있다.
도 15는 기준층의 자기 모멘트를 변화시키기 위해 스핀 궤도 상호작용을 이용하는 자기 접합들(710a)을 사용한 자기 메모리(700A)의 예시적인 일 실시예를 도시한다. 도 15는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 메모리(700A)는 자기 메모리들(200, 300, 400, 400A, 500))과 유사하다. 그 그 결과, 유사한 구성 요소들은 유사한 도면 부호들을 가진다. 따라서, 자기 메모리(700A)는 앞서 설명한 자기 접합들, 선택 소자들, 스핀 확산 삽입층들, 및 SO 활성층들과 유사한 자기 접합들(710a), 선택 소자들(718a), 선택적 스핀 확산 삽입층(730a) 및 SO 활성층(720a)을 포함한다. 비록 도시되지 않았지만, 자기 접합(710a)은 앞서 설명한 것과 유사한 데이터 저장층/자유층, 비자성 스페이서층들, 및 기준층들을 포함한다. 따라서, 구성 요소들(710a, 720a)의 구조 및 기능은 앞서 설명한 것과 유사하다. 비록 SO 활성층(720a)이 워드 라인으로 도시되지만, 다른 실시예들에서, 다른 배치들이 사용될 수 있다. 자기 접합들(710a)의 자성층들 각각은 면 내 또는 면에 수직인 자화 용이축을 가질 수 있다. 비록 HSO1 및 HSO2들은 모두 x-y면에 있는 것으로 도시되지만, 다른 실시예들에서, 상기 장들 HSO1, 및 HSO2는 면에 수직인 방향을 포함하는 다른 방향일 수 있다.
메모리(700A)에서, 스핀 궤도 상호작용 스위칭은 히터들(740)을 사용하여 SO 활성층(720a)을 가열하는 것에 의해 보조된다. 히터들(740)은 히터 선택 트랜지스터들(742)을 통해 조절된다. 히터 1과 같은 가열 소자가 대기 중일 때, SO 활성층(720a)은 자기 접합(710a)의 기준층의 자기 모멘트를 스위칭 하기 위한 원하는 스핀 궤도 장(Hso1)을 생성할 수 있다. 그러나, 히터 2가 구동될 수 있다. SO 활성층(720a)은 가열되어, SO에 의해 유도된 스핀 축적들의 이완을 증가시키고, 따라서 스핀 궤도 장(Hso2)을 감소시킨다. 생성된 스핀 궤도 장은 자기접합(710a)의 기준층의 자기 모멘트를 변화시키기에 충분하지 않다. 따라서, 자기 메모리(700A)는 SO 활성층(720a)의 가열을 활용하여, 기준층 자기 모멘트가 변화되는 자기 접합(710a)을 선택한다. 자기 접합(710a)은 가열을 이용하여 변화되는 기준층 자기 모멘트를 가질 수 있다.
자기 접합(710a)의 자유층 및/또는 기준층의 자기 모멘트들의 스위칭은 가열을 통해 향상될 수 있음을 또한 주의한다. 히터(740) 및/또는 자기 접합들(710a)을 통과하여 구동되는 가열 전류는 자기 접합들(710a)을 가열할 수 있다. 결과적으로, 자유층 및/또는 기준층의 자기 모멘트는 열적으로 더 불안정해지고, 따라서, 더 쉽게 스위치 될 수 있다. 따라서, 스위칭 및 기준층 자기 모멘트의 변화들은 가열에 의해 보조될 수 있다.
자기 메모리(700A)는 자기 메모리들(200, 300, 400, 400A, 500))의 이점들을 공유한다. 기준층의 자기 모멘트를 변화시키는데 스핀 궤도 토크가 이용되기 때문에, 메모리(700A)의 성능은 향상될 수 있다. 게다가, 프로그램 될 원하는 자기 접합(710a)은 가열을 이용하여 선택될 수 있다. 따라서, 메모리(700A)의 성능은 향상될 수 있다.
도 16은 기준층의 자기 모멘트를 변화시키기 위해 스핀 궤도 상호작용을 이용하는 자기 접합들(710b)을 사용한 자기 메모리(700B)의 예시적인 일 실시예를 도시한다. 도 16은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 메모리(700B)는 자기 메모리들(200, 300, 400, 400A, 500)과 유사하다. 그 그 결과, 유사한 구성 요소들은 유사한 도면 부호들을 가진다. 따라서, 자기 메모리(700B)는 앞서 설명한 자기 접합들, 선택 소자들, 스핀 확산 삽입층들, 및 SO 활성층들과 유사한 자기 접합들(710b), 선택 소자들(718b), 선택적 스핀 확산 삽입층(730b) 및 SO 활성층(720b)을 포함한다. 비록 도시되지 않았지만, 자기 접합(710b)은 앞서 설명한 것과 유사한 데이터 저장층/자유층, 비자성 스페이서층들, 및 기준층들을 포함한다. 따라서, 구성 요소들(710b, 720b)의 구조 및 기능은 앞서 설명한 것과 유사하다. 비록 SO 활성층(720b)이 워드 라인으로 도시되지만, 다른 실시예들에서, 다른 배치들이 사용될 수 있다. 자기 접합들(710b)의 자성층들 각각은 면 내 또는 면에 수직인 자화 용이축을 가질 수 있다. 비록 HSO1 및 HSO2들은 모두 x-y면에 있는 것으로 도시되지만, 다른 실시예들에서, 상기 장들 HSO1, 및 HSO2는 면에 수직인 방향을 포함하는 다른 방향일 수 있다.
메모리(700B)에서, 자기 모멘트에서 스핀 궤도 상호작용의 변화는 자기 접합(710b)의 영역에서의 스핀 궤도 전류의 집중(concentration)에 의해 보조된다. 도시된 실시예에서, SO 활성층(720b)의 두께(z 방향으로)는 자기 접합(710b)의 영역에서 제한된다. 다른 실시예들에서, 폭(y 방향으로), 또는 두께 및 폭 둘 모두는 SO 활성층(720b)의 단면적이 자기 접합들(710b)의 영역에서 감소되도록 제한될 수 있다. 결과적으로, 스핀 궤도 전류는 이러한 영역들에서 집중(concentration)될 수 있고, 따라서, 주어진 전류에서 보다 큰 스핀 궤도 토크를 가하는 것이 가능할 수 있다.
자기 메모리(700B)는 자기 메모리들(200, 300, 400, 400A, 500))의 이점들을 공유한다. 기준층의 자기 모멘트를 변화시키는데 스핀 궤도 토크가 이용되기 때문에, 메모리(700B)의 성능은 향상될 수 있다. 게다가, 프로그램 될 원하는 자기 접합(710b)은 가열을 이용하여 선택될 수 있다. 따라서, 메모리(700B)의 성능은 향상될 수 있다.
자기 메모리들(700, 700A, 700B)에서, SO 활성층(720, 720a, 720b)에 가장 가까운 기준층의 이방성은 각각 변화될 수 있음을 주의한다. 일 예로, 기준층의 이방성은 기준층에 인가된 전압에 의해 변화될 수 있다. 이러한 실시예들에서, 자기 접합(710/710a/710b)은 자기 접합(710/710a/710b)에 제어 전압(control voltage)을 인가함으로써 기준층 자기 모멘트의 변화에 대해 선택될 수 있다. 게다가, 이러한 제어 전압은 메모리들(200, 300, 400, 400A, 500, 550, 550A, 550B, 550C 및/또는 600)을 포함하는 다른 메모리들에 사용될 수 있으나, 이에 제한되지 않는다.
도 17은 스핀 궤도 상호작용을 이용하여 스위치 되는 자기 접합(들)을 갖는 자기 메모리를 제공하는 방법(800)의 예시적인 일 실시예를 도시하는 플로우 차트이다. 설명의 간소화를 위해, 일부 단계들은 생략되거나, 결합되거나, 및/또는 삽입될 수 있다. 방법(800)은 자기 메모리(200)의 맥락에서 설명된다. 그러나, 방법(800)은 자기 메모리들(300, 400, 400A, 500, 550, 550A, 550B, 550C, 600, 700, 700A 및/또는 700B)을 포함하는(그러나, 이에 한정되지 않는다) 다른 자기 메모리들을 제공하는데 사용될 수 있다.
단계(802)에 의해, SO 활성층(230)이 제공된다. 일부 실시예들에서, 단계(802)는 스핀 홀 효과에 적절한 층을 제공하는 것을 포함한다. 다른 실시예들에서, 라쉬바(Rashba) 효과에 적절한 층이 제공된다. 또 다른 실시예들에서, 제공된 SO 활성층(230)은 스핀 홀 효과 및 라쉬바 효과의 조합을 사용할 수 있다. 다른 스핀 궤도 상호작용 메커니즘들 또한 제공될 수 있다. 또한, 단계(802)는 SO 활성층을 패터닝하는 것을 포함할 수 있다. 단계(804)에 의해, 스핀 확산층(자기 메모리(200)에 도시되지 않음)이 선택적으로 제공될 수 있다. 스핀 확산층은, 제공된다면, SO 활성층(230) 및 자기 접합들(210)의 사이에 있게 된다.
단계(806)에 의해, 이중 자기 접합들(210)이 제공된다. 일부 실시예들에서, 단계(806)는 제1 기준층(212), 제1 비자성 스페이서층(214), 자유층(216), 터널링 장벽층과 같은 제2 비자성 스페이서층(218), 및 제2 기준층(220)을 제공하는 것을 포함한다. 이 후, 자기 메모리(200)의 제조가 완료될 수 있다. 따라서, 방법(800)을 사용하여, 자기 메모리들(200, 300, 400, 400A 및/또는 500) 중 하나 이상의 이점들이 달성될 수 있다.
도 18은 스핀궤도 상호작용을 이용하여 스위치 되는 자기 접합(들)을 프로그래밍하는 방법(850)의 예시적인 일 실시예를 도시하는 플로우 차트이다. 방법(850)은 메모리들(200, 300, 400, 400A 및/또는 500) 중 하나 이상에서 사용될 수 있다. 설명의 간소화를 위해, 일부 단계들은 생략되거나, 결합되거나, 및/또는 삽입될 수 있다. 방법(850)은 자기 메모리(200)의 맥락 내에서 기술된다. 그러나, 방법(850)은 자기 메모리들(300, 400, 400A, 500, 550, 550A, 550B, 550C, 600, 700, 700A 및/또는 700B)을 포함(그러나, 이에 한정되지 않는다)하는 다른 자기 메모리들에 사용될 수 있다.
단계(852)에 의해, 면 내 스핀 궤도 쓰기 전류가 인가된다. 스핀 궤도 쓰기 전류는 펄스로서 인가될 수 있다. 기준층들(212, 220)이 이중 및 반-이중 상태들 사이에서 스위치 되도록 요구된다면, 펄스의 크기 및 지속시간(duration)은 기준층(212)의 자기 모멘트(미도시)의 방향을 스위치 하기에 충분할 수 있다. 일 예로, 이러한 펄스는 메모리(500)에 사용될 수 있다. 다른 실시예들에서, 펄스의 크기 및 지속시간은 기준층(212)의 자기 모멘트(미도시)를 기울게 하기에 충분하고, 생성된 표유 자계(stray field)가 정체 지점으로부터 자유층(216)의 자기 모멘트(미도시)를 교란하는 것을 가능하게 한다.
단계(854)에 의해, 스핀 전달 토크 쓰기 전류는 자기 접합(210)을 통과하여 구동된다. 단계(854)에서의 전류는 또한, 앞서 설명한 바와 같이, 펄스로 인가될 수 있다. 단계(854)에서 인가되는 전류 펄스는 단계(852)에서 구동되는 스핀 궤도 전류에 대하여 펄스의 시작 또는 그 이전에 자유층(216)이 정체 지점에 있지 않도록 그 시기가 조정되도록 요구될 수 있다. 다른 실시예들에서, 상기의 타이밍은 다를 수 있다. 따라서, 셀들의 기록은 단계들(852, 854)을 이용하여 완료될 수 있다.
이에 더해, 단계(856)에 의해, 기록될 자기 접합들(210)이 선택될 수 있다. 일 예로, 스핀 전달 토크, 자기 접합(210)의 가열, SO 활성층(230)의 저항 조절, SO 활성층(230)의 가열, 이러한 것들의 결합 및/또는 다른 메커니즘이 기록될 셀들을 선택하는데 사용될 수 있다. 또한, 단계(856)은 단계(852)와 실질적으로 동시에 수행될 수 있다. 따라서, 자기 메모리(200)의 원하는 자기 접합들(210)이 프로그램 될 수 있다. 자기 접합들(210)을 통과하는 읽기 전류를 구동하고, 자기 접합들(210)이 높은 저항 상태인지 또는 낮은 저항 상태인지를 결정하는 것에 의하여, 자기 접합들(210)은 읽혀질 수 있다. 읽기의 일부로서, 자기 접합들은 기준층의 이중 상태에서 반-이중 상태로 스위치 될 수 있다.
따라서, 방법(850)을 사용하여, 자기 메모리들(200, 300, 400, 400A 및/또는 500)은 프로그램 될 수 있다. 따라서, 자기 메모리들(200, 300, 400, 400A 및/또는 500))의 이점들은 달성될 수 있다.
이중 자기 접합 및 이러한 이중 자기 접합을 이용하여 제조되는 메모리를 제공하는 방법 및 시스템이 설명되었다. 자기 메모리들(200, 300, 400, 400A, 500, 550, 550A, 550B, 550C, 600, 700, 700A 및/또는 700B)의 특징들의 다양한 조합들이 결합될 수 있다. 상기 방법과 시스템은 도시된 예시적인 실시예들에 부합되게 설명되었고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 실시예들에 변형들이 있을 수 있고, 어떤 변형들이라도 방법 및 시스템의 사상 및 범위 내이어야 함을 쉽게 알 것이다. 그런 이유로, 이하 첨부된 청구항들의 사상 및 범위를 벗어남 없이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 많은 변경들이 만들어 질 수 있다.

Claims (30)

  1. 복수의 이중 자기 접합들, 상기 복수의 이중 자기 접합들의 각각은 제1 기준층, 제1 비자성 스페이서층, 자유층, 제2 비자성 스페이서층, 및 제2 기준층을 포함하고, 상기 자유층은 자성을 가지며 상기 제1 비자성 스페이서층과 상기 제2 비자성 스페이서층 사이에 있고, 상기 제1 비자성 스페이서층은 상기 제1 기준층과 상기 자유층 사이에 있고, 상기 제2 비자성 스페이서층은 상기 제2 기준층과 상기 자유층 사이에 있고; 및
    상기 복수의 이중 자기 접합들 각각의 상기 제1 기준층에 인접하는 적어도 하나의 스핀 궤도 상호작용(SO) 활성층을 포함하고,
    상기 적어도 하나의 SO 활성층은 상기 적어도 하나의 SO 활성층과 상기 제1 기준층 사이의 방향에 수직인 방향으로 상기 적어도 하나의 SO 활성층을 통과하여 흐르는 전류에 기인하여 상기 제1 기준층에 SO 토크를 가하도록 구성되고,
    상기 자유층은 상기 이중 자기 접합을 통과하여 구동되는 스핀 전달 쓰기 전류를 이용하여 스위칭 될 수 있도록 구성되고,
    상기 제1 기준층은 적어도 상기 SO 토크에 의해 변화될 수 있도록 구성된 자기 모멘트를 갖는 자기 메모리.
  2. 제 1 항에 있어서,
    상기 자유층은 자화 용이축을 따라 복수의 안정된 상태들을 갖는 자유층 자기 모멘트를 가지고,
    상기 제1 기준층의 상기 자기 모멘트는 적어도 상기 SO 토크에 의해 상기 자화 용이축으로부터 0(zero)이 아닌 각도로 기울어지는 자기 메모리.
  3. 제 1 항에 있어서,
    상기 제2 기준층은 추가적인 기준층 자기 모멘트를 갖고,
    상기 제1 기준층의 상기 자기 모멘트는 쓰기 동작을 위해 상기 SO 토크에 의해 이중 상태로 변화되고, 읽기 동작을 위해 상기 SO 토크에 의해 반-이중 상태로 변화되도록 구성되는 자기 메모리.
  4. 제 3 항에 있어서,
    상기 자유층은 자화 용이축을 따라 복수의 안정된 상태들을 갖는 자유층 자기 모멘트를 가지고,
    상기 제1 기준층의 상기 자기 모멘트는 상기 SO 토크의 부재 하에 상기 자화 용이축을 따라 안정되는 자기 메모리.
  5. 제 3 항에 있어서,
    상기 자유층은 자화 용이축을 따라 복수의 안정된 상태들을 갖는 자유층 자기 모멘트를 가지고,
    상기 제1 기준층의 상기 자기 모멘트는 상기 SO 토크의 존재 하에 상기 자화 용이축을 따라 안정되고, 상기 SO 토크의 부재 하에 상기 자화 용이축에 대하여 불안정한 자기 메모리.
  6. 제 1 항에 있어서,
    상기 제1 기준층 및 상기 제2 기준층 중 적어도 하나는 복수의 강자성층들을 포함하는 합성층인 자기 메모리.
  7. 제 1 항에 있어서,
    상기 제1 비자성 스페이서층 및 상기 제2 비자성 스페이서층 중 적어도 하나는 터널링 장벽층인 자기 메모리.
  8. 제 1 항에 있어서,
    상기 적어도 하나의 SO 활성층의 각각에 대하여 스핀 확산 삽입층을 더 포함하고,
    상기 스핀 확산 삽입층은 상기 제1 기준층과 상기 적어도 하나의 SO 활성층 사이에 있는 자기 메모리.
  9. 제 8 항에 있어서,
    상기 스핀 확산 삽입층은 금속층, 2Ω-㎛2 보다 작은 저항 면적을 갖는 절연층, 및 제1 층과 제2 층을 포함하는 다층 중 적어도 하나를 포함하고,
    상기 제1 층은 제1 물질을 포함하고, 상기 제2 층은 상기 제1 물질과 다른 제2 물질을 포함하는 자기 메모리.
  10. 제 1 항에 있어서,
    상기 SO 활성층은 상기 제1 기준층에 인접하는 자기 메모리.
  11. 제 1 항에 있어서,
    상기 적어도 하나의 SO 활성층은 A 및 B로 도핑된 M 중 적어도 하나를 포함하고,
    A는 Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Cd, In, Sb, Te, Hf, Ta, 비정질의 β-Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, 및 At 중 적어도 하나를 포함하고, M은 Al, Ti, V, Cr, Mn, Cu, Zn, Ag, Hf, Ta, W, Re, Pt, Au, Hg, Pb, Si, Ga, GaMn 및 GaAs 중 적어도 하나를 포함하고, B는 V, Cr, Mn, Fe, Co, Ni, P, S, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In Sb, Te, I, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, 및 Yb 중 적어도 하나를 포함하는 자기 메모리.
  12. 제 1 항에 있어서,
    상기 적어도 하나의 SO 활성층은 적어도 하나의 Z, 주물질 B의 (111) 표면 상에 배치되는 적어도 하나의 표면 합금 A/B, 물질 Q, 또는 이들의 조합을 포함하고,
    A는 Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, I, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, 및 Yb 중 적어도 하나를 포함하고, B는 Si, Zn, Cu, Ag, Au, W, Zn, Cr, Pt, 및 Pd 중 적어도 하나를 포함하고, 합금 A/B는 치환형 Bi/Ag, 치환형 Pb/Ag, 치환형 Sb/Ag, 치환형 Bi/Si, 치환형 Ag/Pt, 치환형 Pb/Ge, 또는 치환형 Bi/Cu를 포함하고, Z는 Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, I, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, 및 Yb 중 적어도 하나를 포함하고, Q는 InGaAs, HgCdTe, LaAlO3/SrTiO3 이중층, 및 LaTiO3/SrTiO3 이중층 중 적어도 하나를 포함하는 자기 메모리.
  13. 제 1 항에 있어서,
    상기 적어도 하나의 SO 활성층은 Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, I, Lu, Hf, Ta, 비정질의 β-Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, 및 Yb 중 적어도 하나를 포함하는 자기 메모리.
  14. 제 1 항에 있어서,
    상기 적어도 하나의 SO 활성층은 상기 복수의 이중 자기 접합들 중 적어도 두 개로 연장되는 자기 메모리.
  15. 제 14항에 있어서,
    상기 복수의 이중 자기 접합들 각각에 인접한 상기 SO 활성층의 일 부분은 제1 두께 및 제1 폭을 갖고, 상기 SO 활성층은 상기 복수의 이중 자기 접합들 중의 두 개 사이에서 제2 두께 및 제2 폭을 갖고, 상기 제1 두께와 상기 제1 폭의 제1 곱은 상기 제2 두께와 상기 제2 폭의 제2 곱보다 작은 자기 메모리.
  16. 제 1 항에 있어서,
    상기 복수의 이중 자기 접합들에 상응하는 적어도 하나의 워드 라인을 더 포함하고,
    상기 적어도 하나의 SO 활성층은 상기 제1 기준층과 상기 적어도 하나의 워드 라인 사이에 있는 자기 메모리.
  17. 제 16항에 있어서,
    상기 적어도 하나의 워드 라인은 상기 적어도 하나의 SO 활성층 각각에 상응하는 적어도 하나의 구멍을 포함하는 자기 메모리.
  18. 제 1 항에 있어서,
    상기 SO 활성층은:
    상기 전류의 복수의 전하 캐리어들의 복수의 스핀들을 분극시키기 위한 적어도 하나의 스핀 분극 전류 인젝터; 및
    긴 스핀 확산 길이를 갖는 적어도 도전층을 포함하고,
    상기 적어도 하나의 도전층은 상기 적어도 하나의 스핀 분극 전류 인젝터와 상기 복수의 이중 자기 접합들 사이에 있는 자기 메모리.
  19. 제 1 항에 있어서,
    상기 자유층은 면에 수직인 자화 용이축을 갖는 자기 메모리.
  20. 제 1 항에 있어서,
    상기 자유층은 면 내에 있는 자화 용이축을 갖는 자기 메모리.
  21. 제 1 항에 있어서,
    상기 기준층의 자기 모멘트는 히터 및 상기 기준층을 통과하여 구동되는 가열 전류에 의해 변화되도록 구성되는 자기 메모리.
  22. 제 1 항에 있어서,
    상기 제1 기준층의 자기 모멘트는 상기 SO 토크 및 상기 기준층에 인가되는 이방성 제어 전압을 이용하여 변화되도록 구성되고,
    상기 이방성 제어 전압은 상기 기준층의 자기 이방성을 변화시키도록 구성되는 자기 메모리.
  23. 제 1 항에 있어서,
    상기 적어도 하나의 SO 활성층에 인접하고, 상기 복수의 이중 자기 접합들에 상응하는 복수의 가변 저항 소자들을 더 포함하고,
    상기 복수의 가변 저항 소자들의 각각은 상기 복수의 이중 자기 접합들 중 기록되지 않는 적어도 하나의 이중 자기 접합에 상응하는 제1 영역에서 낮은 저항 상태를 가지도록 구성되어 상기 적어도 하나의 SO 활성층으로부터 상기 전류를 분류시키고,
    상기 복수의 가변 저항 소자들의 각각은 상기 복수의 이중 자기 접합들 중 기록될 적어도 하나의 다른 이중 자기 접합에 상응하는 제2 영역에서 높은 저항 상태를 가지도록 구성되어 상기 적어도 하나의 SO 활성층은 상기 제2 영역에서 상기 SO 토크를 생성하는 자기 메모리.
  24. 제 1 항에 있어서,
    상기 적어도 하나의 SO 활성층에 인접하고, 상기 복수의 이중 자기 접합들에 대응되는 복수의 가열 소자들을 더 포함하고,
    상기 복수의 가열 소자들의 각각은 상기 복수의 이중 자기 접합들 중 기록되지 않는 적어도 하나의 이중 자기 접합에 상응하는 영역에서의 상기 적어도 하나의 SO 활성층을 가열하도록 구성되고,
    상기 적어도 하나의 SO 활성층은 상기 적어도 하나의 SO 활성층을 가열하지 않는 상기 복수의 가열 소자들의 부분에서 상기 SO 토크를 생성하는 자기 메모리.
  25. 복수의 이중 자기 접합들을 제공하는 것, 상기 복수의 이중 자기 접합들의 각각은 제1 기준층, 제1 비자성 스페이서층, 자유층, 제2 비자성 스페이서층, 및 제2 기준층을 포함하고, 상기 자유층은 자성을 가지며 상기 제1 비자성 스페이서층과 상기 제2 비자성 스페이서층 사이에 있고, 상기 제1 비자성 스페이서층은 상기 제1 기준층과 상기 자유층 사이에 있고, 상기 제2 비자성 스페이서층은 상기 제2 기준층과 상기 자유층 사이에 있고; 및
    상기 복수의 이중 자기 접합들 각각의 상기 제1 기준층에 인접하는 적어도 하나의 스핀 궤도 상호작용(SO) 활성층을 제공하는 것을 포함하고,
    상기 적어도 하나의 SO 활성층은 상기 적어도 하나의 SO 활성층과 상기 제1 기준층 사이의 방향에 수직인 방향으로 상기 적어도 하나의 SO 활성층을 통과하여 흐르는 전류에 기인하여 상기 제1 기준층에 SO 토크를 가하도록 구성되고,
    상기 자유층은 상기 이중 자기 접합을 통과하여 구동되는 스핀 전달 쓰기 전류를 이용하여 스위칭 될 수 있도록 구성되고,
    상기 제1 기준층은 적어도 상기 SO 토크에 의해 변화될 수 있도록 구성된 자기 모멘트를 갖는 자기 메모리의 제공 방법.
  26. 복수의 이중 자기 접합들을 포함하고, 상기 복수의 자기 메모리들 각각은 제1 기준층, 제1 비자성 스페이서층, 자유층, 제2 비자성 스페이서층, 및 제2 기준층을 포함하고, 상기 자유층은 자성을 가지며 상기 제1 비자성 스페이서층과 상기 제2 비자성 스페이서층 사이에 있고, 상기 제1 비자성 스페이서층은 상기 제1 기준층과 상기 자유층 사이에 있고, 상기 제2 비자성 스페이서층은 상기 제2 기준층과 상기 자유층 사이에 있는 자기 메모리의 프로그래밍 방법에 있어서,
    상기 이중 자기 접합의 상기 제1 기준층에 인접한 적어도 하나의 스핀 궤도 상호작용(SO) 활성층을 통과하는 전류를 구동하는 것, 상기 적어도 하나의 SO 활성층은 상기 적어도 하나의 SO 활성층과 상기 복수의 이중 자기 접합들 중 상기 적어도 하나의 SO 활성층에 가장 가까운 이중 자기 접합의 상기 제1 기준층 사이의 방향에 수직인 방향으로 상기 적어도 하나의 SO 활성층을 통과하여 흐르는 전류에 기인하여 상기 제1 기준층에 SO 토크를 가하도록 구성되고, 상기 제1 기준층은 적어도 상기 SO 토크에 의해 변화되는 자기 모멘트를 갖고; 및
    상기 이중 자기 접합을 통과하는 스핀 전달 쓰기 전류를 구동하는 것을 포함하고, 상기 스핀 전달 쓰기 전류를 구동하는 것에 의해 상기 자유층에 기록되는 자기 메모리의 프로그래밍 방법.
  27. 제 26 항에 있어서,
    상기 적어도 하나의 SO 활성층을 통과하는 전류를 구동하는 것은 상기 적어도 하나의 SO 활성층을 통과하는 제1 전류 펄스를 구동하는 것을 포함하고,
    상기 스핀 전달 쓰기 전류를 구동하는 것은 상기 제1 전류 펄스가 시작된 후 상기 적어도 하나의 이중 자기 접합의 일 부분을 통과하는 제2 전류 펄스를 구동하는 것을 더 포함하는 자기 메모리의 프로그래밍 방법.
  28. 제 26 항에 있어서,
    기록될 상기 복수의 이중 자기 접합들 중 적어도 하나를 선택하는 것을 더 포함하는 자기 메모리의 프로그래밍 방법.
  29. 제 26 항에 있어서,
    상기 자유층은 자화 용이축을 따라 복수의 안정된 상태들을 갖는 자유층 자기 모멘트를 가지고,
    상기 적어도 하나의 SO 활성층을 통과하는 전류를 구동하는 것은 상기 제1 기준층의 상기 자기 모멘트를 상기 자화 용이축으로부터 0(zero)이 아니 각도로 기울게 하는 자기 메모리의 프로그래밍 방법.
  30. 제 26 항에 있어서,
    상기 제2 기준층은 추가적인 기준층 자기 모멘트를 갖고,
    상기 적어도 하나의 SO 활성층을 통과하는 전류를 구동하는 것은 쓰기 동작을 위해 상기 제1 기준층의 자기 모멘트를 이중 상태로 변화시키고, 읽기 동작을 위해 상기 제1 기준층의 자기 모멘트를 반-이중 상태로 변화시키는 자기 메모리의 프로그래밍 방법.
KR1020140029119A 2013-03-14 2014-03-12 스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 터널 자기 접합과 이러한 이중 자기 터널 접합을 사용하는 메모리를 제공하기 위한 방법 및 시스템 KR102145271B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361785682P 2013-03-14 2013-03-14
US61/785,682 2013-03-14
US13/851,591 2013-03-27
US13/851,591 US9105830B2 (en) 2012-08-26 2013-03-27 Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions

Publications (2)

Publication Number Publication Date
KR20140113428A true KR20140113428A (ko) 2014-09-24
KR102145271B1 KR102145271B1 (ko) 2020-08-19

Family

ID=51504213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140029119A KR102145271B1 (ko) 2013-03-14 2014-03-12 스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 터널 자기 접합과 이러한 이중 자기 터널 접합을 사용하는 메모리를 제공하기 위한 방법 및 시스템

Country Status (3)

Country Link
KR (1) KR102145271B1 (ko)
CN (1) CN104051611B (ko)
TW (1) TWI622048B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018186863A1 (en) * 2017-04-06 2018-10-11 Intel Corporation Thin-film transistor based magnetic random-access memory
WO2019006066A1 (en) * 2017-06-30 2019-01-03 Qualcomm Incorporated MAGNETO-RESISTIVE VOLTAGE SWITCHING MEMORY (MRAM) USING SEPARATE READ OPERATION CIRCUIT PATHS FROM A SHARED SPIN TORQUE WRITING OPERATION CIRCUIT PATH
KR20190120745A (ko) * 2017-02-23 2019-10-24 샌디스크 테크놀로지스 엘엘씨 스핀 축적 토크 mram
KR20210086951A (ko) * 2019-12-31 2021-07-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 디바이스 및 자기 랜덤 액세서 메모리
US11088146B2 (en) 2017-04-04 2021-08-10 Intel Corporation Thin-film transistor embedded dynamic random-access memory
US11450669B2 (en) 2018-07-24 2022-09-20 Intel Corporation Stacked thin-film transistor based embedded dynamic random-access memory

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3042303B1 (fr) * 2015-10-08 2017-12-08 Centre Nat Rech Scient Point memoire magnetique
US10573363B2 (en) 2015-12-02 2020-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US9805795B2 (en) * 2016-01-08 2017-10-31 Samsung Electronics Co., Ltd. Zero leakage, high noise margin coupled giant spin hall based retention latch
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
JP7177040B2 (ja) 2017-04-03 2022-11-22 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、および電子機器
TWI640001B (zh) * 2017-05-10 2018-11-01 財團法人國家實驗研究院 感應式自旋軌道力矩元件及其製造方法
CN109473543A (zh) * 2017-09-07 2019-03-15 中电海康集团有限公司 存储单元与具有其的存储器
US11290110B2 (en) * 2017-10-26 2022-03-29 Samsung Electronics Co., Ltd. Method and system for providing a variation resistant magnetic junction-based XNOR cell usable in neuromorphic computing
KR102073467B1 (ko) * 2018-01-30 2020-02-04 고려대학교 산학협력단 교류전류를 이용한 스핀 궤도 토크 자기 메모리 소자
US10797225B2 (en) * 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
US11195991B2 (en) * 2018-09-27 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory assisted devices and methods of making
CN109585644A (zh) * 2018-11-09 2019-04-05 中国科学院微电子研究所 自旋轨道转矩磁阻式随机存储器及写入方法、装置
US10788547B2 (en) * 2019-01-17 2020-09-29 Sandisk Technologies Llc Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
CN112186099B (zh) * 2019-07-02 2022-09-20 中电海康集团有限公司 磁性隧道结
CN114503296A (zh) * 2019-09-27 2022-05-13 华为技术有限公司 一种mtj单元、vcma驱动方法及mram
CN112864314B (zh) * 2020-12-31 2022-08-30 中国科学院微电子研究所 磁电阻器件以及改变其阻态的方法、突触学习模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013025994A2 (en) * 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
CN1604228A (zh) * 2004-10-29 2005-04-06 北京科技大学 具有低写入电流特性的磁随机存储器存储单元及其制备方法
JP4934582B2 (ja) * 2007-12-25 2012-05-16 株式会社日立製作所 スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
JP2009239135A (ja) * 2008-03-28 2009-10-15 Tokyo Metropolitan Univ 磁気メモリセル及びそれを用いた磁気記憶装置、磁気記憶方法
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
JP2010098259A (ja) * 2008-10-20 2010-04-30 Institute Of Physical & Chemical Research メモリセル、ならびに、磁気メモリ素子
CN101770804B (zh) * 2009-01-06 2012-12-12 中国科学院物理研究所 一种磁性随机存储器、磁性逻辑器件和自旋微波振荡器
US8891290B2 (en) * 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
US8920947B2 (en) * 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013025994A2 (en) * 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190120745A (ko) * 2017-02-23 2019-10-24 샌디스크 테크놀로지스 엘엘씨 스핀 축적 토크 mram
US11088146B2 (en) 2017-04-04 2021-08-10 Intel Corporation Thin-film transistor embedded dynamic random-access memory
WO2018186863A1 (en) * 2017-04-06 2018-10-11 Intel Corporation Thin-film transistor based magnetic random-access memory
WO2019006066A1 (en) * 2017-06-30 2019-01-03 Qualcomm Incorporated MAGNETO-RESISTIVE VOLTAGE SWITCHING MEMORY (MRAM) USING SEPARATE READ OPERATION CIRCUIT PATHS FROM A SHARED SPIN TORQUE WRITING OPERATION CIRCUIT PATH
US10224368B2 (en) 2017-06-30 2019-03-05 Qualcomm Incorporated Voltage-switched magneto-resistive random access memory (MRAM) employing separate read operation circuit paths from a shared spin torque write operation circuit path
US11450669B2 (en) 2018-07-24 2022-09-20 Intel Corporation Stacked thin-film transistor based embedded dynamic random-access memory
KR20210086951A (ko) * 2019-12-31 2021-07-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 디바이스 및 자기 랜덤 액세서 메모리
US11502241B2 (en) 2019-12-31 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory

Also Published As

Publication number Publication date
KR102145271B1 (ko) 2020-08-19
CN104051611A (zh) 2014-09-17
TWI622048B (zh) 2018-04-21
TW201447879A (zh) 2014-12-16
CN104051611B (zh) 2018-04-06

Similar Documents

Publication Publication Date Title
KR102145271B1 (ko) 스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 터널 자기 접합과 이러한 이중 자기 터널 접합을 사용하는 메모리를 제공하기 위한 방법 및 시스템
USRE49797E1 (en) Vertical spin orbit torque devices
KR102084126B1 (ko) 스위칭에 기초한 스핀궤도상호작용을 사용하는 자기 터널링 접합과 자기 터널링 접합을 이용한 메모리를 제공하기 위한 방법 및 시스템
US9105830B2 (en) Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions
KR102226572B1 (ko) 스핀 축적을 이용하여 스위치될 수 있고, 자기전기 장치들을 이용하여 선택 가능한 자기 메모리들을 제공하는 방법 및 시스템
US7110287B2 (en) Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7241631B2 (en) MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7242048B2 (en) Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US9608039B1 (en) Magnetic junctions programmable using spin-orbit interaction torque in the absence of an external magnetic field
US6847547B2 (en) Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
KR101893908B1 (ko) 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템
KR101953791B1 (ko) 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템
KR20180089847A (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
US8697484B2 (en) Method and system for setting a pinned layer in a magnetic tunneling junction
US11776726B2 (en) Dipole-coupled spin-orbit torque structure
KR20140081714A (ko) 개선된 분극 강화막 및 높은 pma막을 갖는 자기 접합들을 제공하기 위한 방법 및 시스템
KR20130071400A (ko) 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant