JP7177040B2 - 磁気記憶素子、および電子機器 - Google Patents

磁気記憶素子、および電子機器 Download PDF

Info

Publication number
JP7177040B2
JP7177040B2 JP2019511067A JP2019511067A JP7177040B2 JP 7177040 B2 JP7177040 B2 JP 7177040B2 JP 2019511067 A JP2019511067 A JP 2019511067A JP 2019511067 A JP2019511067 A JP 2019511067A JP 7177040 B2 JP7177040 B2 JP 7177040B2
Authority
JP
Japan
Prior art keywords
layer
memory
magnetic
spin
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019511067A
Other languages
English (en)
Other versions
JPWO2018185991A1 (ja
Inventor
直基 長谷
政功 細見
豊 肥後
広之 大森
裕行 内田
陽 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018185991A1 publication Critical patent/JPWO2018185991A1/ja
Application granted granted Critical
Publication of JP7177040B2 publication Critical patent/JP7177040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本開示は、磁気記憶素子、および電子機器に関する。
近年、各種情報機器の性能の向上に伴い、各種情報機器に内蔵される記憶装置についても高集積化、高速化、および低消費電力化が進んでいる。このため、半導体を用いた記憶素子の高性能化が進んでいる。
例えば、大容量ファイルメモリとして、ハードディスクドライブ装置に替えて、フラッシュメモリの普及が進んでいる。また、コードストレージまたはワーキングメモリとして、ＮＯＲ型フラッシュメモリ、およびＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に替えて、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＣＲＡＭ（Ｐｈａｓｅ－Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、およびＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの様々なタイプの記憶素子の開発が進められている。
例えば、磁性体の磁化方向によって情報を記憶するＭＲＡＭは、高速動作が可能であると共に、ほぼ無限回の書き換えが可能であるため、コードストレージまたはワーキングメモリ用の記憶素子として注目されている。
具体的には、ＭＲＡＭとして、スピントルク磁化反転を用い、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子にスピン偏極電子を注入することで、磁化反転を生じさせるＳＴＴ－ＭＲＡＭ（Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ－Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が注目されている。
ただし、現実的には、ＳＴＴ－ＭＲＡＭでは、情報の書き込み、および読み出しに使用する電流量が近接しているため、情報の読み出しの際に記憶された情報が書き換わってしまうリードディスターブが生じる可能性があった。
そこで、情報の書き込み時には、記憶層に接するように配置された金属層に電流を流したときに誘起されるスピン分極によるスピン軌道トルクを用いて、記憶層の磁化方向を反転させるＳＯＴ－ＭＲＡＭ（Ｓｐｉｎ Ｏｒｂｉｔ Ｔｏｒｑｕｅ－Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が検討されている。
例えば、下記の特許文献１には、スピン軌道相互作用を用いて、記憶層の磁化方向を反転させる磁気メモリが開示されている。
特開２０１４－０４５１９６号公報
しかし、上記の特許文献１に開示された磁気メモリでは、記憶層への情報の書き込みに用いられる電流量が大きかった。一方、記憶層への書き込み電流を低減するために、記憶層の体積を縮小させた場合、記憶層の磁性保持特性が低くなってしまう。そのため、上記の特許文献１に開示された磁気メモリでは、書き込み電流の低減と、記憶層の磁性保持特性とを両立させることは困難であった。
そこで、本開示では、ＳＯＴ－ＭＲＡＭにおいて、記憶層の磁性の保持特性を維持しつつ、書き込み電流を低減させることが可能な、新規かつ改良された磁気記憶素子、および電子機器を提案する。
本開示によれば、一方向に延伸されたスピン軌道層と、前記スピン軌道層と電気的に接続し、前記スピン軌道層の延伸方向に電流を流す書き込み線と、前記スピン軌道層の上に、記憶層、絶縁体層、および磁化固定層を順に積層することで設けられたトンネル接合素子と、前記スピン軌道層および前記絶縁体層の間のいずれかの積層位置に設けられた膜厚２ｎｍ以下の非磁性層と、を備える、磁気記憶素子が提供される。
また、本開示によれば、一方向に延伸されたスピン軌道層と、前記スピン軌道層と電気的に接続し、前記スピン軌道層の延伸方向に電流を流す書き込み線と、前記スピン軌道層の上に、記憶層、絶縁体層、および磁化固定層を順に積層することで設けられたトンネル接合素子と、前記スピン軌道層および前記絶縁体層の間のいずれかの積層位置に設けられた膜厚２ｎｍ以下の非磁性層と、を備える磁気記憶素子を用いた記憶部と、前記記憶部に記憶された情報に基づいて情報処理を行う演算処理部と、を備える、電子機器が提供される。
本開示によれば、非磁性層によってアップスピンまたはダウンスピンを反射させることができるため、スピン偏極電子による記憶層の磁化方向の反転効率を向上させることができる。
以上説明したように本開示によれば、記憶層の磁性の保持特性を維持しつつ、書き込み電流が低減した磁気記憶素子、および電子機器を提供することが可能である。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
ＳＯＴ－ＭＲＡＭの構造を模式的に示した説明図である。 第１の構成に係る磁気記憶素子を説明する模式的な断面図である。 第２の構成に係る磁気記憶素子を説明する模式的な断面図である。 第３の構成に係る磁気記憶素子を説明する模式的な断面図である。 第４の構成に係る磁気記憶素子を説明する模式的な断面図である。 電子機器の外観例を示した斜視図である。 電子機器の内部構成を示すブロック図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。また、本明細書では、各層の積層方向を上方向として表現する。
なお、説明は以下の順序で行うものとする。
１．ＳＯＴ－ＭＲＡＭの概略
１．１．本開示に係る技術の背景
１．２．ＳＯＴ－ＭＲＡＭの構造
１．３．ＳＯＴ－ＭＲＡＭの動作
２．本開示の一実施形態について
２．１．第１の構成
２．２．第２の構成
２．３．第３の構成
２．４．第４の構成
３．電子機器の構成
＜１．ＳＯＴ－ＭＲＡＭの概略＞
（１．１．本開示に係る技術の背景）
不揮発性の半導体記憶素子は、フラッシュメモリに代表されるように進歩が著しく、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）装置などの半導体記憶素子以外の記憶装置を駆逐する勢いで開発が進められている。また、不揮発性の半導体記憶素子からなる記憶装置は、データストレージ以外にも、プログラムおよび演算パラメータ等を記憶するコードストレージ、およびプログラムの実行において適宜変化するパラメータ等を一時的に記憶するワーキングメモリへの展開が検討されている。
不揮発性の半導体記憶素子の具体例としては、例えば、ＮＯＲ型またはＮＡＮＤ型フラッシュメモリを挙げることができる。また、他にも、不揮発性の半導体記憶素子として、強誘電体の残留分極にて情報を記憶するＦｅＲＡＭ、相変化膜の相状態で情報を記憶するＰＣＲＡＭ、および磁性体の磁化方向にて情報を記憶するＭＲＡＭなどが検討されている。
特に、ＭＲＡＭは、磁性体の磁化方向で情報を記憶するため、情報の書き換えを高速、かつほぼ無制限に行うことが可能である。このため、ＭＲＡＭは、積極的に開発が進められており、産業オートメーション機器および航空機などの分野では、一部実用化されるまでに至っている。
ここで、ＭＲＡＭでは、記憶層への情報の書き込み方式によっていくつかの方式が検討されている。
例えば、配線から発生する電流磁界にて磁性体の磁化方向を反転させるＭＲＡＭが提案されている。ただし、このようなＭＲＡＭでは、磁性体の磁化方向を反転させることが可能な強さの電流磁界を発生させるには、数ｍＡ程度の電流が必要であるため、低消費電力化が困難であった。また、このようなＭＲＡＭでは、電流磁界を発生させる配線を磁気記憶素子ごとに用意する必要があるため、小型化が困難であった。
例えば、スピントルク磁化反転を用い、ＭＴＪ素子に電流を流すことでスピン偏極電子を注入し、磁化反転を生じさせるＳＴＴ－ＭＲＡＭが提案されている。ただし、ＳＴＴ－ＭＲＡＭでは、情報の書き込み、および読み出しに使用する電流量が近接しており、情報の読み出しの際に記憶された情報が書き換わってしまうリードディスターブが生じる可能性があるため、記憶素子としての信頼性が低かった。
そこで、上記の書き込み方式の課題を解決するＭＲＡＭとして、スピン軌道トルクを用いて磁性体の磁性を反転させるＳＯＴ－ＭＲＡＭ（Ｓｐｉｎ Ｏｒｂｉｔ Ｔｏｒｑｕｅ－Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が検討されている。
（１．２．ＳＯＴ－ＭＲＡＭの構造）
まず、図１を参照して、ＳＯＴ－ＭＲＡＭの基本的な構造について説明する。図１は、ＳＯＴ－ＭＲＡＭの構造を模式的に示した説明図である。
図１に示すように、ＳＯＴ－ＭＲＡＭは、一方向に延伸されたスピン軌道層２０と、スピン軌道層２０と電気的に接続する書き込み線３０と、スピン軌道層２０の上に設けられたトンネル接合素子１０と、を備える。また、トンネル接合素子１０には、スピン軌道層２０と接する面と対向する面に電極４１を介して読み出し線４０が接続されており、スピン軌道層２０には、電極２１を介して選択トランジスタが接続されている。
スピン軌道層２０は、一方向に延伸して設けられ、スピン軌道層２０を通過する電子をスピン分極させることで、スピン偏極電子を生成する。具体的には、スピン軌道層２０は、十分に薄い導電材料を用いることで形成することができる。このようなスピン軌道層２０では、電子がスピン軌道層２０を通過する間に、スピン軌道層２０の上下で異なるスピン方向に電子が分極する。スピン軌道層２０は、スピン分極したスピン偏極電子をトンネル接合素子１０の記憶層に注入することにより、記憶層の磁気モーメントにスピントルクを与え、記憶層の磁化方向を反転させることができる。
書き込み線３０は、スピン軌道層２０と電気的に接続して設けられ、トンネル接合素子１０に情報を書き込む際に、スピン軌道層２０の延伸方向に電流を流す。例えば、書き込み線３０は、スピン軌道層２０と接続して、スピン軌道層２０と同一面内に設けられていてもよい。書き込み線３０は、配線または電極として一般的な導電材料で形成することが可能であり、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、ＷもしくはＡｌなどの金属、またはこれらの金属を含む合金で形成されていてもよい。
トンネル接合素子１０は、例えば、数ｎｍ程度の絶縁体層を２つの強磁性体層で挟持した構造を有し、スピン軌道層２０の上に設けられる。具体的には、トンネル接合素子１０は、スピン軌道層２０に接する側から、磁化方向が可変に設けられた記憶層、数ｎｍ程度の絶縁体層、および磁化方向が固定された磁化固定層を順に積層した構造を有する。すなわち、トンネル接合素子１０は、いわゆるＭＴＪ素子であってもよい。
トンネル接合素子１０は、記憶層と磁化固定層との間に電圧が印加された場合、トンネル磁気抵抗効果によって絶縁体層にトンネル電流を流すことができる。このとき、記憶層および磁化固定層の各々の磁化方向が平行であるのか、または反平行であるのかによって絶縁体層の電気抵抗が変化する。また、スピン軌道層２０と接する記憶層の磁化方向は、スピン軌道層２０から注入されるスピン偏極電子によって制御可能であるため、トンネル接合素子１０は、記憶層の磁化方向、および磁化固定層の磁化方向の相対的な角度によって、情報を記憶することができる。
読み出し線４０は、トンネル接合素子１０と電気的に接続して設けられ、トンネル接合素子１０から情報を読み出す際に、トンネル接合素子１０に電流を流す。例えば、読み出し線４０は、電極４１を介して、トンネル接合素子１０の磁化固定層と電気的に接続されていてもよい。読み出し線４０は、配線または電極として一般的な導電材料で形成することが可能であり、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｔｉ、ＷもしくはＡｌなどの金属、またはこれらの金属を含む合金で形成されていてもよい。
電極４１は、トンネル接合素子１０を読み出し線４０と電気的に接続する。電極４１は、例えば、書き込み線３０または読み出し線４０と同様の配線または電極として一般的な導電材料で形成されていてもよい。
電極２１は、スピン軌道層２０を選択トランジスタと電気的に接続する。電極２１にて電気的に接続された選択トランジスタのスイッチングによって、トンネル接合素子１０は、情報の書き込み時および読み出し時における選択または非選択が決定される。電極２１は、例えば、書き込み線３０または読み出し線４０と同様の配線または電極として一般的な導電材料で形成されていてもよい。
（１．３．ＳＯＴ－ＭＲＡＭの動作）
続いて、上述したＳＯＴ－ＭＲＡＭへの情報の書き込み動作、および情報の読み出し動作について、具体的に説明する。
図１に示すように、ＳＯＴ－ＭＲＡＭに情報を書き込む場合、矢印５３で示す向きに電流が流れる。具体的には、書き込み線３０からトンネル接合素子１０の下を通過するようにスピン軌道層２０に電流が流れる。なお、スピン軌道層２０に流れた電流は、電極２１を介してグランドに流れる。
スピン軌道層２０を通過した電子は、スピン軌道層２０の上下で異なるスピン方向に電子が分極する。これにより、スピン軌道層２０の上へ分極したスピン偏極電子がトンネル接合素子１０の記憶層に注入される。したがって、記憶層では、注入されたスピン偏極電子によって、記憶層の磁気モーメントがスピントルクを受け、スピン偏極電子から受けるスピントルクが閾値を超えた場合、記憶層の磁気モーメントは、歳差運動を開始し、反転する。このように、ＳＯＴ－ＭＲＡＭでは、スピン軌道層２０と、トンネル接合素子１０の記憶層とのスピン軌道相互作用によって、トンネル接合素子１０の記憶層の磁化方向を反転させ、記憶層に情報を書き込むことができる。
また、図１に示すように、ＳＯＴ－ＭＲＡＭから情報を読み出す場合、矢印５１で示す向きに電流が流れる。具体的には、読み出し線４０からトンネル接合素子１０を通過してスピン軌道層２０に電流が流れる。なお、スピン軌道層２０に流れた電流は、電極２１を介してグランドに流れる。
トンネル接合素子１０では、絶縁体層を挟持する磁化固定層および記憶層の磁化方向が平行であるのか、反平行であるのかに基づいて、トンネル磁気抵抗効果によって絶縁体層の電気抵抗が変化する。したがって、ＳＯＴ－ＭＲＡＭでは、トンネル接合素子１０の電気抵抗を測定することで、トンネル接合素子１０の記憶層の磁化方向を検出することができる。このように、ＳＯＴ－ＭＲＡＭでは、トンネル接合素子１０の電気抵抗を検出することで、トンネル接合素子１０の記憶層の磁化方向を検出し、記憶層から情報を読み出すことができる。
したがって、このような書き込み動作、および読み出し動作により、ＳＯＴ－ＭＲＡＭでは、トンネル接合素子１０の記憶層の磁化方向にて、情報を記憶することができる。
ＳＯＴ－ＭＲＡＭでは、記憶層に情報を書き込む場合、トンネル接合素子１０に電流が流れず、トンネル接合素子１０の記憶層と接するスピン軌道層２０に電流が流れる。そのため、ＳＯＴ－ＭＲＡＭでは、情報の書き込み時に、通電によって絶縁体層が破壊されることがない。また、ＳＯＴ－ＭＲＡＭでは、記憶層に情報を書き込む場合の電流パス、および記憶層から情報を読み出す場合の電流パスが互いに異なるため、記憶層から情報を読み出す際に、記憶された情報が書き換わってしまうリードディターブを防止することができる。したがって、ＳＯＴ－ＭＲＡＭによれば、磁気記憶素子の信頼性をより向上させることができる。
ここで、ＳＯＴ－ＭＲＡＭの記憶層の磁化方向を反転させるために必要な電流密度Ｊｃは、以下の数式１にて表すことができる。
Figure 0007177040000001
上記数式１において、Ａは定数、Ｍｓは飽和磁化、ｔＦは記憶層の膜厚、θＳＨはスピン軌道層２０に流れた電流からスピン軌道トルクの基になるスピン流に変換される効率を表すスピンホール角、Ｈｋは記憶層の実効的な異方性磁界、Ｈｅｘは外部磁界である。
磁気記憶素子をより低消費電力化するためには、電流密度Ｊｃを低減することが望ましい。しかしながら、記憶層の磁性の保持特性は、Ｈｋ×Ｍｓ×記憶層の体積（すなわち、記憶層の平面面積×ｔＦ）に比例するため、数式１からわかるように、記憶層の磁性の保持特性を増加させ場合、記憶層の磁化方向を反転させるために必要な電流密度Ｊｃも増加してしまう。よって、上述したようなＳＯＴ－ＭＲＡＭでは、記憶層の磁性の保持特性を維持しつつ、記憶層への書き込み電流を低減することは困難であった。
本発明者らは、上記課題等を鋭意検討することで、本開示に係る技術を想到するに至った。本開示の一実施形態に係る磁気記憶素子は、ＳＯＴ－ＭＲＡＭにおいて、スピン軌道層および絶縁体層の間のいずれかの積層位置に、膜厚２ｎｍ以下の非磁性層を挿入するものである。これによれば、本実施形態に係る磁気記憶素子は、スピン偏極電子による記憶層の磁化方向の反転効率を向上させることで、記憶層の磁性の保持特性を維持しつつ、書き込み電流を低減させることができる。以下では、このような本実施形態に係る磁気記憶素子について詳細に説明する。
＜２．本開示の一実施形態について＞
（２．１．第１の構成）
まず、図２を参照して、本実施形態に係る磁気記憶素子の第１の構成について説明する。図２は、第１の構成に係る磁気記憶素子を説明する模式的な断面図である。
図２に示すように、第１の構成に係る磁気記憶素子は、スピン軌道層２０と、スピン軌道層２０の上に設けられたトンネル接合素子１０と、を備える。また、トンネル接合素子１０は、スピン軌道層２０の上に設けられた第１記憶層１１１と、第１記憶層１１１の上に設けられた非磁性層１２０と、非磁性層１２０の上に設けられた第２記憶層１１２と、第２記憶層１１２の上に設けられた絶縁体層１３０と、絶縁体層１３０の上に設けられた磁化固定層１４０と、を備える。
スピン軌道層２０は、スピン軌道層２０を通過する電子をスピン分極させることで、スピン偏極電子を生成し、生成したスピン偏極電子を第１記憶層１１１に注入する。また、スピン軌道層２０は、注入したスピン偏極電子にて第１記憶層１１１の磁気モーメントにスピントルクを与えることで、第１記憶層１１１の磁化方向を反転させる。
スピン軌道層２０は、通過する電子がスピン分極を生じる程度に十分薄い導電材料を用いることで形成することができる。また、スピン軌道層２０は、スピン分極効率が高い導電材料で形成されることが好ましく、例えば、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｐｔ、Ａｕ、Ｈｇ、Ｐｂ、Ｓｉ、Ｇａ、ＧａＭｎ、およびＧａＡｓからなる群より選択された少なくとも１種以上の導電材料で形成されることが好ましい。また、スピン軌道層２０は、さらに、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｃｄ、Ｉｎ、Ｓｂ、Ｔｅ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｇ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ａｔ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐ、Ｓ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｉ、Ｌｕ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、およびＹｂからなる群より選択された少なくとも１種以上の元素が添加されていてもよい。
第１記憶層１１１および第２記憶層１１２は、強磁性体材料にて形成され、非磁性層１２０を挟持してスピン軌道層２０の上に設けられる。また、第１記憶層１１１および第２記憶層１１２の磁化方向は、固定されておらず、磁化固定層１４０の磁化方向と平行または反平行のいずれかとなるように反転可能に設けられる。
第１記憶層１１１および第２記憶層１１２は、非磁性層１２０を介して磁気結合しているため、第１記憶層１１１および第２記憶層１１２は、互いに独立して磁化方向を反転することができない。すなわち、第１記憶層１１１および第２記憶層１１２の一方の磁化方向が反転した場合、磁気結合によって、第１記憶層１１１および第２記憶層１１２の他方の磁化方向も反転する。これによれば、第１記憶層１１１、第２記憶層１１２および非磁性層１２０は、３層全体で１つの記憶層であるように機能するため、第１記憶層１１１、第２記憶層１１２および非磁性層１２０の全体体積と同じ体積の記憶層と同様の磁化の保持特性を有することができる。
一方で、第１記憶層１１１および第２記憶層１１２に情報を書き込む場合、第１記憶層１１１および第２記憶層１１２の磁化方向を反転するために必要な電流の閾値は、スピン軌道層２０からスピン偏極電子を注入される第１記憶層１１１にて決定される。したがって、第１記憶層１１１および第２記憶層１１２に情報を書き込む際に必要な書き込み電流の大きさは、第１記憶層１１１の体積によって決定される。よって、トンネル接合素子１０では、書き込み電流の大きさを第１記憶層１１１に対応する値に低減することができる。これによれば、トンネル接合素子１０では、書き込み電流を抑制しつつ、磁化の保持特性を増大させることができる。
第１記憶層１１１および第２記憶層１１２は、例えば、Ｃｏ、Ｆｅ、Ｂ、Ａｌ、Ｓｉ、Ｍｎ、Ｇａ、Ｇｅ、Ｎｉ、ＣｒおよびＶからなる群より選択された複数の元素を組み合わせた組成の強磁性体材料にて形成されることが好ましい。また、第１記憶層１１１および第２記憶層１１２は、単層で形成されてもよく、絶縁体層と磁性層との積層体で形成されてもよく、酸化物層と磁性層との積層体で形成されてもよい。さらに、第１記憶層１１１および第２記憶層１１２は、同一の強磁性体材料で形成されてもよく、異なる強磁性体材料で形成されてもよい。
非磁性層１２０は、膜厚２ｎｍ以下の非磁性材料にて形成され、第１記憶層１１１および第２記憶層１１２に挟持されて設けられる。非磁性層１２０は、強磁性体／非磁性体／強磁性体の３層積層構造を形成することで、反強磁性交換結合を形成し、第１記憶層１１１および第２記憶層１１２を磁気結合させる。なお、非磁性層１２０の膜厚が２ｎｍ超となる場合、第１記憶層１１１および第２記憶層１１２の間で反強磁性交換結合が形成されず、第１記憶層１１１および第２記憶層１１２を磁気結合させることができないため好ましくない。
また、非磁性層１２０は、アップスピンまたはダウンスピンのいずれかを優先的に反射するスピン反射層として機能し、スピン軌道層２０から第１記憶層１１１に注入されたスピン偏極電子が第２記憶層１１２側に拡散することを防止する。具体的には、非磁性層１２０は、スピン偏極電子を反射することで、スピン偏極電子を第１記憶層１１１およびスピン軌道層２０の間に閉じ込めることができる。これによれば、非磁性層１２０は、スピン偏極電子による第１記憶層１１１の磁性方向の反転効率を向上させることができる。なお、非磁性層１２０の膜厚が２ｎｍ超となる場合、非磁性層１２０がスピン反射層として機能しにくくなるため好ましくない。
このような非磁性層１２０は、非磁性材料で形成することが可能であり、例えば、Ｒｕ、Ｍｏ、Ｎｂ、ＨｆＢ、Ｔａ、Ｗ、Ｃｒ、ＭｇＯ、ＡｌＯｘ、ＭｇＳ、およびＭｇＣａＳ２からなる群より選択された１種を用いた単層膜、または２種以上を用いた積層膜にて形成することができる。
絶縁体層１３０は、絶縁体材料にて形成され、第２記憶層１１２および磁化固定層１４０の間に挟持されて設けられる。絶縁体層１３０は、第２記憶層１１２および磁化固定層１４０の間で挟持されることで、トンネル磁気抵抗効果を奏するトンネル接合素子として機能する。
絶縁体層１３０は、例えば、ＭｇＯ、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＯ２、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ、ＳｒＴｉＯ２、ＡｌＬａＯ３、またはＡｌ－Ｎ－Ｏなどの各種絶縁体、誘電体、または半導体を用いることで形成することができる。また、絶縁体層１３０をＭｇＯで形成した場合、トンネル接合素子１０の磁気抵抗変化率（すなわち、ＭＲ比）をより高くすることができるためより好ましい。
磁化固定層１４０は、強磁性体材料にて形成され、絶縁体層１３０の上に設けられる。磁化固定層１４０の磁化方向は、第１記憶層１１１および第２記憶層１１２の磁化方向に対する基準として、所定方向に固定される。磁化固定層１４０は、トンネル接合素子１０に記憶される情報の基準となるため、磁化方向が変化しにくい強磁性体材料で形成されることが好ましい。例えば、磁化固定層１４０は、保磁力または磁気ダンピング定数が大きい強磁性材料で形成されてもよい。また、磁化固定層１４０は、厚い膜厚で形成されることで、磁化方向が変化しにくくなっていてもよい。
例えば、磁化固定層１４０は、Ｃｏ、Ｆｅ、Ｂ、Ａｌ、Ｓｉ、Ｍｎ、Ｇａ、Ｇｅ、Ｎｉ、ＣｒおよびＶからなる群より選択された複数の元素を組み合わせた組成の強磁性体材料にて形成されることが好ましい。なお、磁化固定層１４０は、単層で形成されてもよく、絶縁体層と磁性層との積層体で形成されてもよく、酸化物層と磁性層との積層体で形成されてもよい。
ここで、第１記憶層１１１、第２記憶層１１２、および磁化固定層１４０の磁化方向は、膜面に対して垂直方向であってもよく、膜面に対して面内方向であってもよい。磁化方向が膜面に対して垂直方向である場合、トンネル接合素子１０を備える磁気記憶素子は、垂直磁化型ＳＯＴ－ＭＲＡＭとして機能することができる。また、磁化方向が膜面に対して面内方向である場合、トンネル接合素子１０を備える磁気記憶素子は、面内磁化型ＳＯＴ－ＭＲＡＭとして機能することができる。
上記のような第１の構成によれば、スピン軌道層２０と絶縁体層１３０との間に膜厚２ｎｍ以下の非磁性層１２０を設け、スピン軌道層２０から注入されたスピン偏極電子を反射することで、スピン偏極電子による第１記憶層１１１の磁化方向の反転効率を向上させることができる。
また、第１の構成では、第１記憶層１１１および第２記憶層１１２の間に膜厚２ｎｍ以下の非磁性層１２０を設けることで、第１記憶層１１１および第２記憶層１１２を磁気結合させることができる。これによれば、第１記憶層１１１および第２記憶層１１２の磁性の保持特性を向上させつつ、第１記憶層１１１の磁化方向を反転可能な電流量を低減することができる。
なお、本実施形態に係る磁気記憶素子は、一般的な半導体の製造に用いられる装置、および条件を用いることで製造することが可能である。例えば、本実施形態に係る磁気記憶素子は、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｏｎ）法、フォトリソグラフィ法、エッチング法、およびＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）法などを適宜用いることで製造することが可能である。
（２．２．第２の構成）
続いて、図３を参照して、本実施形態に係る磁気記憶素子の第２の構成について説明する。図３は、第２の構成に係る磁気記憶素子を説明する模式的な断面図である。
図３に示すように、第２の構成に係る磁気記憶素子は、スピン軌道層２０と、スピン軌道層２０の上に設けられたトンネル接合素子１１と、を備える。また、トンネル接合素子１１は、スピン軌道層２０の上に設けられた第１非磁性層１２１と、第１非磁性層１２１の上に設けられた第１記憶層１１１と、第１記憶層１１１の上に設けられた第２非磁性層１２２と、第２非磁性層１２２の上に設けられた第２記憶層１１２と、第２記憶層１１２の上に設けられた絶縁体層１３０と、絶縁体層１３０の上に設けられた磁化固定層１４０と、を備える。
すなわち、第２の構成に係るトンネル接合素子１１は、第１記憶層１１１と、スピン軌道層２０との間にさらに非磁性層（すなわち、第１非磁性層１２１）を備える点が第１の構成と異なる。
なお、スピン軌道層２０、第１記憶層１１１、第２記憶層１１２、絶縁体層１３０、および磁化固定層１４０については、第１の構成と実質的に同様であるため、ここでの説明は省略する。
第１非磁性層１２１は、膜厚２ｎｍ以下の非磁性材料にて形成され、スピン軌道層２０の上に設けられる。第１非磁性層１２１は、非磁性層１２０と同様に、アップスピンまたはダウンスピンのいずれかを優先的に反射するスピン反射層として機能し、第２非磁性層１２２にて反射されてスピン軌道層２０に向かおうとするスピン偏極電子をさらに反射する。具体的には、第１非磁性層１２１は、スピン偏極電子を反射することで、スピン偏極電子を第１記憶層１１１に閉じ込めることができる。これによれば、第１非磁性層１２１は、第１記憶層１１１の磁性方向の反転効率を向上させることができる。なお、第１非磁性層１２１は、例えば、非磁性層１２０と同様の材料で形成することが可能である。なお、第１非磁性層１２１の膜厚が２ｎｍ超となる場合、第１非磁性層１２１がスピン反射層として機能しにくくなるため好ましくない。
第２非磁性層１２２は、膜厚２ｎｍ以下の非磁性材料にて形成され、非磁性層１２０と同様に第１記憶層１１１および第２記憶層１１２に挟持されて設けられる。第２非磁性層１２２は、膜厚２ｎｍ以下で形成されることによって、スピン偏極電子を反射することで、スピン偏極電子による第１記憶層１１１の磁化方向の反転効率を向上させることができる。また、第２非磁性層１２２は、膜厚２ｎｍ以下で形成されることによって、第１記憶層１１１および第２記憶層１１２を磁気結合させることができる。これにより、第２非磁性層１２２は、第１記憶層１１１および第２記憶層１１２の磁性の保持特性を向上させつつ、第１記憶層１１１の磁化方向を反転可能な電流量を低減することができる。なお、第２非磁性層１２２は、例えば、非磁性層１２０と同様の材料で形成することが可能である。
上記のような第２の構成によれば、スピン軌道層２０と第１記憶層１１１の間に、さらに膜厚２ｎｍ以下の非磁性層（第１非磁性層１２１）を設けることにより、スピン偏極電子を第１記憶層１１１に閉じ込めることができる。これによれば、第２の構成に係るトンネル接合素子１１は、スピン偏極電子による第１記憶層１１１の磁化方向の反転効率をさらに向上させることができる。
（２．３．第３の構成）
次に、図４を参照して、本実施形態に係る磁気記憶素子の第３の構成について説明する。図４は、第３の構成に係る磁気記憶素子を説明する模式的な断面図である。
図４に示すように、第３の構成に係る磁気記憶素子は、スピン軌道層２０と、スピン軌道層２０の上に設けられたトンネル接合素子１２と、を備える。また、トンネル接合素子１２は、スピン軌道層２０の上に設けられた垂直アシスト層１５０と、垂直アシスト層１５０の上に設けられた第１記憶層１１１と、第１記憶層１１１の上に設けられた非磁性層１２０と、非磁性層１２０の上に設けられた第２記憶層１１２と、第２記憶層１１２の上に設けられた絶縁体層１３０と、絶縁体層１３０の上に設けられた磁化固定層１４０と、を備える。
すなわち、第３の構成に係るトンネル接合素子１２は、第１記憶層１１１と、スピン軌道層２０との間にさらに垂直アシスト層１５０を備える点が第１の構成と異なる。
なお、スピン軌道層２０、第１記憶層１１１、非磁性層１２０、第２記憶層１１２、絶縁体層１３０、および磁化固定層１４０については、第１の構成と実質的に同様であるため、ここでの説明は省略する。
垂直アシスト層１５０は、スピン軌道層２０の上に設けられ、第１記憶層１１１の下地層として機能することで、第１記憶層１１１の磁化方向を膜面に垂直方向に制御する。具体的には、垂直アシスト層１５０は、第１記憶層１１１の膜面に垂直な方向の磁気異方性を高める非磁性材料で形成される。例えば、垂直アシスト層１５０は、第１記憶層１１１の結晶配向性または磁気異方性を制御することで、第１記憶層１１１の磁化方向を膜面に垂直方向に制御してもよく、界面異方性によって第１記憶層１１１の磁化方向を膜面に垂直方向に制御してもよい。例えば、垂直アシスト層１５０は、ＭｇＯもしくはＡｌＯｘなどの酸化物、ＭｇＯに３ｄ遷移金属元素を添加したＮａＣｌ結晶構造化合物、またはＭｇにＣａもしくはＳを添加したＮａＣｌ結晶構造化合物で形成されてもよい。
上記のような第３の構成によれば、スピン軌道層２０と第１記憶層１１１の間にさらに垂直アシスト層１５０を設けることにより、第１記憶層１１１の磁化方向の垂直異方性を高めることが可能である。これによれば、第３の構成に係るトンネル接合素子１２は、第１記憶層１１１および第２記憶層１１２の磁化の保持特性をより向上させることが可能である。
（２．４．第４の構成）
続いて、図５を参照して、本実施形態に係る磁気記憶素子の第４の構成について説明する。図５は、第４の構成に係る磁気記憶素子を説明する模式的な断面図である。
図５に示すように、第４の構成に係る磁気記憶素子は、スピン軌道層２０と、スピン軌道層２０の上に設けられたトンネル接合素子１３と、を備える。また、トンネル接合素子１３は、スピン軌道層２０の上に設けられた垂直アシスト層１５０と、垂直アシスト層１５０の上に設けられた非磁性層１２０と、非磁性層１２０の上に設けられた記憶層１１０と、記憶層１１０の上に設けられた絶縁体層１３０と、絶縁体層１３０の上に設けられた磁化固定層１４０と、を備える。
すなわち、第４の構成に係るトンネル接合素子１３は、第３の構成に対して、第１記憶層１１１が取り除かれている点が異なる。
なお、スピン軌道層２０、垂直アシスト層１５０、絶縁体層１３０、および磁化固定層１４０については、第３の構成と実質的に同様であるため、ここでの説明は省略する。
非磁性層１２０は、膜厚２ｎｍ以下の非磁性材料にて形成され、垂直アシスト層１５０の上に設けられる。非磁性層１２０は、アップスピンまたはダウンスピンのいずれかを優先的に反射するスピン反射層として機能し、スピン偏極電子による記憶層１１０の磁性方向の反転効率を向上させる。非磁性層１２０は、例えば、第１の構成における非磁性層１２０と同様の材料で形成することが可能である。
なお、非磁性層１２０は、２ｎｍ以下の薄膜にて形成されているため、垂直アシスト層１５０は、非磁性層１２０を介して記憶層１１０の磁化方向の垂直異方性を制御することが可能である。非磁性層１２０の膜厚が２ｎｍ超である場合、垂直アシスト層１５０は、記憶層１１０の膜面に垂直な方向の磁気異方性を制御することができなくなるため、好ましくない。
記憶層１１０は、強磁性体材料にて形成され、非磁性層１２０の上に設けられる。記憶層１１０の磁化方向は、固定されておらず、磁化固定層１４０の磁化方向と平行または反平行のいずれかとなるように反転可能に設けられる。ここで、記憶層１１０は、垂直アシスト層１５０によって膜面に垂直な方向の磁気異方性が向上しており、かつ非磁性層１２０によって磁化方向の反転効率が向上しているため、磁化の保持特性を向上させつつ、書き込み電流を低減することができる。なお、記憶層１１０は、例えば、第１の構成における第１記憶層１１１、および第２記憶層１１２と同様の材料で形成することが可能である。
上記のような第４の構成によれば、スピン軌道層２０と絶縁体層１３０との間に膜厚２ｎｍ以下の非磁性層１２０を設けることにより、記憶層１１０の磁化方向の反転効率を向上させることができる。また、第４の構成によれば、スピン軌道層２０と非磁性層１２０の間に垂直アシスト層１５０を設けることにより、記憶層１１０の膜面に垂直な方向の磁気異方性を高めることが可能である。これによれば、第４の構成に係るトンネル接合素子１３は、記憶層１１０の磁化の保持特性をより向上させることが可能である。
＜３．電子機器の構成＞
さらに、図６および図７を参照して、本実施形態に係る磁気記憶素子を用いた電子機器について説明する。本実施形態に係る磁気記憶素子は、アレイ状に複数配列されることで磁気記憶装置を形成し、電子機器は、例えば、大容量ファイルメモリ、コードストレージまたはワーキングメモリのいずれかとして、該磁気記憶装置を備えていてもよい。
（３．１．電子機器の外観例）
まず、図６を参照して、本実施形態に係る磁気記憶素子、または磁気記憶装置を用いた電子機器２００の外観について説明する。図６は、電子機器２００の外観例を示した斜視図である。
図６に示すように、電子機器２００は、例えば、横長の扁平な形状に形成された外筐２０１の内外に各構成が配置された外観を有する。電子機器２００は、例えば、ゲーム機器として用いられる機器であってもよい。
外筐２０１の前面には、長手方向の中央部に表示パネル２０２が設けられる。また、表示パネル２０２の左右には、それぞれ周方向に離隔して配置された操作キー２０３、および操作キー２０４が設けられる。また、外筐２０１の前面の下端部には、操作キー２０５が設けられる。操作キー２０３、２０４、２０５は、方向キーまたは決定キー等として機能し、表示パネル２０２に表示されるメニュー項目の選択、およびゲームの進行等に用いられる。
また、外筐２０１の上面には、外部機器を接続するための接続端子２０６、電力供給用の供給端子２０７、および外部機器との赤外線通信を行う受光窓２０８等が設けられる。
（３．２．電子機器の構成例）
次に、図７を参照して、電子機器２００の内部構成について説明する。図７は、電子機器２００の内部構成を示すブロック図である。
図７に示すように、電子機器２００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を含む演算処理部２１０と、各種情報を記憶する記憶部２２０と、電子機器２００の各構成を制御する制御部２３０と、を備える。演算処理部２１０、および制御部２３０には、例えば、図示しないバッテリー等から電力が供給される。
演算処理部２１０は、各種情報の設定またはアプリケーションの選択をユーザに行わせるためのメニュー画面を生成する。また、演算処理部２１０は、ユーザによって選択されたアプリケーションを実行する。
記憶部２２０は、ユーザにより設定された各種情報を保持する。記憶部２２０は、本実施形態に係る磁気記憶素子、または磁気記憶装置を含んで構成される。
制御部２３０は、入力受付部２３１、通信処理部２３３、および電力制御部２３５を備える。入力受付部２３１は、例えば、操作キー２０３、２０４、および２０５の状態検出を行う。また、通信処理部２３３は、外部機器との間の通信処理を行う。さらに、電力制御部２３５は、電子機器２００の各部に供給される電力の制御を行う。
本実施形態に係る磁気記憶素子によれば、記憶部２２０は、より低消費電力での動作が可能である。したがって、本実施形態に係る磁気記憶素子、または磁気記憶装置を用いた電子機器２００は、少ない消費電力で動作することが可能である。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
一方向に延伸されたスピン軌道層と、
前記スピン軌道層と電気的に接続し、前記スピン軌道層の延伸方向に電流を流す書き込み線と、
前記スピン軌道層の上に、記憶層、絶縁体層、および磁化固定層を順に積層することで設けられたトンネル接合素子と、
前記スピン軌道層および前記絶縁体層の間のいずれかの積層位置に設けられた膜厚２ｎｍ以下の非磁性層と、
を備える、磁気記憶素子。
（２）
前記記憶層は、第１記憶層および第２記憶層を含み、
前記非磁性層は、前記第１記憶層および前記第２記憶層に挟持されて設けられる、前記（１）に記載の磁気記憶素子。
（３）
前記第１記憶層および前記第２記憶層は、前記非磁性層を介して互いに磁気結合する、前記（２）に記載の磁気記憶素子。
（４）
前記第２記憶層の下には、前記非磁性層がさらに設けられる、前記（２）または（３）に記載の磁気記憶素子。
（５）
前記スピン軌道層と、前記第２記憶層との間には、ＮａＣｌ型結晶構造を有する化合物で形成された垂直アシスト層がさらに設けられる、前記（２）～（４）のいずれか一項に記載の磁気記憶素子。
（６）
前記スピン軌道層の上には、ＮａＣｌ型結晶構造を有する化合物で形成された垂直アシスト層、前記非磁性層、および前記記憶層が順に積層される、前記（１）に記載の磁気記憶素子。
（７）
前記記憶層は、Ｃｏ、Ｆｅ、Ｂ、Ａｌ、Ｓｉ、Ｍｎ、Ｇａ、Ｇｅ、Ｎｉ、Ｃｒ、およびＶからなる群より選択された複数の元素を組み合わせた組成の磁性材料で形成される、前記（１）～（６）のいずれか一項に記載の磁気記憶素子。
（８）
前記非磁性層は、Ｒｕ、Ｍｏ、Ｎｂ、ＨｆＢ、Ｔａ、Ｗ、Ｃｒ、ＭｇＯ、ＡｌＯｘ、ＭｇＳ、およびＭｇＣａＳ２からなる群より選択された少なくとも１種以上の非磁性材料で形成された単層膜または積層膜である、前記（１）～（７）のいずれか一項に記載の磁気記憶素子。
（９）
一方向に延伸されたスピン軌道層と、前記スピン軌道層と電気的に接続し、前記スピン軌道層の延伸方向に電流を流す書き込み線と、前記スピン軌道層の上に、記憶層、絶縁体層、および磁化固定層を順に積層することで設けられたトンネル接合素子と、前記スピン軌道層および前記絶縁体層の間のいずれかの積層位置に設けられた膜厚２ｎｍ以下の非磁性層と、を備える磁気記憶素子を用いた記憶部と、
前記記憶部に記憶された情報に基づいて情報処理を行う演算処理部と、
を備える、電子機器。
１０、１１、１２、１３ トンネル接合素子
２０ スピン軌道層
２１、４１ 電極
３０ 書き込み線
４０ 読み出し線
１１０ 記憶層
１１１ 第１記憶層
１１２ 第２記憶層
１２０ 非磁性層
１２１ 第１非磁性層
１２２ 第２非磁性層
１３０ 絶縁体層
１４０ 磁化固定層
１５０ 垂直アシスト層

Claims (4)

  1. 一方向に延伸されたスピン軌道層と、
    前記スピン軌道層と電気的に接続し、前記スピン軌道層の延伸方向に電流を流す書き込み線と、
    前記スピン軌道層の上に、記憶層、絶縁体層、および磁化固定層を順に積層することで設けられたトンネル接合素子と、
    を備え、
    前記記憶層は、第１記憶層および第２記憶層を順に積層した積層構造を有し、
    前記第１記憶層および前記第２記憶層に挟持されて設けられ、膜厚が、１ｎｍより大きく、２ｎｍ以下の第２非磁性層と、
    前記スピン軌道層と前記第１記憶層との間に設けられ、膜厚が、１ｎｍより大きく、２ｎｍ以下の第１非磁性層と、
    をさらに備え、
    前記第１及び第２非磁性層は、Ｒｕ、Ｍｏ、Ｎｂ、ＨｆＢ、Ｃｒ、ＭｇＯ、ＡｌＯｘ、ＭｇＳ、およびＭｇＣａＳ ２ からなる群より選択された少なくとも１種以上の非磁性材料で形成された単層膜または積層膜である、
    磁気記憶素子。
  2. 前記第１記憶層および前記第２記憶層は、前記第２非磁性層を介して互いに磁気結合する、請求項１に記載の磁気記憶素子。
  3. 前記第１及び第２記憶層は、Ｃｏ、Ｆｅ、Ｂ、Ａｌ、Ｓｉ、Ｍｎ、Ｇａ、Ｇｅ、Ｎｉ、Ｃｒ、およびＶからなる群より選択された複数の元素を組み合わせた組成の磁性材料で形成される、請求項１又は２に記載の磁気記憶素子。
  4. 一方向に延伸されたスピン軌道層と、前記スピン軌道層と電気的に接続し、前記スピン軌道層の延伸方向に電流を流す書き込み線と、前記スピン軌道層の上に、記憶層、絶縁体層、および磁化固定層を順に積層することで設けられたトンネル接合素子と、を備える磁気記憶素子を用いた記憶部と、
    前記記憶部に記憶された情報に基づいて情報処理を行う演算処理部と、
    を備える、電子機器であって、
    前記記憶層は、第１記憶層および第２記憶層を順に積層した積層構造を有し、
    前記磁気記憶素子は、
    前記第１記憶層および前記第２記憶層に挟持されて設けられ、膜厚が、１ｎｍより大きく、２ｎｍ以下の第２非磁性層と、
    前記スピン軌道層と前記第１記憶層との間に設けられ、膜厚が、１ｎｍより大きく、２ｎｍ以下の第１非磁性層と、
    をさらに備え、
    前記第１及び第２非磁性層は、Ｒｕ、Ｍｏ、Ｎｂ、ＨｆＢ、Ｃｒ、ＭｇＯ、ＡｌＯｘ、ＭｇＳ、およびＭｇＣａＳ ２ からなる群より選択された少なくとも１種以上の非磁性材料で形成された単層膜または積層膜である、
    電子機器。
JP2019511067A 2017-04-03 2018-01-15 磁気記憶素子、および電子機器 Active JP7177040B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017073545 2017-04-03
JP2017073545 2017-04-03
PCT/JP2018/000814 WO2018185991A1 (ja) 2017-04-03 2018-01-15 磁気記憶素子、および電子機器

Publications (2)

Publication Number Publication Date
JPWO2018185991A1 JPWO2018185991A1 (ja) 2020-02-13
JP7177040B2 true JP7177040B2 (ja) 2022-11-22

Family

ID=63713123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019511067A Active JP7177040B2 (ja) 2017-04-03 2018-01-15 磁気記憶素子、および電子機器

Country Status (4)

Country Link
US (1) US11551737B2 (ja)
JP (1) JP7177040B2 (ja)
CN (1) CN110506327B (ja)
WO (1) WO2018185991A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211552B2 (en) * 2018-05-31 2021-12-28 Tdk Corporation Spin-orbit torque magnetoresistance effect element and magnetic memory
CN112701215B (zh) * 2020-12-28 2023-01-06 西安交通大学 一种铁电辅助调控人工反铁磁固定层的sot-mram
CN113361223B (zh) * 2021-06-09 2023-06-23 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 面向sot-mram相关电路的自旋电子工艺设计系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032915A (ja) 2004-06-16 2006-02-02 Toshiba Corp スピントランジスタ、プログラマブル論理回路および磁気メモリ
JP2013533636A (ja) 2010-07-26 2013-08-22 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 書込み可能な磁気素子
JP2014045196A (ja) 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
US20140124882A1 (en) 2012-11-06 2014-05-08 Inston, Inc. Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
JP2017059594A (ja) 2015-09-14 2017-03-23 株式会社東芝 磁気メモリ
JP2017059679A (ja) 2015-09-16 2017-03-23 株式会社東芝 磁気メモリ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3586870B2 (ja) * 1993-09-27 2004-11-10 松下電器産業株式会社 配向性薄膜形成基板およびその作製方法
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
US8331141B2 (en) * 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
JP2012099699A (ja) * 2010-11-04 2012-05-24 Canon Anelva Corp 二重トンネル磁気抵抗効果膜
CN104704564B (zh) * 2012-08-06 2017-05-31 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
US9105830B2 (en) 2012-08-26 2015-08-11 Samsung Electronics Co., Ltd. Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions
JP6083163B2 (ja) * 2012-09-11 2017-02-22 富士電機株式会社 垂直磁気記録媒体およびその製造方法
TWI622048B (zh) 2013-03-14 2018-04-21 三星電子股份有限公司 使用自旋軌道交互式切換之雙磁性隧道接面及其記憶體
US9130155B2 (en) * 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US8963222B2 (en) * 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM
US9218864B1 (en) * 2014-10-04 2015-12-22 Ge Yi Magnetoresistive random access memory cell and 3D memory cell array
CN204481053U (zh) * 2015-01-28 2015-07-15 上海磁宇信息科技有限公司 一种垂直式磁电阻元件
CN204516804U (zh) * 2015-04-01 2015-07-29 上海磁宇信息科技有限公司 一种具有单层优化层的磁电阻元件
KR20180122771A (ko) * 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 전자 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032915A (ja) 2004-06-16 2006-02-02 Toshiba Corp スピントランジスタ、プログラマブル論理回路および磁気メモリ
JP2013533636A (ja) 2010-07-26 2013-08-22 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 書込み可能な磁気素子
JP2014045196A (ja) 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
US20140124882A1 (en) 2012-11-06 2014-05-08 Inston, Inc. Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
JP2017059594A (ja) 2015-09-14 2017-03-23 株式会社東芝 磁気メモリ
JP2017059679A (ja) 2015-09-16 2017-03-23 株式会社東芝 磁気メモリ

Also Published As

Publication number Publication date
JPWO2018185991A1 (ja) 2020-02-13
CN110506327B (zh) 2023-12-12
US20200381033A1 (en) 2020-12-03
US11551737B2 (en) 2023-01-10
CN110506327A (zh) 2019-11-26
WO2018185991A1 (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
US10217501B2 (en) Memory element and memory apparatus
US8565013B2 (en) Storage element and storage device
US8637947B2 (en) Memory element and memory apparatus
US8072800B2 (en) Magnetic element having perpendicular anisotropy with enhanced efficiency
US9147455B2 (en) Storage element having laminated storage layer including magnetic layer and conductive oxide and storage device including the storage element
US9337416B2 (en) Memory element and memory apparatus with a plurality of magnetic layers and an oxide layer
US9093211B2 (en) Storage element and storage device
TWI487155B (zh) Memory elements and memory devices
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
US9053800B2 (en) Memory element and memory apparatus
JP7177040B2 (ja) 磁気記憶素子、および電子機器
US8976578B2 (en) Memory element and memory apparatus
US20130163315A1 (en) Memory element and memory apparatus
US10964604B2 (en) Magnetic storage element, magnetic storage device, electronic device, and method of manufacturing magnetic storage element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221110

R150 Certificate of patent or registration of utility model

Ref document number: 7177040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150