CN110506327B - 磁存储元件和电子设备 - Google Patents

磁存储元件和电子设备 Download PDF

Info

Publication number
CN110506327B
CN110506327B CN201880021415.3A CN201880021415A CN110506327B CN 110506327 B CN110506327 B CN 110506327B CN 201880021415 A CN201880021415 A CN 201880021415A CN 110506327 B CN110506327 B CN 110506327B
Authority
CN
China
Prior art keywords
layer
spin
magnetic
memory
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880021415.3A
Other languages
English (en)
Other versions
CN110506327A (zh
Inventor
长谷直基
细见政功
肥后丰
大森广之
内田裕行
佐藤阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110506327A publication Critical patent/CN110506327A/zh
Application granted granted Critical
Publication of CN110506327B publication Critical patent/CN110506327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

[待解决的问题]提供一种具有降低的写入电流同时保持存储层的磁性保留性能的磁存储元件和电子设备。[解决方案]磁存储元件包括：自旋轨道层，其沿一个方向延伸；写入线，其电耦合到所述自旋轨道层，并允许电流沿所述自旋轨道层的延伸方向流动；隧道结元件，其包括按顺序堆叠在所述自旋轨道层上的存储层、绝缘体层和磁化固定层；以及非磁性层，其膜厚度为2nm或更小，并设置在所述自旋轨道层和所述绝缘体层之间的任何堆叠位置。

Description

磁存储元件和电子设备
技术领域
本公开涉及一种磁存储元件和一种电子设备。
背景技术
随着各种信息设备性能的不断提高，在各种信息设备中内置的存储装置也呈现出集成度的提高、速度的提高和功耗的降低。因此，使用半导体的存储元件的性能也在改进。
例如，闪存而不是硬盘驱动器装置正作为大容量文件存储器变得越来越受欢迎。此外，诸如FeRAM(铁电随机存取存储器)、PCRAM(相变随机存取存储器)或MRAM(磁性随机存取存储器)的各种类型的存储元件，而不是NOR型闪存和DRAM(动态随机存取存储器)，正在被开发成为代码存储或工作存储器。
例如，基于磁体磁化方向将信息存储在其中的MRAM作为代码存储或工作存储器的存储元件而受到了广泛的关注。这是因为MRAM允许高速运行，并允许进行无限次重写。
特别地，STT-MRAM(自旋移矩磁性随机存取存储器)作为MRAM而受到了广泛的关注。STT-MRAM通过使用自旋扭矩磁化逆转和MTJ(向磁隧道结)元件注入自旋极化电子来实现磁化逆转。
然而，事实上，由于STT-MRAM中用于写入和读取信息的电流量彼此接近，因此有可能造成读取干扰，即在读取信息时重写存储的信息。
为了解决这一问题，SOT-MRAM(自旋轨道扭矩磁性随机存取存储器)正在考虑中。在写入信息后，SOT-MRAM使用自旋轨道扭矩逆转存储层的磁化方向，自旋轨道扭矩是由使电流流向设置为与存储层接触的金属层时产生的自旋极化引起的。
例如，下文描述的PTL 1公开了一种使用自旋轨道相互作用来逆转存储层磁化方向的磁存储器。
引文列表
专利文献
PTL 1：日本未审查专利申请公开号2014-045196
发明内容
本发明要解决的问题
然而，上述PTL 1中公开的磁存储器涉及用于将信息写入存储层的大量电流。另一方面，当减小存储层的体积以减小提供给存储层的写入电流时，降低了存储层的磁性保留性能。因此，上述PTL 1中公开的磁存储器很难平衡写入电流的减少和存储层的磁性保留性能。
因此，本公开提出一种有可能提供能够降低写入电流同时保持SOT-MRAM中存储层的磁性保留性能的新颖和改进的磁存储元件和电子设备。
解决问题的方法
根据本公开，提供一种磁存储元件，其包括：自旋轨道层，其沿一个方向延伸；写入线，其电耦合到所述自旋轨道层，并允许电流沿所述自旋轨道层的延伸方向流动；隧道结元件，其包括按顺序堆叠在所述自旋轨道层上的存储层、绝缘体层和磁化固定层；以及非磁性层，其膜厚度为2nm或更小，并设置在所述自旋轨道层和所述绝缘体层之间的任何堆叠位置。
另外，根据本公开，提供一种电子设备，包括：存储器，其使用磁存储元件；以及算术处理器，其基于存储在所述存储器中的信息来处理信息，其中所述磁存储元件包括沿一个方向延伸的自旋轨道层、电耦合到所述自旋轨道层并允许电流沿所述自旋轨道层的延伸方向流动的写入线、隧道结元件和非磁性层，所述隧道结元件包括按顺序堆叠在所述自旋轨道层上的存储层、绝缘体层和磁化固定层，所述非磁性层的膜厚度为2nm或更小，并设置在所述自旋轨道层和所述绝缘体层之间的任何堆叠位置。
在本公开中，非磁性层能够反射向上自旋或向下自旋，使得有可能通过自旋极化电子来提高存储层的磁化方向逆转的效率。
发明效果
如上所述，本公开使得有可能提供能够降低写入电流同时保持存储层的磁性保留性能的磁存储元件和电子设备。
需要注意的是，上述效果不一定是限制性的。除了或代替上述效果，可能还有本文中列出的任何效果，或者从本说明书理解的任何其他效果。
附图说明
[图1]图1是示意性地示出SOT-MRAM的结构的说明图。
[图2]图2是根据第一配置的磁存储元件的示意横截面图。
[图3]图3是根据第二配置的磁存储元件的示意横截面图。
[图4]图4是根据第三配置的磁存储元件的示意横截面图。
[图5]图5是根据第四配置的磁存储元件的示意横截面图。
[图6]图6是电子设备的示例外观的透视图。
[图7]图7是示出电子设备的内部配置的框图。
具体实施方式
在下文中，参照附图详细描述了本公开的优选实施例。需要注意的是，在本说明书和附图中，具有基本相同功能配置的部件用相同的参考数字表示，因此省略了对这些部件的描述。此外，在本说明书中，每个层的堆叠方向表示为向上方向。
需要注意的是，按以下顺序进行描述。
1.SOT-MRAM的概述
1.1.与本公开相关的技术背景
1.2.SOT-MRAM的结构
1.3.SOT-MRAM的操作
2.关于本公开的一个实施例
2.1第一配置
2.2第二配置
2.3第三配置
2.4第四配置
3.电子设备的配置
<1.SOT-MRAM的概述>
(1.1.与本公开相关的技术背景)
以闪存为代表的非易失性半导体存储元件的发展势头强劲，将半导体存储元件以外的存储装置(诸如HDD(硬盘驱动器)设备)等驱逐出去，从而取得了显著的进步。此外，除数据存储外，还考虑将包括非易失性半导体存储元件的存储装置开发为：在其中存储程序、算术等的代码存储；以及其中临时存储可能在程序执行后必需更改的参数等的工作存储器。
非易失性半导体存储元件的具体实例可以包括例如NOR型闪存和NAND型闪存。此外或替代，另外还考虑基于铁电物质的剩余极化而其中存储信息的FeRAM、基于相变薄膜的相态而其中存储信息的PCRAM、基于磁体的磁化方向而其中存储信息的MRAM等作为非易失性半导体存储元件。
特别地，MRAM基于磁体的磁化方向而将信息存储在其中，从而允许以高速且实质上无限地重写信息。因此，正在积极开发目前在工业自动化设备和飞机领域已部分投入实际应用的MRAM。
现在，取决于将信息写入存储层的方法，考虑MRAM的几种方法。
例如，提出一种在由线路产生的电磁场中逆转磁体磁化方向的MRAM。然而，这种MRAM需要几个毫安级的电流才能产生足够强的电磁场来逆转磁体的磁化方向，因此在降低功耗方面存在困难。此外，这种MRAM需要为每个磁存储元件产生电磁场的线路，因此涉及到实现尺寸减小的困难。
例如，提出一种使用自旋扭矩磁化逆转并通过使电流流向MTJ元件来注入自旋极化电子以导致磁化逆转的STT-MRAM。然而，STT-MRAM作为存储元件可靠性较低，因为用于写入和读取信息的电流量彼此接近，因此有可能造成读取干扰，即在读取信息时重写存储的信息。
因此，考虑SOT-MRAM(自旋轨道扭矩磁性随机存取存储器)作为解决上述写入方法相关问题的MRAM。SOT-MRAM通过使用自旋轨道扭矩来逆转磁体的磁性特性。
(1.2.SOT-MRAM的结构)
首先，参照图1描述了SOT-MRAM的基本结构。图1是示意性地示出SOT-MRAM的结构的说明图。
如图1所示，SOT-MRAM包括沿一个方向延伸的自旋轨道层20、电耦合到自旋轨道层20的写入线30，以及设置在自旋轨道层20上的隧道结元件10。此外，读取线40经由表面上的电极41耦合到隧道结元件10。所述表面面向与自旋轨道层20接触的表面。选择晶体管经由电极21耦合到自旋轨道层20。
自旋轨道层20沿一个方向延伸，并通过使穿过自旋轨道层20的电子经受自旋极化而产生自旋极化电子。特别地，有可能使用足够薄的导电材料形成自旋轨道层20。在所述自旋轨道层20中，当电子穿过自旋轨道层20时，电子被极化到在自旋轨道层20上方和下方之间的不同方向。自旋轨道层20将经过自旋极化的自旋极化电子注入隧道结元件10的存储层，以对存储层的磁矩施加自旋扭矩，从而逆转存储层的磁化方向。
写入线30电耦合到自旋轨道层20，并且当将信息写入隧道结元件10时，允许电流沿自旋轨道层20的延伸方向流动。例如，写入线30可以耦合到自旋轨道层20，并设置在与自旋轨道层20相同的平面上。写入线30可以包括通常用于线路或电极的导电材料，并且可以包括例如Cu、Ag、Au、Pt、Ti、W或Al等金属，或含有此类金属的合金。
在隧道结元件10的结构中，几个纳米量级的绝缘体层夹在两个铁磁体层之间，并且设置在自旋轨道层20上。特别地，在隧道结元件10的结构中，具有可变磁化方向的存储层、几个纳米量级的绝缘体层，和具有固定磁化方向的磁化固定层从与自旋轨道层20接触的侧面按顺序堆叠。也就是说，隧道结元件10可能是所谓的MTJ元件。
当在存储层和磁化固定层之间施加电压时，隧道结元件10能够通过隧道磁阻效应将隧道电流施加到绝缘体层。此时，绝缘体层的电阻取决于存储层和磁化固定层相应的磁化方向彼此平行还是反平行来变化。此外，由于与自旋轨道层20接触的存储层的磁化方向可由从自旋轨道层20注入的自旋极化电子来控制，所以隧道结元件10能够基于存储层的磁化方向和磁化固定层的磁化方向之间的相对角来存储信息于其中。
读取线40电耦合到隧道结元件10，并且当从隧道结元件10读取信息时，允许电流流到隧道结元件10。例如，读数线40可以经由电极41电耦合到隧道结元件10的磁化固定层。读取线40可以包括通常用于线路或电极的导电材料，并且可以包括例如Cu、Ag、Au、Pt、Ti、W或Al等金属，或含有此类金属的合金。
电极41将隧道结元件10电耦合到读取线40。电极41可以包括例如通常用于类似于写入线30或读取线40的线路或电极的导电材料。
电极21将自旋轨道层20电耦合到选择晶体管。切换通过电极21电耦合的选择晶体管，确定了在写入和读取信息时选择或不选择隧道结元件10。电极21可以包括例如通常用于类似于写入线30或读取线40的线路或电极的导电材料。
(1.3.SOT-MRAM的操作)
随后，详细描述了向上述SOT-MRAM写入信息并从其读取信息的操作。
如图1所示，当向SOT-MRAM写入信息时，电流沿着箭头53所示的方向流动。特别地，电流从写入线30流到自旋轨道层20，以通过隧道结元件10下方。需要注意的是，流过自旋轨道层20的电流经由电极21流向地面。
通过自旋轨道层20的电子被极化到在自旋轨道层20上方和下方之间的不同自旋方向。这允许将在自旋轨道层20上方极化的自旋极化电子注入到隧道结元件10的存储层中。因此，在存储层中，在存储层的磁矩接收来自自旋极化电子的自旋扭矩且从自旋极化电子接收的自旋扭矩超过阈值的情况下，存储层的磁矩开始旋进运动并逆转。这样，SOT-MRAM通过自旋轨道层20与隧道结元件10的存储层之间的自旋轨道相互作用，来逆转隧道结元件10的存储层的磁化方向，从而将信息写入存储层。
另外，如图1所示，当从SOT-MRAM读取信息时，电流沿着箭头51所示的方向流动。特别地，电流从读取线40流出，并通过隧道结元件10以流到自旋轨道层20。需要注意的是，流过自旋轨道层20的电流通过电极21流向地面。
在隧道结元件10中，基于插入绝缘体层的磁化固定层和存储层的磁化方向彼此平行还是反平行，绝缘体层的电阻通过隧道磁阻效应来变化。因此，SOT-MRAM使得有可能通过测量隧道结元件10的电阻来检测隧道结元件10的存储层的磁化方向。这样，SOT-MRAM通过检测隧道结元件10的电阻来检测隧道结元件10的存储层的磁化方向，从而从存储层读取信息。
因此，所述写入和读取操作允许SOT-MRAM基于隧道结元件10的存储层的磁化方向来将信息存储于其中。
在SOT-MRAM中，当将信息写入存储层时，电流并不流到隧道结元件10，但是电流流到与隧道结元件10的存储层接触的自旋轨道层20。因此，在SOT-MRAM中，当写入信息时，电导不会破坏绝缘体层。此外，在SOT-MRAM中，因为在将信息写入存储层情况下的电流路径和在从存储层读取信息情况下的电流路径彼此不同，所以有可能防止读取干扰，即在读取信息时重写存储的信息。因此，SOT-MRAM使得有可能进一步提高磁存储元件的可靠性。
这里，逆转SOT-MRAM的存储层的磁化方向所需要的电流密度Jc表示为以下表达式1。
[表达式1]
在上述表达式1中，A是常数，Ms是饱和磁化，tF是存储层的膜厚度，θSH是表示将流到自旋轨道层20的电流转化成自旋轨道扭矩的基础的自旋电流的效率的自旋霍尔角，Hk是存储层的有效各向异性磁场，且Hex是外部磁场。
为了进一步降低磁存储元件的功耗，期望减小电流密度Jc。然而，由于存储层的磁性保留性能与“Hk×Ms×存储层的体积”(即存储层的平面区域×tF)成比例，所以增加了存储层的磁性保留性能也会增加逆转存储层的磁化方向所需的电流密度Jc，如可以从表达式1看出。因此，上述SOT-MRAM很难降低到存储层的写入电流同时保持存储层的磁性保留性能。
本发明是对上述问题等进行深入研究的结果，根据本发明提出了一种技术。根据本公开的一个实施例的磁存储元件包括膜厚度为2nm或更小的非磁性层，所述非磁性层插入在所述SOT-MRAM的自旋轨道层和绝缘体层之间的任何堆叠位置。因此，根据本实施例的磁存储元件使得有可能通过提高自旋极化电子逆转存储层磁化方向的效率，来降低写入电流同时保持存储层的磁性保留性能。在下文中，详细描述了根据本实施例的所述磁存储元件。
<2.本公开的一个实施例>
(2.1.第一配置)
首先，参照图2描述了根据本实施例的磁存储元件的第一配置。图2是根据第一配置的磁存储元件的示意横截面图。
如图2所示，根据第一配置的磁存储元件包括自旋轨道层20和设置在自旋轨道层20上的隧道结元件10。此外，隧道结元件10包括设置在自旋轨道层20上的第一存储层111、设置在第一存储层111上的非磁性层120、设置在非磁性层120上的第二存储层112、设置在第二存储层112上的绝缘体层130，以及设置在绝缘体层130上的磁化固定层140。
自旋轨道层20通过使穿过自旋轨道层20的电子经受自旋极化而产生自旋极化电子，并将产生的自旋极化电子注入第一存储层111。此外，自旋轨道层20通过使用注入的自旋极化电子将自旋扭矩施加到第一存储层111的磁矩，来逆转第一存储层111的磁化方向。
自旋轨道层20可由对于通过的电子足够薄以造成自旋极化的导电材料形成。此外，自旋轨道层20优选地包括具有较高自旋极化效率的导电材料。例如，自旋轨道层20优选地包括选自由以下组成的群的至少一种导电材料：Al、Ti、V、Cr、Mn、Cu、Zn、Ag、Hf、Ta、W、Re、Pt、Au、Hg、Pb、Si、Ga、GaMn和GaAs。此外，还可能向自旋轨道层20增加选自由以下组成的群的至少一种元素：Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Cd、In、Sb、Te、Hf、Ta、W、Re、Os、Ir、Pt、Ag、Au、Hg、Tl、Pb、Bi、Po、At、V、Cr、Mn、Fe、Co、Ni、P、S、Zn、Ga、Ge、As、Se、I、Lu、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm和Yb。
第一存储层111和第二存储层112各自包括铁磁性材料，且设置在自旋轨道层20上，同时在其间插入非磁性层120。此外，第一存储层111和第二存储层112的磁化方向不是固定的，而是可逆转为与磁化固定层140的磁化方向平行或反平行。
由于第一存储层111和第二存储层112经由非磁性层120相互磁耦合，所以第一存储层111和第二存储层112不能相互独立地逆转磁化方向。也就是说，在逆转第一存储层111和第二存储层112中一个的磁化方向的情况下，第一存储层111和第二存储层112中另一个的磁化方向也由于磁耦合而逆转。因此，因为第一存储层111、第二存储层112和非磁性层120如同单个存储层般共同作用，所以有可能具有的磁性保留性能类似于体积与第一存储层111、第二存储层112和非磁性层120的总体积相同的存储层的磁性保留性能。
另一方面，当将信息写入第一存储层111和第二存储层112时，逆转第一存储层111和第二存储层112的磁化方向所需的电流阈值是由第一存储层111确定的，自旋极化电子从自旋轨道层20注入到所述第一存储层111。因此，将信息写入第一存储层111和第二存储层112时所需的写入电流的大小由第一存储层111的体积来确定。因此，有可能将写入电流的大小减小到对应于隧道结元件10中第一存储层111的值。因此，在隧道结元件10中，有可能提高磁化保留性能同时抑制写入电流。
第一存储层111和第二存储层112各自优选地包括铁磁性材料，所述铁磁性材料具有多种元素组合的组成。例如，多种元素选自由以下组成的群：Co、Fe、B、Al、Si、Mn、Ga、Ge、Ni、Cr和V。此外，第一存储层111和第二存储层112各自可能具有单一层，可能具有包括绝缘体层和磁性层的堆叠，或可能具有包括氧化层和磁性层的堆叠。此外，第一存储层111和第二存储层112各自可包括相同的铁磁性材料或不同的铁磁性材料。
非磁性层120包括膜厚度为2nm或更小的非磁性材料，且夹在第一存储层111和第二存储层112之间。非磁性层120通过具有包括铁磁性体、非磁性体和铁磁性体的三层堆叠结构来形成反铁磁交换耦合，从而磁性耦合第一存储层111和第二存储层112。应注意，非磁性层120的膜厚度大于2nm并不可取，因为在第一存储层111和第二存储层112之间并不产生反铁磁交换耦合，因此第一存储层111和第二存储层112并未磁性耦合。
此外，非磁性层120充当优先反射向上自旋或向下自旋的自旋反射层，从而防止从自旋轨道层20注入第一存储层111的自旋极化电子扩散到第二存储层112侧。特别地，非磁性层120反射自旋极化电子，从而使得有可能将自旋极化电子限制在第一存储层111和自旋轨道层20之间。因此，非磁性层120能够通过自旋极化电子来提高第一存储层111的磁化方向逆转的效率。应注意，非磁性层120的膜厚度大于2nm并不可取，因为非磁性层120很难充当自旋反射层。
非磁性层120可由非磁性材料形成。例如，有可能通过单层膜或层压膜来形成非磁性层120，所述单层膜使用选自由以下组成的群的材料：Ru、Mo、Nb、HfB、Ta、W、Cr、MgO、AlOx、MgS和MgCaS2，所述层压膜使用上述两种或两种以上材料。
绝缘体层130包括绝缘体材料，且夹在第二存储层112和磁化固定层140之间。绝缘体层130夹在第二存储层112和磁化固定层140之间，从而充当实现隧道磁阻效应的隧道结元件。
绝缘体层130可通过使用各种绝缘体、电介质或半导体(诸如MgO、Al2O3、AlN、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3或Al-N-O)形成。此外，使用MgO形成绝缘体层130更为可取，因为有可能使隧道结元件10的磁阻变化率(即MR比)更高。
磁化固定层140包括铁磁性材料，并设置在绝缘体层130上。在参考第一存储层111和第二存储层112的磁化方向的基础上，磁化固定层140的磁化方向固定在预定方向。磁化固定层140优选地包括磁化方向难以改变的铁磁性材料，因为磁化固定层140可作为存储在隧道结元件10中信息的参考。例如，磁化固定层140可以包括具有高矫顽力或大磁电阻尼常数的铁磁性材料。此外，磁化固定层140可能有较大的厚度，从而使其磁化方向难以改变。
例如，磁化固定层140优选地包括铁磁性材料，所述铁磁性材料具有多种元素组合的组成。多种元素选自由以下组成的群：Co、Fe、B、Al、Si、Mn、Ga、Ge、Ni、Cr和V。应注意，磁化固定层140可能具有单一层，可能具有包括绝缘体层和磁性层的堆叠，或可能具有包括氧化层和磁性层的堆叠。
这里，第一存储层111、第二存储层112和磁化固定层140的磁化方向各自可以是垂直于膜表面的方向，或者可以是相对于膜表面的平面方向。在磁化方向是垂直于膜表面的方向的情况下，包括隧道结元件10的磁存储元件能够充当垂直磁化SOT-MRAM。此外，在磁化方向是相对于膜表面的平面方向的情况下，包括隧道结元件10的磁存储元件能够充当平面磁化SOT-MRAM。
根据如上所述的第一配置，在自旋轨道层20和绝缘体层130之间设置膜厚度2nm或以下的非磁性层120，并且非磁性层120反射从自旋轨道层20注入的自旋极化电子。因此，有可能通过自旋极化电子来提高第一存储层111的磁化方向逆转的效率。
此外，根据第一配置，在第一存储层111和第二存储层112之间设置膜厚度2nm或以下的非磁性层120，以允许磁性耦合第一存储层111和第二存储层112。因此，有可能减少允许第一存储层111的磁化方向逆转的电流量，同时改善第一存储层111和第二存储层112的磁性保留性能。
应注意，根据本实施例的磁存储元件可使用用于制造典型半导体的设备和条件来制造。例如，有可能在必要的基础上使用诸如溅射法、CVD(化学气相沉积)法、光刻法、蚀刻法或CMP(化学机械抛光)法等的方法来制造根据本实施例的磁存储元件。
(2.2.第二配置)
随后，参照图3描述了根据本实施例的磁存储元件的第二配置。图3是根据第二配置的磁存储元件的示意横截面图。
如图3所示，根据第二配置的磁存储元件包括自旋轨道层20和设置在自旋轨道层20上的隧道结元件11。此外，隧道结元件11包括设置在自旋轨道层20上的第一非磁性层121、设置在第一非磁性层121上的第一存储层111、设置在第一存储层111上的第二非磁性层122、设置在第二非磁性层122上的第二存储层112、设置在第二存储层112上的绝缘体层130，和设置在绝缘体层130上的磁化固定层140。
也就是说，根据第二配置的隧道结元件11与第一配置不同之处在于：在第一存储层111与自旋轨道层20之间设置有非磁性层(即第一非磁性层121)。
应注意，自旋轨道层20、第一储存层111、第二储存层112、绝缘体层130、磁化固定层140与第一配置中基本类似，故此处省略描述。
第一非磁性层121包括膜厚度为2nm或更小的非磁性材料，并设置在自旋轨道层20上。如对于非磁性层120所述，第一非磁性层121充当优先反射向上自旋或向下自旋的自旋反射层，并进一步反射已被第二非磁性层122朝向自旋轨道层20反射的自旋极化电子。特别地，第一非磁性层121反射自旋极化电子，从而使得有可能将自旋极化电子限制在第一存储层111中。因此，第一非磁性层121能够提高第一存储层111的磁化方向逆转的效率。应注意，第一非磁性层121可以例如由类似于非磁性层120的材料形成。应注意，第一非磁性层121的膜厚度大于2nm并不可取，因为第一非磁性层121很难充当自旋反射层。
第二非磁性层122包括膜厚度为2nm或更小的非磁性材料，且夹在第一存储层111和第二存储层112之间，如对于非磁性层120所述。所形成的第二非磁性层122的膜厚度为2nm或更小，从而反射自旋极化电子，使得有可能通过自旋极化电子来提高第一存储层111的磁化方向逆转的效率。此外，第二非磁性层122的膜厚度为2nm或更小，使得有可能将第一存储层111和第二存储层112磁性耦合。因此，第二非磁性层122能够减少允许第一存储层111的磁化方向逆转的电流量，同时改善第一存储层111和第二存储层112的磁性保留性能。应注意，第二非磁性层122可以例如由类似于非磁性层120的材料形成。
根据如上所述的第二配置，在自旋轨道层20和第一存储层111之间设置膜厚度2nm或以下的非磁性层(第一非磁性层121)，使得有可能将自旋极化电子限制在第一存储层111中。因此，根据第二配置的隧道结元件11将进一步通过自旋极化电子来提高第一存储层111的磁化方向逆转的效率。
(2.3.第三配置)
接下来，参照图4描述了根据本实施例的磁存储元件的第三配置。图4是根据第三配置的磁存储元件的示意横截面图。
如图4所示，根据第三配置的磁存储元件包括自旋轨道层20和设置在自旋轨道层20上的隧道结元件12。此外，隧道结元件12包括设置在自旋轨道层20上的垂直辅助层150、设置在垂直辅助层150上的第一存储层111、设置在第一存储层111上的非磁性层120、设置在非磁性层120上的第二存储层112、设置在第二存储层112上的绝缘体层130，和设置在绝缘体层130上的磁化固定层140。
也就是说，根据第三配置的隧道结元件12与第一配置不同之处在于：在第一存储层111与自旋轨道层20之间设置有垂直辅助层150。
应注意，自旋轨道层20、第一储存层111、非磁性层120、第二储存层112、绝缘体层130、磁化固定层140与第一配置中基本类似，故此处省略描述。
垂直辅助层150设置在自旋轨道层20上，并充当第一存储层111的衬层，从而控制垂直于膜表面方向的第一存储层111的磁化方向。特别地，垂直辅助层150包括增加垂直于第一存储层111的膜表面方向上磁各向异性的非磁性材料。例如，垂直辅助层150可能通过控制第一存储层111的晶体取向或磁各向异性来控制垂直于膜表面方向的第一存储层111的磁化方向，或者可能通过界面各向异性来控制垂直于膜表面方向的第一存储层111的磁化方向。例如，垂直辅助层150可能包括诸如MgO或AlOx的氧化物、其中将3d过渡金属元素添加到MgO的NaCl晶体结构化合物，或其中将Ca或S添加到Mg的NaCl晶体结构化合物。
根据如上所述的第三配置，进一步在自旋轨道层20和第一存储层111之间设置垂直辅助层150，使得有可能增加第一存储层111的磁化方向的垂直各向异性。因此，根据第三配置的隧道结元件12能够进一步提高第一存储层111和第二存储层112的磁化保留性能。
(2.4.第四配置)
随后，参照图5描述了根据本实施例的磁存储元件的第四配置。图5是根据第四配置的磁存储元件的示意横截面图。
如图5所示，根据第四配置的磁存储元件包括自旋轨道层20和设置在自旋轨道层20上的隧道结元件13。此外，隧道结元件13包括设置在自旋轨道层20上的垂直辅助层150、设置在垂直辅助层150上的非磁性层120、设置在非磁性层120上的存储层110、设置在存储层110上的绝缘体层130，和设置在绝缘体层130上的磁化固定层140。
也就是说，根据第四配置的隧道结元件13与第三配置的不同之处在于：第一存储层111被移除。
应注意，自旋轨道层20、垂直辅助层150、绝缘体层130、磁化固定层140与第三配置中基本类似，故此处省略描述。
非磁性层120包括膜厚度为2nm或更小的非磁性材料，并设置在垂直辅助层150上。非磁性层120充当优先反射向上自旋或向下自旋的自旋反射层，从而通过自旋极化电子来提高存储层111的磁化方向逆转的效率。非磁性层120可以例如由类似于第一配置中的非磁性层120的材料形成。
应注意，垂直辅助层150包括等于或小于2nm的薄膜，使得有可能经由非磁性层120来控制存储层110的磁化方向的垂直各向异性。非磁性层120的膜厚度大于2nm并不可取，因为垂直辅助层150不能控制垂直于存储层110的膜表面方向上的磁各向异性。
存储层110包括铁磁性材料，并设置在非磁性层120上。存储层110的磁化方向不是固定的，而是可逆转为与磁化固定层140的磁化方向平行或反平行。这里，在存储层110中，垂直辅助层150增加了垂直于膜表面方向上的磁各向异性，且非磁性层120也提高了磁化方向的逆转效率，从而使得有可能降低写入电流同时提高磁化保留性能。应注意，存储层110可以由类似于第一配置中第一存储层111和第二存储层112的材料形成。
根据如上所述的第四配置，在自旋轨道层20和绝缘体层130之间设置膜厚度2nm或以下的非磁性层120，使得有可能提高存储层110的磁化方向逆转的效率。另外，根据第四配置，在自旋轨道层20和非磁性层120之间设置垂直辅助层150，使得有可能增加垂直于存储层110的膜表面方向上的磁各向异性。因此，根据第四配置的隧道结元件13能够进一步提高存储层110的磁化保留性能。
<3.电子设备的配置>
此外，参照图6和图7描述了使用根据本实施例的磁存储元件的电子设备。根据本实施例的多个磁存储元件可能以阵列布置，以配置磁存储装置，并且电子设备可以包括磁存储装置作为例如大容量文件存储器、代码存储和工作存储器中的任一者。
(3.1.电子设备的示例外观)
首先，参照图6描述了使用根据本实施例的磁存储元件或磁存储装置的电子设备200的外观。图6是电子设备200的示例外观的透视图。
如图6所示，在电子设备200的外观中，每一配置都设置在外壳201的内侧或外侧，所述外壳201例如具有横向长的扁平形状。例如，电子设备200可以用作游戏装置。
在外壳201的前面，在纵向方向的中间设置有显示面板202。此外，沿圆周方向间隔开的操作键203和操作键204设置在显示面板202的左右两侧。此外，操作键205设置在外壳201前面的下端。操作键203、204、205充当方向键或回车键，用于选择在显示面板202上显示的菜单项、进入游戏等。
另外，在外壳201的顶面上设置有联接外部装置的连接端子206、供应电力的供电端子207、与外部装置进行红外通信的光接收窗208等。
(3.2.电子设备的示例配置)
接下来，参照图7描述了电子设备200的内部配置。图7是示出电子设备200的内部配置的框图。
如图7所示，电子设备200包括：包括CPU(中央处理单元)的算术处理器210；其中存储有各种信息片段的存储器220；以及控制电子设备200的每个配置的控制器230。算术处理器210和控制器230由例如未显示的电池等供应电力。
算术处理器210产生菜单屏幕，以允许用户设置各种信息片段或选择应用程序。此外，算术处理器210执行用户选择的应用程序。
存储器220保留用户设置的各种信息片段。存储器220包括根据本实施例的磁存储元件或磁存储装置。
控制器230包括输入接收器231、通信处理器233和电源控制器235。输入接收器231检测例如操作键203、204和205的状态。此外，通信处理器233执行与外部装置的通信过程。此外，电源控制器235控制供应给电子设备200的每个部分的电力。
根据本实施例的磁存储元件允许存储器220以较低的功耗运行。因此，使用根据本实施例的磁存储元件或磁存储装置的电子设备200使得有可能以较低的功耗运行。
尽管上文已参照附图详细描述了本公开的优选实施例，但本公开的技术范围不限于这些示例。显然，本公开领域一般技术人员将在所附权利要求书中所述的技术概念内作出各种变型或修改，而应理解，这些修改自然属于本公开的技术范围。
此外，本文所述的效果仅是说明或示例性的，并不意图为限制性的。也就是说，作为对上述效果的替代或补充，根据本公开的技术可能具有技术人员可从本说明书的描述中显而易见的其他效果。需要注意的是，下面描述的所述配置也落入本公开的技术范围。
(1)
一种磁存储元件，包括：
自旋轨道层，其沿一个方向延伸；
写入线，其电耦合到所述自旋轨道层，并允许电流沿所述自旋轨道层的延伸方向流动；
隧道结元件，其包括按顺序堆叠在所述自旋轨道层上的存储层、绝缘体层和磁化固定层；以及
非磁性层，其膜厚度为2nm或更小，并设置在所述自旋轨道层和所述绝缘体层之间的任何堆叠位置。
(2)
如(1)所述的磁存储元件，其中
所述存储层包括第一存储层和第二存储层，以及
所述非磁性层夹在在所述第一存储层和所述第二存储层之间。
(3)
如(2)所述的磁存储元件，其中所述第一存储层和所述第二存储层通过所述非磁性层彼此磁性耦合。
(4)
如(2)或(3)所述的磁存储元件，其中所述非磁性层进一步设置于所述第二存储层下方。
(5)
如(2)至(4)中任一项所述的磁存储元件，进一步包括垂直辅助层，其设置在所述自旋轨道层和所述第二存储层之间并包括具有NaCl基晶体结构的化合物。
(6)
如(1)所述的磁存储元件，其中垂直辅助层、所述非磁性层和所述存储层按顺序堆叠在所述自旋轨道层上，且所述垂直辅助层包括具有NaCl基晶体结构的化合物。
(7)
如(1)至(6)中任一项所述的磁存储元件，其中所述存储层包括磁性材料，所述磁性材料具有多种元素组合的组成，且所述多种元素选自由以下组成的群：Co、Fe、B、Al、Si、Mn、Ga、Ge、Ni、Cr和V。
(8)
如(1)至(7)中任一项所述的磁存储元件，其中所述非磁性层包括单层膜或层压膜，所述膜包括选自由以下组成的群的一或多种非磁性材料：Ru、Mo、Nb、HfB、Ta、W、Cr、MgO、AlOx、MgS和MgCaS2。
(9)
一种电子设备，包括：
存储器，其使用磁存储元件；以及
算术处理器，其基于存储在所述存储器中的信息来处理信息，
所述磁存储元件，包括
自旋轨道层，其沿一个方向延伸，
写入线，其电耦合到所述自旋轨道层，并允许电流沿所述自旋轨道层的延伸方向流动，
隧道结元件，其包括按顺序堆叠在所述自旋轨道层上的存储层、绝缘体层和磁化固定层，以及
非磁性层，其膜厚度为2nm或更小，并设置在所述自旋轨道层和所述绝缘体层之间的任何堆叠位置。
参考数字的描述
10、11、12、13 隧道结元件
20 自旋轨道层
21、41 电极
30 写入线
40 读取线
110 存储层
111 第一存储层
112 第二存储层
120 非磁性层
121 第一非磁性层
122 第二非磁性层
130 绝缘体层
140 磁化固定层
150 垂直辅助层。

Claims (5)

1.一种磁存储元件，包括：
自旋轨道层，其沿一个方向延伸；
写入线，其电耦合到所述自旋轨道层，并允许电流沿所述自旋轨道层的延伸方向流动；以及
隧道结元件，其包括按顺序堆叠在所述自旋轨道层上的存储层、绝缘体层和磁化固定层，
所述存储层包括按顺序堆叠的第一存储层和第二存储层，
所述磁存储元件还包括：
第二非磁性层，其膜厚度为2nm或更小，夹在所述第一存储层和所述第二存储层之间，以及
第一非磁性层，其膜厚度为2nm或更小，设置在所述自旋轨道层和所述第一存储层之间。
2.如权利要求1所述的磁存储元件，其中所述第一存储层和所述第二存储层通过所述第二非磁性层彼此磁性耦合。
3.如权利要求1所述的磁存储元件，其中所述第一存储层及所述第二存储层包括磁性材料，所述磁性材料具有多种元素组合的组成，所述多种元素选自由以下组成的群：Co、Fe、B、Al、Si、Mn、Ga、Ge、Ni、Cr和V。
4.如权利要求1所述的磁存储元件，其中所述第一非磁性层及所述第二非磁性层包括单层膜或层压膜，所述单层膜或层压膜包括选自由以下组成的群的一或多种非磁性材料：Ru、Mo、Nb、HfB、Ta、W、Cr、MgO、AlOx、MgS和MgCaS2。
5.一种电子设备，包括：
存储器，其使用磁存储元件；以及
算术处理器，其基于存储在所述存储器中的信息来处理信息，
所述磁存储元件，包括
自旋轨道层，其沿一个方向延伸，
写入线，其电耦合到所述自旋轨道层，并允许电流沿所述自旋轨道层的延伸方向流动，以及
隧道结元件，其包括按顺序堆叠在所述自旋轨道层上的存储层、绝缘体层和磁化固定层，
所述存储层包括按顺序堆叠的第一存储层和第二存储层，
所述磁存储元件还包括：
第二非磁性层，其膜厚度为2nm或更小，夹在所述第一存储层和所述第二存储层之间，以及
第一非磁性层，其膜厚度为2nm或更小，设置在所述自旋轨道层和所述第一存储层之间。
CN201880021415.3A 2017-04-03 2018-01-15 磁存储元件和电子设备 Active CN110506327B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017073545 2017-04-03
JP2017-073545 2017-04-03
PCT/JP2018/000814 WO2018185991A1 (ja) 2017-04-03 2018-01-15 磁気記憶素子、および電子機器

Publications (2)

Publication Number Publication Date
CN110506327A CN110506327A (zh) 2019-11-26
CN110506327B true CN110506327B (zh) 2023-12-12

Family

ID=63713123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880021415.3A Active CN110506327B (zh) 2017-04-03 2018-01-15 磁存储元件和电子设备

Country Status (4)

Country Link
US (1) US11551737B2 (zh)
JP (1) JP7177040B2 (zh)
CN (1) CN110506327B (zh)
WO (1) WO2018185991A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019230351A1 (ja) * 2018-05-31 2019-12-05 Tdk株式会社 スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
CN112701215B (zh) * 2020-12-28 2023-01-06 西安交通大学 一种铁电辅助调控人工反铁磁固定层的sot-mram
CN113361223B (zh) * 2021-06-09 2023-06-23 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 面向sot-mram相关电路的自旋电子工艺设计系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
JP6089081B1 (ja) * 2015-09-16 2017-03-01 株式会社東芝 磁気メモリ
JP2017059594A (ja) * 2015-09-14 2017-03-23 株式会社東芝 磁気メモリ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3586870B2 (ja) * 1993-09-27 2004-11-10 松下電器産業株式会社 配向性薄膜形成基板およびその作製方法
JP4744934B2 (ja) 2004-06-16 2011-08-10 株式会社東芝 スピントランジスタ
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
US8331141B2 (en) * 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
JP2012099699A (ja) * 2010-11-04 2012-05-24 Canon Anelva Corp 二重トンネル磁気抵抗効果膜
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures
US9105830B2 (en) 2012-08-26 2015-08-11 Samsung Electronics Co., Ltd. Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions
JP6083163B2 (ja) * 2012-09-11 2017-02-22 富士電機株式会社 垂直磁気記録媒体およびその製造方法
US9099641B2 (en) * 2012-11-06 2015-08-04 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
TWI622048B (zh) 2013-03-14 2018-04-21 三星電子股份有限公司 使用自旋軌道交互式切換之雙磁性隧道接面及其記憶體
US9130155B2 (en) * 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US8963222B2 (en) * 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM
US9218864B1 (en) * 2014-10-04 2015-12-22 Ge Yi Magnetoresistive random access memory cell and 3D memory cell array
CN204481053U (zh) * 2015-01-28 2015-07-15 上海磁宇信息科技有限公司 一种垂直式磁电阻元件
CN204516804U (zh) * 2015-04-01 2015-07-29 上海磁宇信息科技有限公司 一种具有单层优化层的磁电阻元件
KR20180122771A (ko) * 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
JP2017059594A (ja) * 2015-09-14 2017-03-23 株式会社東芝 磁気メモリ
JP6089081B1 (ja) * 2015-09-16 2017-03-01 株式会社東芝 磁気メモリ

Also Published As

Publication number Publication date
JP7177040B2 (ja) 2022-11-22
JPWO2018185991A1 (ja) 2020-02-13
CN110506327A (zh) 2019-11-26
US11551737B2 (en) 2023-01-10
WO2018185991A1 (ja) 2018-10-11
US20200381033A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US10971175B2 (en) Storage element
US9082534B2 (en) Magnetic element having perpendicular anisotropy with enhanced efficiency
KR101983856B1 (ko) 기억 소자, 기억 장치
TWI530945B (zh) Memory elements and memory devices
US8565013B2 (en) Storage element and storage device
CN107039583B (zh) 分层结构和存储装置
CN102916126B (zh) 存储元件和存储装置
TWI487155B (zh) Memory elements and memory devices
EP2201570A1 (en) Magnetic element having reduced current density
KR101983077B1 (ko) 기억 소자의 제조 방법
TW201834285A (zh) 磁性接面、提供磁性接面的方法及磁性記憶體
JP2020035971A (ja) スピン流磁化回転型磁気素子、スピン流磁化回転型磁気抵抗効果素子及び磁気メモリ
CN102779939A (zh) 存储元件和存储装置
CN110506327B (zh) 磁存储元件和电子设备
EP2355142B1 (en) Magnetic memory element and nonvolatile storage device
CN110337717B (zh) 磁存储元件、磁存储装置、电子装置以及制造磁存储元件的方法
US20210288244A1 (en) Magnetic storage element, magnetic head, magnetic storage device, electronic apparatus, and method for manufacturing magnetic storage element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Kanagawa, Japan

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Japan's Asahi Atsugi city Kanagawa County town of 4-14-1

Applicant before: SONY SEMICONDUCTOR SOLUTIONS Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant