CN113361223B - 面向sot-mram相关电路的自旋电子工艺设计系统 - Google Patents

面向sot-mram相关电路的自旋电子工艺设计系统 Download PDF

Info

Publication number
CN113361223B
CN113361223B CN202110643868.3A CN202110643868A CN113361223B CN 113361223 B CN113361223 B CN 113361223B CN 202110643868 A CN202110643868 A CN 202110643868A CN 113361223 B CN113361223 B CN 113361223B
Authority
CN
China
Prior art keywords
sot
layout
mtj
file
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110643868.3A
Other languages
English (en)
Other versions
CN113361223A (zh
Inventor
王佑
侯正义
赵巍胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Innovation Research Institute of Beihang University
Original Assignee
Hefei Innovation Research Institute of Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Innovation Research Institute of Beihang University filed Critical Hefei Innovation Research Institute of Beihang University
Priority to CN202110643868.3A priority Critical patent/CN113361223B/zh
Publication of CN113361223A publication Critical patent/CN113361223A/zh
Application granted granted Critical
Publication of CN113361223B publication Critical patent/CN113361223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Abstract

本发明的一种面向SOT‑MRAM相关电路的自旋电子工艺设计系统，通过计算机设备实现，所述设计系统包含三种文件SOT‑MTJ单元库、工艺文件和物理验证规则文件；所述SOT‑MTJ单元库包含以下四个文件：SPICE仿真模型veriloga，符号symbol模块，版图layout模块和auCdl模块；本发明的自旋电子工艺设计包囊括了SOT‑MRAM相关电路设计所必需的各种文件，可辅助完成SOT‑MRAM的电路设计和版图设计；设计规则检查和版图与原理图一致性检查文件是根据SOT‑MTJ器件的具体特性和大量的实验数据而编写，具有高精确度和可靠性；本发明的磁性工艺设计包具有很高的灵活性，所采用的编程语言具有通用性，可通过简单的参数修改与不同工艺节点的传统工艺设计包兼容，具有高度的可扩展性和延展性。

Description

面向SOT-MRAM相关电路的自旋电子工艺设计系统
技术领域
本发明涉及集成电路设计和存储电路设计技术领域，具体涉及一种面向SOT-MRAM相关电路的自旋电子工艺设计系统。
背景技术
一般来说，自旋轨道矩磁随机存储器(Spin orbit torque magnetic randomaccess memory,SOT-MRAM)属于第三代自旋电子存储技术。针对SOT-MRAM的研究已进入白热化阶段，其大规模产业化将在未来几年变成现实。作为产业化的必备要素之一，用于SOT-MRAM电路设计的自旋电子工艺设计包(Spintronic process design kit,SpinPDK)尚未出现。现阶段针对SOT-MRAM的SpinPDK的研究和发明较少。
PDK(Process Design Kit)是集成电路设计自动化的基石，它将电路设计、EDA工具与工艺制程紧密结合。PDK是电气设计和物理设计的必要工具，而制造厂商也是根据基于PDK所设计的版图来进行生产，最终测试的结果用于迭代优化PDK。总的来说，PDK参与了集成电路设计与生产的各个步骤。
针对自旋轨道矩磁随机存储器(Spin orbit torque magnetic random accessmemory,SOT-MRAM)技术的研究已进入白热化，其大规模产业化将在未来几年变成现实。作为产业化的要素之一，用于SOT-MRAM电路设计的自旋电子工艺设计包(Spintronicprocess design kit,SpinPDK)尚未出现统一的标准。因此，电路设计工作者很难评估自己所设计的电路是否符合设计规则要求，而学术界也经常用预估的大致形状来替代SOT-MTJ以完成文章发表和项目申请。然而，这种方式极不精确，严重影响了对于电路整体的性能评估的准确性。作为一个新的工艺，SOT-MRAM即将进入大规模产业化阶段，相应的SpinPDK开发需求显得十分迫切。
现阶段有关面向SOT-MRAM电路设计的SpinPDK的研究和发明较少，因此本发明主要提出一种面向SOT-MRAM电路设计的磁性工艺设计包，为SOT-MRAM的发展提供必要的设计工具，提前布局SOT-MRAM的大规模产业化。
综上所述，现有技术并未包含SOT-MRAM单元的相关内容，故只能用于传统CMOS电路，无法用于新型SOT-MRAM的相关电路设计。
发明内容
本发明提出的一种面向SOT-MRAM相关电路的自旋电子工艺设计系统，可解决上述技术问题。
为实现上述目的，本发明采用了以下技术方案：
一种面向SOT-MRAM相关电路的自旋电子工艺设计系统，通过计算机工具配置设计系统，所述设计系统包括SOT-MTJ单元库，所述SOT-MTJ单元库包含以下四个文件：SPICE仿真模型veriloga，符号symbol模块，版图layout模块和auCdl模块；
其中，所述SPICE仿真模型veriloga用Veriloga编程语言描述器件的电学行为特性；
所述符号Symbol模块根据VerilogA模型的输入输出接口所创建，将VerilogA语言所描述的电学行为模型与symbol关联；
所述版图layout模块包括SOT-MTJ器件的版图，自下而上包括MBE、VBE、HM、MTJ、MTE及VTE；
其中，MBE和MTE为金属层，在版图中为矩形；
VBE为MBE和HM之间的通孔，VTE为MBE和MTE之间的通孔，为正方形；
HM为重金属、反铁磁或拓扑绝缘体这些材料形成的条状薄膜，在版图中为长条状的矩形；
MTJ的版图，形状为椭圆形或圆形；
所述auCdl模块即SOT-MTJ的模拟和微波电路描述语言(Analog and MicrowaveCircuit Description Language)，包含SOT-MTJ的Component Description Format(CDF)参数，用于在进行LVS验证时生成电路网表。
进一步的，通过Pcell实现SOT-MTJ版图的参数化，即改变SOT-MTJ版图的尺寸设置，其版图中呈现的各层尺寸会随之改变。
进一步的，还包括工艺文件，所述工艺文件包括技术文件、显示文件及映射文件；
所述技术文件包含SOT-MTJ和相对应的CMOS工艺库的所有变量；SOT-MTJ所包含的新的自定义层，包括MBE、VBE、HM、MTJ、MTE和VTE，在这个文件里面完成定义；
对于SOT-MTJ所添加的自定义层，此文件里定义了层名(layer names)、层编号(layer numbers)、层性质(purposes)、层功能(functions)和层规则(rules)；
显示文件(display.drf)定义SOT-MTJ和CMOS版图中各层的显示格式，为各层定义版图颜色和填充形状；
映射文件(layermap)定义SOT-MTJ和CMOS各层的GDSII编号，版图中的每层金属或通孔都具有特定的GDSII编号，具有独立唯一性；
在进行DRC、LVS规则检查时，相应的规则文件通过调用该GDSII编号来识别版图中所使用的对应层，达到提取版图信息、完成规则检查的目的。
进一步的，还包括物理验证规则文件，物理验证规则文件包括设计规则检查(DRC)文件；
设计规则检查(DRC)文件，用于提供SOT-MTJ和CMOS版图的几何规则验证，定义各层之间的几何位置关系，包括同层金属外边缘与外边缘之间的最小/最大距离，各层金属的最小/最大宽度，不同层之间的重叠关系或者包含关系。
进一步的，所述物理验证规则文件还包括ANTENNA规则文件，所述ANTENNA规则文件用于提供电路版图的天线效应检验，通过检查版图中各层金属的面积与所连栅氧的面积之比率，判断该层金属是否符合规则要求。
进一步的，所述物理验证规则文件还包括版图与原理图一致性检查(LVS)文件，版图与原理图一致性检查(LVS)文件用于提供电路版图(layout)与原理图(schematic)的一致性检验，文件中包含运行设置、层次定义、层次运算、器件定义这些部分，定义了各层之间的连接关系，检查版图中的器件连接关系是否与电路原理图中的连接关系一致。
由上述技术方案可知，本发明提出一种面向SOT-MRAM电路设计的自旋电子工艺设计包SpinPDK，为SOT-MRAM的产业化提供必要的设计工具。SOT-MRAM的基本单元是自旋轨道矩磁隧道结(SOT Magnetic tunnel junction，SOT-MTJ)。所开发的SpinPDK包含以下内容：SOT-MTJ的仿真模型、SOT-MTJ的版图、工艺文件和物理验证规则文件。所开发的SpinPDK可辅助完成SOT-MRAM存储单元及相关外围电路的版图设计和版图验证。
本发明的面向SOT-MRAM相关电路的自旋电子工艺设计系统具有以下有益效果：
1、本发明的自旋电子工艺设计包囊括了SOT-MRAM相关电路设计所必需的各种文件，可辅助完成SOT-MRAM的电路设计和版图设计。
2、设计规则检查和版图与原理图一致性检查文件是根据SOT-MTJ器件的具体特性和大量的实验数据而编写，具有高精确度和可靠性。
3、本发明的磁性工艺设计包具有很高的灵活性，所采用的语言具有通用性，可通过简单的参数修改与不同工艺节点的传统工艺设计包兼容，具有高度的可扩展性和延展性。
4、作为三端口器件，SOT-MTJ在后端工艺上具有诸多特殊之处，因此其版图在呈现形式上与其他后摩尔器件有着天壤之别，本发明主要针对这些器件结构或版图等不同寻常之处所提出的设计方法。
附图说明
图1是本发明的电路设计各步骤需要用到的MPDK的内容；
图2是本发明的SOT-MTJ的截面图；
图3是本发明的VBE2、HM3和MTJ4之间的设计规则；
图4是本发明的LVS时有效器件与无效器件的判定：大方框内为有效器件，虚线框内均为无效器件。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
如图1所示，本实施例所述的面向SOT-MRAM相关电路的自旋电子工艺设计系统，通过计算计算设备开发实现，所开发的SpinPDK包含三种文件：SOT-MTJ单元库、工艺文件和物理验证规则文件。图1展示了电路设计各个步骤用到的SpinPDK的内容，下面对这些内容进行详细介绍。
以下具体说明：
1)SOT-MTJ单元库
所开发的SOT-MTJ单元库主要包含以下四个文件：SPICE仿真模型veriloga，符号symbol，版图layout和auCdl。
SOT-MTJ仿真模型：用Veriloga编程语言描述器件的电学行为特性，包含客观存在的固有偏差、随机翻转和热效应等现象，所描述的模块符合实际情况，模型具有较高的可靠性。
SOT-MTJ的Symbol：与Veriloga仿真模型相互关联，以方便后续进行电路设计。Symbol是根据VerilogA模型的输入输出接口所创建，将VerilogA语言所描述的电学行为模型与symbol关联。
SOT-MTJ的layout：图2为SOT-MTJ的截面图。如图1虚线框内所示，SOT-MTJ器件的版图，自下而上由MBE1、VBE2、HM3、MTJ4和MTE5五层组成。VTE6虽然不是SOT-MTJ的基本组成部分，但却是SOT-MTJ版图连线中必不可少的部分，因此也画在图中。其中，MBE1和MTE5为金属层，在版图中一般为矩形；VBE2为MBE1和HM3之间的通孔，VTE6为MBE1和MTE5之间的通孔，一般为正方形；HM3为重金属、反铁磁或拓扑绝缘体等材料形成的条状薄膜，在版图中为长条状的矩形；MTJ4的版图严格按照工艺设计规则来完成，形状为椭圆形或圆形，尺寸可以根据具体情况进行调节，由于SOT-MTJ是一个三端口器件，虚线框中所示的MTE5和MBE1作为三个引脚。
同时，通过Pcell实现SOT-MTJ版图的参数化，即改变SOT-MTJ版图的尺寸设置，其版图中呈现的各层尺寸会随之改变。
SOT-MTJ的auCdl：SOT-MTJ的模拟和微波电路描述语言(Analog and MicrowaveCircuit Description Language)，主要包含SOT-MTJ的(Component Description Format,CDF)参数，用于在进行LVS验证时生成电路网表。
2)工艺文件
技术文件(techfile.tf)：核心技术文件，包含SOT-MTJ和相对应的CMOS工艺库的所有变量。SOT-MTJ所包含的新的自定义层，如MBE1、VBE2、HM3、MTJ4、MTE5和VTE6，在这个文件里面完成定义。对于SOT-MTJ所添加的自定义层，此文件里定义了层名(layer names)、层编号(layer numbers)、层性质(purposes)、层功能(functions)和层规则(rules)等。
显示文件(display.drf)：定义SOT-MTJ和CMOS版图中各层的显示格式，为各层定义版图颜色和填充形状等。由于CMOS中的各层已有明确信息，本发明专利主要涉及为SOT-MTJ新定义的各层来定义显示格式，即MBE1、VBE2、HM3、MTJ4、MTE5和VTE6；
映射文件(layermap):定义SOT-MTJ和CMOS各层的GDSII编号，版图中的每层金属或通孔都具有特定的GDSII编号，具有独立唯一性。在进行DRC、LVS等规则检查时，相应的规则文件通过调用该GDSII编号来识别版图中所使用的对应层，达到提取版图信息、完成规则检查的目的。这里主要对新定义的层，以及与新定义层有接触的层进行映射描述。如，MBE1与CMOS最高层金属或者通孔之间的关系。
3)物理验证规则文件
以下文件均用标准验证规则格式(Standard Verification Rule Format，SVRF)语言编写。
设计规则检查(DRC)文件:提供SOT-MTJ和CMOS版图的几何规则验证，主要定义各层之间的几何位置关系，比如同层金属外边缘与外边缘之间的最小/最大距离，各层金属的最小/最大宽度，不同层之间的重叠关系或者包含关系等。图3举例说明了VBE2、HM3及MTJ4之间的规则关系。值得注意的是，由于HM为长条状，因此相互平行方向的最小间距和相互垂直方向的间距需要做区分。
另外，为防止芯片在制造过程中由于曝光过度或不足而导致的蚀刻失败，避免由于光刻过程中光的反射与衍射而影响到关键元器件物理图，对于版图中不符合密度规则的金属层，可通过在DRC验证中运行DUMMY相关的文件来添加一些没有实际电学作用的dummy金属，以避免制造过程中各层金属分布不均匀导致的其他问题。
ANTENNA规则文件：提供电路版图的天线效应检验。通过检查版图中各层金属的面积与所连栅氧的面积之比率，判断该层金属是否符合规则要求。本发明主要针对SOT-MTJ所包含的基层金属的天线效应检查。
为了保证芯片的性能和提升产品良率，芯片的版图设计需要严格遵守工艺厂商所提供的设计规则。一般来说，设计规则中会明确规定金属的最小线宽、金属线之间的最小间距、通孔的最小尺寸及通孔间的最小间距等。在SpinPDK的设计过程中，所制定的设计规则按照工艺厂商的设计要求和大量的实验数据整合而来。设计者在进行电路版图设计时，应该严格遵守相应的设计规则。
版图与原理图一致性检查(LVS)文件:该文件提供电路版图(layout)与原理图(schematic)的一致性检验。文件中包含运行设置、层次定义、层次运算、器件定义等几部分，主要定义了各层之间的连接关系，检查版图中的器件连接关系是否与电路原理图中的连接关系一致。LVS对电路版图与原理图不一致的部分进行报错和输出，为版图设计人员提供参考信息。值得特别注意的是，由于SOT-MTJ是三端口器件，且底电极的两个端口同在MBE层，本发明对SOT-MTJ器件的识别和端口认定做了精确定义。另外，本发明专利对于SOT-MTJ器件的有效性判定做了严苛的规定，以确保版图设计能与原理图完全一致。如图4所示，中间方框内为有效器件，其主要特征是中间的MTJ层被MBE和MTE层共同包含，其中的MTE层作为SOT-MTJ器件的顶电极，两侧还分别有MBE-VBE-MTE相交所组成的连接通路作为SOT-MTJ的两个底电极，缺一不可；左侧第一个虚线框内的器件缺乏一个底电极(MBE1和VBE2)，第二个虚线框内的器件缺乏一个顶电极和底电极(MTE5和MBE1)，因此在LVS检查时，这两个MTJ层将不被视作有效的SOT-MTJ器件。
另外，所开发的SpinPDK需要基于相对应的CMOS工艺节点文件才能正常使用，具体情况由电路设计目标和流片厂商提供的工艺数据所定。
综上所述，本发明的一种面向SOT-MRAM相关电路的自旋电子工艺设计系统具备以下特点：
1、本发明的自旋电子工艺设计包囊括了SOT-MRAM相关电路设计所必需的各种文件，可辅助完成SOT-MRAM的电路设计和版图设计。
2、设计规则检查和版图与原理图一致性检查文件是根据SOT-MTJ器件的具体特性和大量的实验数据而编写，具有高精确度和可靠性。
3、本发明的磁性工艺设计包具有很高的灵活性，所采用的语言具有通用性，可通过简单的参数修改与不同工艺节点的传统工艺设计包兼容，具有高度的可扩展性和延展性。
4、作为三端口器件，SOT-MTJ在后端工艺上具有诸多特殊之处，因此其版图在呈现形式上与其他后摩尔器件有着天壤之别。本发明主要针对这些器件结构或版图等不同寻常之处所提出的设计方法。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (3)

1.一种面向SOT-MRAM相关电路的自旋电子工艺设计系统，包括通过计算机工具配置设计系统，其特征在于：所述设计系统包括SOT-MTJ单元库，
所述SOT-MTJ单元库包含以下四个文件：SPICE仿真模型veriloga，符号symbol模块，版图layout模块和auCdl模块；
其中，所述SPICE仿真模型veriloga用Veriloga编程语言描述器件的电学行为特性；
所述符号Symbol模块根据VerilogA模型的输入输出接口所创建，将VerilogA语言所描述的电学行为模型与symbol关联；
所述版图layout模块包括SOT-MTJ器件的版图，自下而上包括MBE（1）、VBE（2）、HM（3）、MTJ（4）、MTE（5）及VTE（6）；
其中，MBE（1）和MTE（5）为金属层，在版图中为矩形；
VBE（2）为MBE（1）和HM（3）之间的通孔，VTE（6）为MBE（1）和MTE（5）之间的通孔，为正方形；
HM（3）为重金属、反铁磁或拓扑绝缘体这些材料形成的条状薄膜，在版图中为长条状的矩形；
MTJ（4）的版图，形状为椭圆形或圆形；
所述auCdl模块即SOT-MTJ的模拟和微波电路描述语言，包含SOT-MTJ的ComponentDescription Format参数，用于在进行LVS验证时生成电路网表；
还包括工艺文件，所述工艺文件包括技术文件、显示文件及映射文件；
所述技术文件包含SOT-MTJ和相对应的CMOS工艺库的所有变量；SOT-MTJ所包含的新的自定义层，包括MBE（1）、VBE（2）、 HM（3）、MTJ（4）、MTE（5）和VTE（6），在这个文件里面完成定义；
对于SOT-MTJ所添加的自定义层，此文件里定义了层名 layer names、层编号layernumbers、层性质purposes、层功能functions和层规则rules；
显示文件display.drf定义SOT-MTJ和CMOS版图中各层的显示格式，为各层定义版图颜色和填充形状；
映射文件layermap定义SOT-MTJ和CMOS各层的GDSII编号，版图中的每层金属或通孔都具有GDSII编号，具有独立唯一性；
在进行DRC、LVS规则检查时，相应的规则文件通过调用该GDSII编号来识别版图中所使用的对应层，达到提取版图信息、完成规则检查的目的；
还包括物理验证规则文件，物理验证规则文件包括设计规则检查DRC文件；
设计规则检查DRC文件，用于提供SOT-MTJ和CMOS版图的几何规则验证，定义各层之间的几何位置关系，包括同层金属外边缘与外边缘之间的最小/最大距离，各层金属的最小/最大宽度，不同层之间的重叠关系或者包含关系；
所述物理验证规则文件还包括ANTENNA规则文件，所述ANTENNA规则文件用于提供电路版图的天线效应检验，通过检查版图中各层金属的面积与所连栅氧的面积之比率，判断该层金属是否符合规则要求。
2.根据权利要求1所述的面向SOT-MRAM相关电路的自旋电子工艺设计系统，其特征在于：通过Pcell实现SOT-MTJ版图的参数化，即改变SOT-MTJ版图的尺寸设置，其版图中呈现的各层尺寸会随之改变。
3.根据权利要求2所述的面向SOT-MRAM相关电路的自旋电子工艺设计系统，其特征在于：所述物理验证规则文件还包括版图与原理图一致性检查LVS文件，版图与原理图一致性检查LVS文件用于提供电路版图layout与原理图schematic的一致性检验，文件中包含运行设置、层次定义、层次运算、器件定义这些部分，定义了各层之间的连接关系，检查版图中的器件连接关系是否与电路原理图中的连接关系一致。
CN202110643868.3A 2021-06-09 2021-06-09 面向sot-mram相关电路的自旋电子工艺设计系统 Active CN113361223B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110643868.3A CN113361223B (zh) 2021-06-09 2021-06-09 面向sot-mram相关电路的自旋电子工艺设计系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110643868.3A CN113361223B (zh) 2021-06-09 2021-06-09 面向sot-mram相关电路的自旋电子工艺设计系统

Publications (2)

Publication Number Publication Date
CN113361223A CN113361223A (zh) 2021-09-07
CN113361223B true CN113361223B (zh) 2023-06-23

Family

ID=77533553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110643868.3A Active CN113361223B (zh) 2021-06-09 2021-06-09 面向sot-mram相关电路的自旋电子工艺设计系统

Country Status (1)

Country Link
CN (1) CN113361223B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110726736B (zh) * 2019-10-18 2021-11-05 南京大学 一种无源低功耗的微波检测方法及其装置和制备方法
CN114611449A (zh) * 2022-04-25 2022-06-10 杭州法动科技有限公司 一种模拟电路的快速仿真优化方法及其系统
CN116776813B (zh) * 2023-08-17 2023-10-27 北京超逸达科技有限公司 集成电路制造刻蚀效应建模方法、装置、设备及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368276A (zh) * 2011-09-14 2012-03-07 天津蓝海微科技有限公司 一种自动验证电学规则文件正确性的流程方法
CN102569643B (zh) * 2011-12-28 2013-12-11 西安交通大学 一种优化嵌入式stt-ram性能与硬件耗费的异构设计方法
CN103838894B (zh) * 2012-11-26 2017-05-24 北京华大九天软件有限公司 一种pdk自动测试实现方法
CN103810118B (zh) * 2014-02-28 2016-08-17 北京航空航天大学 一种stt-mram缓存设计方法
US20180151210A1 (en) * 2016-11-30 2018-05-31 Western Digital Technologies, Inc. Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory
US11551737B2 (en) * 2017-04-03 2023-01-10 Sony Semiconductor Solutions Corporation Magnetic storage element and electronic apparatus
US11152067B2 (en) * 2018-08-30 2021-10-19 Sandisk Technologies Llc Content addressable memory with spin-orbit torque devices
CN109888089A (zh) * 2019-01-28 2019-06-14 北京航空航天大学 一种制备sot-mram底电极的方法
US11176979B2 (en) * 2019-02-28 2021-11-16 Regents Of The University Of Minnesota Computational random access memory (CRAM) based on spin-orbit torque devices
US10910031B2 (en) * 2019-05-21 2021-02-02 Arm Limited Input circuit devices for sense amplifier circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
电子产品面板控制芯片的物理验证;王仁平 等;《电子工艺技术》;20100531;第31卷(第03期);168-171页 *

Also Published As

Publication number Publication date
CN113361223A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
CN113361223B (zh) 面向sot-mram相关电路的自旋电子工艺设计系统
US9361415B1 (en) Method, system, and computer program product for implementing a multi-fabric electronic design spanning across multiple design fabrics
US9251299B1 (en) Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs
US11334705B2 (en) Electrical circuit design using cells with metal lines
US10289793B1 (en) System and method to generate schematics from layout-fabrics with a common cross-fabric model
CN113361219A (zh) 用于优化集成电路设计的系统和方法
US11403448B1 (en) Apparatus and method for mapping foundational components during design porting from one process technology to another process technology
TW202002166A (zh) 整合裝置以及形成整合裝置的方法
WO2022198571A1 (zh) 一种寄生电阻电容参数提取方法及装置
TW202107329A (zh) 插入虛擬邊界單元至積體電路的方法
US10210299B1 (en) Methods, systems, and computer program product for dynamically abstracting virtual hierarchies for an electronic design
US9104830B1 (en) Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design
US8978003B1 (en) Method of making semiconductor device and a control system for performing the same
US20220085018A1 (en) Mixed diffusion break for cell design
CN113515913B (zh) 一种stt-mram相关电路的磁性工艺设计方法
US6484297B1 (en) 4K derating scheme for propagation delay and setup/hold time computation
US20210390244A1 (en) System and Method for Synchronizing Net Text Across Hierarchical Levels
WO2023029007A1 (zh) 用于电子设计自动化的方法和设备
US20210374322A1 (en) Circuit layout verification
US10803222B1 (en) Methods, systems, and computer program product for implementing an electronic design having embedded circuits
CN116490873A (zh) 与具有扩散中断单元的邻近的单元的放置和仿真
US10049174B2 (en) Exact delay synthesis
US11416661B2 (en) Automatic derivation of integrated circuit cell mapping rules in an engineering change order flow
US20230267261A1 (en) Design system, design method and method of manufacture of semiconductor device
US11941338B2 (en) Integrated circuit with dummy boundary cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant