CN114611449A - 一种模拟电路的快速仿真优化方法及其系统 - Google Patents

一种模拟电路的快速仿真优化方法及其系统 Download PDF

Info

Publication number
CN114611449A
CN114611449A CN202210439728.9A CN202210439728A CN114611449A CN 114611449 A CN114611449 A CN 114611449A CN 202210439728 A CN202210439728 A CN 202210439728A CN 114611449 A CN114611449 A CN 114611449A
Authority
CN
China
Prior art keywords
simulation
circuit
network
model
optimization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210439728.9A
Other languages
English (en)
Inventor
王高峰
齐延铸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Fadong Technology Co ltd
Original Assignee
Hangzhou Fadong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Fadong Technology Co ltd filed Critical Hangzhou Fadong Technology Co ltd
Priority to CN202210439728.9A priority Critical patent/CN114611449A/zh
Priority to PCT/CN2022/090043 priority patent/WO2023206281A1/zh
Publication of CN114611449A publication Critical patent/CN114611449A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开一种模拟电路的快速仿真优化方法及其系统。针对模拟电路设计过程中非标准化电路模型建模困难问题，以及电磁场仿真速度较为缓慢导致的电路设计效率不高的问题，本发明提出先构建器件库、电路搭建、AI网络互连，得到AI网络的综合网络参数；将仿真过程中综合网络参数与模拟器件的网络参数目标对比，满足要求则将AI网络对应的等效电路输出到三维全波电磁场仿真工具中进行仿真。通过创建AI模型实现任意结构的非标准化电路模型的建模，同时保证较高的模型精度。另外AI模型的快速预测功能能够提升电路仿真的速度，因此充分发挥电路优化方法快速寻优的作用，提高电路设计的效率，在电路设计的精度和速度之间找到合理的平衡点。

Description

一种模拟电路的快速仿真优化方法及其系统
技术领域
本发明属于软件开发技术领域，具体涉及一种针对模拟电路的快速仿真优化方法及其系统，尤其针对的是射频电路。
背景技术
在模拟电路尤其是射频电路中，电路实际加工之前一般会进行仿真确认电路的性能。当前常用的方法是采用工艺厂家提供的PDK库中电路等效模型搭建电路进行仿真。但是该方法存在两个问题，首先是该PDK模型只能依赖工艺厂家提供的标准化模型，而用户基本不能自定义建模非标准化模型，使得在对非标准化射频电路设计受限；其次是射频电路的仿真往往依赖于电磁场仿真软件，一般的电磁场仿真软件精度较高，但是同时仿真一次需要很长时间，尤其是规模较大的射频电路系统，仿真将十分缓慢，而进一步以仿真结果为基础的电路优化更加难以进行。这些问题都对电路设计产生关键影响。
发明内容
本发明的一个目的在于针对背景技术中所提到的在模拟电路设计过程中非标准化电路模型建模困难问题，以及电磁场仿真速度较为缓慢导致的电路设计效率不高的问题，提出了一种模拟电路的快速仿真优化方法，通过人工智能(Artificial Intelligence,AI)技术创建AI模型，可以实现任意结构的非标准化电路模型的建模，同时还能保证较高的模型精度。另外AI模型的快速预测功能能够提升电路仿真的速度，因此可以充分发挥电路优化方法快速寻优的作用，提高电路设计的效率，在电路设计的精度和速度之间找到合理的平衡点。
本发明采用的技术方案如下：
一种模拟电路的仿真优化方法，包括预仿真过程和优化过程；
所述预仿真过程具体包括以下步骤：
步骤S1:构建器件库，器件库包括若干对应不同电子元件的库单元，每个库单元对应一种类型的电子元件；每个库单元内设有参数化模型和AI模型；
所述参数化模型采用计算机编程语言描述的特定器件，用于根据输入变量利用计算机图形学生成包含电子元器件实际物理尺寸和结构的电路版图；
所述输入变量为电子元件中不同结构的长度、宽度、间距、高度中的一种或多种；
所述AI模型采用深度学习网络，用于根据与参数化模型相同的输入变量预测出对应电子元件的网络参数，其中电子元件的网络参数包括散射参数(S参数)、导纳参数(Y参数)、阻抗参数(Z参数)中的一种。
作为优选，所述深度学习网络采用全连接神经网络。
步骤S2:电路搭建
根据实际需求将采用多个相同类型电子元件或不同类型电子元件的库单元中参数化模型生成的电路版图进行连接，搭建成模拟器件的等效电路；所述相同类型电子元件的库单元的输入变量类型相同或不同；当所述相同类型电子元件的库单元的输入变量类型相同时，其值相同或不同。
S3:AI网络互连：
根据模拟器件的等效电路中各库单元中参数化模型的电路版图的相交关系，确定对应各库单元中参数化模型的相互连接或断开，并生成描述多个库单元的电路版图互连关系网表文件。所述网表文件中描述的多个库单元的电路版图互连关系是指将每个电路版图对应的AI模型互相连接，构成模拟器件的等效电路对应的AI网络。
该AI网络根据电路中参数化模型的增加、删除、改变连接方式，同步进行相应修改，而不必重新训练AI模型。根据电路设计需要，同一个参数化模型对应的AI模型可以在电路中同时使用一个或多个，每个AI模型的输入变量值可以相同也可以不同。
S4:根据AI网络中每个AI模型预测生成各电子元件的S参数网络，最终获得综合网络参数；具体是：
由于AI网络中每个AI模型会根据输入变量生成一个S参数，将AI网络中所有网络参数采用数学方法计算得到综合网络参数。
作为优选，所述数学方法采用微波网络综合方法。
所述优化过程具体是将仿真过程中综合网络参数与模拟器件的网络参数目标对比是否落在阈值范围内，如果在阈值范围内，则将AI网络对应的等效电路输出到三维全波电磁场仿真工具中进行仿真。如果不在阈值范围内，则采用优化算法重新设定等效电路中所有或部分库单元中输入变量的值，重新进行预仿真过程，直到综合网络参数满足优化要求。
本发明的另一个目的是提供一种模拟电路的仿真优化系统，包括：
预仿真模块，用于根据实际需求将采用多个库单元中参数化模型生成的电路版图进行连接，搭建成模拟器件的等效电路；根据模拟器件的等效电路中各库单元中参数化模型的电路版图的相交关系确定对应各库单元中参数化模型的相互连接或断开，并生成描述多个库单元的电路版图互连关系网表文件；根据AI网络中每个AI模型预测生成各电子元件的S参数网络，最终获得综合网络参数；
优化模块，将预仿真模块输出的综合网络参数与模拟器件的网络参数目标进行对比，如果在阈值范围内，则将AI网络对应的等效电路输出到三维全波电磁场仿真工具中进行仿真。如果不在阈值范围内，则采用优化算法重新设定等效电路中所有或部分库单元中输入变量的值，然后返回至预仿真模块进行预仿真，直到综合网络参数满足优化要求。
本发明的有益效果为：
(1)本发明采用AI模型替代PDK单元模型，可以实现任意结构的非标准化电路模型的建模，实现电路结果的快速预测并且保证较高的精度，可以快速搭建任意结构的复杂电路，而不必重新训练AI模型，有效提高使用效率。
(2)本发明采用AI模型结合优化算法，可以快速实现电路性能的优化，提高电路设计效率，给三维全波电磁场仿真寻找一个较优的初始值，极大减少仿真时间。
(3)本发明采用AI模型可以快速实现不同工艺下的器件建模，并可以将一个工艺下的器件库模型快速迁移到其它工艺。
附图说明
图1为模拟器件快速仿真优化方法的流程图；
具体实施方式
为了更加清楚地说明本发明解决的问题、采用的技术方案和有益效果，下面结合图示说明本发明的具体实施方式，这里所描述的优选实施例子仅用于说明和解释本发明，并不用以限制本发明，凡是在本发明的精神和原则之内所做的修改、等同替换和改进等，均应在本发明的保护范围之内。
实施实例1
如图1所示，所述模拟器件的快速仿真优化方法包括仿真过程和优化过程。
所述仿真过程包括构建器件库、电路搭建、AI网络互连、综合网络参数；
步骤S1:构建器件库，器件库包括若干对应不同电子元件的库单元，每个库单元对应一种类型的电子元件；每个库单元内设有参数化模型和对应AI模型，其输入变量为输入变量为电子元件中不同结构的长度、宽度、间距、高度中的一种或多种，即x1、x2…xn；
所述参数化模型采用计算机编程语言描述的特定器件，用于根据输入变量x1、x2…xn利用计算机图形学生成包含电子元器件实际物理尺寸和结构的电路版图，同时修改输入变量x1、x2…xn的值可以改变电路版图的结构尺寸。
所述AI模型采用深度学习网络，例如全连接神经网络，用于根据与参数化模型相同的输入变量x1、x2…xn预测出对应电子元件的网络参数，其中电子元件的网络参数包括散射参数(S参数)、导纳参数(Y参数)、阻抗参数(Z参数)中的一种。
步骤S2:电路搭建
根据实际需求将采用多个相同类型电子元件或不同类型电子元件的库单元中参数化模型生成的电路版图进行连接，搭建成模拟器件的等效电路；所述相同类型电子元件的库单元的输入变量类型相同或不同；当所述相同类型电子元件的库单元的输入变量类型相同时，其值相同或不同。
S3:AI网络互连：
根据模拟器件的等效电路中各库单元中参数化模型的电路版图的相交关系，确定对应各库单元中参数化模型的相互连接或断开，并生成描述多个库单元的电路版图互连关系网表文件。所述网表文件中描述的多个库单元的电路版图互连关系是指将每个电路版图对应的AI模型互相连接，构成模拟器件的等效电路对应的AI网络。
该AI网络根据电路中参数化模型的增加、删除、改变连接方式，同步进行相应修改，而不必重新训练AI模型。根据电路设计需要，同一个参数化模型对应的AI模型可以在电路中同时使用一个或多个，每个AI模型的输入变量值可以相同也可以不同。
S4:根据AI网络中每个AI模型预测生成各电子元件的S参数网络，最终获得综合网络参数；具体是：
由于AI网络中每个AI模型会根据输入变量x1、x2…xn生成一个S参数，将AI网络中所有网络参数采用微波网络综合方法计算得到综合网络参数，输出为网络参数曲线显示，或者作为一个数据文件导出。
所述优化过程具体是将仿真过程中综合网络参数与模拟器件的网络参数目标对比是否落在阈值范围内，如果在阈值范围内，则将AI网络对应的等效电路输出到三维全波电磁场仿真工具中进行仿真。如果不在阈值范围内，则采用优化算法重新设定等效电路中所有或部分库单元中输入变量的值，重新进行预仿真过程，直到综合网络参数满足优化要求。
上述实施例并非是对于本发明的限制，本发明并非仅限于上述实施例，只要符合本发明要求，均属于本发明的保护范围。

Claims (10)

1.一种模拟电路的仿真优化方法，包括预仿真过程和优化过程；其特征在于：
所述预仿真过程具体包括以下步骤：
步骤S1:构建器件库，器件库包括若干对应不同电子元件的库单元，每个库单元对应一种类型的电子元件；每个库单元内设有参数化模型和AI模型；
所述参数化模型采用计算机编程语言描述的特定器件，用于根据输入变量利用计算机图形学生成包含电子元器件实际物理尺寸和结构的电路版图；
所述输入变量为电子元件中不同结构的长度、宽度、间距、高度中的一种或多种；
所述AI模型采用深度学习网络，用于根据与参数化模型相同的输入变量预测出对应电子元件的网络参数，其中电子元件的网络参数包括散射参数、导纳参数、阻抗参数中的一种。
步骤S2:电路搭建
根据实际需求将采用多个相同类型电子元件或不同类型电子元件的库单元中参数化模型生成的电路版图进行连接，搭建成模拟器件的等效电路；
S3:AI网络互连：
根据模拟器件的等效电路中各库单元中参数化模型的电路版图的相交关系，确定对应各库单元中参数化模型的相互连接或断开，并生成描述多个库单元的电路版图互连关系网表文件；
所述网表文件中描述的多个库单元的电路版图互连关系网表文件是指将每个电路版图对应的AI模型互相连接，构成模拟器件的等效电路对应的AI网络；
步骤S4:根据AI网络中每个AI模型预测生成各电子元件的S参数网络，最终获得综合网络参数；
所述优化过程具体是将仿真过程中综合网络参数与模拟器件的网络参数目标对比是否落在阈值范围内，如果在阈值范围内，则将AI网络对应的等效电路输出到三维全波电磁场仿真工具中进行仿真；如果不在阈值范围内，则采用优化算法重新设定等效电路中所有或部分库单元中输入变量的值，重新进行预仿真过程，直到综合网络参数满足优化要求。
2.如权利要求1所述的一种模拟电路的仿真优化方法，其特征在于所述预仿真过程中步骤S1所述深度学习网络采用全连接神经网络。
3.如权利要求1所述的一种模拟电路的仿真优化方法，其特征在于所述预仿真过程中步骤S2所述相同类型电子元件的库单元的输入变量类型相同或不同。
4.如权利要求3所述的一种模拟电路的仿真优化方法，其特征在于当所述相同类型电子元件的库单元的输入变量类型相同时，其值相同或不同。
5.如权利要求1所述的一种模拟电路的仿真优化方法，其特征在于所述预仿真过程中步骤S3所述AI网络根据等效电路中参数化模型的增加、删除、改变连接方式，同步进行相应修改，而不必重新训练AI模型。
6.如权利要求1所述的一种模拟电路的仿真优化方法，其特征在于所述预仿真过程中步骤S3每个AI模型的输入变量值相同或不同。
7.如权利要求1所述的一种模拟电路的仿真优化方法，其特征在于所述预仿真过程中步骤S4具体是：由于AI网络中每个AI模型会根据输入变量生成一个S参数，将AI网络中所有网络参数采用数学方法计算得到综合网络参数。
8.如权利要求7所述的一种模拟电路的仿真优化方法，其特征在于所述数学方法采用微波网络综合方法。
9.如权利要求1所述的一种模拟电路的仿真优化方法，其特征在于优化过程中所述优化算法包括但不限于梯度下降法、牛顿和拟牛顿法、共轭梯度法、遗传算法、粒子群算法、强化学习算法中的一种。
10.一种实现权利要求1-9任一项所述方法的模拟电路的仿真优化系统，包括：
预仿真模块，用于根据实际需求将采用多个库单元中参数化模型生成的电路版图进行连接，搭建成模拟器件的等效电路；根据模拟器件的等效电路中各库单元中参数化模型的电路版图的相交关系确定对应各库单元中参数化模型的相互连接或断开，并生成描述多个库单元的电路版图互连关系网表文件；根据AI网络中每个AI模型预测生成各电子元件的S参数网络，最终获得综合网络参数；
优化模块，将预仿真模块输出的综合网络参数与模拟器件的网络参数目标进行对比，如果在阈值范围内，则将AI网络对应的等效电路输出到三维全波电磁场仿真工具中进行仿真。如果不在阈值范围内，则采用优化算法重新设定等效电路中所有或部分库单元中输入变量的值，然后返回至预仿真模块进行预仿真，直到综合网络参数满足优化要求。
CN202210439728.9A 2022-04-25 2022-04-25 一种模拟电路的快速仿真优化方法及其系统 Pending CN114611449A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210439728.9A CN114611449A (zh) 2022-04-25 2022-04-25 一种模拟电路的快速仿真优化方法及其系统
PCT/CN2022/090043 WO2023206281A1 (zh) 2022-04-25 2022-04-28 一种模拟电路的快速仿真优化方法及其系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210439728.9A CN114611449A (zh) 2022-04-25 2022-04-25 一种模拟电路的快速仿真优化方法及其系统

Publications (1)

Publication Number Publication Date
CN114611449A true CN114611449A (zh) 2022-06-10

Family

ID=81869471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210439728.9A Pending CN114611449A (zh) 2022-04-25 2022-04-25 一种模拟电路的快速仿真优化方法及其系统

Country Status (2)

Country Link
CN (1) CN114611449A (zh)
WO (1) WO2023206281A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117473931A (zh) * 2023-12-28 2024-01-30 贝叶斯电子科技(绍兴)有限公司 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106547962A (zh) * 2016-10-21 2017-03-29 天津大学 基于神经网络参数建模的集成电路互连可靠性分析方法
CN108268687B (zh) * 2017-01-03 2021-06-08 无锡飞谱电子信息技术有限公司 一种三维电磁场参数化仿真模型的创建方法
CN110502837A (zh) * 2019-08-22 2019-11-26 山东科技大学 一种基于神经网络建模的太赫兹无源器件的电路优化设计方法及系统
CN111539178B (zh) * 2020-04-26 2023-05-05 成都市深思创芯科技有限公司 一种基于神经网络的芯片版图设计方法和系统及制作方法
US20220092246A1 (en) * 2020-09-23 2022-03-24 International Institute Of Information Technology, Hyderabad System and method for analog design synthesis using analog cell component library based on ai/ml
CN112417803B (zh) * 2020-12-02 2024-02-06 苏州复鹄电子科技有限公司 一种基于人工智能算法的模拟集成电路设计参数自动优化方法
CN112507657B (zh) * 2021-02-05 2021-05-18 苏州贝克微电子有限公司 一种减少仿真时间的辅助芯片设计方法
CN113158608A (zh) * 2021-02-26 2021-07-23 北京大学 确定模拟电路参数的处理方法、装置、设备及存储介质
CN112883672B (zh) * 2021-03-05 2022-05-13 清华大学 混合信号电路的数字化建模方法和装置
CN113361223B (zh) * 2021-06-09 2023-06-23 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 面向sot-mram相关电路的自旋电子工艺设计系统
CN113392608B (zh) * 2021-06-25 2023-08-29 成都海光集成电路设计有限公司 电路生成方法、装置、电子设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117473931A (zh) * 2023-12-28 2024-01-30 贝叶斯电子科技(绍兴)有限公司 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置
CN117473931B (zh) * 2023-12-28 2024-04-05 贝叶斯电子科技(绍兴)有限公司 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置

Also Published As

Publication number Publication date
WO2023206281A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
Eeckelaert et al. Efficient multiobjective synthesis of analog circuits using hierarchical pareto-optimal performance hypersurfaces
CN112528591B (zh) 一种基于联合蒙特卡洛树搜索的pcb板自动布线方法
CN112818621B (zh) 用于预测软ip部件的性能、功率和面积表现的系统和方法
CN111859835A (zh) 一种电路互连网络模型的降阶方法、降阶装置及降阶设备
US7660708B2 (en) S-matrix technique for circuit simulation
CN114611449A (zh) 一种模拟电路的快速仿真优化方法及其系统
US7712055B2 (en) Designing integrated circuits for yield
WO2022247092A1 (en) Methods and systems for congestion prediction in logic synthesis using graph neural networks
US11651129B2 (en) Selecting a subset of training data from a data pool for a power prediction model
US8185864B2 (en) Circuit board analyzer and analysis method
CN103366033B (zh) 统计电路仿真的方法和系统
Sutisna et al. FARANE-Q: Fast parallel and pipeline Q-learning accelerator for configurable reinforcement learning SoC
Juracy et al. A high-level modeling framework for estimating hardware metrics of CNN accelerators
CN116738920B (zh) 一种三维几何内核的芯片3d设计方法及系统
CN112513861B (zh) 使用并行处理进行层次电路模拟的方法和系统
Liu et al. Knowledge-based neural network model for FPGA logical architecture development
CN116720474A (zh) 集成电路设计方法及集成电路仿真系统
JP2002149717A (ja) 構造最適化方法および構造最適化プログラム記録媒体
CN111523647B (zh) 网络模型训练方法及装置、特征选择模型、方法及装置
Olenšek et al. DESA: a new hybrid global optimization method and its application to analog integrated circuit sizing
Sangwan et al. An efficient approach to VLSI circuit partitioning using evolutionary algorithms
CN117172163B (zh) 幅相控制电路的幅相二维优化方法、系统、介质及电子设备
Fan et al. Computational Synthesis of Multi-Domain Systems
Trofimov et al. The realization of algorithmic description on VHDL-AMS
US20240086598A1 (en) Transforming a model in a first language to a surrogate in a second language for simulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination