TWI674823B - 自動佈線系統及方法 - Google Patents

自動佈線系統及方法 Download PDF

Info

Publication number
TWI674823B
TWI674823B TW106120154A TW106120154A TWI674823B TW I674823 B TWI674823 B TW I674823B TW 106120154 A TW106120154 A TW 106120154A TW 106120154 A TW106120154 A TW 106120154A TW I674823 B TWI674823 B TW I674823B
Authority
TW
Taiwan
Prior art keywords
grid array
spatial grid
spatial
item
electrical
Prior art date
Application number
TW106120154A
Other languages
English (en)
Other versions
TW201906525A (zh
Inventor
方柏翔
陳冠達
賴佳助
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106120154A priority Critical patent/TWI674823B/zh
Priority to CN201710531548.2A priority patent/CN109145342B/zh
Publication of TW201906525A publication Critical patent/TW201906525A/zh
Application granted granted Critical
Publication of TWI674823B publication Critical patent/TWI674823B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Image Analysis (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本發明提出一種自動佈線系統及自動佈線方法，主要依據有關佈線之需求參數，於具複數網格之空間網格內產生模擬走線；透過該模擬走線對應產生一空間網格陣列；依據該空間網格陣列產生實體線路；以及將該實體線路進行電性模擬以得到該空間網格陣列之數個電性指標，令該數個電性指標匯入學習網路後進行分析，以產生判斷碼，其中，於該判斷碼為非最佳解時，利用疊代函數產生新的空間網格陣列，且該新的空間網格陣列再次經電性模擬分析後，直到該判斷碼為最佳解。

Description

自動佈線系統及方法
本發明係關於一種佈線技術，特別係有關一種自動佈線系統以及自動佈線方法。
隨著積體電路(IC)與封裝之線路與佈線日漸複雜，人工化佈線的效率與正確率已逐漸落後於製程發展，這使得程式自動化佈線逐漸受到重視，然此類技術仍有進步空間。目前業界常見的自動化佈線技術，係於佈線軟體中加入佈線設計的限制(Constrain)條件以及規則(Rule)運算程式，當在每一個點進行線路佈線時，佈線軟體開始跑每一個限制條件與規則運算程式，以決定出最佳的佈線位置，舉例來說，從佈線列表(list)中的第一條佈線起點開始，程式決定走x1方向(包含決定是否穿層)，走距離x2後，轉向x3方向，再走x4距離等，經若干次循環後到達佈線的終點，接著，再執行第二條佈線程序，直到所有佈線程序都執行完畢為止。
然現有自動化佈線技術仍存在許多改善空間，舉例來說：程式須人為定義規則，像是如何從起點走到終點；程式是無法預判會有幾個變數，例如轉折或線長，而且走線 的可能性隨不可預知的變數數目會呈幾何增長；須有獨立的判斷式去判定如何不與前面佈線相連，故程式須人工逐項定義規則；不同佈線的先後執行順序會導致不同的走線結果；特別的電性佈線，例如RF Ground、Digital Ground、Analog Ground、Power Ground、Power佈線、differential pair等規則，都須明確定義規則；規則建立須投注大量的人力研究，以達到不同程式實現，並且還須列舉例外排除；另外，絕對無法違背限制(Constrain)與規則(Rule)，因而無法執行兩種或多種電性指標兩權相害取其輕的trade-off判斷。在上述情況下，基於IC功能與線路複雜度的增加，常常有兩種或多種的電性指標相互衝突，此使得程式無法判斷，這導致目前大多仍採用人工佈線。
由上可知，如何找出一種可自動化執行的佈線技術，特別是可減少現有自動佈線技術中的種種缺陷以及透過人工佈線之繁瑣程序及規則，此將成為本技術領域人員努力追求之目標。
本發明之目的係提出一種自動佈線技術，透過整合電腦輔助設計、電性模擬分析以及人工智慧演算法下，以達到實現電性最佳化之自動化佈線功能的結果。
本發明係提出一種自動佈線系統，包括：空間網格化模組、網格佈局模組、網格實體化模組以及模擬分析模組，其中，該空間網格化模組係依據有關佈線之需求參數，於具複數網格之空間網格內產生模擬走線，該網格佈局模組 係以該模擬走線對應產生一空間網格陣列，該網格實體化模組係依據該空間網格陣列產生實體線路，該模擬分析模組係將該實體線路進行電性模擬以得到該空間網格陣列之數個電性指標，俾於對應該實體線路之該空間網格陣列符合走線規則和預訂設計規則下，將該數個電性指標匯入學習網路後進行分析，以產生判斷碼，其中，於該判斷碼為非最佳解時，該網格佈局模組利用疊代函數產生新的空間網格陣列，其中，該新的空間網格陣列再次經該網格實體化模組及該模擬分析模組之運作後，直到該判斷碼為最佳解。
於一實施例中，該需求參數包含製程參數以及電性參數。
於另一實施例中，各該複數網格係利用不同符號表示不同線路狀態，且該複數網格之形狀為方形、三角形或六角蜂巢狀。
於再一實施例中，於該空間網格陣列不符合該走線規則和該預訂設計規則時，該模擬分析模組係產生對應之判斷碼，以令該網格佈局模組執行該疊代函數以該新的空間網格陣列。
於又一實施例中，該走線規則係該空間網格陣列之開路或短路的判斷。
於又另一實施例中，該疊代函數係透過該空間網格陣列、該判斷碼以及該模擬分析模組對於該空間網格陣列之分析結果產生該新的空間網格陣列。
本發明復提出一種自動佈線方法，其包括：依據有關佈線之需求參數，於具複數網格之空間網格內產生模擬走線；透過該模擬走線對應產生一空間網格陣列；依據該空間網格陣列產生實體線路；以及將該實體線路進行電性模擬以得到該空間網格陣列之數個電性指標，令該數個電性指標匯入學習網路後進行分析，以產生判斷碼。
於一實施例中，該數個電性指標透過學習網路之前，更包括判斷該空間網格陣列是否符合走線規則和預訂設計規則。
於另一實施例中，該自動佈線方法更包括於該判斷碼為非最佳解時，利用疊代函數產生新的空間網格陣列，其中，該新的空間網格陣列再次經電性模擬分析後，直到該判斷碼為最佳解。
相較於習知技術，本發明所提出之自動佈線方法及其方法，透過抽象化數值陣列與實體線路之轉換技術，在空間網格內產生模擬走線，並於對應模擬走線之空間網格陣列在符合走線規則和預訂設計規則下，將空間網格陣列之數個電性指標進行模擬，並匯入學習網路進行評估，藉此得到用於判斷是否為最佳解之判斷碼，並於非最佳解下，透過疊代函數產生新的空間網格陣列，並再次模擬分析，直到該空間網格陣列為最佳解。本發明利用網格數及符號種類定義可減少變數數目的不確定性，且不同電路之走線也無前後順序之顧慮，再者，利用學習網路進行模擬分析可確認空間網格陣列是否為最佳解，因此，透過本發明之 自動佈線系統及其方法，將可提供使用者有效率且高正確性的佈線結果。
1‧‧‧自動佈線系統
11‧‧‧空間網格化模組
12‧‧‧網格佈局模組
13‧‧‧網格實體化模組
14‧‧‧模擬分析模組
100‧‧‧需求參數
200‧‧‧最佳化之模擬走線
S21~S26‧‧‧流程
S61~S63‧‧‧流程
S81~S84‧‧‧步驟
第1圖為本發明之自動佈線系統的系統架構圖；第2圖為本發明之自動佈線系統執行佈線的流程圖；第3圖為本發明之自動佈線系統中抽象化網格與實體線路轉換的示意圖；第4圖為本發明之自動佈線系統中實體線路對應之符號與網格的示意圖；第5A和5B圖為本發明之自動佈線系統採用不同網格類型的示意圖；第6圖為本發明之自動佈線系統有關空間網格之決定以及模擬分析的流程圖；第7圖為本發明之自動佈線系統應用學習網路的示意圖；以及第8圖為本發明之自動佈線方法的步驟圖。
以下藉由特定的具體實施形態說明本發明之技術內容，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之優點與功效。然本發明亦可藉由其他不同的具體實施形態加以施行或應用。
請參照第1圖，係為本發明之自動佈線系統的系統架構圖。簡單來說，本發明之自動佈線系統1可用於執行例如積體電路或基板線路之自動化佈線，透過例如統計模擬 演算法之拓展，以及搭配學習網路執行對空間網格之模擬分析，藉此得到電性最佳化的自動化佈線結果。
統計模擬演算法可為蒙地卡羅樹搜尋或是二元搜尋樹等，其中，蒙地卡羅樹搜尋演算法基本原理是將所有可能結果發生的機率，定義出有關機率密度的函數。本發明實施例係採用蒙地卡羅樹搜尋演算法，以於眾多可能解中找尋出最佳化者，然其他此類統計模擬演算法亦可適用於本發明，故不以此為限。
如第1圖所示，本發明之自動佈線系統1包括空間網格化模組11、網格佈局模組12、網格實體化模組13以及模擬分析模組14。
本發明之自動佈線系統1首先接收外部輸入之需求參數100，其中，需求參數100用來描述佈線的相關需求，例如電路整體尺寸、線寬大小、穿孔大小或層數等，接著，利用需求參數100於空間網格內產生模擬走線，之後，判斷所產生之模擬走線是否為所需之模擬走線。
空間網格化模組11係依據有關佈線之需求參數100，於具複數網格之空間網格內產生模擬走線。詳言之，空間網格由複數網格組成，每一個網格之表示內容可對應於實體線路之狀態，例如有無線路經過、不同層線路交會、孔洞或元件存在等，故空間網格化模組11即是在需求參數100條件下，於空間網格內找出各種符合需求參數100之模擬走線，因而模擬走線可能會有多條，僅須符合需求參數100之要求即可。
網格佈局模組12係連接空間網格化模組11，網格佈局模組12可依據空間網格化模組11所產生之模擬走線，對應產生一空間網格陣列。如前所述，空間網格化模組11可依據需求參數100於空間網格內產生模擬走線，且各網格皆有自己所表示之內容，為了容易理解線路狀態，模擬走線可以符號呈現，例如以1、2、3等符號表示不同線路狀態，這些符號將對應地形成為空間網格陣列。
於此所述之空間網格陣列即是各網格代表狀態之集合，可用於後續模擬分析之用，且於非最佳模擬走線下，網格佈局模組12可再產生新的空間網格陣列。
網格實體化模組13係連接網格佈局模組12，網格實體化模組13可依據該空間網格陣列產生實體線路。具體來說，網格實體化模組13依據空間網路陣列內每一個符號，得到各網格代表該處有哪幾層網格經過，再結合周圍網格內容，即可產生實體線路，此實體線路可用於電性模擬分析軟體內。簡單來說，網格實體化模組13執行實體線路之產生所用的函數，即等效為網格佈局模組12之反函數。
模擬分析模組14係連接網格實體化模組13，用於將網格實體化模組13產生之實體線路進行電性模擬分析以得到該空間網格陣列之數個電性指標，另外，在進行模擬之前，可先判斷對應該實體線路之空間網格陣列是否符合走線規則和預訂設計規則，若符合，則將該空間網格陣列之數個電性指標匯入學習網路進行分析評估，進而產生判斷碼。這裡所述判斷碼即表示空間網格陣列是否符合需 求。
另外，若模擬分析前，空間網格陣列不符合走線規則和預訂設計規則，即表示該判斷碼為非最佳解，此時網格佈局模組12可利用疊代函數產生新的空間網格陣列，特別的是，該新的空間網格陣列是依據前次判斷結果而產生，最後，該新的空間網格陣列會再次經該網格實體化模組13及該模擬分析模組14之運作後，直到所得到之判斷碼為最佳解才停止，此時，系統將產出最佳化之模擬走線200。
據此，本發明提出轉換抽象化數值陣列與實體線路之技術方法，即上述之空間網格，並整合電腦輔助設計、電性模擬分析以及人工智慧演算法，藉此實現電性最佳化的自動化佈線功能。
請參照第2圖，係為本發明之自動佈線系統執行自動佈線的流程圖。簡單來說，配合第1圖所示之系統，自動佈線流程可包括流程S21~流程S26，其中，流程S22是對應第1圖之空間網格化模組11，流程S23是對應第1圖之網格佈局模組12，流程S24是對應第1圖之網格實體化模組13，以及流程S25和流程S26是對應第1圖之模擬分析模組14。
下面將針對各流程詳細說明。
於流程S21中，係進行設計輸入。此流程是指使用者輸入欲得到佈線的相關需求，例如層數、線寬大小等，即如前述之需求參數100，可提供空間網格化模組11在空間網格內產生模擬走線時所需之相關資料。故使用者可透過 系統輸入介面將相關資料輸入，以令系統執行自動佈線之程序。
具體來說，需求參數100可包括製程參數以及電性參數，其中，製程參數可例如為電路設計之全域尺寸、層數、最大與最小的線寬線徑、穿孔大小、焊點凸塊(Bump)與球的大小、打線墊(wire-bound pad)大小等，另外，電性參數可例如為線路表(Net list)、關鍵線路(critical net)、電性指標、電性規格等。
於流程S22中，係進行空間網格化。此流程主要執行實體線路與空間網格之間轉換關係，空間網格可以數值陣列抽象化呈現，如第3圖所示，利用所輸入的需求參數100將整個設計的全域尺寸分割成若干個小網格(第3圖左邊)，每一個網格為佈線的最小單位，用來描述走線的可能性。
空間網格代表的實體線路的尺寸(D)，尺寸(D)與最細線寬(W)、最細線徑(S)、最小元件的尺寸(例如焊點凸塊或通孔)(Bi)之最大公因數有關，且不同製程方式，須選用不同的數學關係式，例如下列關係式：D=(W,S,B0,B1,…,BM)。
根據不同的佈線情況，每一個空間網格可列舉所有有限的可能，並以符號代表之，並將所有空間網格填入符號，請參照第4圖，本發明利用符號0-4來描述第3圖中走線的所有可能性，每個符號代表一種狀態，且可對應第3圖右邊的實體線路。
舉例說明，符號0代表無線路經過，符號1代表僅層1線路經過，符號2代表僅層2線路經過，符號3代表層 1與層2線路都經過，但無穿層，另外，符號4表示層1與層2線路都經過，且中間有通孔穿層連接，並含通孔連接區(via land)。
請參照第5A和5B圖，空間網格的形狀不限定為正方形，視製程的方式，它可以為六角蜂巢狀(第5A圖)、三角形(第5B圖)或任何足以代表線路分佈狀況之形狀。
經過將實體線路以空間網格之抽象方式呈現後，走線的最大可能性(PMAX)由幾乎無限種可能，縮小到有明確定義的有限可能性，如此使自動佈線得以實現，其數學關係式如下表示：P MAX =S M <<∞
其中，S為符號的總數，即所有可能性，M為空間網格的總數。所有空間網格之集合為一個含有M個符號組成之陣列，這裡稱之為空間網格陣列(以下簡寫為U)。
透過空間網格的使用，使得後續應用數值分析以進行最佳化設計成為可能，且還可套用不同演算法來降低可能性(P)之數量與維度，如此可加快運算速度以及減少迴圈次數。
於流程S23中，係進行網格佈局。此流程主要執行用於決定空間網格陣列(U)，其中，空間網格陣列(U)可根據輸入參數bin與RN，以及前一次的空間網格陣列UN，來決定新的空間網格陣列UN+1，其數學式可以表示為：U N+1=f(U N ,bin,R N )
其中，bin為將前一輪空間網格陣列UN在執行流程S24 後，產生實體線路並進行線路確認(走線規則及設計規則)，若通過確認後再匯入電性模擬分析軟體進行流程S25之模擬分析的結果分類，RN為結果的內容，有關bin和RN的判斷過程與結果，將於流程S25詳述。
f為空間網格陣列的疊代函數，其中，最基本的f函數為隨機產生陣列，套用合適的f函數可以大量減少迴圈次數，減少運算時間。另外，空間網格陣列的初始值U0可以由随機排列空間網格內容產生，也可以透過範本生成，例如已儲存之線路範本。
於流程S24中，係進行網格實體化。此流程是由每一個空間網路陣列內的符號，取得每一個位置代表有哪幾層網路經過，結合周圍的網格內容，以將實體線路繪製出來至電性模擬分析軟體內。
於流程S25中，係進行模擬分析。本流程係於判斷空間網格陣列是否符合走線規則及設計規則，若是，將該空間網格陣列之數個電性指標透過學習網路進行評估以產生判斷碼，這裡的判斷碼即bin。
於流程S26中，係進行判斷最佳化。此流程即決定判斷碼是否為最佳者，若非，則回到流程S23，產生新的空間網格陣列，亦即新的空間網格陣列UN+1可根據輸入參數bin與RN以及前一次的空間網格陣列UN來決定。
之後，持續流程S24、S25、S26等流程，直到判斷碼為最佳者。
另外，流程S25之模擬分析可決定bin與RN。請參照 第6圖，係說明本發明之自動佈線系統有關空間網格之決定以及模擬分析的流程圖。如圖所示，在執行完流程S23(網格佈局)和流程S24(網格實體化)後，即將空間網格陣列進行模擬分析。
在模擬分析之前，會先判斷空間網格陣列是否符合走線規則及設計規則，於本實施例中，係以bin=0代表不通過電路佈局(Layout vs.schematic，LVS)驗證，以bin=1代表不通過設計規範驗證(Design Rule Check，DRC)。
如流程S61所示，係執行電路佈局(LVS)驗證，即進行線路表(Net list)線路走線的開路與短路(Open/Short)驗證，若通過，則前進至流程S62，若不通過，則將bin=0以及RN等判斷結果傳回流程S23，以再次產生新的空間網格陣列。
在符合流程S61後，流程S62係執行設計規範驗證(DRC)，即判斷是否違反設計規則(包含製程規則)，若通過，則進行後續模擬分析，若不通過，則將bin=1以及RN等判斷結果傳回流程S23，以再次產生新的空間網格陣列。
另外，執行模擬分析時，會將一開始輸入之數個電性指標經模擬後，帶入學習網路進行分析，如流程S63所示。於本實施例中，數個電性指標以電性指標1至電性指標k來表示，其中，第K個電性指標由電性分析軟體模擬後產出一個數值XK，因而電性指標1~k將產生數值X1~XK。
將所有的數值X1~XK輸入學習網路後，經由數值模型 分類，則可以分出不同的bin碼，以供判斷本次之空間網格陣列是否為設計最佳化，本實施例係以代碼G代表最佳化，若通過，完成整個流程，若不通過，則將bin碼與結果RN送至流程S23，以進行下一輪迴圈迭代，藉此得到新的空間網格陣列。
如第7圖所示，係說明本發明之自動佈線系統應用學習網路的示意圖，其使用的數值模型可由類神經網路學習(深度學習)方法訓練，類神經網路對規則的依賴性低，具有糢糊性，可有效解決目前自動佈線程式在電性最佳化時無法有效執行的缺陷，最基本的神經元代表的數學式如下所示：
其中，y代表神經元的輸出，xi為輸入的自變數，來源是模擬分析的結果，wi為權重，b為bias常數，f則為自訂之轉移函數，用來限制輸出的應變數y的範圍，例如若採用連續非線性雙彎曲函數(continuous Log-Sigmoid Function)，則可以讓1≧f(y)≧0。
上列最基本的神經元代表的數學式也可以改寫成線性代數的矩陣運算式y=f(WX+b)，其中，W和X如下所示：
另外，多個神經元也可以經由串聯、並聯組合成神經網路。近幾年在類神經網路的結構與模型的發展下，已有許多不同的分類可以應用，本發明僅就可行性舉例，個別模型的差異不在本文討論範圍內。
由上可知，僅需將電性模擬結果輸出的數個Xi匯入學習網路後可得到y，之後，判斷y數值所落在的不同值域，由預先設定的對應表即可分類並得到bin碼，一般來說，RN=X。
學習網路的訓練方法則是利用已具有的設計圖，進行電性模擬分析，即可得到許多指標Xi，指標可以列舉如下但不限於：1.所有或敏感訊號線之電感、電容、電阻值的中位數於一個標準差內的平均值；2.DDR訊號線組間最大之時間差；3.敏感訊號線之饋入損失(Insertion loss)的平均與標準差；4.敏感訊號線之阻抗(impedance)的平均與標準差。
每一組設計圖可依據電性模擬的結果分析並分類為bin碼，因此，可以得到足夠多組的X對應bin碼的組合，之後，可將足夠多組的X對應bin碼的組合逐一進行逆傳播(Backpropagation)運算以進行學習，將可得到訓練好的學習網路。本發明是以逆傳播舉例，實際實現時可選用其 他學習方式，但不變的概念是只要學習的資料量愈多，則學習網路的判斷就愈精準。
請參照第8圖，係本發明之自動佈線方法的步驟圖。如圖所示，於步驟S81中，係依據有關佈線之需求參數，於具複數網格之空間網格內產生模擬走線。詳言之，需求參數可由外部輸入，需求參數可包含製程參數以及電性參數，另外，模擬走線可多條，僅須符合需求參數之要求即可。
於步驟S82中，係透過該模擬走線對應產生一空間網格陣列。具體來說，前一步驟於空間網格內產生模擬走線，其中，各網格都有自己表示之內容，各網格的模擬走線可以1、2、3等符號來呈現，用於表示不同線路狀態，這些符號將對應地形成為空間網格陣列。
於步驟S83中，係依據該空間網格陣列產生實體線路。亦即依據空間網路陣列內的符號，得到各網格所表示內容，例如該處有哪幾層網格經過，並再結合周圍網格內容，即可得到實體線路，所得到之實體線路可用於電性模擬分析軟體內。
於步驟S84中，係將該實體線路進行電性模擬以得到該空間網格陣列之數個電性指標，令該數個電性指標匯入學習網路後進行分析，以產生判斷碼。本步驟是將空間網格陣列之數個電性指標經模擬後，匯入學習網路進行分析，並判斷該空間網格陣列是否為最佳解。
於本實施例中，該數個電性指標透過學習網路之前， 更包括判斷該空間網格陣列是否符合走線規則和預訂設計規則。
於本實施例中，本發明之自動佈線方法更包括於該判斷碼為非最佳解時，可利用疊代函數產生新的空間網格陣列，疊代函數之執行如同步驟S82所執行者，新的空間網格陣列可根據本次分析所得到之輸入參數bin、結果RN以及前一次的空間網格陣列來產生，其中，該新的空間網格陣列會再次經電性模擬分析後，直到該判斷碼為最佳解。
綜上所述，現今數值計算能力不管在硬體與軟體都有長足的進展，本發明提出自動化佈線可採用例如蒙地卡羅樹搜尋以及類神經網路等人工智慧演算法，搭配資料庫內優良設計圖作為深度學習之材料所產出的學習網路，藉此利用數值模型執行自動化佈線之判斷，且於未找出最佳佈線結果時，可透過疊代函數以及前次分析結果找出新的空間網格陣列，透過持續網格佈局、電性模擬分析、模型分類等程序，將可得到最佳化的電路設計。
上述實施形態僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施形態進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (13)

  1. 一種自動佈線系統，包括：空間網格化模組，係依據有關佈線之需求參數，於具複數網格之空間網格內產生模擬走線；網格佈局模組，係以該模擬走線對應產生一空間網格陣列；網格實體化模組，係依據該空間網格陣列產生實體線路；以及模擬分析模組，係將該實體線路進行電性模擬，以得到該空間網格陣列之數個電性指標，再將該數個電性指標匯入學習網路以產生判斷碼，其中，於該判斷碼為非最佳解時，該網格佈局模組產生新的空間網格陣列，該新的空間網格陣列再次經該網格實體化模組及該模擬分析模組之運作後，直到該判斷碼為最佳解。
  2. 如申請專利範圍第1項所述之自動佈線系統，其中，該需求參數包含製程參數以及電性參數。
  3. 如申請專利範圍第1項所述之自動佈線系統，其中，該網格係利用不同符號表示不同線路狀態。
  4. 如申請專利範圍第1項所述之自動佈線系統，其中，該模擬分析模組在進行電性模擬前，先判斷對應該實體線路之空間網格陣列是否符合走線規則和預訂設計規則。
  5. 如申請專利範圍第4項所述之自動佈線系統，其中，該模擬分析模組於該空間網格陣列不符合該走線規則和 該預訂設計規則時，將產生對應之判斷碼，且令該網格佈局模組產生新的空間網格陣列。
  6. 如申請專利範圍第1項所述之自動佈線系統，其中，該網格佈局模組係利用疊代函數產生新的空間網格陣列。
  7. 如申請專利範圍第6項所述之自動佈線系統，其中，該疊代函數係透過該空間網格陣列、該判斷碼以及該模擬分析模組對於該空間網格陣列之分析結果產生該新的空間網格陣列。
  8. 一種自動佈線方法，包括：依據有關佈線之需求參數，於具複數網格之空間網格內產生模擬走線；透過該模擬走線對應產生一空間網格陣列；依據該空間網格陣列產生實體線路；將該實體線路進行電性模擬以得到該空間網格陣列之數個電性指標，令該數個電性指標匯入學習網路以產生判斷碼；以及於該判斷碼為非最佳解時，產生新的空間網格陣列，其中，該新的空間網格陣列再次經電性模擬分析後，直到該判斷碼為最佳解。
  9. 如申請專利範圍第8項所述之自動佈線方法，其中，該數個電性指標透過學習網路分析之前，更包括判斷該空間網格陣列是否符合走線規則和預訂設計規則。
  10. 如申請專利範圍第9項所述之自動佈線方法，其中，於該空間網格陣列不符合該走線規則和該預訂設計規則 時，將產生對應之判斷碼，並產生該新的空間網格陣列。
  11. 如申請專利範圍第8項所述之自動佈線方法，更包括於該判斷碼為非最佳解時，利用疊代函數產生該新的空間網格陣列。
  12. 如申請專利範圍第8項所述之自動佈線方法，其中，該需求參數包含製程參數以及電性參數。
  13. 如申請專利範圍第8項所述之自動佈線方法，其中，該網格係利用不同符號表示不同線路狀態。
TW106120154A 2017-06-16 2017-06-16 自動佈線系統及方法 TWI674823B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106120154A TWI674823B (zh) 2017-06-16 2017-06-16 自動佈線系統及方法
CN201710531548.2A CN109145342B (zh) 2017-06-16 2017-07-03 自动布线系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106120154A TWI674823B (zh) 2017-06-16 2017-06-16 自動佈線系統及方法

Publications (2)

Publication Number Publication Date
TW201906525A TW201906525A (zh) 2019-02-01
TWI674823B true TWI674823B (zh) 2019-10-11

Family

ID=64803812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106120154A TWI674823B (zh) 2017-06-16 2017-06-16 自動佈線系統及方法

Country Status (2)

Country Link
CN (1) CN109145342B (zh)
TW (1) TWI674823B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021105714A1 (en) 2019-11-27 2021-06-03 Instadeep Ltd Machine learning
GB2589353A (en) * 2019-11-27 2021-06-02 Instadeep Ltd Electrical circuit design
GB2589352A (en) * 2019-11-27 2021-06-02 Instadeep Ltd Electrical circuit design
CN112685991B (zh) * 2020-12-22 2022-11-01 北京华大九天科技股份有限公司 一种满足约束的布线方法
CN113177385B (zh) * 2021-04-20 2024-02-02 深圳市一博科技股份有限公司 一种自动生成MeshLine的PCB设计方法
CN113435123A (zh) * 2021-07-05 2021-09-24 江苏核电有限公司 基于3d技术的变电站屏柜二次回路三维仿真培训方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07160754A (ja) * 1993-12-07 1995-06-23 Ricoh Co Ltd レイアウト検証装置及びレイアウト自動生成装置並びにレイアウト検証方法及びレイアウト自動生成方法
CN1963827A (zh) * 2006-12-08 2007-05-16 清华大学 基于多步长迷宫算法的模拟集成电路自动布线方法
TW201106184A (en) * 2009-08-11 2011-02-16 Hon Hai Prec Ind Co Ltd System and method for automatically designing layout of a circuit board
CN102065629A (zh) * 2009-11-18 2011-05-18 张瑞金 自动布线电路板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5984510A (en) * 1996-11-01 1999-11-16 Motorola Inc. Automatic synthesis of standard cell layouts
JP2003078032A (ja) * 2001-09-05 2003-03-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3754378B2 (ja) * 2002-02-14 2006-03-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
CN101320707B (zh) * 2008-05-19 2010-06-09 深圳市国微电子股份有限公司 结构化专用集成电路设置和生产方法
CN101916317B (zh) * 2010-08-23 2012-05-23 清华大学 基于无网格模型的集成电路模块到模块的布线方法
CN102456661A (zh) * 2010-10-19 2012-05-16 矽品精密工业股份有限公司 具有重布线路层的芯片结构及其制法
CN103064992B (zh) * 2011-10-20 2016-08-24 台达电子企业管理（上海）有限公司 一种基于有向网格点的布线存储结构及其布线方法
CN103488816B (zh) * 2013-09-02 2016-08-10 清华大学 模拟电路的多层精确匹配布线方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07160754A (ja) * 1993-12-07 1995-06-23 Ricoh Co Ltd レイアウト検証装置及びレイアウト自動生成装置並びにレイアウト検証方法及びレイアウト自動生成方法
CN1963827A (zh) * 2006-12-08 2007-05-16 清华大学 基于多步长迷宫算法的模拟集成电路自动布线方法
TW201106184A (en) * 2009-08-11 2011-02-16 Hon Hai Prec Ind Co Ltd System and method for automatically designing layout of a circuit board
CN102065629A (zh) * 2009-11-18 2011-05-18 张瑞金 自动布线电路板

Also Published As

Publication number Publication date
TW201906525A (zh) 2019-02-01
CN109145342A (zh) 2019-01-04
CN109145342B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
TWI674823B (zh) 自動佈線系統及方法
Sarkar et al. River water quality modelling using artificial neural network technique
Ascia et al. Efficient design space exploration for application specific systems-on-a-chip
CN110046698A (zh) 异质图神经网络生成方法、装置、电子设备及存储介质
US12039247B2 (en) Test pattern generation systems and methods
CN107103113A (zh) 面向神经网络处理器的自动化设计方法、装置及优化方法
US10489542B2 (en) Machine learning based post route path delay estimator from synthesis netlist
US11341304B2 (en) Machine learning based methods and apparatus for integrated circuit design delay calculation and verification
US20210295167A1 (en) Generative networks for physics based simulations
CN107480696A (zh) 一种分类模型构建方法、装置及终端设备
CN111782637A (zh) 一种模型构建方法、装置及设备
CN114065693A (zh) 超大规模集成电路结构布局的优化方法、系统和电子设备
US8943450B1 (en) Model based analog block coverage system
Weihong et al. Optimization of BP neural network classifier using genetic algorithm
CN112513861B (zh) 使用并行处理进行层次电路模拟的方法和系统
CN115879412A (zh) 一种基于迁移学习的版图层级电路图尺寸参数优化方法
CN115270686B (zh) 一种基于图神经网络的芯片布局方法
Dolin et al. Representation of Algorithms for Schematic Synthesis of Radio Engineering Devices in the Knowledge Base of the Expert System
Zhang et al. Distributed parallel computing technique for EM modeling
CN111523647B (zh) 网络模型训练方法及装置、特征选择模型、方法及装置
CN110019383A (zh) 一种关联规则挖掘方法、装置及计算机可读存储介质
CN113449968A (zh) 一种基于深度学习的新能源电网频率风险评估方法及装置
Jain et al. A genetic algorithm based approach to solve vlsi floor planning problem
KR102111396B1 (ko) 뉴럴 네트워크 학습 장치 및 그것의 동작 방법
Rajabi et al. Analog circuit complementary optimization based on evolutionary algorithms and artificial neural network