CN112507657B - 一种减少仿真时间的辅助芯片设计方法 - Google Patents

一种减少仿真时间的辅助芯片设计方法 Download PDF

Info

Publication number
CN112507657B
CN112507657B CN202110157291.5A CN202110157291A CN112507657B CN 112507657 B CN112507657 B CN 112507657B CN 202110157291 A CN202110157291 A CN 202110157291A CN 112507657 B CN112507657 B CN 112507657B
Authority
CN
China
Prior art keywords
design
schematic diagram
layout
chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110157291.5A
Other languages
English (en)
Other versions
CN112507657A (zh
Inventor
李�真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Baker Microelectronics Co Ltd
Original Assignee
Suzhou Baker Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Baker Microelectronics Co Ltd filed Critical Suzhou Baker Microelectronics Co Ltd
Priority to CN202110157291.5A priority Critical patent/CN112507657B/zh
Publication of CN112507657A publication Critical patent/CN112507657A/zh
Application granted granted Critical
Publication of CN112507657B publication Critical patent/CN112507657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明揭示了一种减少仿真时间的辅助芯片设计方法，先建立标准元件库；再按功能分类建立模拟集成电路的参考模型，包含自动化调用及组合连接的元件库信息、参数的填充空间以及部分需由人工设计的空白模块；而后在开发工具中按所需功能选择参考模型并填写参数，生成原理图顶层电路、各个模块子电路及模块验证所需的表单，一并导入原理图编辑器完成原理图设计；最后导入版图设计工具，调用标准元件库中对应的版图及绘制版图、验证并整合完整出图。应用本发明该方法，能减少因原理图调整而重新布局版图带来的耗费时间，同时也减少了绝大部分模块功能验证需要的仿真时间，大幅加快了芯片设计的速度。

Description

一种减少仿真时间的辅助芯片设计方法
技术领域
本发明涉及一种半导体芯片设计方法，尤其涉及模拟集成电路设计中一种减少仿真时间的辅助芯片设计方法。
背景技术
如图1所示，目前模拟电路芯片设计时采用分别绘制各个功能模块，最后统一摆放连线组成一个完整的芯片，其中原理设计部分经常会因实际设计需求而创建新电路结构或修改模块的部分参数；而版图部分则需根据原理部分的修改而做出对应的实际版图电路。
因原理图部分修改的参数随原理设计师的个人经验原因而做出的修改因人而异。比如为减小电路中某一支路的电流可以是增大该支路的电阻，也可以是减小某节点的电压，而对应的是修改不同元件的参数。对应这些行为版图部分也会做相对应的修改，而一些原理上的修改可能会很大程度地改变版图上元件的布局。这会带来很多不可预测的寄生参数，从而使得电路得从版图部分提取原理图及相关寄生参数进行仿真确认。一旦发现严重影响电路的寄生参数或寄生器件还得重新调整版图，反反复复验证确认，效率低下。在电路设计中仿真计算需要的时间是严重影响整个芯片设计进度关键因素。
发明内容
为克服上述现有技术的不足，本发明的目的旨在提出一种减少仿真时间的辅助芯片设计方法，解决芯片设计中原理图与版图调整难度大、仿真耗时长的问题。
本发明实现上述目的的技术解决方案是，一种减少仿真时间的辅助芯片设计方法，其特征在于包括以下步骤：
S1、建立标准元件库，按工艺及功能对各类现成且经验证的标准电路模块进行分类，逐条生成元件库信息；
S2、建立参考模型，按功能分类建立模拟集成电路的参考模型，所述参考模型包含自动化调用及组合连接的元件库信息、参数的填充空间以及部分需由人工设计的空白模块；
S3、芯片原理图设计，在开发工具中按所需功能选择参考模型并填写参数，生成原理图顶层电路及各个模块子电路，同时生成模块验证所需的表单，一并导入原理图编辑器完成原理图设计；
S4、版图设计，将完成设计的原理图导入版图设计工具，对应原理图中自动调用元件库信息所生成的标准电路模块，调用标准元件库中对应的版图并修改参数；对应原理图中需人工设计的空白模块绘制版图、验证并整合完整出图。
上述减少仿真时间的辅助芯片设计方法，进一步地，建立标准元件库包括步骤：S11、收集各个工艺平台上已流片验证的芯片设计电路原理图及版图；S12、提取原理图中以功能区分的标准电路模块及对应的版图；S13、以功能代码结合性能参数的格式生成元件库信息，并汇总成为标准元件库。
上述减少仿真时间的辅助芯片设计方法，更进一步地，任一元件库信息包含对应标准电路模块已成型的版图，且版图中预留有对应参数设定电阻、足量面积的空位。
上述减少仿真时间的辅助芯片设计方法，进一步地，芯片原理图设计中导入原理图编辑器后包括步骤：S31、人工验证并确认所生成的原理图中自动调用元件库信息所生成的各个标准电路模块是否满足设计要求，填充表单；S32、人工设计原理图中标记的空白模块，并反复验证设计所得，补全表单。
上述减少仿真时间的辅助芯片设计方法，更进一步地，S32中所述反复验证至少包括在各温度条件、各工艺偏差、输入电压电流变化及各种组合形式下的验证模块是否满足设计要求。
上述减少仿真时间的辅助芯片设计方法，更进一步地，S32中设计所得部分具有通用性的电路模块，经验证后添加至标准元件库的对应工艺分类中。
上述减少仿真时间的辅助芯片设计方法，再进一步地，所述验证包括步骤：S321、验证对应S3设计的正确性，是否符合芯片设计的预期目标；S322、验证参数的可调范围；
S323、从工艺上确认在版图上预留的空间内能够实现的参数范围；S324、对输入可调参数后在版图预留的空间内生成电路模块进行自动化代码处理，并验证代码的正确性。
上述减少仿真时间的辅助芯片设计方法，进一步地，完成版图设计后全面进行各类验证并流片作业。
基于同一发明构思，本发明还提供一种计算机存储介质，存储有计算机程序，其特征在于：所述计算机程序被处理器执行时能实现上述的辅助芯片设计方法。
应用本发明的辅助芯片设计方法，具备显著的进步性：该方法能减少因原理图调整而重新布局版图带来的耗费时间，同时也减少了绝大部分模块功能验证需要的仿真时间，大幅加快了芯片设计的速度。
附图说明
图1是现有模拟电路芯片设计的概括流程示意图。
图2是本发明辅助芯片设计的流程示意图。
图3是本发明方法中所用参考模型中一优选实施例的模型结构示意图。
图4是本发明方法中所用参考模型中双路升压电路的模型结构示意图。
图5是本发明方法中所用参考模型中升压及线性稳压的模型结构示意图。
具体实施方式
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。
本发明设计者针对现有的诸多不足，仰赖于长期从事模拟集成电路等芯片设计经验，创新提出了一种辅助芯片设计方法，以优化芯片设计流程，通过调用部分标准电路模块及其版图，集中主要精力设计芯片所需特殊功能的部分电路模块，以加速芯片设计。
如图2所示的流程示意图可见，从本发明辅助芯片设计的技术概述为主要包括如下步骤：S1、建立标准元件库，按工艺及功能对各类现成且经验证的标准电路模块进行分类，逐条生成元件库信息；S2、建立参考模型，按功能分类建立模拟集成电路的参考模型，所述参考模型包含自动化调用及组合连接的元件库信息、参数的填充空间以及部分需由人工设计的空白模块；S3、芯片原理图设计，在开发工具中按所需功能选择参考模型并填写参数，生成原理图顶层电路及各个模块子电路，同时生成模块验证所需的表单，一并导入原理图编辑器完成原理图设计；S4、版图设计，将完成设计的原理图导入版图设计工具，对应原理图中自动调用元件库信息所生成的标准电路模块，调用标准元件库中对应的版图并修改参数；对应原理图中需人工设计的空白模块绘制版图、验证并整合完整出图。
通过以上改善可以理解的是，该辅助芯片设计方法的创作核心为利用已经流片验证的现有成熟芯片中的各个电路模块及其版图，作为全新芯片设计过程中部分（占比过半或更高）电路模块的直接调用素材。从而弱化或直接省却该些电路模块的功能验证及仿真等耗时。在新的芯片设计过程中，选择参数模型和调用标准电路模块是人工选择的结果，因此继承了标准电路模块的可靠性的同时也兼顾了灵活性。
为更清楚地理解本发明该辅助芯片设计方法的实施，以优选实施例详述如下。
首先，依托已有的技术资料积累建立一个标准元件库，即把已有的设计方案内的各类电路功能模块按工艺及功能分门别类建立好元件库。
具体步骤为：S11、收集各个工艺平台上已流片验证的芯片设计的电路原理图及版图。
S12、提取原理图中以功能区分的标准电路模块及对应的版图。包括但不限于以下多种：BG（带隙基准电压源）、OSC（振荡发生电路）、SS/RST（启动/复位电路）、AMP（放大电路）、触发器、电荷泵、DRIVER（功率MOS管、功率三极管驱动电路）、LDO（线性稳压电路）、Power MOS（功率器件）、Power BJT（功率器件）等。
S13、以功能代码结合性能参数的格式生成元件库信息，并汇总成为标准元件库。举例如下：BG：BG_1.25V,
OSC:OSC_100kHz_500kHz,
OSC_100kHz_500kHz_ADJ,
OSC_300kHz_1MHz,
OSC_300kHz_1MHz_ADJ,
OSC_80kHz_250kHz,
OSC_700kHz_2MHz,……
SS/RST：
RST,
SS_12uA,
SS_1ms,
SS_200ms, ……
AMP：
AMP_A1, ……
触发器：
RS_5V,JK_5V,D_5V,T_5V,
RS_3.3V,JK_3.3V,D_3.3V,T_3.3V, ……
电荷泵：
CMP_x2,CMP_Neg, ……
DRIVER：
NMOS_Button_5V,PMOS_Top_48V, ……
LDO：
LDO_12V_1.2V_10V,LDO_24V_1.5V_22V, ……
Power MOS：
NMOS_5V_1A,NMOS_24V_2A,PMOS_24V_1A, ……
Power BJT：
NPN_60V_3A,PNP_48V_2A, ……。
以其中OSC_100kHz_500kHz为例，表示的是一个振荡器，其关键参数是振荡器的振荡频率，该振荡器的频率是在一定范围内可调的，调节方式是修改该模块中的某一个特定电阻的值实现的，即所谓“参数设定电阻”。同时这个器件已有版图模型，并在版图中给这个参数设定电阻预留了一个特定的位置，同时通过自动化代码实现了给定电阻值和相应的版图面积，自动生成电阻的功能。此时只要设计师给出期望的振荡器振荡频率，模型库即可自动完成对应器件的生成。且这个生成的器件在理论上是极大概率安全的，后续只要做简单几次仿真验证确认即可。
接着，建立一套某类模拟集成电路（芯片）的参考模型，包括但不限于升压芯片、降压芯片、反激芯片、线性稳压器、LED驱动芯片等。如图3所示，是其中一种升压芯片的代表性模型。
在该模型中绝大部分功能模块是自动化调用的，后续操作只要给定参数即可，其中仅少部分模块（例如逻辑电路）是需要原理设计师来完善的。
而后，通过给定参数来自动生成一个已完成大部分功能设计的芯片原理图。
当有新的芯片要开始设计的时候，从上一步骤中预建立的参考模型中选择一个需要的，然后填写各个位置的关键参数。在该步骤中原理设计师会在开发工具上填写如下设计要求。
请选择芯片参考模型：
升压芯片
降压芯片
反激芯片
线性稳压器
LED驱动芯片
运算放大器
电池组管理芯片
其他；
请填写关键参数：
Figure 810009DEST_PATH_IMAGE001
。
当填写好以上表单之后，开发工具即会自动生成原理图顶层电路及各个模块子电路，并自动导入原理图编辑器。有时候不是所有模块都是存在的，比如需要一个10MHz的振荡器，标准元件库中是不存在的，此时原理图上也会生成这么一个模块，不过对应的电路是空的，会提醒原理设计师去完善此电路。
与此同时，还会生成一个表单给原理设计师填写，主要是要求原理设计师填写各个模块参数的仿真验证结果，是用来确保原理设计师没有遗漏检查项。
继而，原理设计师确认现有的部分原理图各部分是否满足需求。
这个阶段，原理设计师将先按照上一步生成的表单确认自动生成的各个模块是否满足设计要求。例如，上一步骤中生成的原理图中会自动调用OSC_100kHz_500kHz这个器件。此时根据设计要求的300kHz振荡频率，设计工具会把参数设定电阻的值设置为267kΩ，并自动选择B类型的电阻。原理设计师要做的是先验证软件设置的这两个值是不是可以得到300kHz振荡频率。一般情况下存在无法避免的少许偏差，仿真验证结果如下：在室温下这里得到的振荡频率是301.92kHz；在-45摄氏度条件下得到的振荡频率是283.73kHz；在125摄氏度条件下得到的振荡频率是317.26kHz；得到上述结果后会被填入表单A中，其它部分模块也是如此需要做基础的仿真验证其正确性，以及是否满足本次芯片设计时的预期目标。因为入库的标准电路模块已经在实际芯片上进行过验证了，所以这里一般只需要做一些简单验证，复杂度较低。
再然后，原理设计师完善剩余功能的设计。这是芯片新功能和特色功能设计的部分，只能依靠原理设计师的智慧和经验人工完成设计。而这一部分设计的时候会有一些新的电路模块被设计产生出来，且这部分电路模块需要做反复验证。其中设计这些电路模块时可以做一些延展，由此可能还会产生一些新的通用模块。比如需要一个耐压输出电压4.2V且最大输出电流为300mA的LDO，显然这是一个其它项目里面大概率会用到的一个电路模块，适于归集至标准元件库中。
以上所述反复验证包括但不仅限于在各温度条件、各工艺偏差、输入电压电流变化及各种组合形式下的验证模块是否满足设计要求，此时验证的复杂度略微升高。
作为收尾，将上述设计所得原理图导入版图设计工具中，并由版图设计师完成剩余设计。其中原理图部分自动生成的标准电路模块，版图设计工具会直接调用在标准元件库中对应的版图。而对于其中参数的修改，一般是特定电阻值的修改，如之前提及的振荡器。每个标准电路模块都提前写好了自动化代码，会自动按照设计规范在模块版图预留的区域中生成一个电阻器并连线，可以大大减少版图设计师的工作量。而版图设计师可以把工作重心投入到原理设计师新设计的部分模块中。这一步是需要仔细绘制并和原理设计师一起反复验证的。对于有一定通用性的模块更需要重点绘制，如果有可调参数，那么需要预留足够的位置。
最后、验证设计：完成芯片的版图设计后，需要做各类验证工作后才能流片。这和传统的芯片设计过程一致。这里的验证设计部分不仅限于仿真部分，还包含实际流片过后对于实际芯片的验证。
同理，图4所展示的是一种双路升压电路芯片的代表模型，其中部分电路模块（如振荡器、两个开关器件驱动器、两个误差放大器）为开发工具自动调用标准元件库所生成的器件（含对应版图），而部分模块则为需原理设计师及版图设计师后期设计并验证完善的。图5所展示的是一种备用电源充放电芯片（升压结合线性稳压）的代表模型，其中同样包含部分直接调用自标准元件库及部分需设计并验证完善的电路模块。图3至图5中线条内嵌标记“
Figure DEST_PATH_IMAGE002
”、“
Figure DEST_PATH_IMAGE003
”为表示需要设计人员手动填写或所需性能参数。
鉴于上述提及在进行新功能设计时，时有新的通用模块产生。为此，经验证及流片检测的此类新的通用模块，可进一步用于完善标准元件库，使其不断丰富、满足更广泛的芯片设计要求。这其中的验证及流片检测主要包括以下几个方面，包括步骤：
S321、验证对应S3设计（即当前芯片设计项目）的正确性，是否符合芯片设计的预期目标。
S322、验证其参数在多大范围内可调，这样加入标准元件库的时候，就可提供参数的可调范围。
S323、接着还得从工艺上确认在版图上预留的空间内能够实现的参数范围，如各类不同的电阻在预留空间内能不能完全覆盖可调的范围。在一个确定的工艺下，各种不同类型的电阻的方块阻值差别比较大，在特定面积内能够绘制出来的电阻是有最大值和最小值的，取这些电阻区间的并集，就是该电阻元件的可调区间（或可调参数的区间）。
S324、对输入可调参数后在版图预留的空间内生成电路模块进行自动化代码处理，即用自动化代码实现输入可调参数后在版图预留空间内直接生成器件的功能，并验证代码的正确性，最后把该新的通用模块加入标准元件库对应工艺的分类中。
再者，基于同一发明构思，本发明还提供一种计算机存储介质，存储有计算机程序，而且，该计算机程序被处理器执行时能实现前述的辅助芯片设计方法。
综上关于本发明辅助芯片设计方法基于图示及实施例的详述可见，其具备突出的实质性特点和显著的进步性：该方法能减少因原理图调整而重新布局版图带来的耗费时间，同时也减少了绝大部分模块功能验证需要的仿真时间，大幅加快了芯片设计的速度。
除上述实施例外，本发明还可以有其它实施方式，凡采用等同替换或等效变换形成的技术方案，均落在本发明所要求保护的范围之内。

Claims (6)

1.一种减少仿真时间的辅助芯片设计方法，其特征在于包括以下步骤：
S1、建立标准元件库，细分为S11、按工艺及功能收集各个工艺平台上已流片验证的芯片设计电路原理图及版图；
S12、提取原理图中以功能区分的标准电路模块及对应的版图，
S13、以功能代码结合性能参数的格式逐条生成元件库信息，任一元件库信息包含对应标准电路模块已成型的版图，且版图中预留有对应参数设定电阻、足量面积的空位，并汇总成为标准元件库；
S2、建立参考模型，按功能分类建立模拟集成电路的参考模型，所述参考模型包含自动化调用及组合连接的元件库信息、参数的填充空间以及部分需由人工设计的空白模块；
S3、芯片原理图设计，在开发工件中按所需功能选择参考模型并填写参数，生成原理图顶层电路及各个模块子电路，同时生成模块验证所需的表单，一并导入原理图编辑器完成原理图设计；
S4、版图设计，将完成设计的原理图导入版图设计工具，对应原理图中自动调用元件库信息所生成的标准电路模块，调用标准元件库中对应的版图并修改参数；对应原理图中需人工设计的空白模块绘制版图、验证并整合完整出图。
2.根据权利要求1所述减少仿真时间的辅助芯片设计方法，其特征在于：芯片原理图设计中导入原理图编辑器后包括步骤：S31、人工验证并确认所生成的原理图中自动调用元件库信息所生成的各个标准电路模块是否满足设计要求，填充表单；
S32、人工设计原理图中标记的空白模块，在各温度条件、各工艺偏差、输入电压电流变化及各种组合形式下的验证设计所得的模块是否满足设计要求，补全表单。
3.根据权利要求2所述减少仿真时间的辅助芯片设计方法，其特征在于：S32中设计所得部分具有通用性的电路模块，经验证后添加至标准元件库的对应工艺分类中。
4.根据权利要求3所述减少仿真时间的辅助芯片设计方法，其特征在于所述验证包括步骤：S321、验证对应S3设计的正确性，是否符合芯片设计的预期目标；
S322、验证参数的可调范围；
S323、从工艺上确认在版图上预留的空间内能够实现的参数范围；
S324、对输入可调参数后在版图预留的空间内生成电路模块进行自动化代码处理，并验证代码的正确性。
5.根据权利要求1所述减少仿真时间的辅助芯片设计方法，其特征在于：完成版图设计后全面进行各类验证并流片作业。
6.一种计算机存储介质，存储有计算机程序，其特征在于：所述计算机程序被处理器执行时能实现权利要求1至5中任一项所述的辅助芯片设计方法。
CN202110157291.5A 2021-02-05 2021-02-05 一种减少仿真时间的辅助芯片设计方法 Active CN112507657B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110157291.5A CN112507657B (zh) 2021-02-05 2021-02-05 一种减少仿真时间的辅助芯片设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110157291.5A CN112507657B (zh) 2021-02-05 2021-02-05 一种减少仿真时间的辅助芯片设计方法

Publications (2)

Publication Number Publication Date
CN112507657A CN112507657A (zh) 2021-03-16
CN112507657B true CN112507657B (zh) 2021-05-18

Family

ID=74952718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110157291.5A Active CN112507657B (zh) 2021-02-05 2021-02-05 一种减少仿真时间的辅助芯片设计方法

Country Status (1)

Country Link
CN (1) CN112507657B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113204936B (zh) * 2021-07-02 2021-09-17 苏州贝克微电子有限公司 一种自动添加环境稳定系统的芯片设计方法
CN113919259B (zh) * 2021-12-13 2022-10-11 深圳市华杰智通科技有限公司 集成电路版图设计系统及方法
CN114611449A (zh) * 2022-04-25 2022-06-10 杭州法动科技有限公司 一种模拟电路的快速仿真优化方法及其系统
CN117272910B (zh) * 2023-11-22 2024-02-23 江山季丰电子科技有限公司 一种集成电路老化电路板的模块化设计方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794339A (zh) * 2010-03-23 2010-08-04 中兴通讯股份有限公司 一种实现印刷电路板可移植复用的方法和系统
CN102254069B (zh) * 2011-07-14 2013-03-13 华东理工大学 一种基于本体pcb设计的重用方法
CN106021684B (zh) * 2016-05-16 2019-04-09 北京航天发射技术研究所 一种模块电源标准化设计系统及其设计方法、应用

Also Published As

Publication number Publication date
CN112507657A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
CN112507657B (zh) 一种减少仿真时间的辅助芯片设计方法
CN104572032A (zh) 一种报表创建方法和电子设备
JP6121068B2 (ja) 情報システム構築支援ツールおよび情報システム構築支援プログラム
US11720729B2 (en) Methods for automated hardware system synthesis
CN103955577A (zh) 一种机械设备的计算机自动设计方法
US8079007B2 (en) Programmable analog tile programming tool
CN102591808B (zh) 基于Excel表单的DCS硬件组态系统和方法
US10169507B2 (en) Variation-aware circuit simulation
CN106292539A (zh) 数控编程装置、数控加工系统及方法
US10614185B2 (en) Low drop-out voltage regulator modeling systems and methods
US20140115547A1 (en) Method of Generating Parameterized Units
US20050257183A1 (en) Method for generating a command file of a group of drc rules and/or a command file of a group of lvs/lpe rules
CN103838459A (zh) 一种支持对每个设计独立撤销与重做的编辑方法
CN114580323A (zh) 一种芯片版图的更新方法及其更新装置
CN101963994A (zh) 基于xml的自动生成设备属性调节界面的方法与装置
CN101118565A (zh) 元件调用系统及方法
US20200302105A1 (en) Analog design tool having a cell set, and related methods
CN103678641A (zh) 一种系统自动创建克隆物料号的方法
GB2350917A (en) System for designing a semiconductor device
US20140303941A1 (en) Method for generating modeling files of an integrated circuit design flow, corresponding computer program and system
CN102855340A (zh) 基于pro/e软件二次开发的手机结构标准化设计方法
US20080127022A1 (en) Method for managing net data of a layout
Hsu et al. An automatic synthesis tool for nanometer low dropout regulator using simulation based model and geometric programming
US9773087B2 (en) Method and system for creating a device layout
CN106777744A (zh) 一种机械设备的计算机自动设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 215000 Building 1, No. 150, Jici Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province

Patentee after: Suzhou Baker Microelectronics Co.,Ltd.

Address before: 215000 78 Keling Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province

Patentee before: SUZHOU BAKER MICROELECTRONICS Co.,Ltd.