CN113204936B - 一种自动添加环境稳定系统的芯片设计方法 - Google Patents
一种自动添加环境稳定系统的芯片设计方法 Download PDFInfo
- Publication number
- CN113204936B CN113204936B CN202110748503.7A CN202110748503A CN113204936B CN 113204936 B CN113204936 B CN 113204936B CN 202110748503 A CN202110748503 A CN 202110748503A CN 113204936 B CN113204936 B CN 113204936B
- Authority
- CN
- China
- Prior art keywords
- chip
- chip design
- design
- temperature
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000006641 stabilisation Effects 0.000 title claims abstract description 23
- 238000011105 stabilization Methods 0.000 title claims abstract description 23
- 238000011161 development Methods 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims description 64
- 230000007613 environmental effect Effects 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 26
- 238000010586 diagram Methods 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 10
- 230000005672 electromagnetic field Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 claims description 3
- 238000012795 verification Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 5
- 238000005457 optimization Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 206010033799 Paralysis Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/20—Software design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/70—Software maintenance or management
- G06F8/77—Software metrics
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明揭示了一种自动添加环境稳定系统的芯片设计方法，基于主体功能完成设计并验证的芯片，特征步骤包括通过在EDA软件开发平台上自定义添加对应芯片的运行环境需求参数，自动添加包括实现温度补偿和/或电磁屏蔽的环境稳定系统的原理图，与芯片原理图相复合并绘制得到版图。本方法将添加环境稳定系统方面的优化作业从芯片主体功能设计中相分离，并在主体功能完成设计并验证、保留原芯片设计版图鲜有改动的基础上，利用EDA软件的二次开发能力单独优化并自动添加环境稳定系统于其上；最大限度减少了芯片设计的难度和耗时，使得芯片获得比原设计预期更恶劣的温度、电磁环境下正常实现功能的能力。
Description
技术领域
本发明涉及一种半导体芯片设计方法，尤其涉及一种根据输入芯片运行环境条件、可选自动添加环境稳定系统的计算机辅助芯片设计技术解决方案。
背景技术
随着智能终端设备的飞速发展，小到数据转接头、蓝牙耳机，大到车、船、飞机的控制系统，都离不开高精密设计和加工的半导体芯片。而随着芯片应用对象产品的多样性和环境不同，也对芯片运行的环境耐受性提出了更高的要求。通常电子产品中的芯片在功能设计之初是考虑并设定稳定运行的温度区间的，但电子产品随使用者在地球不同纬度下迁移，而当进入极寒地区后常会发生性能大幅度减弱的现象。类似于蓄电池，半导体基材在温度降至一定下限后也会发生“死机”现象。
一般芯片设计分消费级、工业级、军用级等，其中不同的级别对芯片的可工作温度范围都是有详细期望的，显然一次设计直接满足最高规格的芯片是有相当大的难度的，高温极限受限于半导体本征化使得PN结消失的温度限制。而低温方向则而受限于半导体器件本身性能变化，使得电路工作点偏离了预期、从而失效。
一般在设计电路的时候确实会考虑各种温度情况而做优化，但同时加大了设计难度，延长了设计周期。
同样地，随着无线电通信技术的发展和周边电磁环境的复杂化，也对芯片按预设功能正常运行造成了不小的风险。如芯片防护不到位，则经大规模电磁辐射后将导致大面积设备失灵、瘫痪。为此，芯片设计过程中越来越多的开发人员注重为芯片添加环境稳定系统的技术突破。
然而，现有关于芯片的环境稳定系统的做法，温度方面，根据商业目标在温度范围和电气性能范围之间取舍获得一个平衡点，这个方案需要考虑更多器件的温度特性，使得电路设计时的难度上升。或者在原理电路设计的时候先设计一些加热的方法使得芯片能够在低温环境下工作，这个就加大了设计难度，版图设计的时候也需要人工参与把这一部分温度补偿的电路实现在芯片版图中。电磁屏蔽方面现行主要考虑在封装、电路板设计的时候增加电磁屏蔽，比如电路设计的时候加金属盖。
发明内容
为克服上述现有技术的不足，本发明的目的旨在提出一种自动添加环境稳定系统的芯片设计方法，解决芯片设计中提升芯片抵御环境变化、保持功能稳定性的问题。
本发明实现上述目的的技术解决方案是，一种自动添加环境稳定系统的芯片设计方法，基于主体功能完成设计并验证的芯片，其特征在于：自动添加包括实现温度补偿和/或电磁屏蔽的环境稳定系统，
对应实现温度补偿，包括步骤：
S11，在芯片设计的EDA软件开发平台中预置对应温度补偿的功能模块；
S12，在芯片设计开发平台选择添加温度补偿，并输入温度的环境需求参数；
S13，由EDA软件开发平台基于环境需求参数自动计算温度补偿所需的发热功率，并调用功能模块添加至已完成的芯片设计中，绘制相应的原理图及版图；
对应实现电磁屏蔽，包括步骤：
S21，在芯片设计的EDA软件开发平台中预置对应添加金属层、接地屏蔽的功能模块；
S22，在芯片设计开发平台选择添加电磁屏蔽，并输入电磁场强度相关的环境参数；
S23，由EDA软件开发平台基于环境参数及已完成的芯片设计的外框尺寸及坐标，自动计算覆盖金属层的幅面及厚度尺寸，并调用功能模块添加至已完成的芯片设计中，绘制相应的原理图及版图。
应用本发明的芯片设计方法，具备显著的进步性：该方法将添加环境稳定系统方面的优化作业从芯片主体功能设计中相分离，并在主体功能完成设计并验证、保留原芯片设计版图鲜有改动的基础上，利用EDA软件的二次开发能力单独优化并自动添加环境稳定系统于其上；最大限度减少了芯片设计的难度和耗时，使得芯片获得比原设计预期更恶劣的温度、电磁环境下正常实现功能的能力。
附图说明
图1是本发明自动添加环境稳定系统的芯片设计方法概括的流程示意图。
图2是应用本发明芯片设计方法添加温度补偿的芯片效果示意图。
图3是图2中加热控制电路的拓扑示意图。
图4是应用本发明芯片设计方法添加电磁屏蔽的芯片立体效果示意图。
图5是应用本发明芯片设计方法添加电磁屏蔽设计中对应原芯片的接点层在顶部金属层开窗的成型示意图。
具体实施方式
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。
本发明设计者针对现有技术在提高芯片应对环境稳定运行能力的设计和具体做法等方面的诸多不足，仰赖于从事芯片设计的经验，创新提出了一种自动添加环境稳定系统的芯片设计方法，在保留原芯片设计的前提下，利用EDA软件平台的二次开发能力，实现自动化地添加合理、优化的环境稳定系统至原芯片，并绘制所得完整的原理图和版图。而由此设计所得的芯片，能防止其在各类复杂多变的应用环境中意外失效、死机停摆。
本发明上述芯片设计方法，如图1所示其方案概述来看，基于芯片设计的软件平台实现，同样基于已完成主体功能设计并验证的芯片（以下简称原芯片）作为设计对象。其创新特征为通过在EDA软件开发平台上自定义添加对应芯片的运行环境需求参数，并调用系统资源自动添加环境稳定系统的原理图，与原芯片原理图相复合并绘制得到版图。芯片产品因为功能设计不同而存在千差万别的种类，而在实体组装后的产品使用状态下所处的环境也具有多样性，包括温度、湿度、电离辐射、机械振动、化学腐蚀、静电场等。当某些环境因素超出芯片本身材料负荷或引起其中部分元器件参数性能的微变时，将会发生功能失灵、甚至瘫痪自毁的灾难性结果。为此，对于芯片设计的环境适应性是很重要的一部分。但并非上述所有环境因素影响都能在芯片设计过程中进行针对性克服，因此，以上所谓运行环境需求参数，包括但不限于芯片的运行温度环境、自发热状态、电磁场强度。为针对性地提升芯片在较宽温度范围内的运行稳定性，则需要增加原芯片自身周边的温度可调节性；同理地，通过添加金属层克服周边电磁场的干扰。
为更清楚地理解本发明该自动添加环境稳定系统的芯片设计方法的实施，以优选实施例详述如下。
首先，以温度补偿为主的环境防护手段（即环境稳定系统）来看，其概括性地包括步骤：S11，在芯片设计的EDA软件开发平台中预置对应温度补偿的功能模块；S12，在芯片设计开发平台选择添加温度补偿，并输入温度的环境需求参数；S13，由EDA软件开发平台基于环境需求参数自动计算温度补偿所需的发热功率，并调用功能模块添加至已完成的芯片设计中，绘制相应的原理图及版图。
对于常规的温度补偿电路而言，除控制器外其赖以实现温度调节的主要方式是布局电阻并为其通电流，使其发热。但不同于普通PCB板或成品设备，在IC芯片领域添加温度补偿电路则需要更为细致的电路设计方案，包括芯片基材方面的选料等，更优的目的需要实现人工设定目标下的在线自动化设计。
高纯度的硅导热系数为140W/mK，本身就是良好的导热性材料。利用这一基材特性将芯片添加至硅基制造工艺后，芯片通电后在低温下便可加热自身，从而实现使一些原本设计在零下45℃以上环境温度工作的芯片在更低环境温度下工作。由此需要设计一种在低环境温度下工作的温度补偿电路，如图2所示。当然该电路的原理框图并不限于此，在各种芯片工艺上的实现是具有多样性的。而该温度补偿电路得自于预添加于开发平台的功能模块，包括加热控制电路21（具体内部线路结构如图3所示）以及基于硅基板和电阻的加热电路22（或成为加热回路）。
想要利用EDA软件开发平台实现芯片的温度补偿设计，则需要开发人员输入温度的环境需求参数，即使得作为芯片设计主体的开发平台明确芯片稳定运行的温度环境以及芯片运行时本身在不同负荷下的发热状态。因此，上述温度的环境需求参数至少包括：温度稳定点下限（例如，零下45℃）、芯片工作环境温度（零下60℃~30℃）、封装散热速度及预估的芯片发热功率。以此为基础，开发平台则能够根据原芯片规格自动计算所需的发热功率，并以计算结果为基础设计加热控制电路和加热电路两部分的位置及布局结构。
先从图3所示的加热控制电路来看，其接入原芯片的电源部分及加热限流模块之间，主要包括用于控制电源部分通断的第二温度检测电路，用于驱动控制加热限流模块的第一温度检测电路，以及信号接入两个温度检测电路并对芯片测温的正温度系数电阻、负温度系数电阻，且两个温度检测电路输出控制信号的切换阈值通过EDA软件开发平台可调设置。该加热控制电路作为一个整体单元，添加至原芯片的VIN接点所在位置附近且最靠近原芯片边框处；而从电路细节上其中第二温度检测电路对接原芯片的电源开关，并通过信号控制切换其通断状态。以之前所设定零下45℃为温度稳定点下限的实施例，该第二温度检测电路的信号控制包括，当电源开关处于关闭状态下的环境温度高于零下45℃时便开启电源开关，使原芯片正常运行；而当电源开关处于开启状态时环境温度低至零下50℃时便关闭电源开关，防止原芯片在不合理的温度条件下自损性运行。
同时，该加热控制电路还需要面向加热电路随持续的加热状态升温达到一定上限后限流的信号控制，即加热电路的发热量需要可控性，避免温度过高引发对芯片稳定运行状态的其它破坏。例如，当加热电路持续运行发热时环境温度高于零下23℃时便可控制限流、暂停加热或降低加热幅度；而当该加热电路关闭并环境温度低于零下40℃时便可控制中止限流，实现温度补偿。
再从图2所示可见，加热电路在版图上不是单个电阻所能实现的，而是依赖于多个电阻与导线的串联构成加热回路，这些电阻均匀分布在原芯片1版图的四周外侧。在这些串联电阻中每个电阻的阻值都是一样的，且由于串联带来了相对一致的发热功率，这样原芯片就会被这些电阻均匀加热。这里，加热电路中电阻的数量、分布和布线尺寸通过EDA软件开发平台基于电阻的发热功率、已完成的芯片设计的外框尺寸及坐标计算得到。
需要说明的是，在特定工艺下，该温度补偿电路的原理图部分是相同的，但由于各个芯片功能设计及工艺的差异性，所有芯片的版图形状也并非完全一致。因此本芯片设计方法在原芯片上外加增强功能，无需再手动修改原芯片版图。
该加热电路版图设计的具体过程，参照可代码化的文字描述包括如下步骤：1、获取原芯片的外框尺寸及坐标；2、获取原芯片VIN接点的位置坐标；3、添加加热控制电路至VIN接点旁的特定位置；4、从VIN接点引金属线到原芯片的电源开关输出点；5、计算原芯片边框增加一定宽度后的周长；6、参考发热功率需求和已知的工作电压，计算总的加热电阻长宽；7、计算所添加的加热点个数，用周长除以200μm得到商1，用周长除以500μm得到商2，去商1和商2之间的一个整数记为加热点个数。如果商1、商2的整数部分一致，则取用一个稍大于商1的值，尽可能使得加热点数为加热电阻长度除以工艺精度的商的约数。如无法满足则使得其中一个电阻比其它稍大或小一点，误差小于10%；8、按照加热点数均匀分布加热电阻的位置，即按照周长除以加热点数的方式完成分布，并在外侧添加新的封装边框。以上算法并非唯一，基于原芯片形状及其外框尺寸的多样性，以及加热电阻本身功率性能及额定发热功率的对比关系，该加热电阻数量及布局的算法具有可编辑调整性。
上述步骤6中加热电阻长宽的计算原理是：在集成电路版图上，通常电阻是一个厚度确定的薄膜，通电方向是从薄膜的一侧边缘通向另一侧边缘。此时薄膜的厚度无法改变，则这个薄膜组成的正方形对应的电阻值是确定的，薄膜的宽度决定了该电阻能通的电流上限，根据发热功率的需求推算所需的电阻值，继而便可确定薄膜的长度，即所需加热电阻的长宽。
此外，上述步骤S12所输入的环境需求参数还包括去除已完成的芯片设计的边框，步骤S13所添加的功能模块并绘制原理图和版图时，通过EDA软件开发平台计算保留外围加热电路与所去除边框内的电路之间的安全压差，避免外围加热电路运行升温时对原芯片内部电路造成击穿性伤害。步骤S12所输入的环境需求参数还包括芯片封装限制的最大尺寸，步骤S13通过EDA软件开发平台以所述最大尺寸为范围约束，添加功能模块并绘制原理图和版图。
更进一步地，上述步骤S12还提供选项选择加热功率，需要不同宽度的加热电路予以配套，当选择功率越大时，选择切换的加热电路越宽，使得芯片周围产生更多的热量，获得在更大热量散失的情况下稳定工作的能力。
再者，以电磁屏蔽为主的环境防护手段（即环境稳定系统）来看，其概括性的包括步骤：S21，在芯片设计的EDA软件开发平台中预置对应添加金属层、接地屏蔽的功能模块；S22，在芯片设计开发平台选择添加电磁屏蔽，并输入电磁场强度相关的环境参数；S23，由EDA软件开发平台基于环境参数及已完成的芯片设计的外框尺寸及坐标，自动计算覆盖金属层的幅面及厚度尺寸，并调用功能模块添加至已完成的芯片设计中，绘制相应的原理图及版图。
利用添加金属护罩增强电路的抗电磁干扰能力，是电路设计领域的常规做法。但想要利用EDA软件开发平台实现自动设计优化芯片的电磁屏蔽能力，则需要开发人员输入电磁场强度相关的环境参数，即使得作为芯片设计主体的开发平台明确芯片稳定运行下的抗电磁干扰能力及当前环境下的电磁场强度，以合理计算所需金属层护罩的规格尺寸，并进行高精度的位置及规格尺寸的版图设计。
需要说明的是，该环境防护手段中金属层主要在原芯片的顶部添加，呈一体成型的多边形罩体覆盖于原芯片表面。因为芯片在实际应用产品的主控板上的设计位置和规格是十分紧凑的，并不能脱离于原芯片在其周边构筑抗电磁干扰相关的屏障。
如图4和图5所示，上述步骤S23中调用功能模块对原芯片添加金属层的顺序是：先根据环境参数计算所需金属层的厚度尺寸，结合原芯片获取边框尺寸及坐标，得到覆盖整个芯片表面的金属多边形尺寸及坐标，而后在已完成的芯片设计的四周最底层添加接地环岛31并开始生长，直至完成顶部金属层32，且金属多边形的每个面均接地、结束芯片设计。其中顶部金属层32对应原芯片的接点层的开窗进行一个扩展一定宽度的逻辑运算，从而获得一个带开孔33的覆盖整个原芯片的金属层，开孔的位置大小和接点的位置大小一一对应。
综上结合图示的实施例详述可见，应用本发明的芯片设计方法，除具备突出的实质性特点外还具备显著的进步性：该方法将添加环境稳定系统方面的优化作业从芯片主体功能设计中相分离，并在主体功能完成设计并验证、保留原芯片设计版图鲜有改动的基础上，利用EDA软件的二次开发能力单独优化并自动添加环境稳定系统于其上；最大限度减少了芯片设计的难度和耗时，使得芯片获得比原设计预期更恶劣的温度、电磁环境下正常实现功能的能力。为芯片提升性能的设计效率大幅度提升。
除上述实施例外，本发明还可以有其它实施方式，凡采用等同替换或等效变换形成的技术方案，均落在本发明所要求保护的范围之内。
Claims (4)
1.一种自动添加环境稳定系统的芯片设计方法，基于主体功能完成设计并验证的芯片，其特征在于：自动添加包括实现温度补偿和电磁屏蔽的环境稳定系统，
对应实现温度补偿，包括步骤：
S11，在芯片设计的EDA软件开发平台中预置对应温度补偿的功能模块，所述功能模块包括加热控制电路，基于硅基板和电阻的加热电路，且加热电路中电阻的数量、分布和布线尺寸通过EDA软件开发平台基于电阻的发热功率、已完成的芯片设计的外框尺寸及坐标计算得到，所述加热控制电路接入已完成的芯片设计电源部分及加热限流模块之间，包括用于控制电源部分通断的第二温度检测电路，用于驱动控制加热限流模块的第一温度检测电路，以及信号接入两个温度检测电路并对芯片测温的正温度系数电阻、负温度系数电阻，且两个温度检测电路输出控制信号的切换阈值通过EDA软件开发平台可调设置；
S12，在芯片设计开发平台选择添加温度补偿，并输入温度的环境需求参数；
S13，由EDA软件开发平台基于环境需求参数自动计算温度补偿所需的发热功率，并调用功能模块添加至已完成的芯片设计中，绘制相应的原理图及版图；
对应实现电磁屏蔽，包括步骤：
S21，在芯片设计的EDA软件开发平台中预置对应添加金属层、接地屏蔽的功能模块；
S22，在芯片设计开发平台选择添加电磁屏蔽，并输入电磁场强度相关的环境参数；
S23，由EDA软件开发平台基于环境参数及已完成的芯片设计的外框尺寸及坐标，自动计算覆盖金属层的幅面及厚度尺寸，并调用功能模块添加至已完成的芯片设计中，绘制相应的原理图及版图；
步骤S23中调用功能模块对已完成的芯片设计添加金属层的顺序是：先根据环境参数计算所需金属层的厚度尺寸，结合已完成的芯片设计所得的边框尺寸及坐标，得到覆盖整个芯片表面的金属多边形尺寸及坐标，而后在已完成的芯片设计的四周最底层添加接地环岛并开始生长，直至顶部金属层闭口、完全覆盖已完成的芯片设计；其中顶部金属层对应芯片接点位置留有开孔，且金属多边形的每个面均接地。
2.根据权利要求1所述自动添加环境稳定系统的芯片设计方法，其特征在于：所述温度的环境需求参数至少包括温度稳定点下限、芯片工作环境温度、封装散热速度及预估的芯片发热功率。
3.根据权利要求1所述自动添加环境稳定系统的芯片设计方法，其特征在于：步骤S12所输入的环境需求参数包括去除已完成的芯片设计的边框，步骤S13所添加的功能模块并绘制原理图和版图时，通过EDA软件开发平台计算保留外围加热电路与所去除边框内的电路之间的安全压差。
4.根据权利要求1所述自动添加环境稳定系统的芯片设计方法，其特征在于：步骤S12所输入的环境需求参数包括芯片封装限制的最大尺寸，步骤S13通过EDA软件开发平台以所述最大尺寸为范围约束，添加功能模块并绘制原理图和版图。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110748503.7A CN113204936B (zh) | 2021-07-02 | 2021-07-02 | 一种自动添加环境稳定系统的芯片设计方法 |
| US18/034,300 US20230385491A1 (en) | 2021-07-02 | 2022-06-01 | Chip design method using secondary development capability of eda software |
| PCT/CN2022/096633 WO2023273779A1 (zh) | 2021-07-02 | 2022-06-01 | 利用eda软件二次开发能力的芯片设计方法 |
| JP2023526359A JP7529323B2 (ja) | 2021-07-02 | 2022-06-01 | Ｅｄａソフト二次開発力を用いたチップ設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110748503.7A CN113204936B (zh) | 2021-07-02 | 2021-07-02 | 一种自动添加环境稳定系统的芯片设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113204936A CN113204936A (zh) | 2021-08-03 |
| CN113204936B true CN113204936B (zh) | 2021-09-17 |
Family
ID=77022711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110748503.7A Active CN113204936B (zh) | 2021-07-02 | 2021-07-02 | 一种自动添加环境稳定系统的芯片设计方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230385491A1 (zh) |
| JP (1) | JP7529323B2 (zh) |
| CN (1) | CN113204936B (zh) |
| WO (1) | WO2023273779A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113204936B (zh) * | 2021-07-02 | 2021-09-17 | 苏州贝克微电子有限公司 | 一种自动添加环境稳定系统的芯片设计方法 |
| CN114722746B (zh) * | 2022-05-24 | 2022-11-01 | 苏州浪潮智能科技有限公司 | 一种芯片辅助设计方法、装置、设备及可读介质 |
| CN116127903B (zh) * | 2023-02-14 | 2023-11-14 | 电子科技大学 | 一种大功率pa芯片版图布局及风洞式自散热封装设计方法 |
| CN115994491B (zh) * | 2023-03-24 | 2023-06-30 | 湖南光华防务科技集团有限公司 | 一种灭火弹挂飞温度补偿方法和系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007070879A1 (en) | 2005-12-17 | 2007-06-21 | Gradient Design Automation, Inc. | Simulation of ic temperature distributions using an adaptive 3d grid |
| US7472363B1 (en) * | 2004-01-28 | 2008-12-30 | Gradient Design Automation Inc. | Semiconductor chip design having thermal awareness across multiple sub-system domains |
| US10579757B1 (en) | 2017-06-06 | 2020-03-03 | Ansys, Inc. | Calculating and extracting joule-heating and self-heat induced temperature on wire segments for chip reliability |
| CN107342279A (zh) | 2017-06-08 | 2017-11-10 | 唯捷创芯(天津)电子技术股份有限公司 | 一种防电磁干扰的射频模块及其实现方法 |
| CN107330173B (zh) * | 2017-06-20 | 2021-01-05 | 嘉兴倚韦电子科技有限公司 | 集成电路后端设计自动化系统 |
| CN107784179B (zh) * | 2017-11-13 | 2022-01-04 | 嘉兴倚韦电子科技有限公司 | 集成电路半定制后端设计布线和优化方法 |
| CN212873293U (zh) * | 2020-07-09 | 2021-04-02 | 北京锐达芯集成电路设计有限责任公司 | 一种自加热恒温装置 |
| CN111856653B (zh) | 2020-07-28 | 2022-05-06 | 青岛海利创电子科技有限公司 | 一种光纤拉锥系统 |
| CN112507657B (zh) * | 2021-02-05 | 2021-05-18 | 苏州贝克微电子有限公司 | 一种减少仿真时间的辅助芯片设计方法 |
| CN113204936B (zh) * | 2021-07-02 | 2021-09-17 | 苏州贝克微电子有限公司 | 一种自动添加环境稳定系统的芯片设计方法 |
-
2021
- 2021-07-02 CN CN202110748503.7A patent/CN113204936B/zh active Active
-
2022
- 2022-06-01 US US18/034,300 patent/US20230385491A1/en active Pending
- 2022-06-01 WO PCT/CN2022/096633 patent/WO2023273779A1/zh active Application Filing
- 2022-06-01 JP JP2023526359A patent/JP7529323B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023273779A1 (zh) | 2023-01-05 |
| US20230385491A1 (en) | 2023-11-30 |
| JP2023547240A (ja) | 2023-11-09 |
| JP7529323B2 (ja) | 2024-08-06 |
| CN113204936A (zh) | 2021-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113204936B (zh) | 一种自动添加环境稳定系统的芯片设计方法 | |
| KR100964186B1 (ko) | 금속-절연체 전이(ｍｉｔ) 소자를 이용한 트랜지스터발열제어 회로 및 그 발열제어 방법 | |
| KR100605453B1 (ko) | 전자파 장애 차단 필터 | |
| KR101222926B1 (ko) | 바리스터 모듈 | |
| US7675087B1 (en) | Surface mount light emitting device | |
| CN201303461Y (zh) | 防护静电放电与电磁干扰的布局结构 | |
| US20050184313A1 (en) | Semiconductor device and method for mitigating electrostatic discharge (ESD) | |
| US10366964B2 (en) | Semiconductor device having switching elements to prevent overcurrent damage | |
| CN205231052U (zh) | 一种集成电路多功能保护结构 | |
| CN202978809U (zh) | 大功率电机驱动控制器的电源供电模块结构 | |
| CN102693962A (zh) | 具有电磁屏蔽作用的集成电路晶圆及其制造方法 | |
| CN106774589A (zh) | 稳压装置及保护方法、通信总线电源装置 | |
| CN213755024U (zh) | 具有微波ic的加热模块 | |
| CN113190061B (zh) | 一种集成电路芯片的辅助电路及其设计方法 | |
| CN112507538B (zh) | 一种基于场路耦合的固态功率控制器的设计方法 | |
| JP3880943B2 (ja) | 静電気放電保護素子及び半導体装置 | |
| JP2004221225A (ja) | 薄型直流電源装置及びその製造方法 | |
| CN110225673A (zh) | Pcba制作方法和pcba | |
| JPWO2023273779A5 (zh) | ||
| CN219067842U (zh) | 过热保护电路和电子设备 | |
| CN110752758A (zh) | 高集成智能功率模块及空调器 | |
| CN218918875U (zh) | 一种电子器件及电子设备 | |
| TWI768531B (zh) | 滑鼠墊裝置 | |
| US7105911B2 (en) | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate | |
| EP4391046A1 (en) | Semiconductor device, electronic apparatus, and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 215000 Building 1, No. 150, Jici Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province Patentee after: Suzhou Baker Microelectronics Co.,Ltd. Address before: 215000 78 Keling Road, science and Technology City, high tech Zone, Suzhou City, Jiangsu Province Patentee before: SUZHOU BAKER MICROELECTRONICS Co.,Ltd. |
|
| CP03 | Change of name, title or address |