CN107784179B - 集成电路半定制后端设计布线和优化方法 - Google Patents

集成电路半定制后端设计布线和优化方法 Download PDF

Info

Publication number
CN107784179B
CN107784179B CN201711111879.7A CN201711111879A CN107784179B CN 107784179 B CN107784179 B CN 107784179B CN 201711111879 A CN201711111879 A CN 201711111879A CN 107784179 B CN107784179 B CN 107784179B
Authority
CN
China
Prior art keywords
wiring
end design
optimization
design tool
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711111879.7A
Other languages
English (en)
Other versions
CN107784179A (zh
Inventor
徐靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yiyang High tech Zone Meets Future Network Technology Studio (sole proprietorship)
Original Assignee
Jiaxing Yiwei Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiaxing Yiwei Electronic Technology Co ltd filed Critical Jiaxing Yiwei Electronic Technology Co ltd
Priority to CN201711111879.7A priority Critical patent/CN107784179B/zh
Publication of CN107784179A publication Critical patent/CN107784179A/zh
Application granted granted Critical
Publication of CN107784179B publication Critical patent/CN107784179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路半定制后端设计布线和优化方法。步骤S1：后端设计工具导入初始数据。步骤S2：通过后端设计工具添加填充单元，以固定版图初始格局和寄生参数。步骤S3：根据上述初始数据，通过后端设计工具对于各条信号线进行选择性处理，以输出第一布线结果。步骤S4：根据预设的各条信号线的优先级，通过后端设计工具对于上述第一布线结果的时钟信号线优先于常规信号线进行布线，以输出第二布线结果。本发明公开的集成电路半定制后端设计布线和优化方法，在布线阶段进行针对性优化以提高设计效率和设计质量，以便高质高效地完成项目开发周期各个时间节点的目标任务。

Description

集成电路半定制后端设计布线和优化方法
技术领域
本发明属于集成电路设计行业设计自动化EDA技术领域，具体涉及一种集成电路半定制后端设计布线和优化方法。
背景技术
随着集成电路制造技术的不断进步，集成电路芯片的尺寸不断缩小。在芯片尺寸缩小的同时，芯片的规模却不断增加，设计复杂度也不断增加。
在集成电路设计行业设计自动化EDA技术领域，芯片的物理布线是整个后端设计流程中的重要一环，由于物理布线过程中设计环节繁多，目前各个设计公司在布线设计和优化过程中没有进行优化设计，使得设计结果不符合预期、设计周期长等问题，最终导致项目开发周期延迟甚至无法接受。
目前，在常规的集成电路设计行业设计自动化EDA技术领域，还没有一种有效的通用方法来提高布线阶段的结果质量，是需要迫切解决的技术问题。
发明内容
本发明针对现有技术的状况，针对上述技术问题，提供一种集成电路半定制后端设计布线和优化方法。
本发明采用以下技术方案，所述集成电路半定制后端设计布线和优化方法包括以下步骤：
步骤S1：后端设计工具导入初始数据；
步骤S2：通过后端设计工具添加填充单元，以固定版图初始格局和寄生参数；
步骤S3：根据上述初始数据，通过后端设计工具对于各条信号线进行选择性处理，以输出第一布线结果；
步骤S4：根据预设的各条信号线的优先级，通过后端设计工具对于上述第一布线结果的时钟信号线优先于常规信号线进行布线，以输出第二布线结果；
步骤S5：通过后端设计工具对于上述第二布线结果进行布线优化，以输出第三布线结果。
根据上述技术方案，在步骤S5中，所述后端设计工具的布线优化处理方式包括但不限于常规时序优化、阻塞优化、DFM优化、噪声优化、DRC优化、天线效应优化、DRV优化和电迁移优化。
根据上述技术方案，在步骤S5之后，还包括步骤S6：
步骤S6：根据上述第三布线结果，通过后端设计工具添加金属层填充物，以输出第四布线结果。
根据上述技术方案，在步骤S6之后，还包括步骤S7：
步骤S7：根据上述第四布线结果，通过后端设计工具输出布线数据。
根据上述技术方案，在步骤S7中，上述布线数据包括但不限于布线结果报告文件、网表文件、物理信息文件和日志文件。
根据上述技术方案，在步骤S1中，上述初始数据包括常规数据集和特有数据集，上述常规数据集包括LEF/LIB/Verilog/DEF/SDC以及金属层填充规则文件，上述特有数据集包括不布线配置文件、提前布线配置文件、选择布线配置文件和删除布线配置文件。
根据上述技术方案，在步骤S3中，所述后端设计工具的选择性处理方式包括：根据上述不布线配置文件，对于部分信号线不进行布线；根据上述提前布线配置文件，对于特殊信号线进行提前布线；根据选择布线配置文件，对于部分信号线进行优先级低于前述提前布线配置文件的二次特殊布线；根据删除布线配置文件，对于已经完成布线的信号线进行删除操作。
根据上述技术方案，在步骤S3中，上述特殊信号线包括但不限于模拟信号线。
根据上述技术方案，在步骤S3中，在后端设计工具对于各条信号线进行选择性处理之后，在输出第一布线结果之前，还包括步骤S3.1：
步骤S3.1：通过后端设计工具对于放置单元进行微调。
本发明公开的集成电路半定制后端设计布线和优化方法，其有益效果在于，在布线阶段进行针对性优化以提高设计效率和设计质量，以便高质高效地完成项目开发周期各个时间节点的目标任务。
附图说明
图1是本发明优选实施例的流程框图。
图2是本发明优选实施例的初始数据示意图。
图3是本发明优选实施例的布线优化示意图。
图4是本发明优选实施例的数据输出示意图。
具体实施方式
本发明公开了一种集成电路半定制后端设计布线和优化方法，下面结合优选实施例，对本发明的具体实施方式作进一步描述。
参见附图的图1，图1示出了所述集成电路半定制后端设计布线和优化方法的具体流程。优选地，所述集成电路半定制后端设计布线和优化方法包括以下步骤。
步骤S1：后端设计工具导入初始数据；
步骤S2：通过后端设计工具添加填充单元，以固定版图初始格局和寄生参数；
步骤S3：根据上述初始数据，通过后端设计工具对于各条信号线进行选择性处理，以输出第一布线结果；
步骤S4：根据预设的各条信号线的优先级，通过后端设计工具对于上述第一布线结果的时钟信号线优先于常规信号线进行布线，以输出第二布线结果；
步骤S5：通过后端设计工具对于上述第二布线结果进行布线优化，以输出第三布线结果。
其中，在步骤S1中，参见附图的图2，上述初始数据包括常规数据集和特有数据集，上述常规数据集包括LEF/LIB/Verilog/DEF/SDC以及金属层填充规则文件，上述特有数据集包括不布线配置文件、提前布线配置文件、选择布线配置文件和删除布线配置文件；在步骤S3中，所述后端设计工具的选择性处理方式包括：根据上述不布线配置文件，对于部分信号线不进行布线；根据上述提前布线配置文件，对于特殊信号线进行提前布线，上述特殊信号线包括但不限于对于信号线要求比较高的模拟信号线；根据选择布线配置文件，对于部分信号线进行优先级低于前述提前布线配置文件的二次特殊布线；根据删除布线配置文件，对于已经完成布线的信号线进行删除操作。
其中，在步骤S3中，在后端设计工具对于各条信号线进行选择性处理之后，在输出第一布线结果之前，还包括步骤S3.1：
步骤S3.1：通过后端设计工具对于放置单元进行微调。
其中，在步骤S5中，参见附图的图3，所述后端设计工具的布线优化处理方式包括但不限于常规时序优化、阻塞优化、DFM优化、噪声优化、DRC优化、天线效应优化、DRV优化和电迁移优化。
进一步地，在步骤S5之后，还包括步骤S6：
步骤S6：根据上述第三布线结果，通过后端设计工具添加金属层填充物，以输出第四布线结果，从而满足集成电路芯片制造工艺的需要。
进一步地，在步骤S6之后，还包括步骤S7(参见附图的图4)：
步骤S7：根据上述第四布线结果，通过后端设计工具输出布线数据。
其中，上述布线数据包括但不限于布线结果报告文件、网表文件、物理信息文件和日志文件，为后端设计的后续环节提供初始数据。
对于本领域的技术人员而言，依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围。

Claims (5)

1.一种集成电路半定制后端设计布线和优化方法，其特征在于，包括以下步骤：
步骤S1：后端设计工具导入初始数据；
步骤S2：通过后端设计工具添加填充单元，以固定版图初始格局和寄生参数；
步骤S3：根据上述初始数据，通过后端设计工具对于各条信号线进行选择性处理，以输出第一布线结果；
步骤S4：根据预设的各条信号线的优先级，通过后端设计工具对于上述第一布线结果的时钟信号线优先于常规信号线进行布线，以输出第二布线结果；
步骤S5：通过后端设计工具对于上述第二布线结果进行布线优化，以输出第三布线结果；
在步骤S5之后，还包括步骤S6：
步骤S6：根据上述第三布线结果，通过后端设计工具添加金属层填充物，以输出第四布线结果；
在步骤S6之后，还包括步骤S7：
步骤S7：根据上述第四布线结果，通过后端设计工具输出布线数据；
在步骤S1中，上述初始数据包括常规数据集和特有数据集，上述常规数据集包括LEF/LIB/Verilog/DEF/SDC以及金属层填充规则文件，上述特有数据集包括不布线配置文件、提前布线配置文件、选择布线配置文件和删除布线配置文件；
在步骤S3中，所述后端设计工具的选择性处理方式包括：根据上述不布线配置文件，对于部分信号线不进行布线；根据上述提前布线配置文件，对于特殊信号线进行提前布线；根据选择布线配置文件，对于部分信号线进行优先级低于前述提前布线配置文件的二次特殊布线；根据删除布线配置文件，对于已经完成布线的信号线进行删除操作。
2.根据权利要求1所述的集成电路半定制后端设计布线和优化方法，其特征在于，在步骤S5中，所述后端设计工具的布线优化处理方式包括但不限于常规时序优化、阻塞优化、DFM优化、噪声优化、DRC优化、天线效应优化、DRV优化和电迁移优化。
3.根据权利要求2所述的集成电路半定制后端设计布线和优化方法，其特征在于，在步骤S7中，上述布线数据包括但不限于布线结果报告文件、网表文件、物理信息文件和日志文件。
4.根据权利要求1所述的集成电路半定制后端设计布线和优化方法，其特征在于，在步骤S3中，上述特殊信号线包括但不限于模拟信号线。
5.根据权利要求1所述的集成电路半定制后端设计布线和优化方法，其特征在于，在步骤S3中，在后端设计工具对于各条信号线进行选择性处理之后，在输出第一布线结果之前，还包括步骤S3.1：
步骤S3.1：通过后端设计工具对于放置单元进行微调。
CN201711111879.7A 2017-11-13 2017-11-13 集成电路半定制后端设计布线和优化方法 Active CN107784179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711111879.7A CN107784179B (zh) 2017-11-13 2017-11-13 集成电路半定制后端设计布线和优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711111879.7A CN107784179B (zh) 2017-11-13 2017-11-13 集成电路半定制后端设计布线和优化方法

Publications (2)

Publication Number Publication Date
CN107784179A CN107784179A (zh) 2018-03-09
CN107784179B true CN107784179B (zh) 2022-01-04

Family

ID=61432712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711111879.7A Active CN107784179B (zh) 2017-11-13 2017-11-13 集成电路半定制后端设计布线和优化方法

Country Status (1)

Country Link
CN (1) CN107784179B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109408892B (zh) * 2018-09-25 2023-04-07 嘉兴倚韦电子科技有限公司 集成电路半定制物理设计贯穿信号线自动规划方法
CN109558667B (zh) * 2018-11-23 2023-07-14 珠海一微半导体股份有限公司 一种基于布线阻塞的优化方法
CN109598067A (zh) * 2018-12-06 2019-04-09 英业达科技有限公司 印刷电路板的布线方法、布线系统、存储介质及电子设备
CN110489885B (zh) * 2019-08-22 2021-01-26 安徽寒武纪信息科技有限公司 运算方法、装置以及相关产品
CN113204936B (zh) * 2021-07-02 2021-09-17 苏州贝克微电子有限公司 一种自动添加环境稳定系统的芯片设计方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104331546A (zh) * 2014-10-22 2015-02-04 中国空间技术研究院 一种航天器用数字定制集成电路后端版图设计评估方法
CN106611084A (zh) * 2016-11-29 2017-05-03 北京集创北方科技股份有限公司 集成电路的设计方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7657859B2 (en) * 2005-12-08 2010-02-02 International Business Machines Corporation Method for IC wiring yield optimization, including wire widening during and after routing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104331546A (zh) * 2014-10-22 2015-02-04 中国空间技术研究院 一种航天器用数字定制集成电路后端版图设计评估方法
CN106611084A (zh) * 2016-11-29 2017-05-03 北京集创北方科技股份有限公司 集成电路的设计方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于Encounter的深亚微米布局设计和布线方法研究;田晓萍;《中国优秀硕士学位论文全文数据库 信息科技辑》;20141015(第10期);第1-61页 *
基于SMIC 65nm工艺的静态随机存储芯片的后端设计;苑晓珊;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160415(第4期);摘要，第二章-第六章 *

Also Published As

Publication number Publication date
CN107784179A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
CN107784179B (zh) 集成电路半定制后端设计布线和优化方法
CN109558667B (zh) 一种基于布线阻塞的优化方法
US7795943B2 (en) Integrated circuit device and layout design method therefor
TWI647582B (zh) 增強去耦電容的實施方式的系統、方法及電腦產品
US8381142B1 (en) Using a timing exception to postpone retiming
TWI640883B (zh) 電腦可讀存儲介質及積體電路的電壓降和電遷移的分析方法
US20060064653A1 (en) Automatic layout yield improvement tool for replacing vias with redundant vias through novel geotopological layout in post-layout optimization
KR20170073513A (ko) 회로 구성요소를 규정하는 표준 셀의 레이아웃을 수정하기 위한 컴퓨터 구현 시스템 및 방법
US6480996B1 (en) System and method for transposing wires in a circuit design
US6651232B1 (en) Method and system for progressive clock tree or mesh construction concurrently with physical design
WO2004044793A1 (en) Placement processing for programmable logic devices
US8977998B1 (en) Timing analysis with end-of-life pessimism removal
CN114841104A (zh) 时序优化电路和方法、芯片及电子设备
JP2010257164A (ja) 半導体集積回路装置の設計方法およびプログラム
US7168057B2 (en) Targeted optimization of buffer-tree logic
US10936784B2 (en) Planning method for power metal lines
US7260802B2 (en) Method and apparatus for partitioning an integrated circuit chip
US7380231B2 (en) Wire spreading through geotopological layout
US20120221992A1 (en) Method of supporting layout design of semiconductor integrated circuit
CN110728098B (zh) Fpga重配置分区优化方法及系统
US20160267214A1 (en) Clock tree design methods for ultra-wide voltage range circuits
US8898612B1 (en) System for placing dummy tiles in metal layers of integrated circuit design
US9454632B1 (en) Context specific spare cell determination during physical design
US6373288B1 (en) Method of implementing clock trees in synchronous digital electronic circuits, and a programmable delay buffer stage therefor
CN107944185B (zh) 集成电路半定制后端设计自动单元放置和优化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240624

Address after: No. 281, 2nd Floor, Building 4, Zhongnan Science and Technology Innovation Industrial Park, No. 355 Yingbin East Road, High tech Zone, Yiyang City, Hunan Province, 413000

Patentee after: Yiyang High tech Zone Meets Future Network Technology Studio (sole proprietorship)

Country or region after: China

Address before: Room 211-2, complex building, 988 Xinxing 2nd Road, Pinghu Economic Development Zone, Jiaxing, Zhejiang 314000

Patentee before: JIAXING YIWEI ELECTRONIC TECHNOLOGY Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right